JP6710574B2 - ショート検出回路 - Google Patents

Description

本発明は、電子機器のコネクタのシェルと端子間のショートを検出するショート検出回路に関する。

近年、急速に普及したスマートフォン等の携帯電話機（電子機器）では、操作性の向上のためにキャップなしとした充電用コネクタが増加しているが、このキャップレスコネクタではコネクタ内部に異物が入りやすくなる。導電性の異物の場合、異物によって電源端子と導電性のコネクタシェルとの間がショートする。このショート状態で電子機器への充電等で電源端子に電圧が印加されると、電源端子からコネクタシェルを経由して電子機器の基板に過大な電流が流れ、コネクタの焼損やユーザの火傷に繋がる発熱を招く恐れがある。

この対策として、導電性のコネクタシェルを基板のＧＮＤに直接接地させないことで、電源端子と導電性コネクタシェルがショートしても、基板へ電流が流れることを防ぐことが考えられている（例えば、下記非特許文献１参照。）。

また、ショート検出対象の自動車のボディと電源線の間、ショート検出対象とＧＮＤ線の間のそれぞれに分圧抵抗Ｒ１、Ｒ２を接続し、ショート検出対象の電位と基準値を比較し、電源線またはＧＮＤ線と接触を判定する技術が提案されている（例えば、下記特許文献１参照。）。また、金属外表面に充電端子が露出した携帯用照明機器において、短絡保護回路を充電端子に接続し、充電端子間の短絡により一方の充電端子とバッテリ間を切断する技術が提案されている（例えば、下記特許文献２参照。）。

特開２００１−１０３６５２号公報 特表２００８−５２３７８０号公報

平成２８年４月２０日検索、ＵＲＬ：ｈｔｔｐ：／／ｗｗｗ．ｍｃｐｃ−ｊｐ．ｏｒｇ／ｐｒｅｓｓ／ｐｄｆ／ＴＲ−０２１＿１４１００８．ｐｄｆ、「ＵＳＢ充電インタフェース安全設計ガイドラインＶｅｒｓｉｏｎ １．００」、ｐ１０、"Ａｐｐｅｎｄｉｘ Ｂ．充電端子間ハーフショートエラーと対策例、Ｂ．２ 被充電機器での対策例"

しかし、従来の技術では、ショート検出対象（コネクタシェルやボディ等）と電源端子（電源線およびＧＮＤ）のショート検出しかできず、ショート検出対象と電圧が印加された電源線およびＧＮＤ線間での抵抗性ショートを検出することができない。

例えば、非特許文献１の技術では、導電性異物がコネクタシェルと、コネクタのＧＮＤ端子間に入り込んだ場合、充電や給電により電圧印加された電源端子からコネクタシェルを経由してＧＮＤへ電流が流れ続けることを防ぐことができない。

また、特許文献１の技術では、分圧抵抗を用いてショートを検出するため、ショート検出対象と電源線の間と、ショート検出対象とＧＮＤ線の間でＲ１，Ｒ２と同じ抵抗値比率の抵抗性ショートが発生した場合、ショート検出対象の電位は接触前後で同じとなり、ショートの有無を判定することができない。例えば、ショート検出対象（例えばコネクタシェル）を介して電源端子とＧＮＤ端子とがショートしたときの検出が行えない。Ｒ１＝Ｒ２のときに、ショート検出対象、電源線、ＧＮＤ線が電解質溶液（海水等）に濡れ、ショート検出対象と電源線間の抵抗性ショートによる抵抗値ｒ１と、ショート検出対象とＧＮＤ線間の抵抗性ショートによる抵抗値ｒ２が同じ場合、判定が行えない。

さらに、特許文献１では、ショート検出対象に常時プルアップ電圧が印加されるため、ショート検出対象が電解質溶液に触れた場合、腐食する可能性がある。さらに、ショートなしの状態でも電源線からＧＮＤ線へ分圧抵抗を経由して常時電流が流れて電力消費するため、省電力が要求される携帯端末等の電子機器への適用は不向きである。

また、特許文献２の技術では、２端子間のショート検出しか行えず、コネクタシェルと電源線およびＧＮＤ線のショートを検出することができない。

一つの側面では、本発明は、ショート検出対象と端子との間で生じる各種ショート状態を簡単に検出できることを目的とする。

一つの案では、ショート検出回路は、電子機器に設けられ、導電性のコネクタシェルと、電源端子と、ＧＮＤ端子と、を有する外部端子コネクタのショート状態を検出するショート検出回路において、前記コネクタシェルに導通するコネクタシェル線が接続され、前記コネクタシェルと、前記電源端子あるいは前記ＧＮＤ端子間のショートを検出するショート検出素子と、所定電圧の電源の供給の有無の制御に基づき、前記コネクタシェル線の電位を変化させる抵抗分圧回路と、を有し、前記ショート検出素子は、前記コネクタシェル線のシェル電位を０Ｖとした状態で前記電源端子と前記コネクタシェル間のショートを検出し、前記コネクタシェル線の電位を所定電位とした状態で前記ＧＮＤ端子と前記コネクタシェル間のショートを検出することを要件とする。

一つの実施形態によれば、ショート検出対象と端子との間で生じる各種ショート状態を簡単に検出できるという効果を奏する。

図１は、実施の形態１の電子機器のハードウェア構成例を示す図である。 図２は、実施の形態１のショート検出回路の構成例を示す回路図である。 図３は、実施の形態のショート検出回路の各種ショート検出状態を説明する動作図である。（その１） 図４は、実施の形態のショート検出回路の各種ショート検出状態を説明する動作図である。（その２） 図５は、実施の形態のショート検出回路の各種ショート検出状態を説明する動作図である。（その３） 図６は、実施の形態１のショート検出回路の電源制御およびショート検出判定を説明するタイミングチャートである。 図７は、実施の形態１のショート検出回路の電源制御およびショート検出判定を説明するフローチャートである。 図８は、実施の形態２のショート検出回路の構成例を示す回路図である。 図９は、実施の形態３のショート検出回路の構成例を示す回路図である。 図１０は、実施の形態４のショート検出回路の構成例を示す回路図である。 図１１は、実施の形態５のショート検出回路の構成例を示す回路図である。（その１） 図１２は、実施の形態５のショート検出回路の構成例を示す回路図である。（その２）

（実施の形態１）
図１は、実施の形態１の電子機器のハードウェア構成例を示す図である。図１では、主にショート検出にかかる構成を記載してあり、電子機器１００がスマートフォン等の携帯電話機の場合には、ほかに、無線通信部やタッチパネル等が設けられる。

この電子機器１００は、筐体の外面に外部端子コネクタ１１０を有し、この外部端子コネクタ１１０に充電アダプタ１２０が挿抜可能である。外部端子コネクタ１１０についてもショート検出にかかる電源関連のみを図示しており、電子機器１００が外部機器とデータ通信を行うための信号端子等を備えてもよい。

外部端子コネクタ１１０は、例えばキャップレスのコネクタ（レセプタクル）であり、開口部の全周にショート検出対象としてのコネクタシェル１１１が設けられている。コネクタシェル１１１は、例えば、電子機器１００のＧＮＤに接続されている。

コネクタシェル１１１の内部には、ターミナル基板１１２が設けられ、ターミナル基板１１２上には、電源端子１１３ａとＧＮＤ端子１１３ｂが膜状に形成されている。充電アダプタ１２０には、コネクタシェル１１１への装着時に、電源端子１１３ａに導通する電源端子と、ＧＮＤ端子１１３ｂに導通するＧＮＤ端子とが設けられている。

電子機器１００内部には、外部端子コネクタ１１０の電源端子１１３ａに、給電ＩＣ１０１と、充電ＩＣ１０２とがそれぞれ接続されている。給電ＩＣ１０１は、電子機器１００を電力供給源として外部コネクタ１１０に接続された外部機器（ＵＳＢマウス等）に電力を供給するときに動作する。充電ＩＣ１０２は、充電アダプタ１２０が外部コネクタ１１０に装着され、充電アダプタから電子機器１００へ電力を供給するときに動作する。

ショート検出回路１０４は、外部端子コネクタ１１０のコネクタシェル１１１に接続され、コネクタシェル１１１に対する電源端子１１３ａおよびＧＮＤ端子１１３ｂ間で生じる以下の各種ショート状態（ショートモード）に対応した検出信号を制御部１０５に出力する。ショート検出回路１０４は、制御部１０５の制御に基づき動作する。

［１］ショート検出対象（コネクタシェル１１１）と電圧印加された電源端子１１３ａ間ショート
［２］ショート検出対象（コネクタシェル１１１）とＧＮＤ端子１１３ｂ間ショート
［３］上記［１］ショート検出対象（コネクタシェル１１１）と電源端子１１３ａ間の抵抗性ショート、かつ上記［２］ショート検出対象（コネクタシェル１１１）とＧＮＤ端子１１３ｂ間の抵抗性ショート
ショート検出回路１０４の内部構成（抵抗Ｒの接続構成等）は後述する。

制御部１０５は、給電ＩＣ１０１および充電ＩＣ１０２に対し、給電時および充電時の制御を行う。また、制御部１０５は、ショート検出回路１０４における上記各種ショート状態［１］〜［３］を検出するために、ショート検出回路１０４に対する電源供給を制御し、また、ショート検出回路１０４が出力する検出信号の取り込みを制御する。また、制御部１０５は、ショート検出時に、ユーザに対しショート状態であることを通知（報知）する制御を行う。

制御部１０５は、ＣＰＵ等のプロセッサを用いて構成できる。ＣＰＵが不図示のメモリ、例えば、ＲＯＭに格納されたプログラムを実行し、ＲＡＭを作業領域に用いることで、制御部１０５の制御機能を実現することができる。

図２は、実施の形態１のショート検出回路の構成例を示す回路図である。図２のショート検出回路１０４は、複数の抵抗２０１、ダイオード２０２、ショート検出素子としてのＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）２０３、を含む。

ショート検出対象であるコネクタシェル１１１は、コネクタシェル線２０５の一端に接続されている。コネクタシェル線２０５の他端は一対の抵抗Ｒ１（２０１ａ），Ｒ２（２０１ａ）の分圧回路の中点Ｏを介してＦＥＴ２０３のゲートに接続されている。抵抗Ｒ１（２０１ｂ）には電源Ｂに接続されている。

抵抗Ｒ１（２０１ａ）は、ＳＢＤ（Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）からなるダイオードＤ１（２０２）を介して中点Ｏに接続される。抵抗Ｒ２（２０１ｃ）の一端は中点Ｏに接続され、他端は接地されている。Ｄ１（２０２）は、アノードが抵抗Ｒ１（２０１ｂ）に接続され、カソードが中点Ｏに接続される。

ＦＥＴ２０３のドレインは抵抗Ｒ３（２０１ｃ）を介して電源Ａに接続されるとともに、検出信号線２０６により検出信号Ａとして制御部（ＣＰＵ）１０５に入力される。ＦＥＴ２０３のソースは接地されている。

電源Ｂは、制御部（ＣＰＵ）１０５の制御により選択的にＯＮ／ＯＦＦが切り替えられる。電源Ａは常時通電（ＯＮ）された状態であり、電源Ｂは、上述した［２］「コネクタシェルとＧＮＤのショート」のショート検出のために一時的に通電（ＯＮ）制御される。

抵抗Ｒ３（２０１ｃ）とＦＥＴ２０３は、ショート検出部２１０として機能する。ショート検出部２１０は、上述した［１］「コネクタシェルと電源端子のショート」と、［２］「コネクタシェルとＧＮＤ端子のショート」と、［３］「コネクタシェルと電源端子の抵抗性ショート、かつコネクタシェルとＧＮＤ端子の抵抗性ショート」の状態を検出する。

抵抗Ｒ１（２０１ａ）、ダイオードＤ１（２０２）は、ＧＮＤショート検出部２２０として機能する。ＧＮＤショート検出部２２０は、電源ＢのＯＮ時に作動し、上述した［２］「コネクタシェルとＧＮＤ端子のショート」を検出する。

図２の各部の数値を例示すると、抵抗Ｒ１（２０１ａ）は２７ｋΩ、抵抗Ｒ２（２０１ｂ）は８２ｋΩ、抵抗Ｒ３（２０１ｃ）は１０ｋΩである。ＦＥＴ２０３特性は、Ｖｇ電圧が１．２Ｖ以上でドレイン−ソース間が導通し（ＯＮ）、Ｖｇ電圧が０．３Ｖ以下でドレイン−ソース間が非導通（ＯＦＦ）となる。制御部（ＣＰＵ）１０５は、検出信号Ａの電圧が１．２Ｖ以上でＨ（Ｈｉｇｈ）を検出し、０．６Ｖ以下でＬ（Ｌｏｗ）を検出する。

（各種ショート状態の検出動作）
図３〜図５は、それぞれ実施の形態１のショート検出回路の各種ショート検出状態を説明する動作図である。はじめに、図３を用いて上記［１］「コネクタシェルと電源端子のショート」状態の検出例を説明する。図３の状態（通常状態）において、ＣＰＵ１０５は電源ＡをＯＮさせてショート検出部２１０のみを動作させ、電源ＢはＯＦＦにしてＧＮＤショート検出部２２０を動作させない（非動作状態）。

外部端子コネクタ１１０に導電性異物Ｎが入り込む等により、コネクタシェル１１１と、所定電圧（５Ｖ）の電圧が印加された電源端子１１３ａとの間に（１）ショートが発生したとする。この場合、コネクタシェル１１１は、（２）０Ｖ→５Ｖに変化する。これにより、コネクタシェル線２０５のシェル電位は、（３）０Ｖ→５Ｖに変化する。

そして、ＦＥＴ２０３がＯＦＦ→ＯＮに変化し、ＦＥＴ２０３の出力である検出信号線２０６の電圧は、（４）１．８Ｖ→０Ｖに変化する。これにより、ＣＰＵ１０５への検出信号Ａの入力レベルは、（５）Ｈ→Ｌに変化する。

ＣＰＵ１０５は、電源Ａのみ供給（ショート検出部２１０のみ動作）させた通常状態において、検出信号Ａの（５）Ｈ→Ｌの変化（割り込み）に基づき、［１］「コネクタシェルと電源端子のショート」状態の発生を検出する。

つぎに、図４を用いて上記［２］「コネクタシェルとＧＮＤのショート」状態の検出例を説明する。ＣＰＵ１０５は、図３に示したように電源ＡのみをＯＮ（ショート検出部２１０のみを動作）させた状態の後、図４に示すように短い所定期間だけ電源ＢをＯＮにする。すなわち、図４の状態では、ＣＰＵ１０５は電源ＡをＯＮさせてショート検出部２１０を動作させるとともに、所定期間だけ電源ＢをＯＮにしてＧＮＤショート検出部２２０も動作させる。

ＧＮＤショート検出部２２０が動作しているため、コネクタシェル線２０５の電圧は、電源Ｂの電圧１．８Ｖに対して、抵抗Ｒ１とＲ２による分圧とダイオードＤ１の順方向電圧による電圧降下により、約１．３Ｖである。

図４の状態で、外部端子コネクタ１１０に導電性異物Ｎが入り込む等により、コネクタシェル１１１と、ＧＮＤ端子１１３ｂとの間に（１）ショートが発生したとする。この場合、コネクタシェル１１１は、（２）約１．３Ｖ→０Ｖに変化する。これにより、コネクタシェル線２０５は、（３）約１．３Ｖ→０Ｖに変化する。

そして、ＦＥＴ２０３がＯＮ→ＯＦＦに変化し、ＦＥＴ２０３の出力である検出信号線２０６の電圧は、（４）０Ｖ→１．８Ｖに変化する。これにより、ＣＰＵ１０５への検出信号Ａの入力レベルは、（５）Ｌ→Ｈに変化する。

ＣＰＵ１０５は、電源Ａ，Ｂを供給（ショート検出部２１０およびＧＮＤショート検出部２２０をいずれも動作）させた状態において、検出信号Ａの（５）Ｌ→Ｈの変化（割り込み）に基づき、［２］「コネクタシェルとＧＮＤのショート」状態の発生を検出する。

つぎに、図５を用いて上記［３］「コネクタシェルと電源端子の抵抗性ショート、かつコネクタシェルとＧＮＤ端子の抵抗性ショート」状態の検出例を説明する。ＣＰＵ１０５は、図４に示したように電源Ａ，ＢをＯＮ（ショート検出部２１０およびＧＮＤショート検出部２２０をいずれも動作）させた状態の後、図５に示すように、ＣＰＵ１０５は電源ＡのみをＯＮさせてショート検出部２１０のみを動作させる。すなわち、電源ＢをＯＦＦにしてＧＮＤショート検出部２２０を非動作状態にする。

図５の状態で、外部端子コネクタ１１０に導電性異物Ｎが入り込む等により、コネクタシェル１１１と、電源端子１１３ａおよびＧＮＤ端子１１３ｂとの間に抵抗性ショートが発生したとする。

この抵抗性ショートとは、ショート検出回路１０４（ＧＮＤショート検出部２２０）の抵抗Ｒ１，Ｒ２と同じ抵抗値比率のショートが外部端子コネクタ１１０内で生じる状態をいう。すなわち、導電性異物Ｎが海水等の電解質溶液の場合、（１）コネクタシェル１１１と電源端子１１３ａとの間が抵抗値ｒ１（２７ｋΩ）を有してショートし、また（１）コネクタシェル１１１とＧＮＤ端子１１３ｂとの間が抵抗値ｒ２（８２ｋΩ）を有してショートする。この抵抗性ショートでは、Ｒ１：Ｒ２＝ｒ１：ｒ２となる。この場合、コネクタシェル１１１は、（２）０Ｖ→約３．８Ｖに変化する。これにより、コネクタシェル線２０５は、（３）０Ｖ→約３．８Ｖに変化する。

そして、ＦＥＴ２０３がＯＦＦ→ＯＮに変化し、ＦＥＴ２０３の出力である検出信号線２０６の電圧は、（４）１．８Ｖ→０Ｖに変化する。これにより、ＣＰＵ１０５への検出信号Ａの入力レベルは、（５）Ｈ→Ｌに変化する。

ＣＰＵ１０５は、電源Ａのみを供給（ショート検出部２１０のみ動作）させた状態において、検出信号Ａの（５）Ｈ→Ｌの変化（割り込み）に基づき、［３］「コネクタシェルと電源端子の抵抗性ショート、かつコネクタシェルとＧＮＤ端子の抵抗性ショート」状態の発生を検出する。

なお、検出信号Ａの（５）Ｈ→Ｌの変化は、［１］「コネクタシェルと電源端子のショート」と、［３］「コネクタシェルと電源端子の抵抗性ショート、かつコネクタシェルとＧＮＤ端子の抵抗性ショート」とで同様に発生する。したがって、ＣＰＵ１０５は、電源ＡのみをＯＮ（ショート検出部２１０を動作）の状態で検出信号Ａの（５）Ｈ→Ｌに変化することで、上記［１］または［３］のショート発生であると判定する。そして、ＣＰＵ１０５は、［１］「コネクタシェルと電源端子のショート」あるいは、［３］「コネクタシェルと電源端子の抵抗性ショート、かつコネクタシェルとＧＮＤ端子の抵抗性ショート」の発生の旨を通知する。

図６は、実施の形態１のショート検出回路の電源制御およびショート検出判定を説明するタイミングチャートである。ＣＰＵ１０５は、図６に示すように、電子機器１００の動作中は、電源Ａを継続的にＯＮ状態にし、ショート検出部２１０を動作継続させる。そして、ＣＰＵ１０５は、タイマ計時による所定の周期Ｔ内において所定期間ＴＢ（例えば１秒）のみ電源ＢについてもＯＮ状態にし、ＧＮＤショート検出部２２０を一時的に動作させる。

ＣＰＵ１０５は、期間ＴＡにおいて、電源ＡのみＯＮにして上記［１］「コネクタシェルと電源端子のショート」あるいは、［３］「コネクタシェルと電源端子の抵抗性ショート、かつコネクタシェルとＧＮＤ端子の抵抗性ショート」の発生を検出する。また、期間ＴＢにおいて、電源Ａ，ＢをＯＮにして［２］「コネクタシェルとＧＮＤのショート」の発生を検出する。

そして、ＣＰＵ１０５は、期間ＴＡにおいては、入力される検出信号ＡがＨであればショート発生なしと判定する。すなわち、上記［１］「コネクタシェルと電源端子のショート」および、［３］「コネクタシェルと電源端子の抵抗性ショート、かつコネクタシェルとＧＮＤ端子の抵抗性ショート」のいずれも発生していないと判定する。

また、ＣＰＵ１０５は、期間ＴＢにおいては、入力される検出信号ＡがＬであればショート発生なしと判定する。すなわち、上記［２］「コネクタシェルとＧＮＤのショート」が発生していないと判定する。

一方、ＣＰＵ１０５は、期間ＴＡにおいて、入力される検出信号ＡがＬであればショート発生と判定する。すなわち、上記［１］「コネクタシェルと電源端子のショート」、あるいは、［３］「コネクタシェルと電源端子の抵抗性ショート、かつコネクタシェルとＧＮＤ端子の抵抗性ショート」のいずれかが発生したと判定する。

また、ＣＰＵ１０５は、期間ＴＢにおいて、入力される検出信号ＡがＨであればショート発生と判定する。すなわち、上記［２］「コネクタシェルとＧＮＤのショート」が発生したと判定する。

図７は、実施の形態１のショート検出回路の電源制御およびショート検出判定を説明するフローチャートである。制御部であるＣＰＵ１０５の処理内容を説明する。図７の処理は、ＣＰＵ１０５のクロックに基づく所定間隔で継続的に行う。

はじめに、ＣＰＵ１０５は、上記した各種ショート状態［１］〜［３］のうち、ショート状態（ショートモード）［１］および［３］を監視するか判定する（ステップＳ７０１）。例えば、ＣＰＵ１０５は、現在のタイミングが図６に示す期間ＴＡであれば、ショートモード［１］および［３］を監視し（ステップＳ７０１：Ｙｅｓ）、ステップＳ７０２に移行する。一方、期間ＴＢのタイミングであれば、ＣＰＵ１０５は、ステップＳ７０７に移行する。

ステップＳ７０２では、ＣＰＵ１０５は、ショートモード［１］［３］の監視を開始し、ＣＰＵ割り込み設定（検出信号Ａ）をＬ（Ｌｏｗ）レベル、電源ＢをＯＦＦ（電源ＡはＯＮ継続）とする（ステップＳ７０２）。そして、期間ＴＡ内でＣＰＵ割り込み（検出信号ＡがＬを検出）があるか判定する（ステップＳ７０３）。

ステップＳ７０３において、ＣＰＵ割り込みがあれば（ステップＳ７０３：Ｙｅｓ）、ＣＰＵ１０５は、［１］または［３］のショート発生と判定する（ステップＳ７０４）。そして、ＣＰＵ１０５は、ユーザへの注意喚起を促す処理を行い（ステップＳ７０５）、以上の処理を終了する。

ショート発生時には、例えば、ＣＰＵ１０５は、電子機器１００への充電や給電を停止する制御を行い、また、表示部にショート発生の通知の表示や音声出力を行って、ユーザにショート状態が発生しているという注意喚起を行う。充電アダプタ１２０の抜去を促す画面表示を行ってもよい。さらに、この通知には、［１］「コネクタシェルと電源端子のショート」あるいは、［３］「コネクタシェルと電源端子の抵抗性ショート、かつコネクタシェルとＧＮＤ端子の抵抗性ショート」の状態が発生していることを含めてもよい。

一方、ステップＳ７０３において、ＣＰＵ割り込みがなければ（ステップＳ７０３：Ｎｏ）、ＣＰＵ１０５は、［１］または［３］のショート発生なしと判定し（ステップＳ７０６）、ステップＳ７０７に移行する。

ステップＳ７０７では、ＣＰＵ１０５は、ショートモード［２］の監視を開始するか判断する（ステップＳ７０７）。現在のタイミングが図６に示す期間ＴＢであれば、ショートモード［２］の監視の開始と判定し（ステップＳ７０７：Ｙｅｓ）、ステップＳ７０８に移行する。一方、期間ＴＢのタイミングでなければ（ステップＳ７０７：Ｎｏ）、以上の処理を終了する。

ステップＳ７０８では、ＣＰＵ１０５は、ショートモード［２］の監視を開始し、ＣＰＵ割り込み設定（検出信号Ａ）をＨ（Ｈｉｇｈ）レベル、電源ＢをＯＮ（電源ＡはＯＮ継続）とする（ステップＳ７０８）。そして、期間ＴＢ内でＣＰＵ割り込み（検出信号ＡのＨを検出）があるか判定する（ステップＳ７０９）。

ステップＳ７０９において、ＣＰＵ割り込みがあれば（ステップＳ７０９：Ｙｅｓ）、ＣＰＵ１０５は、［２］のショート発生と判定する（ステップＳ７１０）。そして、ＣＰＵ１０５は、ユーザへの注意喚起を促す処理を行い（ステップＳ７１１）、以上の処理を終了する。

ショート発生時には、例えば、ＣＰＵ１０５は、電子機器１００への充電や給電を停止する制御を行い、また、表示部にショート発生の通知の表示や音声出力を行って、ユーザにショート状態が発生しているという注意喚起を行う。充電アダプタ１２０の抜去を促す画面表示を行ってもよい。この通知には、［２］「コネクタシェルとＧＮＤ端子のショート」の状態が発生していることを含めてもよい。

一方、ステップＳ７０９において、ＣＰＵ割り込みがなければ（ステップＳ７０９：Ｎｏ）、ＣＰＵ１０５は、［２］のショート発生なしと判定し（ステップＳ７１２）、以上の処理を終了する。

以上説明した実施の形態１では、コネクタの金属等導電性のコネクタシェルと電源端子間、およびコネクタシェルとＧＮＤ端子間での電位をそれぞれ測定する。コネクタシェルの電位測定のために、コネクタシェルの電位を０Ｖとして電源端子とコネクタシェル間のショートを検出する。この後、コネクタシェルの電位を電源電圧側に切り替えて、ＧＮＤ端子とコネクタシェル間のショートを検出する。これによりコネクタシェルと電源端子およびＧＮＤ端子間のショート状態を正確に検出できる。

また、ＣＰＵの制御により検出時の高電位時間を短くすることにより、金属シェルの腐食を防止できる。例えば、電子機器が水没し、コネクタシェルと電源端子とＧＮＤ端子がいずれもローインピーダンス状態になっても、各ショート状態を正しく判定できるようになる。

さらに、ＣＰＵの制御により、個別の電位変化が検出された場合に電子機器のユーザに通知、または電源供給を停止することで、コネクタの焼損等を事前に防止できる。そして、各種ショート状態を電気的に検出することができ、ショート検出時には充電や給電の停止、ユーザへの注意喚起など、電流が流れ続けることを防止する対策を迅速に実施できるようになる。

また、コネクタシェルと電圧が印加された電源端子間のショートを検出する際、コネクタシェルへ電圧を印加することなく、かつ、電流を流す必要がない。また、コネクタシェルとＧＮＤ端子間のショートを検出する際、検出する任意のタイミングで間欠的に短時間のみコネクタシェルにプルアップ電圧を印加するだけでよく、コネクタの腐食を防ぎかつショート検出のために流す電流も少なくできる。

さらに、ショート検出用に個別半導体（ＦＥＴ、ダイオード）を用いることにより、より安価にショート検出が可能である。

（実施の形態２）
図８は、実施の形態２のショート検出回路の構成例を示す回路図である。図２と同一の構成部には同一の符号を付してある。実施の形態１で説明したショート検出部２１０に用いたＦＥＴ２０３に代えて図８に示すように、一つまたは複数のコンパレータ（比較器）を用いる構成としてもよい。コンパレータを一つ設けた構成では、実施の形態１同様に一つの閾値電圧に基づくショート検出を行える。

図８の構成例では、コネクタシェル線２０５の他端をコンパレータ（比較器）８０３，８０４に接続してショート検出を複数段階の電圧で検出する。そして、電源Ｃからの電圧を分圧する抵抗Ｒ１１（８０１ａ），Ｒ１２（８０１ｂ）の中点をコンパレータ８０３の一方の入力端子に接続する。また、電源Ｃからの電圧を分圧する抵抗Ｒ１３（８０２ａ），Ｒ１４（８０２ｂ）の中点をコンパレータ８０４の一方の入力端子に接続する。電源Ｃは、電源Ａと同様に電子機器１００の起動中は継続してＯＮ状態とする。

例えば、コンパレータ８０３は、Ｖ＋＝１．０Ｖとなるように抵抗Ｒ１１（８０１ａ），Ｒ１２（８０１ｂ）の抵抗値（および電源Ｃの電圧値）を設定する。これにより、Ｖ＋（１．０Ｖ）≧Ｖのとき、コンパレータ８０３の出力（検出信号Ａ）がＨとなり、Ｖ＋（１．０Ｖ）＜Ｖのとき、検出信号ＡがＬとなる。

また、コンパレータ８０４は、Ｖ＋＝０．４Ｖとなるように抵抗Ｒ１３（８０２ａ），Ｒ１４（８０２ｂ）の抵抗値（および電源Ｃの電圧値）を設定する。これにより、Ｖ＋（０．４Ｖ）≧Ｖのとき、コンパレータ８０４の出力（検出信号Ｂ）がＨとなり、Ｖ＋（０．４Ｖ）＜Ｖのとき、検出信号ＢがＬとなる。

このように、コンパレータを複数設けることで、検出したい電圧閾値の数を増やすことができ、発生したショート状態に対応して多段階の電圧でショート検出できるようになる。

また、図８において、ショート検出回路１０４には、点線で示すように、外部端子コネクタ１１０の電源端子１１３ａに接続される電源線８１０にプルダウンの抵抗８１１を追加して設けてもよい。なお、抵抗８１１は、ショート検出部２１０がＦＥＴの構成（図２参照）に対しても同様に設けることができる。例えば、抵抗８１１の抵抗値は４．５ｋΩとする。これにより、電源端子１１３ａに電圧印加がない状態においても、電源ＢをＯＮにしたときに上述した［２］「コネクタシェルとＧＮＤのショート」と同様の動作により、コネクタシェル１１１と電源端子１１３ａ間のショート検出を行える。

実施の形態２によれば、実施の形態１と同様の効果を得ることができる。また、コンパレータを複数設けて各種ショート状態を多段階で（の電圧を閾値として）ショート検出できるようになる。また、電源端子に電圧が印加されていなくても、コネクタシェルと電源端子間のショート検出が行える。

（実施の形態３）
図９は、実施の形態３のショート検出回路の構成例を示す回路図である。実施の形態１で説明したショート検出部２１０に用いたＦＥＴ２０３に代えて図９に示すように、ＡＤ変換器（ＡＤＣ）９０１を用いる構成としてもよい。ＣＰＵ１０５は、ＡＤＣ９０１のデジタル出力（検出信号Ａ）に基づき、所定の閾値を用いてショート状態を検出する。実施の形態３によれば、ＡＤＣ９０１は、ＣＰＵ１０５が有する機能を用いることもでき、ショート検出回路１０４の回路構成をより簡単にできる。

（実施の形態４）
図１０は、実施の形態４のショート検出回路の構成例を示す回路図である。実施の形態４は、電子機器１００の外部端子コネクタ１１０に装着するほかの充電アダプタ１２０に対応してショート検出する構成例である。充電アダプタ１２０としては外部端子コネクタ１１０へ装着した際に、コネクタシェル１１１と接触する充電アダプタ１２０側の部分が充電アダプタ１２０内部で充電アダプタ１２０側のＧＮＤ端子と接続されているものがある。このような充電アダプタ１２０が外部端子コネクタ１１０に装着されたとき、コネクタシェル１１１は充電アダプタ１２０を介してＧＮＤ端子１１３ｂに接続することになる。

このような充電アダプタ１２０では、ショート検出回路１０４は、上記ショートモード［１］［３］のみを検出することとなる。この場合、ショート検出回路１０４は、上述したＧＮＤショート検出部２２０の構成が不要であり、削除することができる。実施の形態４によれば、充電アダプタ１２０のコネクタシェル１１１と接触する部分が充電アダプタ１２０内部で充電アダプタ１２０側のＧＮＤ端子と接続されている充電アダプタ１２０が、電子機器１００の外部端子コネクタ１１０に装着されたときにおける［１］「コネクタシェルと電源端子のショート」と、［３］「コネクタシェルと電源端子の抵抗性ショート、かつコネクタシェルとＧＮＤ端子の抵抗性ショート」の状態を検出することができる。

（実施の形態５）
図１１および図１２は、実施の形態５のショート検出回路の構成例を示す回路図である。実施の形態５では、実施の形態１の構成に加えて、ショート検出対象に定格（例えば５Ｖ）以上の電圧印加時にショート検出回路１０４を保護する機能を付加したものである。

図１１に示すように、コネクタシェル線２０５上には、コネクタシェル１１１と中点Ｏとの間に電圧制限回路１１０１を設ける。電圧制限回路１１０１は、抵抗Ｒ２（２０２ｂ）と抵抗Ｒ４（１１０１ａ）と、スイッチ（ＳＷ）１１０１ｂとを含む。抵抗Ｒ４（１１０１ａ）の抵抗値は、例えば２２０ｋΩ（２４Ｖ対応時）とする。スイッチ１１０１ｂは、ＣＰＵ１０５の制御によりＡ，Ｂいずれかの位置に切り替えられる。スイッチ１１０１ｂがＡ側に切り替えられたときには、コネクタシェル線２０５上に抵抗Ｒ４（１１０１ａ）が直列に接続され、Ｂ側に切り替えられたときには、コネクタシェル線２０５上から抵抗Ｒ４（１１０１ａ）を外すことができる。

実施の形態５においても、実施の形態１同様に、ＦＥＴ２０３特性は、Ｖｇ電圧が１．２Ｖ以上でドレイン−ソース間が導通し（ＯＮ）、Ｖｇ電圧が０．３Ｖ以下でドレイン−ソース間が非導通（ＯＦＦ）となる。制御部（ＣＰＵ）１０５は、検出信号Ａの電圧が１．２Ｖ以上でＨ（Ｈｉｇｈ）を検出し、０．６Ｖ以下でＬ（Ｌｏｗ）と検出する。

そして、図１１に示すように、外部端子コネクタ１１０に導電性異物Ｎが入り込む等により、コネクタシェル１１１と、電源端子１１３ａとの間がショートしたとする。そして、例えば、外部端子コネクタ１１０に規定外の電源電圧（２４Ｖ）の充電アダプタ１２０が接続され、電源端子１１３ａに定格以上の電圧（例えば２４Ｖ）が印加されたとする、この場合、コネクタシェル１１１を介してコネクタシェル線２０５には規定以上の電圧（２４Ｖ）が印加される。

ＣＰＵ１０５は、実施の形態１の制御と同じように、電源Ｂを制御して各ショートモード［１］［３］、または［２］のショート状態を検出する。この際、ＣＰＵ１０５は、ショートモード［２］検出時にはＳＷ１１０１ｂをＢ側に接続する。これにより、［２］「コネクタシェルとＧＮＤのショート」状態の検出時には、コネクタシェル線２０５上から抵抗Ｒ４（１１０１ａ）を外し、抵抗Ｒ４（１１０１ａ）による電圧変動の影響をなくしてショート状態を検出できる。

また、ショートモード［１］［３］検出時には、ＣＰＵ１０５は、ＳＷ１１０１ｂをＡ側に接続する。これにより、検出対象であるコネクタシェル１１１への印加電圧がＦＥＴ２０３のゲートの絶対最大定格を超えた場合でも、コネクタシェル線２０５上に設けた抵抗Ｒ４（１１０１ａ）と抵抗Ｒ２（２０２ｂ）で分圧されることにより、ＦＥＴ２０３のゲートに対する過大な電圧の印加を防ぐことができる。

また、図１２に示すように、電圧制限回路１１０１は、スイッチ１１０１ｂに代えてＳＢＤ等のダイオードＤ２（１２０２）を設けてもよい。ダイオードＤ２（１２０２）は、アノードが中点Ｏ側に接続され、カソードがコネクタシェル１１１側に接続され、コネクタシェル線２０５上でダイオードＤ２（１２０２）と抵抗Ｒ４（１１０１ａ）は並列接続される。

図１２の構成の場合、ＣＰＵ１０５によるスイッチ制御が不要である。また、Ｄ２（１２０２）は、電源ＢのＯＮ時（すなわちショートモード［２］検出時）において、コネクタシェル１１１とＧＮＤ端子１１３ｂとがショートしているとき、電源Ｂの電流をＧＮＤ端子１１３ｂに流し、ＦＥＴ２０３での誤検出を防止する。

実施の形態５によれば、実施の形態１同様の効果を有する。また、ショート検出対象に定格以上の電圧が印加されてもショート検出回路を保護することができるようになる。

以上説明した実施の形態によれば、［１］「コネクタシェルと電源端子のショート」と、［２］「コネクタシェルとＧＮＤのショート」と、［３］「コネクタシェルと電源端子の抵抗性ショート、かつコネクタシェルとＧＮＤ端子の抵抗性ショート」を検出できる。そして、［２］のショートの検出時だけ電源ＢをＯＮすることで、コネクタシェルに電圧が印加される時間を短くでき、コネクタの腐食を抑制できる。この［２］のショートの検出時だけ電源ＢをＯＮすることで、分圧抵抗経由で電源からＧＮＤに電流が流れる時間が短くなり、時間平均の電流を少なくでき、電子機器の消費電流を抑制できる。

また、ショート検出用にＦＥＴを使用することにより、検出用の電流が少なく、安価かつ低消費電力でショート発生を検出できる。さらに、各種ショート検出時に、充電や給電の停止やユーザへの注意喚起が行える。これにより、コネクタシェルを介した電源端子とＧＮＤ端子のショートによる大電流が流れることを未然に防ぐ対策を実施でき、ショート発生時の安全性を向上できる。

なお、本実施の形態で説明したショート検出にかかる制御方法は、予め用意された制御プログラムを対象機器（電子機器）等のコンピュータ（ＣＰＵ等のプロセッサ）で実行することにより実現することができる。本制御プログラムは、磁気ディスク、光ディスク、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）フラッシュメモリなどのコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。また、制御プログラムは、インターネット等のネットワークを介して配布してもよい。

上述した実施の形態に関し、さらに以下の付記を開示する。

（付記１）電子機器に設けられ、導電性のコネクタシェルと、電源端子と、ＧＮＤ端子と、を有する外部端子コネクタのショート状態を検出するショート検出回路において、
前記コネクタシェルに導通するコネクタシェル線が接続され、前記コネクタシェルと、前記電源端子あるいは前記ＧＮＤ端子間のショートを検出するショート検出素子と、
所定電圧の電源の供給の有無の制御に基づき、前記コネクタシェル線の電位を変化させる抵抗分圧回路と、を有し、
前記ショート検出素子は、前記コネクタシェル線のシェル電位を０Ｖとした状態で前記電源端子と前記コネクタシェル間のショートを検出し、前記コネクタシェル線の電位を所定電位とした状態で前記ＧＮＤ端子と前記コネクタシェル間のショートを検出することを特徴とするショート検出回路。

（付記２）さらに、前記ショート検出素子が出力する検出信号が入力される制御部を有し、
前記制御部は、
前記電源の供給を停止し前記コネクタシェル線のシェル電位を０Ｖとした状態で、前記検出信号に基づき前記電源端子と前記コネクタシェル間のショートを検出し、前記電源の供給を行い前記コネクタシェル線の電位を所定電位とした状態で前記検出信号に基づき前記ＧＮＤ端子と前記コネクタシェル間のショートを検出する制御を行うことを特徴とする付記１に記載のショート検出回路。

（付記３）前記制御部は、前記電源の供給を停止し前記コネクタシェル線のシェル電位を０Ｖとした状態で、前記検出信号がＬｏｗレベルの場合、前記電源端子と前記コネクタシェル間がショートしたと判定し、前記電源の供給を行い前記コネクタシェル線の電位を所定電位とした状態で前記検出信号がＨｉｇｈレベルの場合、前記電源端子と前記コネクタシェル間がショートしたと判定することを特徴とする付記２に記載のショート検出回路。

（付記４）前記ショート検出素子は、ＦＥＴであることを特徴とする付記１〜３のいずれか一つに記載のショート検出回路。

（付記５）前記ショート検出素子は、コンパレータであることを特徴とする付記１〜３のいずれか一つに記載のショート検出回路。

（付記６）前記ショート検出素子は、ＡＤＣであることを特徴とする付記１〜３のいずれか一つに記載のショート検出回路。

（付記７）前記ショート検出素子の前段の前記コネクタシェル線に過電圧入力を阻止する電圧制限回路を設けたことを特徴とする付記１〜６のいずれか一つに記載のショート検出回路。

（付記８）前記電圧制限回路は、抵抗とスイッチを有し、
前記制御部は、前記電源端子と前記コネクタシェル間のショートを検出する際には、前記スイッチを切り替えて、前記抵抗により過電圧を防ぎ、前記ＧＮＤ端子と前記コネクタシェル間のショートを検出する際には、前記スイッチを切り替えて、前記抵抗を介さずにショート検出することを特徴とする付記７に記載のショート検出回路。

（付記９）前記電圧制限回路は、前記コネクタシェル線上で並列接続された抵抗とダイオードを有することを特徴とする付記７に記載のショート検出回路。

（付記１０）前記所定電圧の電源の供給を一定周期内で短期の所定期間だけ供給し、当該供給時に前記コネクタシェル線の電位を所定電位とした状態で前記ＧＮＤ端子と前記コネクタシェル間のショートを検出することを特徴とする付記１〜９のいずれか一つに記載のショート検出回路。

（付記１１）前記制御部は、前記ショート検出時に、前記外部端子コネクタを介して行っている給電または充電を停止させることを特徴とする付記２〜１０のいずれか一つに記載のショート検出回路。

（付記１２）前記制御部は、前記ショート検出時に、ショートを検出した旨を前記電子機器の表示部に表示させることを特徴とする付記２〜１１のいずれか一つに記載のショート検出回路。

１００ 電子機器
１０４ ショート検出回路
１０５ 制御部（ＣＰＵ）
１１０ 外部端子コネクタ
１１１ コネクタシェル
１１２ ターミナル基板
１１３ａ 電源端子
１１３ｂ ＧＮＤ端子
１２０ 充電アダプタ
２０１ａ〜２０１ｃ 抵抗
２０２ ダイオード
２０３ ＦＥＴ
２０５ コネクタシェル線
２０６ 検出信号線
２１０ ショート検出部
２２０ ＧＮＤショート検出部
８０１ａ，８０１ｂ，８０２ａ，８０２ｂ，８１１ 抵抗
８０３，８０４ コンパレータ
８１０ 電源線
１１０１ 電圧制限回路
１１０１ａ 抵抗
１１０１ｂ スイッチ
１２０２ ダイオード
Ｎ 導電性異物

Claims (12)

1. 電子機器に設けられ、導電性のコネクタシェルと、電源端子と、ＧＮＤ端子と、を有する外部端子コネクタのショート状態を検出するショート検出回路において、
   前記コネクタシェルに導通するコネクタシェル線が接続され、前記コネクタシェルと、前記電源端子あるいは前記ＧＮＤ端子間のショートを検出するショート検出素子と、
   所定電圧の電源の供給の有無の制御に基づき、前記コネクタシェル線の電位を変化させる抵抗分圧回路と、を有し、
   前記ショート検出素子は、前記コネクタシェル線のシェル電位を０Ｖとした状態で前記電源端子と前記コネクタシェル間のショートを検出し、前記コネクタシェル線の電位を所定電位とした状態で前記ＧＮＤ端子と前記コネクタシェル間のショートを検出することを特徴とするショート検出回路。
2. さらに、前記ショート検出素子が出力する検出信号が入力される制御部を有し、
   前記制御部は、
   前記電源の供給を停止し前記コネクタシェル線のシェル電位を０Ｖとした状態で、前記検出信号に基づき前記電源端子と前記コネクタシェル間のショートを検出し、前記電源の供給を行い前記コネクタシェル線の電位を所定電位とした状態で前記検出信号に基づき前記ＧＮＤ端子と前記コネクタシェル間のショートを検出する制御を行うことを特徴とする請求項１に記載のショート検出回路。
3. 前記制御部は、前記電源の供給を停止し前記コネクタシェル線のシェル電位を０Ｖとした状態で、前記検出信号がＬｏｗレベルの場合、前記電源端子と前記コネクタシェル間がショートした、または前記電源端子と前記コネクタシェル間が抵抗性ショートし、かつ前記ＧＮＤ端子と前記コネクタシェル間が抵抗性ショートしたと判定し、前記電源の供給を行い前記コネクタシェル線の電位を所定電位とした状態で前記検出信号がＨｉｇｈレベルの場合、前記ＧＮＤ端子と前記コネクタシェル間がショートしたと判定することを特徴とする請求項２に記載のショート検出回路。
4. 前記ショート検出素子の前段の前記コネクタシェル線に過電圧入力を阻止する電圧制限
   回路を設けたことを特徴とする請求項２又は３に記載のショート検出回路。
5. 前記電圧制限回路は、抵抗とスイッチを有し、
   前記制御部は、前記電源端子と前記コネクタシェル間のショートを検出する際には、前記スイッチを切り替えて、前記抵抗により過電圧を防ぎ、前記ＧＮＤ端子と前記コネクタシェル間のショートを検出する際には、前記スイッチを切り替えて、前記抵抗を介さずにショート検出することを特徴とする請求項４に記載のショート検出回路。
6. 前記電圧制限回路は、前記コネクタシェル線上で並列接続された抵抗とダイオードを有することを特徴とする請求項４に記載のショート検出回路。
7. 前記制御部は、前記ショート検出時に、前記外部端子コネクタを介して行っている給電または充電を停止させることを特徴とする請求項２〜６のいずれか一つに記載のショート検出回路。
8. 前記ショート検出素子は、ＦＥＴであることを特徴とする請求項１〜７のいずれか一つに記載のショート検出回路。
9. 前記ショート検出素子は、コンパレータであることを特徴とする請求項１〜７のいずれか一つに記載のショート検出回路。
10. 前記ショート検出素子は、ＡＤＣであることを特徴とする請求項１〜７のいずれか一つに記載のショート検出回路。
11. 前記所定電圧の電源の供給を一定周期内で短期の所定期間だけ供給し、当該供給時に前記コネクタシェル線の電位を所定電位とした状態で前記ＧＮＤ端子と前記コネクタシェル間のショートを検出することを特徴とする請求項１〜１０のいずれか一つに記載のショート検出回路。
12. 電子機器に設けられ、導電性の第１端子と、第２端子と、第３端子と、を有する外部端子コネクタのショート状態を検出するショート検出回路において、
    前記第１端子に導通する信号線が接続され、前記第１端子と、前記第２端子あるいは前記第３端子間のショートを検出するショート検出素子と、
    所定電圧の電源の供給の有無の制御に基づき、前記信号線の電位を変化させる抵抗分圧回路と、を有し、
    前記ショート検出素子は、前記信号線の電位を０Ｖとした状態で前記第２端子と前記第１端子間のショートを検出し、前記信号線の電位を所定電位とした状態で前記第３端子と前記第１端子間のショートを検出することを特徴とするショート検出回路。

Images