JP6707027B2 - フォトダイオードリミッタ - Google Patents

Description

本発明は、概してイメージセンサ、特に、電子シャッタ及びリミッタを有するイメージセンサに関する。

近年では、ＣＭＯＳイメージセンサ（ＣＩＳ）技術が、電荷結合素子（ＣＣＤ：ｃｈａｒｇｅｄ ｃｏｕｐｌｅｄ ｄｅｖｉｃｅ）より普及してきている。モバイル機器をはじめとして、ＣＩＳは、標準的なＣＭＯＳプロセスを用いて製造することができるため、低コストである。ＣＣＤは、特殊なプロセスを必要とする。その上、ＣＩＳは、標準的なＣＭＯＳプロセスを使用することにより、一層の機能統合が可能である。例えば、各ＣＩＳ画素は、バッファを含み、それによりＣＩＳの機能をＣＣＤより向上させることができる。近年、ＣＩＳは、放送システムに採用され始めている。

ＣＩＳは、アクティブマトリクスセンサの例である。ＣＩＳの画素において、フォトダイオードは、電荷を生成する。フォトダイオードの例は、ｐ−ｎ接合ダイオードである。一実装形態では、フォトダイオードは、正孔電子対を生成する。電子は、フォトダイオードのｐ拡散領域に蓄積又は積分される。積分期間後、蓄積された電荷は、転送ゲートを介してフローティングディフュージョンに転送される。つまり、フローティングディフュージョン（Ｃ）は、電圧（ｄＶ）を、蓄積された電荷（ｄＱ）又はｄＶ＝ｄＱ／Ｃから生成し、出力線に結合される。一態様では、フローティングディフュージョンは、格納要素として機能する。フローティングディフュージョンの電圧は、バッファを介して出力線に結合される。

別の態様では、ＣＩＳは、上記画素の配列（列及び行）を含む。一実装形態では、出力線は、配列の列線として機能できる。画素は、行ごとに順に出力線に結合される。出力線に結合される出力回路は、更なる決定機能を実行する。例えば、出力回路は、出力線の電圧を積分する積分器、オペアンプ、又は積分電圧をデジタル値に変換するアナログ−デジタル変換器を含むことができる。

別の態様では、ＣＩＳは、電子シャッタ機能を含むことができる。一実施例では、シャッタは、画素群における電荷積分をリセットする。一例は、ＣＩＳの全画素をリセットするグローバルシャッタである。提示した例は、所望する信号を生成するのに電子を使用することに基づいている。正孔は、この場合、引抜かれる（ｄｒａｉｎｅｄ ｏｆｆ）。このメカニズムは、電圧変化が逆になることを除いて、正孔に等しく良好に働く。よって、正孔は、所望される信号を生成し、電子は、引抜かれる。

本開示の一態様では、イメージセンサ及び該イメージセンサのための方法が提供される。イメージセンサは、出力線に結合される画素を含む。画素は、光に反応して電荷を生成するように構成されるフォトダイオードを含む。供給回路は、電圧を、第１電荷保持容量及び第２電荷保持容量でフォトダイオードに選択的に供給するように構成される。

別の態様では、イメージセンサは、出力線に結合される画素を含む。画素は、光に反応して電荷を生成するように構成されるフォトダイオードを含む。供給回路は、フォトダイオードに電圧を供給して、フォトダイオードの電圧を、積分時間中、閾値レベル以上に維持するように構成される。

電子シャッタを有する画素を示す図である。 画素の電位図を示す図である。 電子シャッタを有する画素及びフォトダイオードリミッタの例を示す図である。 画素の配列を示す図である。 画素の動作に関するタイミング図を示す図である。 画素の動作に関する電圧を示す図である。

添付図と関連して以下に記載される詳細な説明は、様々な構成の説明として意図され、本明細書で記載される概念が実施され得る構成のみを提示するよう意図されるものではない。詳細な説明は、様々な概念の完全な理解を提供することを目的とした特定の細部を含む。しかしながら、当業者には、これらの概念は、これら特定の細部なしでも実施され得ることが明らかであろう。実例によっては、周知の構造及び部品については、かかる概念が不明瞭になるのを避けるために、ブロック図で示される。

次に、イメージセンサの幾つかの態様が、様々な装置及び方法を参照して、提示される。これらの装置及び方法は、以下の詳細な説明で記載され、様々なブロック、モジュール、部品、回路、ステップ、プロセス、アルゴリズム等（集合的に「要素」を呼ばれる）によって、添付図に示される。これら要素は、電子ハードウェア、コンピュータソフトウェア、又はそれらの任意の組合せを用いて実装されることができる。かかる要素がハードウェア又はソフトウェアとして実装されるかは、特定の用途、及びシステム全体に関係する設計上の制約によって決まる。

図１は、電子シャッタを有する画素１００について示す図である。一実装形態では、電荷生成回路１０２は、光に反応して電荷（例えば、電子）を生成できる。電荷は、積分期間に、蓄積又は積分されることができる。一例として、５０Ｈｚイメージセンサに対して、積分期間は、２０ミリ秒とすることができる。積分期間後、蓄積された電荷は、転送回路１０４を介して格納回路１０６に転送されることができる。一態様では、電荷生成回路１０２で蓄積された電荷は、格納回路１０６に転送されることができる。電荷は、格納回路１０６で電圧に変換される。格納回路１０６の電圧は、バッファ回路１０８を介して出力線１１０に結合されることができる。リセット回路１２０は、格納回路１０６の電圧をリセットできる。

一実装形態では、シャッタ回路１３０は、例えば、画素１００の積分時間を制御することによって、シャッタ機能を実行できる。一実施例では、シャッタ回路１３０が電荷生成回路１０２を所定のタイミングに従いリセットすることによって、積分時間を制御することができる。かかる所定のタイミングは、積分時間に対応できる。一実施例では、シャッタ回路１３０は、グローバルシャッタ機能の一部とすることができる。即ち、配列の全画素は、同じシャッタタイミングで制御されることができる。

画素１５０は、電子シャッタを有する画素に関する別の図である。一実装形態では、フォトダイオード１５２は、光に反応して電荷（例えば、電子）を生成できる。一実施例では、フォトダイオード１５２は、電荷が生成される前に完全に空乏化され、電位（Ｖ_ｐｉｎとして知られる）にピンニングされるピンドフォトダイオード（ｐｉｎｎｅｄ ｐｈｏｔｏｄｉｏｄｅ）とすることができる。電荷は、積分期間にノードＰＤ（例えば、フォトダイオード１５２のノードとすることができる）に、蓄積又は積分されることができる。積分期間後、ノードＰＤに蓄積された電荷は、転送ゲート１５４を介してフローティングディフュージョン１５６に転送されることができる。一態様では、ノードＰＤで蓄積された電荷は、電圧を生成するフローティングディフュージョン１５６に結合されることができる。蓄積された電荷が電子である一実施例では、フローティングディフュージョン１５６は、浮遊している（即ち、如何なる電位にも直接関係しない）Ｎ型ディフュージョンとすることができる。転送ゲート１５４は、ＴＧ制御信号によって制御される金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）装置とすることができる。例えば、ＴＧ制御信号は、転送ゲート１５４のゲートに接続されることができる。

フローティングディフュージョン１５６の電圧は、ＭＯＳＦＥＴ１５８及びＭＯＳＦＥＴ１７２を介して出力線１６０に結合されることができる。実施例では、ＭＯＳＦＥＴ１５８は、電位ＶＤＤＰＩＸに接続されることができ、フローティングディフュージョン１５６の電圧に関してバッファ機能を実行できる。ＭＯＳＦＥＴ１７２は、ＭＯＳＦＥＴ１５８の出力を出力線１６０に選択的に提供できる。一態様では、ＭＯＳＦＥＴ１７２は、ＳＥＬ信号によって制御されることができ、ＳＥＬ信号は、画素配列の行活性化に対応できる。リセット回路１７０は、例えばＶＤＤＰＩＸをフローティングディフュージョン１５６に供給することによって、フローティングディフュージョン１５６の電圧をリセットできる。

一実装形態では、ＭＯＳＦＥＴ１８０は、例えば、画素１５０の積分時間を制御することによって、シャッタ機能を実行できる。一実施例では、積分時間は、ＭＯＳＦＥＴ１８０がノードＰＤ（例えば、フォトダイオード１５２のノードとすることができる）の電圧を、所定のタイミングに従いリセットすることによって、制御される。かかる所定のタイミングは、積分時間に対応できる。一実施例では、ＭＯＳＦＥＴ１８０は、グローバルシャッタ機能の一部とすることができる。即ち、配列の全画素は、同じシャッタタイミングで制御されることができる。一実施例では、リセットは、第１電荷保持容量で、リセット電圧をノードＰＤに供給する供給回路として機能するＭＯＳＦＥＴ１８０を含むことができる。ＭＯＳＦＥＴ１８０及び／又は１７０のドレインへの供給電圧は、ＭＯＳＦＥＴ１５８とは異なることができる。制御信号、シャッタ制御１８２は、ＭＯＳＦＥＴ１８０のドレイン容量を制御するために、ＭＯＳＦＥＴ１８０のゲートに供給されることができる。一態様では、制御信号（シャッタ制御１８２）は、ＭＯＳＦＥＴ１８０が、第１容量で、フォトダイオード１５２から電子を引抜き可能にするために、高電圧レベル、ＧＳＧ＿ｈｉｇｈで動作できる。別の態様では、制御信号（シャッタ制御１８２）は、ＭＯＳＦＥＴ１８０をオフにして、フォトダイオード１５２から電子を全く引抜かせないために、低電圧レベル、ＧＳＧ＿ｌｏｗとすることができる。

図２は、画素の電位図を示す図である。電位図２００は、転送ゲート１５４が活性化される前の電荷積分状態を示している。図示されたように、電子は、フォトダイオード１５２に蓄積されている。電位図２１０は、フローティングディフュージョン１５６への電荷転送状態を示している。一態様では、転送ゲート１５４の制御信号（ＴＧ制御信号）は、転送ゲート１５４を活性化するために、ｈｉｇｈになることができる。フォトダイオード１５２に蓄積された電子は、転送ゲート１５４が活性化されると、フローティングディフュージョン１５６に流入できる。

上述したように、出力線１６０は、出力回路に入力されることができ、該出力回路は、出力線１６０の値を増幅するオペアンプ（ＯＡ：ｏｐｅｒａｔｉｏｎａｌ ａｍｐｌｉｆｉｅｒ）を含むことができる。ＯＡは、有限勾配の出力電圧を生成する。大きなステップ入力電圧がＯＡ入力部に印加されると、又は入力電圧にＯＡのゲインを積算したものが、ＯＡの出力範囲を超えると、出力電圧は、遅延されることができる。その場合、ＯＡは、過負荷状態であり、遅延は、過負荷復帰時間として知られている。この復帰時間は、数マイクロ秒継続でき、その結果、映像システムでは、ハイライト領域（例えば、画像の明るい領域）後の尾引き（ｔａｉｌ）となる。この作用は、ストリーキングとして知られている。イメージセンサでは、ハイライト領域及び暗領域が同じ場面で発生することがあるため、過負荷状態が、存在する可能性がある。一般的に、ストリーキングは、画像におけるハイライトによる映像黒レベルにおける障害である。ストリーキングの値は、ハイライトの大きさやレベルに左右される。一実施形態では、フォトダイオードリミッタを有する画素は、ストリーキング問題を解決できる。

図３は、電子シャッタ及びフォトダイオードリミッタを有する画素の例を示す図である。図２の画素（１００、１５０）で記載された特徴に加えて、画素３００は、シャッタ制御回路３４０を含む。シャッタ回路３３０は、第２電荷保持容量を有する電荷生成回路３０２に電圧を供給する更なるモードで、動作できる。一態様では、電荷生成回路３０２に第１電荷保持容量で電圧を供給すること（即ち、リセット電圧を供給すること）は、第２電荷保持容量で行うことと、例えば、供給される電圧又は電流に関して、異なることができる。

画素３５０は、画素に関する別の図である。画素１５０の特徴に加えて、画素３５０は、シャッタ制御回路、例えば、第１マルチプレクサ３９２及び第２マルチプレクサ３９４を含む。一態様では、第１マルチプレクサ３９２は、画素３５０の一部とすることができ、第２マルチプレクサ３９４は、画素３５０の一部とすることができない。つまり、第２マルチプレクサ３９４は、複数の画素３５０に使用されることができる。別の態様では、第１マルチプレクサ３９２及び第２マルチプレクサ３９４は、画素の外側で、行の初めに配置される。

一態様では、シャッタ制御回路（例えば、第１マルチプレクサ３９２及び第２マルチプレクサ３９４）は、電圧を、第２電荷保持容量のフォトダイオード３５２に供給するように、ＭＯＳＦＥＴ３８０を制御する。一態様では、ＭＯＳＦＥＴ３８０は、フォトダイオード３５２の電荷を初めに第１電荷保持容量まで引抜き、次にフォトダイオード３５２を第２電荷保持容量まで放電する。第２電荷保持容量は、例えば、供給される電圧又は電流に関して、第１電荷保持容量（即ち、リセット電圧を供給すること）とは異なることができる。

別の態様では、ＭＯＳＦＥＴ３８０は、ノードＰＤでの電圧を閾値レベル以上に維持するように構成される。一態様では、ノードＰＤでの電圧を閾値に維持することで、ストリーキング問題を解決できる。例えば、かかるモードは、出力線での電圧振幅を抑制でき、出力回路におけるＯＡの過負荷を防止できる。別の態様では、ノードＰＤでの電圧を閾値に維持することで、転送ゲート３５４が誤ってオンしないようにできる。例えば、十分な電子がノードＰＤに蓄積されると、ノードＰＤでの電圧は、転送ゲート３５４のＶ_ＧＳ電圧（ゲートとノードＰＤとの間）が、転送ゲート３５４をオンするのに十分となるレベルにまで低下できる。蓄積された電荷は、フローティングディフュージョン３５６に転送される際に、損失して、画像におけるエラー及び／又はアーチファクトを発生する可能性がある。一態様では、画像におけるエラー及び／又はアーチファクトは、フォトダイオードリミッタによって防止されることができる。

フォトダイオードリミッタの実施形態については、上述されている。一態様では、ＭＯＳＦＥＴ３８０のゲート３８２は、ＧＳＧ＿ｈｉｇｈレベルで供給されることができる。この場合、ＭＯＳＦＥＴ３８０は、リセット電圧を、第１電荷保持容量で動作するフォトダイオード３５２に供給できる。別の態様では、ＭＯＳＦＥＴ３８０のゲートは、ＧＳＧ＿ｌｉｍｉｔレベルで供給されることができる。ＧＳＧ＿ｌｉｍｉｔレベルは、ＧＳＧ＿ｈｉｇｈレベルより下の中レベルとすることができる。この場合、ＭＯＳＦＥＴ３８０は、限定された電圧又は電荷を、第２電荷保持容量で動作するフォトダイオード３５２に供給できる。一態様では、電圧又は電荷が第２電荷保持容量でフォトダイオード３５２に供給されると、フォトダイオードの電圧を、積分期間中、閾値レベルに限定できる。

一実装形態では、ＧＳＧ＿ｌｉｍｉｔレベルは、第１マルチプレクサ３９２及び第２マルチプレクサ３９４によって供給されることができる。一態様では、第２マルチプレクサ３９４は、画素配列の一部とすることができない。第２マルチプレクサ３９４は、ＧＳＧ＿ｈｉｇｈレベルとＧＳＧ＿ｌｉｍｉｔレベルのどちらかを選択でき、選択されたレベルを第１マルチプレクサ３９２に、その入力電圧ＧＳＧ＿ｈｉｇｈ’として供給できる。別の態様では、第２マルチプレクサ３９４は、ＧＳＧ＿ｈｉｇｈレベル及び複数のＧＳＧ＿ｌｉｍｉｔレベルの中の１つを選択できる。イメージセンサは、第１マルチプレクサ３９２に供給されるＧＳＧ＿ｈｉｇｈレベル及び複数のＧＳＧ＿ｌｉｍｉｔレベルの中の１つを選択する制御回路を含むことができる。

一態様では、第１マルチプレクサ３９２は、ＧＳＧ＿ｈｉｇｈ’（例えば、ＧＳＧ＿ｈｉｇｈレベル及び複数のＧＳＧ＿ｌｉｍｉｔレベルの中の１つ）及びＧＳＧ＿ｌｏｗレベルの中から選択でき、選択されたレベルをＭＯＳＦＥＴ３８０のゲート３８２に供給できる。一態様では、ＧＳＧ＿ｌｏｗレベルは、ＭＯＳＦＥＴ３８０をオフでき、ＭＯＳＦＥＴ３８０は、電荷又は電圧をフォトダイオード３５２に供給できない。

一実装形態では、第１マルチプレクサ３９２の入力は、制御信号ＧＳＧ ｓｅｌｅｃｔによって、選択されることができる。一事例では、制御信号ＧＳＧ ｓｅｌｅｃｔは、ＧＳＧ＿ｈｉｇｈ’レベル（例えば、ＧＳＧ＿ｈｉｇｈレベル及び複数のＧＳＧ＿ｌｉｍｉｔレベルの中の１つ）を選択するように活性化できる。従って、ＧＳＧ ｓｅｌｅｃｔは、第２マルチプレクサ３９４がＧＳＧ＿ｈｉｇｈレベルを選択する場合、及び第２マルチプレクサ３９４が複数のＧＳＧ＿ｌｉｍｉｔレベルの中の１つを選択する場合に、活性化できる。

ＭＯＳＦＥＴ３８０、３７０及び３５８について、この実施例では、供給電圧ＶＤＤＰＩＸに接続されて、示されているが、そうである必要はない。ＭＯＳＦＥＴ３８０、３７０及び３５０の其々は、設計要件によって決定される通りに、異なる供給電圧に接続されることができる。

図４は、画素４０２の３列×３行の配列を示す図である。一態様では、各行は、フォトダイオード３５２の電圧を、（例えば、上述されたように、転送ゲート３５４、フローティングディフュージョン３５６、及びＭＯＳＦＥＴ３５８（バッファ）を介して）出力線又は列線４１０に結合するように、順番に活性化されることができる。例えば、画素４０２の行（０、０）、４０２（０、１）、及び４０２（０、２）は、最初に活性化されることができる。画素４０２（０、０）は、フォトダイオード３５２の電圧を出力線４１０＿０に結合できる。画素４０２（０、１）は、フォトダイオード３５２の電圧を出力線４１０＿１に結合できる。画素４０２（０、２）は、フォトダイオード３５２の電圧を出力線４１０＿２に結合できる。一実装形態では、出力線４１０＿０、４１０＿１及び４１０＿２に関する値は、順に、出力回路４２０によって読出されることができる。例えば、出力回路４２０は、出力線４１０＿０、４１０＿１及び４１０＿２の値を増幅するＯＡを含むことができる。次のサイクルでは、画素４０２（１、０）、４０２（１、１）及び４０２（１、２）の行が、次に活性化されることができ、また以下も同様である。

図５は、画素の動作に関するタイミング図を示す図である。時間０−Ａでは、フォトダイオードは、リセットされる。例えば、ＭＯＳＦＥＴ３８０（シャッタ又は電圧供給回路）は、第１電荷保持容量で動作されることができ、電圧をフォトダイオード３５２に供給でき、それによりフォトダイオード３５２の電圧を、リセット電圧Ｖ_ｐｉｎにピンニングする。時間Ａ−Ｃ、積分時間では、電子は、ノードＰＤに蓄積又は積分できる。時間Ｂ−Ｃでは、転送ゲート３５４は、ノードＰＤでの電圧を、フローティングディフュージョン３５６に結合するように活性化できる。時間Ｃ後の時間は、データ読出時間とすることができる。行が順番に読出される場合、読出時間は、図示されたように、行毎に異なることができる。一態様では、積分動作及び読出動作は、パイプライン化されることができる。例えば、次の行積分時間は、前の積分のデータが読出されている時間Ｃに開始できる。

図６は、画素の動作に関する電圧を示す図である。図６では、ＧＳＧ＿ｈｉｇｈ’は、ＧＳＧ＿ｈｉｇｈ又はＧＳＧ＿ｌｉｍｉｔレベルとすることができることを示している。ＧＳＧ＿ｈｉｇｈ’レベルは、第２マルチプレクサ３９４によって選択されることができる。Ｐ１で、第１マルチプレクサ３９２の制御信号ＧＳＧ ｓｅｌｅｃｔは、ＭＯＳＦＥＴ３８０のゲート３８２電圧として、ＧＳＧ＿ｈｉｇｈレベルを選択するよう活性化する。従って、フォトダイオード３５２電圧をリセット電圧Ｖ_ｐｉｎに設定する際に、ＭＯＳＦＥＴ３８０は、シャッタ回路として機能する。このモードでは、ＭＯＳＦＥＴ３８０は、第１電荷保持容量で、リセット電圧をフォトダイオード３５２の電圧に供給する供給回路として機能することもできる。

第１マルチプレクサ３９２の制御信号ＧＳＧ ｓｅｌｅｃｔが、非活性化すると、ＧＳＧ＿ｌｏｗレベルが、ＭＯＳＦＥＴ３８０のゲート３８２に対してセットされる。このモードでは、ＭＯＳＦＥＴ３８０は、フォトダイオード３５２から電子を引抜かない。一態様では、積分時間は、第１マルチプレクサ３９２の制御信号ＧＳＧ ｓｅｌｅｃｔの活性化間の期間である。積分時間に、電子は、ノードＰＤに蓄積できる。従って、ノードＰＤでの電圧は、Ｖ_ｐｉｎからＰＤ閾値に低下する。フォトダイオードリミッタを用いなければ、ＰＤノードの電圧は、継続してＰＤ閾値を超えて低下できる。閾値を超えたＰＤレベルは、ＯＡの過負荷又は転送ゲート３５４を誤ってオンする（フォトダイオードからフローティングディフュージョンに電子を流出させる）原因となる可能性がある。

フォトダイオードリミッタを用いると、Ｐ２で、第１マルチプレクサ３９２の制御信号ＧＳＧ ｓｅｌｅｃｔは、ＧＳＧ＿ｌｉｍｉｔレベルを、ＭＯＳＦＥＴ３８０のゲート３８２電圧として選択するように活性化する。このモードでは、ＭＯＳＦＥＴ３８０は、第２電荷保持容量で、電圧又は電荷をフォトダイオード３５２の電圧に供給できる供給回路として機能できる。第２電荷保持容量は、例えば、ＭＯＳＦＥＴ３８０に印加されるゲート電圧又はＭＯＳＦＥＴ３８０によって供給される電荷又は電圧に関して、第１電荷保持容量とは異なることができる。ＭＯＳＦＥＴ３８０は、第２電荷保持容量で電荷又は電圧を供給し、ノードＰＤでの電圧を、ＰＤ閾値レベルに維持する。ノードＰＤでの電圧が十分に低くない場合、ＭＯＳＦＥＴ３８０は、オンできない。この場合、ＭＯＳＦＥＴ３８０のゲート３８２とノードＰＤでの電圧との電圧差は、ＭＯＳＦＥＴ３８０をオンするほど大きくできない。

Ｐ２に続いて、転送ゲート３５４がオンし、電子をフォトダイオード３５２から（転送ゲート３５４、フローティングディフュージョン３５６、及びＭＯＳＦＥＴ３５８（バッファ）を介して、）出力線に転送できる。フォトダイオードＰＤの電荷は、閾値レベルに限定されるため、過負荷状態が防止される。

開示されたプロセス／フローチャートにおけるステップの特定の順番又は階層は、例示的なアプローチを説明したものと解釈される。設計上の選好に基づいて、プロセス／フローチャートにおけるステップの特定の順番又は階層は、再編成されることができるものと解釈される。更に、幾つかのステップは、組み合わされる又は省略されることができる。付記する方法クレームは、見本的な順番で様々なステップの要素を示しており、示された特定の順番又は階層に限定されることを意味するものではない。

以上の記載は、当業者が本明細書で記載された様々な態様を実行可能にするために提供されたものである。これらの態様に対する様々な変更は、当業者には直ちに明白であり、本明細書で定義された一般的原理は、他の態様にも適用されることができる。従って、クレームは、本明細書で示された態様に限定されることを意図されていないが、クレーム文言（ｌａｎｇｕａｇｅ ｃｌａｉｍ）に一致する全範囲であると認められ、該文言では、要素に対する単数形の表現は、「１つ及び１つだけ」を、特にそのように記述していない限り、意味せず、むしろ「１つ又は複数」を意味するものとする。用語「例示的（ｅｘａｍｐｌａｒｙ）」は、本明細書では、「例、実例、又は例証（ｉｌｌｕｓｔｒａｔｉｏｎ）としての役割を果たすこと」を意味するために、使用される。「例示的」として本明細書に記載された如何なる態様も、必ずしも他の態様より好適又は有利であるとは解釈されない。」特に明記されない限り、用語「幾つか（ｓｏｍｅ）」は、１つ又は複数のことを言う。「Ａ、Ｂ又はＣの中の少なくとも１つ」及び「Ａ、Ｂ、及びＣの中の少なくとも１つ」及び「Ａ、Ｂ、Ｃ、又はそれらの任意の組合せ」等の組合せは、Ａ、Ｂ、及び／又はＣの任意の組合せを含み、複数のＡ、複数のＢ、又は複数のＣを含むことができる。特に、「Ａ、Ｂ又はＣの中の少なくとも１つ」及び「Ａ、Ｂ、及びＣの中の少なくとも１つ」及び「Ａ、Ｂ、Ｃ、又はそれらの任意の組合せ」等の組合せは、Ａのみ、Ｂのみ、Ｃのみ、Ａ及びＢ、Ａ及びＣ、Ｂ及びＣ、又はＡ及びＢ及びＣとすることができ、その場合、如何なるかかる組合せも、Ａ、Ｂ、又はＣの中の１つ又は複数の部材を含むことができる。当業者に既知又は後に知られる本開示を通して記載された様々な態様の要素に対する全ての構造的及び機能的均等物は、参照により本明細書に明示的に組込まれ、クレームに包含されるものとする。また、かかる開示がクレーム中に明確に引用されているか否かに関わらず、本明細書に開示された何物をも公にされないものとする。どのクレーム要素も、該要素が明示的に句「〜する手段（ｍｅａｎｓ ｆｏｒ）」を使用して引用されない限り、ミーンズプラスファンクションとして解釈されない。

Claims (20)

1. イメージセンサであって、
   光に反応するフォトダイオードを有する画素と、
   活性化時に、積分時間の間、前記フォトダイオードによって生成された電子を格納回路に転送するように構成された転送回路と、
   前記電子に応じて、出力線に印加される出力電圧を生成する格納回路と、
   前記フォトダイオードの前記積分時間を制御するように構成されるシャッタ回路と、
   前記積分時間中に前記フォトダイオードの光への反応を限定するように構成されるシャッタ制御回路と、
   を備え、
   前記シャッタ制御回路は、前記出力電圧の過負荷及び前記転送回路の誤った活性化を防止すべく、前記フォトダイオードと前記シャッタ回路との間のノード電圧をしきい値以上に維持するために、前記フォトダイオードがそこに格納される電荷を生成している時の前記積分時間の間及び前記転送回路の活性化の前に、前記シャッタ回路に活性化パルスを適用することによって、前記フォトダイオードの反応を限定するように構成されるイメージセンサ。
2. 前記シャッタ制御回路は、前記積分時間中に光に反応して前記フォトダイオードにより生成される電圧を限定するように更に構成される請求項１記載のイメージセンサ。
3. 前記シャッタ制御回路は、閾値未満の減少からの前記積分時間中に光に反応して前記フォトダイオードにより生成される電圧を防ぐように更に構成される請求項１記載のイメージセンサ。
4. 前記シャッタ回路は、前記ノード電圧として画素電圧を前記フォトダイオードに提供するように更に構成される請求項１記載のイメージセンサ。
5. 前記フォトダイオードは、前記画素電圧と、前記積分時間中に光に反応して前記フォトダイオードにより生成される電圧との電位差を限定するように更に構成される請求項４記載のイメージセンサ。
6. 前記シャッタ回路は、トランジスタを更に含み、前記シャッタ回路は、前記トランジスタを通じて前記画素電圧を前記フォトダイオードに結合するように更に構成される請求項４記載のイメージセンサ。
7. 前記シャッタ制御回路は、前記トランジスタの動作を制御することにより前記積分時間中の前記フォトダイオードの光に反応して反応を限定するように更に構成される請求項６記載のイメージセンサ。
8. 前記トランジスタは、ゲートを含み、前記シャッタ制御回路は、前記ゲートに印加される電圧を制御することにより前記積分時間中の前記フォトダイオードの光への反応を限定するように更に構成される請求項６記載のイメージセンサ。
9. 光に反応するフォトダイオードを有する画素イメージセンサを動作するための方法であって、
   前記フォトダイオードの積分時間を制御するステップと、
   転送回路の活性化時に、積分時間の間、前記フォトダイオードによって生成された電子を格納回路に転送するステップと、
   格納回路によって、前記電子に応じて出力線に印加される出力電圧を生成するステップと、
   前記出力電圧の過負荷及び前記転送回路の誤った活性化を防止すべく、前記フォトダイオードとシャッタ回路との間のノード電圧をしきい値以上に維持するために、前記フォトダイオードがそこに格納される電荷を生成している時の前記積分時間の間及び前記転送回路の活性化の前に、前記シャッタ回路に活性化パルスを適用することによって、前記積分時間中に前記フォトダイオードの光への反応を限定するステップと、
   を含む方法。
10. 前記フォトダイオードの光への反応を限定するステップは、前記フォトダイオードにより生成された電圧を限定することを含む請求項９記載の方法。
11. 前記フォトダイオードの光への反応を限定するステップは、閾値未満の減少からの前記積分時間中に光に反応して前記フォトダイオードにより生成される電圧を防ぐことを含む請求項９記載の方法。
12. 前記ノード電圧として画素電圧を前記フォトダイオードに提供するステップを更に含む請求項９記載の方法。
13. 前記フォトダイオードの光への反応を限定するステップは、前記画素電圧と、前記積分時間中に光に反応して前記フォトダイオードにより生成される電圧との電位差を限定することを含む請求項１２記載の方法。
14. トランジスタを通じて前記画素電圧を前記フォトダイオードに結合するステップを更に含む請求項１２記載の方法。
15. 前記積分時間中に前記フォトダイオードの光への反応を限定するステップは、前記トランジスタの動作を制御することを含む請求項１４記載の方法。
16. 前記積分時間中に前記フォトダイオードの光への反応を限定するステップは、前記トランジスタのゲートに印加される電圧を制御することを含む請求項１４記載の方法。
17. 光に応じて電荷を生成するフォトダイオードと、画像に対する出力電圧を生成するために格納回路に前記電荷を転送する転送回路と、を含む少なくとも１つの画素と、
    前記フォトダイオードがそこに格納される電荷を生成している間の前記出力電圧の過負荷及び前記転送回路の誤った活性化の少なくとも１つを防止すべく、しきい値以上にフォトダイオード電圧を維持するように構成されたフォトダイオードリミッタと、
    を備えるイメージセンサ。
18. 前記少なくとも１つの画素を供給電圧に接続し、前記フォトダイオードの積分中に、前記供給電圧と前記フォトダイオード電圧との間の電圧差を制限するトランジスタを更に備える請求項１７に記載のイメージセンサ。
19. 前記フォトダイオードリミッタは、ゲートに結合されるとともに、前記フォトダイオード電圧をリセットするために、前記ゲートに第１の電圧を印加するように構成される請求項１８に記載のイメージセンサ。
20. 前記第１の電圧及び第２の電圧のそれぞれを受信する一対の入力を有する第１のマルチプレクサと、
    前記第１のマルチプレクサの出力に結合される一対の入力と、前記トランジスタをオフにする前記第２の電圧よりも低い第３の電圧と、を有する第２のマルチプレクサと、
    前記トランジスタのゲートに適用される第１の電圧、前記第２の電圧、及び前記第３の電圧の１つを選択するための前記第１のマルチプレクサ及び前記第２のマルチプレクサを制御するように構成された制御回路と、
    を有する請求項１９に記載のイメージセンサ。

Images