JP6682812B2 - 受信回路、これを用いた受信装置、および受信方法 - Google Patents

Description

本発明は、受信回路、これを用いた受信装置、および受信方法に関する。

移動可能な無線装置は、消費電力を低下させ、電池の持ち時間を長くして待ち受け時間をできるだけ長くすることが好ましい。無線通信において、受信信号が無く無線通信機が信号の到来を待ち受けている状態（受信待ち受け中）に、無線通信機の受信部の機能を受信レベルの判定のみにするなど機能を最小限に抑えることがある。例えば、受信処理を行う回路や信号処理用プロセッサ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ：ＤＳＰ）等を省電力動作させる。具体的には、受信信号の電界強度すなわち受信レベルがしきい値未満である場合には、装置内部のプロセッサの動作クロックの速度を受信レベルが高い時よりも低く設定して装置の消費電力を低下させることがある。

特許文献１には、検出した受信レベルが所定のしきい値以上である場合に復調を開始する技術が開示されている。特許文献１では、無線通信機の消費電力低減のために、受信レベル検出部にて間欠受信周期毎に信号レベル判定処理を行い、信号レベルが所定のしきい値以上である場合に受信回路部が復調を開始する。

特開２０１２−３４２８７号公報

ところで、デジタル無線システムでは予め各システムの規定で定められた信号フォーマット・フレーム構成で送受信が行われる。信号フォーマット・フレーム構成でのデータの送受信では、基本的にフレーム周期毎に同期フレームが挿入される。このため、受信装置は、受信した信号から同期ワードを抽出して、フレームを特定する。

受信装置は、省電力運転等のために、受信信号の到来の判定を一定周期で間欠的に行い、受信信号の到来を検出する場合、間欠的に行う受信信号の到来の判定で信号の到来を検出してから、受信信号の復調を開始することになる。この処理の場合、受信信号の到来の判定のタイミングと、信号の到来開始のタイミングがずれると、信号の到来開始直後の同期フレームを検出することができず、フレームが確定できないため、復調ができないという頭切れが生じることがある。特に、警察無線システムや消防無線システムなどの緊急性を伴う用途に用いられる受信装置については、受信データについて頭切れが生じることは好ましくない。

本発明は、上記に鑑みてなされたものであって、その目的は、頭切れを生じることなく受信を行うことのできる受信回路、これを用いた受信装置、および受信方法を提供することである。

上述した課題を解決し、目的を達成するために、本発明のある形態による受信回路は、信号を受信する受信部と、前記受信部で受信した信号に基づいて、受信信号の到来を検出する検出部と、前記受信信号に対応するデータを記憶するバッファ部と、入力されるデータを復調する復調処理部と、前記検出部が前記受信信号の到来を検出していない場合、前記受信信号に対応するデータを前記バッファ部に記憶させ、前記検出部が前記受信信号の到来を検出した場合、前記バッファ部に記憶されているデータを前記復調処理部へ入力させる制御部と、前記データを前記バッファ部に入力する第１状態と、前記データを、前記バッファ部を介さずに前記復調処理部へ入力する第２状態とのいずれか一方に設定するスイッチ部とを含み、前記制御部は、前記検出部が前記受信信号の到来を検出していない場合、前記スイッチ部を前記第１状態に設定し、前記第１状態に設定している状態で、前記検出部が前記受信信号の到来を検出し、かつ、前記バッファ部に記憶されているデータがない場合、前記スイッチ部を前記第１状態から前記第２状態に切り替える。

また、本発明のある形態による受信方法は、受信信号の到来を検出する工程と、前記受信信号の到来を検出していない場合に、前記受信信号に対応するデータを記憶する工程と、前記受信信号の到来を検出した場合に、記憶した前記データを、先に記憶したデータから順に復調する工程と、前記受信信号の到来を検出している状態で、かつ、記憶されているデータがない場合に、前記受信信号に対応するデータに切り替えて復調する工程とを含む。

本発明にかかる受信回路、これを用いた受信装置、および受信方法によれば、受信開始時の頭切れを防止できる。

図１は、本発明にかかる受信回路を含む受信装置の実施形態を示す図である。 図２は、４値ＦＳＫ方式の信号のフォーマットの例を示す図である。 図３は、受信回路に用いるＤＳＰの構成例を示す図である。 図４は、受信待ち受け中のＤＳＰの状態を示す図である。 図５は、受信信号の受信中でバッファ部にデータが記憶されている場合のＤＳＰの状態を示す図である。 図６は、受信信号の受信中でバッファ部にデータが記憶されていない場合のＤＳＰの状態を示す図である。 図７は、受信回路によって実現される受信方法を示すフローチャートである。 図８は、受信回路の動作の例を示す状態遷移図である。 図９は、受信回路のバッファ部の構造の例を示す図である。 図１０は、受信回路のバッファ部の動作例を示す図である。 図１１は、受信回路のバッファ部の動作例を示す図である。 図１２は、受信回路のバッファ部の動作例を示す図である。 図１３は、受信回路のバッファ部の動作例を示す図である。 図１４は、受信回路のバッファ部の動作例を示す図である。 図１５は、受信回路のバッファ部の動作例を示す図である。

以下に、本発明にかかる受信回路、これを用いた受信装置、および受信方法の実施形態を図面に基づいて詳細に説明する。なお、この実施形態によりこの発明が限定されるものではない。

（受信装置）
図１は、本発明にかかる受信回路１０を含む受信装置１００の実施形態を示す図である。図１に示すように受信回路１０は、アンテナ１と、受信部２０と、ＤＳＰ４と、装置制御部５と、スピーカ６と、表示部７と、操作部８と、電池９とを備えている。

アンテナ１は、送信側から送信された信号を受信する。アンテナ１が受信した信号は、受信部２０に送られる。受信部２０は、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）回路部２および直交検波部３を有する。ＲＦ回路部２は、アンテナ１が受信した信号に対して周波数の変換などの処理を行う。ＲＦ回路部２が処理した信号は直交検波部３に送られる。直交検波部３は、ＲＦ回路部２から出力される信号に対して、直交検波を行う。

ＤＳＰ４は、直交検波部３から出力される検波信号についてデジタル信号処理を行う。ＤＳＰ４の構成、機能については後述する。

装置制御部５は、受信装置１００の各部を制御する。装置制御部５は、ＤＳＰ４から信号が入力され、入力された信号をスピーカ６および表示部７に出力する。スピーカ６および表示部７は、ＤＳＰ４で復調処理したデータを出力する出力部としての機能を有する。装置制御部５は、操作部８から入力される信号に基づいて動作を実行する。装置制御部５は、例えば、操作部８から入力される信号に基づいてスピーカ６から出力する音声を調整する。また、装置制御部５は、操作部８から入力される信号に基づいて表示部７の表示内容を変更する。

スピーカ６は、装置制御部５から出力される音声信号に基づく音声を出力する。受信装置１００が送信装置としての機能をも有する場合、スピーカ６は、マイクロフォンとしても機能する。

表示部７は、装置制御部５から出力される、受信装置１００に関する各種の情報を表示する。表示部７は、例えば、液晶パネルを有する。

操作部８は、受信装置１００の使用者によって操作される部分である。操作部８は、ボタンや、ダイアルを有する。操作部８は、例えば、使用者が受信装置１００の電源をＯＮにしたり、各種の設定を行ったりする場合に、使用者によって操作される。操作部８は、使用者によって行われた操作の信号を装置制御部５に送る。

電池９は、受信装置１００の各部に電力を供給する。電池９から供給される電力によって受信装置１００を動作させることにより、受信装置１００を持ち運びできる可搬型の装置として実現できる。

本実施形態の受信装置１００は、送信装置などが送信した信号はアンテナ１によって受信される。アンテナ１によって受信された信号は、受信部２０に入力される。受信部２０のＲＦ回路部２は、アンテナ１が受信した信号に対して周波数の変換などの処理を行う。ＲＦ回路部２は、例えば、アンテナ１が受信した信号をより低い周波数の信号に変換する。受信部２０の直交検波部３は、ＲＦ回路部２から出力される信号に対して、直交検波を行う。直交検波部３は、直交検波によって、位相が互いに直交する、Ｉ（Ｉｎ−ｐｈａｓｅ）信号とＱ（Ｑｕａｄｒａｔｕｒｅ−ｐｈａｓｅ）信号とからなる検波信号を出力する。ＤＳＰ４は、直交検波部３から出力される検波信号についてデジタル信号処理を行う。ＤＳＰ４は、デジタル信号を出力する。装置制御部５は、ＤＳＰ４の出力信号を入力する。装置制御部５は、入力される信号に基づいて、スピーカ６を制御して音声信号を出力したり、表示部７を制御して受信装置１００に関する各種の情報を表示したりする。装置制御部５は、使用者による操作部８の操作に基づいて、受信装置１００の各部を制御する。

（信号のフォーマットの例）
デジタル無線システムの１つであるＡＲＩＢ（Ａｓｓｏｃｉａｔｉｏｎ ｏｆ Ｒａｄｉｏ Ｉｎｄｕｓｔｒｉｅｓ ａｎｄ Ｂｕｓｉｎｅｓｓ） ＳＴＤ−Ｔ９８には、デジタル変調方式として４値ＦＳＫ方式（Ｆｒｅｑｕｅｎｃｙ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）が規定されている。図２は、４値ＦＳＫ方式の信号のフォーマットの例を示す図である。

図２に示すように、４値ＦＳＫ方式の信号のフォーマットは、同期ワードであるＦＳＷ（Ｆｌａｍｅ Ｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ Ｗｏｒｄ）と、無線情報チャネルであるＲＩＣＨ（Ｒａｄｉｏ Ｉｎｆｏｒｍａｔｉｏｎ Ｃｈａｎｎｅｌ）と、低速付随制御チャネルであるＳＡＣＣＨ（Ｓｌｏｗ Ａｓｓｏｃｉａｔｅｄ Ｃｏｎｔｒｏｌ Ｃｈａｎｎｅｌ）と、２つのトラフィックチャネルＴＣＨ（Ｔｒａｆｆｉｃ Ｃｈａｎｎｅｌ）１及びＴＣＨ２とを含んでいる。

本例では、ＦＳＷは２０ビット、ＲＩＣＨは１６ビット、ＳＡＣＣＨは６０ビット、ＴＣＨ１及びＴＣＨ２は共に１４４ビットである。

（ＤＳＰの構成）
次に、図３から図６を用いて、ＤＳＰ４について説明する。本実施形態のＤＳＰ４は、直交検波部３によって直交検波された検波信号に対してデジタル処理を行う。ＤＳＰ４は、直交検波部３から出力される検波信号を、所定のサンプリング周波数で変換したデジタルデータの直交検波データとして入力する。ＤＳＰ４はその直交検波データをＮ個（Ｎは正の整数）受信する毎に処理する。

図３は、受信回路１０に用いるＤＳＰ４の構成例を示す図である。図３に示すＤＳＰ４は、帯域制限フィルタ処理部４１と、検出部４２と、バッファ部４３と、スイッチ部４４及び４５と、復調処理部４６と、制御部４７とを備えている。図３の破線は、制御部４７が各部を制御するための信号線を示す。

帯域制限フィルタ処理部４１は、デジタル処理を行う帯域幅を制限する処理を行う。

検出部４２は、受信データの受信レベルを検出し、受信信号の到来を検出する。検出部４２は、受信レベルの検出を常に行う。これにより、いつ到来するかがわからない送信側から出力された信号の到来を検出することができる。検出部４２は、検出した受信信号のレベルが所定のしきい値未満である場合に、受信信号が到来していないと判定する。また、検出部４２は、検出した受信信号のレベルが所定のしきい値以上になった場合に、受信信号が到来していると判定する。検出部４２は、例えば、帯域制限フィルタ処理部４１によって処理された後の信号の振幅から受信信号レベルの強度を計算する。検出部４２は、例えば、帯域制限フィルタ処理部４１によって処理された後の信号を積分することにより、信号の振幅の平均値を求めてもよい。

バッファ部４３は、帯域制限フィルタ処理部４１によって処理された後のデータを所定の時間分記憶する。すなわち、バッファ部４３は、受信装置１００に入力される受信信号に対応するデータを所定数記憶する。所定数に関しては、後述のバッファ部の構造の例で詳細に記載する。バッファ部４３は、データの書込み、削除、および読出しができる一時記憶装置であり、制御部４７により制御される。

スイッチ部４４は、帯域制限フィルタ処理部４１と、バッファ部４３及び復調処理部４６と接続されている。スイッチ部４４は、帯域制限フィルタ処理部４１とバッファ部４３とを接続するか、帯域制限フィルタ処理部４１と復調処理部４６とを接続するかを切り替える。これにより、スイッチ部４４は、帯域制限フィルタ処理部４１で処理された信号をバッファ部４３に入力するか、復調処理部４６に入力するかを切り替える。

スイッチ部４５は、バッファ部４３と復調処理部４６とに接続されている。スイッチ部４５は、バッファ部４３と復調処理部４６と接続する状態（ＯＮ）と、バッファ部４３と復調処理部４６と分離している状態（ＯＦＦ）と、を切り替える。スイッチ部４５は、バッファ部４３から出力される信号を復調処理部４６に入力するか否かを切り替える。

復調処理部４６は、スイッチ部４５を介してバッファ部４３と接続され、かつスイッチ部４４を介して帯域制限フィルタ処理部４１と接続されている。復調処理部４６は、入力されたデータに対して復調処理を行う。

制御部４７は、ＤＳＰ４内の各部を制御する。制御部４７は、検出部４２が検出する受信信号の到来有無に基づいて、スイッチ部４４およびスイッチ部４５を切り替える。具体的には、制御部４７は、検出部４２が検出した受信レベルに基づいて、スイッチ部４４およびスイッチ部４５を切り替える。また、制御部４７は、復調処理対象とするデータ数を復調処理部４６に指示する。なお、制御部４７は、バッファ部４３に記憶されているデータ数を記憶する領域４７１を有する。

（ＤＳＰの動作）
上述したようにフレーム信号の先頭に同期ワードであるＦＳＷが配置されている場合に、受信の頭切れが起こってしまうと、最初の同期ワードが受信できずフレーム単位で情報の欠落が発生してしまう可能性がある。そこで、本実施形態の受信回路１０では、受信レベルがしきい値に達していない状況において受信信号に対応するデータをＤＳＰ４のバッファ部４３に記憶しておく（以下、適宜「バッファリング」と称する）ことにより、受信レベルがしきい値に達するとバッファリングしておいたデータを用いて復調処理を行う。以下、ＤＳＰの動作を具体的に説明する。

図４から図６は、ＤＳＰ４の制御動作、具体的には、制御部４７によるスイッチ部４４およびスイッチ部４５の切り替えの例を示す図である。図４は、受信信号を受信していない、つまり、受信待ち受け中のＤＳＰ４の状態を示す図である。図５は、受信信号の受信中でバッファ部４３にデータが記憶されている場合のＤＳＰ４の状態を示す図である。図６は、受信信号の受信中でバッファ部４３にデータが記憶されていない場合のＤＳＰ４の状態を示す図である。

制御部４７は、検出部４２が検出する受信レベルが所定のしきい値よりも低い時、受信信号が到来していないと判定し、受信待ち受け中となる。制御部４７は、受信待ち受け中の時、図４に示すように、受信信号に対応するデータをバッファ部４３に入力する状態（以下、「第１状態」と称する）になるようにスイッチ部４４を制御する。また、受信待ち受け中の時、図４に示すように、制御部４７は、スイッチ部４５をＯＦＦにする。このようにスイッチ部４４および４５が制御されることにより、受信待ち受け中の状態になり、受信レベルのしきい値判定処理と並行して、復調処理に使用する受信信号に対応するデータを一定時間分バッファ部４３に記憶する。詳細には、バッファ部４３は、新しい受信信号に対応するデータが入力される毎に、記憶していたデータの中で最も古いデータ（先に記憶したデータ）は上書きされ削除される。なお、制御部４７は、検出部４２が検出する受信レベルが所定のしきい値よりも低い時、復調処理部４６を消費電力の少ない省電力モードとし、消費電力を抑える。

また、制御部４７は、検出部４２が検出する受信レベルが所定のしきい値以上になった場合、受信信号が到来していると判定し、受信開始状態となる。制御部４７は、受信開始時に、図５に示すように、スイッチ部４４は第１状態を維持しつつ、スイッチ部４５をＯＮにする。すなわち、制御部４７は、検出部４２が受信信号の到来を検出し、かつ、バッファ部４３に記憶されているデータがある場合、スイッチ部４４を第１状態に設定する。

そして、制御部４７は、復調処理部４６を省電力モードから動作状態に移行させる。制御部４７は、バッファ部４３に記憶したデータの中で最も古いデータ（先に記憶したデータ）から順に読出し、読出したデータを復調処理部４６に入力させる。復調処理部４６は、バッファ部４３から読出されたデータについて復調処理を行う。バッファ部４３へのバッファリングによって受信レベルが変化する直前の受信信号に対応するデータから復調処理を開始することができるため、頭切れを防ぐことができる。検出部４２がデータの振幅を検出するために例えば積分処理を行う場合であっても、データをバッファ部４３に記憶しておき、それを読出して復調処理を行うため、頭切れを防ぐことができる。

ここで、バッファ部４３に記憶されているデータ長の時間分、入力された受信信号に対応するデータと復調処理されるデータとの間に時間差が生じる。すなわち、バッファ部４３に記憶するバッファリング処理によってデータに遅延が発生してしまう。このため、制御部４７は、復調処理部４６による復調処理を開始した直後において、処理負荷に大きな影響を与えない程度に一時的に復調処理のデータ数を増やす。これを高速復調モードとする。これにより、バッファ部４３は、記憶するデータを減らしていくことができ、遅延を解消できる。

本実施形態においては、高速復調モードは、復調処理対象とするデータ数を２倍、すなわち２＊Ｎ個とする。復調処理対象とするデータ数は２倍に限らず、他の整数倍としてもよい。ただし、復調処理対象とするデータ数を増やしすぎると消費電力に影響を与えることがあるため、消費電力が上昇しない程度にデータ数を増やすことが望ましい。

バッファ部４３に記憶したデータが無くなった場合、制御部４７は、図６に示すように、受信信号に対応するデータをバッファ部４３に入力しないようにスイッチ部４４を制御する。すなわち、制御部４７は、スイッチ部４４を第１状態に設定している状態で、検出部４２が受信信号の到来を検出しており、かつ、バッファ部４３に記憶されているデータがない場合、受信信号に対応するデータを、バッファ部４３を介さずに復調処理部４６へ入力する状態（以下、「第２状態」と称する）になるようにスイッチ部４４を制御する。つまり、制御部４７は、スイッチ部４４を第１状態から第２状態に切り替える。スイッチ部４４が第２状態になることにより、バッファ部４３によるバッファリング処理をスルーさせて入力された信号に対して復調処理部４６による復調処理を行う。制御部４７は、第２の状態となった場合に、復調処理部４６に対して、前記したデータ数を２倍の処理とした状態を通常の処理つまり通常復調モードに移行させる。

（受信方法）
図７は、受信回路１０によって実現される受信方法を示すフローチャートである。図７は、主にＤＳＰ４の処理手順を示す。

ＤＳＰ４は、ステップＳ１０１において、動作を開始する際、各種の初期化処理を行う。ＤＳＰ４は、ステップＳ１０２において、直交検波データをＮ個受信するまで待機する。ＤＳＰ４は、ステップＳ１０３において、直交検波データのＮ個の受信が完了したか判定する。ＤＳＰ４は、ステップＳ１０３の判定の結果、直交検波データのＮ個の受信が完了した（ステップＳ１０３でＹｅｓ）との判定の場合、ステップＳ１０４に進む。ＤＳＰ４は、ステップＳ１０４において、直交検波データをＮ個受信した後、Ｎ個のデータに対し帯域制限フィルタ処理を行う。ＤＳＰ４は、フィルタ処理を行った後、ステップＳ１０５において、帯域制限フィルタ処理後のデータに対し受信レベルを計算する処理を行う。ＤＳＰ４は、受信レベルの計算を行った後、ステップＳ１０６において、計算した受信レベルが所定のしきい値以上か否か（しきい値未満であるか）を判定する。ＤＳＰ４は、ステップＳ１０６の判定の結果、受信レベルが所定のしきい値未満の場合、ステップＳ１０７に進む。ＤＳＰ４は、ステップＳ１０７において、データを記憶するためにバッファ部４３に関する準備を行う。例えば、ＤＳＰ４は、バッファ部４３のアドレスを指定する。ＤＳＰ４は、ステップＳ１０８において、直交検波データＮ個をバッファ部４３に記憶する。その後、ＤＳＰ４は、ステップＳ１０２に戻る。

ＤＳＰ４は、ステップＳ１０６の判定の結果、受信レベルが所定のしきい値以上（ステップＳ１０６でＹｅｓ）の場合、ステップＳ１０９に進む。ＤＳＰ４は、ステップＳ１０９において、バッファ部４３に記憶されたデータ数が０か否かを判定する。ＤＳＰ４は、ステップＳ１０９の判定の結果、バッファ部４３に記憶されたデータ数が０でない（ステップＳ１０９でＮｏ）場合（データがバッファ部４３に記憶されており、遅延の解消が完了していない場合）、ステップＳ１１０に進む。ＤＳＰ４は、ステップＳ１１０において、データを記憶するためにバッファ部４３に関する準備を行う。例えば、ＤＳＰ４は、Ｎ個のデータを記憶するための、バッファ部４３のアドレスを指定する。ＤＳＰ４は、アドレスを指定したら、ステップＳ１１１において、直交検波データＮ個をバッファ部４３に記憶する。ＤＳＰ４は、バッファ部４３にデータを記憶させたら、ステップＳ１１２において、復調処理データ数を２＊Ｎ個に設定する。例えば、ＤＳＰ４は、２＊Ｎ個のデータについて復調処理を行うことを復調処理部４６に指示する。ＤＳＰ４は、復調データ数を設定したら、ステップＳ１１３において、バッファ部４３から最も古いデータを２＊Ｎ個準備する。例えば、ＤＳＰ４は、２＊Ｎ個のデータを読出すための、バッファ部４３のアドレスを指定する。ＤＳＰ４は、アドレスを指定したら、ステップＳ１１４において、設定した個数のデータについて、復調処理部４６により復調処理を行う。その後、ＤＳＰ４は、ステップＳ１０２に戻る。

ＤＳＰ４は、ステップＳ１０９の判定の結果、バッファ部４３に記憶されたデータ数が０である（ステップＳ１０９でＹｅｓ）場合（データがバッファ部４３に記憶されておらず、遅延の解消が完了している場合）、ステップＳ１１５に進む。ＤＳＰ４は、ステップＳ１１５において、復調処理データ数をＮ個に設定する。例えば、ＤＳＰ４は、Ｎ個のデータについて復調処理を行うことを復調処理部４６に指示する。ＤＳＰ４は、復調データ数を設定したら、ステップＳ１１６において、直交検波データをＮ個準備する。例えば、ＤＳＰ４は、Ｎ個のデータを読出すための、バッファ部４３のアドレスを指定する。ステップＳ１１４において、ＤＳＰ４は、設定した個数のデータについて、復調処理部４６により復調処理を行う。その後、ＤＳＰ４は、ステップＳ１０２に戻る。

また、ＤＳＰ４は、ステップＳ１０３において、直交検波データのＮ個の受信が完了していない（ステップＳ１０３でＮｏ）場合、ステップＳ１０２に戻り、直交検波データをＮ個受信するまで待機する。

以上のように、受信回路１０によって実現される受信方法は、受信信号の到来を検出する工程（例えば、上記のステップＳ１０６）と、上記受信信号の到来を検出していない場合に、上記受信信号に対応するデータを記憶する工程（例えば、上記のステップＳ１０８）と、上記受信信号の到来を検出した場合に、記憶した上記データを、先に記憶したデータから順に復調する工程（例えば、上記のステップＳ１１４）とを含む受信方法である。この受信方法を実施することにより、頭切れを生じることなく受信を行うことができる。

（受信回路の状態遷移）
図８は、上記の受信回路の動作の例を示す状態遷移図である。

状態Ｓ１は、受信レベルが所定のしきい値未満であり、受信待ち受け状態を示す。図４を参照して説明した状態である。状態Ｓ２は、受信レベルが所定のしきい値以上であり、受信状態かつバッファに記憶されているデータがある状態を示す。図５を参照して説明した状態である。状態Ｓ２は、復調処理部４６による復調処理のデータ数を例えば２倍に設定することにより、データの遅延を解消している最中の状態である。状態Ｓ３は、受信レベルが所定のしきい値以上であり、受信状態かつバッファに記憶されているデータがない状態を示す。図６を参照して説明した状態である。状態Ｓ３は、復調処理部４６による復調処理のデータ数を例えば２倍に設定することにより、データの遅延を解消済みの状態である。

遷移８１は、受信待ち受け状態において、受信レベルがしきい値以上になった場合の遷移を示す。遷移８１により、スイッチ部４５はＯＮに切り替えられる。

遷移８２は、受信状態であり、バッファに記憶されているデータがなくなった場合の遷移を示す。遷移８２により、スイッチ部４４は受信信号に対応するデータを、バッファ部４３を介さずに復調処理部４６に入力するように切り替えられる。

遷移８３は、受信状態であり、バッファに記憶されているデータがなく、受信レベルがしきい値未満になった場合の遷移を示す。遷移８３により、スイッチ部４４は受信信号に対応するデータをバッファ部４３に入力するように切り替えられる。スイッチ部４５はＯＦＦに切り替えられる。

遷移８４は、受信状態であり、バッファに記憶されているデータがあり、受信レベルがしきい値未満になった場合の遷移を示す。遷移８４により、スイッチ部４４は受信信号に対応するデータをバッファ部４３に入力するように切り替えられる。スイッチ部４５はＯＦＦに切り替えられる。

なお、受信待ち受け状態において、受信レベルがしきい値以上になった場合に、バッファ部４３に記憶されているデータが無ければ、状態Ｓ１から状態Ｓ３に遷移する。状態Ｓ１から状態Ｓ３への遷移により、スイッチ部４４は受信信号に対応するデータをバッファ部４３に入力せずに復調処理部４６に入力するように切り替えられる。

（バッファ部の構造の例）
図９は、受信回路１０のバッファ部４３の構造の例を示す図である。図９は、バッファ部４３の記憶領域を概念的に示す。

バッファ部４３は、複数のブロックからなる記憶領域を有する。バッファ部４３は、１回の受信処理で取得するデータ数Ｎ個分を１つのブロックとして記憶する。バッファ部４３の記憶領域は、Ｎ個分のデータである１つのブロックを、ｍ個（ｍは正の整数）記憶できるサイズとする。以下の説明では、各ブロックを「ブロックＡ（ｘ）」とする（ｘ＝０，１，…，ｙ，…）。

バッファ部４３は、例えば、先入れ先出し（Ｆｉｒｓｔ Ｉｎ Ｆｉｒｓｔ Ｏｕｔ；ＦＩＦＯ）型のバッファとする。先入れ先出し型のバッファは、書込まれたデータをブロック単位で順次シフトし、先に書込まれたデータ（すなわち最も古いデータ）をブロック単位で先に読出す動作を行う。

本例のバッファ部４３では、図９中の上側から下側に向かって、ブロック単位でデータがシフトする。そして、図９中の矢印Ｙ９の位置が入力データの書込み位置である。したがって、図９中のバッファ部４３の一番上のブロックＡ（ｎｅｗ）に記憶されているデータが最も新しいデータであり、一番下のブロックＡ（ｏｌｄ）に記憶されているデータが最も古いデータである。

バッファ部４３のブロックの個数であるｍの値はデータの遅延量を決める値であり、頭切れの発生に影響する。すなわち、ｍの値が小さすぎると、受信レベルがしきい値以上になったことを検出した時、すでにシフト動作によってデータが破棄されていてそのデータを復調できず、頭切れが発生する可能性がある。よって、頭切れが発生しないようにｍの値を設定する必要がある。

（バッファ部の動作例）
図１０から図１５は、受信回路１０のバッファ部４３の動作例を示す図である。

受信回路１０の初期状態ではバッファ部４３の各ブロックは空（エンプティ；ｅｍｐｔｙ）状態とする。バッファ部４３に記憶されているデータ数が“０”の時、制御部４７は、バッファ部４３のすべてのブロックがエンプティとなるように制御する。

バッファ部４３のデータ数を変化させる処理は、データの記憶処理（図７のステップＳ１０８およびＳ１１１）と、復調対象となるデータの準備処理（図７のステップＳ１１３）との２つである。

まず、図１０および図１１を参照して、バッファ部４３へのデータの記憶処理について説明する。

受信レベルがしきい値未満であり、受信待ち受け状態の場合、図７のステップＳ１０７またはステップＳ１１０の記憶準備処理において、制御部４７は、１ブロック分（データＮ個分）だけ、バッファ部４３に記憶されているデータのブロックを古いデータの方向にシフトさせる。このシフト後、バッファ部４３においてシフト前の最も古いデータは、新しいデータが上書きされることによって破棄される。その後、図７のステップＳ１０８およびＳ１１１の入力データの記憶処理において、入力データがシフト処理で空いた一番新しいデータ記憶用のブロックに記憶される。この時、記憶されているデータ数が更新される。制御部４７は、バッファ部４３に記憶されているデータ数を領域４７１に記憶する。

図１０は、受信待ち受け状態において、バッファ部４３の記憶領域にブロック１つ分のデータが記憶されている状態からブロック１つ分のデータをバッファ部４３に記憶する場合の状態を示す図である。図１０において、状態１０Ａでは、バッファ部４３は、Ｎ個のデータをブロックＡ（０）として記憶している。その後、矢印Ｙ１０のように状態１０Ｂに遷移し、制御部４７は、１ブロック分（データＮ個分）だけ、バッファ部４３のデータを古いデータの方向にシフトさせる。バッファ部４３は、矢印Ｙ１１のように状態１０Ｃに遷移し、シフトにより空いた領域に、新しいＮ個のデータをブロックＡ（１）として記憶する。状態１０Ｃでは、バッファ部４３の記憶データ数は“２”となる。制御部４７は、バッファ部４３に記憶されているデータ数を領域４７１に記憶する。

受信待ち受け状態においては、以上の動作が繰り返し行われ、シフトするごとに、バッファ部４３の最も古いブロックＡ（ｏｌｄ）のデータが順次破棄される。

図１１は、受信待ち受け状態において、バッファ部４３の記憶領域すべてにデータが記憶されている状態からブロック１つ分のデータをバッファ部４３に記憶する場合の状態を示す図である。図１１において、状態１１Ａでは、Ｎ個のデータｍ個分がブロックＡ（０）からブロックＡ（ｍ−１）としてバッファ部４３に記憶されている。その後、矢印Ｙ１２のように状態１１Ｂに遷移し、制御部４７は、１ブロック分（データＮ個分）だけ、バッファ部４３のデータを古いデータの方向にシフトさせる。このシフトにより、ブロックＡ（０）として記憶されていたデータが破棄される。バッファ部４３は、矢印Ｙ１３のように状態１１Ｃに遷移し、シフトにより空いた領域に、１つ分のデータをブロックＡ（ｍ）として記憶する。状態１１Ｃでは、バッファ部４３の記憶データ数は“ｍ”となる。制御部４７は、バッファ部４３に記憶されているデータ数“ｍ”を領域４７１に記憶する。

次に、図１２から図１５を参照して、復調処理の対象となるデータを準備する処理について説明する。本例では、制御部４７は、バッファ部４３を空にするために、バッファ部４３に記憶されているデータについて、一番古いデータから２ブロック分のデータを準備する。このとき、制御部４７は、２ブロック分のデータをバッファ部４３から読出す。

図１２は、受信レベルがしきい値以上になった直後にバッファ部４３からデータを読出す処理を示す図である。制御部４７は、矢印Ｙ１４のようにＮ個のデータすなわち１つのブロックＡ（ｍ）をバッファ部４３に書込むとともに、矢印Ｙ１５のように２＊Ｎ個のデータすなわち２つのブロックＡ（１）およびブロックＡ（２）として記憶されているデータをバッファ部４３から読出す。このとき、制御部４７は、バッファ部４３に記憶されているデータのうち、最も古い２＊Ｎ個のデータを復調処理用として読出す。制御部４７は、バッファ部４３の、データを読出したブロックをエンプティに設定し、バッファ部４３に記憶されているデータ数から“２”を減じる。これにより、バッファ部４３に記憶されているデータ数は、ｍ＊Ｎ−２個となる。制御部４７は、バッファ部４３に記憶されているデータ数である（ｍ＊Ｎ−２）を領域４７１に記憶する。

図１３は、図１２に示す処理の次の処理を示す図である。制御部４７は、矢印Ｙ１６のようにＮ個のデータすなわち１つのブロックＡ（ｍ＋１）をバッファ部４３に書込むとともに、矢印Ｙ１７のように２＊Ｎ個のデータすなわち２つのブロックＡ（３）およびブロックＡ（４）として記憶されているデータをバッファ部４３から読出す。このとき、制御部４７は、バッファ部４３に記憶されているデータのうち、最も古い２＊Ｎ個のデータを復調処理用として読出す。したがって、バッファ部４３について、１ブロック分のデータが書込まれ、かつ、２ブロック分のデータが読出される。このため、制御部４７は、バッファ部４３の、データを読出したブロックをエンプティに設定し、バッファ部４３に記憶されているデータ数から“１”を減じる。これにより、バッファ部４３に記憶されているデータ数は、ｍ＊Ｎ−３個となる。制御部４７は、バッファ部４３に記憶されているデータ数である（ｍ＊Ｎ−３）を領域４７１に記憶する。

制御部４７は、同様の処理を繰返し行う。制御部４７は、バッファ部４３の記憶領域を空にするため、バッファ部４３へ書込むブロック数よりも、バッファ部４３から読出すブロック数を多くする。このため、バッファ部４３に記憶されているデータ数は徐々に減少する。したがって、バッファリングを行うことの副作用として発生する受信データと復調処理後のデータとの遅延を解消することができる。

図１４は、バッファ部４３に記憶されているデータ数がブロック１つ分になる場合の処理を示す図である。制御部４７は、矢印Ｙ１８のようにＮ個のデータすなわち１つのブロックＡ（ｙ）をバッファ部４３に書込むとともに、矢印Ｙ１９のように２＊Ｎ個のデータすなわち２つのブロックＡ（ｙ−２）およびブロックＡ（ｙ−１）として記憶されているデータをバッファ部４３から読出す。したがって、バッファ部４３について、１ブロック分のデータが書込まれ、かつ、２ブロック分のデータが読出される。このため、制御部４７は、バッファ部４３の、データを読出したブロックをエンプティに設定し、バッファ部４３に記憶されているデータ数から“１”を減じる。これにより、バッファ部４３に記憶されているデータ数は、１個となる。制御部４７は、バッファ部４３に記憶されているデータ数“１”を領域４７１に記憶する。

図１５は、バッファ部４３からデータを読出すことによってバッファ部４３に記憶されているデータ数が“０”に変化する場合を示す図である。制御部４７は、矢印Ｙ２０のようにＮ個のデータすなわち１つのブロックＡ（ｙ＋１）をバッファ部４３に書込むとともに、矢印Ｙ２１のように２＊Ｎ個のデータすなわち２つのブロックＡ（ｙ）およびブロックＡ（ｙ＋１）として記憶されているデータをバッファ部４３から読出す。したがって、バッファ部４３について、１ブロック分のデータが書込まれ、かつ、２ブロック分のデータが読出される。このため、制御部４７は、バッファ部４３の、データを読出したブロックをエンプティに設定し、バッファ部４３に記憶されているデータ数から“１”を減じる。これにより、バッファ部４３に記憶されているデータ数は、０個となり、バッファ部４３はデータが記憶されていない状態になる。バッファ部４３の記憶領域はすべて空になる。制御部４７は、バッファ部４３に記憶されているデータ数“０”を領域４７１に記憶する。

（変形例）
図３に示す構成では、バッファ部４３がＤＳＰ４の内部に設けられているが、これに限定されず、ＤＳＰ４の外部に設けられていてもよい。

上記は電池９から受信装置１００の各部に電力が供給される場合について説明したが、これに限定されず、商用電源によって受信装置１００の各部に電力を供給してもよい。

上記はデジタル変調の方式が４ＰＳＫである場合について説明したが、これに限定されない。例えば、デジタル変調の方式がＢＰＳＫ（Ｂｉｎａｒｙ Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）、ＦＳＫ（Ｆｒｅｑｕｅｎｃｙ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）、ＡＳＫ（Ａｍｐｌｉｔｕｄｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）、ＱＡＭ（Ｑｕａｄｒａｔｕｒｅ Ａｍｐｌｉｔｕｄｅ Ｍｏｄｕｌａｔｉｏｎ）などである場合についても同様に、受信レベルがしきい値未満の場合にデータのバッファリングを行い、受信レベルがしきい値以上に変化した時にバッファリングしておいたデータについて復調処理を行うことにより、頭切れを防止することができる。

（まとめ）
以上のように、受信データをバッファリングしておくことにより、受信レベルが変化する直前の受信信号に対応するデータから復調処理を開始することができるため、受信の頭切れを防ぐことができる。また、受信データのバッファリングの処理負荷は軽微であるため、バッファ部における電力の消費は僅かである。このため、バッファリングを行うことにより、省電力動作を維持して電池の持ち時間を長くして待ち受け時間をできるだけ長くし、かつ、頭切れを防止することができる。

１ アンテナ
２ ＲＦ回路部
３ 直交検波部
４ ＤＳＰ
５ 装置制御部
６ スピーカ
７ 表示部
８ 操作部
９ 電池
１０ 受信回路
４１ 帯域制限フィルタ処理部
４２ 検出部
４３ バッファ部
４４、４５ スイッチ部
４６ 復調処理部
４７ 制御部
１００ 受信装置
４７１ 領域

Claims (7)

1. 信号を受信する受信部と、
   前記受信部で受信した信号に基づいて、受信信号の到来を検出する検出部と、
   前記受信信号に対応するデータを記憶するバッファ部と、
   入力されるデータを復調する復調処理部と、
   前記検出部が前記受信信号の到来を検出していない場合、前記受信信号に対応するデータを前記バッファ部に記憶させ、前記検出部が前記受信信号の到来を検出した場合、前記バッファ部に記憶されているデータを前記復調処理部へ入力させる制御部と、
   前記データを前記バッファ部に入力する第１状態と、前記データを、前記バッファ部を介さずに前記復調処理部へ入力する第２状態とのいずれか一方に設定するスイッチ部とを含み、
   前記制御部は、前記検出部が前記受信信号の到来を検出していない場合、前記スイッチ部を前記第１状態に設定し、前記第１状態に設定している状態で、前記検出部が前記受信信号の到来を検出し、かつ、前記バッファ部に記憶されているデータがない場合、前記スイッチ部を前記第１状態から前記第２状態に切り替える受信回路。
2. 前記制御部は、前記検出部が前記受信信号の到来を検出し、かつ、前記バッファ部に記憶されているデータがある場合、前記スイッチ部を前記第１状態に設定し、
   前記受信部から前記バッファ部に入力するデータ数よりも前記バッファ部から出力して前記復調処理部に入力するデータ数を多くする請求項１に記載の受信回路。
3. 前記復調処理部は、
   消費電力を抑える省電力モードと、
   入力されるデータを復調する通常復調モードと、
   ２倍以上のデータ数を復調する高速復調モードと、を備え、
   前記制御部は、
   前記スイッチ部が前記第１状態で、前記検出部が前記受信信号の到来を検出していない場合は、前記復調処理部を省電力モードとし、
   前記スイッチ部が前記第１状態で、前記検出部が前記受信信号の到来を検出した場合には、前記復調処理部を高速復調モードとし、
   前記スイッチ部が前記第２状態となった場合に、前記復調処理部を通常復調モードとすること、
   を特徴とする請求項１又は２に記載の受信回路。
4. 前記受信信号の帯域を制限する処理を行う帯域制限フィルタ処理部をさらに含み、
   前記バッファ部は、前記帯域制限フィルタ処理部により帯域制限の処理を行った後の受信信号に対応するデータを記憶する請求項１から請求項３のいずれか１つに記載の受信回路。
5. 前記検出部は、前記受信信号のレベルを検出することによって該受信信号の到来を検出し、
   検出した前記受信信号のレベルが所定値未満である場合に、受信信号が到来していないと判定し、
   検出した前記受信信号のレベルが所定値以上になった場合に、受信信号が到来していると判定する請求項１から請求項４のいずれか１つに記載の受信回路。
6. 請求項１から請求項５のいずれか１つに記載の受信回路と、
   前記復調処理部で復調処理したデータを出力する出力部と、を含む受信装置。
7. 受信信号の到来を検出する工程と、
   前記受信信号の到来を検出していない場合に、前記受信信号に対応するデータを記憶する工程と、
   前記受信信号の到来を検出した場合に、記憶した前記データを、先に記憶したデータから順に復調する工程と、
   前記受信信号の到来を検出している状態で、かつ、記憶されているデータがない場合に、前記受信信号に対応するデータに切り替えて復調する工程とを含む受信方法。

Images