JP6682812B2 - 受信回路、これを用いた受信装置、および受信方法 - Google Patents
受信回路、これを用いた受信装置、および受信方法 Download PDFInfo
- Publication number
- JP6682812B2 JP6682812B2 JP2015220101A JP2015220101A JP6682812B2 JP 6682812 B2 JP6682812 B2 JP 6682812B2 JP 2015220101 A JP2015220101 A JP 2015220101A JP 2015220101 A JP2015220101 A JP 2015220101A JP 6682812 B2 JP6682812 B2 JP 6682812B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- data
- received signal
- state
- buffer unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
- H04W52/02—Power saving arrangements
- H04W52/0209—Power saving arrangements in terminal devices
- H04W52/0261—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level
- H04W52/0287—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level changing the clock frequency of a controller in the equipment
- H04W52/029—Power saving arrangements in terminal devices managing power supply demand, e.g. depending on battery level changing the clock frequency of a controller in the equipment reducing the clock frequency of the controller
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/0003—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain
- H04B1/0007—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at radiofrequency or intermediate frequency stage
- H04B1/0014—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at radiofrequency or intermediate frequency stage using DSP [Digital Signal Processor] quadrature modulation and demodulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/0003—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain
- H04B1/0007—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at radiofrequency or intermediate frequency stage
- H04B1/0017—Digital filtering
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Circuits Of Receivers In General (AREA)
- Communication Control (AREA)
Description
図1は、本発明にかかる受信回路10を含む受信装置100の実施形態を示す図である。図1に示すように受信回路10は、アンテナ1と、受信部20と、DSP4と、装置制御部5と、スピーカ6と、表示部7と、操作部8と、電池9とを備えている。
デジタル無線システムの1つであるARIB(Association of Radio Industries and Business) STD−T98には、デジタル変調方式として4値FSK方式(Frequency Shift Keying)が規定されている。図2は、4値FSK方式の信号のフォーマットの例を示す図である。
次に、図3から図6を用いて、DSP4について説明する。本実施形態のDSP4は、直交検波部3によって直交検波された検波信号に対してデジタル処理を行う。DSP4は、直交検波部3から出力される検波信号を、所定のサンプリング周波数で変換したデジタルデータの直交検波データとして入力する。DSP4はその直交検波データをN個(Nは正の整数)受信する毎に処理する。
上述したようにフレーム信号の先頭に同期ワードであるFSWが配置されている場合に、受信の頭切れが起こってしまうと、最初の同期ワードが受信できずフレーム単位で情報の欠落が発生してしまう可能性がある。そこで、本実施形態の受信回路10では、受信レベルがしきい値に達していない状況において受信信号に対応するデータをDSP4のバッファ部43に記憶しておく(以下、適宜「バッファリング」と称する)ことにより、受信レベルがしきい値に達するとバッファリングしておいたデータを用いて復調処理を行う。以下、DSPの動作を具体的に説明する。
図7は、受信回路10によって実現される受信方法を示すフローチャートである。図7は、主にDSP4の処理手順を示す。
図8は、上記の受信回路の動作の例を示す状態遷移図である。
図9は、受信回路10のバッファ部43の構造の例を示す図である。図9は、バッファ部43の記憶領域を概念的に示す。
図10から図15は、受信回路10のバッファ部43の動作例を示す図である。
図3に示す構成では、バッファ部43がDSP4の内部に設けられているが、これに限定されず、DSP4の外部に設けられていてもよい。
以上のように、受信データをバッファリングしておくことにより、受信レベルが変化する直前の受信信号に対応するデータから復調処理を開始することができるため、受信の頭切れを防ぐことができる。また、受信データのバッファリングの処理負荷は軽微であるため、バッファ部における電力の消費は僅かである。このため、バッファリングを行うことにより、省電力動作を維持して電池の持ち時間を長くして待ち受け時間をできるだけ長くし、かつ、頭切れを防止することができる。
2 RF回路部
3 直交検波部
4 DSP
5 装置制御部
6 スピーカ
7 表示部
8 操作部
9 電池
10 受信回路
41 帯域制限フィルタ処理部
42 検出部
43 バッファ部
44、45 スイッチ部
46 復調処理部
47 制御部
100 受信装置
471 領域
Claims (7)
- 信号を受信する受信部と、
前記受信部で受信した信号に基づいて、受信信号の到来を検出する検出部と、
前記受信信号に対応するデータを記憶するバッファ部と、
入力されるデータを復調する復調処理部と、
前記検出部が前記受信信号の到来を検出していない場合、前記受信信号に対応するデータを前記バッファ部に記憶させ、前記検出部が前記受信信号の到来を検出した場合、前記バッファ部に記憶されているデータを前記復調処理部へ入力させる制御部と、
前記データを前記バッファ部に入力する第1状態と、前記データを、前記バッファ部を介さずに前記復調処理部へ入力する第2状態とのいずれか一方に設定するスイッチ部とを含み、
前記制御部は、前記検出部が前記受信信号の到来を検出していない場合、前記スイッチ部を前記第1状態に設定し、前記第1状態に設定している状態で、前記検出部が前記受信信号の到来を検出し、かつ、前記バッファ部に記憶されているデータがない場合、前記スイッチ部を前記第1状態から前記第2状態に切り替える受信回路。 - 前記制御部は、前記検出部が前記受信信号の到来を検出し、かつ、前記バッファ部に記憶されているデータがある場合、前記スイッチ部を前記第1状態に設定し、
前記受信部から前記バッファ部に入力するデータ数よりも前記バッファ部から出力して前記復調処理部に入力するデータ数を多くする請求項1に記載の受信回路。 - 前記復調処理部は、
消費電力を抑える省電力モードと、
入力されるデータを復調する通常復調モードと、
2倍以上のデータ数を復調する高速復調モードと、を備え、
前記制御部は、
前記スイッチ部が前記第1状態で、前記検出部が前記受信信号の到来を検出していない場合は、前記復調処理部を省電力モードとし、
前記スイッチ部が前記第1状態で、前記検出部が前記受信信号の到来を検出した場合には、前記復調処理部を高速復調モードとし、
前記スイッチ部が前記第2状態となった場合に、前記復調処理部を通常復調モードとすること、
を特徴とする請求項1又は2に記載の受信回路。 - 前記受信信号の帯域を制限する処理を行う帯域制限フィルタ処理部をさらに含み、
前記バッファ部は、前記帯域制限フィルタ処理部により帯域制限の処理を行った後の受信信号に対応するデータを記憶する請求項1から請求項3のいずれか1つに記載の受信回路。 - 前記検出部は、前記受信信号のレベルを検出することによって該受信信号の到来を検出し、
検出した前記受信信号のレベルが所定値未満である場合に、受信信号が到来していないと判定し、
検出した前記受信信号のレベルが所定値以上になった場合に、受信信号が到来していると判定する請求項1から請求項4のいずれか1つに記載の受信回路。 - 請求項1から請求項5のいずれか1つに記載の受信回路と、
前記復調処理部で復調処理したデータを出力する出力部と、を含む受信装置。 - 受信信号の到来を検出する工程と、
前記受信信号の到来を検出していない場合に、前記受信信号に対応するデータを記憶する工程と、
前記受信信号の到来を検出した場合に、記憶した前記データを、先に記憶したデータから順に復調する工程と、
前記受信信号の到来を検出している状態で、かつ、記憶されているデータがない場合に、前記受信信号に対応するデータに切り替えて復調する工程とを含む受信方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015220101A JP6682812B2 (ja) | 2015-11-10 | 2015-11-10 | 受信回路、これを用いた受信装置、および受信方法 |
US15/345,668 US9967826B2 (en) | 2015-11-10 | 2016-11-08 | Receiving circuit, receiving device including the same, and receiving method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015220101A JP6682812B2 (ja) | 2015-11-10 | 2015-11-10 | 受信回路、これを用いた受信装置、および受信方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017092697A JP2017092697A (ja) | 2017-05-25 |
JP6682812B2 true JP6682812B2 (ja) | 2020-04-15 |
Family
ID=58664195
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015220101A Active JP6682812B2 (ja) | 2015-11-10 | 2015-11-10 | 受信回路、これを用いた受信装置、および受信方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9967826B2 (ja) |
JP (1) | JP6682812B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU761284B2 (en) * | 1997-08-13 | 2003-05-29 | Panasonic Corporation | Mobile electronic commerce system |
JP2012034287A (ja) | 2010-08-02 | 2012-02-16 | Panasonic Electric Works Co Ltd | 無線信号の間欠受信方法及びそれを用いた無線通信システム |
US8494094B2 (en) * | 2010-08-02 | 2013-07-23 | Qualcomm Incorporated | Demodulation of data collected prior to bit edge detection |
EP2661007A1 (en) * | 2012-05-04 | 2013-11-06 | Itron, Inc. | Managing overlapping messages in a network environment |
-
2015
- 2015-11-10 JP JP2015220101A patent/JP6682812B2/ja active Active
-
2016
- 2016-11-08 US US15/345,668 patent/US9967826B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US9967826B2 (en) | 2018-05-08 |
JP2017092697A (ja) | 2017-05-25 |
US20170135037A1 (en) | 2017-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1749344B1 (en) | Apparatus and method for receiving a time-division multiplexed signal | |
US7634034B2 (en) | Payload boundary detection during multiband receiver synchronization | |
CN107770830B (zh) | 具有基于前导的phy切换的接收机 | |
WO2006036009A1 (ja) | 移動無線通信装置、無線通信装置及び通信処理方法 | |
JP2008160478A (ja) | Ofdm受信機 | |
JP6682812B2 (ja) | 受信回路、これを用いた受信装置、および受信方法 | |
JP3980486B2 (ja) | 周波数オフセット推定器 | |
JP3567833B2 (ja) | 情報端末 | |
JP6650422B2 (ja) | 受信機 | |
US20100027724A1 (en) | Receiver and receiving method | |
US10200070B2 (en) | Spur cancellation system for modems | |
JP2006261775A (ja) | デマルチプレクサ回路及び受信回路 | |
JP6498868B2 (ja) | データ送信機、データ通信システム、データ送信方法、およびデータ送信プログラム | |
JP2003283413A (ja) | Cdm受信装置とそのパワーセーブ方法 | |
JP2009284186A (ja) | 受信機 | |
EP3247047A1 (en) | Preamble detection in wireless systems with intermittent reception | |
JP6497045B2 (ja) | 受信装置 | |
JP4997071B2 (ja) | Tmcc信号受信装置 | |
JP2005277716A (ja) | 誤り訂正回路 | |
JP2002374467A (ja) | デジタル放送受信機 | |
JP2002247004A (ja) | ディジタル伝送装置 | |
JP2003101972A (ja) | Tmcc復号回路 | |
JP4376412B2 (ja) | ディジタル音声通信システムの受信機 | |
JP2003259244A (ja) | 地上波デジタル放送受信機 | |
JP2005333512A (ja) | 伝送制御信号受信装置及びそれを用いた地上デジタルテレビジョン放送受信機 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180927 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190724 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190806 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190925 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200225 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200309 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6682812 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |