JP2002247004A - ディジタル伝送装置 - Google Patents

Abstract

(57)【要約】 【課題】 隣接チャネル妨害の充分な抑圧がＢＰＦによ
り容易に得られるようにしたディジタル伝送装置を提供
すること。 【解決手段】 送信側では、処理Ａ１部１０１−１と処
理Ａｎ部１０１−ｎを並列に２系統設けると共に、受信
側でも、処理Ｃ１部２０３−１と処理Ｃｎ部２０３−ｎ
を並列に２系統設け、これらをノーマルモードとナロー
モードで切換えることにより、それぞれのモードで必要
とするキャリア本数でのマルチキャリア変復調が得られ
るようにしたもの。チャネル間の周波数スペースが広が
るので、隣接干渉が低減でき、この結果、ＢＰＦに必要
な性能が緩やかになり、充分な小型化とローコスト化を
図ることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マルチキャリア変
調によるディジタル伝送装置に係り、特に直交周波数分
割多重変調方式のディジタル伝送装置に関する。

【０００２】

【従来の技術】近年、無線伝送の分野では、マルチパス
フェージングに強い変調方式としてＯＦＤＭ方式が脚光
を集めており、次世代のテレビ放送、ＦＰＵ、無線ＬＡ
Ｎなどの分野で多くの応用研究が、欧州や日本を初めと
して各国で進められている。

【０００３】ここで、ＯＦＤＭ(Orthogonal Frequency
Division Multiplexing)方式とは、互いに直交する複数
本のキャリア(搬送波)を用いて情報符号を伝送する直交
周波数分割多重変調方式の略称であり、これはマルチキ
ャリア変調方式の一種で、多数のディジタル変調波を加
え合わせたものとなる。

【０００４】図１２は、このようなＯＦＤＭ信号を用い
た伝送装置、つまり直交周波数分割多重変調信号伝送装
置(以下、ＯＦＤＭ伝送装置という)の基本な構成を示す
ブロック図で、図示のように、処理Ａ１部１０１−１と
処理Ａ２部１０１−２の各ブロックからなる送信側ＴＸ
と、処理Ｃ２部２０３−２と処理Ｃ１部２０３−１の各
ブロックからなる受信側ＲＸで構成され、これらは、例
えば電波を用いた無線の伝送路Ｌにより結ばれている。

【０００５】まず、送信側ＴＸについて説明する。処理
Ａ１部１０１−１の伝送路符号化部１Ｔには、図１３
(a)に示すような、連続シリアル状態の送信側データＤi
n が入力され、ここでフレーム毎に処理され、エラー訂
正用のパリティやインターリーブの付加と、エネルギー
拡散などの処理が施され、図１３(b)に示すように、間
欠状態のレート変換済データＤii として出力され、符
号化部２Ｔに供給される。

【０００６】また、このとき、伝送路符号化部１Ｔから
は、フレーム周期である９００シンボル毎に送信側フレ
ーム制御パルスＦＳＴを発生し、同期シンボル期間の開
始を表わすフレームパルス信号として、符号化部２Ｔも
含め、他のブロックに供給される。符号化部２Ｔは、入
力されたデータＤii を符号化し、Ｉ軸とＱ軸の２軸に
マッピングしたデータＲｆとデータＩf を出力し、処理
Ａ２部１０１−２に供給する。

【０００７】処理Ａ２部１０１−２のＩＦＦＴ部３Ａ
は、これらのデータＲf 、Ｉf を周波数成分と見なし、
これにより、図１３(c)に示すように、１０２４サンプ
ルからなる時間波形信号Ｒ(実数成分)、Ｉ(虚数成分)に
変換する。ここで、ＩＦＦＴとは、逆フーリエ変換(Inv
erse Fast Fourier Transform)のことである。

【０００８】ガード付加部３Ｂは、１０２４サンプルか
らなる時間波形信号Ｒ、Ｉの開始期間における波形の中
で、例えば最初の４８サンプルの波形を１０２４サンプ
ル後に付加し、合計１０７２サンプルの時間波形からな
る情報シンボルＲg、Ｉg として出力する。

【０００９】ここで付加した４８サンプルは、反射波混
入時の緩衝帯となるものであり、従って、情報シンボル
Ｒg は、ガードインターバルデータ付加済時間波形の実
数成分となり、情報シンボルＩg は、ガードインターバ
ルデータ付加済時間波形の虚数成分となる。

【００１０】同期挿入部３Ｃは、これら情報シンボルＲ
g 、Ｉg に対して、それの８９４サンプル毎に、予めメ
モリなどに記憶してある６シンボルからなる同期波形を
挿入し、図１３(d)に示すフレーム構成のデータＲsg、
Ｉsg を作成する。従って、データＲsg は、同期シンボ
ル及びガードインターバルデータ付加済時間波形の実数
成分となり、データＩsg は、同期シンボル及びガード
インターバルデータ付加済時間波形の虚数成分となる。

【００１１】これらのデータＲsg、Ｉsg は直交変調処
理部８に供給され、ここでＤＡ変換器８１と直交変調器
８２、それにローカル発振器８３により、周波数Ｆc の
搬送波によるＯＦＤＭ変調波信号ＲＦとして生成され、
高周波増幅された上で、ＵＨＦ帯、又はマイクロ波帯を
用いた伝送路Ｌに送出されることになる。

【００１２】すなわち、この直交変調処理部８では、Ｄ
Ａ変換器８１により実数部の信号Ｒsg と虚数部の信号
Ｉsg に対してディジタル−アナログ変換を行い、直交
変調部８２では、まず実数部信号に対しては発振器８３
からの周波数ｆc のキャリア信号のままで変調し、他
方、虚数部信号に対しては、発振器８３の周波数ｆc の
キャリア信号を９０°移相した信号で変調することによ
り直交変調を施し、これらの信号を合成して、例えば図
２３の概念図に示すようなＯＦＤＭ変調波信号を得るの
である。

【００１３】このときの送信側ＴＸでの処理に必要な周
波数１６ＭＨｚのクロック信号ＣＫは、図示のように、
クロック発振器１１で発生され、各ブロックに送信側ク
ロックＣＫとして供給されると共に、伝送路符号化部１
Ｔから信号入力用のクロック信号ＣＫ_TX として外部に
出力される。

【００１４】次に、受信側ＲＸについて説明する。受信
側ＲＸで受信された周波数Ｆc のＯＦＤＭ変調波信号
は、まずＡＧＣ(自動利得制御)部９Ａに入力され、次い
で直交復調処理部９Ｂに入力され、復調された上でベー
スバンドに変換された後、ＡＤ(アナログ・ディジタル)
変換され、信号Ｒ'sg、Ｉ'sg となる。

【００１５】次いで、これらの信号Ｒ'sg、Ｉ'sg は同
期検出器＆相関処理部４Ａに入力され、ここで同期シン
ボル期間を検出し、これからシンボル期間の切れ目を表
わすフレームパルスＦＳＴr と、電圧制御クロック発生
器１２からのクロックＣＫrcと信号Ｒ'sg、Ｉ'sg の同
期成分との比較結果に応じた相関出力Ｓc が生成され、
各部に供給される。

【００１６】まず、ＦＳＴ補正部４Ｂでは、これらフレ
ームパルスＦＳＴr と相関出力Ｓcに基づいて制御電圧
ＶＣが出力され、これが電圧制御クロック発生器１２に
供給されることにより、制御されたクロックＣＫrc が
生成される。

【００１７】また、ＦＦＴ(Fast Fourier Transform：
フーリエ変換)部３Ｄでは、フレームパルスＦＳＴr か
らＦＦＴに利用するための１０２４サンプルのデータ期
間を決定するゲート信号が作成され、これにより緩衝帯
となる４８サンプルのガード期間信号が除外される。

【００１８】そして、ＦＦＴ部３Ｄにより、これらの信
号Ｒ'sg、Ｉ'sg の１０２４サンプル分の時間波形信号
が周波数成分信号Ｒ'f、Ｉ'f に変換され、それが復号
化部２Ｒに入力され、ここでマッピング位置が識別され
てデータＤ'o になり、伝送路復号化部１Ｒにより連続
した信号Ｄout として出力される。

【００１９】以下、この受信側での動作について、さら
に詳しく説明する。受信側では、まずＡＧＣ部９Ａで、
受信された信号のレベルを適正レベルに修正するのに必
要な制御信号Ｓa を発生し、これにより適正レベルにさ
れたＯＦＤＭフレーム構成信号が直交復調処理部９Ｂに
入力される。

【００２０】この直交復調処理部９Ｂでの処理は、送信
側とは逆の処理となる。すなわち、直交復調器９１で
は、電圧制御発振器９３のキャリア信号Ｆc で復調した
信号分を実数部信号として検出し、キャリア信号を９０
°移相した信号で復調した信号分は虚数部信号として検
出する処理となる。

【００２１】そして、これら実数部と虚数部の各復調ア
ナログ信号はＡＤ変換器９２によりディジタル変換さ
れ、データＲ'sg、Ｉ'sg として同期検出＆相関処理部
４Ａに入力され、ここで、これらのデータＲ'sg、Ｉ'sg
からフレームの区切りを探索し、フレームの基準とな
るパルスＦＳＴrc を生成すると共に、相関出力Ｓc が
出力される。

【００２２】ＦＦＴ部３Ｄは、パルスＦＳＴrc を基に
してシンボルを区切り、フーリエ変換によりＯＦＤＭ復
調を行い、復調データＲ'f、Ｉ'f を出力する。そこ
で、復号化部２Ｒは、復調データＲ'f、Ｉ'f を、例え
ばＲＯＭ(リード・オンリ・メモリ)テーブル手法により
識別し、出力データＤ'o を算出する。

【００２３】そして、伝送路復号化部１Ｒは、逆インタ
ーリーブ処理、エネルギー逆拡散処理、エラー訂正処理
等を行い、出力データＤ'o から出力信号Ｄout を再生
し、クロックＣＫに基づいて生成したデータレートを表
わすクロックＣＫ_RX と共に外部に出力するのである。

【００２４】次に、図１２に示した各ブロックの詳細に
ついて説明する。まず、送信側ＴＸから説明すると、図
１４は伝送路符号化部１Ｔの詳細で、入力されてくるシ
リアルのデータＤin は、シリアルパラレル変換器１Ｔ
１によりパラレル信号に変換された上で、Ｄin 端子か
らＦＩＦＯ(ファーストイン・ファーストアウト)メモリ
１Ｔ２に書込まれ、Ｄout 端子から読出される。

【００２５】このとき、ＦＩＦＯメモリ１Ｔ２のデータ
の書込みは、ＷＣＫ端子に供給されているクロックＣＫ
m により行われ、読出しは、ＲＥ端子のレベルに応じ
て、ＲＣＫ端子に供給されているクロックＣＫに同期し
て行われ、このため、クロックＣＫをＰＬＬ＆ＶＣＯ１
Ｔ４に供給し、これにより、クロックＣＫm を生成さ
せ、ＦＩＦＯメモリ１Ｔ２のＷＣＫ端子に供給する。こ
こで、ＰＬＬとは位相引込ループ回路のことで、ＶＣＯ
とは電圧制御発振器のことである。

【００２６】また、クロックＣＫはＦＳＴカウンタ１Ｔ
５にも供給され、これにより、送信側ＴＸでの処理にお
けるフレーム基準となるＦＳＴパルスがＦＳＴカウンタ
１Ｔ５から発生されるようにする。そして、このパルス
ＦＳＴをＦＩＦＯメモリ１Ｔ２のＷＲＳＴ端子とＲＲＳ
Ｔ端子に入力し、リセットの基準とする。一方、ＦＩＦ
Ｏメモリ１Ｔ２のＲＥ端子には、デコーダ１Ｔ３から出
力されるパルスを供給する。

【００２７】次に、図１５は符号化部２Ｔの詳細で、ま
ず信号Ｄii はマッピングＲＯＭ２Ｔ１、２Ｔ２に入力
され、ここで、ＩＱ軸の所定点に変換される。このと
き、不要キャリアに相当する期間の信号はＳＥＬ(選択
器)２Ｔ３、２Ｔ４により０に置換し、これによりデー
タＲｆ、Ｉｆが作成される。このため、これらのＳＥＬ
２Ｔ３、２Ｔ４は、コントローラ２Ｔ５により、クロッ
クＣＫとパルスＦＳＴによりタイミングが決められた状
態で発生されてくるパルスＰsel で制御される。

【００２８】次に、図１６はＩＦＦＴ変換部３Ａの詳細
で、コントローラ３Ｂ１から出力される信号ＳＳＴと、
クロックＣＫにより動作するＩＦＦＴ変換回路３Ａ１で
構成され、コントローラ３Ｂ１は、クロックＣＫとパル
スＦＳＴによりタイミングをとって信号ＳＳＴを発生す
るようになっている。

【００２９】そして、これにより、ガード期間を含めた
シンボル周期の信号を基準にして、入力信号Ｒｆ、Ｉｆ
を時間軸信号Ｒ、Ｉに変換することができる。なお、こ
のＩＦＦＴ変換回路３Ａ１としては、例えばプレッシー
社のＰＤＳＰ１６５１０と呼ばれているＩＣなどを用い
ることにより、容易に実現することができる。

【００３０】このＩＦＦＴ部３の動作について、図２２
により、更に詳しく説明すると、このＩＦＦＴ部３は、
周期１／ＳのクロックＣＫに同期して順次入力されてく
るＮ個(Ｎ＝１０２４)の周波数成分を、ＩＦＦＴ変換に
より、図２２(a)に示すように、Ｎ個の周波数成分を持
つ時間波形に変換するものである。ここで、ＳはＩＦＦ
Ｔ部３の読出クロックの周波数であり、従って、このＩ
ＦＦＴ部３の書き込みクロックＣＫm の周波数は、Ｓ×
Ｍ／Ｇとなる。

【００３１】そして、このとき、図２２(b)に示すよう
に、１番目のデータｆ０は、直流成分であるキャリア０
の振幅レベルを決定し、２番目のデータｆ１は、周期１
０２４／Ｓのキャリア１の振幅レベルを決定する。そし
て３番目のデータｆ２は、周期５１２／Ｓのキャリア２
の振幅レベルを決定する。

【００３２】このように、入力されるＮ個目の周波数成
分は、周期１０２４／(Ｎ×Ｓ)のキャリアＮの振幅を決
定することになり、従って入力したデータ成分の個数が
最高周波数、すなわち帯域幅を決定することになる。

【００３３】なお、こうして個別に振幅が決定され、変
換作成された計Ｎ本のキャリアは、キャリア毎に独立し
て出力されるのではなく、総加算され、図２２(c)に示
すように、１種類の時間波形Ｒとなる。但し、この時間
波形Ｒは、総計で１０２４サンプルのデータから構成さ
れ、各サンプルデータは周期の１０２４倍の周波数とな
る。

【００３４】次に、図１７はガード付加部３Ｂの詳細
で、これに入力された時間軸信号Ｒ、Ｉは、１０２４サ
ンプルの遅延時間をもつ遅延器３Ｂ１、３Ｂ２と、１０
２５サンプル目から１０５６サンプル目のときだけ切替
わるＳＥＬ３Ｂ３、３Ｂ４に入力され、これらのＳＥＬ
３Ｂ３、３Ｂ４は、クロックＣＫと信号ＦＳＴによって
タイミングが決められたコントローラ３Ｂ５によって制
御される。

【００３５】この結果、出力されるべき全１０５６サン
プルからなるシンボルは、１０２５サンプル目から１０
５６サンプル目に、１サンプルから３２サンプルの間の
時間波形がガードとして付加され、情報シンボルＲg、
Ｉg となるのである。

【００３６】次に、図１８は同期挿入部３Ｃの詳細で、
まず、ＲＯＭ３Ｃ１、３Ｃ２は、クロックＣＫとパルス
ＦＳＴでタイミングが決められたコントローラ３Ｃ５に
より制御され、これにより、パルスＦＳＴに応じたタイ
ミングで同期シンボル信号を発生する。

【００３７】同様に、ＳＥＬ３Ｃ３、３Ｃ４は、クロッ
クＣＫとパルスＦＳＴでタイミングが決められたコント
ローラ３Ｃ６により制御され、ガード付の時間情報シン
ボルＲg 、Ｉg の、現段階では無信号期間である１シン
ボルから４シンボルまでの期間だけをＲＯＭ３Ｃ１、３
Ｃ２から読み出した同期シンボル信号に切り替えて出力
する。

【００３８】ここで詳しい説明は省略するが、この同期
シンボル信号には、ＮＵＬＬと呼ばれる部分と、ＳＷＥ
ＥＰと呼ばれる部分が挿入される。そして、まずＮＵＬ
Ｌとは無信号部分のことで、これを挿入した目的は、同
期シンボル群の存在を大まかに見い出すためである。

【００３９】次に、ＳＷＥＥＰとは、１シンボル期間に
伝送帯域の下限周波数から上限周波数に変化する信号の
ことで、このＳＷＥＥＰを挿入した目的は、シンボルの
切り替わり点が正確に求められるようにすることであ
る。

【００４０】次に、受信側ＲＸのブロックについて説明
する。まず、図１９は同期検出器＆相関処理部４Ａの詳
細である。なお、相関Ｓs を発生する部分については省
略してある。直交復調したディジタル信号である時間波
形信号Ｒ'sg、Ｉ'sg は、ＮＵＬＬ終了検出器４Ａ１と
ＳＷＥＥＰ演算部４Ａ２に入力される。

【００４１】ＮＵＬＬ終了検出器４Ａ１は、フレーム構
成のシンボル群から同期シンボル中で無信号状態にある
ＮＵＬＬを検出し、同期シンボルの大まかな位置(タイ
ミング)を検出し、ＮＵＬＬ終了時点からタイマ回路に
よりＳＷＥＥＰシンボル開始時点を推定して、ＳＷＥＥ
Ｐ期間指示パルスＳＴを出力する。

【００４２】ＳＷＥＥＰ演算部４Ａ２は、ＳＷＥＥＰ期
間指示パルスＳＴを参照し、ＮＵＬＬシンボルの後に存
在するＳＷＥＥＰシンボルを検出し、各シンボルの正確
な切替わりタイミングを捜索するもので、具体的には、
予めＳＷＥＥＰシンボルのパターンが格納してあるメモ
リ４Ａ４を用い、入力されたＯＦＤＭ信号をメモリ４Ａ
４から読出したパターンと相関演算し、両者が一致した
時点で一致パルスＨを出力するように構成したものであ
る。

【００４３】そして、発生した一致パルスＨはフレーム
カウンタ４Ａ３のリセット端子Ｒeに入力される。この
フレームカウンタ４Ａ３は、リセット端子Ｒe に一致パ
ルスＨが入力されてリセットした後、クロックＣＫのカ
ウントを開始し、カウント数がフレーム周期に相当する
値、例えば１０５６×４００という値になる毎にパルス
ＦＳＴr を出力すると共に、カウント値を０に戻してか
ら再びクロックＣＫのカウントを開始する。

【００４４】従って、以後、このフレームカウンタ４Ａ
３からは、一定カウント毎に、つまりフレーム開始点毎
にパルスＦＳＴr が出力され、これにより、受信側で
は、このパルスＦＳＴr を用い、上記した高速フーリエ
変換、復号、逆レート変換の開始タイミングとする。

【００４５】そして、ＦＦＴ３Ｄは、このパルスＦＳＴ
r(＝ＦＳＴrｃ)に基づいてシンボルを区切り、上記した
ように、フーリエ変換をすることによりＯＦＤＭ復調を
行ない、データＲ'f、Ｉ'f を出力する。

【００４６】次に、復号化部２Ｒは、ＲＯＭテーブルに
よりデータＲ'f、Ｉ'f を判別することによりデータＤ'
o を算出するもので、図２０に示すように、ＲＯＭ２Ｒ
１を備え、このＲＯＭ２Ｒ１をデータＲ'f、Ｉ'f によ
り検索し、データＤ'o を算出する。

【００４７】そして、このとき、差分検出器２Ｒ２と積
和回路２Ｒ３、それにカウンタ２Ｒ４を用い、クロック
ＣＫr(＝ＣＫrｃ)とパルスＦＳＴr により動作タイミン
グをとり、直交復調処理部９Ｂの電圧制御発振器９３を
制御するための制御電圧ＶＣ２(図示してない)を生成す
るように構成してある。

【００４８】次に、図２１は伝送路復号化部１Ｒの詳細
で、この図から明らかなように、図１４に示した送信側
ＴＸでの伝送路符号化部１Ｔを反転した構成になってい
る。すなわち、ＦＩＦＯメモリ１Ｒ１とパラレルシリア
ル変換器１Ｒ２、デコーダ１Ｒ３、ＦＳＴカウンタ１Ｒ
４、それにＰＬＬ＆ＶＣＯ１Ｒ５を備えている。

【００４９】そして、クロックＣＫr とパルスＦＳＴr
により動作タイミングをとり、まずデータＤ'o をＦＩ
ＦＯメモリ１Ｒ１に書き込み、その後、読み出してパラ
レルシリアル変換器１Ｒ２により、パラレル信号からシ
リアル信号に変換するのである。

【００５０】ところで、図２４(a)は、このようなＯＦ
ＤＭ伝送装置の送信側における符号化部２Ｔの出力が、
ＩＦＦＴ部３Ａに入力されるときの状態と、それがマル
チキャリア変調され直交変調処理部８により８００ＭＨ
ｚ帯のＲＦ信号になった際のスペクトル例で、同図(b)
は、同じくスペクトルを隣接チャネルで使用した際のス
ペクトル例である。

【００５１】この場合、図２４(b)に示されているよう
に、第ｎチャネルと第ｎ＋１チャネルの間隔は９ＭＨｚ
となるが、一方、各々の占有帯域幅は８.５ＭＨｚであ
り、このため、チャネル間には、周波数が０.５ＭＨｚ
のスペースしか存在しないことが判る。

【００５２】ここで、実際の信号伝送系では、混変調
(ＩＭ)により帯域外に不要な膨らみが生じてしまうのが
避けられないが、このとき、チャネル間にある周波数ス
ペースが０.５ＭＨｚ程度と狭い場合には、図２４(c)に
示すように、隣接チャネルとの干渉が現われ、妨害を与
えてしまう虞れがある。

【００５３】そして、このような通過域と遮断域の帯域
差が０．５ＭＨｚしかない隣接チャネルでのディジタル
伝送の運用は、実例としても多くみられる。ところで、
この隣接チャネル妨害の抑止には、ＢＰＦ(帯域通過フ
ィルタ)を送受信系の高周波段に設ける方法が極めて効
果的である。そこで、従来技術によるＯＦＤＭ方式のデ
ィジタル伝送装置では、ＢＰＦを用いて隣接チャネル妨
害が起こらないようにしていた。

【００５４】

【発明が解決しようとする課題】上記従来技術は、ＢＰ
Ｆの性能について配慮がされているとはいえず、隣接チ
ャネルとの干渉防止と伝送特性の確保に問題があった。
隣接チャネル妨害の抑圧には、隣接チャネル間で充分な
減衰量を与え、干渉が生じないようにする必要があり、
このためには、急峻な遮断特性のＢＰＦが必要である。

【００５５】何故なら、遮断特性が緩やかなＢＰＦで
は、隣接チャネルに対して充分な減衰量を得ようとする
と、通過帯域が狭くなって端キャリア(自チャネルの端
部のキャリア)が減衰してしまうからである。一方、端
キャリアを減衰させる虞れのない急峻な遮断特性をもっ
た、例えばシェープファクタが１に近いようなＢＰＦは
大型になり、しかも高価になる。

【００５６】ここで、シェープファクタとは、ＢＰＦの
性能を表わすファクタの一種で、例えば−３ｄｂ減衰位
置での帯域幅と、例えば−６０ｄｂ減衰位置での帯域幅
の比であり、従って、１に近いほど遮断特性が良好であ
ると言える。更に急峻な遮断特性のＢＰＦはフィルタ段
数が多くなり、損失も多くなってしまう。

【００５７】従って、たとえＢＰＦの大型化や高価格化
を甘受したとしても、本来のディジタル伝送に必要な性
能が確保できなくなってしまう虞れがあり、更に、充分
な性能のＢＰＦを用いたとしても、受信レベル差が２０
〜４０ｄＢｍにもなった場合には、隣接チャネルとの干
渉防止にはほとんど無力になってしまう。

【００５８】本発明の目的は、隣接チャネル妨害の充分
な抑圧がＢＰＦにより容易に得られるようにしたディジ
タル伝送装置を提供することにある。

【００５９】

【課題を解決するための手段】上記目的は、マルチキャ
リア変調方式のディジタル伝送装置において、マルチキ
ャリア変調により伝送チャネル帯域内に現われる複数本
のキャリアの一部のレベルを低減させる手段を設け、前
記伝送チャネル帯域の端部の少なくとも一方の近傍で
は、ゼロレベルを含む小さなレベルのキャリアが存在す
るようにして達成される。

【００６０】上記手段によれば、図３(a)に示すよう
に、両端キャリアにデータを割り当てず、キャリアレベ
ルを減らし、隣接干渉を低減する機能を選択可能とし、
これにより、ＢＰＦ要求の通過域と遮断域の帯域差が約
１．６ＭＨｚと緩くなり、サイズを別とすれば所要性能
のＢＰＦを実現できる。

【００６１】同じく上記手段によれば、一方の伝送装置
では、図３(b)に示すように、周波数の高い例の片側キ
ャリアにデータを割り当てないで、キャリアレベルを減
らし、他方の伝送装置では、図３(c)に示すように、周
波数の低い例の片側キャリアにデータを割り当てずキャ
リアレベルを滅らす特性を選択可能とする。

【００６２】これにより、隣接使用時の状態は、図４に
示すようになり、ＢＰＦ要求の通過域と遮断域の帯域差
は約３．６ＭＨｚとさらに緩くでき、小型サイズでも所
要性能のＢＰＦを実現できる。

【００６３】

【発明の実施の形態】以下、本発明によるディジタル伝
送装置について、図示の実施の形態により詳細に説明す
る。図１は、本発明の第１の実施形態で、図において、
上部の送信側における処理Ａ１部１０１−１と処理Ａ２
部１０１−２、及び下部の受信側における処理Ｃ１部２
０３−１と処理Ｃ２部２０３−２は、図１１の従来技術
と同じである。

【００６４】しかして、この図１の実施形態が、図１１
の従来技術と異なっている点は、まず送信側では、伝送
路符号化部１Ｔｎと符号化部２Ｔｎからなる処理Ａｎ部
１０１−ｎが、処理Ａ１部１０１−１と並列に設けてあ
り、受信側でも、復号化部２Ｒｎと伝送路復号化部２Ｒ
ｎからなる処理Ｃｎ部２０３−ｎが、同じく処理Ｃ１部
２０３−１と並列に設けられている点にある。

【００６５】そして、これに応じて、送信側では、ノー
マル／ナロー切替信号によりノーマルモードとナローモ
ードに切換動作する２個のＳＥＬ(選択回路)１０１−１
０、１０１−１１が設けてあり、受信側には、同じく切
換動作するＳＥＬ２０３−１０が設けてある。

【００６６】これにより、送信側では、ＳＥＬ１０１−
１０により、データレート用クロックＣＫ_TX の選択を
行い、ノーマルモードでは、処理Ａ１部１０１−１の伝
送路符号化部１Ｔから出力されているクロックを選択し
て、クロックＣＫ_TX として外部に出力させるが、ナロ
ーモードでは、処理Ａ１部１０１−ｎの伝送路符号化部
１Ｔｎから出力されているクロックを選択するようにな
っている。

【００６７】また、同じくＳＥＬ１０１−１１では、処
理Ａ１部１０１−１と処理Ａ１部１０１−ｎの何れの出
力を選択して、処理Ａ２部１０１−２に入力するのかの
選択が行なわれ、ノーマルモードでは、処理Ａ１部１０
１−１の符号化部２Ｔから出力されているデータＲf、
Ｉf が選択されるが、ナローモードでは、処理Ａ１部１
０１−ｎの符号化部２Ｔｎから出力されるデータＲf-
n、Ｉf-n が選択されるようになっている。

【００６８】次に、受信側では、ＳＥＬ２０３−１０に
より、処理Ｃ１部２０３−１と処理Ｃｎ部２０３−ｎの
何れの出力を選択して、外部に出力するのかの選択が行
なわれ、ノーマルモードでは、処理Ｃ１部２０３−１の
出力が選択されるが、ナローモードでは、処理Ｃｎ部２
０３−ｎの出力が選択されるようになっている。

【００６９】ここで、上記したノーマルモードとは、図
１２で説明した従来技術と同じ方式のマルチキャリア変
復調動作を行なうモードのことで、ナローモードとは、
後で図３により説明する方式のマルチキャリア変復調動
作を行なうモードのことである。

【００７０】従って、この実施形態は、ノーマルモード
とナローモードがノーマル／ナロー切替信号により、任
意に選択できるようにした上で、ノーマルモードとナロ
ーモードで使用するキャリアの本数を変え、ナローモー
ドのときは、キャリアの本数を少なくしてマルチキャリ
ア変復調を行なうようにしたものである。

【００７１】このため、この実施形態では、変調側(受
信側)と復調側(受信側)では、ノーマル／ナロー切替信
号を同じモードに設定して使用するのが原則となる。但
し、ナローモードだけで動作するようにして実施しても
良いことはいうまでもない。

【００７２】以下、この実施形態の動作について、更に
詳しく説明する。まず、ノーマル／ナロー切替信号によ
り、ノーマルモードに設定されたとすると、このとき
は、各ＳＥＬ１０１−１０、１０１−１１、２０３−１
０により、上記したように、送信側では処理Ａ１部１０
１−１が選択され、受信側では処理Ｃ１部２０３−１が
選択される。

【００７３】従って、このノーマルモードでは、５４４
本のキャリアを使用してマルチキャリア変復調を行なう
という、図１２で説明した従来技術と同じ動作状態にな
り、この状態でＯＦＤＭ方式のディジタル伝送装置とし
て動作することになる。

【００７４】しかし、このノーマルモードでは、同じく
図１２で説明したように、隣接チャネル問題が発生する
虞れがある。従って、このノーマルモードは、隣接チャ
ネルが存在しない場合に限定して使用するのが一般的と
いえる。

【００７５】次に、ノーマル／ナロー切替信号により、
今度はナローモードに設定されたとする。そうすると、
今度は、送信側では処理Ａｎ部１０１−ｎが選択され、
受信側では処理Ｃｎ部２０３−ｎが選択される。

【００７６】ここで、これら処理Ａｎ部１０１−ｎと処
理Ｃｎ部２０３−ｎによるマルチキャリア変復調動作に
ついて説明する。上記したように、この実施形態では、
ノーマルモードとナローモードで使用するキャリアの本
数を変え、ナローモードのときは、キャリアを１００本
少なくしてマルチキャリア変復調が行なわれるようにな
っている。

【００７７】ここで、ナローモードのときキャリアを少
なくすることの意味には、マルチキャリア変調により伝
送チャネル帯域内に現われる複数本のキャリアの一部の
レベルを、ゼロレベルを含む小さなレベルに低減させる
ことも含む。

【００７８】具体的には、ノーマルモードでは５４４本
のキャリアが使用されているのに対して、ナローモード
では４４４本とし、処理Ａｎ部１０１−ｎと処理Ｃｎ部
２０３−ｎでは、４４４本のキャリアを使用してマルチ
キャリア変復調が行なわれるようにしてある。

【００７９】そして、この実施形態では、このときのキ
ャリアを減らす方法として、図３に示す３種の方法の何
れかが適用されるように構成してある。なお、この図３
で未割り当てキャリアと記されているのは、減らされた
キャリアのことであり、これは、この実施形態の場合、
データを割当てないことによりキャリアのレベルを低下
させ、発生を抑えるようにしているからである。

【００８０】まず、図３(a)の方法は、キャリアを使用
帯域の両端で５０本ずつ均等に減らすことにより、使用
帯域の両端で占有帯域が夫々０.７８ＭＨｚ減少するよ
うにしたもので、この場合、送信側で８００ＭＨｚのＲ
Ｆ信号に周波数変換されたとき、図示のように、７９
８.０３ＭＨｚから８０４.９７ＭＨｚの帯域の中に４４
４本のキャリアが生じることになる。

【００８１】次に、図３(b)と図３(c)の方法は、何れも
キャリアを使用帯域の一方の端部で１００本減らすこと
により、全体で４４４本のキャリアにし、これにより
１.５６ＭＨｚの帯域幅が減らせるようにしたものであ
る。

【００８２】そして、このとき、まず図３(b)は、使用
帯域の低周波側でキャリア数を１００本減らした場合
で、このときは、ＲＦ信号に周波数変換されることによ
り、７９８.８１ＭＨｚから８０５.７５ＭＨｚの帯域内
に４４４本のキャリアが生じることになる。

【００８３】次に図３(c)の方法は、使用帯域の高周波
側でキャリア数を１００本減らした場合であり、このと
きは、ＲＦ信号に周波数変換されることにより、７９
７.２５ＭＨｚから８０４.１９ＭＨｚの帯域内に４４４
本のキャリアが生じることになる。

【００８４】そこで、まず、図３(a)の方法は、多数の
チャネルが隣接して設定されている伝送系で使用する場
合に好適で、この場合は、隣接した各チャネルのディジ
タル伝送装置として、この実施形態によるディジタル伝
送装置を用い、夫々ナローモードに切換えて運用するこ
とにより、チャネル間の周波数スペースとして、１.５
６ＭＨｚ程度のスペースが得られることになる。

【００８５】一方、既に図１２(b)、(c)で説明した従来
技術の場合は、チャネル間の周波数スペースとして、図
示のように、０.５ＭＨｚ程度と狭いスペースしか得ら
れないから、これと比較すれば明らかなように、この実
施形態の場合は、かなり広い１.５６ＭＨｚものチャネ
ル間周波数スペースが得られることになる。

【００８６】従って、この実施形態によれば、ＢＰＦに
要求される通過域と遮断域が広くなって、急峻な遮断特
性のＢＰＦを用いなくても、隣接チャネル間での干渉を
充分に抑えることができる。

【００８７】次に、図３(b)と図３(c)の方法は、隣接し
た２チャネルに設定されている伝送系で使用する場合に
好適で、この場合は、周波数が高い方のチャネル(第ｎ
＋１チャネル)に図３(b)による方法を採用したディジタ
ル伝送装置を用い、周波数が低い方のチャネル(第ｎチ
ャネル)には図３(c)による方法を採用したディジタル伝
送装置を用い、夫々ナローモードに切換えて運用するの
である。

【００８８】図４は、このときのスペクトル図で、この
場合は、図示のように、チャネル間の周波数スペースと
して、３.６２ＭＨｚもの広いスペースが与えられるこ
とになり、従って、遮断特性がかなり緩やかな、例えば
図示のように、シェープファクタが２以上にもなるＢＰ
Ｆを用いても、隣接チャネル間での干渉が充分に抑えら
れることが判る。

【００８９】従って、この実施形態によれば、小型で廉
価なＢＰＦを用いても、隣接チャネル間での干渉が容易
に抑えられ、しかも、ＢＰＦに急峻な遮断特性を持たせ
る必要がないので、伝送特性が劣化する虞れがなく、マ
ルチチャネル無線伝送に適用して、常に高性能を保つこ
とができるディジタル伝送装置を容易に提供することが
できる。

【００９０】ところで、この第１の実施形態の場合、図
１に示したように、送信側では、処理Ａ１部１０１−１
と処理Ａｎ部１０１−ｎを並列に２系統設けると共に、
受信側でも、処理Ｃ１部２０３−１と処理Ｃｎ部２０３
−ｎを並列に２系統設け、これらをノーマルモードとナ
ローモードで切換えることにより、それぞれのモードで
必要とするキャリア本数でのマルチキャリア変復調が得
られるようになっている。

【００９１】しかして、本発明は、処理Ａ１部と処理Ｃ
１部の動作条件をノーマルモードとナローモードで切換
え、夫々に対応したキャリア本数でのマルチキャリア変
復調が得られるようにして実施することもでき、以下、
このようにした実施形態について説明する。

【００９２】図２は、本発明の第２の実施形態で、図示
のように、処理Ａｓ部１０１−ｓと処理Ｃｓ部２０３−
ｓの１系統の処理部を用い、これら自体の動作をノーマ
ル／ナロー切替信号により切換えることにより、ノーマ
ルモードとナローモードの夫々に対応したキャリア本数
でのマルチキャリア変復調が得られるようにしたもので
ある。

【００９３】ここで、この第２の実施形態では、図２か
ら明らかなように、送信側の処理Ａｓ部１０１−ｓは伝
送路符号化器１Ｔｓと符号化器２Ｔｓで構成され、受信
側の処理Ｃｓ部２０３−ｓは伝送路復号化器１Ｒｓと復
号化器２Ｒｓで構成されている。

【００９４】そして、送信側では、伝送路符号化器１Ｔ
ｓと符号化器２Ｔｓにノーマル／ナロー切替信号が入力
されるが、このとき、符号化器２Ｔｓには、更に別途、
セットアップ切替信号も入力され、一方、受信側では、
復号化器２Ｒｓと伝送路復号化器１Ｒｓにノーマル／ナ
ロー切替信号が入力されるようになっているが、その他
の構成は、図１に示した第１の実施形態と同じである。

【００９５】従って、送信側では、データＤin は伝送
路符号化器１Ｔｓに入力され、データレートクロックＣ
Ｋ_TX とデータＤii-s が符号化器２Ｔｓに供給される。
そして、符号化器２Ｔｓの出力データＲf-s、Ｉf-s は
処理部Ａ２部１０１−２に入力され、クロックＣＫとＦ
ＳＴ信号は伝送路符号化器１Ｔｓと符号化器２Ｔｓに入
力される。

【００９６】次に、受信側では、処理Ｃ２部２０３−２
の出力Ｒ'f、Ｉ'f は復号化器２Ｒｓに入力され、復号
化器２Ｒｓから出力されるデータＤ'o-s は伝送路復号
化器１Ｒｓに入力される。

【００９７】一方、処理Ｃ２部２０３−２から出力され
るクロックＣＫrc とＦＳＴrc 信号は復号化器２Ｒｓと
伝送路復号化器１Ｒｓに入力される。伝送路復号化器１
Ｒｓと復号化器２Ｒｓは、ノーマル／ナロー切替信号に
応じて、キャリアに割り当てるデータレートと、キャリ
アへのデータの割り当てを切替える。

【００９８】次に、この図２の実施形態における各部の
詳細について説明する。まず、図５は伝送路符号化器１
Ｔｓの詳細で、入力データＤin はシリアルパラレル変
挨器１−１でパラレル化されてからＦＩＦＯｌ−３のＤ
in 端子に入力され、この結果、出力端子Ｄout からデ
ータＤii−ｓが出力される。

【００９９】ノーマル／ナロー切替信号はＰＬＬ＆ＶＣ
Ｏｌ−４とデコーダ１−６に入力され、ノーマルモード
とナローモードでこれらの動作条件を切換え、データレ
ートクロックＣＫ_TX となるクロックＣＫm の周波数
と、ＦＩＦＯｌ−３の読出イネーブル信号ＲＥのパター
ンをノーマルモードとナローモードで切換える。

【０１００】そして、クロックＣＫm は、シリアルパラ
レル変換器１−１のクロック入力とＦＩＦＯｌ−３のＷ
ＣＫ端子に供給され、クロックＣＫ_TX として外部にも
出力され、読出イネーブル信号ＲＥはＦＩＦＯｌ−３の
読出イネーブル信号端子ＲＥに供給される。

【０１０１】このとき、ＰＬＬ＆ＶＣＯｌ−４は、クロ
ックＣＫからクロックＣＫm を生成する周波数シンセサ
イザとして動作し、デコーダ１−６は、ＦＳＴカウンタ
１−５のカウントデータから所定のパターンのパルス列
を生成する働きをする。

【０１０２】ＦＳＴカウンタ１−５は、クロックＣＫで
カウント動作し、所定のカウント値ごとにＦＳＴ信号を
発生してＦＩＦＯｌ−３のＷＲＳＴ端子とＲＲＳＴ端子
に供給すると共に、そのカウント値を表わすパラレルデ
ータを常時、デコーダ１−６に入力する働きをする。

【０１０３】次に、図６により、この伝送路符号化器１
Ｔｓの動作について説明する。図示のように、連続(シ
リアル)形式の入力データＤin は、まずシリアルパラレ
ル変挨器１−１に入力され、クロックＣＫm により、所
定ビットのパラレルデータとしてＦＩＦＯｌ−３に逐次
書込まれる。

【０１０４】この後、ＦＩＦＯｌ−３に書込まれたデー
タは、デコーダ１−６から出力される読出イネーブル信
号ＲＥにより読出されが、このとき読出イネーブル信号
ＲＥのパターンを変えることにより、ノーマルモードと
ナローモードでの動作切換が得られるようになってい
る。

【０１０５】すなわち、まず、ノーマルモードのとき
は、読出イネーブル信号ＲＥは、図示のように、１〜２
７２サンプルと７５１〜１０２３サンプルの期間でＬに
なるパターンとなり、この結果、ＦＩＦＯｌ−３からは
５４４サンプルずつ読出され処理される。

【０１０６】次に、ナローモードのときは、読出イネー
ブル信号ＲＥは、１〜２２２サンプルと８０１〜１０２
３サンプルの期間がＬとなるパターンとなり、この結
果、４４４サンプルずつ読出され処理されることにな
る。

【０１０７】次に、図７は、符号化器２Ｔｓの詳細で、
データＤii−ｓは、ＲＯＭ２−１とＲＯＭ２−２のＡＤ
ＲＥＳＳに入力され、ＲＯＭ２−１とＲＯＭ２−２の出
力ＤＡＴＡは、それぞれＳＥＬ２−３と２−４に接続さ
れる。

【０１０８】ＳＥＬ２−３と２−４の出力はセットアッ
プ付加部２−６、２−７に夫々接続され、クロックＣＫ
とＦＳＴ信号はＣＮＴ(カウンタ)２−５に入力され、切
替制御信号とセットアップ制御信号を出力する。

【０１０９】そして、ノーマル／ナロー切替信号は、こ
のＣＮＴ２−５に入力される。

【０１１０】一方、セットアップ信号は、セットアップ
付加部２−６、２−７に夫々接続され、これらセットア
ップ付加プラスチック２−６、２−７の夫々の出力は出
力データＲf-s、Ｉf-s として出力される。

【０１１１】次に、この符号化器２Ｔｓの動作につい
て、図８により説明する。この図８において、このとき
入力されるデータＤii−ｓが、図８の(a)で、出力に得
られる信号が、図８の(b)、(c)である。そして、まず、
ナローモードのとき、ＳＥＬ２−３、２−４は、ＣＮＴ
２−５からの２２３〜８０１シンボルの期間にＯＮとな
る切替制御信号に応じて、その期間の出力レベルを０と
する。

【０１１２】このナローモードにおいて、セットアップ
信号の状態がセットアップ無しに制御された場合、セッ
トアップ付加部２−６、２−７は信号を素通しする。こ
のときに得られるのが、図８の(b)に示す信号である。

【０１１３】一方、セットアップ有りに制御されたとき
は、ＣＮＴ２−５からの２２３〜２７２シンボルと７５
１〜８０１シンボルの期間にＯＮとなるセットアップ制
御信号に応じて、出力データＲf-s、Ｉf-s に所定のレ
ベルを付加する。この様子を示したのが図８の(c)であ
る。

【０１１４】ここで、このセットアップについて説明す
ると、以下の通りである。処理Ａ部(図１６)のＩＦＦＴ
変換部３Ａでは、最大で１０２４本のキャリアの作成が
可能であるが、このときのキャリアの発生は、キャリア
番号に相当する入力順で入力されるデータのレベルに応
じて行われる。

【０１１５】従って、例えば入力順１番から入力順１０
２４番まで、何もデータを入力しなければ、キャリアは
１本も発生しないし、例えば入力順１番から入力順２７
２番までと、入力順７５１番から入力順１０２３番まで
に有限のレベルのデータを入力すれば、５４４本のキャ
リアが発生されることになり、このときの各キャリアの
大きさ(レベル)は、対応するデータのレベルに対応した
ものとなる。

【０１１６】ここで、この図７の実施形態の場合、ナロ
ーモードにおいては、図８の(b)に示すように、データ
を割り当てるキャリアに相当する入力順に１番から２２
２番までと、８０１番から１０２３番までは、データが
通常のレベルなので、４４４本のキャリアが発生する。

【０１１７】ところで、適用対象となる伝送装置によっ
ては、使用するキャリアの本数が規格化され、ある定め
られた本数のキャリアの送信が要求される場合がある。
そこで、この実施形態では、このような場合にも対応で
きるように、ナローモードにおいても、必要に応じて、
セットアップを働かせることにより、ノーマルモードの
ときと同じ本数のキャリアが発生できるようにしたもの
である。

【０１１８】但し、この場合、１番から２２２番まで
と、８０１番から１０２３番までの夫々のキャリアと同
じレベルにしたのでは、ノーマルモードと同じになっ
て、隣接チャネル同士で使用された場合、チャネル間干
渉が現れてしまう。

【０１１９】そこで、このセットアップにより発生され
るキャリアのレベルが、通常のレベルによりも例えば３
０ｄＢ、低くなるように、セットアップを付加するよう
になっており、これが上記した所定のレベルとなる。そ
して、この結果、得られるスペクトル例は、図２５に示
すようになる。

【０１２０】ここで、セットアップ時の動作について説
明すると、セットアップ制御信号がＯＮとなったセット
アップ付加部(ＳＵ)２−６、２−７は、後述の内部ダミ
ーデータ発生部から出力されるダミーデータ(実際には
使用しないデータ)に出力を切り替える。従って、付加
されるセットアップのレベルは、切り替えるダミーデー
タの振幅によって変化する。

【０１２１】図２６に、このＳＵ２−６の内部構成の一
実施例を示す。なお、ＳＵ２−７も同じ構成であるた
め、構成、動作説明を省略する。切替器(ＳＥＬ)２−６
−１の一方の入力には、図７のＳＥＬ２−３から供給さ
れる信号が印加され、他方の端子には、ダミーデータ発
生器２−６−２の出力が接続される。

【０１２２】ＳＥＬ２−６−１の切り替え制御端子へ
は、図７のＣＮＴ２−５からのセットアップ制御信号が
入力される。ダミーデータ発生器２−６−２は、常に平
均パワーが一定となるランダム値を出力する。ＳＥＬ２
−６−１は、切り替え制御端子の状態により、図７のＳ
ＥＬ２−３からの信号入力をスルー、若しくはダミーデ
ータを出力する。

【０１２３】ここで、ダミーデータ発生器２−６−２の
平均パワーは、目的に応じて変更設定する必要がある。
通常キャリアと同一パワーのセットアップを付加する図
２７の(３)のような場合、通常キャリアと同じ平均パワ
ーとする。通常キャリアより３０ｄＢ低いセットアップ
を付加する図２７の(２)のような場合、通常キャリアよ
り３０ｄＢ低い平均パワーとする。

【０１２４】通常キャリアと同一パワーであれば、図２
７の(３)のように、通常キャリアと同じスペクトルが得
られる。通常キャリアから３０ｄＢ低いパワーであれ
ば、図２７の(２)のように、通常キャリアよりも３０ｄ
Ｂ低いスペクトルが得られる。完全に０のパワーであれ
ば、図２７の(１)のように、キャリアは発生せず、ナロ
ーと同一なスペクトルが得られる。

【０１２５】次に、図９は復号化器２Ｒｓの詳細で、ま
ず、データＲ'f、Ｉ'f は、ＲＯＭ２Ｒ−１のＡＤＲＥ
ＳＳに入力され、ＤＡＴＡ端子からデータＤ'o-s が出
力され、伝送路復号化器１Ｒｓに供給される。また、デ
ータＲ'f、Ｉ'f は、差分検出部２Ｒ−３にも供給さ
れ、この差分検出部２Ｒ−３の出力が積和器２Ｒ−４に
入力され、キャリア周波数のズレが検出される。

【０１２６】具体的に説明すると、ＲＯＭ２Ｒ−１で復
調(識別)されたデータと復調前のデータを比較すると、
キャリア周波数のズレが判定されるからである。このと
きのズレは、データが割り当てられているキャリアでし
か判定できないので、データが割り当てられているキャ
リアが存在しているタイミングで実行される。

【０１２７】そして、周波数が高い方にずれているとき
は、復調(識別)されたデータと、復調前のデータは左回
りにずれ、反対に低い方向にずれているときは、右回り
にずれることになり、このズレが差分であるが、このと
き、フェージングにより誤差が含まれるので、積和器２
Ｒ−４により積分し、誤差による影響を打ち消すように
しているのである。

【０１２８】一方、クロックＣＫrc とＦＳＴrc 信号は
ＣＮＴ２Ｒ−５に入力され、ここからキャリア補正情報
を得るためのＳＧＣ信号が出力され、積和器２Ｒ−４の
ＥＮ端子に供給される。このとき、ノーマル／ナロー切
替信号は、ＣＮＴ２Ｒ−５に入力される。

【０１２９】これにより、積和器２Ｒ−４は、まず、ノ
ーマルモードのとき、１〜２７２シンボルと７５１〜１
０２３シンボルの期間、積分を行ない、ナローモードの
ときは、１〜２２２シンボルと８０１〜１０２３シンボ
ルの期間に積分を行なって、キャリア補正用の信号ＶＣ
２を出力し、発振器９３に供給する。

【０１３０】次に、図１０は伝送路復号化器１Ｒｓの詳
細で、まず出力データデータＤ'o-sはＦＩＦＯ７−３の
Ｄin 端子に入力される。一方、ＦＳＴrc 信号は、ＦＳ
Ｔカウンタ７−５とＦＩＦＯ７−３のＷＲＳＴ端子及び
ＲＲＳＴ端子に入力され、クロックＣＫrc は、ＦＳＴ
カウンタ７−５とＦＩＦＯ７−３のＷＣＫ端子、それに
ＰＬＬ＆ＶＣＯ７−４に供給される。

【０１３１】そして、ＦＳＴカウンタ７−５のカウント
出力はデコーダ７−６に供給され、このデコーダ７−６
の出力はＷＥ信号としてＦＩＦＯ７−３のＷＥ端子に供
給されるが、このＷＥ信号は、データ割り当てキャリア
の相当する出力があるときのみ、アクティブとなる信号
で、これにより、データを選択してＦＩＦＯ７−３に取
り込む。

【０１３２】このとき、ＰＬＬ＆ＶＣＯ７−４からクロ
ックＣＫm が出力され、ＦＩＦＯ７−３のＲＣＫ端子と
パラレルシリアル変換器７−１に供給され、この結果、
パラレルシリアル変換器７−１により、ＦＩＦＯ７−３
から読出されてくるパラレルデータがシリアル信号に変
換され、信号Ｄout として出力されることになる。

【０１３３】このとき、ＰＬＬ＆ＶＣＯ７−４とデコー
ダ７−６には、ノーマル／ナロー切替信号が入力され、
これにより、ノーマルモードとナローモードでＷＥ信号
のパターンとクロックＣＫｍの周波数が切換えられるよ
うになっている。そして、ＰＬＬ＆ＶＣＯ７−４から出
力されるクロックＣＫm は、データレートを表わすクロ
ックＣＫ_RX として外部に出力されることになる。

【０１３４】従って、この図２で説明した第２の実施形
態によっても、小型で廉価なＢＰＦにより、隣接チャネ
ル間での干渉が容易に抑えられ、しかも、ＢＰＦに急峻
な遮断特性を持たせる必要がないので、伝送特性が劣化
する虞れがなく、マルチチャネル無線伝送に適用して、
常に高性能を保つことができるディジタル伝送装置を容
易に提供することができる。

【０１３５】ところで、この第２の実施形態では、図３
(a)で説明した方法、すなわち、キャリアを使用帯域の
両端で減らすようにした場合の実施形態であるが、図１
で説明した第１の実施形態の場合と同じく、図３(b)と
図３(c)で説明した方法、すなわち、キャリアを使用帯
域の一方の端部で減らす方法により実施してもよいこと
はいうまでもない。

【０１３６】この場合、デコーダ１−４、７−６から出
力されるタイミング制御用信号のパターンを変更し、デ
ータを未割り当てとするキャリアをチャネルの片側に寄
せるようにしてやれば良い。

【０１３７】ところで、以上の実施形態では、隣接干渉
を低減するため、隣接干渉を引き起こすキャリアのレベ
ルを、(1) 完全に無し(０)にするようにした場合と、
(2) ３０ｄＢ程度低くするようにした場合の２例につい
て説明したが、以下に説明する実施形態では、隣接干渉
を引き起こすキャリアのレベルを抑えるのではなくて、
(3)として、対応するキャリアにダミーデータを割り当
てるようにしたものである。

【０１３８】このキャリアにダミーデータを割り当てる
ようにした(3)の場合でも、そこで使用する符号化器の
回路構成は、図７、図２６の符号化器２Ｔｓと同じもの
でよい。但し、このとき、セットアップ付加器２−６、
２−７の出力値を通常のキャリアと同一にする。そし
て、隣接干渉を引き起こすキャリアには、送信すべきデ
ータは割り当てないで、実際には使用しないデータ、つ
まりダミーデータを割り当てるのである。

【０１３９】このような構成にすることにより、この
(3)の実施形態の場合には、隣接チャネルのキャリアが
増幅され、ＩＭ歪みによって発生したサイドローブ成分
が自チャネルの端部キャリアが存在する帯域に漏れ込
み、端部キャリアのデータが劣化(ＳＮ低下)した場合で
あっても、このデータはダミーデータで、実際には使用
しないデータであるため、復号には何ら支障をきたすこ
とはない。

【０１４０】すなわち、この(3)の実施形態の場合、隣
接チャネルからの漏れ込み分がノイズになってＳＮが低
下してしまう端部キャリアのデータは復号対象から除外
し、隣接チャネルからの漏れ込みの無いキャリアのデー
タだけを利用するようにしたものであり、従って、この
(3)の実施形態によっても、回線品質を確保することが
できる。

【０１４１】ここで、これら実施形態１と実施形態２及
び実施形態３におけるキャリアのスペクトルのイメージ
は図２７に示すようになる。この図２７において、実線
が送信すべきデータが割り当てられたキャリアを表わ
し、ダミーデータが割り当てられたキャリアは破線で表
わしてある。

【０１４２】この(3)の実施形態の場合、(1)と(2)の実
施形態に比較して、隣接チャネルへの漏れ込み量が多少
多くなるが、実用上、特に問題になる程ではなく、一
方、この(3)の実施形態によっても(1)と(2)の実施形態
と同様、ＢＰＦに端部帯域での急峻な遮断特性を持たせ
る必要がないため、小型で廉価なＢＰＦを使用すること
がてぎる。

【０１４３】

【発明の効果】本発明によれは、チャネル間の周波数ス
ペースが広がるので、隣接干渉が低減でき、この結果、
ＢＰＦに必要な性能が低くでき、小型化とローコスト化
を大きく図ることができる。また、ＢＰＦの設計が容易
になり、通過損失が少ないタイプを小型サイズで実現で
きるため、隣接干渉に影響されない中継作業を容易に実
現できる。

【図面の簡単な説明】

【図１】本発明によるディジタル伝送装置の第１の実施
形態を示すブロック構成図である。

【図２】本発明によるディジタル伝送装置の第２の実施
形態を示すブロック構成図である。

【図３】本発明による未割り当てキャリアの説明図であ
る。

【図４】本発明の一実施形態におけるチャネル間でのキ
ャリアの説明図である。

【図５】本発明の一実施形態における伝送路符号化器の
詳細構成図である。

【図６】本発明の一実施形態における伝送路符号化器の
動作を示すタイムチャートである。

【図７】本発明の一実施形態における符号化器の詳細構
成図である。

【図８】本発明の一実施形態における符号化器の動作を
示すタイムチャートである。

【図９】本発明の一実施形態における復号化器の詳細構
成図である。

【図１０】本発明の一実施形態における伝送路復号化器
の詳細構成図である。

【図１１】従来技術によるディジタル伝送装置の一例を
示すブロック構成図である。

【図１２】マルチキャリア変調によるスペクトル分布の
説明図である。

【図１３】ＯＦＤＭ波形成分の概念図である。

【図１４】直交周波数分割多重変調信号伝送装置におけ
るレート変換部の一例を示す詳細ブロック図である。

【図１５】直交周波数分割多重変調信号伝送装置におけ
る符号化部の一例を示す詳細ブロック図である。

【図１６】直交周波数分割多重変調信号伝送装置におけ
るＩＦＦＴ変換部の一例を示す詳細ブロック図である。

【図１７】直交周波数分割多重変調信号伝送装置におけ
るガード付加部の一例を示す詳細ブロック図である。

【図１８】直交周波数分割多重変調信号伝送装置におけ
る同期挿入部の一例を示す詳細ブロック図である。

【図１９】直交周波数分割多重変調信号伝送装置の同期
検出部におけるタイミング再生部の一例を示す詳細ブロ
ック図である。

【図２０】直交周波数分割多重変調信号伝送装置におけ
る復号化部の一例を示す詳細ブロック図である。

【図２１】直交周波数分割多重変調信号伝送装置におけ
るレート逆変換部の一例を示す詳細ブロック図である。

【図２２】直交周波数分割多重変調信号伝送装置におけ
るＩＦＦＴ部の動作を説明するための波形図である。

【図２３】直交周波数分割多重変調信号の一例を示す波
形図である。

【図２４】直交周波数分割多重変調信号伝送装置におけ
る信号のスペクトル例を示す説明図である。

【図２５】本発明の一実施形態における信号のスペクト
ル例を示す説明図である。

【図２６】本発明の一実施形態におけるセットアップ付
加部の詳細説明図である。

【図２７】本発明の一実施形態における信号のスペクト
ル例を示す説明図である。

【符号の説明】

１Ｔ 伝送路符号化部 ２Ｔ 符号化部 ３Ａ ＩＦＦＴ部 ３Ｂ ガード付加部 ３Ｃ 同期挿入部 ３Ｄ ＦＦＴ変換部 ４Ａ 同期検出＆相関部 ４Ｂ ＦＳＴ補正部 ２Ｒ 復号化部 １Ｒ 伝送路復号化部 １２ 電圧制御クロック発振部 ８ 直交変調処理部 ９Ａ ＡＧＣ部 ９Ｂ 直交復調処理部 １Ｔｎ ナローモード設定された伝送路符号化部 ２Ｔｎ ナローモード設定された符号化部 １Ｔｓ ノーマル／ナローモード切り替え設定可能な伝
送路符号化部 ２Ｔｓ ノーマル／ナローモード切り替え設定可能な符
号化部 １Ｒｎ ナローモード設定された伝送路復号化部 ２Ｒｎ ナローモード設定された復号化部 １Ｒｓ ノーマル／ナローモード切り替え設定可能な伝
送路復号化部 ２Ｒｓ ノーマル／ナローモード切り替え設定可能な復
号化部 ＦＳＴ 送信側フレーム制御パルス（フレーム周期） ＣＫ 送信側サンプルクロック Ｄｉｎ 送信側データ（連続シリアル状態） Ｄｉｉ レート変換済みデータ（間欠状態）

───────────────────────────────────────────────────── フロントページの続き (72)発明者 片柳 幸夫 東京都千代田区二番町14番地 日本テレビ 放送網株式会社新技術調査企画本部内 Ｆターム(参考） 5K022 AA01 AA07 AA10 AA16 AA26 AA41 DD01 DD13 DD17 DD19 DD23 DD33

Claims (3)

【特許請求の範囲】
1. 【請求項１】 マルチキャリア変調方式のディジタル伝
   送装置において、 マルチキャリア変調により伝送チャネル帯域内に現われ
   る複数本のキャリアの一部のレベルを、ゼロレベルを含
   む小さなレベルに低減させる手段を設け、 前記伝送チャネル帯域の端部の少なくとも一方の近傍で
   は、ゼロレベルを含む小さなレベルのキャリアが存在す
   るように構成したことを特徴とするディジタル伝送装
   置。
2. 【請求項２】 請求項１に記載の発明において、 前記キャリアレベルを低減させる手段の機能を有効にし
   たり、無効にしたりする手段が設けられていることを特
   徴とするディジタル伝送装置。
3. 【請求項３】 マルチキャリア変調方式のディジタル伝
   送装置において、 マルチキャリア変調により伝送チャネル帯域内に現われ
   る複数本のキャリアの一部にダミーデータを割り当てる
   手段を設け、 前記伝送チャネル帯域の端部の少なくとも一方の近傍で
   は、ダミーデータを割り当てたキャリアが存在するよう
   に構成したことを特徴とするディジタル伝送装置。