JP6681471B2 - 半導体デバイスのゲート・スタック作製方法および半導体デバイス - Google Patents

半導体デバイスのゲート・スタック作製方法および半導体デバイス Download PDF

Info

Publication number
JP6681471B2
JP6681471B2 JP2018535118A JP2018535118A JP6681471B2 JP 6681471 B2 JP6681471 B2 JP 6681471B2 JP 2018535118 A JP2018535118 A JP 2018535118A JP 2018535118 A JP2018535118 A JP 2018535118A JP 6681471 B2 JP6681471 B2 JP 6681471B2
Authority
JP
Japan
Prior art keywords
layer
gate stack
semiconductor device
gate
nitride layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018535118A
Other languages
English (en)
Other versions
JP2019503585A (ja
Inventor
バオ、ルーチャン
クリシュナン、シッダールタ
クォン、ウノ
ナラヤナン、ヴィジェイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2019503585A publication Critical patent/JP2019503585A/ja
Application granted granted Critical
Publication of JP6681471B2 publication Critical patent/JP6681471B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、一般に半導体デバイスに関し、より具体的には、金属酸化膜半導体電界効果トランジスタ（metal-oxide-semiconductor field effect transistor（ＭＯＳＦＥＴ））ゲートに関する。
ＭＯＳＦＥＴは、電子信号の増幅または切り換えのために使用されるトランジスタである。ＭＯＳＦＥＴはソースとドレインと金属酸化物ゲート電極とを有する。金属ゲートは、ＭＯＳＦＥＴの入力抵抗を比較的高くする絶縁材料、例えば二酸化ケイ素またはガラスの薄膜層によって、主半導体ｎチャネルまたはｐチャネルから電気的に絶縁される。ゲート電圧は、ドレインからソースまでの経路が開回路（「オフ」）であるか抵抗経路（「オン」）であるかを制御する。
ｎ型電界効果トランジスタ（ｎＦＥＴ）とｐ型電界効果トランジスタ（ｐＦＥＴ）とは、相補型ＭＯＳＦＥＴの２つの種類である。ｎＦＥＴは、電流キャリヤとして電子を使用し、ｎ型にドープされたソースおよびドレインの接合部を有する。ｐＦＥＴは、電流キャリヤとして正孔を使用し、ｐ型にドープされたソースおよびドレインの接合部を有する。
半導体デバイスのゲート・スタック作製方法および半導体デバイスを提供する。
本発明の一実施形態によると、半導体デバイスのゲート・スタックを作製する方法が、前記半導体デバイスのチャネル領域の上方に第一の誘電体層を形成することと、前記第一の誘電体層の上方に第１の窒化物層を形成することと、前記第１の窒化物層の上方に第１のゲート金属層を形成することと、前記第１のゲート金属層の上方にキャップ層を形成することと、前記ゲート・スタックのｐ型電界効果トランジスタ（ｐＦＥＴ）領域内の前記第１の窒化物層の一部を露出させるために、前記キャップ層と前記第１のゲート金属層の一部を除去することと、前記第１の窒化物層上と前記キャップ層上にスカベンジング層を堆積させることと、前記スカベンジング層上に第２の窒化物層を堆積させることと、前記第２の窒化物層上にゲート電極材料を堆積させることとを含む。
本発明の別の一実施形態によると、半導体デバイスが、半導体デバイスのチャネル領域の上方に配置されたゲート・スタックを含み、前記ゲート・スタックはｎ型電界効果トランジスタ（ｎＦＥＴ）部を含み、前記ｎＦＥＴ部は、基板上に配置された誘電体層と、前記誘電体層上に配置された第１の窒化物層と、前記第１の窒化物層上に配置された第１のゲート金属層と、前記第１のゲート金属層上に配置されたキャップ層と、前記キャップ層上に配置されたスカベンジング層と、前記スカベンジング層上に配置された第２の窒化物層と、前記第２の窒化物層上に配置されたゲート電極とを含む。
本発明のさらに別の一実施形態によると、半導体デバイスが、半導体デバイスのチャネル領域の上方に配置されたゲート・スタックを含み、前記ゲート・スタックは、基板上に配置された誘電体層、前記誘電体層上に配置された第１の窒化物層、前記第１の窒化物層上に配置された第１のゲート金属層、前記第１のゲート金属層上に配置されたキャップ層、前記キャップ層上に配置されたスカベンジング層、前記スカベンジング層上に配置された第２の窒化物層、および前記第２の窒化物層上に配置されたゲート電極を含むｎ型電界効果トランジスタ（ｎＦＥＴ）部と、前記基板上に配置された前記誘電体層、前記誘電体層上に配置された前記第１の窒化物層、前記第１の窒化物層上に配置された前記スカベンジング層、前記スカベンジング層上に配置された前記第２の窒化物層、および前記第２の窒化物層上に配置された前記ゲート電極を含むｐ型電界効果トランジスタ（ｐＦＥＴ）部とを含む。
以下に、本発明の好ましい実施形態について、添付図面を参照しながら例示のみのために説明する。
例示のＦＥＴデバイスのゲート・スタックを形成する方法を示す図であって、基板上に配置された半導体フィンを有する基板の上面図である。 例示のＦＥＴデバイスのゲート・スタックを形成する方法を示す図であって、図１の線Ａ−Ａに沿ったフィンおよび基板の切断図である。 例示のＦＥＴデバイスのゲート・スタックを形成する方法を示す図であって、ゲート・スタックの幅（長手方向）に沿った切断図である。 例示のＦＥＴデバイスのゲート・スタックを形成する方法を示す図であって、酸化物層の上方に堆積させた障壁層を示す図である。 例示のＦＥＴデバイスのゲート・スタックを形成する方法を示す図であって、ｎＦＥＴゲート金属の層の堆積後の、結果として得られる構造を示す図である。 例示のＦＥＴデバイスのゲート・スタックを形成する方法を示す図であって、例えばＴｉＮなどの窒化物金属を含み得るキャップ層の形成後の結果として得られる構造を示す図である。 例示のＦＥＴデバイスのゲート・スタックを形成する方法を示す図であって、障壁層とゲート金属とキャップ層との一部を除去するパターン形成およびエッチング・プロセス後の、結果として得られる構造を示す図である。 例示のＦＥＴデバイスのゲート・スタックを形成する方法を示す図であって、窒化物層の形成を示す図である。 例示のＦＥＴデバイスのゲート・スタックを形成する方法を示す図であって、スカベンジング層の堆積を示す図である。 例示のＦＥＴデバイスのゲート・スタックを形成する方法を示す図であって、ＰＷＦ層の堆積後の、結果として得られる構造を示す図である。 例示のＦＥＴデバイスのゲート・スタックを形成する方法を示す図であって、ＰＷＦ層の露出部の上方へのゲート電極の堆積後の、結果として得られる構造を示す図である。 代替ゲート・スタックを形成する別の方法を示す図であって、ｎＦＥＴ部とｐＦＥＴ部とを有するゲート・スタックの形成を示す図である。 代替ゲート・スタックを形成する別の方法を示す図であって、リソグラフィ・パターン形成およびエッチング・プロセス後の、結果として得られる構造を示す図である。 代替ゲート・スタックを形成する別の方法を示す図であって、スカベンジング層の堆積を示す図である。 代替ゲート・スタックを形成する別の方法を示す図であって、ＰＷＦ層の堆積後の、結果として得られる構造を示す図である。 別の代替ゲート・スタックを形成する別の方法を示す図であって、ｎＦＥＴ部とｐＦＥＴ部とを有するゲート・スタックの形成を示す図である。 別の代替ゲート・スタックを形成する別の方法を示す図であって、リソグラフィ・パターン形成およびエッチング・プロセス後の、結果として得られる構造を示す図である。 別の代替ゲート・スタックを形成する別の方法を示す図であって、酸化物層の上方に堆積させる障壁層の堆積を示す図である。 別の代替ゲート・スタックを形成する別の方法を示す図であって、ｎＦＥＴ部とｐＦＥＴ部における障壁層の上方のゲート金属の堆積を示す図である。 別の代替ゲート・スタックを形成する別の方法を示す図であって、ゲート金属層の上方へのＰＷＦ層の堆積後の、結果として得られる構造を示す図である。 別の代替ゲート・スタックを形成する別の方法を示す図であって、ｎＦＥＴ部とｐＦＥＴ部とを有するゲート・スタックの形成を示す図である。 別の代替ゲート・スタックを形成する別の方法を示す図であって、キャップ層とスカベンジング層との露出部を除去するリソグラフィ・パターン形成およびエッチング・プロセス後の、結果として得られる構造体を示す図である。 別の代替ゲート・スタックを形成する別の方法を示す図であって、ゲート金属層の堆積後の、結果として得られる構造を示す図である。 別の代替ゲート・スタックを形成する別の方法を示す図であって、ゲート金属層の上方へのＰＷＦ層の堆積後の、結果として得られる構造を示す図である。 フィンＦＥＴデバイスの上面図を示す図である。 図２５の線Ｂ−Ｂに沿ったフィン上のゲート・スタックの切断図を示す図である。 図２５の線Ｃ−Ｃに沿ったフィン上のゲート・スタックの切断図を示す図である。 図１ないし図１１において上述した半導体デバイスを形成する方法のブロック図である。
本明細書に記載の方法および実施形態は、ＭＯＳＦＥＴデバイスにおける堅牢な調整可能ｎＦＥＴゲート・スタックを提供する。ＦＥＴデバイスでは、例えばＴｉＮおよびＴａＮなどの金属窒化物が、ｐＦＥＴデバイスにおける所望の閾値電圧（Ｖｔ）を実現するためのゲート・スタックにおける良好な仕事関数材料を提供する。ＦＥＴデバイスのスケールが縮小し続けるのに従い、性能目標を達成するためにフィンＦＥＴなどのマルチゲート・デバイスが使用されている。ＦＥＴデバイスのＶｔのばらつきを低減し、Ｖｔを制御するように仕事関数金属の均一な層を堆積させるために、原子層堆積（ＡＬＤ）が使用される。ＡＬＤを使用する置換金属ゲート作製プロセスにおいて、仕事関数金属の特性を変化させることはより困難になっている。
置換金属ゲート作製プロセスにおけるサーマル・バジェットに対する高ｋ誘電材料における酸素空乏の反応のため、未処理のＴｉＮまたはＴａＮをｐＦＥＴデバイスの仕事関数金属として使用すると、ｐＶｔが安定しなくなり、Ｖｔの制御が困難になることが、実験によりわかっている。
ｎＦＥＴデバイスの性能および信頼性は、Ｄ２または高圧アニーリング・プロセスを使用して改良することができる。しかし、ｐＦＥＴが例えばＴｉＮなどの従来の仕事関数金属を含む場合、このプロセスは不安定なｐＶｔにつながる可能性がある。
本明細書に記載の方法および実施形態は、例えばＴｉＮおよびＴａＮなどの単一の金属窒化物層とは異なり、ｐＶｔを規定し、調整するための比較的弱い酸素スカベンジ・スタックを備えるゲート・スタックを提供する。この弱い酸素スカベンジ・スタックは、堆積または一体化により形成することができ、例えばＴｉＮまたはＴａＮなどの障壁層と、ＴｉＡｌＣ、ＴｉＡｌ、Ａｌ、Ｔｉ、ＮｂＡｌおよびＴａＡｌＣなどの強い酸素スカベンジ材料とを含み得る。
特許請求の範囲および本明細書の解釈のために、以下の定義および略語を使用する。本明細書で使用する「備える（ｃｏｍｐｒｉｓｅｓ）、備えている（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅｓ）、含んでいる（ｉｎｃｌｕｄｉｎｇ）」、「有する（ｈａｓ）、有している（ｈａｖｉｎｇ）」、「含有する（ｃｏｎｔａｉｎｓ）または含有している（ｃｏｎｔａｉｎｉｎｇ）」という用語またはこれらの用語のその他の変化形は、非排他的包含をカバーすることを意図している。例えば、列挙されている要素を含む組成、混合物、プロセス、方法、物品または装置は、必ずしもそれらの要素のみには限定されず、明示的に列挙されていない他の要素、またはそのような組成、混合物、プロセス、方法、物品または装置に固有のその他の要素を含み得る。
本明細書で使用する、要素または構成要素の前の冠詞「ａ」および「ａｎ」は、その要素または構成要素のインスタンス（すなわち出現）数に関して非制限的であることを意図している。したがって、「ａ」または「ａｎ」は、１つまたは少なくとも１つを含むものと解釈すべきであり、要素または構成要素の単数形は、数字が明らかに単数を示していない限り、複数も含む。
本明細書で使用する「発明」または「本発明」という用語は、非限定的用語であり、特定の発明の単一の態様を指すことを意図したものではなく、本明細書および特許請求の範囲に記載されているすべての可能な態様を含む。
本明細書で使用する、採用されている本発明の成分、構成要素または反応物質の数量を修飾する「約（ａｂｏｕｔ）」という用語は、例えば、濃縮物または溶液を作製するために使用される典型的な測定および液体処理手順によって発生する可能性のある数量の変動を指す。また、変動は、測定手順における不注意による誤り、構成要素を作製するため、または方法を実行するめに採用した成分の製造、供給源または純度の相違などによっても発生することがある。一態様では、「約」という用語は、記載されている数値の１０％以内を意味する。別の態様では、「約」という用語は、記載されている数値の５％以内を意味する。さらに別の態様では、「約」という用語は、記載されている数値の１０、９、８、７、６、５、４、３、２または１％以内を意味する。
また、層、領域または基板など、ある要素が別の要素の「上に（ｏｎ）」または「上方に（ｏｖｅｒ）」あると言う場合、その要素は、その別の要素の直上にあってよく、または介在要素が存在してもよいものと理解されたい。それに対して、ある要素が別の要素の「直上」または「直接上方に」あるという場合、介在要素は存在せず、その要素は別の要素と接触している。
また、ある要素が別の要素に「接続される」または「結合される」という場合、その要素はその別の要素に直接接続または結合されることができ、または介在要素が存在してもよい。それに対して、ある要素が別の要素に「直接接続される」または「直接結合される」という場合、介在要素は存在しない。
図１ないし図１１に、例示のＦＥＴデバイスのゲート・スタックを形成する方法を示す。
図１は、基板１０２上に配置された半導体フィン１１２および１１４を備えた基板１０２の上面図を示す。図の実施形態では、基板１０２およびフィン１１２および１１４上に予めパターン形成された犠牲ゲート・スタック（図示せず）の除去後にフィン１１２および１１４のチャネル領域が露出している。犠牲ゲート・スタックの周囲にスペーサ材料１０４が形成されている。スペーサ材料１０４の周囲には、例えば酸化物またはその他の誘電材料などの絶縁材料が形成されている。図の実施形態では、フィン１１２は完成デバイスのチャネル領域とソース／ドレイン領域とを部分的に画定することになる。フィン１１２は、ｎＦＥＴデバイスを部分的に画定することとなり、フィン１１４はｐＦＥＴデバイスを部分的に画定することになる。ゲート・スタック（後述）は、ｎＦＥＴ部１０８とｐＦＥＴ部１１０の２つの部分に分割される。適合するフィン材料の非限定的な例としては、Ｓｉ（シリコン）、ひずみＳｉ、ＳｉＣ（炭化ケイ素）、Ｇｅ（ゲルマニウム）ＳｉＧｅ（シリコンゲルマニウム）、ＳｉＧｅＣ（シリコンゲルマニウム炭素）、Ｓｉ合金、Ｇｅ合金、ＧａＡｓ（ガリウムヒ素）、ＩｎＡｓ（インジウムヒ素）、ＩｎＰ（リン化インジウム）、またはこれらの任意の組み合わせが含まれる。
図の実施形態では、フィン１１２および１１４は、セミコンダクタ・オン・インシュレータ（semiconductor on insulator（ＳＯＩ））基板を使用することができるように絶縁層を含む基板１０２上に配置される。代替実施形態は、バルク半導体基板上にフィンを形成してもよい。
図２は、図１の線Ａ−Ａに沿った、フィン１１２および１１４と基板１０２との切断図を示す。
図３は、ゲートを通り、ゲートに対して平行な、ゲート・スタックの幅（長手方向）に沿った切断図を示す。簡略化のため、フィン１１２および１１４は、例示のゲート・スタックの形成をよりよく示すようにこれらの図面から省かれている。フィンＦＥＴデバイスの作製では、ゲート・スタックの各層がフィン１１２および１１４のチャネル領域の上方に沿うように配置される。本明細書に記載の実施形態は、フィンＦＥＴデバイスまたはその他のマルチゲート・デバイスには限定されず、例えばプレーナＦＥＴデバイス、ナノワイヤ・デバイス、トンネル・デバイスなどを作製するためにも使用可能である。そのようなプレーナＦＥＴデバイスの作製方式では、基板１０２は半導体材料を含み、ゲート・スタックは基板１０２上に同様にして形成されることになる。
図３では、置換金属ゲートの形成を開始するために、例えばＳｉＯ２またはＨｆＯ２を含み得る酸化物（誘電体）層３０２は、デバイスのチャネル領域の上方と、基板の一部の上とに堆積させ、アニールする。酸化物層３０２は、１０ないし１００オングストロームの厚さを有する。酸化物層３０２は、例えば、高アスペクト比プラズマ（high aspect ratio plasma（ＨＡＲＰ））、高温酸化膜（high temperature oxide（ＨＴＯ））、高密度プラズマ（high density plasma（ＨＤＰ））、または原子層堆積（atomic layer deposition（ＡＬＤ））プロセス、またはこれらの任意の組み合わせによって堆積させることができる。本明細書に記載の誘電体層３０２およびその後続の各層は、（上述の）フィン１１２の上方に沿うようにだけでなく、（図１の）スペーサ材料１０４の側壁にも沿うように、チャネル領域の上方に形成される。同様に、後に形成される層は、その前の層の外形に沿う。
例示の方法では、ｐＦＥＴスタックの形成の前にｎＦＥＴスタックが形成される。ｎＦＥＴスタックは強い酸素スカベンジ・スタックを含み、後で形成されるｐＦＥＴスタックは弱い酸素スカベンジ・スタックを含む。
単一の金属層を使用する場合のｎＦＥＴの強い酸素スカベンジ・スタックとｐＦＥＴとの１つの相違点は、金属酸化物を形成するためのエンタルピー変化が、ｎＦＥＴの方がｐＦＥＴよりもはるかに高いことである。例えば、ｎＦＥＴにはＡｌが使用され、ｐＦＥＴにはＮｉが使用される。一方、酸素スカベンジ・スタックは同じ材料および同じ構造で形成することができるが、異なる膜厚または異なる膜組成とすることができる。例えば、ＴｉＮ／ＴｉＡｌ／ＴｉＮスタックが、酸素スカベンジ・スタックとして使用される。これらの層が、ＴｉＡｌの厚さ以外は同様である場合、ＴｉＡｌをより厚くすることによってより強い酸素スカベンジ・スタックが形成されるが、ＴｉＡｌをより薄くすると弱い酸素スカベンジ・スタックが形成される。一方、ＴｉＡｌの厚さと最上部のＴｉＮの厚さとが同じである場合、最下部のＴｉＮの相違によって、より薄い最下部ＴｉＮを使用してより強い酸素スカベンジ・スタックを形成することができ、より厚い最下部ＴｉＮを使用してより弱い酸素スカベンジ・スタックを形成することができる。
図４を参照すると、酸化物層３０２の上方に障壁層４０２が形成される。障壁層４０２は、金属窒化物と金属炭化物、例えばＴｉＮ、ＴａＮ、ＴｉＣ、ＴａＣを含んでよく、例えば原子層堆積プロセスによって形成されてよい。
図５に、例えばＡＬＤプロセスを使用して、障壁層４０２の上方に例えばＴｉＡｌＣまたはＴｉＡｌ、Ｔｉ、Ａｌ、ＮｂＡｌＣなどのｎＦＥＴゲート金属５０２の層を堆積させた後の、結果として得られる構造を示す。
図６に、例えばＴｉＮなどの窒化物材料を含み得るキャップ層６０２の形成後の、結果として得られる構造を示す。
図７に、ゲート・スタックのｐＦＥＴ部１１０から、障壁層４０２とゲート金属層５０２とキャップ層６０２との一部を除去するパターン形成およびエッチング・プロセス後の、結果として得られる構造を示す。エッチング・プロセスは、例えば、酸化物層３０２の一部を露出させる反応性イオン・エッチングなどの、任意の適合するエッチング・プロセスまたはプロセスの組み合わせを含み得る。
図８に、例えば、酸化物層３０２の露出部上とキャップ層６０２上とに窒化物層８０２を堆積させるＡＬＤプロセスを使用する、窒化物層８０２の形成を示す。窒化物層８０２は、例えばＴｉＮまたはＴａＮとすることができる。
図９に、窒化物層８０２の上方への、例えばＴｉＡｌＣまたはＴｉＡｌ、Ｔｉ、Ａｌ、ＴｉＡｌＣ、ＮｂＡｌＣを含み得るスカベンジング層９０２の堆積を示す。スカベンジング層９０２と窒化物層８０２とは、弱い酸素スカベンジ・スタックを画定する。
図１０に、スカベンジング層９０２の上方にｐＦＥＴ仕事関数（ＰＷＦ）金属層１００２を堆積させた後の、結果として得られる構造を示す。ＰＷＦ層１００２は、例えば原子層堆積プロセスによって形成し得る、例えばＴｉＮまたはＴａＮ材料を含む。
図１１に、ＰＷＦ層１００２の露出部の上方にゲート電極１１０２を堆積させた後の、結果として得られる構造を示す。ゲート電極１１０２は、例えば、比較的低温の充填堆積プロセスの後に、化学機械研磨（ＣＭＰ）などの平坦化プロセスを使用して形成されたタングステンを含み得る。
図１１に、ｎＦＥＴ部１０８とｐＦＥＴ部１１０とを含むゲート・スタック１１００の例示の一実施形態を示す。
図１２ないし図１５に、ゲート・スタックの代替実施形態を形成する別の例示の方法を示す。
図１２に、ｎＦＥＴ部１０８とｐＦＥＴ部１１０とを有するゲート・スタックの形成を示す。ゲート・スタックの作製は、基板またはフィン上への酸化物（誘電体）層３０２の堆積から始まり、酸化物層３０２上に窒化物層８０２が堆積される。窒化物層８０２の上方に、例えばＴｉＡｌＣまたはＴｉＡｌ、Ｔｉ、Ａｌ、ＴｉＡｌＣ、ＮｂＡｌＣなどのｎＦＥＴゲート金属５０２の層を堆積させ、ゲート金属５０２の上方に例えばＴｉＮを含み得るキャップ層６０２を堆積させる。
図１３に、ｐＦＥＴ部１１０の窒化物層８０２を露出させるためにｐＦＥＴ部１１０からキャップ層６０２とゲート金属５０２との露出部を除去する、リソグラフィ・パターン形成および例えば反応性イオン・エッチングなどのエッチング・プロセス後の、結果として得られる構造を示す。
図１４に、ｐＦＥＴ部における窒化物層８０２の上方とｎＦＥＴ部１０８におけるキャップ層６０２の上方への、例えばＴｉＡｌＣまたはＴｉＡｌ、Ｔｉ、Ａｌ、ＴｉＡｌＣ、ＮｂＡｌＣを含み得るスカベンジング層９０２の堆積を示す。
図１５に、スカベンジング層９０２の上方にＰＷＦ層１００２を堆積させた後の、結果として得られる構造を示す。ＰＷＦ層１００２を堆積させた後、上述と同様にしてＰＷＦ層１００２の上方にゲート電極１１０２を形成し、例えば化学機械研磨などの適合する平坦化プロセスを使用して平坦化する。
図１５に、ｎＦＥＴ部１０８とｐＦＥＴ部１１０とを含むゲート・スタック１５００の例示の一実施形態を示す。
図１６ないし図２０に、別の代替ゲート・スタックを形成する別の方法を示す。
図１６に、ｎＦＥＴ部１０８とｐＦＥＴ部１１０とを有するゲート・スタックの形成を示す。この例示のゲート・スタックの作製は、基板またはフィン上への酸化物（誘電体）層３０２の堆積から始まり、酸化物層３０２上に窒化物層８０２を堆積させる。例えばＴｉＡｌＣまたはＴｉＡｌ、Ｔｉ、Ａｌ、ＴｉＡｌＣ、ＮｂＡｌＣを含み得るスカベンジング層９０２を、窒化物層８０２の上方に堆積させる。例えばＴｉＮを含み得るキャップ層６０２を、スカベンジング層９０２の上方に堆積させる。
図１７に、ｎＦＥＴ部１０８における酸化物層３０２の一部を露出させる、ゲート・スタックのｎＦＥＴ部１０８からキャップ層６０２とスカベンジング層９０２と窒化物層８０２との露出部分を除去するリソグラフィ・パターン形成およびエッチング・プロセス後の、結果として得られる構造を示す。
図１８に、ｎＦＥＴ部１０８における酸化物層３０２とｐＦＥＴ領域１１０におけるキャップ層６０２との上方に堆積させる障壁層４０２の堆積を示す。
図１９に、ｎＦＥＴ部１０８とｐＦＥＴ部１１０とにおける障壁層４０２の上方へのゲート金属５０２の堆積を示す。
図２０に、ゲート金属層５０２の上方へのＰＷＦ層１００２の堆積後の、結果として得られる構造を示す。ＰＷＦ層１００２の形成後に、上述と同様にしてＰＷＦ層１００２の上方にゲート電極１１０２が形成され、例えば化学機械研磨などの適合する平坦化プロセスを使用して平坦化される。
図２０は、ｎＦＥＴ部１０８とｐＦＥＴ部１１０とを含むゲート・スタック２０００の別の代替実施形態を示す。
図２１ないし図２４に、別の代替ゲート・スタックを形成する別の方法を示す。
図２１は、上述の図１６と類似しており、ｎＦＥＴ部１０８とｐＦＥＴ部１１０とを有するゲート・スタックの形成を示す。この例示のゲート・スタックの作製は、基板またはフィン上への酸化物（誘電体）層３０２の堆積から始まり、酸化物層３０２上に窒化物層８０２を堆積させる。例えば、ＴｉＡｌＣまたはＴｉＡｌ、Ｔｉ、Ａｌ、ＴｉＡｌＣ、ＮｂＡｌＣを含み得るスカベンジング層９０２を、窒化物層８０２の上方に堆積させる。例えばＴｉＮを含み得るキャップ層６０２を、スカベンジング層９０２の上方に堆積させる。
図２２に、ゲート・スタックのｎＦＥＴ部１０８から、キャップ層６０２とスカベンジング層９０２との露出部を除去するリソグラフィ・パターン形成およびエッチング・プロセス後の、結果として得られる構造を示す。エッチング・プロセスは、ゲート・スタックのｎＦＥＴ部１０８における窒化物層８０２を露出させる。
図２３に、ゲート・スタックのｎＦＥＴ部１０８における窒化物層８０２の上方とｐＦＥＴ部１１０におけるキャップ層６０２の上方へのゲート金属層５０２の堆積後の、結果として得られる構造を示す。
図２４に、ゲート金属層５０２の上方へのＰＷＦ層１００２の堆積後の、結果として得られる構造を示す。ＰＷＦ層１００２の堆積に続いて、上述と同様にしてＰＷＦ層１００２の上方にゲート電極１１０２が形成され、例えば化学機械研磨などの適合する平坦化プロセスを使用して平坦化される。
図２４は、ｎＦＥＴ部１０８とｐＦＥＴ部１１０とを含む別の代替ゲート・スタック２４００を示す。
図２５に、フィンＦＥＴデバイスの実施形態の上面図を示す。なお、フィン１１２および１１４は基板１０２上に配置されている。ゲート・スタック２４００は、フィン１１２および１１４のチャネル領域の上方に配置されている。フィン１１２および１１４は、例えばイオン注入プロセスまたはエピタキシャル成長プロセスによって形成することができるソース／ドレイン領域２５０２を含む。図２５に示す実施形態は、ゲート・スタック２４００を含むが、フィン１１２および１１４の上方に上述のようなゲート・スタック１１００、１５００または２０００のいずれでも形成することができる。代替として、ゲート・スタック１１００、１５００、２０００または２４００は、半導体基板によって部分的に画定し得るソース領域およびドレイン領域を有するプレーナＦＥＴを形成するために、半導体基板上に形成することができる。
図２６に図２５の線Ｂ−Ｂに沿った、フィン１１２上のゲート・スタック２４００の切断図を示す。図２７に、図２５の線Ｃ−Ｃに沿った、フィン１１４上のゲート・スタック２４００の切断図を示す。
図２８に、図１ないし図１１における上述の半導体デバイスを形成する方法のブロック図を示す。図２８を参照すると、ブロック２８０２で、デバイスのチャネル領域の上方に第１の誘電体層を形成する。ブロック２８０４で、第１の誘電体層の上方に障壁層を形成する。ブロック２８０６で、障壁層の上方に第１のゲート金属層を形成する。ブロック２８０８で、第１の金属層の上方にキャップ層を形成する。ブロック２８１０で、ゲート・スタックのｐ型電界効果トランジスタ（ｐＦＥＴ）領域における第１の誘電体層の一部を露出させるために、障壁層と第１のゲート金属層とキャップ層との一部を除去する。ブロック２８１２で、キャップ層と第１の誘電体層との露出部上に、第１の窒化物層を堆積させる。ブロック２８１４で、第１の窒化物層上にスカベンジング層を堆積させる。ブロック２８１６で、スカベンジング層上に第２の窒化物層を堆積させる。ブロック２８１８で、第２の窒化物層上にゲート電極材料を堆積させる。
本明細書に記載の方法および実施形態は、例えばＴｉＮおよびＴａＮなどの単一の金属窒化物層とは異なり、ｐＶｔを規定し、調整するために比較的弱い酸素スカベンジ・スタックを備えたゲート・スタックを提供する。この弱い酸素スカベンジ・スタックは、堆積または一体化によって形成することができ、例えば、ＴｉＮまたはＴａＮなどの障壁層と、ＴｉＡｌＣまたはＴｉＡｌ、Ｔｉ、Ａｌ、ＴｉＡｌＣ、ＮｂＡｌＣなどの強い酸素スカベンジ材料とを含み得る。
本発明の様々な実施形態の説明は例示のために示したものであり、網羅的であること、または開示している実施形態に限定することを意図したものではない。当業者には、記載されている実施形態の範囲から逸脱することなく多くの変更および変形が明らかであろう。本明細書で使用されている用語は、実施形態の原理、実用化、または市場に見られる技術の技術的改良を最もよく説明するため、または、他の当業者が本明細書に開示されている実施形態を理解することができるようにするために選定されたものである。

Claims (16)

  1. 半導体デバイスのゲート・スタックを作製する方法であって、
    前記半導体デバイスのチャネル領域の上方に第１の誘電体層を形成することと、
    前記第１の誘電体層の上方に第１の窒化物層を形成することと、
    前記第１の窒化物層の上方に第１のゲート金属層を形成することと、
    前記第１のゲート金属層の上方にキャップ層を形成することと、
    前記ゲート・スタックのｐ型電界効果トランジスタ（ｐＦＥＴ）領域における前記第１の窒化物層の一部を露出させるために、前記キャップ層と前記第１のゲート金属層との一部を除去することと、
    前記第１の窒化物層と前記キャップ層との上にスカベンジング層を堆積させることと、
    前記スカベンジング層上に第２の窒化物層を堆積させることと、
    前記第２の窒化物層上にゲート電極材料を堆積させることと
    を含む方法。
  2. 前記第１の誘電体層は、酸化物材料を含む、請求項１に記載の方法。
  3. 前記第１のゲート金属層はＴｉＡｌＣを含む、請求項１又は２に記載の方法。
  4. 前記第１のゲート金属層はＴｉＡｌを含む、請求項１又は２に記載の方法。
  5. 前記第１の窒化物層はＴｉＮを含む、請求項１乃至４のいずれかに記載の方法。
  6. 前記第１の窒化物層はＴａＮを含む、請求項１乃至４のいずれかに記載の方法。
  7. 前記第２の窒化物層はＴｉＮを含む、請求項１乃至６のいずれかに記載の方法。
  8. 前記ゲート電極材料はＷを含む、請求項１乃至７のいずれかに記載の方法。
  9. 前記ゲート・スタックを形成する前に、前記ゲート・スタックに隣接するソース／ドレイン領域を形成することをさらに含む、請求項１乃至８のいずれかに記載の方法。
  10. 前記ゲート・スタックを形成する前に、
    前記半導体デバイスの前記チャネル領域の上方に犠牲ゲート・スタックを形成することと、
    前記犠牲ゲート・スタックの側壁に沿ってスペーサを形成することと、
    前記犠牲ゲート・スタックに隣接して前記半導体デバイスのソース／ドレイン領域を形成することと、
    前記スペーサの周囲に絶縁材料の層を形成することと、
    前記半導体デバイスの前記チャネル領域を露出させるために前記犠牲ゲート・スタックを除去することと
    をさらに含む、請求項１乃至９のいずれかに記載の方法。
  11. 半導体デバイスであって、前記半導体デバイスのチャネル領域の上方に配置されたゲート・スタックを含み、前記ゲート・スタックはｎ型電界効果トランジスタ（ｎＦＥＴ）部を含み、
    前記ｎＦＥＴ部は、
    基板上に配置された誘電体層と、
    前記誘電体層上に配置された第１の窒化物層と、
    前記第１の窒化物層上に配置された第１のゲート金属層と、
    前記第１のゲート金属層上に配置されたキャップ層と、
    前記キャップ層上に配置されたスカベンジング層と、
    前記スカベンジング層上に配置された第２の窒化物層と、
    前記第２の窒化物層上に配置されたゲート電極と
    を含む、半導体デバイス。
  12. ｐ型電界効果トランジスタ（ｐＦＥＴ）部をさらに含み、前記ｐＦＥＴ部は、
    前記基板上に配置された前記誘電体層と、
    前記誘電体層上に配置された前記第１の窒化物層と、
    前記第１の窒化物層上に配置された前記スカベンジング層と、
    前記スカベンジング層上に配置された前記第２の窒化物層と、
    前記第２の窒化物層上に配置された前記ゲート電極と
    を含む、請求項１１に記載の半導体デバイス。
  13. 前記誘電体層は酸化物材料を含む、請求項１１又は１２に記載の半導体デバイス。
  14. 前記ゲート電極はＷを含む、請求項１１乃至１３のいずれかに記載の半導体デバイス。
  15. 前記ゲート・スタックに隣接して配置されたソース／ドレイン領域をさらに含む、請求項１１乃至１４のいずれかに記載の半導体デバイス。
  16. 前記半導体デバイスの前記チャネル領域は、前記基板上に配置された半導体フィンによって部分的に画定される、請求項１１乃至１５のいずれかに記載の半導体デバイス。
JP2018535118A 2016-01-15 2016-11-22 半導体デバイスのゲート・スタック作製方法および半導体デバイス Active JP6681471B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/996,572 US9859169B2 (en) 2016-01-15 2016-01-15 Field effect transistor stack with tunable work function
US14/996,572 2016-01-15
PCT/IB2016/057033 WO2017122066A1 (en) 2016-01-15 2016-11-22 Field effect transistor stack with tunable work function

Publications (2)

Publication Number Publication Date
JP2019503585A JP2019503585A (ja) 2019-02-07
JP6681471B2 true JP6681471B2 (ja) 2020-04-15

Family

ID=59310867

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018535118A Active JP6681471B2 (ja) 2016-01-15 2016-11-22 半導体デバイスのゲート・スタック作製方法および半導体デバイス

Country Status (6)

Country Link
US (3) US9859169B2 (ja)
JP (1) JP6681471B2 (ja)
CN (1) CN108475693B (ja)
DE (1) DE112016004645T5 (ja)
GB (1) GB2562945B (ja)
WO (1) WO2017122066A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9859169B2 (en) 2016-01-15 2018-01-02 International Business Machines Corporation Field effect transistor stack with tunable work function
TWI713117B (zh) * 2017-01-05 2020-12-11 聯華電子股份有限公司 製作金屬閘極結構的方法
CN112635401A (zh) * 2019-09-24 2021-04-09 长鑫存储技术有限公司 晶体管的形成方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130032886A1 (en) 2011-08-01 2013-02-07 International Business Machines Corporation Low Threshold Voltage And Inversion Oxide Thickness Scaling For A High-K Metal Gate P-Type MOSFET
US8114739B2 (en) * 2009-09-28 2012-02-14 Freescale Semiconductor, Inc. Semiconductor device with oxygen-diffusion barrier layer and method for fabricating same
US8440520B2 (en) * 2011-08-23 2013-05-14 Tokyo Electron Limited Diffused cap layers for modifying high-k gate dielectrics and interface layers
US9337303B2 (en) 2011-09-24 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate stack having TiAICN as work function layer and/or blocking/wetting layer
US8716088B2 (en) 2012-06-27 2014-05-06 International Business Machines Corporation Scavenging metal stack for a high-K gate dielectric
KR101913434B1 (ko) * 2012-06-29 2018-10-30 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
US9093558B2 (en) * 2012-08-24 2015-07-28 International Business Machines Corporation Integration of multiple threshold voltage devices for complementary metal oxide semiconductor using full metal gate
US9496143B2 (en) 2012-11-06 2016-11-15 Globalfoundries Inc. Metal gate structure for midgap semiconductor device and method of making same
US8778789B2 (en) 2012-11-30 2014-07-15 GlobalFoundries, Inc. Methods for fabricating integrated circuits having low resistance metal gate structures
US8932923B2 (en) 2013-02-19 2015-01-13 Globalfoundries Inc. Semiconductor gate structure for threshold voltage modulation and method of making same
US9190409B2 (en) 2013-02-25 2015-11-17 Renesas Electronics Corporation Replacement metal gate transistor with controlled threshold voltage
US8802527B1 (en) 2013-03-15 2014-08-12 International Business Machines Corporation Gate electrode optimized for low voltage operation
US9012319B1 (en) * 2013-11-01 2015-04-21 Globalfoundries Inc. Methods of forming gate structures with multiple work functions and the resulting products
KR102190673B1 (ko) 2014-03-12 2020-12-14 삼성전자주식회사 중간갭 일함수 금속 게이트 전극을 갖는 반도체 소자
US10109534B2 (en) 2014-03-14 2018-10-23 Applied Materials, Inc. Multi-threshold voltage (Vt) workfunction metal by selective atomic layer deposition (ALD)
TWI653762B (zh) * 2014-10-08 2019-03-11 聯華電子股份有限公司 具有金屬閘極之半導體元件之製作方法
KR102358318B1 (ko) * 2015-06-04 2022-02-04 삼성전자주식회사 멀티 일함수 게이트 패턴들을 갖는 반도체 소자
US10458018B2 (en) * 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US9859169B2 (en) 2016-01-15 2018-01-02 International Business Machines Corporation Field effect transistor stack with tunable work function

Also Published As

Publication number Publication date
US20180047640A1 (en) 2018-02-15
GB201812599D0 (en) 2018-09-19
US10312157B2 (en) 2019-06-04
US9859169B2 (en) 2018-01-02
DE112016004645T5 (de) 2018-06-28
CN108475693A (zh) 2018-08-31
GB2562945B (en) 2020-08-12
GB2562945A (en) 2018-11-28
JP2019503585A (ja) 2019-02-07
WO2017122066A1 (en) 2017-07-20
US20180047639A1 (en) 2018-02-15
CN108475693B (zh) 2021-12-24
US10249543B2 (en) 2019-04-02
US20170207131A1 (en) 2017-07-20

Similar Documents

Publication Publication Date Title
US9640436B1 (en) MOSFET with asymmetric self-aligned contact
US7763510B1 (en) Method for PFET enhancement
US9431399B1 (en) Method for forming merged contact for semiconductor device
US11031301B2 (en) Gate formation scheme for n-type and p-type transistors having separately tuned threshold voltages
US9773709B2 (en) Forming CMOSFET structures with different contact liners
US9640536B2 (en) Method to make dual material finFET on same substrate
US9515141B1 (en) FinFET device with channel strain
JP6930979B2 (ja) 半導体デバイスのゲート・スタック作製方法および半導体デバイス
JP6681471B2 (ja) 半導体デバイスのゲート・スタック作製方法および半導体デバイス
JP6817312B2 (ja) 半導体デバイスのゲート・スタック作製方法および半導体デバイス
US9793161B2 (en) Methods for contact formation for 10 nanometers and beyond with minimal mask counts
US10079182B2 (en) Field effect transistor gate stack
CN107437527B (zh) 使用硅化物的通过接触部
US11322602B2 (en) Vertical field-effect transistor (VFET) devices and methods of forming the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200317

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200323

R150 Certificate of patent or registration of utility model

Ref document number: 6681471

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150