JP6676454B2 - スイッチング回路、d級アンプの駆動回路、電子機器、スイッチング電源 - Google Patents

スイッチング回路、d級アンプの駆動回路、電子機器、スイッチング電源 Download PDF

Info

Publication number
JP6676454B2
JP6676454B2 JP2016085329A JP2016085329A JP6676454B2 JP 6676454 B2 JP6676454 B2 JP 6676454B2 JP 2016085329 A JP2016085329 A JP 2016085329A JP 2016085329 A JP2016085329 A JP 2016085329A JP 6676454 B2 JP6676454 B2 JP 6676454B2
Authority
JP
Japan
Prior art keywords
voltage
circuit
current
transistor
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016085329A
Other languages
English (en)
Other versions
JP2017195535A (ja
Inventor
貴如 指宿
貴如 指宿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2016085329A priority Critical patent/JP6676454B2/ja
Publication of JP2017195535A publication Critical patent/JP2017195535A/ja
Application granted granted Critical
Publication of JP6676454B2 publication Critical patent/JP6676454B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Emergency Protection Circuit Devices (AREA)
  • Protection Of Static Devices (AREA)
  • Amplifiers (AREA)

Description

本発明は、ハイサイドトランジスタを有するスイッチング回路に関し、特にその地絡保護技術に関する。
オーディオ用のD級アンプ、DC/DCコンバータ、インバータ回路、整流回路は、スイッチング回路を備える。図1は、スイッチング回路の回路図である。スイッチング回路100rは、パワートランジスタであるハイサイドトランジスタM1と、ローサイドトランジスタM2と、ハイサイドトランジスタM1およびローサイドトランジスタM2を駆動するハイサイドドライバ102およびローサイドドライバ104と、を備える。
ハイサイドトランジスタM1は、出力端子OUTと電源ライン106の間に設けられ、ローサイドトランジスタM2は、出力端子OUTと接地ライン(下側電源ライン)108の間に設けられる。ハイサイドトランジスタM1がオン、ローサイドトランジスタM2がオフの状態において、OUT端子の電圧VOUTは、ハイレベル電圧VDDとなり、ハイサイドトランジスタM1がオフ、ローサイドトランジスタM2がオンの状態において、OUT端子の電圧VOUTは、ローレベル電圧VGNDとなる。
ブートストラップキャパシタCBSTは図示しない充電回路と共にブートストラップ回路を形成しており、ブートストラップライン110に、ハイサイドトランジスタM1をターンオンさせるのに必要なハイレベル電圧VBSTを発生させる。
このようなスイッチング回路100rにおいて、OUT端子が経路2を介して地絡すると、ハイサイドトランジスタM1がオンの区間に、ハイサイドトランジスタM1を介して大電流が流れ、発熱や故障の原因となり得る。そこでスイッチング回路100rには、地絡検出のための地絡検出回路200rが設けられる。
地絡検出回路200rは、ハイサイドトランジスタM1がオンの期間において、出力電圧VOUTが接地電圧付近まで低下しているときに、地絡状態と判定する。たとえば地絡検出回路は、ハイサイドトランジスタM1のゲート信号VG1と出力電圧VOUTを監視し、ゲート信号VG1がハイレベルの期間を検出区間とし、検出区間の間に出力電圧VOUTがあるしきい値電圧より低い状態が発生すると、地絡検出信号S1をアサート(たとえばハイレベル)する。
特開2012−231224号公報 特開2009−170987号公報
本発明者は、図1の地絡検出回路200rについて検討した結果、以下の課題を認識するに至った。ハイサイドトランジスタM1およびローサイドトランジスタM2のスイッチング周波数が高くなると検出区間が短くなり、地絡検出が困難となる。
また地絡検出回路200rは、ハイサイドトランジスタM1およびローサイドトランジスタM2のスイッチングに起因するノイズの影響を受ける。特にスイッチング周波数が高くなると、寄生容量を経由したノイズの影響が顕著となり、地絡状態を誤検出するおそれがある。
本発明はかかる状況においてなされたものであり、そのある態様の例示的な目的のひとつは、地絡状態を検出可能なスイッチング回路の提供にある。
本発明のある態様は、スイッチング回路に関する。スイッチング回路は、電源ラインと出力端子の間に設けられたハイサイドトランジスタと、ハイサイドトランジスタを駆動するハイサイドドライバと、出力端子の地絡状態を検出する地絡検出回路と、を備える。地絡検出回路は、ハイサイドトランジスタの両端間の第1電圧を、接地電圧基準の第2電圧に変換する変換回路と、第2電圧にもとづいて地絡状態を検出する判定回路と、ハイサイドトランジスタのオフ期間に、第2電圧を所定電圧にリセットしまたは固定するリセット回路と、を備える。
地絡状態が発生すると、ハイサイドトランジスタのオン区間において、その両端間の第1電圧が大きくなり、したがって第2電圧が増加する。したがって、判定回路は接地電圧基準の第2電圧にもとづいて地絡状態を検出できる。
ここで、ハイサイドトランジスタのスイッチングにより発生するノイズは、第2電圧に重畳されうる。ハイサイドトランジスタがオフするたびに、第2電圧をリセットし、あるいは電圧を固定しておくことにより、ノイズの影響を排除することができ、ノイズによって判定回路が地絡状態を誤検出するのを防止できる。
変換回路は、ハイサイドトランジスタの両端間の第1電圧に応じた第1電流を生成する電圧/電流変換回路と、第1電流を折り返し、第2電流を生成するカレントミラー回路と、第2電流を接地電圧基準の第2電圧に変換する電流/電圧変換回路と、を含んでもよい。
電圧/電流変換回路と電流/電圧変換回路は、同一の回路構成を含んでもよい。これにより、電圧/電流変換の利得と、電流/電圧変換の利得を整合させることができ、また製造バラツキの影響を低減できる。
リセット回路は、電流/電圧変換回路の出力と接地ラインの間に設けられたスイッチと、ハイサイドトランジスタのゲート信号に応じた論理で、スイッチを制御するスイッチ制御部と、を含んでもよい。これにより、ハイサイドトランジスタがオフするごとに、第2電圧を接地電圧にリセットし、あるいは固定できる。
電圧/電流変換回路は、ハイサイドトランジスタと並列な経路上に、直列に設けられた第1トランジスタおよび第1抵抗と、第1抵抗の両端間の電圧を第1電流に変換する変換部と、を含んでもよい。これにより、ハイサイドトランジスタがオンの間にのみ、第1電流を発生させることができる。
変換部は、制御端子、第1端子、第2端子を有し、制御端子に第1トランジスタと第1抵抗の接続点の電位が入力され、第1端子がカレントミラー回路と接続される第2トランジスタと、第2トランジスタの第2端子と出力端子の間に設けられる第2抵抗と、を含んでもよい。第2トランジスタに流れる電流が、第1電流であってもよい。
電流/電圧変換回路は、制御端子、第1端子、第2端子を有し、第2電流の経路上に設けられており、制御端子と第1端子の間が結線される第3トランジスタと、第3トランジスタの第2端子と接地ラインの間に設けられた第3抵抗と、を含んでもよい。第3トランジスタの第1端子の電圧が、第2電圧であってもよい。
地絡検出回路は、第2電流の経路上に設けられ、ゲートが出力端子と接続されるMOSFET(Metal Oxide Semiconductor Field Effect Transistor)をさらに備えてもよい。これにより、カレントミラー回路のミラー比を安定化できる。
ハイサイドトランジスタは、NチャンネルMOSFETであり、カレントミラー回路は、ブートストラップラインに接続されてもよい。
判定回路は、第2電圧を所定のしきい値と比較するコンパレータと、コンパレータの出力を受け、地絡検出信号を生成するフィルタと、を含んでもよい。これにより、地絡状態において、所定レベルとなる地絡検出信号を生成できる。
スイッチング回路は、出力端子と接地ラインの間に設けられたローサイドトランジスタと、ローサイドトランジスタを駆動するローサイドドライバと、をさらに備えてもよい。
スイッチング回路は、ひとつの半導体基板に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を1つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。
本発明の別の態様は、D級アンプの駆動回路に関し、この駆動回路は上述のいずれかのスイッチング回路を備える。本発明の別の態様は、電子機器に関し、この電子機器はD級アンプを備える。本発明の別の態様は、スイッチング電源に関し、スイッチング電源は上述のスイッチング回路を備える。
本発明の別の態様は、D級アンプの駆動回路に関する。D級アンプは、電源ラインと出力端子の間に設けられたハイサイドトランジスタと、出力端子と接地ラインの間に設けられたローサイドトランジスタと、を備える。駆動回路は、入力オーディオ信号に応じたパルス信号を生成するパルス変調器と、パルス信号に応じてハイサイドトランジスタを駆動するハイサイドドライバと、パルス信号に応じてローサイドトランジスタを駆動するハイサイドドライバと、出力端子の地絡状態を検出する地絡検出回路と、を備える。地絡検出回路は、ハイサイドトランジスタの両端間の第1電圧を、接地電圧基準の第2電圧に変換する変換回路と、第2電圧にもとづいて、地絡状態を検出する判定回路と、ハイサイドトランジスタのオフ期間に、第2電圧を所定電圧にリセットし、または固定するリセット回路と、を備える。
本発明の別の態様は、電子機器に関する。電子機器は、電気音響変換素子と接続されるD級アンプと、D級アンプを駆動する上述の駆動回路と、を備えてもよい。
なお、以上の構成要素の任意の組み合わせや、本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
本発明のある態様によれば、地絡状態を検出できる。
スイッチング回路の回路図である。 実施の形態に係るスイッチング回路の回路図である。 図2のスイッチング回路の基本動作を説明する波形図である。 図4(a)、(b)はスイッチングノイズの影響を説明する図である。 図5(a)、(b)は、正常時においてリセット回路を動作させたときの波形図である。 地絡検出回路の構成例を示す回路図ある。 図6の地絡検出回路のさらに詳細な回路図である。 D級アンプICを備える電子機器の回路図である。 DC/DCコンバータ制御回路を備えるスイッチング電源の回路図である。
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
本明細書において、「部材Aが、部材Bと接続された状態」とは、部材Aと部材Bが物理的に直接的に接続される場合のほか、部材Aと部材Bが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
図2は、実施の形態に係るスイッチング回路100の回路図である。スイッチング回路100は、その主要部が、ひとつの集積回路(IC)300に集積化されている。
IC300の出力端子(ピン)OUTには、図示しない負荷が接続される。負荷の種類は特に限定されず、スイッチング回路100の用途に応じてさまざまである。接地端子GNDは接地され、電源端子VCCには、電源電圧VCCが供給される。またブートストラップ端子BSTとOUT端子の間には、ブートストラップキャパシタCBSTが接続される。
スイッチング回路100の出力段101は、プッシュプル形式であり、NチャンネルMOSFETであるハイサイドトランジスタM1およびローサイドトランジスタM2を備える。ハイサイドトランジスタM1は、電源ライン106とOUT端子の間に設けられる。ハイサイドドライバ102は、図示しない制御回路からの制御信号Sに応じて、ハイサイドトランジスタM1を駆動する。ブートストラップ(BST)ライン110には、整流素子であるダイオードD1を介して、直流電圧VDCが供給されている。直流電圧VDCによってブートストラップキャパシタCBSTが充電され、BSTラインの電圧VBSTは、VOUT+VDCとなる。ハイサイドドライバ102は、BSTラインの電圧VBSTがハイレベル、OUT端子の電圧VOUTがローレベルであるゲート電圧VG1を生成する。
ローサイドトランジスタM2は、OUT端子と接地ライン108の間に設けられる。ローサイドドライバ104は、制御回路からの制御信号Sに応じてローサイドトランジスタM2を駆動する。
地絡検出回路200は、OUT端子の地絡状態を検出する。地絡検出回路200は、変換回路210、判定回路220、リセット回路230を備える。変換回路210は、ハイサイドトランジスタM1のオン期間TONにおいて、両端間の第1電圧(ドレインソース間電圧)V1を、接地電圧VGNDを基準とする第2電圧V2に変換する。ハイサイドトランジスタM1のオフ期間TOFFの間、第2電圧V2はゼロ(あるいはその他の既知の電圧)である。判定回路220は、第2電圧V2にもとづいて地絡状態を検出する。たとえば判定回路220は、第2電圧V2の振幅あるいは電圧レベルが、所定のしきい値VTHを超えたときに、地絡状態と判定することができるが、その判定手法も限定されない。
判定回路220が地絡状態を検出すると、適切な保護措置が採られる。たとえばハイサイドトランジスタM1およびローサイドトランジスタM2のスイッチングを停止し、それらをオフ状態で固定してもよい。また外部の回路に地絡状態を通知してもよい。
リセット回路230は、ハイサイドトランジスタM1のオフ期間に、第2電圧V2を所定電圧にリセットし、あるいは固定する。所定電圧は、判定回路220が、地絡状態を検出するためのしきい値VTHより低く定められる。回路構成の簡素化を考慮すると、所定電圧は接地電圧VGNDであることが好ましいがそれには限定されない。リセット回路230は、ハイサイドトランジスタM1のゲート信号VG1あるいは制御信号S、あるいはそれらと同一あるいは反転の論理レベルを有するその他の信号にもとづいて、活性化(オン)し、活性化状態において第2電圧V2をリセット(もしくは固定)してもよい。なお、信号の伝搬遅延等を考慮すると、ハイサイドトランジスタM1のゲート信号VG1をトリガとして第2電圧V2をリセットする構成とするのが最も好適である。
以上がスイッチング回路100の構成である。続いてその動作を説明する。はじめにスイッチング回路100の基本動作を説明する。ここでは基本動作を明確とするために、ひとまずノイズの影響を無視し、またリセット回路230も無視するものとする。
図3は、図2のスイッチング回路100の基本動作を説明する波形図である。本明細書において参照する波形図やタイムチャートの縦軸および横軸は、理解を容易とするために適宜拡大、縮小したものであり、また示される各波形も、理解の容易のために簡略化され、あるいは誇張もしくは強調されている。
時刻t0より前は、正常(非地絡)状態を示す。正常状態では、ハイサイドトランジスタM1のオン区間TONにおいて、ハイサイドトランジスタM1の両端間の電圧V1はRON×IOUTであり、非常に小さくなる。IOUTは出力電流、RONはハイサイドトランジスタM1のオン抵抗である。したがって、第2電圧V2も実質的にゼロとなり、しきい値VTHより低い状態を維持するため、地絡検出信号S1は正常を示すレベル(たとえばローレベル)となる。
時刻t0に地絡が発生する。地絡状態では、出力電圧VOUTが0V付近に固定される。したがってハイサイドトランジスタM1のオン区間TONにおける第1電圧V1は、電源電圧VCCと実質的に等しくなる。その結果、第2電圧V2は、しきい値VTHを超える振幅を有するパルス信号となる。判定回路220は、このときの第2電圧V2に応答して、地絡検出信号S1を異常を示すレベル(たとえばハイレベル)とする。
続いて、スイッチングノイズの影響を説明する。ハイサイドトランジスタM1およびローサイドトランジスタM2がスイッチングすることにより、スイッチングと同期したノイズが発生し、電源ライン106や接地ライン108、図示しない寄生容量などを経由して、第2電圧V2に重畳され、地絡状態の誤検出の要因となり得る。図4(a)、(b)は、スイッチングノイズの影響を説明する図である。いずれも正常状態を示しているが、スイッチング周波数が異なっている。リセット回路230は停止状態としている。ハイサイドトランジスタM1がターンオフおよびローサイドトランジスタM2のターンオンにより出力電圧VOUTがローレベル電圧VGNDに変化するときに、スイッチングノイズNSWが第2電圧V2に重畳され、第2電圧V2が跳ね上がる。そしてある時定数で第2電圧V2は低下していく。図4(a)のようにスイッチング周波数が低い状態では、第2電圧V2の実効値(たとえば平均レベル)はしきい値VTHを下回るため、地絡状態の誤検出は発生しにくい。ところが、図4(b)に示すようにスイッチング周波数が高くなると、ノイズの影響で跳ね上がった第2電圧V2が十分低くなる前に、次のサイクルのノイズが重畳される。その結果、第2電圧V2の実効値がしきい値VTHを上回ることとなり、地絡状態の誤検出が発生する。
図2のリセット回路230は、図4(b)に示す地絡状態の誤検出を防止する。図5(a)、(b)は、正常時においてリセット回路230を動作させたときの波形図である。図5(a)の動作例では、ハイサイドトランジスタM1のオン期間TONごとに、リセット回路230がハイサイドトランジスタM1のターンオフと同時に活性化し、そのリセット動作が有効となる。リセット回路230が活性化すると、第2電圧V2が所定電圧(接地電圧)に固定されるため、実線で示すようにノイズによる跳ね上がりが抑制される。
あるいは、図5(b)の動作例では、ハイサイドトランジスタM1のターンオフに遅れてリセット回路230が活性化する。この場合、第2電圧V2はノイズの影響で跳ね上がるが、その後、直ちにリセット回路230のリセット動作により、第2電圧V2が接地電圧に初期化される。したがって第2電圧V2の実効値はしきい値VTHより低く抑えられ、地絡状態の誤検出が抑制される。
以上がスイッチング回路100の動作である。このスイッチング回路100によれば、電源電圧VCC基準の第1電圧V1を、接地電圧VGND基準の第2電圧V2に変換することにより地絡状態を検出できる。電源電圧VCCが20Vや12Vと高い場合には、地絡検出回路200全部を20V系で構成するとコストが高くなる。これに対して、接地電圧基準に変換することで、低耐圧素子で地絡検出回路200を構成できる。
また地絡検出回路200に、リセット回路230を設けたことにより、正常状態において、ノイズによる地絡状態の誤検出を防止できる。
本発明は、図2のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、回路に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や回路動作の理解を助け、またそれらを明確化するために、より具体的な構成例や実施例を説明する。
図6は、地絡検出回路200の構成例を示す回路図ある。変換回路210は、V/I(電圧/電流)変換回路212、カレントミラー回路214、I/V(電流/電圧)変換回路216を備える。V/I変換回路212は、ハイサイドトランジスタM1の両端間の第1電圧V1に応じた第1電流I1を生成する。カレントミラー回路214は、第1電流I1を折り返し、第2電流I2を生成する。I/V変換回路216は、第2電流I2を接地電圧基準の第2電圧V2に変換する。
MOSFET240は、第2電流I2の経路上に設けられ、ゲートがOUT端子と接続される。MOSFET240により、カレントミラー回路214の出力側トランジスタのドレイン電圧が低くなりすぎるのを防止でき、カレントミラー回路214のミラー比を安定化できる。
V/I変換回路212と、I/V変換回路216は、同一の回路構成を含むことが好ましい。これにより、V/I変換回路212の利得と、I/V変換回路216の利得を整合させることができ、また製造バラツキの影響を低減できる。
リセット回路230は、スイッチ232およびスイッチ制御部234を含む。スイッチ232は、I/V変換回路216の出力と接地ライン108の間に設けられる。スイッチ制御部234は、ハイサイドトランジスタM1のゲート信号VG1に応じた論理で、スイッチ232を制御する。
スイッチ制御部234は、ハイサイドトランジスタM1のターンオフと実質的に同時に、スイッチ232をオンしてもよく、この場合、図5(a)の動作が実現できる。あるいはスイッチ制御部234は、ハイサイドトランジスタM1のターンオフに遅延して、スイッチ232をオンしてもよく、この場合、図5(b)の動作が実現できる。
判定回路220は、コンパレータ222およびフィルタ224を含む。コンパレータ222は、第2電圧V2をしきい値VTHと比較し、比較結果を示す比較信号S2を生成する。フィルタ224は、比較信号S2を平滑化するローパスフィルタであってもよい。フィルタ224は、CRフィルタであってもよい。
図7は、図6の地絡検出回路200のさらに詳細な回路図である。
V/I変換回路212は、第1トランジスタM11、第1抵抗R11および変換部213を含む。第1トランジスタM11および第1抵抗R11は、ハイサイドトランジスタM1と並列な経路上に直列に設けられる。ハイサイドトランジスタM1がオンのとき、第1トランジスタM11がオンとなる。そうすると、第1抵抗R11の電圧降下VR11は、ハイサイドトランジスタM1のドレインソース間電圧、すなわち第1電圧V1と等しくなる。
変換部213は、第1抵抗R11の両端間の電圧(電圧降下)VR11を第1電流I1に変換する。変換部213は、第2トランジスタM12および第2抵抗R12を含む。第2トランジスタM12の制御端子(ゲート)には、第1トランジスタM11と第1抵抗R11の接続点の電位VR11が入力され、第1端子(ドレイン)がカレントミラー回路214と接続される。第2抵抗R12は、第2トランジスタM12の第2端子(ソース)とOUT端子の間に設けられる。第2トランジスタM12および第2抵抗R12に流れる電流が第1電流I1であり、以下の式で与えられる。
I1=(VR11−VGS)/R12=(V1−VGS)/R12
GSは第2トランジスタM12のゲートソース間電圧である。この第1電流I1は、第1電圧V1に応じている。
I/V変換回路216は、V/I変換回路212と同様の回路構成を含んでおり、具体的には、第3トランジスタM13および第3抵抗R13を含む。第3トランジスタM13と第3抵抗R13の直列接続は、第2トランジスタM12および第2抵抗R12の直列接続に対応している。第3トランジスタM13は、第2電流I2の経路上に設けられており、制御端子(ゲート)と第1端子(ドレイン)の間が結線される。第3抵抗R13は、第3トランジスタM13の第2端子(ソース)と接地ライン108の間に設けられる。第3トランジスタM13の第1端子(ドレイン)の電圧、言い換えれば第3トランジスタM13と第3抵抗R13の両端間電圧(電圧降下)が、第2電圧V2である。
(用途1)
スイッチング回路100は、オーディオ用のD級アンプに用いることができる。図8は、D級アンプIC400を備える電子機器500の回路図である。電子機器500は、D級アンプIC400に加えて、LCフィルタ502および電気音響変換素子504を備える。
D級アンプIC400は、上述のスイッチング回路100に加えて、インタフェース回路402およびパルス変調器404を備える。インタフェース回路402は、外部からオーディオ信号S3を受信する。パルス変調器404は、オーディオ信号S3をパルス幅変調し、制御信号S,Sを生成する。D級アンプIC400のOUT端子には、LCフィルタ502を介して、スピーカやヘッドホンなどの電気音響変換素子504が接続される。なお、図8にはハーフブリッジ形式のD級アンプが示されるが、フルブリッジ形式のD級アンプにも適用可能である。
(用途2)
スイッチング回路100は、スイッチング電源に利用することもできる。図9は、DC/DCコンバータ制御回路600を備えるスイッチング電源700の回路図である。このスイッチング電源700は、降圧DC/DCコンバータであり、DC/DCコンバータ制御回路600に加えて、外付けのインダクタL1、平滑キャパシタC1を備える。スイッチング電源700は、電源電圧VCCを降圧し、所定の目標電圧VOUT(REF)に安定化された直流電圧VOUT(DC)を発生する。
DC/DCコンバータ制御回路600は、スイッチング回路100に加えて、エラーアンプ602およびパルス変調器604を備える。DC/DCコンバータ制御回路600のフィードバック(FB)端子には、出力電圧VOUT(DC)に応じたフィードバック信号VFBが入力される。エラーアンプ602は、フィードバック信号VFBと目標電圧VREFの誤差を増幅し、誤差信号VERRを生成する。パルス変調器404は、誤差信号VERRに応じたデューティ比、あるいは周波数を有するパルス信号S,Sを生成する。パルス変調器404としては、電圧モード、ピーク電流モード、平均電流モードなどさまざまな回路が知られている。あるいはエラーアンプ602を省略したヒステリシス制御(Bang-Bang制御)のコンバータにも本発明は適用可能である。
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
(第1変形例)
実施の形態では、ハイサイドトランジスタM1がNチャンネルMOSFETであったが本発明はそれに限定されず、PチャンネルMOSFETであってもよい。この場合、ブートストラップ回路が不要となる。あるいはMOSFETに代えて、IGBT(Insulated Gate Bipolar Transistor)やバイポーラトランジスタであってもよい。
(第2変形例)
ハイサイドトランジスタM1およびローサイドトランジスタM2は、必ずしもスイッチング回路100に集積化されている必要はなく、ディスクリート素子であってもよい。
(第3変形例)
実施の形態では、ハイサイドトランジスタM1とローサイドトランジスタM2を有するプッシュプル形式の出力段101を例としたが、ローサイドトランジスタM2を省略してもよい。
(第4変形例)
スイッチング電源は、降圧型に限らず、昇降圧型や、トランスを用いた絶縁型にも適用可能である。
(第5変形例)
実施の形態ではスイッチング回路100の用途として、D級アンプやスイッチング電源を説明したが、そのほか、モータ駆動用のインバータなどにも本発明は適用可能である。
実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
100…スイッチング回路、101…出力段、102…ハイサイドドライバ、104…ローサイドドライバ、106…電源ライン、108…接地ライン、110…ブートストラップライン、M1…ハイサイドトランジスタ、M2…ローサイドトランジスタ、200…地絡検出回路、210…変換回路、212…V/I変換回路、213…変換部、214…カレントミラー回路、216…I/V変換回路、220…判定回路、222…コンパレータ、224…フィルタ、230…リセット回路、232…スイッチ、234…スイッチ制御部、240…MOSFET、300…IC、M11…第1トランジスタ、R11…第1抵抗、M12…第2トランジスタ、R12…第2抵抗、M13…第3トランジスタ、R13…第3抵抗、S1…地絡検出信号、I1…第1電流、I2…第2電流、V1…第1電圧、V2…第2電圧、400…D級アンプIC、402…インタフェース回路、404…パルス変調器、500…電子機器、502…LCフィルタ、504…電気音響変換素子、600…DC/DCコンバータ制御回路、602…エラーアンプ、604…パルス変調器、700…スイッチング電源。

Claims (18)

  1. 電源ラインと出力端子の間に設けられたハイサイドトランジスタと、
    前記ハイサイドトランジスタを駆動するハイサイドドライバと、
    前記出力端子の地絡状態を検出する地絡検出回路と、
    を備え、
    前記地絡検出回路は、
    前記ハイサイドトランジスタの両端間の第1電圧を、接地電圧基準の第2電圧に変換する変換回路と、
    前記第2電圧にもとづいて地絡状態を検出する判定回路と、
    前記ハイサイドトランジスタのオフ期間に、前記第2電圧を所定電圧にリセットし、または固定するリセット回路と、
    を備え、
    前記変換回路は、
    前記ハイサイドトランジスタの両端間の第1電圧に応じた第1電流を生成する電圧/電流変換回路と、
    前記第1電流を折り返し、第2電流を生成するカレントミラー回路と、
    前記第2電流を接地電圧基準の前記第2電圧に変換する電流/電圧変換回路と、
    を含み、
    前記電流/電圧変換回路は、
    制御端子、第1端子、第2端子を有し、前記第2電流の経路上に設けられており、前記制御端子と前記第1端子の間が結線される第3トランジスタと、
    前記第3トランジスタの前記第2端子と接地ラインの間に設けられた第3抵抗と、
    を含み、前記第3トランジスタの前記第1端子の電圧が、前記第2電圧であることを特徴とするスイッチング回路。
  2. 前記電圧/電流変換回路と、前記電流/電圧変換回路は、同一の回路構成を含むことを特徴とする請求項1に記載のスイッチング回路。
  3. 前記リセット回路は、
    前記電流/電圧変換回路の出力と接地ラインの間に設けられたスイッチと、
    前記ハイサイドトランジスタのゲート信号に応じた論理で、前記スイッチを制御するスイッチ制御部と、
    を含むことを特徴とする請求項1または2に記載のスイッチング回路。
  4. 前記電圧/電流変換回路は、
    前記ハイサイドトランジスタと並列な経路上に、直列に設けられた第1トランジスタおよび第1抵抗と、
    前記第1抵抗の両端間の電圧を前記第1電流に変換する変換部と、
    を含むことを特徴とする請求項1から3のいずれかに記載のスイッチング回路。
  5. 前記変換部は、
    制御端子、第1端子、第2端子を有し、前記制御端子に前記第1トランジスタと前記第1抵抗の接続点の電位が入力され、前記第1端子が前記カレントミラー回路と接続される第2トランジスタと、
    前記第2トランジスタの前記第2端子と前記出力端子の間に設けられる第2抵抗と、
    を含み、前記第2トランジスタに流れる電流が、前記第1電流であることを特徴とする請求項に記載のスイッチング回路。
  6. 前記地絡検出回路は、
    前記第2電流の経路上に設けられ、ゲートが前記出力端子と接続されるMOSFET(Metal Oxide Semiconductor Field Effect Transistor)をさらに備えることを特徴とする請求項1から5のいずれかに記載のスイッチング回路。
  7. 前記ハイサイドトランジスタは、NチャンネルMOSFETであり、
    前記カレントミラー回路は、ブートストラップラインに接続されることを特徴とする請求項1から6のいずれかに記載のスイッチング回路。
  8. 前記所定電圧は接地電圧であることを特徴とする請求項1からのいずれかに記載のスイッチング回路。
  9. 前記判定回路は、
    前記第2電圧を所定のしきい値と比較するコンパレータと、
    前記コンパレータの出力を受け、地絡検出信号を生成するフィルタと、
    を含むことを特徴とする請求項1からのいずれかに記載のスイッチング回路。
  10. 前記出力端子と接地ラインの間に設けられたローサイドトランジスタと、
    前記ローサイドトランジスタを駆動するローサイドドライバと、
    をさらに備えることを特徴とする請求項1からのいずれかに記載のスイッチング回路。
  11. ひとつの半導体基板に一体集積化されることを特徴とする請求項1から10のいずれかに記載のスイッチング回路。
  12. D級アンプ集積回路であることを特徴とする請求項1から11のいずれかに記載のスイッチング回路。
  13. 請求項12に記載のスイッチング回路を備えることを特徴とする電子機器。
  14. 請求項1から11のいずれかに記載のスイッチング回路を備えることを特徴とするスイッチング電源。
  15. D級アンプの駆動回路であって、
    前記D級アンプは、
    電源ラインと出力端子の間に設けられたハイサイドトランジスタと、
    前記出力端子と接地ラインの間に設けられたローサイドトランジスタと、
    を備え、
    前記駆動回路は、
    入力オーディオ信号に応じたパルス信号を生成するパルス変調器と、
    前記パルス信号に応じて前記ハイサイドトランジスタを駆動するハイサイドドライバと、
    前記パルス信号に応じて前記ローサイドトランジスタを駆動するローサイドドライバと、
    前記出力端子の地絡状態を検出する地絡検出回路と、
    を備え、
    前記地絡検出回路は、
    前記ハイサイドトランジスタの両端間の第1電圧を、接地電圧基準の第2電圧に変換する変換回路と、
    前記第2電圧にもとづいて地絡状態を検出する判定回路と、
    前記ハイサイドトランジスタのオフ期間に、前記第2電圧を所定電圧にリセットし、または固定するリセット回路と、
    を備え、
    前記変換回路は、
    前記ハイサイドトランジスタの両端間の第1電圧に応じた第1電流を生成する電圧/電流変換回路と、
    前記第1電流を折り返し、第2電流を生成するカレントミラー回路と、
    前記第2電流を接地電圧基準の前記第2電圧に変換する電流/電圧変換回路と、
    を含み、
    前記電流/電圧変換回路は、
    制御端子、第1端子、第2端子を有し、前記第2電流の経路上に設けられており、前記制御端子と前記第1端子の間が結線される第3トランジスタと、
    前記第3トランジスタの前記第2端子と接地ラインの間に設けられた第3抵抗と、
    を含み、前記第3トランジスタの前記第1端子の電圧が、前記第2電圧であることを特徴とする駆動回路。
  16. ひとつの半導体基板に一体集積化されることを特徴とする請求項15に記載の駆動回路。
  17. 前記ハイサイドトランジスタおよび前記ローサイドトランジスタがさらに集積化されていることを特徴とする請求項16に記載の駆動回路。
  18. 電気音響変換素子と接続されるD級アンプと、
    前記D級アンプを駆動する請求項15に記載の駆動回路と、
    を備えることを特徴とする電子機器。
JP2016085329A 2016-04-21 2016-04-21 スイッチング回路、d級アンプの駆動回路、電子機器、スイッチング電源 Active JP6676454B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016085329A JP6676454B2 (ja) 2016-04-21 2016-04-21 スイッチング回路、d級アンプの駆動回路、電子機器、スイッチング電源

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016085329A JP6676454B2 (ja) 2016-04-21 2016-04-21 スイッチング回路、d級アンプの駆動回路、電子機器、スイッチング電源

Publications (2)

Publication Number Publication Date
JP2017195535A JP2017195535A (ja) 2017-10-26
JP6676454B2 true JP6676454B2 (ja) 2020-04-08

Family

ID=60154932

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016085329A Active JP6676454B2 (ja) 2016-04-21 2016-04-21 スイッチング回路、d級アンプの駆動回路、電子機器、スイッチング電源

Country Status (1)

Country Link
JP (1) JP6676454B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7073141B2 (ja) * 2018-03-01 2022-05-23 東芝テック株式会社 音響装置
JP7191767B2 (ja) 2019-05-27 2022-12-19 株式会社東芝 電流検出回路
CN113809996B (zh) * 2021-09-23 2024-01-23 深圳市鼎芯无限科技有限公司 功率放大器偏置保护电路及使用该电路的电路板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4855886B2 (ja) * 2006-10-02 2012-01-18 株式会社東芝 電力増幅装置
TWI519049B (zh) * 2014-04-07 2016-01-21 茂達電子股份有限公司 過電流保護電路及具有其之脈寬調變器
JP6381960B2 (ja) * 2014-05-07 2018-08-29 ローム株式会社 オーディオアンプ、オーディオ出力回路、オーディオ用集積回路、電子機器、オーディオ信号の増幅方法

Also Published As

Publication number Publication date
JP2017195535A (ja) 2017-10-26

Similar Documents

Publication Publication Date Title
JP2009207242A (ja) 電源装置
JP6486139B2 (ja) デッドタイム調整回路
US7782024B2 (en) Switching control circuit
US20150028830A1 (en) Current-mode buck converter and electronic system using the same
US20140015503A1 (en) Boot-strap circuit and voltage converting device thereof
US9685865B2 (en) Power-supply apparatus having a high-side transistor and a low-side transistor
JP2006158067A (ja) 電源ドライバ回路
US9419431B2 (en) Short-circuit protection system for power converters
US9722587B2 (en) Power supply circuit
JP6943650B2 (ja) ハイサイドトランジスタの駆動回路、それを用いたdc/dcコンバータの制御回路、dc/dcコンバータ
US8427804B2 (en) Power amplifier
KR20070038975A (ko) 구동장치
JP6676454B2 (ja) スイッチング回路、d級アンプの駆動回路、電子機器、スイッチング電源
US20080049467A1 (en) Inverter
CN115118140A (zh) 降压dc/dc转换器以及其控制器及其控制方法、电子设备
US10243344B2 (en) Semiconductor device
US9270172B2 (en) DC-DC converter, timing signal generating circuit, and operating method thereof
JP6823485B2 (ja) Dc/dcコンバータおよびその制御回路、車載電装機器
JP2022191867A (ja) Dc/dcコンバータの制御回路および電源回路、電子機器
US8395423B2 (en) Switching control circuit and switching power supply circuit
JP5332590B2 (ja) 電流検出回路および該電流検出回路を用いたスイッチング電源ならびに電子機器
JP2022187421A (ja) Dc/dcコンバータの制御回路、電源回路、電子機器
JP6847689B2 (ja) リニアレギュレータ、それを用いたdc/dcコンバータの制御回路、車載電装機器
JP7285102B2 (ja) ハイサイドトランジスタの駆動回路、それを用いたdc/dcコンバータの制御回路、dc/dcコンバータ
JP6722070B2 (ja) Dc/dcコンバータおよびその制御回路、電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190903

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200303

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200312

R150 Certificate of patent or registration of utility model

Ref document number: 6676454

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250