JP6673764B2 - Semiconductor element mounting substrate and semiconductor device - Google Patents
Semiconductor element mounting substrate and semiconductor device Download PDFInfo
- Publication number
- JP6673764B2 JP6673764B2 JP2016127274A JP2016127274A JP6673764B2 JP 6673764 B2 JP6673764 B2 JP 6673764B2 JP 2016127274 A JP2016127274 A JP 2016127274A JP 2016127274 A JP2016127274 A JP 2016127274A JP 6673764 B2 JP6673764 B2 JP 6673764B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor element
- conductor
- mounting
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
Description
本発明は、半導体素子を実装するための半導体素子実装用基板に関するものである。 The present invention relates to a semiconductor element mounting substrate for mounting a semiconductor element.
近年、半導体素子には高い周波数特性が求められており、半導体素子の周波数特性を向上させることができる、高性能な半導体素子実装用基板および半導体装置の必要性が高まっている。半導体装置の製造においては、半導体素子実装用基板上の載置部に半導体素子を載置固定して、ボンディングワイヤ等で半導体素子の電極と信号線路とを電気的に接続することによって、半導体素子実装用基板に半導体素子を実装し、製品としての半導体装置となる(例えば、特許文献1参照)。この場合、半導体素子と外部の回路基板とを電気的に導通するための電極パッドは、通常、半導体素子実装用基板の半導体素子を載置固定する側の面の反対側の面に設けられる。したがって、半導体素子実装用基板の側面に、表面側と裏面側を電気的に接続するための側面導体が設けられることが多い。 In recent years, semiconductor devices have been required to have high frequency characteristics, and the need for high-performance semiconductor element mounting substrates and semiconductor devices capable of improving the frequency characteristics of semiconductor devices has been increasing. In the manufacture of a semiconductor device, a semiconductor element is mounted and fixed on a mounting portion on a semiconductor element mounting substrate, and an electrode of the semiconductor element and a signal line are electrically connected to each other by a bonding wire or the like. A semiconductor element is mounted on a mounting substrate to provide a semiconductor device as a product (for example, see Patent Document 1). In this case, an electrode pad for electrically connecting the semiconductor element to an external circuit board is usually provided on the surface of the semiconductor element mounting substrate opposite to the surface on which the semiconductor element is mounted and fixed. Therefore, the side surface conductor for electrically connecting the front surface side and the back surface side is often provided on the side surface of the semiconductor element mounting substrate.
しかしながら、前述の従来の構成においては、半導体素子実装用基板の側面に設けられた、表面側と裏面側を電気的に接続するための側面導体において、信号伝送部分を取り囲む部位が絶縁体で構成され、接地電位部分が周囲に存在しなくなるので、側面導体の部分の特性インピーダンスが大きくなり、半導体素子の周波数特性が低下するという欠点を有していた。したがって、本発明は上記従来の問題点に鑑み完成されたものであり、その目的は、半導体素子の周波数特性を向上させることができる、高性能な半導体素子実装用基板および半導体装置を提供することにある。 However, in the above-described conventional configuration, in the side conductor provided on the side surface of the semiconductor element mounting substrate for electrically connecting the front surface side and the back surface side, a portion surrounding the signal transmission portion is formed of an insulator. In addition, since the ground potential portion does not exist in the surroundings, the characteristic impedance of the side conductor portion increases, and the frequency characteristics of the semiconductor element deteriorate. Accordingly, the present invention has been completed in view of the above-mentioned conventional problems, and an object of the present invention is to provide a high-performance semiconductor element mounting substrate and a semiconductor device capable of improving the frequency characteristics of a semiconductor element. It is in.
本発明の一つの態様の半導体素子実装用基板は、第1面の中央部に半導体素子を実装する載置部を有する基板を備えた半導体素子実装用基板であって、前記基板の前記第1面に、前記載置部を取り囲む周縁部に設けられた信号線路と、前記基板の側面に、前記基板の前記第1面から、前記第1面の反対側の第2面にかけて形成された溝部と、前記溝部の内面に設けられ、前記信号線路と接続された側面導体と、前記基板の内部に設けられ、前記側面導体と接続された内層導体と、前記基板の内部に設けられ、前記内層導体を取り囲む内層接地導体と、前記基板の前記第2面に設けられ、前記側面導体と接続された電極パッドと、を備えたことを特徴とする。 The semiconductor element mounting substrate according to one aspect of the present invention is a semiconductor element mounting substrate including a substrate having a mounting portion for mounting a semiconductor element in a central portion of a first surface, wherein A signal line provided on a peripheral portion surrounding the mounting portion; and a groove formed on a side surface of the substrate from the first surface of the substrate to a second surface opposite to the first surface. A side conductor provided on the inner surface of the groove and connected to the signal line; an inner layer conductor provided inside the substrate and connected to the side conductor; and an inner layer conductor provided inside the substrate and provided on the inner layer. An inner layer ground conductor surrounding the conductor and an electrode pad provided on the second surface of the substrate and connected to the side conductor are provided.
本発明の一つの態様の半導体装置は、上記の半導体素子実装用基板と、前記載置部に載置されるとともに前記信号線路に電気的に接続された半導体素子とを具備していることを特徴とする。 A semiconductor device according to one aspect of the present invention includes the semiconductor element mounting substrate described above, and a semiconductor element mounted on the mounting portion and electrically connected to the signal line. Features.
本発明の一つの態様の半導体素子実装用基板によれば、基板の内部において、信号を伝達する側面導体が内層導体によって拡張されるとともに、内層導体が内層接地導体に取り囲まれることによって、側面導体の特性インピーダンスを低減することができる。すなわち、基板の内部においても、信号伝送部分が接地電位部分に取り囲まれる構成となり、半
導体素子の周波数特性を向上させることができる、高性能な半導体素子実装用基板および半導体装置を提供することが可能となる。
According to the semiconductor element mounting board of one aspect of the present invention, the side conductor for transmitting a signal is expanded by the inner conductor inside the board, and the inner conductor is surrounded by the inner ground conductor, thereby forming the side conductor. Characteristic impedance can be reduced. That is, the signal transmission portion is surrounded by the ground potential portion even inside the substrate, and it is possible to provide a high-performance semiconductor element mounting substrate and a semiconductor device capable of improving the frequency characteristics of the semiconductor element. Becomes
以下、本発明の実施形態に係る半導体素子実装用基板1について、図面に基づき詳細に説明する。なお、以降の図において同一の構成については同一の参照符を用いて説明する。
Hereinafter, a semiconductor
(第1の実施形態)
図1は本発明の第1の実施形態である半導体素子実装用基板1の構成を示す上面からの外観斜視図であり、図2は下面からの外観斜視図である。図3は同じく半導体素子実装用基板1の構成を示す上面からの外観斜視図であり、絶縁体の部分を省き金属層の部分だけを示す外観斜視図である。図4は同じく半導体素子実装用基板1の構成を示す、上面からの外観平面図、下面からの外観平面図、および断面図を含む図である。また図5は同じく半導体素子実装用基板1の構成を示す上面からの分解斜視図であり、絶縁体の部分を省き金属層の部分だけを示す分解斜視図であり、図6は分解平面図である。
(First embodiment)
FIG. 1 is an external perspective view from above showing the configuration of a semiconductor
半導体素子実装用基板1は、基板第1面11の中央部に半導体素子51を実装する載置部3を有する基板2を備えており、基板2は、たとえばアルミナ(Al2O3)質焼結体(アルミナセラミックス)等のセラミックスから成る。また、基板第1面11に、載置部3を取り囲む周縁部4に設けられた信号線路19を備えている。信号線路19は、たとえば、鉄、銅、ニッケル、金、クロム、コバルト、モリブデン、マンガンまたはタングステン等から成る。または、これらの材料の合金から成る。また、基板側面13に、基板第1面11から、基板第1面11の反対側の基板第2面12にかけて形成された溝部14と、溝部内面15に設けられ、信号線路19と接続された側面導体16と、を備えている。さらに、基板2の内部に設けられ、側面導体16と接続された内層導体20と、基板2の内部に設けられ、内層導体20を取り囲む内層接地導体21と、基板第2面12に設けられ、側面導体16と接続された電極パッド5と、を備えている。
A semiconductor
このような構成によって、基板2の内部において、信号を伝達する側面導体16が内層導体20によって拡張されるとともに、内層導体20が内層接地導体21に取り囲まれることによって、側面導体16の特性インピーダンスを低減することができる。さらに、側面導体16および内層導体20と内層接地導体21との間に生じる電界を電界結合させることにより、信号伝送部分の電界分布の拡がりを抑制することができる。すなわち、基板2の内部においても、信号伝送部分が接地電位部分に取り囲まれる構成となり、半導体素子実装用基板1の信号伝送部分における特性インピーダンスの変動を抑制することができる。また、周波数特性を向上させることができる、高性能な半導体素子実装用基板1および半導体装置50を提供することが可能となる。
With such a configuration, inside the
さらに、はんだ等の導電性の接合材を介して側面導体16を外部の回路基板に電気的に接続する際に、接合材によるメニスカスが溝部の内面に形成される。このような構成であることによって、側面導体16は、外部の回路基板と電気的に安定して接続することができる。つまり、半導体素子実装用基板1は、信号伝送部分における特性インピーダンスの変動を抑制することができ、周波数特性を向上させることができる。
Further, when the
また、半導体素子実装用基板1は、基板第1面11に、信号線路19を挟むようにして、層状に設けられた接地導体22をさらに備えている。このような構成によって、基板第1面11においても、信号伝送部分が接地電位部分に挟まれる、いわゆるコプレーナ線路の構成となり、半導体素子実装用基板1の信号伝送部分における周波数特性をさらに向上させることができる。
The semiconductor
また、半導体素子実装用基板1は、基板第2面12に、電極パッド5を取り囲むようにして、層状に設けられた接地導体22をさらに備えている。このような構成によって、基
板第2面12においても、信号伝送部分が接地電位部分に取り囲まれる構成となり、半導体素子実装用基板1の信号伝送部分に生じる電界分布の不要な拡がりと特性インピーダンスの変動を抑制することができる。この結果、半導体素子実装用基板1の周波数特性をさらに向上させることができる。
In addition, the
また、内層導体20は、側面導体16が延びる方向と直交する方向に層状に設けられ、溝部内面15に沿って側面導体16に接続される。さらに、内層接地導体21は、側面導体16が延びる方向と直交する方向に層状に設けられ、内層導体20を取り囲むように設けられる。このような構成によって、基板2の内部において、信号伝送部分が接地電位部分に同一面内で取り囲まれる構成となり、半導体素子実装用基板1の信号伝送部分に生じる電界分布の不要な拡がりと特性インピーダンスの変動を抑制することができるとともに、半導体素子実装用基板1の周波数特性をさらに向上させることができる。
The
また、半導体素子実装用基板1は、基板側面13に、溝部14を挟むようにして、基板第1面11から基板第2面12にかけて形成された側面接地導体23をさらに備えている。このような構成によって、基板側面13においても、信号伝送部分が接地電位部分に挟まれる構成となり、半導体素子実装用基板1の信号伝送部分に生じる電界分布の不要な拡がりと特性インピーダンスの変動を抑制することができる。この結果、半導体素子実装用基板1の周波数特性をさらに向上させることができる。なお、側面接地導体23は、側面導体16と同様に基板第1面11から、基板第1面11の反対側の基板第2面12にかけて形成された側面溝13aの内面に設けられてもよい。この場合には、はんだ等の導電性の接合材を介して側面接地導体23を外部の回路基板に電気的に接続する際に、接合材によるメニスカスが側面溝13aの内面に形成される。これにより、側面接地導体23は外部の回路基板と電気的に安定して接続することができる。つまり、半導体素子実装用基板1は、信号伝送部分における特性インピーダンスの変動を抑制することができ、周波数特性を向上させることができる。
The semiconductor
また、内層導体20は平面視したときの外形状が略矩形状である。このような構成によって、半導体素子実装用基板1の製造工程において、内層導体20を容易に設けることができる。また、電極パッド5は平面視したときの外形状が略半円形状である。このような構成によって、半導体素子51と外部の回路基板との間の電気的な接続を安定させることができる。また、電極パッド5を介して半導体装置50を外部の回路基板にはんだ等の接続部材で実装する際に、電極パッド5および接続部材の周辺に生じる応力を低減することができる。
The outer shape of the
また、側面導体16の基板第1面11側の端部において、側面導体16と信号線路19とが接続され、側面導体16の基板第2面12側の端部において、側面導体16と電極パッド5とが接続される。このような構成によって、側面導体16と信号線路19との間の電気的な接続、および側面導体16と電極パッド5との間の電気的な接続を安定化させるとともに、半導体装置50に高周波の電気信号を安定して入出力させることができる。
The
また、載置部3を取り囲む基板2の周縁の内壁に基板第1面11から載置部3にかけて、半導体素子実装用基板1の上面視にて信号線路19を間に挟むように内面溝dが設けられていてもよく、この内面溝dの内面にも接地導体となる側面接地導体が形成されている。その結果、このような構成である半導体素子実装用基板1は、信号線路19の載置部3側の端部における電界分布の不要な拡がりと特性インピーダンスの変動を抑制することができる。また、半導体素子実装用基板1の周波数特性をさらに向上させることができる。
Further, an inner groove d is formed on the inner wall of the periphery of the
図21は、本発明の第1の実施形態である半導体素子実装用基板1を備える半導体装置50の信号伝送部分における電気的特性のシミュレーション結果を示す図であって、戻り
損失の周波数特性を示す図であり、図22は、挿入損失の周波数特性を示す図である。図21および図22から、電極パッド5、内層導体20、内層接地導体21および側面接地導体23を設けることによって、信号帯域において、戻り損失および挿入損失が低減され、半導体素子実装用基板1の周波数特性が向上されることを確認することができる。
FIG. 21 is a diagram illustrating a simulation result of electrical characteristics in a signal transmission portion of the
(第2の実施形態)
次に、本発明の第2の実施形態の半導体素子実装用基板1について、図7,8に基づき
説明する。図7は本発明の第2の実施形態である半導体素子実装用基板1の構成を示す下面からの外観斜視図であり、図8は同じく半導体素子実装用基板1の構成を示す、下面からの外観平面図、および断面図を含む図である。本発明の第2の実施形態の半導体素子実装用基板1には、基板2の内側かつ上面視で載置部3を取り囲むように、内層接地導体21よりも、基板第2面12側の領域に、空隙部30が設けられている。半導体素子実装用基板1または半導体装置50の製造工程や、半導体装置50を作動させる際の半導体素子51の発熱によって半導体素子実装用基板1内に温度変化や温度勾配が発生する。この結果、半導体素子実装用基板1や半導体素子51の熱膨張や熱収縮に起因した応力が生じる場合がある。このような場合であっても、空隙部30が存在することによって応力を緩和することができるので、半導体素子実装用基板1の破損やクラックの発生を防止することが可能となる。また、基板2の変形や反りに伴って生じる載置部3の変形や反りを抑制することができるため、半導体素子51を載置部3に安定して実装することができる。また、載置部3の変形や反りに伴って生じる半導体素子51の破損を抑制することができる。
(Second embodiment)
Next, a semiconductor
さらに、半導体素子実装用基板1の小型化において、側面導体16、電極パッド5および内層導体20と内層接地導体21との間隔が狭くなり、信号伝送部分と接地電位部分との間に生じる静電容量が大きくなるとともに特性インピーダンスが小さくなることを、空隙部30が存在することによって緩和することができる。よって、信号伝送部分の特性インピーダンスを所望の値にすることが容易となり、半導体素子実装用基板1の小型化を実現できるとともに、信号伝送部分における周波数特性をさらに向上させることができる。
Further, in the downsizing of the semiconductor
(第3の実施形態)
次に、本発明の第3の実施形態の半導体素子実装用基板1について、図9〜12に基づき説明する。図9は本発明の第3の実施形態である半導体素子実装用基板1の構成を示す上面からの外観斜視図であり、図10は下面からの外観斜視図である。図11は同じく第3の実施形態の半導体素子実装用基板1の構成を示す下面からの分解斜視図であり、基体31のみを分解して示した分解斜視図である。図12は同じく第3の実施形態の半導体素子実装用基板1の構成を示す、上面からの外観平面図、下面からの外観平面図、および断面図を含む図である。本発明の第3の実施形態においては、基板2は絶縁体から成り、半導体素子実装用基板1は載置部3に金属製の基体31をさらに備えており、基体31に半導体素子51が載置される。
(Third embodiment)
Next, a semiconductor
基体31は、鉄、銅、ニッケル、クロム、コバルトまたはタングステンのような金属材料を用いることができる。あるいは、これらの金属からなる合金を用いることができる。また、基体31は内層接地導体21とはんだやろう材等の導電性の接合材で電気的に接続されている。このような構成によって、半導体素子実装用基板1の放熱性が向上するとともに載置部3、内層接地導体21、接地導体22、側面接地導体23が外部の回路基板に設けられる接地導体に基体31を介して接続され、それぞれ接地電位となる。また、半導体素子実装用基板1の接地電位となる基体31と外部の回路基板に設けられる接地導体との接合面積を大きくすることができることから、半導体素子実装用基板1の接地電位が安定する。
For the
この結果、半導体素子実装用基板1の信号伝送部分における周波数特性をさらに向上さ
せることができる。さらに、本発明の第2の実施形態と同様に、半導体素子実装用基板1には、基板2の内側において、内層接地導体21よりも、基板第2面12側の領域で基板2と基体31の間に空隙部30が設けられている。このような構成により、前述と同様の作用効果によって半導体素子実装用基板1の破損やクラックの発生、さらに、半導体素子51の破損を防止することが可能となるとともに、半導体素子実装用基板1の信号伝送部分における周波数特性をさらに向上させることができる。
As a result, the frequency characteristics in the signal transmission portion of the semiconductor
(第4の実施形態)
本発明の第4の実施形態に係る半導体素子実装用基板1について、図13に基づき説明する。図13(a)および図13(b)は、本発明の第4の実施形態である半導体素子実装用基板1の構成を示す斜視図である。図13に示した半導体素子実装用基板1は、溝部14、側面溝13aが曲線部を有している。溝部14、側面溝13aは上面視において、例えば半楕円形状(図13(a))または円形状(図13(b))である。また、溝部14、側面溝13aが曲線部を有している。
(Fourth embodiment)
A semiconductor
半導体素子実装用基板1または半導体装置50の製造工程や、半導体装置50を作動させる際の半導体素子51の発熱によって半導体素子実装用基板1内に温度変化や温度勾配が発生する。これによって、半導体素子実装用基板1の熱膨張や熱収縮に起因した応力が生じる場合がある。このような場合にも、溝部14、側面溝13aが曲線部を有していることによって、溝部14、側面溝13aの局所に応力が集中することを抑制することができ、側面導体16および側面接地導体23の破損やクラックの発生を防止することが可能となる。
A temperature change or a temperature gradient occurs in the semiconductor
(第5の実施形態)
本発明の第5の実施形態に係る半導体素子実装用基板1について、図14,15に基づき説明する。図14は、本発明の第4の実施形態である半導体素子実装用基板1の構成を示す上面図、および斜視図を含む図である。また、図15には分解斜視図を示している。図14および図15に示した半導体素子実装用基板1は、基板第1面11の上面に枠部41をさらに備えている。枠部41は、例えば基板2を構成する材料と同じであり、上面視で外周の形状が同じである。例えば、枠部41は、側面に、上面視において溝部14および側面溝13aと重なる位置に凹部42、第2溝部43を有しており、凹部42の内面には接地導体が設けられておらず、第2溝部43の内面には側面接地導体23が連続して設けられている。枠部41は、内面に接地導体が設けられていない凹部42が設けられていることにより、半導体素子実装用基板1の小型化において、信号線路19と接地導体22との間隔が狭くなる。このことによって、信号伝送部分と接地電位部分との間に生じる静電容量が大きくなるとともに特性インピーダンスが小さくなることを、凹部42が存在することによって緩和することができる。さらに、上面視において、溝部14および側面溝13aと凹部42および第2溝部43の形状を同じにすることがよい。
(Fifth embodiment)
A semiconductor
半導体素子実装用基板1または半導体装置50の製造工程や、半導体装置50を作動させる際の半導体素子51の発熱によって熱応力が生じる。このとき、溝部14および側面溝13aと凹部42および第2溝部43の形状を同じであれば、溝部14および側面溝13aと凹部42および第2溝部43との接合界面に局所的に集中することを抑制することができる。さらに、枠部41は、第2溝部43が設けられているとともに内面に側面接地導体23が設けられていることにより、信号線路19の溝部14側の端部における電界分布の不要な拡がりと特性インピーダンスの変動を抑制することができる。この結果、半導体素子実装用基板1の周波数特性をさらに向上させることができる。
Thermal stress is generated by the manufacturing process of the semiconductor
(半導体装置の構成)
図16は、一例として本発明の第1の実施形態の半導体素子実装用基板1を備える半導
体装置50の構成の一例を示す外観斜視図である。半導体装置50を組み立てる場合、基板2の載置部3に半導体素子51を載置して基板2に接着剤等を介して接着固定し、半導体素子51と信号線路19とをボンディングワイヤ等を介して電気的に接続する。このようにして、半導体素子実装用基板1に半導体素子51を実装することによって製品としての半導体装置50が完成する。なお、本発明は以上の実施の形態の例および実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を施すことは何等支障ない。例えば、基板第1面11の載置部3に半導体素子51を載置する凹部を設けず、載置部3と周縁部4が面一に設けられ、載置部3の周縁部4に信号線路19や接地導体22を備えてもよい。これにより、半導体素子実装用基板1の剛性が向上するから、半導体装置50の信頼性試験や作動環境、および半導体素子51等から加えられる熱によって生じる応力が原因となって発生する、半導体素子実装用基板1の破損を抑制することができる。
(Structure of semiconductor device)
FIG. 16 is an external perspective view illustrating an example of the configuration of a
半導体装置50の他の実施形態として、図17〜図20に基づいて説明する。図17は、本発明の各実施形態に係る半導体素子実装用基板1を実装する実装基板52の構成を示す分解斜視図である。図18は、図17に示した実装基板の上面透視図である。また、図20は、図19の半導体装置50を実装基板52に実装した構成における上面からの分解斜視図である。また、図19は、本発明の他の実施形態に係る半導体装置50を実装基板52に実装した構成を示す上面図、および外観斜視図を含む図である。そして、図20は本発明の他の実施形態に係る半導体装置50の分解斜視図である。
Another embodiment of the
実装基板52は、例えば複数の絶縁層で構成されており、上層の上面には、はんだ等の導電性の接合材を介して側面導体16および電極パッド5が電気的に接続されるとともに高周波の電気信号が伝送される、銅箔等の金属材料から成る信号導体56および電極パッド接続部57が設けられる。さらに、実装基板52は、上層の上面に信号導体56を間に挟み、電極パッド接続部57を取り囲むように、所定の間隔が設けられた銅箔等の金属材料から成り、接地電位となるグランド層53が形成されている。
The mounting
このグランド層53と、半導体素子実装用基板1の裏面に設けられた接地導体22や基体31とが、はんだ等の接合材を介して接合される。実装基板52は、上面に前述の信号導体56とグランド層53が設けられることにより、平面伝送線路の1つである、いわゆる、コプレーナ線路が構成される。グランド層53は、上面視において、電極パッド5と重なる位置に設けられず、さらに、信号線路19の信号伝送方向、すなわち、信号線路19から半導体素子51の方向と直交する方向において、信号線路19と重なる位置に設けられていない。
The
また、実装基板52は、内層に内部接地導体層54が形成されている。内部接地導体層54は、内部接地導体層54が形成される形成領域および内部接地導体層54が形成されない非形成領域55を有している。接地導体層の非形成領域55は、上面視において、少なくとも電極パッド5および電極パッド接続部57と重なる位置に設けられない。このことによって、半導体装置50を実装基板52に実装した際に、所望の特性インピーダンスの範囲に調整し難くなることを緩和することができる。なぜならば、電極パッド5と電極パッド接続部57とを電気的に接続するはんだ等の導電性の接合材や、この接合材によって側面導体16の側面に形成されるメニスカスにより、信号導体56と側面導体16との間の信号伝送部分において、接地電位部分との間に生じる静電容量が大きくなるとともに特性インピーダンスが小さくなるためである。
The mounting
また、非形成領域55は、上面視において、信号線路19の信号伝送方向、すなわち、信号線路19から半導体素子51の方向と直交する方向において、側面導体16を間に挟む一対の側面接地導体23よりも内側に設けられることがよい。これにより、信号導体5
6と側面導体16との間の信号伝送部分における電界分布の不要な拡がりと特性インピーダンスの変動を抑制することができる。この結果、半導体素子実装用基板1の周波数特性をさらに向上させることができる。
In addition, the
Unnecessary spread of the electric field distribution in the signal transmission portion between the
以上に説明した、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更等が可能である。 The present invention described above is not limited to the above-described embodiment, and various changes can be made without departing from the spirit of the present invention.
1 半導体素子実装用基板
2 基板
3 載置部
4 周縁部
5 電極パッド
6 第1金属層
7 第2金属層
8 第3金属層
11 基板第1面
12 基板第2面
13 基板側面
13a 側面溝
14 溝部
15 溝部内面
16 側面導体
17 側面導体上端
18 側面導体下端
19 信号線路
20 内層導体
21 内層接地導体
22 接地導体
23 側面接地導体
30 空隙部
31 基体
41 枠部
42 凹部
43 第2溝部
50 半導体装置
51 半導体素子
52 実装基板
53 グランド層
54 接地導体層の形成領域
54 接地導体層の非形成領域
55 信号導体
d 内面溝
REFERENCE SIGNS
Claims (17)
前記基板の前記第1面に、前記載置部を取り囲む周縁部に設けられた信号線路と、
前記基板の側面に、前記基板の前記第1面から、前記第1面の反対側の第2面にかけて形成された溝部と、
前記溝部の内面に設けられ、前記信号線路と接続された側面導体と、
前記基板の内部に設けられ、前記側面導体と接続された内層導体と、
前記基板の内部に設けられ、前記内層導体を取り囲む内層接地導体と、
前記基板の前記第2面に設けられ、前記側面導体と接続された電極パッドと、を備えたことを特徴とする半導体素子実装用基板。 A semiconductor element mounting substrate comprising a substrate having a mounting portion for mounting a semiconductor element in a central portion of a first surface,
A signal line provided on the first surface of the substrate at a peripheral portion surrounding the mounting portion;
A groove formed on a side surface of the substrate from the first surface of the substrate to a second surface opposite to the first surface;
A side conductor provided on the inner surface of the groove and connected to the signal line;
An inner layer conductor provided inside the substrate and connected to the side conductor,
An inner-layer ground conductor provided inside the substrate and surrounding the inner-layer conductor,
An electrode pad provided on the second surface of the substrate and connected to the side conductor.
前記枠部の側面は、上面視において前記溝部と重なる位置に凹部を有していることを特徴とする請求項1乃至請求項3のいずれか1つに記載の半導体素子実装用基板。 The upper surface of the first surface of the substrate further includes a frame portion provided surrounding the placing part,
4. The semiconductor element mounting substrate according to claim 1, wherein a side surface of the frame portion has a concave portion at a position overlapping with the groove portion in a top view. 5.
項6のいずれかに記載の半導体素子実装用基板。 The side surface grounding conductor formed from the first surface to the second surface of the substrate so as to sandwich the groove portion on the side surface of the substrate, further comprising: A substrate for mounting a semiconductor element according to item 1.
前記実装回路基板は、内部に接地導体層の形成領域および接地導体層の非形成領域を有しているとともに、前記接地導体層の非形成領域は、上面視において前記側面導体と重なっていることを特徴とする請求項16に記載の半導体装置。 A mounting circuit board provided on the lower surface of the substrate and joined to the second surface of the substrate,
The mounting circuit board has a ground conductor layer forming region and a ground conductor layer non-forming region therein, and the ground conductor layer non-forming region overlaps with the side conductor in a top view. 17. The semiconductor device according to claim 16, wherein:
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016064914 | 2016-03-29 | ||
JP2016064914 | 2016-03-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017183684A JP2017183684A (en) | 2017-10-05 |
JP6673764B2 true JP6673764B2 (en) | 2020-03-25 |
Family
ID=60006535
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016127274A Active JP6673764B2 (en) | 2016-03-29 | 2016-06-28 | Semiconductor element mounting substrate and semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6673764B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109949708A (en) | 2018-08-22 | 2019-06-28 | 京东方科技集团股份有限公司 | Display panel and the method for preparing display panel |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3426842B2 (en) * | 1996-04-16 | 2003-07-14 | 京セラ株式会社 | High frequency power amplifier |
JP2000164764A (en) * | 1998-11-26 | 2000-06-16 | Kyocera Corp | Mounting structure for high-frequency wiring board |
JP2002158509A (en) * | 2000-11-21 | 2002-05-31 | Mitsubishi Electric Corp | High-frequency circuit module and production method therefor |
JP2002190540A (en) * | 2000-12-20 | 2002-07-05 | Kyocera Corp | Storage package for semiconductor element |
JP2003078065A (en) * | 2001-09-06 | 2003-03-14 | Kyocera Corp | Substrate for packaging semiconductor device and package for housing optical semiconductor device |
JP3818896B2 (en) * | 2001-11-26 | 2006-09-06 | 富士通メディアデバイス株式会社 | Demultiplexer and electronic device using the same |
JP2005123894A (en) * | 2003-10-16 | 2005-05-12 | Matsushita Electric Works Ltd | High frequency multichip module board |
JP2005277028A (en) * | 2004-03-24 | 2005-10-06 | Mitsubishi Electric Corp | Substrate structure for high-speed transmission |
JP2008159862A (en) * | 2006-12-25 | 2008-07-10 | Hitachi Kokusai Electric Inc | Package structure of high-frequency electronic component |
-
2016
- 2016-06-28 JP JP2016127274A patent/JP6673764B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017183684A (en) | 2017-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6929283B2 (en) | High-frequency ceramic substrate and high-frequency semiconductor element storage package | |
JP7049500B2 (en) | Substrate for mounting semiconductor devices and semiconductor devices | |
JP4725582B2 (en) | High frequency module | |
JP6397127B2 (en) | Semiconductor element package, semiconductor device, and mounting structure | |
US8952518B2 (en) | Semiconductor device housing package, and semiconductor apparatus and electronic apparatus including the same | |
JP6243510B2 (en) | Electronic component storage package and electronic device | |
JPWO2017131092A1 (en) | Wiring substrate, optical semiconductor element package, and optical semiconductor device | |
JP6673764B2 (en) | Semiconductor element mounting substrate and semiconductor device | |
JP2016115736A (en) | Semiconductor element package and semiconductor device | |
JPWO2020111257A1 (en) | Wiring boards, electronic component mounting packages and electronic devices | |
JP6591912B2 (en) | Semiconductor device package and semiconductor device | |
JP7237609B2 (en) | Packages for electronic components and electronic devices | |
JP6940286B2 (en) | Wiring boards, electronic component packages and electronic devices | |
JP2008263360A (en) | High-frequency substrate device | |
JP2020188115A (en) | Package for mounting electronic component and electronic device | |
JP6239970B2 (en) | TO-CAN type package header and semiconductor device | |
WO2023054419A1 (en) | Substrate for mounting semiconductor element and semiconductor device | |
JP6408661B2 (en) | TO-CAN type package header and semiconductor device | |
JP2016219649A (en) | Package for high-frequency semiconductor, high-frequency semiconductor device, and method of manufacturing high-frequency semiconductor device | |
JP2015002206A (en) | Package for housing element, and packaging structure | |
JP2012234880A (en) | Package for housing element, and semiconductor device including the package | |
JP2014165208A (en) | Element accommodation package and mounting structure | |
JP2004072019A (en) | Semiconductor package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190311 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200305 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6673764 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |