JP2002158509A - High-frequency circuit module and production method therefor - Google Patents

High-frequency circuit module and production method therefor

Info

Publication number
JP2002158509A
JP2002158509A JP2000354228A JP2000354228A JP2002158509A JP 2002158509 A JP2002158509 A JP 2002158509A JP 2000354228 A JP2000354228 A JP 2000354228A JP 2000354228 A JP2000354228 A JP 2000354228A JP 2002158509 A JP2002158509 A JP 2002158509A
Authority
JP
Japan
Prior art keywords
carrier substrate
frequency circuit
substrate
circuit module
main
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000354228A
Other languages
Japanese (ja)
Inventor
Yoichi Kitamura
洋一 北村
Mitsunori Ishizaki
光範 石崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000354228A priority Critical patent/JP2002158509A/en
Publication of JP2002158509A publication Critical patent/JP2002158509A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent

Landscapes

  • Waveguide Connection Structure (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a high-frequency circuit module, with which repair work is enabled by simple operations, and the deterioration of electric characteristics is prevented. SOLUTION: A semiconductor device 1 is flip-chip bonded to a first signal line 22 on a carrier board 20. On a main substrate 50, a second signal line 52 is formed, the first signal line 22 and the second signal line 52 are connected by a connecting part composed of a connecting electrode 251 and a solder 35, provided on the sidewall of the carrier board, and the carrier substrate 20 is mounted secondarily on the main substrate 50.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、高周波回路モジュ
ールおよびその製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high-frequency circuit module and a method for manufacturing the same.

【0002】[0002]

【従来の技術】近年インターネットに代表されるIT
(Information Technology)分
野における高速・大容量の通信手段として、特に光ファ
イバー等を用いた有線通信機器やマイクロ波、ミリ波を
用いた無線通信機器の普及が著しく、これら通信機器に
は、高性能の高周波トランジスタやMMIC(Mono
lithic Microwave Integrat
ed Circuit)等の半導体素子が組み込まれて
いる。この種の機器はGHzを越える高周波領域で動作
させるので、使用される半導体素子の材料としては一般
に広く使用されているシリコンに代わって、高周波特性
に優れている化合物半導体、とりわけガリウム砒素(G
aAs)半導体が選ばれることが多い。
2. Description of the Related Art In recent years, IT represented by the Internet
As high-speed and large-capacity communication means in the field of (Information Technology), in particular, wired communication devices using optical fibers and the like and wireless communication devices using microwaves and millimeter waves have been remarkably popularized. High-frequency transistors and MMICs (Mono
lithic Microwave Integrat
ed Circuit) or the like. Since this type of device operates in a high-frequency region exceeding GHz, a semiconductor device having excellent high-frequency characteristics, especially gallium arsenide (G
aAs) Semiconductors are often selected.

【0003】上記半導体素子を組み合わせて、電子回路
として完成させるには、ベアチップと呼ばれる裸の半導
体素子の表面に形成されている複数の電極を外部の回路
と電気的に接続させるために接続用の配線を設ける必要
がある。一般的に半導体素子においては、このような部
分の接続には、半導体素子の電極パッドと対応した外部
電極との間に金線やアルミ線のような金属ワイヤを超音
波ボンディングすることにより行われる。しかし、特に
高周波領域で動作する電子回路の場合は、半導体素子の
パッド電極と外部電極を機械的に金属ワイヤで接続する
ことは、そのワイヤ接続によって生じる寄生インダクタ
ンスや寄生容量を増加させ、接続部においてインピーダ
ンスの不整合を招いてしまうため、半導体素子が有して
いる本来の性能を発揮させることができなくなってしま
い、結果として、高周波信号の伝送においてロスを発生
させてしまい、効率の悪い電子回路となる。上記問題を
解決する一つの手段として、金属ワイヤを用いない半導
体素子の接続法であるフリップチップ実装法が開発され
た。
In order to complete the electronic circuit by combining the above semiconductor elements, a plurality of electrodes formed on the surface of a bare semiconductor element called a bare chip are electrically connected to an external circuit. Wiring must be provided. Generally, in a semiconductor element, such a portion is connected by ultrasonic bonding of a metal wire such as a gold wire or an aluminum wire between an electrode pad of the semiconductor element and a corresponding external electrode. . However, especially in the case of an electronic circuit operating in a high-frequency region, mechanically connecting a pad electrode of a semiconductor element and an external electrode with a metal wire increases the parasitic inductance and the parasitic capacitance caused by the wire connection, and the connection portion In this case, impedance mismatching is caused, so that the original performance of the semiconductor element cannot be exhibited. As a result, loss occurs in transmission of a high-frequency signal, resulting in an inefficient electron. It becomes a circuit. As one means for solving the above problem, a flip-chip mounting method, which is a method for connecting semiconductor elements without using metal wires, has been developed.

【0004】図7(a)、(b)は、特開平3―120
736号公報に記載された、半導体チップが基板にフリ
ップチップ実装された状態を示す説明図で、(a)はそ
の断面図、(b)は半導体チップ側から見た平面図であ
り、図中41は半導体チップ、42はセラミック基板、
43はモジュールフレーム、44はチップ配線、45は
バンプ、46、47は基板配線である。即ち、金属製の
モジュールフレーム(半導体パッケージ)43上に、基
板配線46、47が形成されたセラミック基板42を実
装する。この時、基板配線46、47はコプレーナ型の
伝送線路を形成しており、基板配線46は、信号線、基
板配線47は接地線となる。この基板配線46、47上
にバンプ45を形成し、半導体チップ41の回路面をセ
ラミック基板42側に向けて実装する。絶縁基板と半導
体チップとの物理的な接続はバンプ自身の合金化あるい
は硬化型の樹脂により行う。上記のようにして実装する
ことで、先に述べた金属ワイヤを用いない半導体素子の
接続が実現し、半導体チップとセラミック基板との接続
部の電気的損失を最小限に抑えることが可能となる。
FIGS. 7 (a) and 7 (b) show Japanese Patent Application Laid-Open No. 3-120.
736 is an explanatory view showing a state in which a semiconductor chip is flip-chip mounted on a substrate, (a) is a cross-sectional view thereof, and (b) is a plan view seen from the semiconductor chip side. 41 is a semiconductor chip, 42 is a ceramic substrate,
43 is a module frame, 44 is a chip wiring, 45 is a bump, and 46 and 47 are substrate wirings. That is, a ceramic substrate 42 on which substrate wirings 46 and 47 are formed is mounted on a metal module frame (semiconductor package) 43. At this time, the substrate wirings 46 and 47 form a coplanar transmission line, the substrate wiring 46 becomes a signal line, and the substrate wiring 47 becomes a ground line. The bumps 45 are formed on the substrate wirings 46 and 47, and the semiconductor chip 41 is mounted with the circuit surface facing the ceramic substrate 42 side. The physical connection between the insulating substrate and the semiconductor chip is made by alloying the bump itself or using a hardening type resin. By mounting as described above, the connection of the semiconductor element without using the metal wire described above is realized, and it is possible to minimize the electric loss of the connection portion between the semiconductor chip and the ceramic substrate. .

【0005】ところで、情報通信量の高速化・大容量化
に伴って、単位時間あたりに伝送すべき情報量は飛躍的
に増加し、これに対応すべく、通信設備としても限られ
た設置空間内に大規模な回路システムを効率よく収納す
る必要があり、システムの構成部材等のいっそうの小型
化が求められている。一方、高周波回路を収納する筐
体、回路基板、半導体パッケージ等においては、高性
能、高信頼性の観点から、気密封止された構造のセラミ
ックや金属製のパッケージが採用されている。このよう
なパッケージは性能や信頼性を最重視するが故に、非常
に大型で、かつ高価という欠点を有するが、装置性能、
信頼性が最優先であった時代にあっては、装置や付帯設
備のサイズが大きくてもあまり問題視されなかった。し
かし最近では先に述べた理由により小型化は非常に重要
な要素である。また、従来、システム価格が高価な時代
にあってはこのようなパッケージのコストがシステム全
体のコストに占める割合は小さく、低コスト化はさほど
重要では無かった。しかし最近になって高品質・高性能
のシステムを低価格で提供する必要がある社会環境にあ
っては、コストは無視できない重要な要素で、可能な限
り低コスト化を実現せねばならない。
[0005] By the way, the amount of information to be transmitted per unit time is dramatically increased with the increase in the speed and capacity of information communication, and in order to cope with this, the installation space is limited as communication equipment. It is necessary to efficiently store a large-scale circuit system inside the system, and further downsizing of system components and the like is required. On the other hand, in a case for housing a high-frequency circuit, a circuit board, a semiconductor package, and the like, a ceramic or metal package having a hermetically sealed structure is employed from the viewpoint of high performance and high reliability. Such packages have the disadvantages of being very large and expensive, because performance and reliability are paramount.
In the era when reliability was the highest priority, there was not much problem even if the size of the equipment and auxiliary equipment was large. However, recently, miniaturization is a very important factor for the reasons described above. Further, in the past, in the era when the system price was expensive, the cost of such a package occupied a small percentage of the cost of the entire system, and cost reduction was not so important. However, recently, in a social environment where it is necessary to provide high-quality and high-performance systems at low prices, cost is an important factor that cannot be ignored and cost must be reduced as much as possible.

【0006】さて、先に述べたワイヤ接続の問題は、半
導体素子と素子を収納する半導体パッケージ間の問題に
止まらず、半導体パッケージとパッケージを搭載する配
線板等外部回路の接続に対しても同様である。従来、高
周波対応の半導体パッケージと外部回路の接続には、ボ
ールボンダまたはウエッジボンダによるワイヤボンディ
ングまたはリボンボンディングが行われており、素材の
金属としては特殊な例を除いてほとんど金ワイヤまたは
金リボンが用いられる。これらの接続作業は手作業また
は自動化装置によって行われるが、手作業の場合は作業
の習熟度や個人差によるばらつき、自動化装置にあって
は機械の稼働をスムーズにすべく一定のマージンを設け
る必要や、工作時間を短縮する必要から、インダクタン
スを最低値に押さえることが出来る最短距離でのワイヤ
ボンディングをばらつき無く行うという実装の実現は一
般的に困難である。
The above-mentioned problem of wire connection is not limited to the problem between a semiconductor element and a semiconductor package containing the element, but also applies to the connection between a semiconductor package and an external circuit such as a wiring board on which the package is mounted. It is. Conventionally, high-frequency compatible semiconductor packages and external circuits have been connected by wire bonding or ribbon bonding using a ball bonder or wedge bonder, and almost no gold wire or gold ribbon is used as the material metal except for special cases. Used. These connection operations are performed manually or by automated devices.In the case of manual operations, there is a need to provide a certain margin for smooth operation of the machine due to variations in the proficiency of the work and individual differences. In addition, since it is necessary to reduce the working time, it is generally difficult to realize the mounting in which the wire bonding is performed without variation in the shortest distance where the inductance can be suppressed to the minimum value.

【0007】この問題を解決するため、半導体パッケー
ジと外部回路との接続に関しても、ボンディングワイヤ
を用いない接続法が開発され、特開2000―1510
39号公報には、金属ワイヤを用いない実装法の事例が
開示されている。この公報には、フレキシブル基板上に
フリップチップ実装された半導体素子からなるモジュー
ルを金属バンプを介して外部回路と接続する方法が記載
されている。図8は、上記公報に記載されている方法に
より半導体素子がパッケージに載置し加圧して実装する
状態を説明する断面図で、図において61は絶縁性フレ
キシブル基板、62は接地用配線、63は高周波信号用
配線、64は第1の金属バンプ、65は第2の金属バン
プ、66はパッケージ、67はパッケージの高周波信号
用配線、68は半導体素子収容キャビティ部、69はボ
ンディングツール、70は半導体素子である。
In order to solve this problem, a connection method without using a bonding wire has been developed for connection between a semiconductor package and an external circuit.
No. 39 discloses an example of a mounting method using no metal wire. This publication describes a method of connecting a module including a semiconductor element flip-chip mounted on a flexible substrate to an external circuit via a metal bump. FIG. 8 is a cross-sectional view illustrating a state in which a semiconductor element is mounted on a package and is mounted by pressing according to the method described in the above publication. In FIG. Is a high-frequency signal wiring, 64 is a first metal bump, 65 is a second metal bump, 66 is a package, 67 is a high-frequency signal wiring of a package, 68 is a semiconductor element receiving cavity, 69 is a bonding tool, 70 is a bonding tool. It is a semiconductor element.

【0008】即ち、フレキシブル基板61上の第1の金
属バンプ64に対してボンディングツール69を用い
て、加圧・加熱し、金属バンプ64に加圧と伝熱を行っ
て金属バンプ64とパッケージ配線67あるいは他の配
線基板の電極端子や配線と接合する方法が記述されてい
る。上記公報には、フレキシブル配線板のパッケージへ
の接続は、まず、フレキシブル基板61をパッケージ6
6上に位置合わせして搭載する。次にフレキシブル基板
61の上方よりボンディングツール69によってフレキ
シブル基板61の金属バンプ部を加圧・加熱し、高周波
信号、接地用の配線上の金属バンプをパッケージの信号
用配線に、接地用配線は接地用にそれぞれ接合する手順
がとられる。金属バンプの材料に関しては、これら公報
には詳細に記述されていないが、このような目的には一
般的に、はんだが使用される。
That is, the first metal bump 64 on the flexible substrate 61 is pressed and heated by using a bonding tool 69 to apply pressure and heat to the metal bump 64 so that the metal bump 64 and the package wiring are connected. It describes a method of bonding with an electrode terminal or wiring of another wiring board 67 or another wiring board. According to the above publication, connection of a flexible wiring board to a package is performed by first attaching a flexible substrate 61 to a package 6.
6 and mounted. Next, the metal bumps of the flexible substrate 61 are pressed and heated by the bonding tool 69 from above the flexible substrate 61, and the metal bumps on the high-frequency signal and the ground wiring are used as the signal wiring of the package, and the ground wiring is used as the ground. The procedure for joining each is used. Although the materials of the metal bumps are not described in detail in these publications, solder is generally used for such a purpose.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、図7、
図8に示す従来技術には次の課題があった。まず、はん
だを用いてバンプ接続するには、接続する電極の一方も
しくは両方に設けたはんだバンプ、またはスクリーン印
刷法やめっき法によって供給したはんだを有する電極ど
うしを位置あわせし、加熱、加圧を行うが、この工程に
おいて、加えられた圧力により、溶融したはんだが横に
押し広げられるため、電極間隔が狭い場合には、隣接す
るパッドから押し広げられたはんだどうしが接触し、隣
り合う電極間で短絡が生じ、正常な接続ができないとい
う問題がある。その限界値ははんだバンプの寸法に依存
するが、120μm付近であると考えられている。一般
に、化合物半導体は材料コストが高価なため、可能な限
り面積を小さくした半導体素子が製造される。このため
素子の電極ピッチも狭くなる傾向にあり、100μm以
下のものも現れている。従ってはんだを用いた接続方法
では最近の狭ピッチ半導体素子には対処することができ
ない。
However, FIG.
The conventional technique shown in FIG. 8 has the following problems. First, in order to connect bumps using solder, align the solder bumps provided on one or both of the electrodes to be connected, or the electrodes with solder supplied by screen printing or plating, and apply heat and pressure. However, in this step, the molten solder is spread laterally by the applied pressure.If the electrode spacing is small, the solder spread from adjacent pads comes into contact with each other, and In this case, a short circuit occurs, and a normal connection cannot be made. The limit value depends on the size of the solder bump, but is considered to be around 120 μm. In general, compound semiconductors have high material costs, so that semiconductor elements having the smallest possible area are manufactured. For this reason, the electrode pitch of the device tends to be narrow, and some devices having a pitch of 100 μm or less have appeared. Therefore, the connection method using solder cannot deal with recent narrow-pitch semiconductor elements.

【0010】また、図7に示すようにして、多数個の半
導体素子を基板上にフリップチップ実装した場合には、
多数個の半導体素子のうち一つでも不良素子があると、
局所的な修理作業は極めて困難であるので、実装基板全
体を取り替えなくてはならないという問題点が発生す
る。即ち、図7に示す従来の構造にあっては、一度実装
した後ではリペア作業を行うには極めて困難という欠点
を有するため、複数の半導体素子を実装するモジュール
においては歩留まりが極端に低下するという課題があ
る。
Further, as shown in FIG. 7, when a large number of semiconductor elements are flip-chip mounted on a substrate,
If even one of the many semiconductor elements has a defective element,
Since local repair work is extremely difficult, there is a problem that the entire mounting substrate must be replaced. That is, the conventional structure shown in FIG. 7 has a drawback that it is extremely difficult to perform a repair operation after being mounted once. Therefore, the yield is extremely reduced in a module in which a plurality of semiconductor elements are mounted. There are issues.

【0011】これに対し、図8に示すようにして、フレ
キシブル基板上にフリップチップ実装した時点で電気的
試験を実施することでモジュールの良否判定が行えるた
め、実装基板全体を交換するという問題点は解決してい
る。しかしながら、まず、フレキシブル配線板をパッケ
ージ上に位置合わせして搭載し、次にフレキシブル配線
板の上方よりボンディングツールによってフレキシブル
配線板の金属バンプ部を加圧・加熱して接合するという
2段階の実装方法を用いているために、キャリア基板の
金属バンプと主基板とを加圧・加熱接合した際に、微少
な位置ズレ等が生じることが考えられ、このことが原因
で高周波特性を満足しない実装となった場合、修復作業
を行うことが極めて困難になる。また、一度接合を終え
たフレキシブル配線板のバンプを再溶融させて取り外
し、フレキシブル配線板にあっては残留はんだを除去し
た上で、再度バンプを形成する工程や、また基板側にあ
っては、同じく残留はんだの除去に加え、再位置合わせ
・搭載・加圧・加熱する工程を一連の実装とは独立して
行わねばならず、非常に煩雑な作業となる。
On the other hand, as shown in FIG. 8, when the flip chip is mounted on the flexible board, the electrical test is performed to determine the quality of the module, so that the entire mounting board is replaced. Has solved. However, the flexible wiring board is first positioned and mounted on the package, and then the bonding is performed by pressing and heating the metal bumps of the flexible wiring board with a bonding tool from above the flexible wiring board. Due to the use of this method, when the metal bumps of the carrier substrate and the main substrate are bonded under pressure and heat, it is conceivable that a slight misalignment may occur, resulting in mounting that does not satisfy high-frequency characteristics. , It becomes extremely difficult to perform the repair work. Also, once the bumps of the flexible wiring board that has been joined are melted again and removed, the remaining solder is removed on the flexible wiring board, and then the process of forming the bumps again, and on the board side, Similarly, in addition to the removal of the residual solder, the steps of repositioning, mounting, pressing, and heating must be performed independently of a series of mounting, which is a very complicated operation.

【0012】ところで、信号伝送路上に段差や不連続部
分が生じると特性インピーダンスの不整合が起こり、こ
れに起因する信号の反射現象が発生するため、マイクロ
波、ミリ波等の高周波領域にあっては信号伝達特性が低
下することが知られている。この対策として、従来は図
8に示すように、実装基板の一部に凹み(キャビティ)
を設け、その中に半導体素子を収容することにより伝送
線路の高さを同一平面上に揃えることが行われている。
しかし、キャビテイを設けてその中に半導体素子を実装
する方法は、あらかじめ実装基板上に開口部を設ける必
要があるため、開口部による実装上の制約や実装基板の
製造コストが高くなってしまうという課題があった。
By the way, if a step or a discontinuity occurs on a signal transmission line, mismatching of characteristic impedance occurs, and a reflection phenomenon of a signal caused by the mismatch occurs. Therefore, in a high frequency region such as a microwave, a millimeter wave, or the like. It is known that the signal transmission characteristics deteriorate. As a countermeasure against this, conventionally, as shown in FIG.
Is provided, and the height of the transmission line is aligned on the same plane by accommodating a semiconductor element therein.
However, the method of providing a cavity and mounting a semiconductor element therein requires the provision of an opening on a mounting board in advance, which imposes restrictions on mounting due to the opening and increases the manufacturing cost of the mounting board. There were challenges.

【0013】本発明はかかる課題を解消するためになさ
れたもので、実装歩留まりが高く、簡単な操作で修復作
業(リペア)が可能で、電気特性の劣化が防止された高
周波回路モジュールを得ることを目的とする。また、上
記高周波回路モジュールを容易に歩留まり高く得ること
ができる高周波回路モジュールの製造方法を得ることを
目的とする。
SUMMARY OF THE INVENTION The present invention has been made in order to solve the above-mentioned problem, and it is an object of the present invention to provide a high-frequency circuit module which has a high mounting yield, can be repaired (repaired) by a simple operation, and is prevented from deteriorating in electrical characteristics. With the goal. It is another object of the present invention to provide a method of manufacturing a high-frequency circuit module that can easily obtain the high-frequency circuit module at a high yield.

【0014】[0014]

【課題を解決するための手段】本発明に係る第1の高周
波回路モジュールは、半導体素子、この半導体素子が接
合されたキャリア基板およびこのキャリア基板を搭載
し、上記キャリア基板の側壁を用いた接続部により上記
キャリア基板に接続された主基板を備えたものである。
A first high-frequency circuit module according to the present invention comprises a semiconductor element, a carrier substrate to which the semiconductor element is bonded, and a connection using the carrier substrate and the side wall of the carrier substrate. And a main substrate connected to the carrier substrate by a portion.

【0015】本発明に係る第2の高周波回路モジュール
は、上記第1の高周波回路モジュールにおいて、半導体
素子はキャリア基板の主面に設けた第1の信号線路に接
合され、主基板に設けた第2の信号線路と、上記第1の
信号線路とが、熱により軟化または溶融する導電性材料
を用いた接続部により接続されたものである。
In a second high-frequency circuit module according to the present invention, in the first high-frequency circuit module, the semiconductor element is bonded to the first signal line provided on the main surface of the carrier substrate, and the semiconductor element is provided on the main substrate. The second signal line and the first signal line are connected by a connecting portion using a conductive material that is softened or melted by heat.

【0016】本発明に係る第3の高周波回路モジュール
は、上記第1の高周波回路モジュールにおいて、キャリ
ア基板の主面に設けた第1の接地線路と、主基板に設け
た第2の接地線路とが、熱により軟化または溶融する導
電性材料を用いた接続部により接続されたものである。
A third high-frequency circuit module according to the present invention is the first high-frequency circuit module according to the first high-frequency circuit module, wherein the first ground line provided on the main surface of the carrier substrate and the second ground line provided on the main substrate. Are connected by a connection portion using a conductive material that is softened or melted by heat.

【0017】本発明に係る第4の高周波回路モジュール
は、上記第2または第3の高周波回路モジュールにおい
て、キャリア基板または主基板の信号線路は、コプレー
ナ伝送線路構造のものである。
According to a fourth high-frequency circuit module of the present invention, in the second or third high-frequency circuit module, the signal line of the carrier substrate or the main substrate has a coplanar transmission line structure.

【0018】本発明に係る第5の高周波回路モジュール
は、上記第1の高周波回路モジュールにおいて、側壁に
は、キャリア基板の主面側から裏面側に向いた断面凹状
の切り欠き部が形成され、上記切り欠き部壁面に接続電
極が設けられているものである。
In a fifth high-frequency circuit module according to the present invention, in the first high-frequency circuit module, a notch having a concave cross section is formed on a side wall from the main surface side to the back surface side of the carrier substrate. The connection electrode is provided on the wall surface of the notch.

【0019】本発明に係る第6の高周波回路モジュール
は、上記第5の高周波回路モジュールにおいて、キャリ
ア基板の裏面の、切り欠き部による凹部の周囲にランド
が形成され、上記ランドと接続する、主基板の信号線路
または接地線路の接続領域の形状が、上記ランドの外周
形状に沿った形状のものである。
A sixth high-frequency circuit module according to the present invention is the fifth high-frequency circuit module according to the fifth high-frequency circuit module, wherein a land is formed around the recess formed by the cutout on the back surface of the carrier substrate, and the land is connected to the land. The connection region of the signal line or the ground line on the substrate has a shape that follows the outer peripheral shape of the land.

【0020】本発明に係る第7の高周波回路モジュール
は、上記第1の高周波回路モジュールにおいて、半導体
素子は金の固相拡散接合によりフリップチップ接合され
ているものである。
In a seventh high-frequency circuit module according to the present invention, in the first high-frequency circuit module, the semiconductor element is flip-chip bonded by solid phase diffusion bonding of gold.

【0021】本発明に係る第8の高周波回路モジュール
は、上記第1の高周波回路モジュールにおいて、キャリ
ア基板の厚さは10〜600μmのものである。
An eighth high-frequency circuit module according to the present invention is the above-mentioned first high-frequency circuit module, wherein the thickness of the carrier substrate is 10 to 600 μm.

【0022】本発明に係る第9の高周波回路モジュール
は、上記第1の高周波回路モジュールにおいて、キャリ
ア基板または主基板に導電性材料の流動を堰きとめる堰
材を備えたものである。
A ninth high-frequency circuit module according to the present invention is the above-mentioned first high-frequency circuit module, wherein a carrier member or a main substrate is provided with a dam member for stopping a flow of a conductive material.

【0023】本発明に係る第10の高周波回路モジュー
ルは、上記第9の高周波回路モジュールにおいて、堰材
は、金属膜を用いて形成されているものである。
According to a tenth high-frequency circuit module of the present invention, in the ninth high-frequency circuit module, the dam is formed using a metal film.

【0024】本発明に係る第11の高周波回路モジュー
ルは、上記第9の高周波回路モジュールにおいて、堰材
により、主基板に設けた第2の信号線路のキャリア基板
との接続領域が限定されているものである。
In an eleventh high-frequency circuit module according to the present invention, in the ninth high-frequency circuit module, a connection region between the second signal line provided on the main substrate and the carrier substrate is limited by the dam member. Things.

【0025】本発明に係る第1の高周波回路モジュール
の製造方法は、半導体素子をキャリア基板に接合する工
程、および上記キャリア基板の側壁を用いた接続部によ
り上記キャリア基板と主基板を接続し、キャリア基板を
主基板に実装する工程を施す方法である。
In a first method of manufacturing a high-frequency circuit module according to the present invention, a step of bonding a semiconductor element to a carrier substrate, and connecting the carrier substrate and the main substrate by a connection portion using a side wall of the carrier substrate, In this method, a step of mounting a carrier substrate on a main substrate is performed.

【0026】[0026]

【発明の実施の形態】実施の形態1.図1は本発明の第
1の実施の形態の高周波回路モジュールの斜視図であ
り、図中、1はウエハから切り出された裸の半導体素
子、20はキャリア基板、22はキャリア基板の主面に
形成された第1の信号線路、23はキャリア基板の主面
に形成された第1の接地線路、50はキャリア基板20
を搭載する主基板、52は主基板上に設けられ高周波信
号が伝送される第2の信号線路、54は主基板上に設け
られた第2の接地線路、25はキャリア基板20の側壁
に設け、キャリア基板の主面側から裏面側に向いた断面
凹状の切り欠き部である、半割スルーホール、251、
252は半割スルーホール25壁面に設けた接続電極、
35は例えばはんだ等、熱により軟化または溶融する導
電性材料で、接続電極251、252と導電性材料35
によりキャリア基板20と主基板50を接続する接続部
を構成する。即ち、接続電極251を介してキャリア基
板20の第1の信号線路22と主基板50の第2の信号
線路52、または接続電極252を介してキャリア基板
の第1の接地線路23と主基板の第2の接地線路54
を、導電性材料35を用いて接続してキャリア基板を主
基板に実装する。なお、27、57は導電性材料の流動
を堰きとめ、ぬれ広がりを防止するレジスト(堰材)で
ある。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiment 1 FIG. 1 is a perspective view of a high-frequency circuit module according to a first embodiment of the present invention, in which 1 is a bare semiconductor element cut out from a wafer, 20 is a carrier substrate, and 22 is a main surface of the carrier substrate. The first signal line formed, 23 is a first ground line formed on the main surface of the carrier substrate, 50 is the carrier substrate 20
, A second signal line 52 provided on the main substrate and transmitting a high-frequency signal, 54 a second ground line provided on the main substrate, and 25 provided on a side wall of the carrier substrate 20. A half through hole, 251, which is a cutout having a concave cross section from the main surface side to the back surface side of the carrier substrate.
252 is a connection electrode provided on the wall surface of the half through hole 25,
Reference numeral 35 denotes a conductive material that is softened or melted by heat, such as solder, for example, and the connection electrodes 251 and 252 and the conductive material 35.
Constitutes a connecting portion for connecting the carrier substrate 20 and the main substrate 50. That is, the first signal line 22 of the carrier substrate 20 and the second signal line 52 of the main substrate 50 via the connection electrode 251, or the first ground line 23 of the carrier substrate and the first signal line 52 of the main substrate 50 via the connection electrode 252. Second ground line 54
Are connected using a conductive material 35 to mount the carrier substrate on the main substrate. Reference numerals 27 and 57 denote resists (weir members) for stopping the flow of the conductive material and preventing the spread of the conductive material.

【0027】図2は、図1におけるI―I線断面図であ
り、図中、10は半導体素子上に形成された外部回路と
の接続電極、15はバンプで、例えば金で形成されるこ
とにより固相拡散接合でキャリア基板20の第1の信号
線路22にフリップチップ接合されており、固相拡散接
合を用いているので接合が強固となり好ましい。29は
キャリア基板の裏面に形成された接地電極である。
FIG. 2 is a sectional view taken along the line II in FIG. 1. In FIG. 2, reference numeral 10 denotes a connection electrode with an external circuit formed on the semiconductor element, and reference numeral 15 denotes a bump, which is formed of, for example, gold. Is flip-chip bonded to the first signal line 22 of the carrier substrate 20 by solid-phase diffusion bonding. Since solid-phase diffusion bonding is used, the bonding is strong and is preferable. Reference numeral 29 denotes a ground electrode formed on the back surface of the carrier substrate.

【0028】図3(a)、(b)は、上記キャリア基板
の構造を説明する説明図で、(a)はキャリア基板の半
導体素子を実装する面、(b)は半導体素子を実装する
面の裏面である。30は第1の信号線路22における半
導体素子を実装するための電極パッド部分、31は第1
の接地線路23における半導体素子を実装するための電
極パッド部分、36はキャリア基板の裏面のスルーホー
ル25による凹部の周囲に形成されたランドである。
FIGS. 3A and 3B are explanatory views for explaining the structure of the carrier substrate. FIG. 3A shows the surface of the carrier substrate on which the semiconductor elements are mounted, and FIG. 3B shows the surface on which the semiconductor elements are mounted. It is the back of. Reference numeral 30 denotes an electrode pad portion for mounting a semiconductor element on the first signal line 22, and 31 denotes a first signal line.
An electrode pad portion 36 for mounting a semiconductor element on the ground line 23 is a land formed around a recess formed by the through hole 25 on the back surface of the carrier substrate.

【0029】図1〜3に示すように、キャリア基板20
上の第1の信号線路22は第1の接地線路23と共に伝
送線路を形成しており、キャリア基板20と半導体素子
1とはフリップチップ接合されている。キャリア基板2
0の側壁に設けた半割スルーホール壁に上記主面の伝送
線路構造に対応した接続電極251、252が主面の線
路に接続して設けられている。一方、上記キャリア基板
を主基板50上に搭載して2次実装する主基板50には
第2の信号線路22と、第2の接地線路54が設けられ
ている。ここで、本発明の第1の実施の形態の高周波回
路モジュールは、接続電極251を介して、上記第1の
信号線路22と第2の信号線路52を接続するが、熱に
より軟化または溶融する導電性材料35を側壁に用いた
接続部で、キャリア基板と主基板信号線路がコプレーナ
伝送線路の形で接続されているので、キャリア基板と主
基板信号線路の間で段差があっても、高周波信号の反射
が抑制され、電気特性の劣化が防止される。
As shown in FIGS.
The upper first signal line 22 forms a transmission line together with the first ground line 23, and the carrier substrate 20 and the semiconductor element 1 are flip-chip bonded. Carrier substrate 2
The connection electrodes 251 and 252 corresponding to the transmission line structure on the main surface are provided on the half through-hole wall provided on the side wall of No. 0 so as to be connected to the line on the main surface. On the other hand, a second signal line 22 and a second ground line 54 are provided on the main substrate 50 on which the carrier substrate is mounted on the main substrate 50 for secondary mounting. Here, in the high-frequency circuit module according to the first embodiment of the present invention, the first signal line 22 and the second signal line 52 are connected via the connection electrode 251, but are softened or melted by heat. Since the carrier substrate and the main substrate signal line are connected in the form of a coplanar transmission line at the connection portion using the conductive material 35 on the side wall, even if there is a step between the carrier substrate and the main substrate signal line, the high frequency Signal reflection is suppressed, and deterioration of electrical characteristics is prevented.

【0030】図に示すキャリア基板20の単数または複
数個が主基板50上にはんだ等熱により軟化または溶融
する導電性材料を用いた接続部により実装されて高周波
回路モジュールを構成する場合、加熱により実装後のリ
ペア作業が容易であり、実装歩留まりを高く維持しなが
ら、生産性よく製造できる。
When one or more of the carrier substrates 20 shown in the figure are mounted on the main substrate 50 by connecting portions using a conductive material which is softened or melted by heat such as solder, a high frequency circuit module is formed by heating. Repair work after mounting is easy, and production can be performed with high productivity while maintaining a high mounting yield.

【0031】また、図は、キャリア基板または主基板の
伝送線路構造が、コプレーナ伝送線路構造の例を示す
が、高周波信号の伝送路としてよく用いられるマイクロ
ストリップ伝送線路構造を採用してもよい。
Although the figure shows an example in which the carrier line structure of the carrier substrate or the main substrate is a coplanar transmission line structure, a microstrip transmission line structure often used as a transmission line of a high-frequency signal may be employed.

【0032】さらに、図に示すように、キャリア基板に
設けた第1の接地線路23と、主基板に設けた第2の接
地線路54とが上記キャリア基板の側壁部に設けられ、
上記第1の接地線路と接続された接続電極252を介し
て導電性材料35を用いて接続されていることによりキ
ャリア基板の主基板への実装がより強固となるという効
果がある。
Further, as shown in the figure, a first ground line 23 provided on the carrier substrate and a second ground line 54 provided on the main substrate are provided on the side wall of the carrier substrate.
The connection using the conductive material 35 through the connection electrode 252 connected to the first ground line has an effect that the mounting of the carrier substrate on the main substrate becomes more robust.

【0033】また、図に示すように、キャリア基板また
は主基板に導電性材料の流動を堰きとめる堰材(例えば
はんだレジスト)を備えることにより、導電性材料がキ
ャリア基板または主基板表面に流動し、ぬれ広がること
によって接続部の導電性材料の量が不足し、接続部の強
度低下を招いたり、半導体素子の下面に流れ込むことに
よって電気特性が低下するのを防止できるという効果が
ある。堰材は、金属膜を用いて形成すると、伝送線路の
信号通過性を損なうことを防止できる。また、はんだレ
ジスト等堰材により、主基板のキャリア基板との接続領
域を限定すると、高精度な実装が可能であるという効果
がある。
Further, as shown in the figure, by providing a dam member (for example, a solder resist) for stopping the flow of the conductive material on the carrier substrate or the main substrate, the conductive material flows on the surface of the carrier substrate or the main substrate. In addition, the amount of the conductive material at the connection portion becomes insufficient due to the spread of the wetted portion, and the strength of the connection portion is reduced, and the electrical characteristics can be prevented from being reduced by flowing into the lower surface of the semiconductor element. When the dam member is formed using a metal film, it is possible to prevent the signal transmissivity of the transmission line from being impaired. In addition, when the connection region of the main substrate with the carrier substrate is limited by a damping material such as a solder resist, there is an effect that highly accurate mounting is possible.

【0034】図においては、接続電極はキャリア基板の
半割スルーホール上に形成されているが、キャリア基板
と主基板の信号線路の接続に用いられるものを251、
接地線路の接続に用いられるものを252と区別して示
す。また、主基板の第2の信号線路の、キャリア基板と
の接続領域は、ランド36の外周形状に沿った形状とす
ることにより、接続による電気損失を最小限に低下でき
るため好ましく、例えば、半割スルーホール25のラン
ド36外形と対応する半円形状の信号電極パッドとして
形成されている。
In the figure, the connection electrodes are formed on the half through-holes of the carrier substrate.
The one used for the connection of the ground line is distinguished from 252. Further, the connection area of the second signal line of the main board with the carrier board is preferably formed in accordance with the outer peripheral shape of the land 36 so that electric loss due to connection can be reduced to a minimum. It is formed as a semicircular signal electrode pad corresponding to the outer shape of the land 36 of the split through hole 25.

【0035】キャリア基板の厚さは10〜600μm
が、主基板とキャリア基板に段差があっても、高周波特
性を損なわれないため好ましく、10μm未満では薄す
ぎて取り扱いが困難となり、600μmを越えると線路
の反射損が増すため高周波特性が劣化する。キャリア基
板としてはLTCC(低温焼成ガラスセラミック基板)
を用い、キャリア基板上の導体材料には銅、銀、銀―パ
ラジウム、銀―白金など導電率の低い金属が用いられて
おり、これら導体材料の表面が金めっきされているもの
を用いたり、またはキャリア基板としては有機材料を用
いたプリント配線板を用い、基板上の導体材料は銅で構
成されており、かつ表面が金めっきされているものを用
いることができ、通常のアルミナ基板で用いられる金属
材料を用いた導体配線に比べ、導体損を低減して低損失
のキャリア基板となる。また、例えば、キャリア基板と
して、ポリイミド基材ベースのフレキシブル配線板や、
ガラスエポキシ基材ベースの薄型配線板構造を用いるこ
ともできる。主基板としては、セラミック基板を用いる
が、損失等が問題無い値を示せば、有機材料を用いたプ
リント配線板を適用することもできる。
The thickness of the carrier substrate is 10 to 600 μm
However, even if there is a step between the main substrate and the carrier substrate, the high frequency characteristics are not impaired. If it is less than 10 μm, it is too thin to handle, and if it exceeds 600 μm, the reflection loss of the line increases and the high frequency characteristics deteriorate. . LTCC (low temperature fired glass ceramic substrate) as carrier substrate
The conductive material on the carrier substrate using copper, silver, silver-palladium, silver-platinum low-conductivity metal is used, and those whose surfaces of these conductive materials are plated with gold, Alternatively, a printed wiring board using an organic material is used as the carrier substrate, and the conductor material on the substrate is made of copper and the surface thereof may be plated with gold. As compared with the conductor wiring using a metal material to be obtained, a conductor loss is reduced and a low loss carrier substrate is obtained. Also, for example, as a carrier substrate, a polyimide substrate-based flexible wiring board,
A thin wiring board structure based on a glass epoxy base can also be used. As the main substrate, a ceramic substrate is used, but a printed wiring board using an organic material can also be used as long as the value shows no problem with loss or the like.

【0036】実施の形態2.図4は、本発明の第2の実
施の形態の高周波回路モジュールの製造方法を説明する
説明図であり、図中、53は主基板50上に設けられた
第2の信号線路52における、第1の信号線路22との
接続に用いる電極パッド部分、55は主基板上に設けら
れた第2の接地線路54における、第1の接地線路23
との接続に用いる電極パッド部分である。
Embodiment 2 FIG. 4 is an explanatory view for explaining a method of manufacturing the high-frequency circuit module according to the second embodiment of the present invention. In the figure, reference numeral 53 denotes a second signal line 52 provided on the main substrate 50. The electrode pad portion 55 used for connection to the first signal line 22 is the first ground line 23 of the second ground line 54 provided on the main substrate.
This is an electrode pad portion used for connection with the electrode pad.

【0037】即ち、キャリア基板20の主面に設けた第
1の信号線路22に半導体素子1を例えばフリップチッ
プ接合する。一方、主基板には第2の信号線路52が設
けられている。上記第1の信号線路22と、上記第2の
信号線路52の第1の信号電極との接続領域を対向させ
て主基板にキャリア基板を載置する。また、側壁部には
接続電極251、252が設けられている。熱により軟
化または溶融する導電性材料を供給し、キャリア基板ま
たは主基板を加熱冷却して、本実施の形態の高周波回路
モジュールを製造する。なお、側壁を用いて、キャリア
基板を主基板に実装しているので、電気特性の劣化が少
なく製造が容易である。上記製造方法は、歩留まりよ
く、製造が容易である。また、導電性材料として、熱に
より軟化または溶融する材料を用いるとさらに歩留まり
よく製造できる。また、下記実施例に示すように、あら
かじめ信号電極パッド53または接地電極パッド55に
上記導電性材料を設けていてもよい。
That is, the semiconductor element 1 is, for example, flip-chip bonded to the first signal line 22 provided on the main surface of the carrier substrate 20. On the other hand, a second signal line 52 is provided on the main substrate. The carrier substrate is mounted on the main substrate with the connection region between the first signal line 22 and the first signal electrode of the second signal line 52 facing each other. In addition, connection electrodes 251 and 252 are provided on the side wall. A conductive material that is softened or melted by heat is supplied, and the carrier substrate or the main substrate is heated and cooled to manufacture the high-frequency circuit module according to the present embodiment. In addition, since the carrier substrate is mounted on the main substrate using the side wall, deterioration of electric characteristics is small and manufacture is easy. The above manufacturing method has a good yield and is easy to manufacture. Further, when a material that is softened or melted by heat is used as the conductive material, it can be manufactured with higher yield. Further, as shown in the following embodiment, the conductive material may be provided on the signal electrode pad 53 or the ground electrode pad 55 in advance.

【0038】[0038]

【実施例】実施例1.以下、図1〜6を用いて説明す
る。 (1)およそ30GHzまでの周波数帯域を有するGa
As製のFET(電界効果型トランジスタ)1を準備
し、パッド電極10上に金製の突起状バンプ15を設け
る。即ち、GaAs製FETの外形寸法は0.4×0.
5mmの長方形で、厚さは0.1mmである。回路面に
は約1μmの厚さの金製パッド電極10が複数個ある。
最初の工程として、このパッド電極10上に金製の突起
状バンプ15を設ける。突起状バンプ15は通称ボール
ボンダと呼ばれる超音波ワイヤーボンデイング装置を用
いて形成する。突起状バンプ15の形成条件は直径20
μmの金ワイヤを用い、超音波エネルギーの設定は0.
2Wで接合時間は25ミリ秒である。GaAs製FET
は設定温度250℃でステージ上に保持する。これによ
り直径70μm、平均高さ65μmの金製の突起状バン
プ15が形成できる。突起状バンプ15は、超音波ボン
デイング装置で接合が完了した金ワイヤを垂直方向に引
きちぎることで形成される。
[Embodiment 1] Hereinafter, description will be made with reference to FIGS. (1) Ga having a frequency band up to about 30 GHz
An As-made FET (field effect transistor) 1 is prepared, and a gold bump 15 is provided on the pad electrode 10. That is, the outer dimensions of the GaAs FET are 0.4 × 0.
It is a 5 mm rectangle with a thickness of 0.1 mm. A plurality of gold pad electrodes 10 having a thickness of about 1 μm are provided on the circuit surface.
As a first step, a bump 15 made of gold is provided on the pad electrode 10. The projecting bumps 15 are formed by using an ultrasonic wire bonding apparatus commonly called a ball bonder. The condition for forming the projecting bumps 15 is a diameter of 20.
Using a gold wire of μm, the ultrasonic energy was set to 0.
At 2 W, the bonding time is 25 milliseconds. GaAs FET
Is maintained on the stage at a set temperature of 250 ° C. As a result, a gold bump 15 having a diameter of 70 μm and an average height of 65 μm can be formed. The protruding bumps 15 are formed by vertically breaking the gold wire that has been joined by the ultrasonic bonding apparatus.

【0039】(2)GaAs製FETを搭載するキャリ
ア基板を準備する。即ち、キャリア基板20は導体配線
を有するアルミナ基板で、基板材料は99.5%の純度
を有する高品位アルミナである。キャリア基板20の外
形寸法は3.5×2.5mmの長方形で、厚さは0.4
mmである。基板表面の平均粗度は0.1μm以下のも
のを用いた。キャリア基板20の上面では、半導体素子
1を実装するために、第1の信号線路には電極パッド3
0が、第1の接地線路上には電極パッド31が設けられ
ている。
(2) A carrier substrate on which a GaAs FET is mounted is prepared. That is, the carrier substrate 20 is an alumina substrate having conductor wiring, and the substrate material is high-grade alumina having a purity of 99.5%. The outer dimensions of the carrier substrate 20 are a rectangle of 3.5 × 2.5 mm and a thickness of 0.4.
mm. The substrate having an average roughness of 0.1 μm or less was used. On the upper surface of the carrier substrate 20, the first signal line is provided with an electrode pad 3 for mounting the semiconductor element 1.
0, an electrode pad 31 is provided on the first ground line.

【0040】キャリア基板20の側壁にはキャリア基板
20と主基板50との接続部に使用される次のような電
極が形成されている。まず、複数の半割りスルーホール
25の壁面に形成された接続電極251で、主基板50
の高周波信号用のコプレーナ伝送線路の第2の信号線路
52と、キャリア基板上の信号線路22とを接続する。
また、複数の半割りスルーホール25の壁面に形成され
た接続電極252で、主基板50の高周波信号用のコプ
レーナ伝送線路の第2の接地線路54と、キャリア基板
上の第1の接地線路23とを導電性材料を用いて接続
し、電気的に強固な接地を形成するための接地電極とし
て用いるものである。キャリア基板の裏面には、バック
メタライズと呼ばれる接地電極29がほぼ全面に施され
ている。以上の導体配線は最小ラインアンドスペース6
0μm/60μmの精度で形成されている。導体配線は
金属で多層構造をしており、その構成は最下層からTi
/Pd/Auの順で積層されている。導体の厚さはそれ
ぞれ700Å/1300Å/1μmである。
On the side wall of the carrier substrate 20, the following electrodes used for connecting the carrier substrate 20 and the main substrate 50 are formed. First, the main substrate 50 is connected to the connection electrodes 251 formed on the wall surfaces of the plurality of half-through holes 25.
The second signal line 52 of the coplanar transmission line for the high frequency signal is connected to the signal line 22 on the carrier substrate.
Further, the connection electrodes 252 formed on the wall surfaces of the plurality of half-through holes 25 form the second ground line 54 of the coplanar transmission line for the high frequency signal of the main substrate 50 and the first ground line 23 on the carrier substrate. Are connected using a conductive material, and are used as ground electrodes for forming an electrically strong ground. On the rear surface of the carrier substrate, a ground electrode 29 called back metallization is provided on almost the entire surface. The above conductor wiring is the minimum line and space 6
It is formed with an accuracy of 0 μm / 60 μm. The conductor wiring has a multi-layer structure made of metal, and the structure is Ti
/ Pd / Au. The thicknesses of the conductors are respectively 700 ° / 1300 ° / 1 μm.

【0041】(3)キャリア基板20上にGaAs製F
ET1をフリップチップ接合する。キャリア基板20と
GaAs製FETとの接合に際し、キャリア基板上の電
極パッド部分30、31とGaAs製FET上の金製突
起状電極15の位置合わせを正確に行うために、画像処
理による位置あわせ機能を備えたフリップチップボンダ
(搭載装置)を用いる。キャリア基板とGaAs製FE
Tは金―金固相拡散接合工法により接合する。フリップ
チップボンダに付属する加熱加圧ツールには真空吸着孔
があり、GaAs製FETはツールに直接吸着され、加
熱加圧される。バンプ1個あたりの最大印加荷重は11
0gである。加圧時の温度はキャリア基板側の設定温度
290℃、GaAs製FET側の設定温度290℃で、
加圧時間は12秒で実施した。キャリア基板とGaAs
製FETは金―金固相拡散接合だけで強固に接合される
ので、樹脂等による補強(アンダーフィル)は必要とし
ない。
(3) GaAs F on the carrier substrate 20
ET1 is flip-chip bonded. At the time of joining the carrier substrate 20 and the GaAs FET, an alignment function by image processing is required to accurately align the electrode pad portions 30 and 31 on the carrier substrate with the gold protruding electrodes 15 on the GaAs FET. A flip chip bonder (mounting device) provided with Carrier substrate and GaAs FE
T is bonded by a gold-gold solid phase diffusion bonding method. The heating and pressing tool attached to the flip chip bonder has a vacuum suction hole, and the GaAs FET is directly suctioned to the tool and heated and pressed. The maximum applied load per bump is 11
0 g. The temperature at the time of pressurization is 290 ° C. on the carrier substrate side and 290 ° C. on the GaAs FET side.
The pressurization time was 12 seconds. Carrier substrate and GaAs
Since the FET is firmly bonded only by gold-gold solid phase diffusion bonding, reinforcement (underfill) with resin or the like is not required.

【0042】(4)GaAs製FETを搭載したキャリ
ア基板を実装する主基板50を準備する。即ち、主基板
50は導体配線を有するアルミナ製の基板で、基板材料
は99.5%の純度を有する高品位アルミナで、外形寸
法は50×70mmの長方形で、厚さは0.6mmであ
る。主基板の表面には、GaAs製FETを搭載したキ
ャリア基板を実装するための次のような電極が形成され
ている。即ち、高周波信号用のコプレーナ伝送線路であ
る主基板の第2の信号線路52の、キャリア基板の第1
の信号線路との接続領域である信号電極パッド53と、
第2の接地線路54の、接地電極として用いる複数個の
接地電極パッド55であり、主基板接地線路上に主基板
はんだレジストの開口部に形成され、電気的に強固な接
地導体を形成する。主基板50の裏面にはバックメタラ
イズと呼ばれる接地電極がほぼ全面に施され、複数の貫
通スルーホールによって、主基板接地線路と接続されて
いる(図示せず)。なお、主基板の導体配線は最小ライ
ンアンドスペース60μm/60μmの精度で形成され
ている。導体配線は金属で多層構造をしており、その構
成は最下層からTi/Pd/Auの順で積層されてい
る。導体の厚さはそれぞれ700Å/1300Å/1μ
mである。
(4) A main substrate 50 on which a carrier substrate on which a GaAs FET is mounted is prepared. That is, the main substrate 50 is an alumina substrate having conductor wiring, the substrate material is high-grade alumina having a purity of 99.5%, the outer dimensions are a rectangle of 50 × 70 mm, and the thickness is 0.6 mm. . The following electrodes for mounting a carrier substrate on which a GaAs FET is mounted are formed on the surface of the main substrate. That is, the first signal line 52 of the carrier substrate of the second signal line 52 of the main substrate, which is a coplanar transmission line for high-frequency signals.
A signal electrode pad 53 that is a connection region with the signal line of
A plurality of ground electrode pads 55 used as ground electrodes of the second ground line 54. The plurality of ground electrode pads 55 are formed in the openings of the main substrate solder resist on the main substrate ground line to form an electrically strong ground conductor. A ground electrode called back metallization is provided on almost the entire back surface of the main substrate 50, and is connected to the main substrate ground line by a plurality of through-holes (not shown). The conductor wiring of the main board is formed with a minimum line and space accuracy of 60 μm / 60 μm. The conductor wiring has a multi-layered structure made of metal, and its configuration is laminated in the order of Ti / Pd / Au from the bottom layer. Conductor thickness is 700 は / 1300Å / 1μ respectively
m.

【0043】主基板の上面には、GaAs製FETを搭
載したキャリア基板を精度良くはんだ実装するための、
はんだレジスト57が形成されているが、はんだレジス
トには次のような作用が求められる。即ち、本発明にお
ける高周波回路モジュールでは、はんだを溶融させてG
aAs製FETを搭載したキャリア基板を主基板上に実
装する。すなわち、金電極および金めっき配線上にはん
だ接合するので、溶融したはんだが、電極や配線上を伝
って流動するぬれ広がり現象が問題となる。溶融はんだ
の流れを阻止するためには、はんだレジストと呼ばれる
堰材(一種のダム)を設けてやる必要が生じる。このよ
うな目的を果たす材料として、樹脂等の誘電体を用いて
ダムを形成する方法がある。しかし対象が高周波信号の
場合、樹脂等の誘電体製のはんだレジストを用いること
は電気特性上好ましくなく、はんだの流れを妨げる作用
を薄い金属膜に求めることが、高周波信号の減衰に対し
て有利に働く。その理由は誘電体の場合、誘電損失と呼
ばれる電力損失が生じるためである。この損失は誘電体
が保有している比誘電率(εr)や誘電正接(tan
δ)の値で決定されるためであり、金属を用いることで
この問題を回避できるためである。以上のように、金属
膜製の堰材(はんだレジスト)を用いることにより、電
極同士がきわめて近接して設置された場合にあっても、
溶融したはんだ等の金属が流れ出して隣接した電極同士
で短絡するおそれが無くなるため高密度実装に対して有
用である。
On the upper surface of the main substrate, a carrier substrate on which a GaAs FET is mounted is precisely solder-mounted.
Although the solder resist 57 is formed, the following operation is required for the solder resist. That is, in the high-frequency circuit module of the present invention, the solder is melted and G
A carrier substrate on which an aAs FET is mounted is mounted on a main substrate. That is, since the soldering is performed on the gold electrode and the gold-plated wiring, there is a problem of a wet spreading phenomenon in which the molten solder flows along the electrode and the wiring. In order to prevent the flow of the molten solder, it is necessary to provide a dam (a kind of dam) called a solder resist. As a material that achieves such a purpose, there is a method of forming a dam using a dielectric such as a resin. However, when the target is a high-frequency signal, it is not preferable in terms of electrical characteristics to use a dielectric solder resist made of resin or the like, and it is advantageous to attenuate the high-frequency signal by seeking a thin metal film to prevent the flow of solder. Work on. The reason is that in the case of a dielectric, power loss called dielectric loss occurs. This loss is caused by the relative permittivity (εr) and the dielectric loss tangent (tan) of the dielectric.
δ), and this problem can be avoided by using a metal. As described above, by using a dam member (solder resist) made of a metal film, even when the electrodes are placed very close to each other,
This is useful for high-density mounting because there is no possibility that molten metal such as solder flows out and short-circuits occur between adjacent electrodes.

【0044】(5)アルミナ製の主基板50にGaAs
製FET1を搭載したキャリア基板20を位置あわせす
る。まず、キャリア基板20を主基板50上の信号電極
パッド上にキャリア基板の接続電極がくるように位置あ
わせする。GaAs製FETを搭載したキャリア基板と
主基板との位置合わせを正確に行うために、前述した画
像処理による位置あわせ機能を備えたフリップチップボ
ンダ(搭載装置)を用いる。GaAs製FETを搭載し
たキャリア基板は、GaAs製FETの存在により、キ
ャリア基板の上面が平坦ではないため、そのハンドリン
グには前述した真空吸着孔付きの加熱加圧ツールとは異
なる専用のつかみ治具を用いた。このつかみ治具には、
GaAs製FETを搭載したキャリア基板の側面を挟み
込む方式のツールである。ツールには急激な昇温が行え
るセラミックヒータが組み込んである。
(5) GaAs is formed on the main substrate 50 made of alumina.
The carrier substrate 20 on which the FET 1 manufactured is mounted is aligned. First, the carrier substrate 20 is positioned so that the connection electrodes of the carrier substrate are located on the signal electrode pads on the main substrate 50. In order to accurately align the carrier substrate on which the GaAs FET is mounted with the main substrate, a flip chip bonder (mounting device) having the above-described alignment function by image processing is used. Since the upper surface of the carrier substrate on which the GaAs FET is mounted is not flat due to the presence of the GaAs FET, a special gripping jig different from the above-described heating and pressing tool having a vacuum suction hole is used for handling the carrier substrate. Was used. In this gripping jig,
This is a tool of the type that sandwiches the side surface of the carrier substrate on which the GaAs FET is mounted. The tool incorporates a ceramic heater capable of rapidly increasing the temperature.

【0045】(6)キャリア基板20と主基板50とを
導電性材料により接合する。導電性材料としてはんだを
用い、主基板上にはあらかじめスクリーン印刷法によ
り、鉛−スズ系の共晶はんだペーストが供給されてい
る。主基板の加熱はフリップチップボンダに付属する加
熱機構を用いた。本加熱機構はコンスタントヒート方式
と呼ばれる設定温度に維持されるヒーターで、はんだが
溶融しない温度(ベース温度)を主基板に与えるために
用いる。はんだ接合時、このベース温度に、つかみ治具
から供給される過渡的な熱を加えることで、はんだに溶
融温度(183℃)を越える温度環境を与えた。主基板
側の設定温度は150℃とし、加熱時間は15秒で実施
した。はんだ接合終了後の冷却はエアーブローにより行
った。本実装方式によれば、主基板を加熱するベース温
度だけでははんだが溶融しないため、GaAs製FET
を搭載したキャリア基板にのみ局所的な加熱を与えるこ
とで、希望する部位のはんだ接合が可能となる。また既
にはんだ実装が完了したGaAs製FETを搭載したキ
ャリア基板においては、はんだが再溶融することによる
位置ずれすることがない。以上のようにして、1枚の主
基板上に複数個のGaAs製FETを搭載したキャリア
基板を実装することが可能となる。はんだ接合時のフラ
ックスは、接合終了後、必要に応じて洗浄し、高周波回
路モジュールが完成する。上記のように、主基板にはあ
らかじめはんだが供給されているが、位置あわせをした
後、糸はんだやペレットはんだを供給してもよく、はん
だの横もれが防止できる。
(6) The carrier substrate 20 and the main substrate 50 are joined by a conductive material. Solder is used as a conductive material, and a lead-tin eutectic solder paste is supplied on the main substrate in advance by a screen printing method. For heating the main substrate, a heating mechanism attached to the flip chip bonder was used. This heating mechanism is a heater that is maintained at a set temperature called a constant heat method, and is used to give a temperature at which solder does not melt (base temperature) to the main substrate. At the time of solder joining, by applying transient heat supplied from the gripping jig to this base temperature, a temperature environment exceeding the melting temperature (183 ° C.) was given to the solder. The set temperature on the main substrate side was 150 ° C., and the heating time was 15 seconds. Cooling after the completion of the solder joining was performed by air blowing. According to this mounting method, since the solder does not melt only at the base temperature for heating the main substrate, the GaAs FET
By applying local heating only to the carrier substrate on which is mounted, solder bonding at a desired portion can be performed. In addition, in a carrier substrate on which a GaAs FET already mounted with solder is mounted, there is no displacement due to re-melting of the solder. As described above, it is possible to mount a carrier substrate on which a plurality of GaAs FETs are mounted on one main substrate. After the completion of the soldering, the flux at the time of the soldering is washed as necessary to complete the high-frequency circuit module. As described above, the solder is supplied to the main board in advance, but after the alignment, the thread solder or the pellet solder may be supplied, so that the solder can be prevented from leaking.

【0046】上記のようにして製造した高周波回路モジ
ュールの高周波電気特性を測定し評価を行った。図5
は、アルミナ製の主基板上に直接フリップチップ実装す
る従来の方式と、本実施例の高周波回路モジュールの高
周波電気特性を示す特性図であり、横軸は周波数、縦軸
は線路の反射損(S11)と通過損(S21)である。
図中、S11、S21は各々本実施例の高周波回路モジ
ュールの反射損および通過損、S11h、S21hは各
々従来の実装方式により得られた周波回路モジュールの
反射損および通過損である。図に示されているように、
アルミナ製の主基板上に直接フリップチップ実装する従
来の方法S11h、S21hに比べると、本実施例の高
周波回路モジュールS11、S21は若干特性の劣化は
認められるが、30GHzまで両者に顕著な差はなく、
本発明による実装方式を採用しても高周波特性は著しく
劣化しないことが明らかになった。この理由は、本発明
では、GaAs製FETを搭載したキャリア基板が主基
板信号線路との間で段差がある実装が行われているにも
かかわらず、側壁を用いて接続してるため、高周波信号
の反射が抑制され、電気特性が劣化していないためであ
る。つまり、信号伝送路において物理的な段差があって
も、特性インピーダンスの不整合が実用上無視できるほ
ど小さく抑えられる設計を行えば十分実用に供すること
ができるわけである。実験を重ねた結果、この段差の値
は、キャリア基板の厚さに換算して600μm以下であ
れば図5の周波数範囲で実用可能であることがわかっ
た。
The high-frequency electrical characteristics of the high-frequency circuit module manufactured as described above were measured and evaluated. FIG.
Is a characteristic diagram showing a conventional method of directly mounting a flip chip on an alumina main substrate and a high-frequency electric characteristic of the high-frequency circuit module of the present embodiment. The horizontal axis represents frequency, and the vertical axis represents line reflection loss ( S11) and the passage loss (S21).
In the figure, S11 and S21 are the reflection loss and the passage loss of the high-frequency circuit module of the present embodiment, respectively, and S11h and S21h are the reflection loss and the passage loss of the frequency circuit module obtained by the conventional mounting method, respectively. As shown in the figure,
Compared with the conventional methods S11h and S21h in which flip-chip mounting is directly performed on the main substrate made of alumina, the high-frequency circuit modules S11 and S21 of the present embodiment slightly deteriorate in characteristics, but there is a remarkable difference up to 30 GHz. Not
It has been clarified that the high-frequency characteristics do not significantly deteriorate even when the mounting method according to the present invention is adopted. The reason for this is that, in the present invention, the carrier substrate on which the GaAs FET is mounted is connected using the side wall even though the carrier substrate is mounted with a step between itself and the main substrate signal line. Is suppressed, and the electrical characteristics are not degraded. In other words, even if there is a physical step in the signal transmission line, it is possible to provide practical use if a design that can suppress the mismatch of the characteristic impedance to a practically negligible level is performed. As a result of repeated experiments, it was found that if the value of this step is 600 μm or less in terms of the thickness of the carrier substrate, it can be practically used in the frequency range of FIG.

【0047】本発明は、GaAs製FETを搭載したキ
ャリア基板が熱により軟化または溶融する導電性材料を
用いて主基板に表面実装されており、上記導電性材料と
しては広く用いられている鉛―スズ系の共晶はんだを用
いるため、実装後の修復作業が容易という特長を有して
いる。また、上記導電性材料としては、銀等の金属フィ
ラーが入った熱可塑性樹脂や熱可塑性異方性導電フィル
ムを用いることができる。また、本発明において、上記
導電性材料を用いているので、GaAs製FETの電気
性能が期待値を満たさない等の理由から、GaAs製F
ETを取り替える必要性が生じた場合、主基板とGaA
s製FETを搭載したキャリア基板のはんだ接続部を、
はんだこてやヒートツールまたはホットエアー等によ
り、局部加熱を行うことによって、他のGaAs製FE
Tを搭載したキャリア基板から独立して不良部分のみを
取り外し、新たなGaAs製FETを搭載したキャリア
基板を搭載して修理を行うことができる。これにより、
規格外の電気特性を示す高周波回路モジュールであって
も、簡単に修復作業が行えることにより、新品の高周波
回路モジュールとして扱うことができるため、製造歩留
まりが向上し、製品の低コスト化が可能となる。
According to the present invention, a carrier substrate on which a GaAs FET is mounted is surface-mounted on a main substrate by using a conductive material which is softened or melted by heat. The use of a tin-based eutectic solder makes it easy to repair after mounting. Further, as the conductive material, a thermoplastic resin containing a metal filler such as silver or a thermoplastic anisotropic conductive film can be used. Further, in the present invention, since the above-mentioned conductive material is used, the GaAs F
If it becomes necessary to replace the ET,
The solder connection part of the carrier substrate on which the
By performing local heating with a soldering iron, heat tool, hot air, etc., other GaAs FE
Only the defective portion can be independently removed from the carrier substrate on which the T is mounted, and repair can be performed by mounting the carrier substrate on which a new GaAs FET is mounted. This allows
Even if a high-frequency circuit module shows nonstandard electrical characteristics, it can be easily repaired and treated as a new high-frequency circuit module, improving production yield and reducing product cost. Become.

【0048】以上述べた実施の形態では、GaAs製F
ETを金―金固相拡散接合を用いてフリップチップ実装
し、アンダーフィルを施さない構造について説明した
が、高周波特性がさほど重要視されない対象であればア
ンダーフイルを用いることで、耐湿性や機械的強度の向
上が期待できる。アンダーフイルの材料としては、熱硬
化または光硬化または熱可塑性樹脂系材料を用いること
ができる。
In the embodiment described above, the GaAs F
ET was flip-chip mounted using gold-gold solid-state diffusion bonding, and the structure without underfill was explained. However, if the high-frequency characteristics are not so important, the underfill can be used to improve moisture resistance and mechanical properties. The improvement of the target strength can be expected. As a material for the underfill, a thermosetting or photocuring or thermoplastic resin material can be used.

【0049】実施例2.半導体素子として実施例1で使
用したものと同じ、およそ30GHzの周波数帯域を有
するGaAs製のFETを用いる。実施例1においてキ
ャリア基板として用いたアルミナ製キャリア基板の代わ
りにLTCC基板(低温焼成ガラスセラミック基板)を
用いる。LTCC基板の特長は、セラミックの焼成温度
を低くできるため、キャリア基板上の導体材料には銅、
銀、銀―パラジウム、銀―白金など導電率の低い金属を
用いることが可能なことである。これにより、通常のア
ルミナ基板で用いられている高抵抗の金属材料を用いた
導体配線に比べ、導体損を低減した低損失のキャリア基
板が実現できるという効果がある。
Embodiment 2 FIG. As the semiconductor element, a GaAs FET having a frequency band of about 30 GHz, which is the same as that used in the first embodiment, is used. An LTCC substrate (low-temperature fired glass ceramic substrate) is used instead of the alumina carrier substrate used as the carrier substrate in the first embodiment. The feature of the LTCC substrate is that the firing temperature of the ceramic can be lowered, so the conductive material on the carrier substrate is copper,
It is possible to use a metal having low conductivity such as silver, silver-palladium, and silver-platinum. As a result, there is an effect that a low-loss carrier substrate with reduced conductor loss can be realized as compared with a conductor wiring using a high-resistance metal material used for an ordinary alumina substrate.

【0050】つまり、キャリア基板と主基板は導体配線
を有するLTCC基板である。キャリア基板の外形寸法
は3.5×2.5mmの長方形で、厚さは0.28mm
である。主基板の外形寸法は50×70mmの長方形
で、厚さは0.56mmである。以上の導体配線は最小
ラインアンドスペース60μm/60μmの精度で形成
されている。導体配線は金属で多層構造をしており、そ
の構成は最下層からAgPd/Ni/Auの順で積層さ
れている。導体の厚さはそれぞれ10μm/3μm/1
μmである。
That is, the carrier substrate and the main substrate are LTCC substrates having conductor wiring. The outer dimensions of the carrier substrate are 3.5 × 2.5 mm rectangles and the thickness is 0.28 mm
It is. The outer dimensions of the main board are a rectangle of 50 × 70 mm, and the thickness is 0.56 mm. The above conductor wiring is formed with a minimum line and space accuracy of 60 μm / 60 μm. The conductor wiring has a multi-layered structure made of metal, and its configuration is laminated in the order of AgPd / Ni / Au from the bottom layer. The thickness of each conductor is 10 μm / 3 μm / 1
μm.

【0051】上記キャリア基板、主基板を準備し、実施
例1と同様にして実装し、高周波回路モジュールを作製
し、高周波電気特性を測定した。図6は、本実施例の高
周波回路モジュールの高周波電気特性を示す特性図であ
り、横軸は周波数、縦軸は線路の反射損(S11)と通
過損(S21)である。図中、S11a、S21aは各
々フリップチップ実装したアルミナ製キャリア基板をア
ルミナ製主基板にはんだ実装することにより得られた高
周波回路モジュールの反射損および通過損、S11b、
S21bは各々フリップチップ実装したLTCCキャリ
ア基板をLTCC製主基板にはんだ実装することにより
得られた周波回路モジュールの反射損および通過損であ
る。図に示されているように、アルミナ基板に比べて損
失は変わらず、LTCC基板を用いても本発明のキャリ
ア基板として十分使用可能であることがわかった。
The carrier substrate and the main substrate were prepared, mounted in the same manner as in Example 1, a high-frequency circuit module was manufactured, and high-frequency electric characteristics were measured. FIG. 6 is a characteristic diagram showing high-frequency electrical characteristics of the high-frequency circuit module of the present embodiment. The horizontal axis represents frequency, and the vertical axis represents reflection loss (S11) and transmission loss (S21) of the line. In the figure, S11a and S21a are reflection loss and passage loss of a high-frequency circuit module obtained by solder mounting an alumina carrier substrate flip-chip mounted on an alumina main substrate, respectively.
S21b is the reflection loss and the passage loss of the frequency circuit module obtained by soldering the flip-chip mounted LTCC carrier board to the LTCC main board. As shown in the figure, the loss was not changed as compared with the alumina substrate, and it was found that the LTCC substrate can be sufficiently used as the carrier substrate of the present invention.

【0052】実施例3.半導体素子として上記実施例で
使用したものと同じ、およそ30GHzの周波数帯域を
有するGaAs製のFETを用いる。キャリア基板に、
実施例1においてキャリア基板として用いたアルミナ製
キャリア基板の代わりに有機プリント配線板を用いたも
のを用いる。基板材料として誘電体損失が少なく、高周
波特性に優れるBT樹脂(ビスマレイミド・トリアジン
樹脂)製基板を用いる。
Embodiment 3 FIG. As the semiconductor element, a GaAs FET having a frequency band of about 30 GHz, which is the same as that used in the above embodiment, is used. On the carrier substrate,
Instead of the alumina carrier substrate used as the carrier substrate in the first embodiment, a substrate using an organic printed wiring board is used. As a substrate material, a substrate made of a BT resin (bismaleimide / triazine resin) having low dielectric loss and excellent high frequency characteristics is used.

【0053】キャリア基板の寸法は5mm×5mmの長
方形で、厚さ12μmの電解銅箔を有し、基板厚さは6
00μmである。基板には最小ラインアンドスペース6
0μm/60μmの導体配線パターンが形成されてい
る。導体配線および電極パッド上には無電解メッキ法に
て、厚さ4μmのニッケルメッキ後に厚さ0.8μmの
金めっきが施されている。上記キャリア基板と、実施例
1と同じアルミナ製の主基板を準備し、実施例1と同様
にして実装し、高周波回路モジュールを作製し、高周波
電気特性を測定し、図6に示す。図中、S11c、S2
1cは各々フリップチップ実装した有機プリント配線板
製キャリア基板をアルミナ製主基板にはんだ実装するこ
とにより得られた高周波回路モジュールの反射損および
通過損、S11b、S21bは各々フリップチップ実装
したLTCCキャリア基板をLTCC製主基板にはんだ
実装することにより得られた周波回路モジュールの反射
損および通過損である。図に示されているように、実施
例1、2で述べたセラミック基板に比べて損失は増加し
ているが、用途を限定すればキャリア基板として十分使
用可能であることがわかる。
The carrier substrate has a rectangular shape of 5 mm × 5 mm, has an electrolytic copper foil of 12 μm in thickness, and has a substrate thickness of 6 mm.
00 μm. Minimum line and space 6 on board
A conductor wiring pattern of 0 μm / 60 μm is formed. The conductor wiring and the electrode pads are electrolessly plated by nickel plating of 4 μm thickness and then gold plating of 0.8 μm thickness. The carrier substrate and the same alumina main substrate as in Example 1 were prepared, mounted in the same manner as in Example 1, a high-frequency circuit module was manufactured, and high-frequency electrical characteristics were measured. The results are shown in FIG. In the figure, S11c, S2
1c is a reflection loss and a transmission loss of a high-frequency circuit module obtained by solder-mounting a carrier substrate made of an organic printed wiring board, each of which is flip-chip mounted, on an alumina main substrate. S11b, S21b are LTCC carrier substrates, each of which is flip-chip mounted. Is a reflection loss and a transmission loss of the frequency circuit module obtained by soldering the frequency circuit module to the LTCC main board. As shown in the figure, although the loss is increased as compared with the ceramic substrates described in Examples 1 and 2, it can be seen that if the use is limited, it can be sufficiently used as a carrier substrate.

【0054】[0054]

【発明の効果】本発明の第1の高周波回路モジュール
は、半導体素子、この半導体素子が接合されたキャリア
基板およびこのキャリア基板を搭載し、上記キャリア基
板の側壁を用いた接続部により上記キャリア基板に接続
された主基板を備えたもので、電気特性の劣化が防止さ
れ、歩留まりが高いという効果がある。
According to the first high-frequency circuit module of the present invention, a semiconductor device, a carrier substrate to which the semiconductor device is bonded, and the carrier substrate are mounted, and the carrier substrate is connected by a connecting portion using a side wall of the carrier substrate. The main substrate connected to the substrate has an effect that deterioration of electrical characteristics is prevented and the yield is high.

【0055】本発明の第2の高周波回路モジュールは、
上記第1の高周波回路モジュールにおいて、半導体素子
はキャリア基板の主面に設けた第1の信号線路に接合さ
れ、主基板に設けた第2の信号線路と、上記第1の信号
線路とが、熱により軟化または溶融する導電性材料を用
いた接続部により接続されたもので、修復作業が容易で
あるという効果がある。
A second high-frequency circuit module according to the present invention comprises:
In the first high-frequency circuit module, the semiconductor element is joined to a first signal line provided on the main surface of the carrier substrate, and the second signal line provided on the main substrate and the first signal line are: It is connected by a connecting portion using a conductive material that is softened or melted by heat, and has an effect that repair work is easy.

【0056】本発明の第3の高周波回路モジュールは、
上記第1の高周波回路モジュールにおいて、キャリア基
板の主面に設けた第1の接地線路と、主基板に設けた第
2の接地線路とが、熱により軟化または溶融する導電性
材料を用いた接続部により接続されたもので、実装が強
固であるという効果がある。
A third high-frequency circuit module according to the present invention comprises:
In the first high-frequency circuit module, the first ground line provided on the main surface of the carrier substrate and the second ground line provided on the main substrate are connected using a conductive material softened or melted by heat. The parts are connected by the unit, and there is an effect that the mounting is robust.

【0057】本発明の第4の高周波回路モジュールは、
上記第2または第3の高周波回路モジュールにおいて、
キャリア基板または主基板の信号線路は、コプレーナ伝
送線路構造のもので、電気特性の劣化が防止できるとい
う効果がある。
A fourth high-frequency circuit module according to the present invention comprises:
In the second or third high-frequency circuit module,
The signal line of the carrier substrate or the main substrate has a coplanar transmission line structure, and has an effect that deterioration of electrical characteristics can be prevented.

【0058】本発明の第5の高周波回路モジュールは、
上記第1の高周波回路モジュールにおいて、側壁には、
キャリア基板の主面側から裏面側に向いた断面凹状の切
り欠き部が形成され、上記切り欠き部壁面に接続電極が
設けられているもので、高密度実装が可能であるという
効果がある。
The fifth high-frequency circuit module according to the present invention comprises:
In the first high-frequency circuit module, the side wall includes:
A cutout having a concave section is formed from the main surface side to the rear surface side of the carrier substrate, and a connection electrode is provided on the cutout wall surface. This has an effect that high-density mounting is possible.

【0059】本発明の第6の高周波回路モジュールは、
上記第5の高周波回路モジュールにおいて、キャリア基
板の裏面の、切り欠き部による凹部の周囲にランドが形
成され、上記ランドと接続する、主基板の信号線路また
は接地線路の接続領域の形状が、上記ランドの外周形状
に沿った形状のもので、接続による電気損失を最小限に
できるという効果がある。
A sixth high-frequency circuit module according to the present invention comprises:
In the fifth high-frequency circuit module, a land is formed around the concave portion formed by the cutout on the back surface of the carrier substrate, and the shape of the connection area of the signal line or the ground line of the main substrate connected to the land is as described above. It has a shape that follows the outer peripheral shape of the land, and has the effect of minimizing electrical loss due to connection.

【0060】本発明の第7の高周波回路モジュールは、
上記第1の高周波回路モジュールにおいて、半導体素子
は金の固相拡散接合によりフリップチップ接合されてい
るもので、接合が強固で高周波特性に優れるという効果
がある。
The seventh high-frequency circuit module according to the present invention comprises:
In the first high-frequency circuit module, the semiconductor element is flip-chip bonded by solid-state diffusion bonding of gold, and has an effect that bonding is strong and excellent in high-frequency characteristics.

【0061】本発明の第8の高周波回路モジュールは、
上記第1の高周波回路モジュールにおいて、キャリア基
板の厚さは10〜600μmのもので、高周波特性を損
なわないという効果がある。
An eighth high-frequency circuit module according to the present invention comprises:
In the first high-frequency circuit module, the thickness of the carrier substrate is 10 to 600 μm, and there is an effect that high-frequency characteristics are not impaired.

【0062】本発明の第9の高周波回路モジュールは、
上記第1の高周波回路モジュールにおいて、キャリア基
板または主基板に導電性材料の流動を堰きとめる堰材を
備えたもので、高密度かつ高精度な実装ができるという
効果がある。
A ninth high-frequency circuit module according to the present invention comprises:
In the first high-frequency circuit module, the carrier substrate or the main substrate is provided with a dam member for stopping the flow of the conductive material, and there is an effect that high-density and high-precision mounting can be performed.

【0063】本発明の第10の高周波回路モジュール
は、上記第9の高周波回路モジュールにおいて、堰材
は、金属膜を用いて形成されているもので、信号通過性
を損なうことを防止できるという効果がある。
According to a tenth high-frequency circuit module of the present invention, in the ninth high-frequency circuit module described above, the dam member is formed using a metal film, so that it is possible to prevent signal impairment from being impaired. There is.

【0064】本発明の第11の高周波回路モジュール
は、上記第9の高周波回路モジュールにおいて、堰材に
より、主基板に設けた第2の信号線路のキャリア基板と
の接続領域が限定されているもので、高密度かつ高精度
の実装ができるという効果がある。
An eleventh high-frequency circuit module according to the present invention is the ninth high-frequency circuit module according to the above-mentioned ninth high-frequency circuit module, wherein a connection region of the second signal line provided on the main substrate with the carrier substrate is limited by the dam member. Therefore, there is an effect that high-density and high-precision mounting can be performed.

【0065】本発明に係る第1の高周波回路モジュール
の製造方法は、半導体素子をキャリア基板に接合する工
程、および上記キャリア基板の側壁を用いた接続部によ
り上記キャリア基板と主基板を接続し、キャリア基板を
主基板に実装する工程を施す方法で、歩留まり高く、容
易に製造できるという効果がある。
In a first method of manufacturing a high-frequency circuit module according to the present invention, a step of bonding a semiconductor element to a carrier substrate, and connecting the carrier substrate and the main substrate by a connecting portion using a side wall of the carrier substrate, The method of performing the step of mounting the carrier substrate on the main substrate has an effect that the yield is high and the manufacturing is easy.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の第1の実施の形態の高周波回路モジ
ュールの斜視図である。
FIG. 1 is a perspective view of a high-frequency circuit module according to a first embodiment of the present invention.

【図2】 図1におけるI―I線断面図である。FIG. 2 is a sectional view taken along line II in FIG.

【図3】 本発明の第1の実施の形態の高周波回路モジ
ュールに係わるキャリア基板の構造を説明する説明図で
ある。
FIG. 3 is an explanatory diagram illustrating a structure of a carrier substrate according to the high-frequency circuit module according to the first embodiment of the present invention.

【図4】 本発明の第2の実施の形態の高周波回路モジ
ュールの製造方法を説明する説明図である。
FIG. 4 is an explanatory diagram illustrating a method for manufacturing a high-frequency circuit module according to a second embodiment of the present invention.

【図5】 従来の方式と、本実施例の高周波回路モジュ
ールの高周波電気特性を示す特性図である。
FIG. 5 is a characteristic diagram showing high-frequency electrical characteristics of the conventional system and the high-frequency circuit module of the present embodiment.

【図6】 本実施例の高周波回路モジュールの高周波電
気特性を示す特性図である。
FIG. 6 is a characteristic diagram illustrating high-frequency electrical characteristics of the high-frequency circuit module according to the present embodiment.

【図7】 従来の半導体チップが基板にフリップチップ
実装された状態を示す説明図である。
FIG. 7 is an explanatory view showing a state in which a conventional semiconductor chip is flip-chip mounted on a substrate.

【図8】 従来の半導体素子がパッケージに載置し加圧
して実装する状態を説明する断面図である。
FIG. 8 is a cross-sectional view illustrating a state in which a conventional semiconductor element is mounted on a package and mounted by pressing.

【符号の説明】[Explanation of symbols]

1 半導体素子、20 キャリア基板、22 第1の信
号線路、23 第1の接地線路、36 ランド、50
主基板、52 第2の信号線路、54 第2の接地線
路、25 切り欠き部(半割スルーホール)、251、
252 接続電極、35 導電性材料、53 第1の信
号線路との接続に用いる電極パッド部分、55 第1の
接地線路との接続に用いる電極パッド部分。
Reference Signs List 1 semiconductor element, 20 carrier substrate, 22 first signal line, 23 first ground line, 36 land, 50
Main board, 52 second signal line, 54 second ground line, 25 notch (half through hole), 251,
252 connection electrode, 35 conductive material, 53 electrode pad portion used for connection to the first signal line, 55 electrode pad portion used for connection to the first ground line.

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】 半導体素子、この半導体素子が接合され
たキャリア基板およびこのキャリア基板を搭載し、上記
キャリア基板の側壁を用いた接続部により上記キャリア
基板に接続された主基板を備えた高周波回路モジュー
ル。
1. A high-frequency circuit comprising: a semiconductor element; a carrier substrate to which the semiconductor element is bonded; and a main substrate mounted with the carrier substrate and connected to the carrier substrate by a connection portion using a side wall of the carrier substrate. module.
【請求項2】 半導体素子はキャリア基板の主面に設け
た第1の信号線路に接合され、主基板に設けた第2の信
号線路と、上記第1の信号線路とが、熱により軟化また
は溶融する導電性材料を用いた接続部により接続された
ことを特徴とする請求項1に記載の高周波回路モジュー
ル。
2. The semiconductor device is joined to a first signal line provided on a main surface of a carrier substrate, and the second signal line provided on the main substrate and the first signal line are softened or damaged by heat. The high-frequency circuit module according to claim 1, wherein the high-frequency circuit module is connected by a connection portion using a conductive material that melts.
【請求項3】 キャリア基板の主面に設けた第1の接地
線路と、主基板に設けた第2の接地線路とが、熱により
軟化または溶融する導電性材料を用いた接続部により接
続されたことを特徴とする請求項1に記載の高周波回路
モジュール。
3. A first ground line provided on a main surface of a carrier substrate and a second ground line provided on a main substrate are connected by a connection portion using a conductive material softened or melted by heat. The high-frequency circuit module according to claim 1, wherein:
【請求項4】 キャリア基板または主基板の信号線路
は、コプレーナ伝送線路構造であることを特徴とする請
求項2または請求項3に記載の高周波回路モジュール。
4. The high-frequency circuit module according to claim 2, wherein the signal line of the carrier substrate or the main substrate has a coplanar transmission line structure.
【請求項5】 側壁には、キャリア基板の主面側から裏
面側に向いた断面凹状の切り欠き部が形成され、上記切
り欠き部壁面に接続電極が設けられていることを特徴と
する請求項1に記載の高周波回路モジュール。
5. A notch having a concave cross section from a main surface side to a back surface side of a carrier substrate is formed on a side wall, and a connection electrode is provided on a wall surface of the notch portion. Item 2. The high-frequency circuit module according to Item 1.
【請求項6】 キャリア基板の裏面の、切り欠き部によ
る凹部の周囲にランドが形成され、上記ランドと接続す
る、主基板の信号線路または接地線路の接続領域の形状
が、上記ランドの外周形状に沿った形状であることを特
徴とする請求項5に記載の高周波回路モジュール。
6. A land is formed on the back surface of the carrier substrate around a recess formed by the notch, and a shape of a connection area of the signal line or the ground line of the main substrate connected to the land is an outer peripheral shape of the land. The high-frequency circuit module according to claim 5, wherein the high-frequency circuit module has a shape that conforms to the shape of the high-frequency circuit module.
【請求項7】 半導体素子は金の固相拡散接合によりフ
リップチップ接合されていることを特徴とする請求項1
に記載の高周波回路モジュール。
7. The semiconductor device according to claim 1, wherein the semiconductor elements are flip-chip bonded by solid phase diffusion bonding of gold.
2. The high-frequency circuit module according to item 1.
【請求項8】 キャリア基板の厚さは10〜600μm
であることを特徴とする請求項1に記載の高周波回路モ
ジュール。
8. The carrier substrate has a thickness of 10 to 600 μm.
The high-frequency circuit module according to claim 1, wherein
【請求項9】 キャリア基板または主基板に導電性材料
の流動を堰きとめる堰材を備えたことを特徴とする請求
項1に記載の高周波回路モジュール。
9. The high-frequency circuit module according to claim 1, wherein the carrier substrate or the main substrate is provided with a dam member for stopping a flow of the conductive material.
【請求項10】 堰材は、金属膜を用いて形成されてい
ることを特徴とする請求項9に記載の高周波回路モジュ
ール。
10. The high-frequency circuit module according to claim 9, wherein the dam member is formed using a metal film.
【請求項11】 堰材により、主基板に設けた第2の信
号線路のキャリア基板との接続領域が限定されているこ
とを特徴とする請求項9に記載の高周波回路モジュー
ル。
11. The high-frequency circuit module according to claim 9, wherein the connection region of the second signal line provided on the main substrate with the carrier substrate is limited by the dam member.
【請求項12】 半導体素子をキャリア基板に接合する
工程、および上記キャリア基板の側壁を用いた接続部に
より上記キャリア基板と主基板を接続し、キャリア基板
を主基板に実装する工程を施す高周波回路モジュールの
製造方法。
12. A high-frequency circuit for performing a step of joining a semiconductor element to a carrier substrate and a step of connecting the carrier substrate and the main substrate by a connection portion using a side wall of the carrier substrate and mounting the carrier substrate on the main substrate. Module manufacturing method.
JP2000354228A 2000-11-21 2000-11-21 High-frequency circuit module and production method therefor Pending JP2002158509A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000354228A JP2002158509A (en) 2000-11-21 2000-11-21 High-frequency circuit module and production method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000354228A JP2002158509A (en) 2000-11-21 2000-11-21 High-frequency circuit module and production method therefor

Publications (1)

Publication Number Publication Date
JP2002158509A true JP2002158509A (en) 2002-05-31

Family

ID=18826861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000354228A Pending JP2002158509A (en) 2000-11-21 2000-11-21 High-frequency circuit module and production method therefor

Country Status (1)

Country Link
JP (1) JP2002158509A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004247980A (en) * 2003-02-14 2004-09-02 Hitachi Ltd Connection structure and method of transmission line
JP2006253953A (en) * 2005-03-09 2006-09-21 Fujitsu Ltd High frequency module for communication and its manufacturing method
JP2015111646A (en) * 2013-11-05 2015-06-18 三菱電機株式会社 Multilayer wiring board connection structure
JP2015225963A (en) * 2014-05-28 2015-12-14 京セラ株式会社 Wiring board, electronic device, and electronic module
WO2016017523A1 (en) * 2014-07-29 2016-02-04 京セラ株式会社 Wiring board, electronic device, and electronic module
JP2017183684A (en) * 2016-03-29 2017-10-05 京セラ株式会社 Semiconductor element mounting substrate and semiconductor device
US9848491B2 (en) 2014-04-22 2017-12-19 Kyocera Corporation Wiring board, electronic device, and electronic module
WO2018097313A1 (en) 2016-11-28 2018-05-31 京セラ株式会社 Wiring board, electronic device, and electronic module
US10157753B2 (en) 2014-09-26 2018-12-18 Kyocera Corporation Wiring board, electronic device, and electronic module
WO2023180625A1 (en) * 2022-03-25 2023-09-28 Tactotek Oy Method for manufacturing electronics assembly and electronics assembly

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004247980A (en) * 2003-02-14 2004-09-02 Hitachi Ltd Connection structure and method of transmission line
JP2006253953A (en) * 2005-03-09 2006-09-21 Fujitsu Ltd High frequency module for communication and its manufacturing method
US7436679B2 (en) 2005-03-09 2008-10-14 Fujitsu Limited Radio-frequency module for communication
JP2015111646A (en) * 2013-11-05 2015-06-18 三菱電機株式会社 Multilayer wiring board connection structure
US9848491B2 (en) 2014-04-22 2017-12-19 Kyocera Corporation Wiring board, electronic device, and electronic module
JP2015225963A (en) * 2014-05-28 2015-12-14 京セラ株式会社 Wiring board, electronic device, and electronic module
WO2016017523A1 (en) * 2014-07-29 2016-02-04 京セラ株式会社 Wiring board, electronic device, and electronic module
US9852975B2 (en) 2014-07-29 2017-12-26 Kyocera Corporation Wiring board, electronic device, and electronic module
US10157753B2 (en) 2014-09-26 2018-12-18 Kyocera Corporation Wiring board, electronic device, and electronic module
US11024572B2 (en) 2015-11-28 2021-06-01 Kyocera Corporation Wiring board, electronic device, and electronic module
JP2017183684A (en) * 2016-03-29 2017-10-05 京セラ株式会社 Semiconductor element mounting substrate and semiconductor device
WO2018097313A1 (en) 2016-11-28 2018-05-31 京セラ株式会社 Wiring board, electronic device, and electronic module
WO2023180625A1 (en) * 2022-03-25 2023-09-28 Tactotek Oy Method for manufacturing electronics assembly and electronics assembly
US11910530B2 (en) 2022-03-25 2024-02-20 Tactotek Oy Method for manufacturing electronics assembly and electronics assembly
US11950367B2 (en) 2022-03-25 2024-04-02 Tactotek Oy Method for manufacturing electronics assembly

Similar Documents

Publication Publication Date Title
US6555906B2 (en) Microelectronic package having a bumpless laminated interconnection layer
US6951773B2 (en) Chip packaging structure and manufacturing process thereof
US6784554B2 (en) Semiconductor device and manufacturing method thereof
US6262489B1 (en) Flip chip with backside electrical contact and assembly and method therefor
US7268426B2 (en) High-frequency chip packages
EP0704895B1 (en) Process for manufacturing semiconductor device and semiconductor wafer
US8952551B2 (en) Semiconductor package and method for fabricating the same
US20070053167A1 (en) Electronic circuit module and manufacturing method thereof
US10607929B2 (en) Electronics package having a self-aligning interconnect assembly and method of making same
US20040245652A1 (en) Semiconductor device, electronic device, electronic appliance, and method of manufacturing a semiconductor device
JP2009513026A (en) Semiconductor structure and assembly method
US6448108B1 (en) Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
US20060091524A1 (en) Semiconductor module, process for producing the same, and film interposer
JPH10173003A (en) Semiconductor device and its manufacturing method, and film carrier tape and its manufacturing method
US6724079B2 (en) Wire bond-less electronic component for use with an external circuit and method of manufacture
WO2019179785A1 (en) Semiconductor packages
JP2002158509A (en) High-frequency circuit module and production method therefor
JP2010118534A (en) Semiconductor device and method of manufacturing same
US20110070700A1 (en) Apparatus for Connecting Integrated Circuit Chip to Power and Ground Circuits
US6551861B1 (en) Method of making a semiconductor chip assembly by joining the chip to a support circuit with an adhesive
JP3914059B2 (en) High frequency circuit module
JPH0677361A (en) Multi-chip module
JPH11204573A (en) Manufacture of semiconductor device and the semiconductor device
JPH08255868A (en) Semiconductor device and manufacture thereof
WO1996012296A1 (en) Semiconductor device and its manufacture

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040707

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081125

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090317