JP6664369B2 - Ｌｅｄパネルの製造方法 - Google Patents

Ｌｅｄパネルの製造方法 Download PDF

Info

Publication number
JP6664369B2
JP6664369B2 JP2017233690A JP2017233690A JP6664369B2 JP 6664369 B2 JP6664369 B2 JP 6664369B2 JP 2017233690 A JP2017233690 A JP 2017233690A JP 2017233690 A JP2017233690 A JP 2017233690A JP 6664369 B2 JP6664369 B2 JP 6664369B2
Authority
JP
Japan
Prior art keywords
light emitting
light
emitting cells
type semiconductor
sapphire substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017233690A
Other languages
English (en)
Other versions
JP2019009408A (ja
Inventor
テギョン ユ，
テギョン ユ，
デウォン キム，
デウォン キム，
ウォン，エリム
Original Assignee
ルーメンス カンパニー リミテッド
ルーメンス カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ルーメンス カンパニー リミテッド, ルーメンス カンパニー リミテッド filed Critical ルーメンス カンパニー リミテッド
Publication of JP2019009408A publication Critical patent/JP2019009408A/ja
Application granted granted Critical
Publication of JP6664369B2 publication Critical patent/JP6664369B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Description

本発明は、ＬＥＤパネルに係り、より詳細には、サファイア基板上に形成された複数のカラーセルを含み、各ＬＥＤチップから出た光を対応するカラーセルに集めるように構成されたＬＥＤパネルに関する。
本発明は、マイクロＬＥＤディスプレイ装置に適している。本明細書において、カラーセルという用語は、発光セルから出た光を波長変換するか、又は、波長変換することなくそのまま透過し、発光セルから出た光の色を定めるセルを意味する。
それぞれが数μｍ乃至数十μｍのサイズを有する複数の発光セルをマトリックス状に配列したマイクロＬＥＤチップをマウント基板であるアクティブマトリックス基板上に実装することによってマイクロＬＥＤパネルを製作し、これを用いてマイクロＬＥＤディスプレイ装置を具現する技術が提案されたことがある。既存のワイヤボンディングを用いる方法においては、数μｍ乃至数十μｍのサイズを有する複数の発光セルが個別的に制御されるように各ＬＥＤチップをアクティブマトリックス基板に連結することが難しかった。しかし、フリップチップボンディング技術は、数μｍ乃至数十μｍのサイズを有する複数の発光セルが個別的に制御されるようにマイクロＬＥＤチップをアクティブマトリックス基板に実装するのに非常に有利である。一方、このようなマイクロＬＥＤチップにおいて、複数の発光セルは、サファイア基板上に成長したＧａＮ系列のエピタキシャル層をエッチングすることによって形成されるので、同一の波長の光を発するしかなく、その結果、ＲＧＢフルカラーマイクロＬＥＤディスプレイ装置への適用が難しかった。これに対する解決策として、サファイア基板の下部に複数の発光セルを配列し、サファイア基板の上部に複数の発光セルに対応するように波長変換材料を含む複数のカラーセルを形成することが考えられる。
特表２０１６−５２３４５０号公報
しかし、この場合は、発光セルから出て上側に向かう光が対応するカラーセルに到逹する前にサファイア基板により分散されるので、光効率が低下するだけでなく、所望しない光の混合又は所望しない光間の干渉が発生する。
したがって、本発明が解決しようとする課題は、サファイア基板の底面に複数の発光セルが配列されたＬＥＤチップと、各発光セルから出た光を波長変換するか、又は、波長変換することなくそのまま透過するように、サファイア基板上に形成された複数のカラーセルとを含み、各ＬＥＤチップから出た光を対応するカラーセルに効果的に集めるように構成されたＬＥＤパネル及びその製造方法を提供することにある。
ＬＥＤチップを準備し、前記ＬＥＤチップをマウント基板に実装することによってＬＥＤパネルを製造する方法において、前記ＬＥＤチップの製造のために、一面及び反対面を含むサファイア基板を準備し、前記サファイア基板の一面に格子状パターンを形成し、前記格子状パターンに反射物質を充填し、反射領域を取り囲む反射面を含む複数の集光部を形成し、前記複数の集光部を覆うように、前記サファイア基板の一面にｎ型半導体層、活性層及びｐ型半導体層を含むエピタキシャル層を形成し、前記エピタキシャル層をエッチングすることによって前記ｎ型半導体層の表面を含むｎ型領域上に少なくとも活性層及びｐ型半導体層を含む複数の発光セルを形成し、前記複数の発光セルのそれぞれは前記複数の集光部のそれぞれに対応することを特徴とする。
前記複数の集光部のそれぞれは、対応する発光セルの垂直領域の周囲に沿って形成された反射面を含むことを特徴とする。
前記複数の発光セルを形成した後、前記複数の発光セルのそれぞれのｐ型半導体層に第１電極パッドを形成し、前記複数の発光セルを取り囲むｎ型領域の縁部付近のｎ型半導体層上に第２電極パッドを形成することを特徴とする。
前記第１電極パッド及び前記第２電極パッドを形成した後、反射性材料からなるパッシベーション層を前記複数の発光セルの各側面を覆うように形成することを特徴とする。
前記格子状パターンはｖ型断面を含むことを特徴とする。
前記エピタキシャル層の形成前又は形成後に、前記サファイア基板の厚さを減少させることを特徴とする。
前記サファイア基板の反対面に前記複数の発光セルに対応する複数のカラーセルを形成することを特徴とする。
前記複数のカラーセルを形成するために、前記サファイア基板の反対面に複数のセルホールを含む格子状光シールドを形成し、前記複数のセルホールに波長変換型光透過材料又は波長非変換型光透過材料を充填することを特徴とする。
前記格子状光シールドは、ブラックインク又はブラック樹脂で形成されることを特徴とする。
前記マウント基板に対する前記ＬＥＤチップの実装は、前記第１電極パッド及び前記第２電極パッドのそれぞれが前記マウント基板の第１電極及び第２電極と連結されるように、ボンディング材料を用いたフリップチップボンディングで行われることを特徴とする。
ＬＥＤチップ、及び前記ＬＥＤチップが実装されるマウント基板を含むＬＥＤパネルであって、前記ＬＥＤチップは、一面に格子状パターンが形成されたサファイア基板、前記格子状パターンに形成された反射面を含む複数の集光部、及び前記複数の集光部を覆うように前記サファイア基板上に形成されたエピタキシャル層から形成され、ｎ型半導体層の表面を含むｎ型領域上に活性層及びｐ型半導体層を含む複数の発光セル、を含み、前記複数の発光セルのそれぞれは、前記複数の集光部のそれぞれに対応することを特徴とする。
前記複数の集光部のそれぞれは、前記反射面が前記発光セルのそれぞれの垂直領域の周囲に沿って形成されたことを特徴とする。
前記複数の発光セルのそれぞれのｐ型半導体層に第１電極パッドが形成され、前記複数の発光セルを取り囲む前記ｎ型領域の縁部付近に第２電極パッドが形成されたことを特徴とする。
前記複数の発光セルの各側面を覆うように形成されたパッシベーション層をさらに含むことを特徴とする。
前記格子状パターンはｖ型断面を含むことを特徴とする。
前記サファイア基板の反対面に前記複数の発光セルに対応する複数のカラーセルをさらに含むことを特徴とする。
前記複数のカラーセルは、前記サファイア基板の反対面に複数のセルホールを含む格子状光シールドと、前記複数のセルホールに充填される光透過材料をさらに含み、前記光透過材料は波長変換型光透過材料を含むことを特徴とする。
前記複数のカラーセルは、互いに隣り合うように配置された状態でグループ化されている第１カラーセル、第２カラーセル及び第３カラーセルを含み、前記第１カラーセル、前記第２カラーセル及び前記第３カラーセルのうち少なくとも二つ以上のカラーセルは、対応する発光セルから出た光を波長変換することによって他の色の光として出力することを特徴とする。
前記複数の集光部のそれぞれは、対応する前記発光セルから出た光を対応するカラーセルに集めるレンズ形状部を含み、前記レンズ形状部は、前記サファイア基板の底面に形成されたパターン上で成長される窒化ガリウム系エピ層の一部を含むことを特徴とする。
前記レンズ形状部は、前記サファイア基板の底面に窒化ガリウム系エピタキシャル層が形成される前に前記パターンに予め充填された低屈折率材料をさらに含むことを特徴とする。
本発明に係るＬＥＤパネルにおいては、サファイア基板の底面に、複数のカラーセルと複数の発光セルとに対応する複数の集光部を設け、各ＬＥＤチップから出た光を対応するカラーセルに効果的に集めることができる。特に、本発明は、サファイア基板において隣り合う発光セル間の光の混合や干渉を最小化できる。また、サファイア基板内において光が広がったり吸収されたりする現象を最小化し、光抽出効率を高めるのにも寄与する。
本発明の第１実施例に係るＬＥＤパネルを示した断面図である。 集光部の多様な例を説明するための図である。 本発明の第２実施例に係るＬＥＤパネルを示した断面図である。 本発明の第２実施例に係るＬＥＤパネルの製造方法を説明するための図である。 本発明の第２実施例に係るＬＥＤパネルの製造方法を説明するための図である。 本発明の第２実施例に係るＬＥＤパネルの製造方法を説明するための図である。 本発明の第２実施例に係るＬＥＤパネルの製造方法を説明するための図である。 本発明の第２実施例に係るＬＥＤパネルの製造方法を説明するための図である。 本発明の第２実施例に係るＬＥＤパネルの製造方法を説明するための図である。 本発明の第２実施例に係るＬＥＤパネルの製造方法を説明するための図である。 本発明の第２実施例に係るＬＥＤパネルの製造方法を説明するための図である。 本発明の第２実施例に係るＬＥＤパネルの製造方法を説明するための図である。 本発明の第２実施例に係るＬＥＤパネルの製造方法を説明するための図である。
以下においては、添付の各図面を参照して本発明の好適な実施例を説明する。添付の各図面及び各実施例は、本発明の属する技術分野において通常の知識を有する者が容易に理解できるように簡略化して例示したものであるので、各図面及び各実施例が本発明の範囲を限定すると解釈してはならない。
図１を参照すると、本発明の第１実施例に係るＬＥＤパネルは、マトリックス状に配列された複数の発光セル１３０を含むＬＥＤチップ１００と、ＬＥＤチップ１００がフリップチップボンディング方式により実装されるマウント基板２００とを含む。また、前記ＬＥＤパネルは、ＬＥＤチップ１００に備えられた複数の電極パッド１４０、１５０と、マウント基板２００に形成され、各電極パッド１４０、１５０に連結される複数の電極２４０、２５０とを含む。
ＬＥＤチップ１００は、透光性を有するサファイア基板１３１の底面に配列された複数の発光セル１３０を含み、複数の発光セル１３０は、マトリックス状に配列されてアレイされる。サファイア基板１３１と複数の発光セル１３０との間にはバッファー層（図示せず）が形成される。このとき、サファイア基板１３１としては、発光セル１３０から出る光がサファイア基板１３１の方向に出る過程において分散されて広がることを最小化するために厚さを減少させたものが用いられ、その結果、サファイア基板１３１は、厚さ減少のために切削された表面を上面又は底面に含むことが好ましい。すなわち、複数の発光セル１３０は、２５０μｍ乃至４００μｍの厚さを有するサファイア基板１３１の底面に配置され、後工程を通じて８０μｍ乃至１２０μｍの厚さのサファイア基板１３１に加工される。ここで、複数の発光セル１３０の厚さは、５±２μｍ程度である。
サファイア基板１３１の下部、すなわち、サファイア基板１３１又は前記バッファー層の底面又はｎ型半導体層１３２の底面には、少なくとも活性層１３３及びｐ型半導体層１３４を順次含む発光セル１３０が形成される。発光セル１３０はｎ型半導体層１３２を含み、この場合、各発光セル１３０内において、活性層１３３はｎ型半導体層１３２とｐ型半導体層１３４との間に介在している。また、前記バッファー層は選択的な部分であり、ｎ型半導体層１３２と活性層１３３との間、及び活性層１３３とｐ型半導体層１３４との間には多様な種類の層が形成される。
複数の発光セル１３０は、サファイア基板１３１に窒化ガリウム系列のバッファー層、ｎ型半導体層１３２、活性層１３３及びｐ型半導体層１３４を順次成長させた後、エッチングなどの方法により活性層１３３及びｐ型半導体層１３４を選択的に除去し、活性層１３３及びｐ型半導体層１３４により隠されていたｎ型半導体層１３２の複数の領域を露出させることによって形成される。これによって、各発光セル１３０全体の周辺を取り囲む外郭縁部領域にｎ型半導体層の表面を有するｎ型領域が形成され、隣り合う各発光セル１３０間の溝にもｎ型半導体層の表面を有するｎ型領域が形成される。前記ｎ型領域は、複数の発光セル１３０のそれぞれを取り囲むエッチング部Ｅを含む。
また、ＬＥＤチップ１００は、複数の発光セル１３０と、ｎ型半導体層１３２の表面を有するｎ型領域を覆うように形成された単層又は複層の絶縁性のパッシベーション層１６０とを含み、パッシベーション層１６０は、各電極パッド１４０、１５０を露出させるように形成された複数のボンディングホールを含む。前記複数のボンディングホールは、各発光セル１３０のそれぞれのｐ型の電極パッド１４０を露出させる複数の第１ボンディングホールと、ｎ型の電極パッド１５０を露出させる第２ボンディングホールとを含む。特に、パッシベーション層１６０の一部は、前記ボンディングホールを除いた発光セル１３０の下部及び発光セル１３０の側部を取り囲むように反射性材料により形成される。パッシベーション層１６０は、複数の発光セル１３０から発光した光をサファイア基板１３１側の方向に反射させるための反射層（図示せず）を含んでもよい。このような反射層は、導電性物質を使用するか、それとも非導電性物質を使用するかによって、絶縁層−反射層−絶縁層又は反射層−絶縁層に個別的に又は混合して形成が可能である。
以下に説明するソルダーバンプなどのボンディング材料は、前記ボンディングホールを埋め込むように形成された導電性反射材料により形成され、パッシベーション層１６０と共に、発光セル１３０の活性層１３３から出る光を上側に反射させて送り出す役割をする。
マウント基板２００は、ＬＥＤチップ１００に備えられた複数の発光セル１３０に相応する複数のＣＭＯＳセル（図示せず）と、ＬＥＤチップ１００の各電極パッドに対応する複数の電極２４０、２５０とを含むアクティブマトリックス基板であることが好ましい。また、マウント基板２００上にはＬＥＤチップ１００の各電極パッドに対応する複数の電極２４０、２５０が形成され、各電極パッド１４０、１５０のそれぞれと各電極２４０、２５０のそれぞれは、ソルダーバンプなどの各ボンディング材料５００のそれぞれによって個別的に連結される。各電極パッド１４０、１５０のうち第１の電極パッド１４０は、各発光セル１３０に対応するように形成され、各発光セル１３０のｐ型半導体層１３４に個別的に連結される個別電極パッドである一方、第２の電極パッド１５０は、複数の発光セル１３０を取り囲むｎ型半導体層１３２の表面のｎ型領域に連結され、複数の発光セル１３０の全てのｎ型半導体層と連結される共通電極パッドである。
本発明の一実施例において、ＬＥＤチップ１００は、サファイア基板１３１の上面にマトリックス状に配列されて形成された複数のカラーセル１７０を含む。複数のカラーセル１７０は、複数の発光セル１３０に対応するように設けられる。より具体的に、複数のカラーセル１７０のそれぞれは、複数の発光セル１３０のそれぞれの垂直上部領域に位置し、複数の発光セル１３０から出た同一の色の光、最も好ましくは、青色光を、特定色の光に変換して上側に送り出す。複数の発光セル１３０がいずれも青色光を発する場合、複数のカラーセル１７０は、青色光を赤色光に波長変換する赤色カラーセル、青色光を緑色光に変換する緑色カラーセル、及び青色光を青色光として送り出す青色カラーセルを含む。また、この場合、赤色カラーセル、緑色カラーセル及び青色カラーセルは、互いに近くに及びグループ的に配置され、ディスプレイ装置の特定ピクセルを定義する。
また、ＬＥＤチップ１００は、下側には複数の発光セル１３０に対応するように、そして、上側には複数のカラーセル１７０に対応するように、サファイア基板１３１の底面に形成された複数の集光部１８０を含む。複数の集光部１８０のそれぞれは、対応する発光セル１３０から出た光を対応するカラーセル１７０に集める役割をする。
一例として、グループ化されている３つの発光セルのうち一つの発光セル１３０から出た青色光は、その発光セル１３０に対応する集光部１８０によって隣り合う３つのカラーセル１７０のうちの赤色カラーセルに集められ、その赤色カラーセルによって青色光から赤色光に波長変換されて外部に放出される。また、互いに隣り合う３つの発光セルのうちの他の発光セル１３０から出た青色光は、その発光セル１３０に対応する集光部１８０によって隣り合う３つのカラーセル１７０のうちの緑色カラーセルに集められ、その緑色カラーセルによって青色光から緑色光に波長変換されて外部に放出される。また、互いに隣り合う３つの発光セルのうちの残りの発光セル１３０から出た青色光は、その発光セル１３０に対応する集光部１８０によって隣り合う３つのカラーセル１７０のうちの青色カラーセルに集められ、青色光として外部に放出される。
本実施例において、複数の集光部１８０のそれぞれは、レンズ構造によるフォーカシング又は集光方式により光を対応するカラーセル１７０に集めるように構成される。このために、複数の集光部１８０のそれぞれはレンズ形状部１８４を含む。レンズ形状部１８４は、発光セルを構成する窒化ガリウム系エピタキシャル層自体であってもよく、スネルの法則に従って、そして、レンズ形状部１８４の形状と協力して、光をカラーセル１７０にうまく集める低屈折率材料、より好ましくは、サファイアの屈折率より小さい屈折率を有する低屈折率材料により形成される。前者の場合は、サファイア基板１３１の複数のレンズ形状部１８４を含むパターンを形成した後、そのサファイア基板１３１の底面にエピタキシャル層を形成することによって具現される。一方、後者の場合は、サファイア基板１３１の複数のレンズ形状部１８４を含むパターンを形成した後、その複数のレンズ形状部１８４に低屈折率の光透過材料を充填し、その後、その上にエピタキシャル層を形成することによって具現される。レンズ形状部１８４は、サファイア基板１３１の底面に半球状ドーム型、楕円状Ｖ型、逆Ｖ型、台形又は逆台形などの溝の断面を含むパターンによって形成される。
一方、ＬＥＤチップ１００は、上述した複数のカラーセル１７０の側面を覆うように形成された光シールド層１９０をさらに含む。光シールド層１９０は、例えば、ブラックインク又はブラック樹脂などの光吸収性材料により形成され、隣り合う各カラーセル１７０間における光の混合や光の干渉を防止する役割をする。光シールド層１９０は、マトリックス状に配列されて形成された複数のセルホールを含む。前記各セルホールは、サファイア基板１３１の上面と面するように形成され、前記各セルホールのそれぞれにカラーセル１７０が充填される。
さらに、ＬＥＤチップ１００とマウント基板２００との間には絶縁性アンダーフィル材料４００が充填されて形成される。
上述した本発明の第１実施例及び後述する本発明の第２実施例と異なる形態の集光部が考慮可能であり、図２は、集光部の多様な例を説明するための図である。
図２（ａ）は、サファイア基板１３１からサファイア基板１３１の厚さ方向に沿って漸次狭くなる収斂型反射面１８５を有する集光部１８０の例を示すもので、図２の（ｂ）は、集光部１８０が光を自体的に集めるレンズ形状部１８４、及びレンズ形状部１８４の周辺に形成された拡張型反射面１８２を含む例を示すもので、図２の（ｃ）は、集光部１８０が光を自体的に集めるレンズ形状部１８４、及びレンズ形状部１８４の周辺に形成された収斂型反射面１８５を含む例を示すものである。このとき、収斂型反射面１８５及び拡張型反射面１８２は、対応する発光セル１３０の周辺を取り囲むエッチング部Ｅの垂直上部に位置する。ここで、エッチング部Ｅは、上記においても簡略に言及したように、少なくとも該当の発光セルが形成されるように該当の発光セル周辺のエピタキシャル層がエッチングにより除去された部分を意味する。
以下、図３を参照して、本発明の第２実施例に係るＬＥＤパネルを説明する。
本実施例において、ＬＥＤチップ１００は、下側には複数の発光セル１３０に対応するように、そして、上側には複数のカラーセル１７０に対応するように、サファイア基板１３１の底面に形成された複数の集光部１８０を含む。上述した実施例と同様に、複数の集光部１８０のそれぞれは、対応する発光セル１３０から出た光を対応するカラーセル１７０に集める役割をする。
本実施例において、複数の集光部１８０は、サファイア基板１３１の底面にＶ型、逆Ｖ型、台形、逆台形、半球状、ドーム型楕円状などの溝の断面を含むパターンを形成した後、そのパターンに反射物質ｒを充填することによって形成される。複数の集光部１８０のそれぞれは、対応する発光セル１３０の垂直上部領域の周囲に沿って形成された反射面を含む。本実施例において、反射面がサファイア基板１３１の底面からサファイア基板１３１の厚さ方向に沿って漸次拡張する拡張型反射面１８２であるか、代案的に、サファイア基板１３１の底面からサファイア基板１３１の厚さ方向に沿って漸次収斂する収斂型反射面１８５であってもよい。収斂型反射面１８５及び拡張型反射面１８２は、該当の発光セル１３０の周辺を取り囲んでいるエッチング部Ｅの垂直上部に位置する。
本発明の第２実施例に係るＬＥＤパネルにおいて、集光部の具体的な構成を除いた残りの構成は、上述した第１実施例の構成にそのまま従い、よって、集光部以外の構成に対する説明は省略する。
以下においては、図４乃至図１３を参照して、本発明の第２実施例に係るＬＥＤパネルの製造方法を説明する。
まず、図４、図５及び図６を順次参照すると、上面及び底面のうち一面を切削し、厚さが減少したサファイア基板１３１が準備され、サファイア基板１３１のｖ型断面の溝を有する格子状パターンｐが形成され、このパターンｐに反射物質ｒが充填され、複数の反射領域を取り囲む拡張型反射面１８２を含む複数の集光部１８０が形成される。図面においては、発光セルの形成前にサファイア基板１３１の厚さを減少させることを示しているが、エピタキシャル層の形成後又は発光セルの形成後にサファイア基板１３１を減少させる工程を行えることに留意する。
次に、図７及び図８を参照すると、複数の集光部１８０を覆うようにサファイア基板１３１の底面にｎ型半導体層１３２、活性層１３３及びｐ型半導体層１３４を含むエピタキシャル層が形成された後、エピタキシャル層をエッチングすることによって、ｎ型半導体層１３２の表面を含むｎ型領域上に少なくとも活性層１３３及びｐ型半導体層１３４を含む複数の発光セル１３０が形成される。このとき、複数の発光セル１３０のそれぞれは複数の集光部１８０に対応するように形成される。上述したように、複数の集光部１８０のそれぞれは、対応する発光セル１３０の垂直上部領域の周囲に沿って形成された拡張型反射面１８２を含む。
次に、図９及び図１０を参照すると、複数の発光セル１３０のそれぞれのｐ型半導体層１３４に個別電極パッドである第１の電極パッド１４０が形成され、複数の発光セル１３０を取り囲む縁部のｎ型領域のｎ型半導体層１３２上に共通電極パッドである第２の電極パッド１５０が形成される。次に、反射性材料により形成されることが好ましいパッシベーション層１６０が、複数の発光セル１３０の各側面及び底面の一部を覆うように形成される。
次に、図１１及び図１２を参照すると、サファイア基板１３１の上面に複数のセルホール１９２を含む格子状の光シールド層１９０をブラックインク又はブラック樹脂により形成した後、複数のセルホール１９２に波長変換型光透過材料及び／又は波長非変換型光透過材料を充填することによって複数のカラーセル１７０を形成する。複数のカラーセル１７０は、複数の発光セル１３０に対応するように形成される。複数のカラーセル１７０のそれぞれの位置は、対応する発光セル１３０の垂直上部領域と定められる。
次に、図１３を参照すると、ＬＥＤチップ１００の第１の電極パッド１４０及び第２の電極パッド１５０のそれぞれがマウント基板２００の第１の電極２４０及び第２の電極２５０と連結されるように、ソルダーバンプなどのボンディング材料５００を用いてＬＥＤチップ１００をマウント基板２００にフリップチップボンディングにより実装する。
以上説明した第２実施例に係るＬＥＤパネルの製造方法及び説明していない第１実施例に係るＬＥＤパネルの製造方法は、集光部を反射面により形成するのか、それともレンズ構造により形成するのかにおいてのみ差があるので、重複を避けるために別途の説明は省略する。
以上詳細に説明したＬＥＤパネルは、マトリックス状に配列された複数の発光セル１３０を含んだ状態によりＬＥＤディスプレイ装置に適用される。代案的に、一つ以上の発光セル１３０を含む単位に上述したＬＥＤパネルが切断又は単一化され、個別ＬＥＤ素子又は個別ＬＥＤパッケージとしても利用可能であることに留意する。
１００ ＬＥＤチップ
１３０ 発光セル
１３１ サファイア基板
１３２ ｎ型半導体層
１３３ 活性層
１３４ ｐ型半導体層
１４０、１５０ 電極パッド
１６０ パッシベーション層
１７０ カラーセル
１８０ 集光部
１８２ 拡張型反射面
１８４ レンズ形状部
１８５ 収斂型反射面
１９０ 光シールド層
１９２ セルホール
２００ マウント基板
２４０、２５０ 電極
４００ 絶縁性アンダーフィル材料
５００ ボンディング材料

Claims (10)

  1. ＬＥＤチップを準備し、前記ＬＥＤチップをマウント基板に実装することによってＬＥＤパネルを製造する方法において、前記ＬＥＤチップの製造のために、一面及び反対面を含むサファイア基板を準備し、前記サファイア基板の一面に格子状パターンを形成し、前記格子状パターンに反射物質を充填し、反射領域を取り囲む反射面を含む複数の集光部を形成し、前記複数の集光部を覆うように、前記サファイア基板の一面にｎ型半導体層、活性層及びｐ型半導体層を含むエピタキシャル層を形成し、前記エピタキシャル層をエッチングすることによって前記ｎ型半導体層の表面を含むｎ型領域上に少なくとも活性層及びｐ型半導体層を含む複数の発光セルを形成し、前記複数の発光セルのそれぞれは前記複数の集光部のそれぞれに対応することを特徴とするＬＥＤパネルの製造方法。
  2. 前記複数の集光部のそれぞれは、対応する発光セルの垂直領域の周囲に沿って形成された反射面を含むことを特徴とする、請求項１に記載のＬＥＤパネルの製造方法。
  3. 前記複数の発光セルを形成した後、前記複数の発光セルのそれぞれのｐ型半導体層に第１電極パッドを形成し、前記複数の発光セルを取り囲むｎ型領域の縁部付近のｎ型半導体層上に第２電極パッドを形成することを特徴とする、請求項１に記載のＬＥＤパネルの製造方法。
  4. 前記第１電極パッド及び前記第２電極パッドを形成した後、反射性材料からなるパッシベーション層を前記複数の発光セルの各側面を覆うように形成することを特徴とする、請求項３に記載のＬＥＤパネルの製造方法。
  5. 前記格子状パターンはｖ型断面を含むことを特徴とする、請求項１に記載のＬＥＤパネルの製造方法。
  6. 前記エピタキシャル層の形成前又は形成後に、前記サファイア基板の厚さを減少させることを特徴とする、請求項１に記載のＬＥＤパネルの製造方法。
  7. 前記サファイア基板の反対面に前記複数の発光セルに対応する複数のカラーセルを形成することを特徴とする、請求項１に記載のＬＥＤパネルの製造方法。
  8. 前記複数のカラーセルを形成するために、前記サファイア基板の反対面に複数のセルホールを含む格子状光シールドを形成し、前記複数のセルホールに波長変換型光透過材料又は波長非変換型光透過材料を充填することを特徴とする、請求項７に記載のＬＥＤパネルの製造方法。
  9. 前記格子状光シールドは、ブラックインク又はブラック樹脂で形成されることを特徴とする、請求項８に記載のＬＥＤパネルの製造方法。
  10. 前記マウント基板に対する前記ＬＥＤチップの実装は、前記第１電極パッド及び前記第２電極パッドのそれぞれが前記マウント基板の第１電極及び第２電極と連結されるように、ボンディング材料を用いたフリップチップボンディングで行われることを特徴とする、請求項３に記載のＬＥＤパネルの製造方法。
JP2017233690A 2017-06-27 2017-12-05 Ｌｅｄパネルの製造方法 Active JP6664369B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2017-0080881 2017-06-27
KR1020170080881A KR102399464B1 (ko) 2017-06-27 2017-06-27 엘이디 패널

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017184078A Division JP6257831B1 (ja) 2017-06-27 2017-09-25 Ｌｅｄパネル

Publications (2)

Publication Number Publication Date
JP2019009408A JP2019009408A (ja) 2019-01-17
JP6664369B2 true JP6664369B2 (ja) 2020-03-13

Family

ID=60940161

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017184078A Active JP6257831B1 (ja) 2017-06-27 2017-09-25 Ｌｅｄパネル
JP2017233690A Active JP6664369B2 (ja) 2017-06-27 2017-12-05 Ｌｅｄパネルの製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2017184078A Active JP6257831B1 (ja) 2017-06-27 2017-09-25 Ｌｅｄパネル

Country Status (4)

Country Link
US (3) US9985175B1 (ja)
JP (2) JP6257831B1 (ja)
KR (1) KR102399464B1 (ja)
WO (1) WO2019004539A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102617466B1 (ko) * 2016-07-18 2023-12-26 주식회사 루멘스 마이크로 led 어레이 디스플레이 장치
KR102399464B1 (ko) * 2017-06-27 2022-05-19 주식회사 루멘스 엘이디 패널
TWI685097B (zh) * 2019-01-31 2020-02-11 啟端光電股份有限公司 微發光二極體顯示器及其形成方法
WO2020175843A1 (ko) * 2019-02-28 2020-09-03 주식회사 루멘스 마이크로 엘이디 디스플레이 모듈 및 그 제조방법
JP7410382B2 (ja) * 2019-12-26 2024-01-10 日亜化学工業株式会社 光源装置
KR102440147B1 (ko) * 2021-03-24 2022-09-02 이기봉 방열성을 높인 led 방열 회로기판 및 이의 제조 방법
CN113013300A (zh) * 2021-05-25 2021-06-22 北京芯海视界三维科技有限公司 发光器件及显示器件
EP4343845A4 (en) * 2021-07-27 2024-09-04 Samsung Electronics Co Ltd DISPLAY MODULE AND PORTABLE ELECTRONIC DEVICE COMPRISING SAME
CN114792747B (zh) * 2022-04-13 2024-04-02 江西耀驰科技有限公司 大发光角度倒装Mini LED芯片及其制备方法
TW202418577A (zh) 2022-10-28 2024-05-01 財團法人工業技術研究院 色轉換面板與顯示器

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50157161U (ja) * 1974-06-14 1975-12-26
WO2004068182A2 (en) 2003-01-24 2004-08-12 Digital Optics International Corporation High density illumination system
JP4353167B2 (ja) * 2004-10-21 2009-10-28 日亜化学工業株式会社 半導体発光素子とその製造方法
JP4802533B2 (ja) * 2004-11-12 2011-10-26 日亜化学工業株式会社 半導体装置
JP2006165041A (ja) * 2004-12-02 2006-06-22 Toshiba Corp 光半導体装置およびその製造方法
JP5076282B2 (ja) 2005-04-28 2012-11-21 三菱化学株式会社 表示装置
JP2008153634A (ja) * 2006-11-24 2008-07-03 Sony Corp 発光ダイオードの製造方法、発光ダイオード、光源セルユニット、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器
JP5148337B2 (ja) 2008-03-26 2013-02-20 京セラ株式会社 発光ダイオードチップおよびその製造方法
US9070851B2 (en) * 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
JP2012164938A (ja) * 2011-02-09 2012-08-30 Stanley Electric Co Ltd 半導体発光装置の製造方法
TWI594661B (zh) * 2013-04-19 2017-08-01 隆達電子股份有限公司 發光二極體顯示器及其製造方法
US9082926B2 (en) * 2013-06-18 2015-07-14 Avago Technologies General Ip (Singapore) Pte. Ltd. Semiconductor optical emitting device with metallized sidewalls
JP5553292B1 (ja) * 2013-12-03 2014-07-16 エルシード株式会社 Ｌｅｄ素子
GB201420452D0 (en) * 2014-11-18 2014-12-31 Mled Ltd Integrated colour led micro-display
JP2016001750A (ja) * 2015-08-19 2016-01-07 株式会社東芝 半導体発光装置
KR102617466B1 (ko) * 2016-07-18 2023-12-26 주식회사 루멘스 마이크로 led 어레이 디스플레이 장치
KR102399464B1 (ko) * 2017-06-27 2022-05-19 주식회사 루멘스 엘이디 패널

Also Published As

Publication number Publication date
US9985175B1 (en) 2018-05-29
JP6257831B1 (ja) 2018-01-10
JP2019009404A (ja) 2019-01-17
KR102399464B1 (ko) 2022-05-19
US20180374989A1 (en) 2018-12-27
US10164149B1 (en) 2018-12-25
US10636938B2 (en) 2020-04-28
KR20190001229A (ko) 2019-01-04
JP2019009408A (ja) 2019-01-17
WO2019004539A1 (ko) 2019-01-03
US20190058086A1 (en) 2019-02-21

Similar Documents

Publication Publication Date Title
JP6664369B2 (ja) Ｌｅｄパネルの製造方法
KR101423717B1 (ko) 복수개의 발광셀들을 갖는 발광 다이오드 패키지 및 그것을 제조하는 방법
US11728461B2 (en) Single light emitting diode (LED) structure having epitaxial structure separated into light emitting zones
WO2010074288A1 (ja) 高電圧駆動の発光ダイオードモジュール
KR101634369B1 (ko) 복수개의 발광셀들을 갖는 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
WO2016090839A1 (zh) 倒装高压发光器件及其制作方法
US20110089447A1 (en) Light-emiting device chip with micro-lenses and method for fabricating the same
KR20190074067A (ko) 발광소자 패키지
KR20130131217A (ko) 반도체 발광소자
KR20150037217A (ko) 발광 디바이스 및 제조방법
TWI457889B (zh) 顯示裝置
KR100777410B1 (ko) 발광 소자 모듈 및 그 제조 방법
JP5588882B2 (ja) 発光ダイオードモジュール
KR101272708B1 (ko) 개선된 발광 효율을 갖는 발광다이오드 및 제조방법
CN107123713B (zh) 一种适合单色光led晶元级封装的器件结构
KR102634305B1 (ko) Led 픽셀 유닛
KR101733043B1 (ko) 반도체 발광소자 및 이의 제조방법
KR102066518B1 (ko) 반도체 발광소자 및 이의 제조방법
KR101797561B1 (ko) 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
KR20210057299A (ko) 반도체 발광 소자 및 반도체 발광 소자 패키지
KR101731058B1 (ko) 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
KR20170012690A (ko) 반도체 발광소자 및 이를 이용한 반도체 발광소자 패키지
KR20130142581A (ko) 개선된 광 추출 효율을 갖는 발광 소자 및 그것을 제조하는 방법
KR101106138B1 (ko) 개선된 발광 효율을 갖는 발광다이오드 및 제조방법
TW202425312A (zh) 發光裝置及顯示裝置之製造方法以及圖像顯示裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190401

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191126

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20191204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200218

R150 Certificate of patent or registration of utility model

Ref document number: 6664369

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250