JP6657481B2 - ダイツーダイSerDesのための分離チップ解決法 - Google Patents
ダイツーダイSerDesのための分離チップ解決法 Download PDFInfo
- Publication number
- JP6657481B2 JP6657481B2 JP2019523560A JP2019523560A JP6657481B2 JP 6657481 B2 JP6657481 B2 JP 6657481B2 JP 2019523560 A JP2019523560 A JP 2019523560A JP 2019523560 A JP2019523560 A JP 2019523560A JP 6657481 B2 JP6657481 B2 JP 6657481B2
- Authority
- JP
- Japan
- Prior art keywords
- soc
- data stream
- integrated circuit
- die
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005540 biological transmission Effects 0.000 claims description 88
- 238000000034 method Methods 0.000 claims description 28
- 230000004044 response Effects 0.000 claims description 20
- 238000011084 recovery Methods 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 230000010354 integration Effects 0.000 claims 2
- 238000013461 design Methods 0.000 description 18
- 238000005516 engineering process Methods 0.000 description 7
- 230000002349 favourable effect Effects 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 230000002457 bidirectional effect Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000002070 nanowire Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M9/00—Parallel/series conversion or vice versa
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Theoretical Computer Science (AREA)
- Electromagnetism (AREA)
- Nonlinear Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Semiconductor Integrated Circuits (AREA)
- Information Transfer Systems (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
以下に本願の出願当初の特許請求の範囲に記載された発明を付記する。
[C1] 集積回路パッケージ内で第2の集積回路と共にパッケージ化された第1の集積回路において、前記第2の集積回路からのクロックに応答して、コントローラからの第1のデジタルワードを第1の直列化されたデータストリームに直列化することと、
前記集積回路パッケージ内の内部送信チャネルを介して前記第1の集積回路から前記第2の集積回路に前記第1の直列化されたデータストリームを送信することと、
前記第2の集積回路において前記第1の直列化されたデータストリームを第2のデジタルワードに非直列化することと、
前記クロックに応答して、前記第2の集積回路において前記第2のデジタルワードを第2の直列化されたデータストリームに直列化することと、
前記第2の直列化されたデータストリームを前記第2の集積回路から外部受信機に送信することと、
を備える、方法。
[C2] 前記第1の集積回路がシステムオンチップ(SoC)を備え、前記方法がさらに、前記SoC中の前記コントローラにおいて前記第1のデジタルワードを生成することを備える、C1に記載の方法。
[C3] 位相ロックループを使用して、前記第2の集積回路において前記クロックを生成することをさらに備える、C2に記載の方法。
[C4] 前記第1のデジタルワードを直列化することが、等化を全く用いずに前記第1のデジタルワードを直列化することを備え、前記第2のデジタルワードを直列化することが、直列化を用いて前記第2のデジタルワードを直列化することを備える、C1に記載の方法。
[C5] 外部集積回路からの外部シリアルデータストリームを前記第2の集積回路において第3のデジタルワードに非直列化することと、
前記クロックに応答して、前記第2の集積回路において前記第3のデジタルワードを第3の直列化されたデータストリームに直列化することと、
前記第3の直列化されたデータストリームを前記内部送信チャネルを介して前記第1の集積回路に送信することと、
前記クロックに応答して、前記第1の集積回路において前記第3の直列化されたデータストリームを前記第3のデジタルワードに戻るように非直列化することと、
をさらに備える、C1に記載の方法。
[C6] 前記外部シリアルデータストリームを非直列化することが、等化を用いて前記外部シリアルデータストリームを非直列化することを備え、前記第3の直列化されたデータストリームを非直列化することが、等化を用いずに前記第3の直列化されたデータストリームを非直列化することを備える、C5に記載の方法。
[C7] 物理コーディングサブレイヤ(PCS)回路を使用して前記SoCにおいて前記第1のデジタルワードをコーディングすることをさらに備える、C2に記載の方法。
[C8] 前記第1の直列化されたデータストリームが、前記第2の直列化されたデータストリームについてのデータレートに比べてより遅いデータレートを各々が有する複数の第1の直列化されたデータストリームを備える、C1に記載の方法。
[C9] システムオンチップ(SoC)集積回路パッケージであって、
第1のデジタルワードを生成するように構成されるコントローラと、クロックに応答して前記第1のデジタルワードを第1のシリアルデータストリームに直列化するように構成されるSoC物理層インタフェースとを含むSoCダイと、
SerDesインタフェースダイと、
前記SoCダイと前記SerDesインタフェースダイとの間で結合された内部送信チャネルと、
を備え、
ここにおいて、前記SoC物理層インタフェースが、前記第1のシリアルデータストリームを前記内部送信チャネルを通して前記SerDesインタフェースダイに送るように構成され、ここにおいて、前記SerDesインタフェースダイが、
前記内部送信チャネルから前記第1のシリアルデータストリームを受信し、前記第1のシリアルデータストリームを第2のデジタルワードに非直列化するように構成されるSerDes物理層インタフェースと、
前記クロックに応答して前記第2のデジタルワードを第2のシリアルデータストリームに直列化するように構成されるシリアライザと、
一対の差動送信端子を介して、前記シリアルデータストリームを前記SoC集積回路パッケージの外側の外部受信機に送信するように構成される差動送信機と、
前記クロックを提供するように構成されるクロックソースと、
を含む、SoC集積回路パッケージ。
[C10] 前記SoC集積回路パッケージがパッケージオンパッケージ(PoP)であり、前記内部送信チャネルが前記PoPにおけるボトムパッケージと前記PoPにおけるトップパッケージとの間に複数の相互接続を備える、C9に記載のSoC集積回路パッケージ。
[C11] 前記ボトムパッケージが前記SoCダイであり、前記トップパッケージが前記SerDesインタフェースダイである、C10に記載のSoC集積回路パッケージ。
[C12] 前記SoC集積回路パッケージがスタックダイパッケージであり、前記内部送信チャネルが前記スタックダイパッケージにおけるボトムダイから前記スタックダイパッケージにおけるトップダイに結合する複数のスルー基板ビアを備える、C9に記載のSoC集積回路パッケージ。
[C13] 前記SoCダイが前記SerDesインタフェースダイと並んで配列され、前記内部送信チャネルが前記SerDesインタフェースダイと前記SoCダイとの間の複数の金属層相互接続を備える、C9に記載のSoC集積回路パッケージ。
[C14] 前記SerDesインタフェースダイがさらに、バンドギャップリファレンス回路および低ドロップアウト(LDO)レギュレータを含む、C9に記載のSoC集積回路パッケージ。
[C15] 前記クロックソースが位相ロックループ(PLL)である、C9に記載のSoC集積回路パッケージ。
[C16] 前記SerDesインタフェースダイがさらに、
差動シリアルデータストリームを受信し、第3のシリアルデータストリームを出力するように構成される差動受信機と、
サンプリングされた第3のシリアルデータストリームを提供するために、クロックデータ回復(CDR)回路からの回復されたクロックに応答して前記第3のシリアルデータストリームをサンプリングするように構成されるサンプラと、
前記サンプリングされた第3のシリアルデータストリームを第3のデジタルワードに非直列化するように構成されるデシリアライザと、ここにおいて、SerDes物理層インタフェースが、前記クロックに応答して前記第3のデジタルワードを第4のシリアルデータストリームに直列化し、前記内部送信チャネルを介して前記SoCダイに前記第4のシリアルデータストリームを送信するようにさらに構成される、
を含む、C9に記載のSoC集積回路パッケージ。
[C17] システムオンチップ(SoC)集積回路パッケージであって、
第1のデジタルワードを生成するように構成されるコントローラと、クロックに応答して前記第1のデジタルワードを第1のシリアルデータストリームに直列化するように構成されるSoC物理層インタフェースとを含むSoCダイと、
内部送信チャネルと、ここにおいて、前記SoC物理層インタフェースが、前記内部送信チャネルを通して前記第1のシリアルデータストリームを送るように構成され、
SerDesインタフェースダイと、
を備え、
前記SerDesインタフェースダイが、
前記第1のシリアルデータストリームを受信するように構成されるSerDes物理層インタフェースと、
前記SerDes物理層インタフェースによって受信された前記第1のシリアルデータストリームを送信するように構成される差動送信機と、
一対の差動送信端子を介して外部受信機に前記シリアルデータストリームを送信するように構成される差動送信機と、
前記クロックを提供するように構成されるクロックソースと、
を含む、SoC集積回路パッケージ。
[C18] 前記SerDesインタフェースダイがさらに、バンドギャップリファレンス回路および低ドロップアウト(LDO)レギュレータを含む、C17に記載のSoC集積回路パッケージ。
[C19] 前記クロックソースが位相ロックループ(PLL)である、C17に記載のSoC集積回路パッケージ。
[C20] 前記SoC集積回路パッケージがパッケージオンパッケージ(PoP)であり、前記内部送信チャネルが前記PoPにおけるボトムパッケージと前記PoPにおけるトップパッケージとの間の複数の相互接続を備える、C17に記載のSoC集積回路パッケージ。
[C21] 前記ボトムパッケージが前記SoCダイであり、前記トップパッケージが前記SerDesインタフェースダイである、C20に記載のSoC集積回路パッケージ。
Claims (21)
- 第1の集積回路および第2の集積回路を含む集積回路パッケージのための方法であって、
前記第1の集積回路において、前記第2の集積回路からのクロックに応答して、コントローラからの第1のデジタルワードを第1の直列化されたデータストリームに直列化するステップと、ここにおいて前記第1の集積回路および前記第2の集積回路は2つのダイ中にそれぞれ設けられるものである、
前記集積回路パッケージ内の内部送信チャネルを介して前記第1の集積回路から前記第2の集積回路に前記第1の直列化されたデータストリームを送信するステップと、
前記第2の集積回路において前記第1の直列化されたデータストリームを第2のデジタルワードに非直列化するステップと、
前記クロックに応答して、前記第2の集積回路において前記第2のデジタルワードを第2の直列化されたデータストリームに直列化するステップと、
前記第2の直列化されたデータストリームを前記第2の集積回路から外部受信機に送信するステップと、
を備える、方法。 - 前記第1の集積回路がシステムオンチップ(SoC)ダイ中に設けられ、前記方法がさらに、前記SoCダイ中の前記コントローラにおいて前記第1のデジタルワードを生成するステップを備える、請求項1に記載の方法。
- 位相ロックループを使用して、前記第2の集積回路において前記クロックを生成するステップをさらに備える、請求項2に記載の方法。
- 物理コーディングサブレイヤ(PCS)回路を使用して前記SoCダイにおいて前記第1のデジタルワードをコーディングするステップをさらに備える、請求項2に記載の方法。
- 前記第1のデジタルワードを直列化する前記ステップが、等化を全く用いずに前記第1のデジタルワードを直列化するステップを備え、前記第2のデジタルワードを直列化する前記ステップが、等化を用いて前記第2のデジタルワードを直列化するステップを備える、請求項1に記載の方法。
- 外部集積回路からの外部シリアルデータストリームを前記第2の集積回路において第3のデジタルワードに非直列化するステップと、
前記クロックに応答して、前記第2の集積回路において前記第3のデジタルワードを第3の直列化されたデータストリームに直列化するステップと、
前記第3の直列化されたデータストリームを前記内部送信チャネルを介して前記第1の集積回路に送信するステップと、
前記クロックに応答して、前記第1の集積回路において前記第3の直列化されたデータストリームを前記第3のデジタルワードに戻るように非直列化するステップと、
をさらに備える、請求項1に記載の方法。 - 前記外部シリアルデータストリームを非直列化する前記ステップが、等化を用いて前記外部シリアルデータストリームを非直列化するステップを備え、前記第3の直列化されたデータストリームを非直列化する前記ステップが、等化を用いずに前記第3の直列化されたデータストリームを非直列化するステップを備える、請求項6に記載の方法。
- 前記第1の直列化されたデータストリームが、前記第2の直列化されたデータストリームについてのデータレートに比べてより遅いデータレートを各々が有する複数の第1の直列化されたデータストリームを備える、請求項1に記載の方法。
- システムオンチップ(SoC)集積回路パッケージであって、
第1のデジタルワードを生成するように構成されるコントローラと、クロックに応答して前記第1のデジタルワードを第1のシリアルデータストリームに直列化するように構成されるSoC物理層インタフェースとを含むSoCダイと、
SerDesインタフェースダイと、
前記SoCダイと前記SerDesインタフェースダイとの間で結合された内部送信チャネルと、
を備え、
ここにおいて、前記SoC物理層インタフェースが、前記第1のシリアルデータストリームを前記内部送信チャネルを通して前記SerDesインタフェースダイに送るように構成され、ここにおいて、前記SerDesインタフェースダイが、
前記内部送信チャネルから前記第1のシリアルデータストリームを受信し、前記第1のシリアルデータストリームを第2のデジタルワードに非直列化するように構成されるSerDes物理層インタフェースと、
前記クロックに応答して前記第2のデジタルワードを第2のシリアルデータストリームに直列化するように構成されるシリアライザと、
一対の差動送信端子を介して、前記第2のシリアルデータストリームを前記SoC集積回路パッケージの外側の外部受信機に送信するように構成される差動送信機と、
前記クロックを提供するように構成されるクロックソースと、
を含む、SoC集積回路パッケージ。 - 前記SoC集積回路パッケージがパッケージオンパッケージ(PoP)であり、前記内部送信チャネルが前記PoPにおけるボトムパッケージと前記PoPにおけるトップパッケージとの間に複数の相互接続を備える、請求項9に記載のSoC集積回路パッケージ。
- 前記ボトムパッケージが前記SoCダイであり、前記トップパッケージが前記SerDesインタフェースダイである、請求項10に記載のSoC集積回路パッケージ。
- 前記SoC集積回路パッケージがスタックダイパッケージであり、前記内部送信チャネルが前記スタックダイパッケージにおけるボトムダイから前記スタックダイパッケージにおけるトップダイに結合する複数のスルー基板ビアを備える、請求項9に記載のSoC集積回路パッケージ。
- 前記SoCダイが前記SerDesインタフェースダイと並んで配列され、前記内部送信チャネルが前記SerDesインタフェースダイと前記SoCダイとの間の複数の金属層相互接続を備える、請求項9に記載のSoC集積回路パッケージ。
- 前記SerDesインタフェースダイがさらに、バンドギャップリファレンス回路および低ドロップアウト(LDO)レギュレータを含む、請求項9に記載のSoC集積回路パッケージ。
- 前記クロックソースが位相ロックループ(PLL)である、請求項9に記載のSoC集積回路パッケージ。
- 前記SerDesインタフェースダイがさらに、
差動シリアルデータストリームを受信し、第3のシリアルデータストリームを生成するように構成される差動受信機と、
サンプリングされた第3のシリアルデータストリームを提供するために、クロックデータ回復(CDR)回路からの回復されたクロックに応答して前記第3のシリアルデータストリームをサンプリングするように構成されるサンプラと、
前記サンプリングされた第3のシリアルデータストリームを第3のデジタルワードに非直列化するように構成されるデシリアライザと、ここにおいて、SerDes物理層インタフェースが、前記クロックに応答して前記第3のデジタルワードを第4のシリアルデータストリームに直列化し、前記内部送信チャネルを介して前記SoCダイに前記第4のシリアルデータストリームを送信するようにさらに構成される、
を含む、請求項9に記載のSoC集積回路パッケージ。 - システムオンチップ(SoC)集積回路パッケージであって、
第1のデジタルワードを生成するように構成されるコントローラと、クロックに応答して前記第1のデジタルワードを第1のシリアルデータストリームに直列化するように構成されるSoC物理層インタフェースとを含むSoCダイと、
内部送信チャネルと、ここにおいて、前記SoC物理層インタフェースが、前記内部送信チャネルを通して前記第1のシリアルデータストリームを送るように構成され、
インタフェースダイと、
を備え、
前記インタフェースダイが、
前記第1のシリアルデータストリームを受信し、前記第1のシリアルデータストリームを第2のシリアルデータストリームに変換するように構成される物理層インタフェースと、
一対の差動送信端子を介して外部受信機に前記第2のシリアルデータストリームを送信するように構成される差動送信機と、
差動シリアルデータストリームを受信し、第3のシリアルデータストリームを生成するように構成される差動受信機と、
前記第3のシリアルデータストリームを等化されたシリアルデータストリームに等化するように構成される等化器と、
クロックデータ回復(CDR)回路と、
サンプリングされた第3のシリアルデータストリームを提供するために前記CDR回路からの回復されたクロックに応答して前記等化されたシリアルデータストリームをサンプリングするように構成されるサンプラと、ここにおいて、前記物理層インタフェースは、前記サンプリングされた第3のシリアルデータストリームを前記内部送信チャネルを通して前記SoCダイに送るようにさらに構成される、
前記クロックを提供するように構成されるクロックソースと、
を含む、SoC集積回路パッケージ。 - 前記インタフェースダイがさらに、バンドギャップリファレンス回路および低ドロップアウト(LDO)レギュレータを含む、請求項17に記載のSoC集積回路パッケージ。
- 前記クロックソースが位相ロックループ(PLL)である、請求項17に記載のSoC集積回路パッケージ。
- 前記SoC集積回路パッケージがパッケージオンパッケージ(PoP)であり、前記内部送信チャネルが前記PoPにおけるボトムパッケージと前記PoPにおけるトップパッケージとの間の複数の相互接続を備える、請求項17に記載のSoC集積回路パッケージ。
- 前記ボトムパッケージが前記SoCダイであり、前記トップパッケージが前記インタフェースダイである、請求項20に記載のSoC集積回路パッケージ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/273,621 US9692448B1 (en) | 2016-09-22 | 2016-09-22 | Split chip solution for die-to-die serdes |
US15/273,621 | 2016-09-22 | ||
PCT/US2017/049487 WO2018057259A1 (en) | 2016-09-22 | 2017-08-30 | Split chip solution for die-to-die serdes |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019537841A JP2019537841A (ja) | 2019-12-26 |
JP6657481B2 true JP6657481B2 (ja) | 2020-03-04 |
Family
ID=59070349
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019523560A Active JP6657481B2 (ja) | 2016-09-22 | 2017-08-30 | ダイツーダイSerDesのための分離チップ解決法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US9692448B1 (ja) |
EP (1) | EP3516689B1 (ja) |
JP (1) | JP6657481B2 (ja) |
KR (1) | KR101995562B1 (ja) |
CN (1) | CN109791928B (ja) |
BR (1) | BR112019005111B1 (ja) |
WO (1) | WO2018057259A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10090993B2 (en) * | 2016-08-19 | 2018-10-02 | Ali Corporation | Packaged circuit |
US11460875B2 (en) * | 2018-12-17 | 2022-10-04 | Marvell Asia Pte Ltd. | Bandgap circuits with voltage calibration |
CN112732631A (zh) * | 2020-12-25 | 2021-04-30 | 南京蓝洋智能科技有限公司 | 一种小芯片间的数据传输方法 |
US20230305737A1 (en) * | 2022-03-22 | 2023-09-28 | Silicon Laboratories Inc. | External Nonvolatile Memory with Additional Functionality |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7227918B2 (en) * | 2000-03-14 | 2007-06-05 | Altera Corporation | Clock data recovery circuitry associated with programmable logic device circuitry |
US7496818B1 (en) | 2003-02-27 | 2009-02-24 | Marvell International Ltd. | Apparatus and method for testing and debugging an integrated circuit |
US7342310B2 (en) | 2004-05-07 | 2008-03-11 | Avago Technologies General Ip Pte Ltd | Multi-chip package with high-speed serial communications between semiconductor die |
US20070194453A1 (en) * | 2006-01-27 | 2007-08-23 | Kanad Chakraborty | Integrated circuit architecture for reducing interconnect parasitics |
US8595672B2 (en) | 2007-04-30 | 2013-11-26 | Innovations Holdings, L.L.C. | Method and apparatus for configurable systems |
US8890332B2 (en) * | 2010-07-29 | 2014-11-18 | Mosys, Inc. | Semiconductor chip layout with staggered Tx and Tx data lines |
US8730978B2 (en) * | 2010-09-30 | 2014-05-20 | Maxim Integrated Products, Inc | Analog front end protocol converter/adapter for SLPI protocol |
US8832487B2 (en) | 2011-06-28 | 2014-09-09 | Microsoft Corporation | High-speed I/O data system |
US8626975B1 (en) * | 2011-09-28 | 2014-01-07 | Maxim Integrated Products, Inc. | Communication interface with reduced signal lines |
US9971730B2 (en) | 2014-06-16 | 2018-05-15 | Qualcomm Incorporated | Link layer to physical layer (PHY) serial interface |
US9607948B2 (en) * | 2015-03-31 | 2017-03-28 | Xilinx, Inc. | Method and circuits for communication in multi-die packages |
-
2016
- 2016-09-22 US US15/273,621 patent/US9692448B1/en active Active
-
2017
- 2017-08-30 WO PCT/US2017/049487 patent/WO2018057259A1/en active Search and Examination
- 2017-08-30 KR KR1020197007880A patent/KR101995562B1/ko active IP Right Grant
- 2017-08-30 EP EP17772143.8A patent/EP3516689B1/en active Active
- 2017-08-30 CN CN201780057929.XA patent/CN109791928B/zh active Active
- 2017-08-30 JP JP2019523560A patent/JP6657481B2/ja active Active
- 2017-08-30 BR BR112019005111-2A patent/BR112019005111B1/pt active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR101995562B1 (ko) | 2019-07-02 |
CN109791928B (zh) | 2020-02-07 |
EP3516689A1 (en) | 2019-07-31 |
US9692448B1 (en) | 2017-06-27 |
EP3516689B1 (en) | 2024-01-24 |
BR112019005111B1 (pt) | 2023-12-05 |
WO2018057259A1 (en) | 2018-03-29 |
EP3516689C0 (en) | 2024-01-24 |
JP2019537841A (ja) | 2019-12-26 |
KR20190037338A (ko) | 2019-04-05 |
CN109791928A (zh) | 2019-05-21 |
BR112019005111A2 (pt) | 2019-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6657481B2 (ja) | ダイツーダイSerDesのための分離チップ解決法 | |
US10489339B2 (en) | Sensor bus communication system | |
US9536863B2 (en) | Interconnection of a packaged chip to a die in a package utilizing on-package input/output interfaces | |
TWI514153B (zh) | 一種用於封裝上多處理器接地參考單端互連的系統及非暫態電腦可讀取媒體 | |
US10437744B2 (en) | Reconfigurable camera serial interface | |
TWI529532B (zh) | 接地參考單端系統級封裝 | |
US10397142B2 (en) | Multi-chip structure having flexible input/output chips | |
US9519609B2 (en) | On-package input/output architecture | |
US8902956B2 (en) | On-package input/output clustered interface having full and half-duplex modes | |
US9535865B2 (en) | Interconnection of multiple chips in a package | |
US20230130236A1 (en) | Continuous time linear equalizer and device including the same | |
US20220404857A1 (en) | Semiconductor die, electronic component, electronic apparatus and manufacturing method thereof | |
US10049067B2 (en) | Controller-PHY connection using intra-chip SerDes | |
US11314462B2 (en) | Interface circuit and system including same | |
US11870504B2 (en) | Translation device, test system including the same, and memory system including the translation device | |
US20230118731A1 (en) | Nand duty cycle correction for data input write path |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190426 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190426 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20190426 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20190918 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191023 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200107 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200205 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6657481 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |