JP6655491B2 - 電力変換装置 - Google Patents

Description

本発明は、４つのスイッチング素子によって構成される第１ブリッジ回路及び第２ブリッジ回路と、第１ブリッジ回路と第２ブリッジ回路の間に接続されるトランスと、第１ブリッジ回路とトランスの間、及び、第２ブリッジ回路とトランスの間の少なくともいずれかに接続されるリアクトルとを備えた電力変換装置に関する。

従来、４つのスイッチング素子によって構成される第１ブリッジ回路及び第２ブリッジ回路と、第１ブリッジ回路と第２ブリッジ回路の間に接続されるトランスと、第１ブリッジ回路とトランスの間、及び、第２ブリッジ回路とトランスの間の少なくともいずれかに接続されるリアクトルとを備えた電力変換装置として、例えば以下に示す特許文献１に開示されている電力コンバータがある。

この電力コンバータは、第１〜第３のブリッジ回路と、変圧器と、コンデンサと、を備えている。第１〜第３のブリッジ回路は、４つのスイッチによって構成されている。第１〜第３のブリッジ回路は、直流端子と交流端子とを備えている。変圧器は、１つの１次巻線と、２つの２次巻線とを備えている。変圧器は、漏れインダクタンスを有している。

第１のブリッジ回路は、直流端子が電源に、交流端子が１次巻線にそれぞれ接続されている。第２のブリッジ回路は、交流端子が一方の２次巻線に、直流端子が負荷にそれぞれ接続されている。第３のブリッジ回路は、交流端子が他方の２次巻線に、直流端子がコンデンサにそれぞれ接続されている。変圧器の漏れインダクタンスは、第１のブリッジ回路の交流端子と１次巻線の間、第２のブリッジ回路の交流端子と一方の２次巻線の間、及び、第３のブリッジ回路の交流端子と他方の２次巻線の間にリアクトルとして形成されている。

ここで、４つのスイッチによって構成される第１及び第２のブリッジ回路、変圧器、並びに、変圧器の漏れインダクタンスによって形成されるリアクトルが、第１及び第２ブリッジ回路、トランス並びにリアクトルに相当する。

電力コンバータは、第２のブリッジ回路のスイッチを第１のブリッジ回路のスイッチに対して位相差を設けてスイッチングさせることで、第１及び第２のブリッジ回路のスイッチをソフトスイッチングさせて電源から負荷に電力を供給する。しかし、負荷に供給する電力が変化すると、ソフトスイッチングができなくなることがある。

電力コンバータは、第３のブリッジ回路と、コンデンサとを備えている。電力コンバータは、負荷に供給する電力が低下した場合、第３のブリッジ回路のスイッチを第１のブリッジ回路のスイッチに対して位相差を設けてスイッチングさせることで、第２のブリッジ回路から出力される余剰電力をコンデンサに蓄積する。そして、負荷に供給する電力が増加した場合、コンデンサに蓄積された余剰電力を補助電力として負荷に供給する。その結果、負荷に供給する電力が変化しても、第１〜第３のブリッジ回路のスイッチをソフトスイッチングさせることができる。

特開２００８−５４３２７１号公報

前述した電力コンバータは、負荷に供給する電力が変化しても、第１〜第３のブリッジ回路のスイッチをソフトスイッチングさせることができる。しかし、そのためには、余剰電力を蓄積しておくコンデンサが必要である。より多くの余剰電力を蓄積するためには、大容量のコンデンサが必要になる。その結果、電力コンバータの体格が大きくなってしまう。また、コストが増加してしまう。

本発明はこのような事情に鑑みてなされたものであり、余剰電力を蓄積するための大容量のコンデンサを設けることなく、負荷に供給する電力が変化しても、ブリッジ回路のスイッチング素子をソフトスイッチングさせることができる電力変換装置を提供することを目的とする。

上記課題を解決するためになされた本発明は、４つのスイッチング素子によって構成され、直流端子と交流端子とを有し、直流端子が直流電源に接続される第１ブリッジ回路と、４つのスイッチング素子によって構成され、直流端子と交流端子とを有し、直流端子が負荷に接続される第２ブリッジ回路と、４つのスイッチング素子によって構成され、直流端子と交流端子とを有し、直流端子が第２ブリッジ回路の直流端子に接続される少なくとも１つの第３ブリッジ回路と、１次側端子と、第２ブリッジ回路及び第３ブリッジ回路に対応する数の２次側端子とを有し、１次側端子が第１ブリッジ回路の交流端子に、２次側端子が第２ブリッジ回路及び第３ブリッジ回路の交流端子にそれぞれ接続されるトランスと、第１ブリッジ回路の交流端子とトランスの１次側端子の間、第２ブリッジ回路の交流端子とトランスの２次側端子の間、及び、第３ブリッジ回路の交流端子とトランスの２次側端子の間の少なくともいずれかに接続されるリアクトルと、第１ブリッジ回路のスイッチング素子をスイッチングさせるとともに、第２ブリッジ回路のスイッチング素子を第１ブリッジ回路のスイッチング素子に対して位相差を設けてスイッチングさせ、直流電源から負荷に電力を供給する回路であって、負荷に供給する電力が低下してソフトスイッチングをさせることができない状態になった場合、第３ブリッジ回路のスイッチング素子を第１ブリッジ回路のスイッチング素子に対して位相差を設けてスイッチングさせ、第２ブリッジ回路から出力される電力の一部をトランスに帰還し、第２ブリッジ回路から出力される電力と第３ブリッジ回路によって帰還される電力との差分の電力を負荷に供給する制御回路と、を有する。

直流電源から第１ブリッジ回路、トランス及び第２ブリッジ回路を介して負荷に供給される電力が低下すると、第１ブリッジ回路及び第２ブリッジ回路のスイッチング素子をソフトスイッチングさせることができなくなる。しかし、この構成によれば、第３ブリッジ回路によって第２ブリッジ回路の出力電力の一部が帰還されるため、負荷に供給される電力を確保しようとすると、第１ブリッジ回路及びトランスを介して第２ブリッジ回路から出力される電力が、第３ブリッジ回路によって帰還される電力分だけ増加することになる。そのため、第１及び第２ブリッジ回路のスイッチング素子をソフトスイッチングさせることができる。また、第３ブリッジ回路によって帰還される電力量を調整することで、第３ブリッジ回路のスイッチング素子もソフトスイッチングさせることができる。従って、余剰電力を蓄積するための大容量のコンデンサを設けることなく、負荷に供給する電力が変化しても、ブリッジ回路のスイッチング素子をソフトスイッチングさせることができる。

第１実施形態における電力変換装置の回路図である。 電力変換装置の電力の供給状態を説明するための回路図である。 出力電力指令が大きい場合における電力変換装置の動作を説明するためのタイミングチャート及びトランス電流の波形図である。 出力電力指令が小さくなった場合における電力変換装置の動作を説明するためのタイミングチャート及びトランス電流の波形図である。 出力電力指令が小さくなった場合における電力変換装置の電力の供給状態を説明するための回路図である。 出力電力指令が大きくなり、低電圧バッテリに供給する電力が第２ブリッジ回路から出力される電力だけではまかなえない場合における電力変換装置の動作を説明するための回路図である。 変形形態における電力変換装置の回路図である。 第２実施形態における電力変換装置の回路図である。

次に、実施形態を挙げ、本発明をより詳しく説明する。本実施形態では、本発明に係る電力変換装置を、車両に搭載された高電圧バッテリから供給される直流を絶縁した状態で降圧し、同じく車両に搭載された低電圧バッテリに供給して、低電圧バッテリを充電する電力変換装置に適用した例を示す。

（第１実施形態）
まず、図１を参照して第１実施形態の電力変換装置の構成について説明する。

図１に示す電力変換装置１は、直流電源である高電圧バッテリＢ１０から、負荷であり直流電源である低電圧バッテリＢ１１に電力を供給し、低電圧バッテリＢ１１を充電する装置である。電力変換装置１は、平滑コンデンサ１００と、第１ブリッジ回路１０１と、リアクトル１０２、１０３と、トランス１０４、１０５と、第２ブリッジ回路１０６と、平滑コンデンサ１０７と、第３ブリッジ回路１０８と、平滑コンデンサ１０９と、電圧センサ１１０〜１１２と、電流センサ１１３〜１１５と、制御回路１１６とを備えている。

平滑コンデンサ１００は、高電圧バッテリＢ１０から供給される直流を平滑化する素子である。平滑コンデンサ１００の一端は高電圧バッテリＢ１０の正極端子に、他端は高電圧バッテリＢ１０の負極端子にそれぞれ接続されている。

第１ブリッジ回路１０１は、制御回路１１６によって制御され、高電圧バッテリＢ１０から供給される直流を交流に変換する回路である。第１ブリッジ回路１０１は、２つのスイッチング回路１０１ａ、１０１ｂと、直流端子１０１ｃ、１０１ｄと、交流端子１０１ｅ、１０１ｆを備えている。

スイッチング回路１０１ａ、１０１ｂは、スイッチングすることで直流を交流に変換する回路である。スイッチング回路１０１ａは２つのＦＥＴ１０１ｇ、１０１ｈを、スイッチング回路１０１ｂは２つのＦＥＴ１０１ｉ、１０１ｊをそれぞれ備えている。

ＦＥＴ１０１ｇ〜１０１ｊは、スイッチングすることで直流を交流に変換するスイッチング素子である。ＦＥＴ１０１ｇ〜１０１ｊには、ダイオードが並列接続されている。また、図示は省略するが、寄生容量からなるコンデンサが並列接続されている。ＦＥＴ１０１ｇ、１０１ｈは、直列接続されている。具体的には、ＦＥＴ１０１ｇのソースがＦＥＴ１０１ｈのドレインに接続されている。ＦＥＴ１０１ｉ、１０１ｊは直列接続されている。具体的には、ＦＥＴ１０１ｉのソースがＦＥＴ１０１ｊのドレインに接続されている。

スイッチング回路１０１ａ、１０１ｂは並列接続されている。具体的には、ＦＥＴ１０１ｇ、１０１ｉのドレインが共通接続されるとともに、ＦＥＴ１０１ｈ、１０１ｊのソースが共通接続されている。共通接続されたＦＥＴ１０１ｇ、１０１ｉのドレインは直流端子１０１ｃを介して平滑コンデンサ１００の一端に、共通接続されたＦＥＴ１０１ｈ、１０１ｊのソースは直流端子１０１ｄを介して平滑コンデンサ１００の他端にそれぞれ接続されている。ＦＥＴ１０１ｇ、１０１ｈの直列接続点は交流端子１０１ｅを介してリアクトル１０２に、ＦＥＴ１０１ｉ、１０１ｊの直列接続点は交流端子１０１ｆを介してトランス１０４にそれぞれ接続されている。ＦＥＴ１０１ｇ〜１０１ｊのゲートは、制御回路１１６にそれぞれ接続されている。

リアクトル１０２、１０３は、ソフトスイッチングのために必要される共振現象を発生させる素子である。リアクトル１０２の一端は第１ブリッジ回路１０１の交流端子１０１ｅに、他端はトランス１０４にそれぞれ接続されている。リアクトル１０３の一端は第１ブリッジ回路１０１の交流端子１０１ｅに、他端はトランス１０５にそれぞれ接続されている。

トランス１０４は、１次側から入力された交流を絶縁した状態で巻数比に応じた電圧に降圧して２次側から出力する素子である。トランス１０４は、１次巻線１０４ａと、２次巻線１０４ｂと、１次側端子１０４ｃ、１０４ｄと、２次側端子１０４ｅ、１０４ｆとを備えている。

トランス１０５は、１次側から入力された交流を絶縁した状態で巻数比に応じた電圧に降圧して２次側から出力する素子である。また、２次側から入力された交流を絶縁した状態で巻数比に応じた電圧に昇圧して１次側から出力する素子でもある。トランス１０５は、トランス１０４と同一の素子である。トランス１０５は、１次巻線１０５ａと、２次巻線１０５ｂと、１次側端子１０５ｃ、１０５ｄと、２次側端子１０５ｅ、１０５ｆとを備えている。

トランス１０４、１０５は、第２及び第３ブリッジ回路１０６、１０８に対応する数の２次側端子１０４ｅ、１０４ｆ、１０５ｅ、１０５ｆを備えている。

トランス１０４の１次巻線１０４ａの一端は１次側端子１０４ｃを介してリアクトル１０２の他端に、他端は１次側端子１０４ｄを介して第１ブリッジ回路１０１の交流端子１０１ｆにそれぞれ接続されている。２次巻線１０４ｂの一端及び他端は２次側端子１０４ｅ、１０４ｆを介して第２ブリッジ回路１０６にそれぞれ接続されている。

トランス１０５の１次巻線１０５ａの一端は１次側端子１０５ｃを介してリアクトル１０３の他端に、他端は１次側端子１０５ｄを介して第１ブリッジ回路１０１の交流端子１０１ｆにそれぞれ接続されている。２次巻線１０５ｂの一端及び他端は２次側端子１０５ｅ、１０５ｆを介して第３ブリッジ回路１０８にそれぞれ接続されている。

第２ブリッジ回路１０６は、制御回路１１６によって制御され、トランス１０４から供給される交流を直流に変換する回路である。第２ブリッジ回路１０６は、２つのスイッチング回路１０６ａ、１０６ｂと、交流端子１０６ｃ、１０６ｄと、直流端子１０６ｅ、１０６ｆを備えている。

スイッチング回路１０６ａ、１０６ｂは、スイッチングすることで交流を直流に変換する回路である。スイッチング回路１０６ａは２つのＦＥＴ１０６ｇ、１０６ｈを、スイッチング回路１０６ｂは２つのＦＥＴ１０６ｉ、１０６ｊをそれぞれ備えている。

ＦＥＴ１０６ｇ〜１０６ｊは、スイッチングすることで交流を直流に変換するスイッチング素子である。ＦＥＴ１０６ｇ〜１０６ｊには、ダイオードが並列接続されている。また、図示は省略するが、寄生容量からなるコンデンサが並列接続されている。ＦＥＴ１０６ｇ、１０６ｈは、直列接続されている。具体的には、ＦＥＴ１０６ｇのソースがＦＥＴ１０６ｈのドレインに接続されている。ＦＥＴ１０６ｉ、１０６ｊは直列接続されている。具体的には、ＦＥＴ１０６ｉのソースがＦＥＴ１０６ｊのドレインに接続されている。

スイッチング回路１０６ａ、１０６ｂは並列接続されている。具体的には、ＦＥＴ１０６ｇ、１０６ｉのドレインが共通接続されるとともに、ＦＥＴ１０６ｈ、１０６ｊのソースが共通接続されている。ＦＥＴ１０６ｇ、１０６ｈの直列接続点は交流端子１０６ｃを介してトランス１０４の２次側端子１０４ｅに、ＦＥＴ１０６ｉ、１０６ｊの直列接続点は交流端子１０６ｄを介してトランス１０４の２次側端子１０４ｆにそれぞれ接続されている。共通接続されたＦＥＴ１０６ｇ、１０６ｉのドレインは直流端子１０６ｅを介して、共通接続されたＦＥＴ１０６ｈ、１０６ｊのソースは直流端子１０６ｆを介して平滑コンデンサ１０７にそれぞれ接続されている。ＦＥＴ１０６ｇ〜１０６ｊのゲートは、制御回路１１６にそれぞれ接続されている。

平滑コンデンサ１０７は、第２ブリッジ回路１０６から供給される直流を平滑化する素子である。平滑コンデンサ１０７の一端は、第２ブリッジ回路１０６の直流端子１０６ｅに接続されるとともに、低電圧バッテリＢ１１の正極端子に接続されている。他端は、第２ブリッジ回路１０６の直流端子１０６ｆに接続されるとともに、低電圧バッテリＢ１１の負極端子に接続されている。

第３ブリッジ回路１０８は、制御回路１１６によって制御され、第２ブリッジ回路１０６から出力される直流を交流に変換する回路である。また、トランス１０５から供給される交流を直流に変換する回路でもある。第３ブリッジ回路１０８は、２つのスイッチング回路１０８ａ、１０８ｂと、交流端子１０８ｃ、１０８ｄと、直流端子１０８ｅ、１０８ｆを備えている。

スイッチング回路１０８ａ、１０８ｂは、スイッチングすることで直流を交流に変換する回路である。また、スイッチングすることで交流を直流に変換する回路でもある。スイッチング回路１０８ａは２つのＦＥＴ１０８ｇ、１０８ｈを、スイッチング回路１０８ｂは２つのＦＥＴ１０８ｉ、１０８ｊをそれぞれ備えている。

ＦＥＴ１０８ｇ〜１０８ｊは、スイッチングすることで直流を交流に変換するスイッチング素子である。また、スイッチングすることで交流を直流に変換するスイッチング素子でもある。ＦＥＴ１０８ｇ〜１０８ｊには、ダイオードが並列接続されている。また、図示は省略するが、寄生容量からなるコンデンサが並列接続されている。ＦＥＴ１０８ｇ、１０８ｈは、直列接続されている。具体的には、ＦＥＴ１０８ｇのソースがＦＥＴ１０８ｈのドレインに接続されている。ＦＥＴ１０８ｉ、１０８ｊは直列接続されている。具体的には、ＦＥＴ１０８ｉのソースがＦＥＴ１０８ｊのドレインに接続されている。

スイッチング回路１０８ａ、１０８ｂは並列接続されている。具体的には、ＦＥＴ１０８ｇ、１０８ｉのドレインが共通接続されるとともに、ＦＥＴ１０８ｈ、１０８ｊのソースが共通接続されている。ＦＥＴ１０８ｇ、１０８ｈの直列接続点は交流端子１０８ｃを介してトランス１０５の２次側端子１０５ｅに、ＦＥＴ１０８ｉ、１０８ｊの直列接続点は交流端子１０８ｄを介してトランス１０５の２次側端子１０５ｆにそれぞれ接続されている。共通接続されたＦＥＴ１０８ｇ、１０８ｉのドレインは直流端子１０８ｅを介して、共通接続されたＦＥＴ１０８ｈ、１０８ｊのソースは直流端子１０８ｆを介して平滑コンデンサ１０９にそれぞれ接続されている。ＦＥＴ１０８ｇ〜１０８ｊのゲートは、制御回路１１６にそれぞれ接続されている。

平滑コンデンサ１０９は、第３ブリッジ回路１０８が第２ブリッジ回路１０６から出力される直流を交流に変換する場合、第２ブリッジ回路１０６から出力される直流を平滑化する素子である。また、第３ブリッジ回路１０８がトランス１０５から供給される交流を直流に変換する場合、第３ブリッジ回路１０８から供給される直流を平滑化する素子でもある。平滑コンデンサ１０９の一端は、第３ブリッジ回路１０８の直流端子１０８ｅに接続されるとともに、第２ブリッジ回路１０６の直流端子１０６ｅに接続されている。他端は、第３ブリッジ回路１０８の直流端子１０８ｆに接続されるとともに、第２ブリッジ回路１０６の直流端子１０６ｆに接続されている。

電圧センサ１１０は、第１ブリッジ回路１０１の入力電圧を検出し、検出結果を制御回路１１６に出力する素子である。電圧センサ１１０は、平滑コンデンサ１００に並列接続されている。電圧センサ１１０の出力端は、制御回路１１６に接続されている。

電圧センサ１１１は、第２ブリッジ回路１０６の出力電圧を検出し、検出結果を制御回路１１６に出力する素子である。電圧センサ１１１は、平滑コンデンサ１０７に並列接続されている。電圧センサ１１１の出力端は、制御回路１１６に接続されている。

電圧センサ１１２は、第３ブリッジ回路１０８が第２ブリッジ回路１０６から出力される直流を交流に変換する場合、第３ブリッジ回路１０８の入力電圧を検出し、検出結果を制御回路１１６に出力する素子である。また、第３ブリッジ回路１０８がトランス１０５から供給される交流を直流に変換する場合、第３ブリッジ回路１０８の出力電圧を検出し、検出結果を制御回路１１６に出力する素子でもある。電圧センサ１１２は、平滑コンデンサ１０９に並列接続されている。電圧センサ１１２の出力端は、制御回路１１６に接続されている。

電流センサ１１３は、第１ブリッジ回路１０１の入力電流を検出し、検出結果を制御回路１１６に出力する素子である。電流センサ１１３は、第１ブリッジ回路１０１の直流端子１０１ｄと平滑コンデンサ１００の他端を接続する配線に設けられている。電流センサ１１３の出力端は、制御回路１１６に接続されている。

電流センサ１１４は、第２ブリッジ回路１０６の出力電流を検出し、検出結果を制御回路１１６に出力する素子である。電流センサ１１４は、第２ブリッジ回路１０６の直流端子１０６ｆと平滑コンデンサ１０７の他端を接続する配線に設けられている。電流センサ１１４の出力端は、制御回路１１６に接続されている。

電流センサ１１５は、第３ブリッジ回路１０８が第２ブリッジ回路１０６から出力される直流を交流に変換する場合、第３ブリッジ回路１０８の入力電流を検出し、検出結果を制御回路１１６に出力する素子である。また、第３ブリッジ回路１０８がトランス１０５から供給される交流を直流に変換する場合、第３ブリッジ回路１０８の出力電流を検出し、検出結果を制御回路１１６に出力する素子でもある。電流センサ１１５は、第３ブリッジ回路１０８の直流端子１０８ｆと平滑コンデンサ１０９の他端を接続する配線に設けられている。電流センサ１１５の出力端は、制御回路１１６に接続されている。

制御回路１１６は、外部から入力される出力電力指令、電圧センサ１１０〜１１２及び電流センサ１１３〜１１５から入力される検出結果に基づいて、第１〜第３ブリッジ回路１０１、１０６、１０８を制御する回路である。

制御回路１１６は、第１ブリッジ回路１０１のＦＥＴ１０１ｇ〜１０１ｊをスイッチングさせるとともに、第２ブリッジ回路１０６のＦＥＴ１０６ｇ〜１０６ｊをＦＥＴ１０１ｇ〜１０１ｊに対して位相差を設けてスイッチングさせ、高電圧バッテリＢ１０から第１ブリッジ回路１０１、トランス１０４及び第２ブリッジ回路１０６を介して低電圧バッテリＢ１１に電力を供給する。

制御回路１１６は、トランス１０４、１０５に流れる電流に基づいて、ソフトスイッチングをさせることができる状態であるか否かを判断する。制御回路１１６は、出力電力指令が小さくなり、低電圧バッテリＢ１１に供給する電力が低下してソフトスイッチングをさせることができない状態になった場合、第３ブリッジ回路１０８のＦＥＴ１０８ｇ〜１０８ｊを第１ブリッジ回路１０１のＦＥＴ１０１ｇ〜１０１ｊに対して位相差を設けてスイッチングさせ、第２ブリッジ回路１０６から出力される電力の一部をトランス１０５に帰還する。そして、第２ブリッジ回路１０６から出力される電力と第３ブリッジ回路１０８によって帰還される電力との差分の電力を低電圧バッテリＢ１１に供給する。

制御回路１１６は、出力電力指令が大きくなり、低電圧バッテリＢ１１に供給する電力が第２ブリッジ回路１０６から出力される電力だけではまかなえない場合、第３ブリッジ回路１０８のＦＥＴ１０８ｇ〜１０８ｊを第１ブリッジ回路１０１のＦＥＴ１０１ｇ〜１０１ｊに対して位相差を設けてスイッチングさせ、高電圧バッテリＢ１０から第１ブリッジ回路１０１、トランス１０５及び第３ブリッジ回路１０８を介して低電圧バッテリＢ１１に電力を供給する。

制御回路１１６は、ＦＥＴ１０１ｇ〜１０１ｊ、１０６ｇ〜１０６ｊ、１０８ｇ〜１０８ｊのゲートにそれぞれ接続されている。また、電圧センサ１１０〜１１２及び電流センサ１１３〜１１５の出力端にそれぞれ接続されている。

次に、図１〜図６を参照して第１実施形態の電力変換装置の動作について説明する。

図１に示すように、制御回路１１６は、第１ブリッジ回路１０１のＦＥＴ１０１ｇ〜１０１ｊをスイッチングさせるとともに、第２ブリッジ回路１０６のＦＥＴ１０６ｇ〜１０６ｊをＦＥＴ１０１ｇ〜１０１ｊに対して位相差を設けてスイッチングさせ、図２に示すように、高電圧バッテリＢ１０から第１ブリッジ回路１０１、トランス１０４及び第２ブリッジ回路１０６を介して低電圧バッテリＢ１１に電力を供給する。

具体的には、図３に示すように、ＦＥＴ１０１ｇを周期Ｔ、デューティ５０％でスイッチングさせるとともに、ＦＥＴ１０１ｈをＦＥＴ１０１ｇに対して逆位相でスイッチングさせる。また、ＦＥＴ１０１ｊをＦＥＴ１０１ｇと同様にスイッチングさせるとともに、ＦＥＴ１０１ｉをＦＥＴ１０１ｊに対して逆位相でスイッチングさせる。

ＦＥＴ１０６ｇをＦＥＴ１０１ｇに対して所定の位相差分だけ位相をシフトさせ、周期Ｔ、デューティ５０％でスイッチングさせるとともに、ＦＥＴ１０６ｈをＦＥＴ１０６ｇに対して逆位相でスイッチングさせる。また、ＦＥＴ１０６ｉをＦＥＴ１０１ｇ、１０６ｇに対してそれぞれ所定の位相差分だけ位相をシフトさせ、周期Ｔ、デューティ５０％でスイッチングさせるとともに、ＦＥＴ１０６ｊをＦＥＴ１０６ｉに対して逆位相でスイッチングさせる。

トランス１０４は、ＦＥＴ１０１ｇ、１０１ｊ、１０６ｈ、１０６ｉがオン状態になることで励磁が開始される。つまり、第１ブリッジ回路１０１の直流端子１０１ｃ、１０１ｄの入力電圧と第２ブリッジ回路１０６の直流端子１０６ｅ、１０６ｆの出力電圧とを加算した電圧が印加されて励磁される。

図１に示す制御回路１１６は、低電圧バッテリＢ１１に供給される電力が出力電力指令で指示された電力になるように、図３に示す位相差を調整する。その結果、図２に示すように、高電圧バッテリＢ１０から、第１ブリッジ回路１０１、トランス１０４及び第２ブリッジ回路１０６を介して低電圧バッテリＢ１１に出力電力指令で指示された電力が供給される。

出力電力指令が大きく、低電圧バッテリＢ１１に供給する電力が大きい場合、図３に示すように位相差が制御され、ＦＥＴ１０１ｇ〜１０１ｊ、１０６ｇ〜１０６ｊのスイッチング状態の切り替わるタイミングにおける１次巻線１０４ａに流れるトランス電流の大きさが大きくなる。この場合、ＦＥＴ１０１ｇ〜１０１ｊ、１０６ｇ〜１０６ｊは、ソフトスイッチングされる。しかし、出力電力指令が小さくなり、低電圧バッテリＢ１１に供給する電力が低下した場合、図４に示すように、位相差が異なる状態に制御され、ＦＥＴ１０１ｇ〜１０１ｊ、１０６ｇ〜１０６ｊのスイッチング状態の切り替わるタイミングにおける１次巻線１０４ａに流れるトランス電流の大きさが小さくなる。この場合、ＦＥＴ１０１ｇ〜１０１ｊ、１０６ｇ〜１０６ｊは、ソフトスイッチングされなくなる。従って、トランス電流に基づいて、ソフトスイッチングをさせることができる状態か否かを判断することができる。

図１に示す制御回路１１６は、電流センサ１１３の検出結果から１次巻線１０４ａに流れるトランス電流を求める。そして、求めたトランス電流の大きさを、予め設定されている電流閾値と比較する。ここで、電流閾値は、ソフトスイッチングをさせることができる状態が否かを判断できる電流値に設定されている。

出力電力指令が小さくなり、低電圧バッテリＢ１１に供給する電力が低下してソフトスイッチングをさせることができない状態になった場合、図４に示すように、ＦＥＴ１０１ｇ〜１０１ｊ、１０６ｇ〜１０６ｊのスイッチング状態の切り替わるタイミングにおける１次巻線１０４ａに流れるトランス電流の大きさが電流閾値より小さくなる。そのため、図１に示す制御回路１１６は、ソフトスイッチングをさせることができない状態であると判断する。ソフトスイッチングをさせることができない状態であると判断した場合、制御回路１１６は、第１ブリッジ回路１０１及び第２ブリッジ回路１０６に加え、第３ブリッジ回路１０８も動作させる。

制御回路１１６は、第３ブリッジ回路１０８のＦＥＴ１０８ｇ〜１０８ｊを第１ブリッジ回路１０１のＦＥＴ１０１ｇ〜１０１ｊに対して位相差を設けてスイッチングさせ、図５に示すように、第２ブリッジ回路１０６から出力される電力の一部をトランス１０５に帰還する。そして、第２ブリッジ回路１０６から出力される電力と第３ブリッジ回路１０８によって帰還される電力との差分の電力を低電圧バッテリＢ１１に供給する。

具体的には、図１に示すＦＥＴ１０８ｇをＦＥＴ１０１ｇに対して所定の位相差分だけ位相をシフトさせ、周期Ｔ、デューティ５０％でスイッチングするとともに、ＦＥＴ１０８ｈをＦＥＴ１０８ｇに対して逆位相でスイッチングさせる。また、ＦＥＴ１０８ｉをＦＥＴ１０１ｇ、１０８ｇに対してそれぞれ所定の位相差分だけ位相をソフトスイッチングさせ、周期Ｔ、デューティ５０％でスイッチングさせるともに、ＦＥＴ１０８ｊをＦＥＴ１０８ｉに対して逆位相でスイッチングさせる。そして、第２ブリッジ回路１０６から出力される電力の一部をトランス１０５に帰還するように位相差を調整する。

第３ブリッジ回路１０８によって第２ブリッジ回路１０６の出力電力の一部が帰還されるため、低電圧バッテリＢ１１に供給される電力を出力電力指令で指示された電力にしようとすると、第２ブリッジ回路１０６の出力電力が第３ブリッジ回路１０８によって帰還される電力分だけ増加することになる。そのため、第１及び第２ブリッジ回路１０１、１０６のＦＥＴ１０１ｇ〜１０１ｊ、１０６ｇ〜１０６ｊをソフトスイッチングさせることができる。また、第３ブリッジ回路１０８によって帰還される電力量を調整することで、第３ブリッジ回路１０８のＦＥＴ１０８ｇ〜１０８ｊもソフトスイッチングさせることができる。

出力電力指令が大きくなり、低電圧バッテリＢ１１に供給する電力が第２ブリッジ回路１０６から出力される電力だけではまかなえない場合、制御回路１１６は、第１ブリッジ回路１０１及び第２ブリッジ回路１０６に加え、第３ブリッジ回路１０８も動作させる。

制御回路１１６は、第３ブリッジ回路１０８のＦＥＴ１０８ｇ〜１０８ｊを第１ブリッジ回路１０１のＦＥＴ１０１ｇ〜１０１ｊに対して位相差を設けてスイッチングさせ、図６に示すように、高電圧バッテリＢ１０から第１ブリッジ回路１０１、トランス１０５及び第３ブリッジ回路１０８を介して低電圧バッテリＢ１１に電力を供給する。

具体的には、図１に示すＦＥＴ１０８ｇをＦＥＴ１０１ｇに対して所定の位相差分だけ位相をシフトさせ、周期Ｔ、デューティ５０％でスイッチングするとともに、ＦＥＴ１０８ｈをＦＥＴ１０８ｇに対して逆位相でスイッチングさせる。また、ＦＥＴ１０８ｉをＦＥＴ１０１ｇ、１０８ｇに対してそれぞれ所定の位相差分だけ位相をソフトスイッチングさせ、周期Ｔ、デューティ５０％でスイッチングさせるともに、ＦＥＴ１０８ｊをＦＥＴ１０８ｉに対して逆位相でスイッチングさせる。そして、低電圧バッテリＢ１１に供給される電力が出力電力指令で指示された電力になるように第１〜第３ブリッジ回路１０１、１０６、１０８における位相差を調整する。その際、第２ブリッジ回路１０６を介して低電圧バッテリＢ１１に供給される電力量と、第３ブリッジ回路１０８を介して低電圧バッテリＢ１１に供給される電力量を調整することで、ＦＥＴ１０１ｇ〜１０１ｊ、１０６ｇ〜１０６ｊ、１０８ｇ〜１０８ｊをソフトスイッチングさせることができる。

次に、第１実施形態の電力変換装置の効果について説明する。

制御回路１１６は、第１ブリッジ回路１０１のＦＥＴ１０１ｇ〜１０１ｊをスイッチングさせるとともに、第２ブリッジ回路１０６のＦＥＴ１０６ｇ〜１０６ｊをＦＥＴ１０１ｇ〜１０１ｊに対して位相差を設けてスイッチングさせ、高電圧バッテリＢ１０から低電圧バッテリＢ１１に電力を供給する。低電圧バッテリＢ１１に供給する電力が低下してソフトスイッチングをさせることができない状態になった場合、制御回路１１６は、第３ブリッジ回路１０８のＦＥＴ１０８ｇ〜１０８ｊをＦＥＴ１０１ｇ〜１０１ｊに対して位相差を設けてスイッチングさせ、第２ブリッジ回路１０６から出力される電力の一部をトランス１０５に帰還する。そして、第２ブリッジ回路１０６から出力される電力と第３ブリッジ回路１０８によって帰還される電力との差分の電力を低電圧バッテリＢ１１に供給する。

高電圧バッテリＢ１０から第１ブリッジ回路１０１、トランス１０４及び第２ブリッジ回路１０６を介して低電圧バッテリＢ１１に供給される電力が低下すると、第１ブリッジ回路１０１及び第２ブリッジ回路１０６のＦＥＴ１０１ｇ〜１０１ｊ、１０６ｇ〜１０６ｊをソフトスイッチングさせることができなくなる。しかし、第１実施形態によれば、第３ブリッジ回路１０８によって第２ブリッジ回路１０６の出力電力の一部が帰還されるため、低電圧バッテリＢ１１に供給される電力を確保しようとすると、第１ブリッジ回路１０１及びトランス１０４を介して第２ブリッジ回路１０６から出力される電力が第３ブリッジ回路１０８によって帰還される電力分だけ増加することになる。そのため、第１及び第２ブリッジ回路１０１、１０６のＦＥＴ１０１ｇ〜１０１ｊ、１０６ｇ〜１０６ｊをソフトスイッチングさせることができる。また、第３ブリッジ回路１０８によって帰還される電力量を調整することで、第３ブリッジ回路１０８のＦＥＴ１０８ｇ〜１０８ｊもソフトスイッチングさせることができる。従って、余剰電力を蓄積するための大容量のコンデンサを設けることなく、低電圧バッテリＢ１１に供給する電力が変化しても、第１〜第３ブリッジ回路１０１、１０６、１０８のＦＥＴ１０１ｇ〜１０１ｊ、１０６ｇ〜１０６ｊ、１０８ｇ〜１０８ｊをソフトスイッチングさせることができる。

第１実施形態によれば、制御回路１１６は、低電圧バッテリＢ１１に供給する電力が大きくて第２ブリッジ回路１０６から出力される電力だけではまかなえない場合、第３ブリッジ回路１０８のＦＥＴ１０８ｇ〜１０８ｊを第１ブリッジ回路１０１のＦＥＴ１０１ｇ〜１０１ｊに対して位相差を設けてスイッチングさせ、高電圧バッテリＢ１０から低電圧バッテリＢ１１に電力を供給する。そのため、より多くの電力を低電圧バッテリＢ１１に供給することができる。

ソフトスイッチングさせることができる状態であるか否かは、トランス電流の大きさに依存する。第１実施形態によれば、制御回路１１６は、トランスに流れる電流に基づいて、ソフトスイッチングをさせることができる状態であるか否かを判断する。そのため、ソフトスイッチングさせることができる状態であるか否かを確実に判断することができる。

第１実施形態によれば、制御回路１１６は、スイッチング回路１０６ａのＦＥＴ１０６ｇ、１０６ｈをスイッチング回路１０６ｂのＦＥＴ１０６ｉ、１０６ｊに対して位相差を設けてスイッチングさせる。また、スイッチング回路１０８ａのＦＥＴ１０８ｇ、１０８ｈをスイッチング回路１０８ｂのＦＥＴ１０８ｉ、１０８ｊに対して位相差を設けてスイッチングさせる。そのため、低電圧バッテリＢ１１に供給する電力が変化しても、ソフトスイッチングさせることができる。ソフトスイッチングさせることができる範囲をより広げることができる。

第１実施形態によれば、トランス１０４は、第１ブリッジ回路１０１の直流端子１０１ｃ、１０１ｄの入力電圧と第２ブリッジ回路１０６の直流端子１０６ｅ、１０６ｆの出力電圧とを加算した電圧が印加されて励磁される。そのため、そのように励磁されるトランスを備えた電力変換装置１においても、余剰電力を蓄積するための大容量のコンデンサを設けることなく、低電圧バッテリＢ１１に供給する電力が変化しても、第１〜第３ブリッジ回路１０１、１０６、１０８のＦＥＴ１０１ｇ〜１０１ｊ、１０６ｇ〜１０６ｊ、１０８ｇ〜１０８ｊをソフトスイッチングさせることができる。

なお、第１実施形態では、電力変換装置１が、１次巻線１０４ａ及び２次巻線１０４ｂを有するトランス１０４と、１次巻線１０５ａ及び２次巻線１０５ｂを有するトランス１０５とを備えている例を挙げているが、これに限られるものではない。図７に示すように、１次巻線１１７ａ及び２次巻線１１７ｂ、１１７ｃを有すトランス１１７を用いてもよい。１次巻線１１７ａの１次側端子１１７ｄ、１１７ｅをリアクトル１０２の他端及び第１ブリッジ回路１０１の交流端子１０１ｆに、２次巻線１１７ｂの２次側端子１１７ｆ、１１７ｇを第２ブリッジ回路１０６の交流端子１０６ｃ、１０６ｄに、２次巻線１１７ｃの２次側端子１１７ｈ、１１７ｉを第３ブリッジ回路１０８の交流端子１０８ｃ、１０８ｄにそれぞれ接続すればよい。

（第２実施形態）
次に、第２実施形態の電力変換装置について説明する。第２実施形態の電力変換装置は、第１実施形態の電力変換装置に対して、リアクトル、トランス、第３ブリッジ回路、電圧センサ及び電流センサを追加するとともに、それらの追加に伴って制御回路の動作を変更したものである。

電力変換装置２は、平滑コンデンサ１００と、第１ブリッジ回路１０１と、リアクトル１０２、１０３、１１８と、トランス１０４、１０５、１１９と、第２ブリッジ回路１０６と、平滑コンデンサ１０７と、第３ブリッジ回路１０８、１２０と、平滑コンデンサ１０９、１２１と、電圧センサ１１０〜１１２、１２２と、電流センサ１１３〜１１５、１２３と、制御回路１２４とを備えている。平滑コンデンサ１００、第１ブリッジ回路１０１、リアクトル１０２、１０３、トランス１０４、１０５、第２ブリッジ回路１０６、平滑コンデンサ１０７、第３ブリッジ回路１０８、平滑コンデンサ１０９、電圧センサ１１０〜１１２及び電流センサ１１３〜１１５は、第１実施形態と同一のものであり、第１実施形態と同様に構成されている。

リアクトル１１８、トランス１１９、第３ブリッジ回路１２０、平滑コンデンサ１２１、電圧センサ１２２及び電流センサ１２３は、第１実施形態のリアクトル１０３、トランス１０５、第３ブリッジ回路１０８、平滑コンデンサ１０９、電圧センサ１１２及び電流センサ１１５と同一機能のものである。

トランス１０４、１０５、１１９は、第２及び第３ブリッジ回路１０６、１０８、１１９に対応する数の２次側端子１０４ｅ、１０４ｆ、１０５ｅ、１０５ｆ、１１９ｅ、１１９ｆを備えている。

第３ブリッジ回路１２０は、２つのスイッチング回路１２０ａ、１２０ｂと、交流端子１２０ｃ、１２０ｄと、直流端子１２０ｅ、１２０ｆを備えている。スイッチング回路１２０ａは２つのＦＥＴ１２０ｇ、１２０ｈを、スイッチング回路１２０ｂは２つのＦＥＴ１２０ｉ、１２０ｊをそれぞれ備えている。第３ブリッジ回路１２０は、第１実施形態の第３ブリッジ回路１０８と同様に構成されている。

リアクトル１１８の一端は第１ブリッジ回路１０１の交流端子１０１ｅに接続されている。トランス１１９の１次側端子１１９ｃはリアクトル１１８の他端に、１次側端子１１９ｄは第１ブリッジ回路１０１の交流端子１０１ｆにそれぞれ接続されている。２次側端子１１９ｅは第３ブリッジ回路１２０の交流端子１２０ｃに、２次側端子１１９ｆは第３ブリッジ回路１２０の交流端子１２０ｄにそれぞれ接続されている。第３ブリッジ回路１２０の直流端子１２０ｅは平滑コンデンサ１２１の一端及び第２ブリッジ回路１０６の直流端子１０６ｅに、直流端子１２０ｆは平滑コンデンサ１２１の他端及び第２ブリッジ回路１０６の直流端子１０６ｆにそれぞれ接続されている。ＦＥＴ１２０ｇ〜１２０ｊのゲートは、制御回路１２４にそれぞれ接続されている。電圧センサ１２２は、平滑コンデンサ１２１に並列接続されている。電圧センサ１２２の出力端は、制御回路１２４に接続されている。電流センサ１２３は、第３ブリッジ回路１２０の直流端子１２０ｆと平滑コンデンサ１２１の他端を接続する配線に設けられている。電流センサ１２３の出力端は、制御回路１２４に接続されている。

次に、図８を参照して第２実施形態の電力変換装置の動作について説明する。

図８に示すように、制御回路１２４は、第１実施形態の制御回路１１６と同様に、第１ブリッジ回路１０１のＦＥＴをスイッチングさせるとともに、第２ブリッジ回路１０６のＦＥＴを第１ブリッジ回路１０１のＦＥＴに対して位相差を設けてスイッチングさせ、高電圧バッテリＢ１０から第１ブリッジ回路１０１、トランス１０４及び第２ブリッジ回路１０６を介して低電圧バッテリＢ１１に電力を供給する。

出力電力指令が小さくなり、低電圧バッテリＢ１１に供給する電力が低下してソフトスイッチングをさせることができない状態になった場合、制御回路１２４は、第１実施形態の制御回路１１６と同様に、第３ブリッジ回路１０８、１２０によって第２ブリッジ回路１０６から出力される電力の一部をトランス１０５、１１９に帰還する。そして、第２ブリッジ回路１０６から出力される電力と第３ブリッジ回路１０８、１２０によって帰還される電力との差分の電力を低電圧バッテリＢ１１に供給する。その際、第３ブリッジ回路１０８だけを動作させ、第２ブリッジ回路１０６から出力される電力の一部をトランス１０５に帰還してもよい。第３ブリッジ回路１２０だけを動作させ、第２ブリッジ回路１０６から出力される電力の一部をトランス１１９に帰還してもよい。第３ブリッジ回路１０８、１２０をともに動作させ、第２ブリッジ回路１０６から出力される電力の一部をトランス１０５、１１９に帰還してもよい。また、第３ブリッジ回路１０８、１２０のうち一方の回路によって低電圧バッテリＢ１１に電力を供給し、他方の回路によって第２ブリッジ回路１０６から出力される電力の一部をトランスに帰還し、第３ブリッジ回路１０８、１２０として第２ブリッジ回路１０６から出力される電力の一部がトランスに帰還されるようにしてもよい。

第３ブリッジ回路１０８、１２０によって第２ブリッジ回路１０６の出力電力の一部が帰還されるため、低電圧バッテリＢ１１に供給される電力を出力電力指令で指示された電力にしようとすると、第２ブリッジ回路１０６の出力電力が第３ブリッジ回路１０８、１２０によって帰還される電力分だけ増加することになる。そのため、第１実施形態の場合と同様に、第１及び第２ブリッジ回路１０１、１０６のＦＥＴをソフトスイッチングさせることができる。また、第３ブリッジ回路１０８、１２０によって帰還される電力量等を調整することで、第３ブリッジ回路１０８、１２０のＦＥＴもソフトスイッチングさせることができる。

出力電力指令が大きくなり、低電圧バッテリＢ１１に供給する電力が第２ブリッジ回路１０６から出力される電力だけではまかなえない場合、制御回路１２４は、第１実施形態の制御回路１１６と同様に、第１ブリッジ回路１０１及び第２ブリッジ回路１０６に加え、第３ブリッジ回路１０８、１２０の少なくともいずれかを動作させる。そして、第３ブリッジ回路１０８、１２０の少なくともいずれかを介して低電圧バッテリＢ１１に電力を供給する。その際、第２ブリッジ回路１０６を介して低電圧バッテリＢ１１に供給される電力量と、第３ブリッジ回路１０８、１２０を介して低電圧バッテリＢ１１に供給される電力量を調整することで、全てのＦＥＴをソフトスイッチングさせることができる。

なお、第１実施形態では、電力変換装置１が１つの第３ブリッジ回路１０８を、第２実施形態では、電力変換装置２が２つの第３ブリッジ回路１０８、１２０を有する例を挙げているが、これに限られるものではない。電力変換装置は、少なくとも１つの第３ブリッジ回路を有していればよい。

第１実施形態では、リアクトル１０２、１０３が第１ブリッジ回路１０１とトランス１０４、１０５の間に、第２実施形態では、リアクトル１０２、１０３、１１８が第１ブリッジ回路１０１とトランス１０４、１０５、１１９の間に接続されている例を挙げているが、これに限られるものではない。リアクトルは、第１ブリッジ回路の交流端子とトランスの１次側端子の間、第２ブリッジ回路の交流端子とトランスの２次側端子の間、及び、第３ブリッジ回路の交流端子とトランスの２次側端子の間の少なくともいずれかに接続されていればよい。また、リアクトルは、トランスの漏れインダクタンスで構成されていてもよい。

１・・・電力変換装置、１０１・・・第１ブリッジ回路、１０１ｇ〜１０１ｊ・・・ＦＥＴ、１０２、１０３・・・リアクトル、１０４、１０５・・・トランス、１０６・・・第２ブリッジ回路、１０６ｇ〜１０６ｊ・・・ＦＥＴ、１０８・・・第３ブリッジ回路、１０８ｇ〜１０８ｊ・・・ＦＥＴ、１１６・・・制御回路

Claims (5)

1. ４つのスイッチング素子によって構成され、直流端子と交流端子とを有し、直流端子が直流電源に接続される第１ブリッジ回路（１０１）と、
   ４つのスイッチング素子によって構成され、直流端子と交流端子とを有し、直流端子が負荷に接続される第２ブリッジ回路（１０６）と、
   ４つのスイッチング素子によって構成され、直流端子と交流端子とを有し、直流端子が前記第２ブリッジ回路の直流端子に接続される少なくとも１つの第３ブリッジ回路（１０８、１２０）と、
   １次側端子と、前記第２ブリッジ回路及び前記第３ブリッジ回路に対応する数の２次側端子とを有し、１次側端子が前記第１ブリッジ回路の交流端子に、２次側端子が前記第２ブリッジ回路及び前記第３ブリッジ回路の交流端子にそれぞれ接続されるトランス（１０４、１０５、１１７、１１９）と、
   前記第１ブリッジ回路の交流端子と前記トランスの１次側端子の間、前記第２ブリッジ回路の交流端子と前記トランスの２次側端子の間、及び、前記第３ブリッジ回路の交流端子と前記トランスの２次側端子の間の少なくともいずれかに接続されるリアクトル（１０２、１０３、１１８）と、
   前記第１ブリッジ回路のスイッチング素子をスイッチングさせるとともに、前記第２ブリッジ回路のスイッチング素子を前記第１ブリッジ回路のスイッチング素子に対して位相差を設けてスイッチングさせ、前記直流電源から前記負荷に電力を供給する回路であって、前記負荷に供給する電力が低下してソフトスイッチングをさせることができない状態になった場合、前記第３ブリッジ回路のスイッチング素子を前記第１ブリッジ回路のスイッチング素子に対して位相差を設けてスイッチングさせ、前記第２ブリッジ回路から出力される電力の一部を前記トランスに帰還し、前記第２ブリッジ回路から出力される電力と前記第３ブリッジ回路によって帰還される電力との差分の電力を前記負荷に供給する制御回路（１１６、１２４）と、
   を有する電力変換装置。
2. 前記制御回路は、前記負荷に供給する電力が大きくて前記第２ブリッジ回路から出力される電力だけではまかなえない場合、前記第３ブリッジ回路のスイッチング素子を前記第１ブリッジ回路のスイッチング素子に対して位相差を設けてスイッチングさせ前記直流電源から前記負荷に電力を供給する請求項１に記載の電力変換装置。
3. 前記制御回路は、前記トランスに流れる電流に基づいて、ソフトスイッチングをさせることができる状態であるか否かを判断する請求項１又は２に記載の電力変換装置。
4. 前記第２ブリッジ回路及び前記第３ブリッジ回路は、直列接続された２つのスイッチング素子からなるスイッチング回路（１０６ａ、１０６ｂ、１０８ａ、１０８ｂ、１２０ａ、１２０ｂ）を２つ並列接続して構成され、
   前記制御回路は、前記第２ブリッジ回路及び前記第３ブリッジ回路のスイッチング素子のうち、一方の前記スイッチング回路のスイッチング素子を他方の前記スイッチング回路のスイッチング素子に対して位相差を設けてスイッチングさせる請求項１〜３のいずれか１項に記載の電力変換装置。
5. 前記トランスは、前記第１ブリッジ回路の直流端子の入力電圧と前記第２ブリッジ回路の直流端子の出力電圧とを加算した電圧が印加されて励磁される請求項１〜４のいずれか１項に記載の電力変換装置。

Images