JP6654957B2 - Nitride semiconductor device - Google Patents
Nitride semiconductor device Download PDFInfo
- Publication number
- JP6654957B2 JP6654957B2 JP2016082382A JP2016082382A JP6654957B2 JP 6654957 B2 JP6654957 B2 JP 6654957B2 JP 2016082382 A JP2016082382 A JP 2016082382A JP 2016082382 A JP2016082382 A JP 2016082382A JP 6654957 B2 JP6654957 B2 JP 6654957B2
- Authority
- JP
- Japan
- Prior art keywords
- nitride semiconductor
- gate
- layer
- semiconductor layer
- field plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 120
- 150000004767 nitrides Chemical class 0.000 title claims description 117
- 229910052799 carbon Inorganic materials 0.000 claims description 41
- 230000005533 two-dimensional electron gas Effects 0.000 claims description 40
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 37
- 230000015556 catabolic process Effects 0.000 claims description 29
- 230000014509 gene expression Effects 0.000 claims description 19
- 239000012535 impurity Substances 0.000 claims description 16
- 239000000203 mixture Substances 0.000 claims description 16
- 230000007423 decrease Effects 0.000 claims description 8
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 229910052790 beryllium Inorganic materials 0.000 claims description 4
- 229910052793 cadmium Inorganic materials 0.000 claims description 4
- 229910052734 helium Inorganic materials 0.000 claims description 4
- 229910052742 iron Inorganic materials 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 229910052700 potassium Inorganic materials 0.000 claims description 4
- 229910052706 scandium Inorganic materials 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 229910052708 sodium Inorganic materials 0.000 claims description 4
- 229910052712 strontium Inorganic materials 0.000 claims description 4
- 229910052726 zirconium Inorganic materials 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 229910052791 calcium Inorganic materials 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 229910052749 magnesium Inorganic materials 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 224
- 239000000370 acceptor Substances 0.000 description 60
- 238000010586 diagram Methods 0.000 description 26
- 239000000758 substrate Substances 0.000 description 20
- 229910002704 AlGaN Inorganic materials 0.000 description 18
- 238000004088 simulation Methods 0.000 description 13
- 238000000034 method Methods 0.000 description 11
- 125000004429 atom Chemical group 0.000 description 7
- 238000009826 distribution Methods 0.000 description 7
- 230000004907 flux Effects 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 230000006872 improvement Effects 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 230000010287 polarization Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 230000005264 electron capture Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 238000004904 shortening Methods 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- 238000003949 trap density measurement Methods 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001803 electron scattering Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本発明は、窒化物半導体デバイスに関する。 The present invention relates to a nitride semiconductor device.
たとえば、特許文献1は、HEMTを開示している。このHEMTは、基板上に、GaNからなる低温バッファ層と、GaNからなるバッファ層と、GaNからなる電子走行層と、AlGaNからなる電子供給層とをこの順に積層して形成されたヘテロ接合構造を有している。また、HEMTは、電子供給層上にソース電極、ゲート電極およびドレイン電極を備えている。
For example,
当該HEMTでは、電子供給層は電子走行層に比べてバンドギャップエネルギーが大きく、この2つの層のヘテロ接合界面下に二次元電子ガス層が形成される。二次元電子ガス層が、キャリアとして利用される。すなわち、ソース電極とドレイン電極とを作動させた場合、電子走行層に供給された電子が二次元電子ガス層中を高速走行してドレイン電極まで移動する。このとき、ゲート電極に加える電圧を制御してゲート電極下の空乏層の厚さを変化させることで、ソース電極からドレイン電極へ移動する電子、すなわちドレイン電流を制御することができる。 In the HEMT, the electron supply layer has a larger band gap energy than the electron transit layer, and a two-dimensional electron gas layer is formed below a heterojunction interface between the two layers. A two-dimensional electron gas layer is used as a carrier. That is, when the source electrode and the drain electrode are activated, the electrons supplied to the electron transit layer travel at high speed in the two-dimensional electron gas layer and move to the drain electrode. At this time, by controlling the voltage applied to the gate electrode to change the thickness of the depletion layer below the gate electrode, electrons moving from the source electrode to the drain electrode, that is, the drain current can be controlled.
上記のようなHEMTでは、スイッチング速度の向上が常に要求されている。ゲート長を短くすることがスイッチングの高速化に寄与するが、反面、ゲート下でリーク電流が流れやすくなるので耐圧が低下するという課題が生じる。そこで、電界の集中を抑制するために窒化物半導体層上にフィールドプレートを設けてもよいが、適切な条件で設置しないと十分な耐圧を得ることが困難である。 In the HEMT as described above, an improvement in switching speed is always required. Shortening the gate length contributes to high-speed switching. However, on the other hand, there is a problem that a leakage current easily flows under the gate, so that the breakdown voltage is reduced. Therefore, a field plate may be provided on the nitride semiconductor layer in order to suppress the concentration of the electric field, but it is difficult to obtain a sufficient breakdown voltage unless it is provided under appropriate conditions.
本発明の一実施形態は、スイッチング速度の向上と耐圧の向上との両立を図ることができる窒化物半導体デバイスを提供する。 One embodiment of the present invention provides a nitride semiconductor device that can achieve both improvement in switching speed and improvement in breakdown voltage.
本発明の一実施形態は、ゲート、ソースおよびドレインを有する窒化物半導体層と、前記ゲートまたは前記ソースに電気的に接続された前記窒化物半導体層上のフィールドプレートとを含み、Cossの値がドレイン電圧0Vのときの値の1/2にまで減少するドレイン電圧値をV1(V)、デバイスの絶縁破壊電圧をV2(V)、ゲート長をLg(cm)、フィールドプレート長をLfp(cm)、浅いアクセプタ濃度をNA(/cm3)、深いアクセプタ濃度をNDA(/cm3)、真空誘電率をε0、前記窒化物半導体層の比誘電率をεとしたとき、下記式(1)および(2)を満たす、窒化物半導体デバイスを提供する。 One embodiment of the present invention includes a nitride semiconductor layer having a gate, a source, and a drain, and a field plate on the nitride semiconductor layer electrically connected to the gate or the source, and a value of C oss . Is V 1 (V), the breakdown voltage of the device is V 2 (V), the gate length is L g (cm), and the field plate length is a value that decreases to half the value when the drain voltage is 0 V. Is L fp (cm), the shallow acceptor concentration is N A (/ cm 3 ), the deep acceptor concentration is N DA (/ cm 3 ), the vacuum permittivity is ε 0 , and the relative permittivity of the nitride semiconductor layer is ε. Then, a nitride semiconductor device satisfying the following equations (1) and (2) is provided.
V1<q(NA+NDA)・Lg 2/2ε0ε・・・(1)
V2<q(NA+NDA)・(Lg+Lfp)2/2ε0ε・・・(2)
この場合、前記窒化物半導体デバイスは、下記式(3)および(4)を満たしていてもよい。
q(NA+NDA)・Lg 2/2ε0ε<1.2V1・・・(3)
q(NA+NDA)・(Lg+Lfp)2/2ε0ε<1.2V2・・・(4)
本発明の一実施形態は、ゲート、ソースおよびドレインを有する窒化物半導体層と、前記ゲートまたは前記ソースに電気的に接続された前記窒化物半導体層上のフィールドプレートとを含み、Cossの値がドレイン電圧0Vのときの値の1/2にまで減少するドレイン電圧値をV1(V)、デバイスの絶縁破壊電圧をV2(V)、ゲート長をLg(cm)、フィールドプレート長をLfp(cm)、浅いドナー濃度をND(/cm3)、深いドナー濃度をNDD(/cm3)、浅いアクセプタ濃度をNA(/cm3)、深いアクセプタ濃度をNDA(/cm3)、真空誘電率をε0、前記窒化物半導体層の比誘電率をεとしたとき、下記式(5)および(6)を満たす、窒化物半導体デバイスを提供する。
V 1 <q (N A + N DA ) · L g 2 / 2ε 0 ε (1)
V 2 <q (N A + N DA ) · (L g + L fp ) 2 / 2ε 0 ε (2)
In this case, the nitride semiconductor device may satisfy the following expressions (3) and (4).
q (N A + N DA ) · L g 2 / 2ε 0 ε <1.2V 1 (3)
q (N A + N DA ) · (L g + L fp ) 2 / 2ε 0 ε <1.2 V 2 (4)
One embodiment of the present invention includes a nitride semiconductor layer having a gate, a source, and a drain, and a field plate on the nitride semiconductor layer electrically connected to the gate or the source, and a value of C oss . Is V 1 (V), the breakdown voltage of the device is V 2 (V), the gate length is L g (cm), and the field plate length is a value that decreases to half the value when the drain voltage is 0 V. L fp (cm), shallow donor concentration N D (/ cm 3 ), deep donor concentration N DD (/ cm 3 ) , shallow acceptor concentration N A (/ cm 3 ), and deep acceptor concentration N DA ( / Cm 3 ), a vacuum dielectric constant being ε 0 , and a relative dielectric constant of the nitride semiconductor layer being ε, providing a nitride semiconductor device satisfying the following expressions (5) and (6).
V1<q(NA+NDA−ND−NDD)・Lg 2/2ε0ε・・・(5)
V2<q(NA+NDA−ND−NDD)・(Lg+Lfp)2/2ε0ε・・・(6)
この場合、前記窒化物半導体デバイスは、下記式(7)および(8)を満たしていてもよい。
V 1 <q (N A + N DA -N D -N DD) · L
V 2 <q (N A + N DA -N D -N DD) · (L g + L fp) 2 / 2ε 0 ε ··· (6)
In this case, the nitride semiconductor device may satisfy the following expressions (7) and (8).
q(NA+NDA−ND−NDD)・Lg 2/2ε0ε<1.2V1・・・(7)
q(NA+NDA−ND−NDD)・(Lg+Lfp)2/2ε0ε<1.2V2・・・(8)
本発明の一実施形態は、ゲート、ソースおよびドレインを有する窒化物半導体層と、前記ゲートまたは前記ソースに電気的に接続された前記窒化物半導体層上のフィールドプレートとを含み、Cossの値がドレイン電圧0Vのときの値の1/2にまで減少するドレイン電圧値をV1(V)、デバイスの最大定格電圧をV2(V)、ゲート長をLg(cm)、フィールドプレート長をLfp(cm)、浅いアクセプタ濃度をNA(/cm3)、深いアクセプタ濃度をNDA(/cm3)、真空誘電率をε0、前記窒化物半導体層の比誘電率をεとしたとき、下記式(1)および(2)を満たす、窒化物半導体デバイスを提供する。
q (N A + N DA -N D -N DD) ·
q (N A + N DA -N D -N DD) · (L g + L fp) 2 / 2ε 0 ε <1.2
One embodiment of the present invention includes a nitride semiconductor layer having a gate, a source, and a drain, and a field plate on the nitride semiconductor layer electrically connected to the gate or the source, and a value of C oss . Is V 1 (V), the maximum rated voltage of the device is V 2 (V), the gate length is L g (cm), and the field plate length is a voltage that decreases to half the value when the drain voltage is 0 V. Is L fp (cm), the shallow acceptor concentration is N A (/ cm 3 ), the deep acceptor concentration is N DA (/ cm 3 ), the vacuum permittivity is ε 0 , and the relative permittivity of the nitride semiconductor layer is ε. Then, a nitride semiconductor device satisfying the following equations (1) and (2) is provided.
V1<q(NA+NDA)・Lg 2/2ε0ε・・・(1)
V2<q(NA+NDA)・(Lg+Lfp)2/2ε0ε・・・(2)
この場合、前記窒化物半導体デバイスは、下記式(3)および(4)を満たしていてもよい。
q(NA+NDA)・Lg 2/2ε0ε<1.2V1・・・(3)
q(NA+NDA)・(Lg+Lfp)2/2ε0ε<1.2V2・・・(4)
本発明の一実施形態は、ゲート、ソースおよびドレインを有する窒化物半導体層と、前記ゲートまたは前記ソースに電気的に接続された前記窒化物半導体層上のフィールドプレートとを含み、Cossの値がドレイン電圧0Vのときの値の1/2にまで減少するドレイン電圧値をV1(V)、デバイスの最大定格電圧をV2(V)、ゲート長をLg(cm)、フィールドプレート長をLfp(cm)、浅いドナー濃度をND(/cm3)、深いドナー濃度をNDD(/cm3)、浅いアクセプタ濃度をNA(/cm3)、深いアクセプタ濃度をNDA(/cm3)、真空誘電率をε0、前記窒化物半導体層の比誘電率をεとしたとき、下記式(5)および(6)を満たす、窒化物半導体デバイスを提供する。
V 1 <q (N A + N DA ) · L g 2 / 2ε 0 ε (1)
V 2 <q (N A + N DA ) · (L g + L fp ) 2 / 2ε 0 ε (2)
In this case, the nitride semiconductor device may satisfy the following expressions (3) and (4).
q (N A + N DA ) · L g 2 / 2ε 0 ε <1.2V 1 (3)
q (N A + N DA ) · (L g + L fp ) 2 / 2ε 0 ε <1.2 V 2 (4)
One embodiment of the present invention includes a nitride semiconductor layer having a gate, a source, and a drain, and a field plate on the nitride semiconductor layer electrically connected to the gate or the source, and a value of C oss . Is V 1 (V), the maximum rated voltage of the device is V 2 (V), the gate length is L g (cm), and the field plate length is a voltage that decreases to half the value when the drain voltage is 0 V. L fp (cm), shallow donor concentration N D (/ cm 3 ), deep donor concentration N DD (/ cm 3 ) , shallow acceptor concentration N A (/ cm 3 ), and deep acceptor concentration N DA ( / Cm 3 ), a vacuum dielectric constant being ε 0 , and a relative dielectric constant of the nitride semiconductor layer being ε, providing a nitride semiconductor device satisfying the following expressions (5) and (6).
V1<q(NA+NDA−ND−NDD)・Lg 2/2ε0ε・・・(5)
V2<q(NA+NDA−ND−NDD)・(Lg+Lfp)2/2ε0ε・・・(6)
この場合、前記窒化物半導体デバイスは、下記式(7)および(8)を満たしていてもよい。
V 1 <q (N A + N DA -N D -N DD) · L
V 2 <q (N A + N DA -N D -N DD) · (L g + L fp) 2 / 2ε 0 ε ··· (6)
In this case, the nitride semiconductor device may satisfy the following expressions (7) and (8).
q(NA+NDA−ND−NDD)・Lg 2/2ε0ε<1.2V1・・・(7)
q(NA+NDA−ND−NDD)・(Lg+Lfp)2/2ε0ε<1.2V2・・・(8)
本発明の一実施形態は、ゲート、ソースおよびドレインを有する窒化物半導体層と、前記ゲートまたは前記ソースに電気的に接続された前記窒化物半導体層上のフィールドプレートとを含み、Cossの値がドレイン電圧0Vのときの値の1/2にまで減少するドレイン電圧値をV1(V)、二次元電子ガスのシートキャリア密度をNs(/cm2)、ゲート長をLg(cm)、フィールドプレート長をLfp(cm)、浅いドナー濃度をND(/cm3)、深いドナー濃度をNDD(/cm3)、浅いアクセプタ濃度をNA(/cm3)、深いアクセプタ濃度をNDA(/cm3)、真空誘電率をε0、前記窒化物半導体層の比誘電率をεとしたとき、下記式(5)および(9)を満たす、窒化物半導体デバイスを提供する。
q (N A + N DA -N D -N DD) ·
q (N A + N DA -N D -N DD) · (L g + L fp) 2 / 2ε 0 ε <1.2
One embodiment of the present invention includes a nitride semiconductor layer having a gate, a source, and a drain, and a field plate on the nitride semiconductor layer electrically connected to the gate or the source, and a value of C oss . Is V 1 (V), the sheet carrier density of the two-dimensional electron gas is N s (/ cm 2 ), and the gate length is L g (cm). ), Field plate length L fp (cm), shallow donor concentration N D (/ cm 3 ), deep donor concentration N DD (/ cm 3 ) , shallow acceptor concentration N A (/ cm 3 ), deep acceptor Provided is a nitride semiconductor device that satisfies the following formulas (5) and (9) when the concentration is N DA (/ cm 3 ), the vacuum dielectric constant is ε 0 , and the relative dielectric constant of the nitride semiconductor layer is ε. I do.
V1<q(NA+NDA−ND−NDD)・Lg 2/2ε0ε・・・(5)
Ns 2/(NA+NDA−ND−NDD)<(NA+NDA−ND−NDD)・(Lg+Lfp)2・・・(9)
この場合、前記窒化物半導体デバイスは、下記式(7)および(10)を満たしていてもよい。
V 1 <q (N A + N DA -N D -N DD) ·
N s 2 / (N A + N DA -N D -N DD) <(N A + N DA -N D -N DD) · (L g + L fp) 2 ··· (9)
In this case, the nitride semiconductor device may satisfy the following expressions (7) and (10).
q(NA+NDA−ND−NDD)・Lg 2/2ε0ε<1.2V1・・・(7)
(NA+NDA−ND−NDD)・(Lg+Lfp)2<1.2Ns 2/(NA+NDA−ND−NDD)・・・(10)
本発明の一実施形態は、ゲート、ソースおよびドレインを有する窒化物半導体層と、前記ゲートまたは前記ソースに電気的に接続された前記窒化物半導体層上のフィールドプレートとを含み、Cossの値がドレイン電圧0Vのときの値の1/2にまで減少するドレイン電圧値をV1(V)、二次元電子ガスのシートキャリア密度をNs(/cm2)、ゲート長をLg(cm)、フィールドプレート長をLfp(cm)、浅いアクセプタ濃度をNA(/cm3)、深いアクセプタ濃度をNDA(/cm3)、真空誘電率をε0、前記窒化物半導体層の比誘電率をεとしたとき、下記式(1)および(11)を満たす、窒化物半導体デバイスを提供する。
q (N A + N DA -N D -N DD) ·
(N A + N DA -N D -N DD) · (L g + L fp) 2 <1.2N s 2 / (N A + N DA -N D -N DD) ··· (10)
One embodiment of the present invention includes a nitride semiconductor layer having a gate, a source, and a drain, and a field plate on the nitride semiconductor layer electrically connected to the gate or the source, and a value of C oss . Is V 1 (V), the sheet carrier density of the two-dimensional electron gas is N s (/ cm 2 ), and the gate length is L g (cm). ), The field plate length is L fp (cm), the shallow acceptor concentration is N A (/ cm 3 ), the deep acceptor concentration is N DA (/ cm 3 ), the vacuum permittivity is ε 0 , and the ratio of the nitride semiconductor layer. Provided is a nitride semiconductor device that satisfies the following expressions (1) and (11) when the dielectric constant is ε.
V1<q(NA+NDA)・Lg 2/2ε0ε・・・(1)
Ns 2/(NA+NDA)<(NA+NDA)・(Lg+Lfp)2・・・(11)
この場合、前記窒化物半導体デバイスは、下記式(3)および(12)を満たしていてもよい。
q(NA+NDA)・Lg 2/2ε0ε<1.2V1・・・(3)
(NA+NDA)・(Lg+Lfp)2<1.2Ns 2/(NA+NDA)・・・(12)
本発明の一実施形態では、前記ゲート長Lgが0.5μm以下であり、前記フィールドプレート長Lfpが0.5μm以下であり、デバイスの最大定格電圧が50V以上であってもよい。
V 1 <q (N A + N DA ) · L g 2 / 2ε 0 ε (1)
N s 2 / (N A + N DA) <(N A + N DA) · (L g + L fp) 2 ··· (11)
In this case, the nitride semiconductor device may satisfy the following expressions (3) and (12).
q (N A + N DA ) · L g 2 / 2ε 0 ε <1.2V 1 (3)
(N A + N DA ) · (L g + L fp ) 2 <1.2 N s 2 / (N A + N DA ) (12)
In one embodiment of the present invention, the gate length L g is at 0.5μm or less, said field plate length L fp is at 0.5μm or less, the maximum rated voltage of the device may be 50V or higher.
本発明の一実施形態では、前記窒化物半導体層には、C、Be、Cd、Ca、Cu、Ag、Au、Sr、Ba、Li、Na、K、Sc、Zr、Fe、Co、Ni、Mg、ArおよびHeからなる群から選択される少なくとも一種の不純物がドープされることによって深いアクセプタ準位が形成されていてもよい。
本発明の一実施形態は、電子走行層、および前記電子走行層に接し、前記電子走行層とは異なる組成を有する電子供給層を含む窒化物半導体層と、前記窒化物半導体層上のゲート、ソースおよびドレインと、前記ゲートまたは前記ソースに電気的に接続された前記窒化物半導体層上のフィールドプレートとを含み、前記電子走行層の少なくとも一部に炭素が含有されており、当該炭素の濃度が1×1018cm−3〜1×1019cm−3である、窒化物半導体デバイスを提供する。
In one embodiment of the present invention, the nitride semiconductor layer includes C, Be, Cd, Ca, Cu, Ag, Au, Sr, Ba, Li, Na, K, Sc, Zr, Fe, Co, Ni, A deep acceptor level may be formed by doping at least one impurity selected from the group consisting of Mg, Ar, and He.
One embodiment of the present invention is an electron transit layer, a nitride semiconductor layer in contact with the electron transit layer, including an electron supply layer having a composition different from the electron transit layer, and a gate on the nitride semiconductor layer, A source and a drain, and a field plate on the nitride semiconductor layer electrically connected to the gate or the source, wherein at least a part of the electron transit layer contains carbon, and a concentration of the carbon Is 1 × 10 18 cm −3 to 1 × 10 19 cm −3 .
本発明の一実施形態では、前記電子走行層は、前記電子走行層と前記電子供給層との界面を形成する第1領域と、前記界面から50nm以上離れた部分に形成された第2領域とを含み、前記第2領域の炭素濃度が1×1018cm−3〜1×1019cm−3であり、前記第1領域の炭素濃度が1×1017cm−3以下であってもよい。
本発明の一実施形態では、浅いドナー濃度をND(/cm3)、深いドナー濃度をNDD(/cm3)、浅いアクセプタ濃度をNA(/cm3)、深いアクセプタ濃度をNDA(/cm3)としたとき、前記電子走行層の前記第2領域のNA+NDA−ND−NDDが、4×1016cm−3〜8×1016cm−3であってもよい。
In one embodiment of the present invention, the electron transit layer includes a first region that forms an interface between the electron transit layer and the electron supply layer, and a second region that is formed at a distance of 50 nm or more from the interface. And the carbon concentration of the second region may be 1 × 10 18 cm −3 to 1 × 10 19 cm −3 , and the carbon concentration of the first region may be 1 × 10 17 cm −3 or less. .
In one embodiment of the present invention, the shallow donor concentration is N D (/ cm 3 ), the deep donor concentration is N DD (/ cm 3 ) , the shallow acceptor concentration is N A (/ cm 3 ), and the deep acceptor concentration is N DA. (/ cm 3) and the case, N a + N DA -N D -N DD of the second region of the electron transit layer, even 4 × 10 16 cm -3 ~8 × 10 16 cm -3 Good.
本発明の一実施形態は、電子走行層、および前記電子走行層に接し、前記電子走行層とは異なる組成を有する電子供給層を含む窒化物半導体層と、前記窒化物半導体層上のゲート、ソースおよびドレインと、前記ゲートまたは前記ソースに電気的に接続され、絶縁膜を介して前記窒化物半導体層上に配置されたフィールドプレートとを含み、ゲート長Lgが0.6μm以下であり、前記電子走行層の少なくとも一部に炭素が含有されており、当該炭素の濃度が1×1018cm−3以上であり、前記フィールドプレート下の前記絶縁膜の厚さをd、当該絶縁膜の比誘電率をεとしたとき、d/ε≦14を満たす、窒化物半導体デバイスを提供する。 One embodiment of the present invention is an electron transit layer, a nitride semiconductor layer in contact with the electron transit layer, including an electron supply layer having a composition different from the electron transit layer, and a gate on the nitride semiconductor layer, a source and a drain electrically connected to the gate or the source, through an insulating film and a field plate disposed on the nitride semiconductor layer, a gate length L g is at 0.6μm or less, At least a part of the electron transit layer contains carbon, the concentration of the carbon is 1 × 10 18 cm −3 or more, the thickness of the insulating film below the field plate is d, and the thickness of the insulating film is Provided is a nitride semiconductor device that satisfies d / ε ≦ 14 when a relative dielectric constant is ε.
本発明の一実施形態によれば、ゲートのオフ時にソース−ドレイン間に電圧が印加されている場合において、上記式(1)および(5)に示すように、ゲート下の窒化物半導体層の領域がパンチスルーするときの電圧(各式の右辺)が、二次元電子ガスが消失する電圧V1(各式の左辺)よりも大きい。これにより、ゲート下でのパンチスルーを防止できるので、オフ時のリーク電流の発生を抑制することができる。 According to one embodiment of the present invention, when a voltage is applied between the source and the drain when the gate is off, as shown in the above formulas (1) and (5), The voltage when the region punches through (the right side of each equation) is higher than the voltage V 1 (the left side of each equation) at which the two-dimensional electron gas disappears. Accordingly, punch-through under the gate can be prevented, so that generation of a leak current at the time of off can be suppressed.
また、上記式(2)、(6)、(9)および(11)に示すように、フィールドプレート下の窒化物半導体層の領域がパンチスルーするときの電圧(各式の右辺)が、デバイスの絶縁破壊電圧V2または最大定格電圧V2よりも大きいので、信頼性の高いデバイスを実現することができる。
そして、上記のような耐圧および信頼性の向上の効果は、各式から明らかなように、たとえゲート長Lgを短くしても、各式におけるゲート長Lg以外の項の値(浅いアクセプタ濃度NA、深いアクセプタ濃度NDA等)を調節することによって実現することができる。したがって、ゲート長Lgを所望の長さに設計することによって、耐圧を維持しながら、デバイスのスイッチング速度を向上させることもできる。
Further, as shown in the above equations (2), (6), (9) and (11), the voltage (right side of each equation) when punching through the region of the nitride semiconductor layer under the field plate is determined by the device. because of greater than the breakdown voltage V 2 or the maximum rated voltage V 2, it is possible to realize a highly reliable device.
Then, the breakdown voltage and the effect of improving the reliability as described above, as is apparent from the equation, even with a shorter gate length L g, term calculated (shallow acceptors other than the gate length L g of each formula Concentration N A , deep acceptor concentration N DA, etc.). Therefore, by designing the gate length Lg to a desired length, the switching speed of the device can be improved while maintaining the breakdown voltage.
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図1は、本発明の一実施形態に係る窒化物半導体デバイス3を備える半導体パッケージ1の外観図である。
半導体パッケージ1は、端子フレーム2と、窒化物半導体デバイス3(チップ)と、樹脂パッケージ4とを含む。
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
FIG. 1 is an external view of a
The
端子フレーム2は、金属製の板状である。端子フレーム2は、窒化物半導体デバイス3を支持するベース部5(アイランド)と、ドレイン端子6と、ソース端子7と、ゲート端子8とを含む。ドレイン端子6は、ベース部5と一体的に形成されている。ドレイン端子6、ソース端子7およびゲート端子8は、それぞれ、ボンディングワイヤ9〜11によって、窒化物半導体デバイス3のドレイン、ソースおよびゲートに電気的に接続されている。ソース端子7およびゲート端子8は、中央のドレイン端子6を挟むように配置されている。
The
樹脂パッケージ4は、たとえば、エポキシ樹脂など公知のモールド樹脂からなり、窒化物半導体デバイス3を封止している。樹脂パッケージ4は、窒化物半導体デバイス3と共に端子フレーム2のベース部5およびボンディングワイヤ9〜11を覆っている。3本の端子6〜8の一部は、樹脂パッケージ4から露出している。
図2は、窒化物半導体デバイス3の模式的な断面図である。なお、図2は、図1の特定の位置での切断面を示しているものではなく、本実施形態の説明に必要と考えられる要素の集合体を一つの断面を示している。
The
FIG. 2 is a schematic sectional view of the
窒化物半導体デバイス3は、基板12と、基板12の表面に形成されたバッファ層13と、バッファ層13上にエピタキシャル成長された電子走行層14と、電子走行層14上にエピタキシャル成長された電子供給層15とを含む。さらに、窒化物半導体デバイス3は、電子供給層15の表面を覆うゲート絶縁膜16と、ゲート絶縁膜16に形成されたコンタクト孔17a,18aを貫通して電子供給層15にオーミック接触しているオーミック電極としてのソース電極17およびドレイン電極18とを含む。ソース電極17およびドレイン電極18は、間隔を開けて配置されており、それらの間に、ゲート電極19が配置されている。ゲート電極19は、ゲート絶縁膜16を介して電子供給層15に対向している。
The
基板12は、たとえば、導電性のシリコン基板であってもよい。導電性シリコン基板は、たとえば、1×1017cm−3〜1×1020cm−3(より具体的には1×1018cm−3程度)の不純物濃度を有していてもよい。
バッファ層13は、第1バッファ層131と、第2バッファ層132とを積層した多層バッファ層であってもよい。第1バッファ層131は基板12の表面に接しており、この第1バッファ層131の表面(基板12とは反対側の表面)に第2バッファ層132が積層されている。第1バッファ層131は、本実施形態ではAlN膜で構成されており、その膜厚は、たとえば0.2μm程度であってもよい。第2バッファ層132は、本実施形態では、AlGaN膜で構成されており、その膜厚は、たとえば0.2μm程度であってもよい。
The
ゲート絶縁膜16は、第1絶縁層161と、第2絶縁層162とを積層した多層ゲート絶縁膜であってもよい。第1絶縁層161は電子供給層15の表面に接しており、この第1絶縁層161の表面(電子供給層15とは反対側の表面)に第2絶縁層162が積層されている。第1絶縁層161は、本実施形態ではSiN膜で構成されており、その膜厚は、たとえば500Å程度であってもよい。このような第1絶縁層161は、プラズマCVD(化学的気相成長)法、熱CVD法、スパッタリングなどで形成することができる。第1絶縁層161には、第2絶縁層162を入り込ませて電子供給層15に接触させるための開口161aが形成されている。第2絶縁層162は、本実施形態では、アルミナ(AlaOb)で構成されており、その膜厚は、たとえば300Å程度であってもよい。第2絶縁層162は、第1絶縁層161の開口161aに入り込んだ部分に凹部162aを有している。このような第2絶縁層162は、たとえば、たとえばALD法等によって精密に膜厚を制御して形成できる。
The
ALD法でアルミナ膜を成膜しようとするとき、一般に、AlとOとの組成比a:bにはばらつきが生じ、必ずしも全部がAl2O3となるわけではない。これは、ALD法が比較的低温のプロセスだからである。しかし、AlおよびOからなる絶縁体は、その組成を厳密に制御しなくても、バンドギャップが大きく、耐圧が大きい絶縁体層を形成できる。この明細書では、AlとOとの組成比a:bが2:3以外の場合も含めて「アルミナ」と呼ぶことにする。 When an alumina film is to be formed by the ALD method, in general, the composition ratio a: b of Al and O fluctuates, and the whole does not always become Al 2 O 3 . This is because the ALD method is a relatively low temperature process. However, an insulator made of Al and O can form an insulator layer having a large band gap and a high withstand voltage without strictly controlling the composition. In this specification, the term "alumina" is used including the case where the composition ratio a: b of Al and O is other than 2: 3.
電子走行層14と電子供給層15とは、Al組成の異なるIII族窒化物半導体(以下単に「窒化物半導体」と呼ぶ。)からなっている。たとえば、電子走行層14は、GaN層からなっていてもよく、その厚さは、0.5μm程度であってもよい。電子供給層15は、本実施形態では、AlxGa1-xN層(0<x<1)からなっており、その厚さは、たとえば5nm〜30nm(より具体的には20nm程度)である。
The
このように、電子走行層14と電子供給層15とは、Al組成の異なる窒化物半導体からなっていて、ヘテロ接合を形成していると共に、それらの間には格子不整合が生じている。そして、ヘテロ接合および格子不整合に起因する分極のために、電子走行層14と電子供給層15との界面に近い位置(たとえば界面から数Å程度の距離の位置)には、二次元電子ガス20が広がっている。
As described above, the
電子走行層14には、そのエネルギーバンド構造に関して、浅いドナー準位ED、深いドナー準位EDD、浅いアクセプタ準位EA、深いアクセプタ準位EDAが形成されていてもよい。
浅いドナー準位EDは、たとえば、電子走行層14の伝導帯の下端(底)のエネルギ準位ECから0.025eV以下の離れた位置でのエネルギ準位であり、深いドナー準位EDDと区別できるのであれば、単に「ドナー準位ED」と呼んでもよい。通常、この位置にドーピングされたドナーの電子は、室温(熱エネルギkT=0.025eV程度)でも伝導帯に励起されて自由電子となっている。浅いドナー準位EDを形成するためにGaN電子走行層14にドーピングする不純物としては、たとえば、Si、Oからなる群から選択される少なくとも一種が挙げられる。一方、深いドナー準位EDDは、たとえば、電子走行層14の伝導帯の下端(底)のエネルギ準位ECから0.025eV以上の離れた位置でのエネルギ準位である。つまり、深いドナー準位EDDは、励起に必要なイオン化エネルギが室温の熱エネルギよりも大きいドナーのドーピングによって形成されるものである。したがって、通常、この位置にドーピングされたドナーの電子は、室温において伝導帯に励起されず、ドナーに捉えられた状態となっている。
The
The shallow donor level E D is, for example, an energy level at a distance of 0.025 eV or less from the energy level E C at the lower end (bottom) of the conduction band of the
浅いアクセプタ準位EAは、たとえば、電子走行層14の価電子の上端(頂上)のエネルギ準位EVから0.025eV以下の離れた位置でのエネルギ準位であり、深いアクセプタ準位EDAと区別できるのであれば、単に「アクセプタ準位EA」と呼んでもよい。通常、この位置にドーピングされたアクセプタの正孔は、室温(熱エネルギkT=0.025eV程度)でも価電子帯に励起されて自由正孔となっている。一方、深いアクセプタ準位EDAは、たとえば、電子走行層14の価電子の上端(頂上)のエネルギ準位EVから0.025eV以上の離れた位置でのエネルギ準位である。つまり、深いアクセプタ準位EDAは、励起に必要なイオン化エネルギが室温の熱エネルギよりも大きいアクセプタのドーピングによって形成されるものである。したがって、通常、この位置にドーピングされたアクセプタの正孔は、室温において価電子帯に励起されず、アクセプタに捉えられた状態となっている。室温において、正孔を発生する不純物としてはMgが知られているが、その活性化率(ドープした量に対して発生した正孔の割合)は1/10以下であり、Mgは浅いアクセプタとも深いアクセプタとも解釈できるが、本発明ではNA+NDAが重要な値となるため、どちらで解釈しても差し支えない。深いアクセプタ準位EDAを形成するためにGaNからなる電子走行層14にドーピングする不純物としては、たとえば、C、Be、Cd、Ca、Cu、Ag、Au、Sr、Ba、Li、Na、K、Sc、Zr、Fe、Co、Ni、Mg、ArおよびHeからなる群から選択される少なくとも一種が挙げられる。
Shallow acceptor level E A is, for example, energy level at a position below the distant 0.025eV from the energy level E V of the valence of the upper end of the electron transit layer 14 (top), a deep acceptor level E if you can distinguish it from the DA, it may simply be referred to as "acceptor level E a". Normally, the holes of the acceptor doped at this position are excited into the valence band and become free holes even at room temperature (heat energy kT = about 0.025 eV). On the other hand, a deep acceptor level E DA is, for example, the energy level at remote location over 0.025eV from energy level E V of the valence of the upper end of the electron transit layer 14 (top). In other words, the deep acceptor level EDA is formed by doping an acceptor whose ionization energy required for excitation is larger than thermal energy at room temperature. Therefore, usually, the holes of the acceptor doped at this position are not excited to the valence band at room temperature, and are in a state captured by the acceptor. At room temperature, Mg is known as an impurity that generates holes, but its activation rate (the ratio of holes generated to the amount of doping) is 1/10 or less. Although it can be interpreted as a deep acceptor, in the present invention, since N A + N DA is an important value, it can be interpreted as either. As an impurity to be doped in the
そして、本実施形態では、上記説明した浅いドナー準位ED、深いドナー準位EDD、浅いアクセプタ準位EAおよび深いアクセプタ準位EDAを形成する不純物(ドーパント)の濃度を、それぞれ、浅いドナー濃度ND、深いドナー濃度NDD、浅いアクセプタ濃度NA、深いアクセプタ濃度NDAと呼ぶことにする。
電子走行層14の全体としての不純物濃度は、NA+NDA−ND−NDD>0であることが好ましい。この不等式は、電子を放出し得るドナー原子の不純物濃度の総和(ND+NDDであり、以下、この総和をドナー濃度Ndと呼ぶことがある。)よりも、当該放出された電子を捕獲し得るアクセプタ原子の不純物濃度の総和(NA+NDAであり、以下、この総和をトラップ濃度Ntと呼ぶことがある。)が大きいことを意味している。つまり、電子走行層14においては、浅いドナー原子および深いドナー原子から放出された電子のほぼ全部が伝導帯に励起されずに浅いアクセプタ原子もしくは深いアクセプタ原子で捕獲されるため、電子走行層14が半絶縁のi型GaNになっている。
In the present embodiment, the description was shallow donor level E D, deep donor level E DD, the concentration of the shallow acceptor level E A and the deep acceptor level impurities to form the E DA (dopant), respectively, These shall be referred to as shallow donor concentration N D , deep donor concentration N DD, shallow acceptor concentration N A , and deep acceptor concentration N DA .
The impurity concentration of the whole
しかしながら、C、Be、Cd、Ca、Cu、Ag、Au、Sr、Ba、Li、Na、K、Sc、Zr、Fe、Co、Ni、Mg、ArおよびHeからなる群から選択される少なくとも一種の不純物をドーピングしたとしても、その不純物全てが深いアクセプタとして機能するわけではなく、たとえばC(炭素)の場合、III族窒化物半導体結晶中のN(窒素)サイトに置き換わることで深いアクセプタとして機能するが、III族元素サイトに置き換わることで浅いドナーとして機能する。それぞれのサイトに置き換わる割合はドーピングした炭素濃度に依存する。また、不純物をドーピングすることで結晶欠陥が発生し、その結晶欠陥が、浅いドナー、深いドナー、浅いアクセプタ、あるいは深いアクセプタのうち、どれとして機能するかは不明である。そのため、SIMs(Secondary Ion Mass Spectrometry:二次イオン質量分析法)による不純物濃度測定でNA+NDA−ND−NDDの値を知ることはできない。 However, at least one selected from the group consisting of C, Be, Cd, Ca, Cu, Ag, Au, Sr, Ba, Li, Na, K, Sc, Zr, Fe, Co, Ni, Mg, Ar and He Doping does not necessarily function as a deep acceptor. For example, in the case of C (carbon), the impurity functions as a deep acceptor by being replaced with an N (nitrogen) site in a group III nitride semiconductor crystal. However, it can function as a shallow donor by replacing it with a group III element site. The proportion replaced at each site depends on the concentration of carbon doped. In addition, a crystal defect is generated by doping with an impurity, and it is unclear which crystal defect functions as a shallow donor, a deep donor, a shallow acceptor, or a deep acceptor. Therefore, SIMs (Secondary Ion Mass Spectrometry: secondary ion mass spectrometry) N A + N DA is not possible to know the value of -N D -N DD impurity concentration measurement by.
NA+NDA−ND−NDDの値の測定は、図3Aのような半絶縁層の縦方向のリーク電流の測定によって行うことが可能であることが分かった。前述の通り、電子走行層は浅いドナー及び深いドナーから放出された電子を浅いアクセプタと深いアクセプタで捕獲された半絶縁層である。図10Aに示すように、これらの層は無バイアス化では、電子を捕獲していない深いアクセプタ準位が存在し、深いアクセプタに空席が存在する状態である。このとき、GaN層は電気的に中性である。図10Bに示すように、ある一定以下の外部電圧下では、無バイアス化では電子を捕獲していなかった深いアクセプタに電子が捕獲され、正バイアス側が負帯電し電界を打ち消すため、流れる電流は極めて微小である。このとき、半絶縁層の正バイアス側の一部領域が負に帯電し、その電荷密度はNA+NDA−ND−NDDである。ある一定以上の電圧を印加すると、全ての深いアクセプタ準位に電子が捕獲され、それ以上の電界を打ち消すことができず、電流が増加し始める。このとき、半絶縁層は全ての領域で負に帯電し、その電荷密度はNA+NDA−ND−NDDである。よって、半絶縁層中のNA+NDA−ND−NDD分布が一様であるとき、素電荷量をq半絶縁層の膜厚をd、電流が増加し始める電圧をVTHとすると、ポアソン方程式を用いて、
NA+NDA−ND−NDD=2εε0VTH/qd2
で求めることができる。
Measurement of the value of N A + N DA -N D -N DD has been found that it is possible to carry out the measurement of the longitudinal leakage current of semi-insulating layer as shown in Figure 3A. As described above, the electron transit layer is a semi-insulating layer in which electrons emitted from a shallow donor and a deep donor are captured by a shallow acceptor and a deep acceptor. As shown in FIG. 10A, these layers are in a state where there is a deep acceptor level that does not capture electrons and a vacancy exists in the deep acceptor when no bias is applied. At this time, the GaN layer is electrically neutral. As shown in FIG. 10B, under an external voltage equal to or lower than a certain value, electrons are captured by a deep acceptor, which did not capture electrons when no bias is applied, and the positive bias side is negatively charged to cancel the electric field. It is minute. In this case, a partial area of the positive bias side of the semi-insulating layer is negatively charged, the charge density is N A + N DA -N D -N DD. When a voltage higher than a certain level is applied, electrons are trapped in all deep acceptor levels, so that a further electric field cannot be canceled and the current starts to increase. At this time, the semi-insulating layer is negatively charged in all areas, the charge density is N A + N DA -N D -N DD. Therefore, when the distribution of N A + N DA -N D -N DD in the semi-insulating layer is uniform, the elementary charge amount is defined as q, the thickness of the semi-insulating layer is defined as d, and the voltage at which the current starts increasing is defined as V TH. , Using the Poisson equation,
N A + N DA -N D -N DD = 2εε 0 V TH /
Can be obtained by
なお、この測定には半絶縁層には、図3Bおよび図3Cのように導電層、導電型基板を介して、電極が形成されていても良い。
GaNを異種基板上に成長させる場合、GaNと基板の間にバッファ層を導入する必要がある。たとえば、Si基板上の半絶縁GaNの場合、導電型基板と測定対象である半絶縁GaN層の間にAlNとAlGaNの積層からなる半絶縁バッファ層が含まれる。これらのバッファ層は半絶縁GaN層とは異なるNA+NDA−ND−NDDを有することが予想されるため、半絶縁GaN層のNA+NDA−ND−NDDを測定するには、図4Aおよび図4Bのように、バッファ層まで成長したサンプルと半絶縁GaN層まで成長したサンプルを用意し、基板側電極に正バイアスを印加する。それぞれのサンプルのVTHの差をΔVTH、半絶縁GaN層膜厚dGaN、バッファ層膜厚をdbufferとすると、半絶縁GaN層のNA+NDA−ND−NDDは、
NA+NDA−ND−NDD=2εε0ΔVTH/q(dGaN 2+2dGaNdbuffer)
で求めることができる。
In this measurement, an electrode may be formed on the semi-insulating layer via a conductive layer and a conductive substrate as shown in FIGS. 3B and 3C.
When GaN is grown on a heterogeneous substrate, it is necessary to introduce a buffer layer between the GaN and the substrate. For example, in the case of semi-insulating GaN on a Si substrate, a semi-insulating buffer layer composed of a stack of AlN and AlGaN is included between the conductivity type substrate and the semi-insulating GaN layer to be measured. Since these buffer layers that are expected to have different N A + N DA -N D -N DD is a semi-insulating GaN layer, to measure the N A + N DA -N D -N DD of semi-insulating GaN layer Prepares a sample grown up to the buffer layer and a sample grown up to the semi-insulating GaN layer as shown in FIGS. 4A and 4B, and applies a positive bias to the substrate-side electrode. The difference of [Delta] V TH of V TH of each sample, the semi-insulating GaN layer thickness d GaN, a buffer layer thickness and d buffer, N A + N DA -N D -N DD of semi-insulating GaN layer,
N A + N DA -N D -N DD =
Can be obtained by
たとえば、ある条件下で成長された半絶縁GaN層膜厚が1.5μm、バッファ層膜厚が0.2μmのとき、図5に示すI−V特性が得られ、この半絶縁GaN層のNA+NDA−ND−NDDは3.2×1016/cm3と求めることができる。
電子供給層15は、電子走行層14との界面に、数原子厚程度(5nm以下。好ましくは1nm〜5nm、より好ましくは1nm〜3nm)の厚さのAlN層を有していてもよい。このようなAlN層は、電子の散乱を抑制して、電子移動度の向上に寄与する。
For example, when the thickness of the semi-insulating GaN layer grown under certain conditions is 1.5 μm and the thickness of the buffer layer is 0.2 μm, the IV characteristics shown in FIG. 5 are obtained. a + N DA -N D -N DD can be determined as 3.2 × 10 16 / cm 3.
The
ゲート電極19は、ゲート絶縁膜16に接する下層と、この下層上に積層される上層とを有する積層電極膜からなっていてもよい。下層はNi、Pt、Mo、WまたはTiNからなっていてもよく、上層はAuまたはAlからなっていてもよい。ゲート電極19は、ソース電極17寄りに偏って配置され、これにより、ゲート−ソース間距離よりもゲート−ドレイン間距離の方を長くした非対称構造となっている。この非対称構造は、ゲート−ドレイン間に生じる高電界を緩和して耐圧向上に寄与する。
The
ゲート電極19は、ソース電極17とドレイン電極18との間において第2絶縁層162に形成された凹部162aに入り込んだゲート本体部191と、ゲート本体部191に連なり、開口161a外においてゲート絶縁膜16上をドレイン電極18に向かって延びたフィールドプレート部192とを有している。ゲート本体部191と第2絶縁層162との界面におけるドレイン電極18側の端部であるドレイン端191aからフィールドプレート部192のドレイン電極18側の端部までの距離Lfpは、フィールドプレート長と呼ばれる。一方、ゲート本体部191と第2絶縁層162との界面におけるドレイン端191aからソース電極17側の端部であるソース端191bまでの距離Lgは、ゲート長と呼ばれる。つまり、ゲート電極19と第2絶縁層162の凹部162aの底面との接触域である有効ゲート域(凹部162a内の領域)Gaの幅が、ゲート長と呼ばれる。さらに、この明細書では、ゲート本体部191とドレイン電極18との間の距離をLgdと表す。
The
フィールドプレート長Lfpは、ゲート−ドレイン間距離Lgdの1/10以上1/2以下であることが好ましい。具体的には、0.1μm以上0.5μm以下であってもよい。一方、ゲート長Lgは、0.1μm以上1.0μm以下であることが好ましい。具体的には、0.2μm以上0.5μm以下であってもよい。
ソース電極17およびドレイン電極18は、たとえば、TiおよびAlを含むオーミック電極であり、電子供給層15を介して二次元電子ガス20に電気的に接続されている。
It is preferable that the field plate length Lfp is 1/10 or more and 1/2 or less of the gate-drain distance Lgd . Specifically, it may be 0.1 μm or more and 0.5 μm or less. On the other hand, the gate length L g is preferably 0.1μm or more 1.0μm or less. Specifically, it may be 0.2 μm or more and 0.5 μm or less.
The
ドレイン電極18、ソース電極17およびゲート電極19に、それぞれ、図1で示したボンディングワイヤ9〜11が接続されている。基板12の裏面には、裏面電極21が形成されており、この裏面電極21を介して、基板12がベース部5に接続されている。したがって、本実施形態では、基板12は、ボンディングワイヤ9を介してドレイン電極18と電気的に接続されてドレイン電位となる。
The
窒化物半導体デバイス3では、電子走行層14上にAl組成の異なる電子供給層15が形成されてヘテロ接合が形成されている。これにより、電子走行層14と電子供給層15との界面付近の電子走行層14内に二次元電子ガス20が形成され、この二次元電子ガス20をチャネルとして利用したHEMTが形成されている。ゲート電極19は、ゲート絶縁膜16を挟んで電子供給層15に対向している。ゲート電極19に適切な負値の電圧を印加すると、二次元電子ガス20で形成されたチャネルを遮断できる。したがって、ゲート電極19に制御電圧を印加することによって、ソース−ドレイン間をオン/オフできる。
In the
使用に際しては、たとえば、ソース電極17とドレイン電極18との間に、ドレイン電極18側が正となる所定の電圧(たとえば200V〜600V)が印加される。その状態で、ゲート電極19に対して、ソース電極17を基準電位(0V)として、オフ電圧(たとえば−5V)またはオン電圧(たとえば0V)が印加される。
このように動作する窒化物半導体デバイス3において、耐圧の向上を図るため、窒化物半導体デバイス3は、下記式(1)または(5)を満たしている。
In use, for example, a predetermined voltage (for example, 200 V to 600 V) in which the
In the
V1<q(NA+NDA)・Lg 2/2ε0ε・・・(1)
V1<q(NA+NDA−ND−NDD)・Lg 2/2ε0ε・・・(5)
上記式(1)および(5)において、ε0は真空誘電率であり、εは電子走行層14(GaN)の比誘電率である。式(1)および(5)の各左辺のV1は、フィールドプレート部192下の電子走行層14が空乏化して、当該領域で二次元電子ガス20が空乏化するときの電圧を示している。一方、式(1)および(5)の各右辺は、ゲートの下でパンチスルーが生じてリーク電流が流れ始めるときの電圧を示している。つまり、式(1)および(5)で示された不等式は、電子走行層14が、フィールドプレート部192下で空乏化するまでにゲート下でパンチスルーせず、これにより、ゲート下のリーク電流を減少できることを表している。次に、式(1)および(5)の左辺および右辺の求め方について説明する。
V 1 <q (N A + N DA ) · L g 2 / 2ε 0 ε (1)
V 1 <q (N A + N DA -N D -N DD) ·
In the above equations (1) and (5), ε 0 is a vacuum dielectric constant, and ε is a relative dielectric constant of the electron transit layer 14 (GaN). V 1 of the respective left-hand side of formula (1) and (5), the
まず、式(1)および(5)の左辺について、V1はCossの値がドレイン電圧0Vのときの値の1/2にまで減少するドレイン電圧値を示しており、ドレイン電圧VDとデバイスの出力容量Cossとの関係をグラフで示したときに、図6に示すドレイン電圧V1である。この電圧V1を、フィールドプレート部192下の電子走行層14が空乏化して、当該領域で二次元電子ガス20が消失するときの電圧として定義する。
First, the left side of the equation (1) and (5), V 1 indicates the drain voltage value the value of C oss is reduced to 1/2 of the value when the drain voltage 0V, and the drain voltage V D when showing the relationship between the output capacitance C oss device graphically, the drain voltages V 1 shown in FIG. The voltage V 1, the
たとえば、図7の右図に示すように、ゲート電極に適切な負値の電圧を印加していくと、ゲート電極に接続されたフィールドプレート(FP)下において、二次元電子ガスが空乏化してGaN負帯電層(本実施形態の電子走行層14の一部)とその上のAlGaN層(本実施形態の電子供給層15)との間に分極が生じる。このとき、AlGaN層からフィールドプレートFPへ向かう上方向に電束が生じる。電束密度Dは、ガウスの定理(divD=ρ)に基づき、AlGaN層に対向する閉空間であるGaN負帯電層内の電荷の総和に等しい。GaN負帯電層の厚さをWとし、GaN負帯電層における二次元電子ガスのシートキャリア密度をNsとすると、D=q{Ns−W(Nt−Nd)}が導かれる。そして、D=εE(εはGaNの比誘電率)およびV1=∫Edz(zはGaN負帯電層の厚さ方向)が成り立つから、結果として、V1=∫q{Ns−W(Nt−Nd)}/εdzが得られる。このV1=∫q{Ns−W(Nt−Nd)}/εdzにデバイスごとに設計された値を代入して計算することによって、フィールドプレートFP下における二次元電子ガスの空乏化電圧V1を求めることができる。この空乏化電圧V1は、より小さい方が空乏化し易いので好ましく、そのためには、たとえば、フィールドプレート下の絶縁膜(本実施形態では、ゲート絶縁膜16)を薄くしたり、当該絶縁膜を誘電率の高い材料で構成したりすればよい。なお、図7の左図は、それぞれ、二次元電子ガスが空乏化しているときの電位Φの分布および電束密度Dの分布を示している。
For example, as shown in the right diagram of FIG. 7, when an appropriate negative voltage is applied to the gate electrode, the two-dimensional electron gas is depleted under the field plate (FP) connected to the gate electrode. Polarization occurs between the GaN negatively charged layer (part of the
また、参考として、フィールドプレート部192のドレイン電極18側の端部からドレイン電極18までの二次元電子ガスの空乏化電圧V3の求め方を、図8を参照して説明する。図7の場合と同様に考えることができ、たとえば、GAN負帯電層が空乏化した状態では、閉空間であるGaN負帯電層内にq{Ns−W(Nt−Nd)}の電荷が存在するが、当該領域ではGaN負帯電層の上方にフィールドプレートFPが設けられていないので、AlGaN層から上方向への電束が生じない。したがって、D=q{Ns−W(Nt−Nd)}=0となり、この式からW=Ns/(Nt−Nd)が導かれる。そして、当該領域での空乏化電圧V3は、ポアソン方程式から導かれ、V3=q(Nt−Nd)W2/2εとなる。W=Ns/(Nt−Nd)であるから、空乏化電圧V3は、GaN負帯電層の厚さWによらず、トラップ濃度Ntおよびドナー濃度Ndで規定することができる。
Further, reference, how to determine the depletion voltage V 3 of the two-dimensional electron gas from the end portion of the
次に、式(1)および(5)の右辺について、図9および図10A〜図10Cを参照して説明する。図9に示すように、シミュレーションのためのサンプル構成として、厚さW=5μm、浅いドナー濃度ND=0.5×1016cm−3、深いアクセプタ準位EDA=0.7eVのGaN層を設定する。そして、GaN層の表裏面の両電極間の電圧(バイアス)を増加させていったときに、電流の立ち上がりが深いアクセプタ濃度NDAによってどのように変化するかを検証した。そうすると、図9のグラフから明らかなように、立ち上がり電圧は異なるものの、ほぼ同じ波形のグラフが得られた。つまり、図9から、GaNにおいて電流が流れ始めるときの電圧は、トラップ濃度(このシミュレーションでは、深いアクセプタ濃度NDA)に依存することが分かった。 Next, the right side of Expressions (1) and (5) will be described with reference to FIG. 9 and FIGS. 10A to 10C. As shown in FIG. 9, as a sample configuration for the simulation, a GaN layer having a thickness W = 5 μm, a shallow donor concentration N D = 0.5 × 10 16 cm −3 , and a deep acceptor level E DA = 0.7 eV Set. When the went increasing voltage (bias) between the electrodes of the front and back surfaces of the GaN layer was examined whether the rise of the current is how to vary with the deep acceptor concentration N DA. Then, as is apparent from the graph of FIG. 9, a graph having substantially the same waveform was obtained, although the rising voltage was different. That is, from FIG. 9, it was found that the voltage at which the current started to flow in GaN depends on the trap concentration (in this simulation, the deep acceptor concentration N DA ).
より具体的に図示すると、まず、図10Aに示すように、両電極間に電圧が印加されていないとき(無バイアス時)には、アクセプタおよび深いアクセプタが、ドナーおよび深いドナーが放出する電子を捕獲する。このとき、電子を放出したドナーおよび深いドナーによる正電荷と、電子を捕獲したアクセプタおよび深いアクセプタによる負電荷の数が等しいため、GaN層全体としては電気的に中性となる。次に、図10Bに示すように電圧を印加していくと、正バイアス側で価電子帯(EV)から深いアクセプタへ電子捕獲が起こり、負に帯電する。電圧の印加によって発生した電束は、この負帯電領域によって打ち消されるため、流れる電流は極めて微小である。そして、図10Cに示すように、ある一定以上の電圧を印加すると全ての領域の深いアクセプタで電子捕獲が起きる。これ以上の電圧が印加されても電子捕獲が起こらず、電束を打ち消しきれないため、電流が流れ出す。このときの電圧Vを含む式が、ポアソン方程式からNA+NDA−ND−NDD=2Vε0ε/qW2と導かれ、結果として、V=q(NA+NDA−ND−NDD)・W2/2ε0εが得られる。これを本実施形態に当てはめると、ゲート下でリーク電流が流れるときにはゲート下の領域でドレイン側からソース側へと横方向にパンチスルーが生じるので、GaN層の厚さWに代えて、ゲート長Lgを用いればよい。これにより、式(5)の右辺であるq(NA+NDA−ND−NDD)・Lg 2/2ε0εが導かれる。一方、式(1)の右辺は、式(5)の(NA+NDA−ND−NDD)が(NA+NDA)になっている点で式(5)と異なっているが、NA+NDAは電束を打ち消すために最低限必要な量であり、式(1)の右辺を満たせば十分であるが、GaN中に残留ドナーが存在していることを考慮して、式(5)のNA+NDA−ND−NDDを満たすとさらによい
また、窒化物半導体デバイス3は、耐圧に関する信頼性をさらに向上するため、下記式(2)または(6)を満たしている。
More specifically, as shown in FIG. 10A, when no voltage is applied between both electrodes (when no bias is applied), the acceptor and the deep acceptor generate the donor and the electrons emitted by the deep donor. Capture. At this time, since the number of positive charges due to the donors and deep donors that have emitted electrons is equal to the number of negative charges due to the acceptors and deep acceptors that have captured electrons, the GaN layer as a whole is electrically neutral. Next, when gradually applying a voltage as shown in FIG. 10B, the electron capture by positive bias side from the valence band (E V) to deep acceptor occurs, negatively charged. Since the electric flux generated by the application of the voltage is canceled by the negatively charged region, the flowing current is extremely small. Then, as shown in FIG. 10C, when a certain voltage or more is applied, electron capture occurs in deep acceptors in all regions. Even if a voltage higher than this is applied, electron capture does not occur and the electric flux cannot be completely canceled out, so that a current flows. Expression containing the voltage V at this time is derived from Poisson's equation with N A + N DA -N D -N DD =
V2<q(NA+NDA)・(Lg+Lfp)2/2ε0ε・・・(2)
V2<q(NA+NDA−ND−NDD)・(Lg+Lfp)2/2ε0ε・・・(6)
上記式(2)および(6)において、V2はデバイスの絶縁破壊電圧または最大定格電圧であり、ε0は真空誘電率であり、εは電子走行層14(GaN)の比誘電率である。式(2)および(6)の各左辺のV2は、デバイスの絶縁破壊電圧または最大定格電圧であるから、個々のデバイスに応じて定められる値である。一方、式(2)および(6)の各右辺は、フィールドプレートおよびゲートの下でパンチスルーが生じてリーク電流が流れ始めるときの電圧を示している。つまり、式(2)および(6)で示された不等式は、フィールドプレートおよびゲートの下でパンチスルーしてリーク電流が流れ始めるときの印加電圧よりも窒化物半導体デバイス3の絶縁破壊電圧または最大定格電圧が上回っており、これにより、個々のデバイスに定められた絶縁破壊電圧および最大定格電圧の信頼性が高いことを示している。
V 2 <q (N A + N DA ) · (L g + L fp ) 2 / 2ε 0 ε (2)
V 2 <q (N A + N DA -N D -N DD) · (L g + L fp) 2 /
In the above formulas (2) and (6), V 2 is the breakdown voltage or the maximum rated voltage of the device, ε 0 is the vacuum permittivity, and ε is the relative permittivity of the electron transit layer 14 (GaN). . V 2 of the left side of the equation (2) and (6), since a breakdown voltage or a maximum voltage rating of the device, is a value determined according to the individual devices. On the other hand, each right side of the equations (2) and (6) indicates a voltage at the time when a punch-through occurs under the field plate and the gate and a leak current starts to flow. In other words, the inequalities expressed by the equations (2) and (6) indicate that the dielectric breakdown voltage or the maximum of the
なお、絶縁破壊電圧は、素子そのものが破壊され使用できなくなる、あるいはオフリーク電流が急激に増加する電圧である。一方、最大定格電圧は、素子の信頼性を保持するために超えてはならない電圧である。
式(2)および(6)の右辺の求め方は、前述の式(1)および(5)の右辺と同様に考えることができる。フィールドプレートおよびゲートの下でリーク電流が流れるときにはフィールドプレートおよびゲートの下の領域でドレイン側からソース側へと横方向にパンチスルーが生じるので、前述のV=q(NA+NDA−ND−NDD)・W2/2ε0εGaN層の厚さWに代えて、ゲート長およびフィールドプレート長の総和(Lg+Lfp)を用いればよい。これにより、式(2)および(6)の右辺であるq(NA+NDA−ND−NDD)・(Lg+Lfp)2/2ε0εが導かれる。
The dielectric breakdown voltage is a voltage at which the element itself is destroyed and cannot be used, or an off-leak current sharply increases. On the other hand, the maximum rated voltage is a voltage that must not be exceeded in order to maintain the reliability of the device.
The way to determine the right side of Expressions (2) and (6) can be considered in the same manner as the right side of Expressions (1) and (5). Because when the leakage current flows under the field plate and the gate punch through occurs in the transverse direction to the source side from the drain side area below the field plate and gate, the aforementioned V = q (N A + N DA -N D −N DD ) · W 2 / 2ε 0 ε The sum of the gate length and the field plate length (L g + L fp ) may be used instead of the thickness W of the GaN layer. Thus, equation (2) and a right-hand side q of (6) (N A + N DA -N D -N DD) · (L g + L fp) 2 /
窒化物半導体デバイス3は、上記式(1)、(2)、(5)および(6)を満たすが、より好ましくは、下記式(3)、(4)、(7)または(8)を満たす。
q(NA+NDA)・Lg 2/2ε0ε<1.2V1・・・(3)
q(NA+NDA)・(Lg+Lfp)2/2ε0ε<1.2V2・・・(4)
q(NA+NDA−ND−NDD)・Lg 2/2ε0ε<1.2V1・・・(7)
q(NA+NDA−ND−NDD)・(Lg+Lfp)2/2ε0ε<1.2V2・・・(8)
式(3)、(4)、(7)または(8)を満たすことによって、耐圧、信頼性を保持しつつ、寄生容量を極めて小さくでき、高速スイッチング動作が可能となる。
The
q (N A + N DA ) · L g 2 / 2ε 0 ε <1.2V 1 (3)
q (N A + N DA ) · (L g + L fp ) 2 / 2ε 0 ε <1.2 V 2 (4)
q (N A + N DA -N D -N DD) ·
q (N A + N DA -N D -N DD) · (L g + L fp) 2 /
By satisfying the expressions (3), (4), (7) or (8), the parasitic capacitance can be extremely reduced while maintaining the breakdown voltage and the reliability, and the high-speed switching operation can be performed.
次に、上記式(1)、(2)、(5)および(6)を満たすデバイスと満たさないデバイスについて、電位分布、電流密度およびトラップ占有率をシミュレーションしたところ、図11〜図17に示す結果を得た。
図11〜図13が参考例(上記式(1)、(2)、(5)および(6)を満たさない)に係る窒化物半導体デバイスのシミュレーション結果であり、図11が電位分布、図12が電流密度、図13がトラップ占有率を示している。一方、図14〜図16が本実施形態(上記式(1)、(2)、(5)および(6)を満たす)に係る窒化物半導体デバイスのシミュレーション結果であり、図14が電位分布、図15が電流密度、図16がトラップ占有率を示している。
Next, the potential distribution, the current density, and the trap occupancy of the devices satisfying the above equations (1), (2), (5), and (6) and the devices not satisfying the above equations were simulated. The result was obtained.
FIGS. 11 to 13 show simulation results of the nitride semiconductor device according to the reference example (the above formulas (1), (2), (5) and (6) are not satisfied). FIG. 11 shows the potential distribution and FIG. Shows the current density, and FIG. 13 shows the trap occupancy. On the other hand, FIGS. 14 to 16 show simulation results of the nitride semiconductor device according to the present embodiment (satisfying the above formulas (1), (2), (5) and (6)), and FIG. FIG. 15 shows the current density, and FIG. 16 shows the trap occupancy.
まず、図11〜図13を参照して参考例に係るデバイスを検証する。検証は、ドレイン電圧=20V、GaNのドナー濃度ND=1×1016cm−3、GaNの深いアクセプタ濃度NDA=0.5×1016cm−3、フィールドプレート下の絶縁膜:SiO2(厚さ100nm)の条件で行った。検証の結果、参考例では、図11に示すように、フィールドプレート下で電圧降下が見られず、ゲートの端部で電圧降下が発生していた。その結果、図12に示すように、ゲートを挟んでドレイン側からソース側にリーク電流が発生している。図13を見ると、ゲート下のトラップ(深いアクセプタ)が全て電子で満ちており、これから、ゲート下でパンチスルーが生じていることが分かる。 First, the device according to the reference example is verified with reference to FIGS. Verification was performed using a drain voltage of 20 V, a GaN donor concentration of N D = 1 × 10 16 cm −3 , a GaN deep acceptor concentration of N DA = 0.5 × 10 16 cm −3 , and an insulating film below the field plate: SiO 2 (Thickness: 100 nm). As a result of the verification, in the reference example, as shown in FIG. 11, no voltage drop was observed under the field plate, and a voltage drop occurred at the end of the gate. As a result, as shown in FIG. 12, a leak current is generated from the drain side to the source side across the gate. FIG. 13 shows that all traps (deep acceptors) under the gate are filled with electrons, which indicates that punch-through has occurred under the gate.
これに対し、フィールドプレート下の絶縁膜の厚さを10nmにして空乏化電圧V1を低くしたこと以外は、参考例と同じ条件で検証した本実施形態のデバイスでは、図14に示すようにフィールドプレートの端部で電圧降下が起きており、これにより、図15に示すようにゲート下でリーク電流がほとんど流れていなかった。また、図16でトラップ占有率を確認したところ、ゲート下でのトラップには電子を捕獲する余裕がまだ残っていることが分かった。 In contrast, except that in the thickness of the insulating film under the field plate to 10nm low depletion voltage V 1, the device of the present embodiment was verified under the same conditions as in Reference Example, as shown in FIG. 14 A voltage drop occurred at the end of the field plate, and as a result, almost no leak current flowed under the gate as shown in FIG. In addition, when the trap occupancy was confirmed in FIG. 16, it was found that the trap below the gate still has room for capturing electrons.
図17に、本実施形態のデバイスと参考例のデバイスとのリーク電流の比較を示す。図17に示すように、上記式(1)、(2)、(5)および(6)を満たすデバイスでは、ゲートのオフ時にリーク電流がほとんど流れず、当該式を満たさないデバイスに比べて耐圧を向上できることが分かった。そして、上記のような耐圧および信頼性の向上の効果は、各式から明らかなように、たとえゲート長Lgを短くしても、各式におけるゲート長Lg以外の項の値(浅いアクセプタ濃度NA、深いアクセプタ濃度NDA等)を調節することによって実現することができる。したがって、ゲート長Lgを所望の長さに設計することによって、耐圧を維持しながら、デバイスのスイッチング速度を向上させることもできる。 FIG. 17 shows a comparison of the leak current between the device of the present embodiment and the device of the reference example. As shown in FIG. 17, in a device that satisfies the above equations (1), (2), (5), and (6), almost no leak current flows when the gate is off, and the breakdown voltage is higher than that of a device that does not satisfy the above equation. It has been found that can be improved. Then, the breakdown voltage and the effect of improving the reliability as described above, as is apparent from the equation, even with a shorter gate length L g, term calculated (shallow acceptors other than the gate length L g of each formula Concentration N A , deep acceptor concentration N DA, etc.). Therefore, by designing the gate length Lg to a desired length, the switching speed of the device can be improved while maintaining the breakdown voltage.
次に、電子走行層14に不純物としてC(炭素)がドーピングされている場合の、当該炭素の不純物濃度とNA+NDA−ND−NDDとの関係について説明する。
図18は、炭素濃度とNA+NDA−ND−NDDとの関係を示す図である。まず、前述の不等式(5)を参照する。
V1<q(NA+NDA−ND−NDD)・Lg 2/2ε0ε・・・(5)
この式(5)は、電子走行層14が、フィールドプレート部192下で空乏化するまでにゲート下でパンチスルーせず、これにより、ゲート下のリーク電流を減少できることを表している。したがって、式(5)を満たしつつ、窒化物半導体デバイス3の動作時のオン抵抗を下げるには、ゲート長Lgを短くしてゲート抵抗成分を小さくし、かつ、NA+NDA−ND−NDDの値をできる限り大きくすることが好ましい。
Then, C (carbon) is when it is doped, a description will be given of the relationship between the impurity concentration of the carbon and N A + N DA -N D -N DD as impurities
Figure 18 is a diagram showing the relationship between the carbon concentration and the N A + N DA -N D -N DD. First, reference is made to the above inequality (5).
V 1 <q (N A + N DA -N D -N DD) ·
This equation (5) indicates that the
この点、図18を参照すると、不純物として炭素を多量にドーピングしても、炭素濃度が1×1019cm−3程度で、NA+NDA−ND−NDDの値が飽和している。一方で、炭素を1×1019cm−3の濃度でドーピングすると、電子走行層14の結晶品質が低下するので好ましくはない。つまり、炭素濃度としては、図18から、1×1018cm−3〜1×1019cm−3の範囲が好ましいことが分かる。この範囲であれば、ゲート長Lgを短くしてゲート抵抗成分を小さくしても、結晶品質の低下等の影響がない範囲でNA+NDA−ND−NDDの値を大きくできるので、窒化物半導体デバイス3のオン抵抗を下げながら、式(5)を満たすことができる。
In this regard, referring to Figure 18, even if a large amount of carbon doped as an impurity, at about 1 × 10 19 cm -3 carbon concentration, the value of N A + N DA -N D -N DD is saturated . On the other hand, if carbon is doped at a concentration of 1 × 10 19 cm −3 , the crystal quality of the
また、1×1018cm−3〜1×1019cm−3の範囲の炭素濃度は、電子走行層14の全体に適用されていてもよいが、好ましくは、電子供給層15との界面から離れた領域に適用され、電子供給層15との界面部には、上記の範囲を下回る炭素濃度が適用されていることが好ましい。これは、図19A、図19B、図20A、図20Bおよび図20Cによって証明される。
Further, the carbon concentration in the range of 1 × 10 18 cm −3 to 1 × 10 19 cm −3 may be applied to the whole of the
図19Aおよび図19Bは、それぞれ、シミュレーション用に設定した参考構造1および参考構造2を示す図である。なお、図19Aおよび図19Bでは、図2に示した参照符号のうち、以下の説明で必要な符号のみを記載し、それ以外の対応箇所については省略している。
図19Aおよび図19Bを参照して、参考構造1と参考構造2との違いは、参考構造1の電子走行層14が、電子走行層14と電子供給層15との界面を形成する第1領域141と、当該界面から離れた部分(この実施形態では、0.3μm=300nm)に形成された第2領域142とを有している点である。両方の構造に共通して、電子走行層14の「GaN」の左側に併記された圧力単位は、GaNを成長させるときの成長圧力を示している。MOCVDを用いてGaNを成長させるとき、GaNを成長させるときの成長圧力や成長温度を下げることで、Ga(ガリウム)源であるTMGに含まれる炭素のGaN結晶中への取り込み量を増やすことができる。したがって、図19Aの参考構造1では、第2領域142の炭素濃度が1×1018cm−3〜1×1019cm−3である一方、第1領域141の炭素濃度は1×1017cm−3以下となっている。また、図19Bの参考構造2では、電子走行層14の全体の炭素濃度が1×1018cm−3〜1×1019cm−3となっている。
FIGS. 19A and 19B are diagrams showing
19A and 19B, the difference between
そして、各構造について、炭素濃度と二次元電子ガスのシート抵抗との関係を示すのが図20Aであり、炭素濃度と二次元電子ガスの移動度との関係を示すのが図20Bであり、炭素濃度と二次元電子ガスのシートキャリア密度との関係を示すのが図20Cである。
図20A〜図20Cに示すように、参考構造2では、電子走行層14の炭素濃度を一様に増加させた結果、二次元電子ガスのシート抵抗が増加すると共に、二次元電子ガスの移動度およびシートキャリア密度が低下していた。これに対し、参考構造1では、電子供給層15との界面部の炭素濃度を1×1017cm−3以下と低く抑えていたおかげで、二次元電子ガスのシート抵抗、移動度およびシートキャリア密度にほとんど変化は見られなかった。
FIG. 20A shows the relationship between the carbon concentration and the sheet resistance of the two-dimensional electron gas for each structure, and FIG. 20B shows the relationship between the carbon concentration and the mobility of the two-dimensional electron gas. FIG. 20C shows the relationship between the carbon concentration and the sheet carrier density of the two-dimensional electron gas.
As shown in FIGS. 20A to 20C, in
一方、図21に示すように、AlGaN/GaNの接合において、二次元電子ガスの移動度は、シートキャリア密度Nsに依存しており、概ねNs=8×1012cm−2〜1×1013cm−2の範囲で最大値をとることが分かっている。そこで以下では、Ns=8×1012cm−2〜1×1013cm−2であるという前提に、好ましいゲート長Lgを算出し、当該ゲート長Lgとゲート絶縁膜16の厚さとの関係を求めた。
On the other hand, as shown in FIG. 21, at the junction of AlGaN / GaN, mobility of two-dimensional electron gas is dependent on the sheet carrier density N s, generally N s = 8 × 10 12 cm -2 ~1 × It has been found that the maximum value is obtained in the range of 10 13 cm −2 . Therefore, in the following, on the assumption that it is N s = 8 × 10 12 cm -2 ~1 × 10 13 cm -2, and calculates a preferred gate length L g, and the thickness of the gate length L g and the
まず、ゲート−ドレイン間について、図22Aに示すように、AlGaN/GaN界面には、これらのヘテロ接合および格子不整合に起因する分極によって二次元電子ガス(2DEG)が広がっている。ここで、前提条件であるNs=8×1012cm−2〜1×1013cm−2に基づいて二次元電子ガスの移動度を求めると、移動度μ=約1500cm2/Vsとなる。これらからAlGaN/GaN界面部のシート抵抗を求めると、シート抵抗Rs=400Ω〜500Ω/sqとなる。 First, between the gate and the drain, as shown in FIG. 22A, a two-dimensional electron gas (2DEG) spreads at the AlGaN / GaN interface due to polarization caused by these heterojunctions and lattice mismatch. Here, when determining the mobility of two-dimensional electron gas based on N s = 8 × 10 12 cm -2 ~1 × 10 13 cm -2 , which is a prerequisite, the mobility mu = about 1500 cm 2 / Vs . When the sheet resistance at the AlGaN / GaN interface is calculated from these, the sheet resistance Rs = 400Ω to 500Ω / sq.
一方、ゲート部については、図22Bに示すように、ゲート絶縁膜がSiO2の単層構造(膜厚=40nm)であり、ゲート電圧を5V印加する場合を考える。このゲート電圧の印加時に発生する二次元電子ガスのシートキャリア密度Nsは、6×1012cm−2程度となり、これから求められる移動度μおよびシート抵抗Rsは、それぞれ、μ=100〜200cm2/VsおよびRs=5000Ω〜10000Ω/sqである。 On the other hand, as for the gate portion, as shown in FIG. 22B, a case where the gate insulating film has a single-layer structure of SiO 2 (film thickness = 40 nm) and a gate voltage of 5 V is applied. Sheet carrier density N s of the two-dimensional electron gas generated at the time of application of the gate voltage, becomes 6 × 10 12 cm -2 order, the mobility mu and the sheet resistance Rs is calculated therefrom, respectively, μ = 100~200cm 2 / Vs and Rs = 5000Ω to 10000Ω / sq.
ここで、ゲート−ドレイン耐圧が200Vのデバイスでは、ゲート−ドレイン間には少なくとも6μm程度の距離が必要である。この場合、前述のようにゲート部のシート抵抗Rsがゲート−ドレイン間のシート抵抗Rsの約10倍であることを考慮すると、ゲート長Lgは、ゲート−ドレイン間の距離(6μm)の約1/10としておかないと、抵抗を均等化できず、オン抵抗のほとんどがゲート部の抵抗となってしまう。したがって、ゲート長Lgは、0.6μm以下にしておくことが好ましい。 Here, in a device having a gate-drain breakdown voltage of 200 V, a distance of at least about 6 μm is required between the gate and the drain. In this case, the sheet resistance Rs of the gate portion as described above the gate - Considering that approximately 10 times the sheet resistance Rs of the drain, the gate length L g is the gate - drain distance of (6 [mu] m) to about If it is not set to 1/10, the resistance cannot be equalized, and most of the ON resistance becomes the resistance of the gate portion. Accordingly, the gate length L g, it is preferable that in the 0.6μm or less.
図23は、NA+NDA−ND−NDDが、図18の好ましい炭素濃度の範囲(1×1018cm−3〜1×1019cm−3)における下限値(約4×1016cm−3)であるときのゲート長Lgとゲート耐圧との関係を示すものである。
図23に示すように、ゲート長Lgが0.6μmの場合、ゲート耐圧が15V程度である。つまり、ゲートに15Vの電圧を印加すると、図12に示すように、ゲート下でパンチスルーによるリーク電流が発生することとなる。したがって、このようなリーク電流を発生させないために、ゲート耐圧の電圧値よりも低い電圧で、フィールドプレート部192下を空乏化させる必要がある。
23, N A + N DA -N D -N DD is, the lower limit of the preferred carbon concentration in the range (1 × 10 18 cm -3 ~1 × 10 19 cm -3) of Figure 18 (about 4 × 10 16 3 shows the relationship between the gate length Lg and the gate breakdown voltage when the voltage is in the range of cm −3 ).
As shown in FIG. 23, when the gate length L g is 0.6 .mu.m, the gate breakdown voltage of about 15V. That is, when a voltage of 15 V is applied to the gate, a leak current due to punch-through occurs below the gate, as shown in FIG. Therefore, in order to prevent such a leak current from occurring, it is necessary to deplete the area under the
図24は、NA+NDA−ND−NDDとフィールドプレート下の空乏化電圧との関係を示す図である。図24では、ゲート絶縁膜(SiN)の厚さが、厚さd=100nm、d=200nmおよびd=300nmのときの関係を示している。
図24に示すように、NA+NDA−ND−NDD=4×1016cm−3のときの空乏化電圧は、それぞれ、d=100nmのときが14V、d=200nmのときが26V、d=300nmのときが34Vとなっており、d=100nmの場合のみが、空乏化電圧<ゲート耐圧(15V)を満たすことが分かった。つまり、SiNの比誘電率ε=7とすると、d/εが14以下のときに、ゲート下でパンチスルーが発生する前に、フィールドプレート部192下を空乏化させ、リーク電流を抑制することができる。
Figure 24 is a diagram showing the relationship between N A + N DA -N D -N DD and depletion voltage under the field plate. FIG. 24 shows the relationship when the thickness of the gate insulating film (SiN) is d = 100 nm, d = 200 nm, and d = 300 nm.
As shown in FIG. 24, the depletion voltage when N A + N DA -N D -N DD = 4 × 10 16 cm -3 are respectively, when the case of d = 100 nm is 14 V, the d = 200 nm 26V , D = 300 nm is 34 V, and only when d = 100 nm, the depletion voltage <gate breakdown voltage (15 V) is satisfied. That is, assuming that the relative dielectric constant of SiN is ε = 7, when d / ε is 14 or less, before punch-through occurs under the gate, depletion is performed under the
以上、本発明の実施形態について説明したが、本発明は、さらに他の形態で実施することも可能である。
たとえば、フィールドプレート部192は、ゲート本体部191と一体的に形成されている必要はなく、ゲート本体部191から分離されたフィールドプレートとして形成されていてもよい。この場合、当該フィールドプレートは、ソース電極17と電気的に接続されていてもよい。
As described above, the embodiments of the present invention have been described, but the present invention can be further embodied in other forms.
For example, the
また、窒化物半導体デバイス3では、下記式(9)または(11)、さらに好ましくは、下記式(10)または(12)を満たしても、耐圧の向上を図ることができる。
Ns 2/(NA+NDA−ND−NDD)<(NA+NDA−ND−NDD)・(Lg+Lfp)2・・・(9)
Ns 2/(NA+NDA)<(NA+NDA)・(Lg+Lfp)2・・・(11)
(NA+NDA−ND−NDD)・(Lg+Lfp)2<1.2Ns 2/(NA+NDA−ND−NDD)・・・(10)
(NA+NDA)・(Lg+Lfp)2<1.2Ns 2/(NA+NDA)・・・(12)
式(9)の左辺のNs 2/(NA+NDA−ND−NDD)は、図2において、フィールドプレート部192のドレイン電極18側の端部からドレイン電極18までの二次元電子ガスが空乏化する電圧V3(図8で説明)を示している。一方、式(9)の右辺の(NA+NDA−ND−NDD)・(Lg+Lfp)2は、ゲート電極19(ゲート本体部191+フィールドプレート部192)で保持できる耐圧を示している。
Further, in the
N s 2 / (N A + N DA -N D -N DD) <(N A + N DA -N D -N DD) · (L g + L fp) 2 ··· (9)
N s 2 / (N A + N DA) <(N A + N DA) · (L g + L fp) 2 ··· (11)
(N A + N DA -N D -N DD) · (L g + L fp) 2 <1.2N s 2 / (N A + N DA -N D -N DD) ··· (10)
(N A + N DA ) · (L g + L fp ) 2 <1.2 N s 2 / (N A + N DA ) (12)
Left side of the N s 2 / of formula (9) (N A + N DA -N D -N DD) , in FIG. 2, two-dimensional electrons from the edge of the
フィールドプレート部192のドレイン電極18側の端部からドレイン電極18までの二次元電子ガスが空乏化するまでは、ゲート本体部191およびフィールドプレート部192に電圧降下が起きるが、当該フィールドプレート部192の端部からドレイン電極18までの間が空乏化すると、ゲート本体部191からドレイン電極18にかけて電圧降下が起こるようになる。すなわち、低ドレイン電圧では図2の区間Aで耐圧を保持するが、高ドレイン電圧では区間Bで耐圧を保持することになる。したがって、式(9)および(11)は、フィールドプレート部192のドレイン電極18側の端部からドレイン電極18までの二次元電子ガスが空乏化するまでは、少なくともゲート電極19(ゲート本体部191+フィールドプレート部192)で耐圧を保持することを意味している。
Until the two-dimensional electron gas from the end on the
また、前述の実施形態では、電子走行層14がGaN層からなり、電子供給層15がAlGaNからなる例について説明したが、電子走行層14と電子供給層15とはAl組成が異なっていればよく、他の組み合わせも可能である。電子供給層/電子走行層の組み合わせは、AlGaN層/GaN層、AlGaN層/AlGaN層(ただしAl組成が異なるもの)、AlInN層/AlGaN層、AlInN層/GaN層、AlN層/GaN層、AlN層/AlGaN層のうちのいずれかであってもよい。より一般化すれば、電子供給層は、組成中にAlおよびNを含む。電子走行層は、組成中にGaおよびNを含み、Al組成が電子供給層とは異なる。電子供給層と電子走行層とでAl組成が異なることにより、それらの間の格子不整合が生じ、それによって、分極に起因するキャリアが二次元電子ガスの形成に寄与する。
Further, in the above-described embodiment, an example has been described in which the
また、前述の実施形態では、基板12の材料例としてシリコンを例示したが、ほかにも、サファイア基板やGaN基板などの任意の基板材料を適用できる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
Further, in the above-described embodiment, silicon is exemplified as a material example of the
In addition, various design changes can be made within the scope of the matters described in the claims.
3 窒化物半導体デバイス
12 基板
13 バッファ層
131 第1バッファ層
132 第2バッファ層
14 電子走行層
141 第1領域
142 第2領域
15 電子供給層
16 ゲート絶縁膜
161 第1絶縁層
162 第2絶縁層
17 ソース電極
18 ドレイン電極
19 ゲート電極
191 ゲート本体部
191a ゲート電極のドレイン端
191b ゲート電極のソース端
192 フィールドプレート部
20 二次元電子ガス
Lg ゲート長
Lfp フィールドプレート長
Lgd ゲート−ドレイン間距離
Claims (16)
前記ゲートまたは前記ソースに電気的に接続された前記窒化物半導体層上のフィールドプレートとを含み、
Cossの値がドレイン電圧0Vのときの値の1/2にまで減少するドレイン電圧値をV1(V)、デバイスの絶縁破壊電圧をV2(V)、ゲート長をLg(cm)、フィールドプレート長をLfp(cm)、浅いアクセプタ濃度をNA(/cm3)、深いアクセプタ濃度をNDA(/cm3)、真空誘電率をε0、前記窒化物半導体層の比誘電率をεとしたとき、下記式(1)および(2)を満たす、窒化物半導体デバイス。
V1<q(NA+NDA)・Lg 2/2ε0ε・・・(1)
V2<q(NA+NDA)・(Lg+Lfp)2/2ε0ε・・・(2) A gate, a nitride semiconductor layer having a source and a drain,
A field plate on the nitride semiconductor layer electrically connected to the gate or the source,
The drain voltage value at which the value of Coss decreases to half the value when the drain voltage is 0 V is V 1 (V), the breakdown voltage of the device is V 2 (V), and the gate length is L g (cm). The field plate length is L fp (cm), the shallow acceptor concentration is N A (/ cm 3 ), the deep acceptor concentration is N DA (/ cm 3 ), the vacuum permittivity is ε 0 , and the relative permittivity of the nitride semiconductor layer is A nitride semiconductor device that satisfies the following equations (1) and (2) when the rate is ε.
V 1 <q (N A + N DA ) · L g 2 / 2ε 0 ε (1)
V 2 <q (N A + N DA ) · (L g + L fp ) 2 / 2ε 0 ε (2)
q(NA+NDA)・Lg 2/2ε0ε<1.2V1・・・(3)
q(NA+NDA)・(Lg+Lfp)2/2ε0ε<1.2V2・・・(4) The nitride semiconductor device according to claim 1, wherein the following formulas (3) and (4) are satisfied.
q (N A + N DA ) · L g 2 / 2ε 0 ε <1.2V 1 (3)
q (N A + N DA ) · (L g + L fp ) 2 / 2ε 0 ε <1.2 V 2 (4)
前記ゲートまたは前記ソースに電気的に接続された前記窒化物半導体層上のフィールドプレートとを含み、
Cossの値がドレイン電圧0Vのときの値の1/2にまで減少するドレイン電圧値をV1(V)、デバイスの絶縁破壊電圧をV2(V)、ゲート長をLg(cm)、フィールドプレート長をLfp(cm)、浅いドナー濃度をND(/cm3)、深いドナー濃度をNDD(/cm3)、浅いアクセプタ濃度をNA(/cm3)、深いアクセプタ濃度をNDA(/cm3)、真空誘電率をε0、前記窒化物半導体層の比誘電率をεとしたとき、下記式(5)および(6)を満たす、窒化物半導体デバイス。
V1<q(NA+NDA−ND−NDD)・Lg 2/2ε0ε・・・(5)
V2<q(NA+NDA−ND−NDD)・(Lg+Lfp)2/2ε0ε・・・(6) A gate, a nitride semiconductor layer having a source and a drain,
A field plate on the nitride semiconductor layer electrically connected to the gate or the source,
The drain voltage value at which the value of Coss decreases to half the value when the drain voltage is 0 V is V 1 (V), the breakdown voltage of the device is V 2 (V), and the gate length is L g (cm). The field plate length is L fp (cm), the shallow donor concentration is N D (/ cm 3 ), the deep donor concentration is N DD (/ cm 3 ) , the shallow acceptor concentration is N A (/ cm 3 ), and the deep acceptor concentration is Is N DA (/ cm 3 ), the vacuum dielectric constant is ε 0 , and the relative dielectric constant of the nitride semiconductor layer is ε, a nitride semiconductor device satisfying the following formulas (5) and (6).
V 1 <q (N A + N DA -N D -N DD) · L g 2 / 2ε 0 ε ··· (5)
V 2 <q (N A + N DA -N D -N DD) · (L g + L fp) 2 / 2ε 0 ε ··· (6)
q(NA+NDA−ND−NDD)・Lg 2/2ε0ε<1.2V1・・・(7)
q(NA+NDA−ND−NDD)・(Lg+Lfp)2/2ε0ε<1.2V2・・・(8) The nitride semiconductor device according to claim 3, wherein the following formulas (7) and (8) are satisfied.
q (N A + N DA -N D -N DD) · L g 2 / 2ε 0 ε <1.2V 1 ··· (7)
q (N A + N DA -N D -N DD) · (L g + L fp) 2 / 2ε 0 ε <1.2V 2 ··· (8)
前記ゲートまたは前記ソースに電気的に接続された前記窒化物半導体層上のフィールドプレートとを含み、
Cossの値がドレイン電圧0Vのときの値の1/2にまで減少するドレイン電圧値をV1(V)、デバイスの最大定格電圧をV2(V)、ゲート長をLg(cm)、フィールドプレート長をLfp(cm)、浅いアクセプタ濃度をNA(/cm3)、深いアクセプタ濃度をNDA(/cm3)、真空誘電率をε0、前記窒化物半導体層の比誘電率をεとしたとき、下記式(1)および(2)を満たす、窒化物半導体デバイス。
V1<q(NA+NDA)・Lg 2/2ε0ε・・・(1)
V2<q(NA+NDA)・(Lg+Lfp)2/2ε0ε・・・(2) A gate, a nitride semiconductor layer having a source and a drain,
A field plate on the nitride semiconductor layer electrically connected to the gate or the source,
The drain voltage value at which the value of Coss decreases to half the value when the drain voltage is 0 V is V 1 (V), the maximum rated voltage of the device is V 2 (V), and the gate length is L g (cm). The field plate length is L fp (cm), the shallow acceptor concentration is N A (/ cm 3 ), the deep acceptor concentration is N DA (/ cm 3 ), the vacuum permittivity is ε 0 , and the relative permittivity of the nitride semiconductor layer is A nitride semiconductor device that satisfies the following equations (1) and (2) when the rate is ε.
V 1 <q (N A + N DA ) · L g 2 / 2ε 0 ε (1)
V 2 <q (N A + N DA ) · (L g + L fp ) 2 / 2ε 0 ε (2)
q(NA+NDA)・Lg 2/2ε0ε<1.2V1・・・(3)
q(NA+NDA)・(Lg+Lfp)2/2ε0ε<1.2V2・・・(4) The nitride semiconductor device according to claim 5, wherein the following formulas (3) and (4) are satisfied.
q (N A + N DA ) · L g 2 / 2ε 0 ε <1.2V 1 (3)
q (N A + N DA ) · (L g + L fp ) 2 / 2ε 0 ε <1.2 V 2 (4)
前記ゲートまたは前記ソースに電気的に接続された前記窒化物半導体層上のフィールドプレートとを含み、
Cossの値がドレイン電圧0Vのときの値の1/2にまで減少するドレイン電圧値をV1(V)、デバイスの最大定格電圧をV2(V)、ゲート長をLg(cm)、フィールドプレート長をLfp(cm)、浅いドナー濃度をND(/cm3)、深いドナー濃度をNDD(/cm3)、浅いアクセプタ濃度をNA(/cm3)、深いアクセプタ濃度をNDA(/cm3)、真空誘電率をε0、前記窒化物半導体層の比誘電率をεとしたとき、下記式(5)および(6)を満たす、窒化物半導体デバイス。
V1<q(NA+NDA−ND−NDD)・Lg 2/2ε0ε・・・(5)
V2<q(NA+NDA−ND−NDD)・(Lg+Lfp)2/2ε0ε・・・(6) A gate, a nitride semiconductor layer having a source and a drain,
A field plate on the nitride semiconductor layer electrically connected to the gate or the source,
The drain voltage value at which the value of Coss decreases to half the value when the drain voltage is 0 V is V 1 (V), the maximum rated voltage of the device is V 2 (V), and the gate length is L g (cm). The field plate length is L fp (cm), the shallow donor concentration is N D (/ cm 3 ), the deep donor concentration is N DD (/ cm 3 ) , the shallow acceptor concentration is N A (/ cm 3 ), and the deep acceptor concentration is Is N DA (/ cm 3 ), the vacuum dielectric constant is ε 0 , and the relative dielectric constant of the nitride semiconductor layer is ε, a nitride semiconductor device satisfying the following formulas (5) and (6).
V 1 <q (N A + N DA -N D -N DD) · L g 2 / 2ε 0 ε ··· (5)
V 2 <q (N A + N DA -N D -N DD) · (L g + L fp) 2 / 2ε 0 ε ··· (6)
q(NA+NDA−ND−NDD)・Lg 2/2ε0ε<1.2V1・・・(7)
q(NA+NDA−ND−NDD)・(Lg+Lfp)2/2ε0ε<1.2V2・・・(8) The nitride semiconductor device according to claim 7, wherein the following formulas (7) and (8) are satisfied.
q (N A + N DA -N D -N DD) · L g 2 / 2ε 0 ε <1.2V 1 ··· (7)
q (N A + N DA -N D -N DD) · (L g + L fp) 2 / 2ε 0 ε <1.2V 2 ··· (8)
前記ゲートまたは前記ソースに電気的に接続された前記窒化物半導体層上のフィールドプレートとを含み、
Cossの値がドレイン電圧0Vのときの値の1/2にまで減少するドレイン電圧値をV1(V)、二次元電子ガスのシートキャリア密度をNs(/cm2)、ゲート長をLg(cm)、フィールドプレート長をLfp(cm)、浅いドナー濃度をND(/cm3)、深いドナー濃度をNDD(/cm3)、浅いアクセプタ濃度をNA(/cm3)、深いアクセプタ濃度をNDA(/cm3)、真空誘電率をε0、前記窒化物半導体層の比誘電率をεとしたとき、下記式(5)および(9)を満たす、窒化物半導体デバイス。
V1<q(NA+NDA−ND−NDD)・Lg 2/2ε0ε・・・(5)
Ns 2/(NA+NDA−ND−NDD)<(NA+NDA−ND−NDD)・(Lg+Lfp)2・・・(9) A gate, a nitride semiconductor layer having a source and a drain,
A field plate on the nitride semiconductor layer electrically connected to the gate or the source,
V 1 the drain voltage value the value of C oss is reduced to 1/2 of the value when the drain voltage 0V (V), two-dimensional electron gas sheet carrier density N s (/ cm 2), a gate length L g (cm), field plate length L fp (cm), shallow donor concentration N D (/ cm 3 ), deep donor concentration N DD (/ cm 3 ) , and shallow acceptor concentration N A (/ cm 3). ), When the deep acceptor concentration is N DA (/ cm 3 ), the vacuum permittivity is ε 0 , and the relative permittivity of the nitride semiconductor layer is ε, the nitride satisfying the following formulas (5) and (9): Semiconductor device.
V 1 <q (N A + N DA -N D -N DD) · L g 2 / 2ε 0 ε ··· (5)
N s 2 / (N A + N DA -N D -N DD) <(N A + N DA -N D -N DD) · (L g + L fp) 2 ··· (9)
q(NA+NDA−ND−NDD)・Lg 2/2ε0ε<1.2V1・・・(7)
(NA+NDA−ND−NDD)・(Lg+Lfp)2<1.2Ns 2/(NA+NDA−ND−NDD)・・・(10) The nitride semiconductor device according to claim 9, wherein the following formulas (7) and (10) are satisfied.
q (N A + N DA -N D -N DD) · L g 2 / 2ε 0 ε <1.2V 1 ··· (7)
(N A + N DA -N D -N DD) · (L g + L fp) 2 <1.2N s 2 / (N A + N DA -N D -N DD) ··· (10)
前記ゲートまたは前記ソースに電気的に接続された前記窒化物半導体層上のフィールドプレートとを含み、
Cossの値がドレイン電圧0Vのときの値の1/2にまで減少するドレイン電圧値をV1(V)、二次元電子ガスのシートキャリア密度をNs(/cm2)、ゲート長をLg(cm)、フィールドプレート長をLfp(cm)、浅いアクセプタ濃度をNA(/cm3)、深いアクセプタ濃度をNDA(/cm3)、真空誘電率をε0、前記窒化物半導体層の比誘電率をεとしたとき、下記式(1)および(11)を満たす、窒化物半導体デバイス。
V1<q(NA+NDA)・Lg 2/2ε0ε・・・(1)
Ns 2/(NA+NDA)<(NA+NDA)・(Lg+Lfp)2・・・(11) A gate, a nitride semiconductor layer having a source and a drain,
A field plate on the nitride semiconductor layer electrically connected to the gate or the source,
V 1 the drain voltage value the value of C oss is reduced to 1/2 of the value when the drain voltage 0V (V), two-dimensional electron gas sheet carrier density N s (/ cm 2), a gate length L g (cm), the field plate length L fp (cm), the shallow acceptor concentration N A (/ cm 3 ), the deep acceptor concentration N DA (/ cm 3 ), the vacuum permittivity ε 0 , and the nitride A nitride semiconductor device that satisfies the following expressions (1) and (11), where ε is the relative dielectric constant of the semiconductor layer.
V 1 <q (N A + N DA ) · L g 2 / 2ε 0 ε (1)
N s 2 / (N A + N DA) <(N A + N DA) · (L g + L fp) 2 ··· (11)
q(NA+NDA)・Lg 2/2ε0ε<1.2V1・・・(3)
(NA+NDA)・(Lg+Lfp)2<1.2Ns 2/(NA+NDA)・・・(12) The nitride semiconductor device according to claim 11, wherein the following formulas (3) and (12) are satisfied.
q (N A + N DA ) · L g 2 / 2ε 0 ε <1.2V 1 (3)
(N A + N DA ) · (L g + L fp ) 2 <1.2 N s 2 / (N A + N DA ) (12)
前記窒化物半導体層上のゲート、ソースおよびドレインと、
前記ゲートまたは前記ソースに電気的に接続された前記窒化物半導体層上のフィールドプレートとを含み、
前記電子走行層の少なくとも一部に炭素が含有されており、当該炭素の濃度が1×1018cm−3〜1×1019cm−3であり、
前記電子走行層は、前記電子走行層と前記電子供給層との界面を形成する第1領域と、前記界面から50nm以上離れた部分に形成された第2領域とを含み、
前記第2領域の炭素濃度が1×10 18 cm −3 〜1×10 19 cm −3 であり、前記第1領域の炭素濃度が1×10 17 cm −3 以下であり、
浅いドナー濃度をN D (/cm 3 )、深いドナー濃度をN DD (/cm 3 ) 、 浅いアクセプタ濃度をN A (/cm 3 )、深いアクセプタ濃度をN DA (/cm 3 )としたとき、
前記電子走行層の前記第2領域のN A +N DA −N D −N DD が、4×10 16 cm −3 〜8×10 16 cm −3 である、窒化物半導体デバイス。 An electron transit layer, and a nitride semiconductor layer including an electron supply layer in contact with the electron transit layer and having a composition different from that of the electron transit layer;
A gate, a source, and a drain on the nitride semiconductor layer;
A field plate on the nitride semiconductor layer electrically connected to the gate or the source,
Wherein at least a portion of the electron transit layer are contained in carbon, Ri concentration of the carbon 1 × 10 18 cm -3 ~1 × 10 19 cm -3 der,
The electron transit layer includes a first region forming an interface between the electron transit layer and the electron supply layer, and a second region formed at a portion separated from the interface by 50 nm or more.
The second region has a carbon concentration of 1 × 10 18 cm −3 to 1 × 10 19 cm −3 , the first region has a carbon concentration of 1 × 10 17 cm −3 or less,
When the shallow donor concentration is N D (/ cm 3 ), the deep donor concentration is N DD (/ cm 3 ) , the shallow acceptor concentration is N A (/ cm 3 ), and the deep acceptor concentration is N DA (/ cm 3 ). ,
Wherein N A + N DA -N D -N DD of the second region of the electron transit layer, Ru 4 × 10 16 cm -3 ~8 × 10 16 cm -3 der, nitride semiconductor devices.
前記窒化物半導体層上のゲート、ソースおよびドレインと、
前記ゲートまたは前記ソースに電気的に接続され、絶縁膜を介して前記窒化物半導体層上に配置されたフィールドプレートとを含み、
ゲート長Lgが0.6μm以下であり、
前記電子走行層の少なくとも一部に炭素が含有されており、当該炭素の濃度が1×1018cm−3以上であり、
前記フィールドプレート下の前記絶縁膜の厚さをd(nm)、当該絶縁膜の比誘電率をεとしたとき、d/ε≦14を満たす、窒化物半導体デバイス。 An electron transit layer, and a nitride semiconductor layer including an electron supply layer in contact with the electron transit layer and having a composition different from that of the electron transit layer;
A gate, a source, and a drain on the nitride semiconductor layer;
A field plate electrically connected to the gate or the source and disposed on the nitride semiconductor layer via an insulating film;
The gate length L g is 0.6 μm or less;
At least a part of the electron transit layer contains carbon, and the concentration of the carbon is 1 × 10 18 cm −3 or more,
A nitride semiconductor device that satisfies d / ε ≦ 14, where d (nm) is the thickness of the insulating film below the field plate, and ε is the relative dielectric constant of the insulating film.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/135,130 US9871108B2 (en) | 2015-04-23 | 2016-04-21 | Nitride semiconductor device |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015088663 | 2015-04-23 | ||
JP2015088663 | 2015-04-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016208029A JP2016208029A (en) | 2016-12-08 |
JP6654957B2 true JP6654957B2 (en) | 2020-02-26 |
Family
ID=57490516
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016082382A Active JP6654957B2 (en) | 2015-04-23 | 2016-04-15 | Nitride semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6654957B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7320908B2 (en) | 2019-04-25 | 2023-08-04 | 株式会社東芝 | Semiconductor device inspection apparatus and semiconductor device inspection method |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7388236B2 (en) * | 2006-03-29 | 2008-06-17 | Cree, Inc. | High efficiency and/or high power density wide bandgap transistors |
JP5649112B2 (en) * | 2010-07-30 | 2015-01-07 | パナソニック株式会社 | Field effect transistor |
JP2013187285A (en) * | 2012-03-07 | 2013-09-19 | Sharp Corp | Epitaxial wafer manufacturing method |
JP6225584B2 (en) * | 2013-09-13 | 2017-11-08 | 富士電機株式会社 | Semiconductor device evaluation method, semiconductor device and manufacturing method thereof |
JP6249868B2 (en) * | 2014-04-18 | 2017-12-20 | サンケン電気株式会社 | Semiconductor substrate and semiconductor element |
-
2016
- 2016-04-15 JP JP2016082382A patent/JP6654957B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016208029A (en) | 2016-12-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10636884B2 (en) | Nitride semiconductor device | |
TWI793076B (en) | Semiconductor device | |
US7612390B2 (en) | Heterojunction transistors including energy barriers | |
US7170111B2 (en) | Nitride heterojunction transistors having charge-transfer induced energy barriers and methods of fabricating the same | |
US9911868B2 (en) | Nitride semiconductor device | |
JP4968747B2 (en) | III-V compound semiconductor device | |
US20110012173A1 (en) | Semiconductor device | |
JP2013235873A (en) | Semiconductor device and method of manufacturing the same | |
US20130099245A1 (en) | Field effect transistor, method for producing the same, and electronic device | |
JP6671124B2 (en) | Nitride semiconductor device | |
US9871108B2 (en) | Nitride semiconductor device | |
JP2021114496A (en) | Vertical nitride semiconductor transistor device | |
JP6225584B2 (en) | Semiconductor device evaluation method, semiconductor device and manufacturing method thereof | |
JP2014078537A (en) | Lateral semiconductor device | |
US20150228773A1 (en) | Switching element | |
JP5292895B2 (en) | Nitride semiconductor transistor | |
JP5568891B2 (en) | Heterojunction field effect transistor and manufacturing method thereof | |
JP2018041932A (en) | Semiconductor device | |
US9136346B2 (en) | High electron mobility transistor (HEMT) capable of absorbing a stored hole more efficiently | |
JP7025853B2 (en) | Nitride semiconductor devices and nitride semiconductor packages | |
JP5680223B2 (en) | Normally-off heterojunction field effect transistor | |
WO2020217735A1 (en) | Nitride semiconductor device | |
JP6654957B2 (en) | Nitride semiconductor device | |
WO2019131546A1 (en) | Nitride semiconductor device | |
JP2016035949A (en) | Nitride semiconductor device manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160509 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20160509 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191017 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191017 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191029 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200131 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6654957 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |