JP6653354B2 - 表示装置及び電子機器 - Google Patents

表示装置及び電子機器 Download PDF

Info

Publication number
JP6653354B2
JP6653354B2 JP2018103520A JP2018103520A JP6653354B2 JP 6653354 B2 JP6653354 B2 JP 6653354B2 JP 2018103520 A JP2018103520 A JP 2018103520A JP 2018103520 A JP2018103520 A JP 2018103520A JP 6653354 B2 JP6653354 B2 JP 6653354B2
Authority
JP
Japan
Prior art keywords
transistor
gradation display
gate
electrically connected
driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018103520A
Other languages
English (en)
Other versions
JP2018146976A (ja
Inventor
宮川　恵介
恵介 宮川
木村　肇
肇 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2018146976A publication Critical patent/JP2018146976A/ja
Application granted granted Critical
Publication of JP6653354B2 publication Critical patent/JP6653354B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0673—Adjustment of display parameters for control of gamma adjustment, e.g. selecting another gamma curve
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2029—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having non-binary weights

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、自発光型の発光素子を有する表示装置に関する。
近年、発光素子（自発光素子）を用いた表示装置の研究開発が進められている。このよ
うな表示装置は、高画質、薄型、軽量などの利点を生かして、携帯電話の表示画面やコン
ピュータのモニターとして幅広く利用されている。特に、このような表示装置は動画表示
に適した速い応答速度、低電圧、低消費電力駆動などの特徴を有しているため、新世代の
携帯電話や携帯情報端末（ＰＤＡ）をはじめ、幅広い用途が見込まれている。
発光素子は有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄ
ｉｏｄｅ:ＯＬＥＤ）ともよばれ、陽極と、陰極と、当該陽極と当該陰極との間に有機化
合物を有する層が挟まれた構造を有している。この発光素子に流れる電流量と、発光素子
の輝度は一定の関係があり、発光素子は有機化合物を有する層に流れる電流量に応じた輝
度で発光を行っている。
発光素子を用いた発光装置に多階調の画像を表示するときの駆動方法としては、大別し
て電圧入力方式と電流入力方式が挙げられる。電圧入力方式は、画素に入力するビデオ信
号を駆動用素子に入力して、駆動用素子を用いて発光素子の輝度を制御する方式である。
また電流入力方式では、設定された信号電流を発光素子に流すことにより、発光素子の輝
度を制御する方式である。両方式は、アナログ駆動方式（アナログ階調方式）とデジタル
駆動方式（デジタル階調方式）を適用することができる。
電圧入力方式において、発光素子への駆動用素子に相当する、素子駆動用薄膜トランジ
スタの特性シフトのばらつきを緩和させるため、駆動電源と、素子駆動用薄膜トランジス
タとの間に補償用薄膜トランジスタを設けた半導体装置が提案されている。
特開２００２−１７５０２９号公報
上記特許文献では、階調による、駆動電流制御を行うトランジスタ（駆動用トランジス
タと表記する）のしきい値電圧のバラツキは考慮していなかった。しかし、本発明者らは
、発光素子へ微少な電流を供給する低階調表示を行う場合、駆動用トランジスタのゲート
・ソース間電圧、つまりゲート電極とソース電極との電位差（Ｖｇｓ）が小さいため、そ
のしきい値電圧（Ｖｔｈ）のバラツキが顕著となってしまうことを認識した。
そこで本発明は、低階調表示であっても、駆動用トランジスタのしきい値電圧（Ｖｔｈ
）のバラツキの影響が低減された表示装置、及びその駆動方法を提供することを課題とす
る。
上記課題を鑑み本発明は、低階調表示において、従来よりも駆動用トランジスタのゲー
ト・ソース間電圧（Ｖｇｓ）を高くすることを特徴とする。その結果、低階調表示であっ
ても駆動用トランジスタのしきい値電圧（Ｖｔｈ）のバラツキの影響を受けにくくするこ
とができる。このような本発明を達成する一態様として、低階調表示用と、高階調表示用
とで異なる電源線を設け、これら電源線は異なる電位となるように決定する。このとき高
階調表示用の電源線よりも低階調表示用の電源線の電位を高くすることにより、駆動用ト
ランジスタのゲート・ソース間電圧（Ｖｇｓ）を高くすることができる。この場合、所定
の低階調表示を得るため、発光期間（表示期間ともいう）を制御する。このような本発明
を達成する一態様として、駆動用トランジスタと電源線との接続を切断する。このような
画素構成の一態様として、電源線からの電流が発光素子に供給されないようにスイッチが
設けられている。
本発明の表示装置の一態様は、アナログ信号が入力される信号線と、発光素子を駆動す
るための第１のトランジスタ、及び第２のトランジスタと、第２のトランジスタと電源線
との接続を切断するスイッチとを有する。そして、アナログ信号に基づき第１のトランジ
スタを用いて、第１の電源線から発光素子へ電流を供給する。また、アナログ信号に基づ
き第２のトランジスタを用いて、第２の電源線から発光素子へ電流を供給し、所定期間ご
とに、つまり所定期間経過後にスイッチがオフとなる。すなわち、スイッチにより第２の
トランジスタと発光素子との接続を切断する。
本発明により、低階調表示を行うとき、駆動用トランジスタのしきい値電圧（Ｖｔｈ）
のバラツキの影響を低減することができる。その結果、発光素子の輝度バラツキを低減す
ることができる。
また低階調表示において、スイッチによって発光期間を制御することにより、ゲート・
ソース間電圧（Ｖｇｓ）を高くしたことによる輝度上昇を抑えることができ所定の輝度を
得ることができる。
本発明の画素回路を示した図である 本発明の画素回路を示した図である 本発明の画素回路を示した図である 本発明の画素回路を示した図である 本発明の画素回路を示した図である 本発明の画素回路を示した図である 本発明の画素構成を示した図である 本発明の画素回路を有する電子機器を示した図である 階調に対する駆動用トランジスタの電流のバラツキを示すグラフである 本発明のタイミングチャートを示した図である 本発明のタイミングチャートを示した図である 本発明のタイミングチャートを示した図である
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発 明は多くの異な
る態様で実施することが可能であり、本発明の趣旨及びその範囲から 逸脱することなく
その形態及び詳細を様々に変更し得ることは当業者であれば容易に 理解される。従って
、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明
するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、
その繰り返しの説明は省略する。
また以下の実施の形態において、トランジスタはゲート、ソース、ドレインの３端子を
有するが、特にソース電極、ドレイン電極に関しては、トランジスタの構造上、明確に区
別が出来ない。よって、素子間の接続について説明する際は、ソース電極、ドレイン電極
のうち一方を第１の電極、他方を第２の電極と表記する。
（実施の形態１）
本実施の形態では、高階調表示用の駆動用トランジスタ、低階調表示用の駆動用トラン
ジスタを有する画素について説明する。
まず画素構成を、図１を用いて説明する。本実施の形態の画素構成は、アナログ信号が
入力される信号線１０、書き込み用スイッチ（ＳＷ１１）、高階調表示用の第１の駆動用
トランジスタ１２、低階調表示用の第２の駆動用トランジスタ１３、及び発光素子１４を
有する。第１の駆動用トランジスタ及び第２の駆動用トランジスタは、発光素子１４を駆
動する機能を有しており、第１の駆動用トランジスタ及び第２の駆動用トランジスタは、
発光素子に電気的に接続されている。また第１の駆動用トランジスタには第１の電源線１
６が接続され、第２の駆動用トランジスタには、調整用スイッチ（ＳＷ２０）を介して第
２の電源線１７が接続されている。そして例えば、第１の電源線１６は高階調表示用アノ
ード線として機能させ、第２の電源線１７は低階調表示用アノード線として機能させる。
また書き込み用スイッチ１１には、容量素子（Ｃｓ１８）を介して容量線１９が接続さ
れている。なお容量素子１８は、必ずしも設ける必要がない。すなわち、第１及び第２の
駆動用トランジスタのゲート容量が大きく、各トランジスタからのリーク電流が許容範囲
である場合、容量素子を設ける必要はない。また容量線１９は必ずしも設ける必要はない
。例えば、第１の電源線又は第２の電源線が一定電位を有するならば、これらのいずれか
を容量線として用いることができる。
このような画素構成では、高階調表示用の信号線及び低階調表示用の信号線を設ける必
要がなく、開口率の低下を防止できる。
次いで、動作について説明する。
信号線１０にビデオ信号をアナログ信号、つまりアナログ電位で入力する（以下、この
信号をビデオ信号電位と表記する）。高階調表示でのビデオ信号電位は、（高階調表示用
のビデオ信号電位）≦（高階調表示用アノード線の電位−第１の駆動用トランジスタの｜
Ｖｔｈ｜）となるように決定する。このような高階調表示用のビデオ信号電位の決定によ
り、高階調表示では、高階調表示用アノード線から、所定の電流が発光素子に供給される
。また、低階調表示用アノード線からも微少な電流が供給されてしまうことがあるが、通
常無視することができる。
低階調表示でのビデオ信号電位は、（高階調表示用アノード線の電位−第１の駆動用ト
ランジスタの｜Ｖｔｈ｜）＜（低階調表示用のビデオ信号電位）＜（低階調表示用アノー
ド線の電位−第２の駆動用トランジスタの｜Ｖｔｈ｜）となるように決定する。このよう
な低階調表示用のビデオ信号電位の決定により、低階調表示では、低階調表示用アノード
線から、所定の電流が発光素子に供給される。一方、この状態における高階調表示では、
高階調表示用アノード線から、電流は発光素子に供給されない。
このようなビデオ信号電位に基づき、高階調表示では第１の駆動用トランジスタ１２か
ら発光素子１４へ電流が供給される。具体的には、書き込み用スイッチ１１がオンとなる
と、容量素子１８に電荷が蓄積される。その後、第１の駆動用トランジスタ１２のゲート
・ソース間電圧（｜Ｖｇｓ｜）がしきい値電圧（｜Ｖｔｈ｜）を越えると、第１の駆動用
トランジスタ１２がオンとなる。すると第１の電源線から所定の輝度に応じた電流が供給
される。また上述したように、ビデオ信号電圧、アノード線の電圧によっては、低階調表
示用アノード線からも微少な電流が供給されてしまう場合もあるが、通常無視することが
できる。また微少な電流を考慮して、ビデオ信号電圧、アノード線の電圧を決定すること
もできる。
低階調表示においては、第２の駆動用トランジスタ１３から発光素子１４へ電流が供給
される。具体的には、高階調表示と同様に、書き込み用スイッチ１１がオンとなると、容
量素子１８に電荷が蓄積される。その後、第２の駆動用トランジスタ１３のゲート・ソー
ス間電圧（｜Ｖｇｓ｜）がしきい値電圧（｜Ｖｔｈ｜）を越えると、第２の駆動用トラン
ジスタ１３がオンとなる。すると第２の電源線から所定の輝度に応じた電流が供給される
。このようにして発光素子１４が発光する。また容量素子に蓄積された電荷により、書き
込み用スイッチ１１がオフとなっても、発光状態を保持することができる。
低階調表示では、調整用スイッチ２０により、発光期間を短くすることができる。具体
的には、所定期間経過後、調整用スイッチ２０をオフとする。その結果、低階調表示用の
駆動用トランジスタ１３の｜Ｖｇｓ｜をその分高くすることができ、しきい値電圧による
バラツキの影響を低減することができる。例えば、発光期間を１／５にする場合、第２の
駆動用トランジスタ１３には５倍の電流を供給するだけのＶｇｓを印加することができる
。そして、所定の輝度となるように、調整用スイッチ２０をオフとし、発光期間を短くす
る。なお調整用スイッチ２０は、書き込み用スイッチ１１と同じ周波数による線順次走査
により動作させることができる。
本実施の形態において、書き込み用スイッチ１１や調整用スイッチ２０等のスイッチと
して機能するものは、アナログスイッチ等により形成することができる。図４では、スイ
ッチとして機能するものと、画素が有する各トランジスタとに多結晶シリコンを有する薄
膜トランジスタ（ＴＦＴ）を用いる場合の画素回路を示す。
書き込み用スイッチ１１に相当するトランジスタ４０（スイッチング用トランジスタと
も表記する）、及び調整用スイッチ２０に相当するトランジスタ４１が設けられている。
そしてトランジスタ４０はｎチャネル型ＴＦＴとし、トランジスタ４１はｐチャネル型Ｔ
ＦＴとすることができる。なお、トランジスタ４０は、一つの半導体膜に対して複数のゲ
ート電極が設けられるマルチゲート構造、例えば二つのゲート電極が設けられたダブルゲ
ート構造としてもよい。トランジスタ４０のゲートは第１の走査線４２に接続され、トラ
ンジスタ４１のゲートは第２の走査線４３がそれぞれ接続されている。またトランジスタ
１２及び１３はｐチャネル型ＴＦＴとすることができる。
なおＴＦＴの動作領域は、線形領域及び飽和領域に分けることができるが、スイッチと
して機能させるトランジスタ４０及び４１は線形領域とし、発光素子１４を駆動するため
のトランジスタ１２及び１３は飽和領域で動作させると好ましい。
トランジスタとしては、多結晶シリコン薄膜トランジスタ以外に、非晶質シリコン薄膜
トランジスタ、又はその他の薄膜トランジスタを用いることができる。すなわち本実施の
形態では、トランジスタの構成に限定されない。
このような画素において、調整用スイッチに相当するトランジスタ４１がオン、又はオ
フするタイミングを決定する。また調整用スイッチと書き込み用スイッチは、同じ駆動周
波数とすることができ、線順次走査でもよい。そのため、本実施の形態の画素の駆動、つ
まり動作は簡便なものとなる。
図１０には、トランジスタ４０と、トランジスタ４１のタイミングチャートを示す。１
フレーム期間に、トランジスタ４０及びトランジスタ４１にＨｉｇｈ又はＬｏｗの信号が
入力される。本実施の形態では、トランジスタ４１にＬｏｗが入力される期間は、１フレ
ーム期間の３０％とする。すると、低階調表示における発光期間を３０％とすることがで
きる。またトランジスタ４１にＬｏｗが入力される期間は、トランジスタ４０にＨｉｇｈ
が入力される期間の整数倍となるようにすると、同じ駆動周波数とすることができる。
これらスイッチにＨｉｇｈ又はＬｏｗの信号が入力されるタイミングは、図１０に限定
されるものではない。例えば、トランジスタ４０と同時にトランジスタ４１がオンとなっ
てもよい。これは、トランジスタ４０のドライバと、トランジスタ４１のドライバをそれ
ぞれ設けるためである。また、トランジスタ４１にＬｏｗが入力される期間は、図１０に
限定されるものではない。例えば、低階調表示を行う場合、第２の駆動用トランジスタ１
３のゲート・ソース間電圧（｜Ｖｇｓ｜）の大きさに応じて、トランジスタ４１もＬｏｗ
が入力される期間を決定することができる。
このようなトランジスタ４１のオン又はオフにより、低階調表示において、第２の駆動
用トランジスタ１３のゲート・ソース間電圧（｜Ｖｇｓ｜）を大きくする場合であっても
、所定の輝度を得ることができる。
以上、本実施の形態では高階調表示と低階調表示との２つに分ける場合を説明したが、
３つ以上に分けても構わない。例えば、高階調表示用アノード線、中階調表示用アノード
線、低階調表示用アノード線として第１乃至第３の電源線を設け、それらに接続される各
駆動用トランジスタを設けることによって、高階調表示、中階調表示、及び低階調表示の
３つに分けて表示を行うことができる。
本実施の形態により、低階調表示において駆動用トランジスタのゲート・ソース間電圧
（｜Ｖｇｓ｜）をより高めることができるため、バラツキの影響を低減することができる
。さらに、高階調表示用の信号線及び低階調表示用の信号線を別途設ける必要がなく、開
口率の低下を防止できる。
（実施の形態２）
本実施の形態では、上記実施の形態１と異なる画素構成について説明する。
図２に示すように、本実施の形態の画素構成は一つの駆動用トランジスタ２５を有し、
駆動用トランジスタ２５の一方の電極に接続される第１の調整用スイッチ（ＳＷ２０ａ）
、第２の調整用スイッチ（ＳＷ２０ｂ）を有する点が実施の形態１と異なっている。そし
て例えば、第１の電源線１６は高階調表示用アノード線として機能させ、第２の電源線１
７は低階調表示用アノード線として機能させる。その他の画素構成は実施の形態１と同様
であるため説明は省略する。また本実施の形態においても、容量線１９は必ずしも設ける
必要はない。例えば、第１の電源線又は第２の電源線が一定電位を有するならば、これら
のいずれかを容量線として使用することができる。
このような画素構成では、高階調表示用の信号線及び低階調表示用の信号線を設ける必
要がなく、開口率の低下を防止できる。
次いで、動作について説明する。
本実施の形態において、信号線に入力されるビデオ信号電圧の決定は、実施の形態１と
同様である。このようなビデオ信号電圧に基づき、第１の調整用スイッチ（ＳＷ２０ａ）
、第２の調整用スイッチ（ＳＷ２０ｂ）は、高階調表示及び低階調表示のいずれかに応じ
てオン又はオフとなるように決定されている。すなわち第１の調整用スイッチ（ＳＷ２０
ａ）、第２の調整用スイッチ（ＳＷ２０ｂ）は、排他的に切り換わるようになっている。
その結果、駆動用トランジスタ２５が、第１の電源線１６又は第２の電源線１７に接続さ
れるかを選択することができる。この接続が切り換わると、駆動用トランジスタのゲート
・ソース間電圧（｜Ｖｇｓ｜）が切り換わる。そして低階調表示用又は高階調表示用のビ
デオ信号に基づき、発光素子は発光する。なお第１及び第２の調整用スイッチ２０ａ、２
０ｂは、書き込み用スイッチ１１と同じ周波数による線順次走査により動作させることが
できる。
例えば、低階調表示用のビデオ信号が入力される場合、駆動用トランジスタが高階調表
示用の第１の電源線１６に接続されていても、駆動用トランジスタ２５の｜Ｖｇｓ｜が低
いため、電流が流れない。そして、調整用スイッチの切り換えによって低階調表示用の第
２の電源線１７に接続されると、｜Ｖｇｓ｜が高くなるため、電流が流れ、発光素子１４
が発光する。このようにして、低階調表示又は高階調表示を行うことができる。
低階調表示では、第１の調整用スイッチ（ＳＷ２０ａ）、第２の調整用スイッチ（ＳＷ
２０ｂ）の切り換えにより、発光期間を短くすることができる。その結果、低階調表示用
の駆動用トランジスタ２５の｜Ｖｇｓ｜をその分高くすることができ、しきい値電圧によ
るバラツキの影響を低減することができる。
本実施の形態において、書き込み用スイッチ１１や調整用スイッチ２０等のスイッチと
して機能するものはアナログスイッチ等により形成することができる。図５では、スイッ
チとして機能するものと、画素が有する各トランジスタとに多結晶シリコン薄膜トランジ
スタ（ＴＦＴ）を用いる場合の画素回路を示す。
書き込み用スイッチ１１に相当するトランジスタ４０（スイッチング用トランジスタと
も表記する）、及び調整用スイッチ２０ａ、２０ｂに相当するトランジスタ４１ａ、４１
ｂが設けられている。そして、トランジスタ４０はｎチャネル型ＴＦＴ、トランジスタ４
１ａ、及び４１ｂはｐチャネル型ＴＦＴとすることができる。なお、トランジスタ４０は
、一つの半導体膜に対して複数のゲート電極が設けられるマルチゲート構造、例えば二つ
のゲート電極が設けられたダブルゲート構造としてもよい。トランジスタ４０のゲートは
第１の走査線４２に接続され、トランジスタ４１ａ、４１ｂのゲートはそれぞれ第２の走
査線４３ａ、第３の走査線４３ｂに接続されている。なお、トランジスタ４１ａ、４１ｂ
の極性を異ならせることにより、第２の走査線４３ａ、及び第３の走査線４３ｂを共用す
ることができる。その結果、画素の開口率を高めることができる。またトランジスタ２５
はｐチャネル型ＴＦＴとすることができる。
なおＴＦＴの動作領域は、線形領域及び飽和領域に分けることができるが、スイッチと
して機能させるトランジスタ４０、４１ａ、及び４１ｂは線形領域で動作させ、発光素子
１４を駆動するためのトランジスタ２５は飽和領域で動作させると好ましい。
トランジスタとしては、多結晶シリコン薄膜トランジスタや非晶質シリコン薄膜トラン
ジスタ、又はその他の薄膜トランジスタで形成してもよい。すなわち本実施の形態では、
トランジスタの構成に限定されない。
このような画素において、調整用スイッチ２０ａ、２０ｂに相当するトランジスタ４１
ａ、４１ｂがオン、又はオフするタイミングを決定する。例えば、トランジスタ４１ａは
１フレーム期間の９５％がオンとなり、残りの５％ではトランジスタ４１ｂがオンとなる
ように決定することができる。その結果、低階調表示では発光期間を短くすることができ
る。すなわち第２の駆動用トランジスタのゲート・ソース間電圧（Ｖｇｓ）を大きくする
場合であっても、所定の輝度となる低階調表示を行うことができる。
また調整用スイッチと書き込み用スイッチは、同じ駆動周波数とすることができ、線順
次走査でもよい。そのため、本実施の形態の画素の駆動、つまり動作は簡便なものとなる
。
図１１には、トランジスタ４０と、トランジスタ４１ａ、４１ｂのタイミングチャート
を示す。１フレーム期間に、トランジスタ４０及びトランジスタ４１ａ、４１ｂにＨｉｇ
ｈ又はＬｏｗの信号が入力される。本実施の形態では、トランジスタ４１ａ、４１ｂの極
性をｐチャネル型とする場合で説明する。トランジスタ４１ａにＨｉｇｈが入力されるタ
イミングと、トランジスタ４１ｂにＬｏｗが入力されるタイミングは同時である。また図
５に示すようなトランジスタ４１ａ、４１ｂを用いる場合、トランジスタ４１ａ、４１ｂ
には、同時にＨｉｇｈ又はＬｏｗの信号を入力すればよい。また本実施の形態では、トラ
ンジスタ４１ａにＨｉｇｈが入力される期間、及びトランジスタ４１ｂにＬｏｗが入力さ
れる期間は、１フレーム期間の３０％とする。すると、低階調表示における発光期間を３
０％とすることができる。またトランジスタ４１ａ、４１ｂのＨｉｇｈの期間は、トラン
ジスタ４０にＨｉｇｈが入力される期間の整数倍となるようにすると、同じ駆動周波数と
することができる。
これらトランジスタにＨｉｇｈ又はＬｏｗの信号が入力されるタイミングは、図１１に
限定されるものではない。例えば、トランジスタ４０と同時にトランジスタ４１ａへＨｉ
ｇｈの信号、及びトランジスタ４１ｂへＬｏｗの信号を入力してもよい。これは、トラン
ジスタ４０のドライバと、トランジスタ４１ａ、４１ｂのドライバをそれぞれ設けるため
である。また、トランジスタ４１ａにＨｉｇｈが入力される期間は、図１１に限定される
ものではない。例えば、低階調表示を行う場合、駆動用トランジスタ２５のゲート・ソー
ス間電圧（｜Ｖｇｓ｜）の大きさに応じて、トランジスタ４１ａ、４１ｂをオンとする期
間を決定することができる。
以上、本実施の形態では高階調表示と低階調表示との２つに分ける場合を説明したが、
３つ以上に分けても構わない。例えば、高階調表示用アノード線、中階調表示用アノード
線、低階調表示用アノード線として第１乃至第３の電源線を設け、それらに接続される各
調整用スイッチを設けることによって、高階調表示、中階調表示、及び低階調表示の３つ
に分けて表示を行うことができる。
（実施の形態３）
本実施の形態では、上記実施の形態１、２と異なる画素構成について説明する。
図３に示すように、本実施の形態の画素構成は、第１の調整用スイッチ（ＳＷ２０ｃ）
が容量素子１８と電源線２６との間に設けられ、第２の調整用スイッチ（ＳＷ２０ｄ）が
容量素子１８と容量線１９との間に設けられ、トランジスタ２５が電源線２６に接続され
ている点が実施の形態２と異なっている。そして例えば、電源線２６は高階調表示用アノ
ード線として機能させ、容量線１９は低階調表示用アノード線として機能させる。その他
の画素構成は実施の形態２と同様であるため説明は省略する。
本実施の形態の画素構成は、電源線の数が少ないため、開口率を高めることができる。
さらに、高階調表示用の信号線及び低階調表示用の信号線を別途設ける必要がない点は、
実施の形態１及び２と同様である。
このような画素構成におけるビデオ信号電位の決定について説明する。高階調表示用の
ビデオ信号電位は、実施の形態１と同様に（高階調表示用のビデオ信号電位）≦（高階調
表示用アノード線の電位−駆動用トランジスタの｜Ｖｔｈ｜）となるように決定する。
低階調表示用のビデオ信号電位は、（容量線の電位−駆動用トランジスタの｜Ｖｔｈ｜
）＜（電源線の電位−駆動用トランジスタの｜Ｖｔｈ｜）＜（低階調表示用のビデオ信号
電位）となるように決定する。これを条件１と呼ぶ。又は、（電源線の電位−駆動用トラ
ンジスタの｜Ｖｔｈ｜）＜（低階調表示用のビデオ信号電位）＜（容量線の電位−駆動用
トランジスタの｜Ｖｔｈ｜）となるように決定する。これを条件２と呼ぶ。また〔（低階
調表示用のビデオ信号電位）―｛（電源線の電位）−（容量線の電位）〕＜（電源線の電
位）−（駆動用トランジスタの｜Ｖｔｈ｜）となるように決定する。これを条件３と呼ぶ
。このような低階調表示用のビデオ信号電位は、ビデオ信号の書き込み時に、第１の調整
用スイッチ（ＳＷ２０ｃ）又は第２の調整用スイッチ（ＳＷ２０ｄ）のいずれかをオンと
するかによって選択することができる。
低階調表示では、調整用スイッチ２０ｃ、２０ｄにより、発光期間を短くすることがで
きる。同時に、容量線１９と電源線２６との電位差による、調整用スイッチ２０ｃ、２０
ｄの切り換えにより、駆動用トランジスタ２５の｜Ｖｇｓ｜をその分高くすることができ
、しきい値電圧によるバラツキの影響を低減することができる。なお第１及び第２の調整
用スイッチ２０ｃ、２０ｄは、書き込み用スイッチ１１と同じ周波数による線順次走査に
より動作させることができる。
本実施の形態において、書き込み用スイッチ１１や調整用スイッチ２０ｃ、２０ｄ等の
スイッチとして機能するものは、アナログスイッチ等により形成することができる。図６
では、スイッチとして機能するものと、画素が有する各トランジスタとに多結晶シリコン
を有する薄膜トランジスタ（ＴＦＴ）を用いる場合の画素回路を示す。
書き込み用スイッチ１１に相当するトランジスタ４０（スイッチング用トランジスタと
も表記する）、及び調整用スイッチ２０ｃ、２０ｄに相当するトランジスタ４１ａ、４１
ｂが設けられている。そしてトランジスタ４０はｎチャネル型ＴＦＴ、トランジスタ４１
ａ、及び４１ｂはｐチャネル型ＴＦＴとすることができる。なお、トランジスタ４０は、
一つの半導体膜に対して複数のゲート電極が設けられるマルチゲート構造、例えば二つの
ゲート電極が設けられたダブルゲート構造としてもよい。トランジスタ４０のゲートは第
１の走査線４２に接続され、トランジスタ４１ａ、４１ｂのゲートはそれぞれ第２の走査
線４３ｃ、第３の走査線４３ｄに接続されている。なお、トランジスタ４１ａ、４１ｂの
極性を異ならせることにより、第２の走査線４３ｃ、及び第３の走査線４３ｄを共用する
ことができる。その結果、画素の開口率を高めることができる。またトランジスタ２５は
ｐチャネル型ＴＦＴとすることができる。
なおＴＦＴの動作領域は、線形領域及び飽和領域に分けることができるが、スイッチと
して機能させるトランジスタ４０、４１ａ、及び４１ｂは線形領域とし、発光素子１４を
駆動するためのトランジスタ２５は飽和領域で動作させると好ましい。
トランジスタとしては、多結晶シリコン薄膜トランジスタ以外に、非晶質シリコン薄膜
トランジスタ、又はその他の薄膜トランジスタで形成してもよい。すなわち本実施の形態
では、トランジスタの構成に限定されない。
このような画素において、調整用スイッチ２０ｃ、２０ｄに相当するトランジスタ４１
ａ、４１ｂがオン、又はオフするタイミングを決定する。例えば、トランジスタ４１ａは
１フレーム期間の９５％がオンとなり、残りの５％ではトランジスタ４１ｂがオンとなる
ように決定することができる。逆にトランジスタ４１ｂは１フレーム期間の９５％がオン
となり、残りの５％ではトランジスタ４１ａがオンとなるように決定することもできる。
その結果、低階調表示では発光期間を短くすることができる。すなわち第２の駆動用トラ
ンジスタのゲート・ソース間電圧（｜Ｖｇｓ｜）を大きくする場合であっても、所定の輝
度となる低階調表示を行うことができる。
また調整用スイッチと書き込み用スイッチは、同じ駆動周波数とすることができ、線順
次走査でもよい。そのため、本実施の形態の画素の駆動、つまり動作は簡便なものとなる
。
図１２（Ａ）（Ｂ）には、それぞれ条件１、条件２の場合におけるトランジスタ４０と
、トランジスタ４１ｃ、４１ｄのタイミングチャートを示す。図１２（Ａ）（Ｂ）におい
て、１フレーム期間に、トランジスタ４０及びトランジスタ４１ｃ、４１ｄにＨｉｇｈ又
はＬｏｗの信号が入力される。図１２（Ａ）と図１２（Ｂ）は、ビデオ信号書き込み時、
電源線２６と、容量線１９の電位のうち高い電位側に接続されるトランジスタ４１ｃ又は
４１ｄにＬｏｗの信号を入力する点は同様である。すなわち、条件１又は条件２に応じて
、トランジスタ４１ｃ又は４１ｄへＨｉｇｈ又はＬｏｗのどちらかを入力すればよい。
また本実施の形態では、条件１において、トランジスタ４１ｃにＬｏｗが入力される期
間、及びトランジスタ４１ｄにＨｉｇｈが入力される期間は、１フレーム期間の３０％と
する。条件２においては、トランジスタ４１ｃにＨｉｇｈが入力される期間及びトランジ
スタ４１ｄにＬｏｗが入力される期間は、１フレーム期間の３０％とする。すると、低階
調表示における発光期間を３０％とすることができる。またトランジスタ４１ｃにＨｉｇ
ｈが入力される期間は、トランジスタ４０にＨｉｇｈが入力される期間の整数倍となるよ
うに決定すると、同じ駆動周波数とすることができる。
これら各トランジスタにＨｉｇｈ又はＬｏｗの信号が入力されるタイミングは、図１２
（Ａ）（Ｂ）に限定されるものではない。例えば、トランジスタ４０と同時にトランジス
タ４１ｃへＨｉｇｈの信号、及びトランジスタ４１ｄへＬｏｗの信号を入力してもよい。
但し、トランジスタ４０のＨｉｇｈの期間中に、トランジスタ４１ｃ、４１ｄの信号を切
り換えることは難しい。これは、トランジスタ４１ｃ、４１ｄがそれぞれ容量素子１８と
電源線２６、容量素子１８と容量線１９に設けられているためである。具体的には、トラ
ンジスタ４０が選択されている期間に、容量素子１８へビデオ信号電圧に基づく電荷を蓄
積させる時には、トランジスタ４１ｃ、４１ｄのオンオフは固定する必要があるからであ
る。また、トランジスタ４１ｃ、４１ｄにＨｉｇｈが入力される期間は、図１２（Ａ）（
Ｂ）に限定されるものではない。例えば、低階調表示を行う場合、駆動用トランジスタ２
５のゲート・ソース間電圧（｜Ｖｇｓ｜）の大きさに応じて、トランジスタ４１ｃ、４１
ｄをオンとする期間を決定することができる。
以上、本実施の形態では高階調表示と低階調表示との２つに分ける場合を説明したが、
３つ以上に分けても構わない。例えば、第１乃至第２容量線を設け、それらに接続される
各調整用スイッチを設けることによって、高階調表示、中階調表示、及び低階調表示の３
つに分けて表示を行うことができる。
（実施の形態４）
本実施の形態では、発光素子を有する画素構成について説明する。なお本実施の形態で
は、トランジスタとして多結晶シリコンを有する薄膜トランジスタ（ＴＦＴ）を用いる場
合で説明する。
図７（Ａ）に示すように、絶縁表面を有する基板３００に設けられたｐチャネル型の駆
動用ＴＦＴ（トランジスタにＴＦＴを採用）３０１は、半導体膜として結晶性珪素膜を有
することができる。結晶性を有する半導体膜は、レーザ照射や加熱による結晶化処理、或
いはニッケル、チタンなどの金属元素の触媒作用を用いて結晶化処理により形成すること
ができる。レーザ照射を用いる場合、連続発振型のレーザ（ＣＷレーザ）光やパルス発振
型のレーザ（パルスレーザ）光を用いることができる。レーザ光としては、Ａｒレーザ、
Ｋｒレーザ、エキシマレーザ、ＹＡＧレーザ、Ｙ2Ｏ3レーザ、ＹＶＯ4レーザ、ＹＬＦレ
ーザ、ＹＡｌＯ3レーザ、ガラスレーザ、ルビーレーザ、アレキサントライドレーザ、Ｔ
ｉ：サファイヤレーザ、銅蒸気レーザ又は金蒸気レーザのうち一種又は複数種を用いるこ
とができる。このようなレーザ光の基本波、及び基本波の第２高調波から第４高調波のレ
ーザを照射することで、大粒径の結晶を得ることができる。例えば、Ｎｄ:ＹＶＯ4レーザ
（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用い
ることができる。
半導体膜上にはゲート絶縁膜を介してゲート電極及びゲート線が設けられており、ゲー
ト電極下の半導体膜がチャネル形成領域となる。また半導体膜は、ソース領域又はドレイ
ン領域となる不純物領域を有する。不純物領域は、ゲート電極をマスクとして自己整合的
にボロン等の不純物元素を半導体膜に添加して形成することができる。ゲート電極を覆う
ように第１の絶縁膜３１６が設けられており、第１の絶縁膜には不純物領域上にコンタク
トホールが設けられている。コンタクトホールには配線が設けられており、配線はソース
配線及びドレイン配線として機能している。絶縁膜の材料は、有機材料や無機材料を用い
ることができる。有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドア
ミド、レジスト又はベンゾシクロブテン、シロキサン、ポリシラザンを用いることができ
る。なお、シロキサンとは、Ｓｉ−Ｏ−Ｓｉ結合を含む。シロキサンは、シリコン（Ｓｉ
）と酸素（Ｏ）との結合で骨格構造が構成されおり、置換基としては少なくとも水素を含
む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。また置換基として、フル
オロ基を用いてもよい。またさらに置換基として、少なくとも水素を含む有機基と、フル
オロ基とを用いてもよい。またポリシラザンとは、珪素（Ｓｉ）と窒素（Ｎ）の結合を有
するポリマー材料を含む液体材料を出発原料として形成される。無機材料としては、酸化
珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、
窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）（ｘ、ｙ＝１、２・・・）等の酸素、又は窒素
を有する絶縁膜を用いることができる。また、絶縁膜として、これら材料の積層構造を用
いてもよい。特に絶縁膜として、平坦性を高めるために有機材料を形成し、有機材料によ
る水分や酸素の吸収を防止するため、有機材料上に無機材料を形成するとよい。
ドレイン電極と電気的に接続するように、発光素子の第１の電極３１１が設けられてい
る。第１の電極３１１は、発光素子の陽極として機能する。そして、第１の電極３１１を
覆うように第２の絶縁膜が設けられている。第２の絶縁膜３１７は、第１の電極上に開口
部を有する。開口部には、電界発光層３１２が設けられ、電界発光層や第２の絶縁膜を覆
うように発光素子の第２の電極３１３が設けられている。第２の電極は、発光素子の陰極
として機能する。すなわち発光素子は、第１の電極３１１、電界発光層３１２、及び第２
の電極３１３を有する。
電界発光層３１２は、第１の電極３１１側から順に、ＨＩＬ（ホール注入層）、ＨＴＬ
（ホール輸送層）、ＥＭＬ（発光層）、ＥＴＬ（電子輸送層）、ＥＩＬ（電子注入層）の
順に積層されている。代表的には、ＨＩＬとしてＣｕＰｃ、ＨＴＬとしてα−ＮＰＤ、Ｅ
ＴＬとしてＢＣＰ、ＥＩＬとしてＢＣＰ：Ｌｉをそれぞれ用いる。
また、電界発光層３１２として、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の発光を示す材
料を形成することができる。その結果、フルカラー表示を達成することができる。このよ
うな赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の発光を示す材料は、それぞれ蒸着マスクを用
いた蒸着法、又は液滴吐出法（インクジェット法ともいう）などによって選択的に形成す
ればよい。具体的には、ＨＩＬとしてＣｕＰｃやＰＥＤＯＴ、ＨＴＬとしてα−ＮＰＤ、
ＥＴＬとしてＢＣＰやＡｌｑ3、ＥＩＬとしてＢＣＰ：ＬｉやＣａＦ2をそれぞれ用いるこ
とができる。また例えばＥＭＬは、Ｒ、Ｇ、Ｂのそれぞれの発光色に対応したドーパント
（Ｒの場合ＤＣＭ等、Ｇの場合ＤＭＱＤ等）をドープしたＡｌｑ3を用いればよい。
なお電界発光層３１２の構造は、上記積層構造に限定されるものではない。例えば電界
発光層３１２は、単層型、積層型、また層の界面がない混合型のいずれでもよい。またシ
ングレット材料、トリプレット材料、又はそれらを組み合わせた材料を用いることができ
る。例えば、赤色（Ｒ）の発光を示す材料に、トリプレット材料を用い、緑（Ｇ）や青（
Ｂ）の発光を示す材料にシングレット材料を用いることができる。またさらに、低分子材
料、高分子材料及び中分子材料を含む有機材料、電子注入性に優れる酸化モリブデン等に
代表される無機材料、有機材料と無機材料の複合材料のいずれを用いてもよい。
また白色の発光を示す電界発光層を形成する場合、カラーフィルター、又はカラーフィ
ルター及び色変換層などを別途設けてもよい。その結果、フルカラー表示を行なうことが
できる。このカラーフィルターや色変換層は、第２の基板３１５に形成することができ、
形成後、第１の基板と第２の基板とを張り合わせればよい。
また第１の電極３１１と第２の電極３１３は、仕事関数を考慮して材料を選択する。
例えば陽極として機能する第１の電極３１１は、仕事関数の大きい（仕事関数４．０ｅ
Ｖ以上）金属、合金、電気伝導性化合物、及びこれらの混合物などを用いると好ましい。
具体例な材料としては、ＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）、酸化インジウム
に２〜２０%の酸化亜鉛（ＺｎＯ）を混合したＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉ
ｄｅ）の他、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロ
ム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジ
ウム（Ｐｄ）、又は金属材料の窒化物（ＴｉＮ）等を用いることができる。
一方、陰極として機能する第２の電極３１３は、仕事関数の小さい（仕事関数３．８ｅ
Ｖ以下）金属、合金、電気伝導性化合物、及びこれらの混合物などを用いると好ましい。
具体的な材料としては、元素周期律の１族又は２族に属する元素、すなわちＬｉやＣｓ等
のアルカリ金属、及びＭｇ、Ｃａ、Ｓｒ等、及びこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：
Ｌｉ）や化合物（ＬｉＦ、ＣｓＦ、ＣａＦ2）の他、希土類金属を含む遷移金属を用いて
形成することができる。また、第２の電極は透光性を有する必要があるとき、これら金属
、又はこれら金属を含む合金を非常に薄く形成し、ＩＴＯ等の金属（合金を含む）との積
層により形成することもできる。
これら第１の電極３１１、及び第２の電極３１３は蒸着法、スパッタリング法、インク
ジェット法等により形成することができる。
但し画素構成により、第１の電極３１１及び第２の電極３１３のいずれも陽極、又は陰
極となりうる。例えば、駆動用ＴＦＴの極性をｎチャネル型とする場合、第１の電極３１
１を陰極、第２の電極３１３と陽極として機能させる。このように駆動用ＴＦＴをｎチャ
ネル型として形成する場合、画素が有するその他のＴＦＴをｎチャネル型として形成する
ことができる。その結果、ＴＦＴ作製工程を簡略化することができる。
その後第２の電極３１３上に、窒素を含むパッシベーション膜３１４を設けるとよい。
例えば、窒化珪素を設けることができる。またパッシベーション膜として、ダイヤモンド
ライクカーボン（ＤＬＣ）膜を設けてもよい。このようなパッシベーション膜３１４は、
スパッタリング法やＣＶＤ法により形成することができる。パッシベーション膜３１４に
より、劣化の要因となる水分や酸素の侵入を防止することができる。
また第１の基板３００と第２の基板（封止基板）３１５とを張り合わせた後に形成され
る空間には、窒素を封入し、加えて乾燥剤を配置してもよい。また窒素を封入する代わり
に、透光性を有し、吸水性の高い樹脂を充填してもよい。その結果、酸素や水分の侵入を
防ぐこともできる。
さらに第１の基板３００と第２の基板３１５とを張り合わせた後、これら基板の端面を
第１の電極３１１、第２の電極３１３、その他の電極、絶縁膜により覆ってもよい。その
結果、酸素や水分の侵入を防ぐことができる。
またコントラストを高めるため、第１の基板３００の表示領域、又は第２の基板３１５
の表示領域に、偏光板又は円偏光板を設けてもよい。その結果、黒表示の質を高め、コン
トラストを向上させることができる。
このように形成された画素構成を有する表示装置は、信号線から入力されるビデオ信号
に基づき発光する。具体的なビデオ信号は、電圧値を有するアナログ信号であることは上
述の通りである。このスイッチング用ＴＦＴがオンとなっているときにアナログ信号が入
力されると、駆動用ＴＦＴがオンとなり、駆動用ＴＦＴのゲート・ソース間電圧（Ｖｇｓ
）に基づき発光素子は発光する。
例えば第１の電極３１１及び第２の電極３１３に透光性を有する材料を用いた表示装置
は、図７（Ａ）のように、発光素子に対して両方向（矢印方向）に光が射出される。この
ような表示装置は、非発光状態で透光性を有することができる。
また第２の電極３１３に透光性を有する材料を用いた表示装置は、図７（Ｂ）に示すよ
うに光の射出方向が封止基板３１５側のみである。そのため第１の電極３１１は非透光性
を有する材料を用いる。さらに第１の電極３１１は、反射性の高い材料とすると好ましい
。その他の構成は図７（Ａ）と同様であるため説明を省略する。画素が有するトランジス
タによる開口率の低下が懸念される場合、このように封止基板３１５側に出射するとよい
。
また第１の電極３１１に透光性を有する材料を用いた表示装置は、図７（Ｃ）に示すよ
うに光の出射方向が基板３００側のみである。そのため第２の電極３１３は非透光性を有
する材料を用いる。さらに第２の電極３１３は、反射性の高い材料とすると好ましい。そ
の他の構成は図７（Ａ）と同様であるため説明を省略する。
図７（Ｂ）（Ｃ）のように、光の出射方向とならない側に設けられた発光素子の電極に
、反射性の高い導電膜を用いることにより光を有効利用することができる。
本実施の形態において、透光性を有する電極は、非透光性を有する導電膜を、透光性を
有する程度にまで薄く形成し、その上に透光性を有する導電膜、例えばＩＴＯを積層して
得ることもできる。
（実施の形態５）
上記実施の形態で示した画素構成を有する表示装置は、様々な電子機器に適用すること
ができる。電子機器としては、携帯情報端末（携帯電話機、モバイルコンピュータ、携帯
型ゲーム機又は電子書籍等）、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ
、表示ディスプレイ、ナビゲーションシステム等が挙げられる。これら電子機器の具体例
を図８に示す。
図８（Ａ）はディスプレイであり、筐体４００１、音声出力部４００２、表示部４００
３等を含む。本発明の画素構成を有する表示装置を表示部４００３に用いることができる
。その結果、低階調表示であっても駆動用トランジスタのバラツキの影響を抑えた表示を
行うことができる。なお表示装置は、コンピュータ用、ＴＶ放送受信用、広告表示用など
全ての情報表示装置が含まれる。
図８（Ｂ）はモバイルコンピュータであり、本体４１０１、スタイラス４１０２、表示
部４１０３、操作ボタン４１０４、外部インターフェイス４１０５等を含む。本発明の画
素構成を有する表示装置を表示部４１０３に用いることができる。その結果、低階調表示
であっても駆動用トランジスタのバラツキの影響を抑えた表示を行うことができる。
図８（Ｃ）はゲーム機であり、本体４２０１、表示部４２０２、操作ボタン４２０３等
を含む。本発明の画素構成を有する表示装置を表示部４２０２に用いることができる。そ
の結果、低階調表示であっても駆動用トランジスタのバラツキの影響を抑えた表示を行う
ことができる。
図８（Ｄ）は携帯電話機であり、本体４３０１、音声出力部４３０２、音声入力部４３
０３、表示部４３０４、操作スイッチ４３０５、アンテナ４３０６等を含む。本発明の画
素構成を有する表示装置を表示部４３０４に用いることができる。その結果、低階調表示
であっても駆動用トランジスタのバラツキの影響を抑えた表示を行うことができる。
図８（Ｅ）は電子ブックリーダーであり、表示部４４０１等を含む。本発明の画素構成
を有する表示装置を表示部４４０１に用いることができる。その結果、低階調表示であっ
ても駆動用トランジスタのバラツキの影響を抑えた表示を行うことができる。
以上のように、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いること
が可能である。本発明を適用することにより、低階調表示であっても駆動用トランジスタ
のバラツキの影響を抑えた表示を行うことができる電子機器を提供することができる。ま
た、アクティブマトリクス基板の絶縁基板をフレキシブル基板とすることで薄型化や軽量
化を実現することができる。
（参考例）
以下に、６４階調（６ｂｉｔ）表示を行った場合の、駆動用ＴＦＴのバラツキを評価し
た結果を示す。
高階調表示のうち最も高い輝度６３での電流を０．５６μＡ（２００ｃｄ／ｍ2）、駆
動用ＴＦＴのドレイン・ソース間電圧（Ｖｄｓ）を−１５Ｖとした。各試料の駆動用ＴＦ
Ｔの半導体層のチャネル長方向の長さをＬ、チャネル長方向と垂直な方向の長さ（幅）を
ＷとしたときのＬ／Ｗの値を表１に示す。
Figure 0006653354
上記条件において、信号線へビデオ信号電圧を入力し、６４階調（６ｂｉｔ）表示を行
ったときの、駆動用ＴＦＴに流れる電流（Ｉｄｓ）のバラツキを図９に示す。このとき駆
動用ＴＦＴに流れる電流（Ｉｄｓ）のバラツキは、存在割合３σとした。すなわち、バラ
ツキは、バラツキ＝Ｉｄｓ（３σ）／Ｉｄｓ（平均）として求めた。
図９により、低階調表示では、駆動用ＴＦＴに流れる電流（Ｉｄｓ）のバラツキが大き
くなることがわかる。本実験により、発光素子へ微少な電流を供給する低階調表示を行う
場合、駆動用ＴＦＴのバラツキが顕著となってしまうことが認識できる。本実験により、
本発明者らは低階調表示において駆動用トランジスタのバラツキが顕著になることを見出
したのである。

Claims (3)

  1. 画素を有し、
    前記画素は、第１乃至第４トランジスタと、容量素子と、発光素子と、を有し、
    前記発光素子は、陽極と、陰極と、前記陽極と前記陰極との間に発光層と、を有し、
    前記第１のトランジスタは、前記発光素子に電流を供給する機能を有し、
    前記第１のトランジスタのソース又はドレインの一方は、前記陽極と電気的に接続され、
    前記第１のトランジスタのゲートは、前記容量素子の第１の端子と電気的に接続され、
    前記第１のトランジスタのゲートは、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
    前記第２のトランジスタのゲートは、第１の配線と電気的に接続され、
    前記第３のトランジスタのソース又はドレインの一方は、前記容量素子の第２の端子と電気的に接続され、
    前記第３のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのソース又はドレインの他方とは電気的に接続されず、
    前記第３のトランジスタのゲートは、第２の配線と電気的に接続され、
    前記第４のトランジスタのソース又はドレインの一方は、前記容量素子の第２の端子と電気的に接続され、
    前記第４のトランジスタのソース又はドレインの他方は、第３の配線と電気的に接続され、
    前記第４のトランジスタのゲートは、第４の配線と電気的に接続される表示装置。
  2. 画素を有し、
    前記画素は、第１乃至第４トランジスタと、容量素子と、発光素子と、を有し、
    前記発光素子は、陽極と、陰極と、前記陽極と前記陰極との間に発光層と、を有し、
    前記第１のトランジスタは、前記発光素子に電流を供給する機能を有し、
    前記第１のトランジスタのソース又はドレインの一方は、前記陽極と電気的に接続され、
    前記第１のトランジスタのゲートは、前記容量素子の第１の端子と電気的に接続され、
    前記第１のトランジスタのゲートは、前記第２のトランジスタのソース又はドレインの一方と電気的に接続され、
    前記第２のトランジスタのゲートは、第１の配線と電気的に接続され、
    前記第３のトランジスタのソース又はドレインの一方は、前記容量素子の第２の端子と電気的に接続され、
    前記第３のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのソース又はドレインの他方とは電気的に接続されず、
    前記第３のトランジスタのゲートは、第２の配線と電気的に接続され、
    前記第４のトランジスタのソース又はドレインの一方は、前記容量素子の第２の端子と電気的に接続され、
    前記第４のトランジスタのソース又はドレインの他方は、第３の配線と電気的に接続され、
    前記第４のトランジスタのゲートは、第４の配線と電気的に接続され、
    前記第３の配線は、電源線として機能する表示装置。
  3. 表示装置と、
    アンテナ、操作スイッチ、又は外部インターフェイスと、
    を有し、
    前記表示装置は、請求項１及び２に記載の表示装置である電子機器
JP2018103520A 2004-04-28 2018-05-30 表示装置及び電子機器 Active JP6653354B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004134723 2004-04-28
JP2004134723 2004-04-28

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017073411A Division JP6433531B2 (ja) 2004-04-28 2017-04-03 半導体装置及び電子機器

Publications (2)

Publication Number Publication Date
JP2018146976A JP2018146976A (ja) 2018-09-20
JP6653354B2 true JP6653354B2 (ja) 2020-02-26

Family

ID=35186392

Family Applications (8)

Application Number Title Priority Date Filing Date
JP2011095950A Withdrawn JP2011175283A (ja) 2004-04-28 2011-04-22 半導体装置
JP2013000549A Active JP5487330B2 (ja) 2004-04-28 2013-01-07 表示装置及び電子機器
JP2013157367A Active JP5696184B2 (ja) 2004-04-28 2013-07-30 表示装置及び電子機器
JP2014099303A Active JP5764696B2 (ja) 2004-04-28 2014-05-13 表示装置
JP2015045461A Withdrawn JP2015163963A (ja) 2004-04-28 2015-03-09 表示装置及び電子機器
JP2016016856A Expired - Fee Related JP6167194B2 (ja) 2004-04-28 2016-02-01 表示装置及び電子機器
JP2017073411A Active JP6433531B2 (ja) 2004-04-28 2017-04-03 半導体装置及び電子機器
JP2018103520A Active JP6653354B2 (ja) 2004-04-28 2018-05-30 表示装置及び電子機器

Family Applications Before (7)

Application Number Title Priority Date Filing Date
JP2011095950A Withdrawn JP2011175283A (ja) 2004-04-28 2011-04-22 半導体装置
JP2013000549A Active JP5487330B2 (ja) 2004-04-28 2013-01-07 表示装置及び電子機器
JP2013157367A Active JP5696184B2 (ja) 2004-04-28 2013-07-30 表示装置及び電子機器
JP2014099303A Active JP5764696B2 (ja) 2004-04-28 2014-05-13 表示装置
JP2015045461A Withdrawn JP2015163963A (ja) 2004-04-28 2015-03-09 表示装置及び電子機器
JP2016016856A Expired - Fee Related JP6167194B2 (ja) 2004-04-28 2016-02-01 表示装置及び電子機器
JP2017073411A Active JP6433531B2 (ja) 2004-04-28 2017-04-03 半導体装置及び電子機器

Country Status (3)

Country Link
US (5) US7268498B2 (ja)
JP (8) JP2011175283A (ja)
CN (1) CN100505002C (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003150107A (ja) * 2001-11-09 2003-05-23 Sharp Corp 表示装置およびその駆動方法
US7268498B2 (en) 2004-04-28 2007-09-11 Semiconductor Energy Laboratory Co., Ltd. Display device
US7592975B2 (en) * 2004-08-27 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
JP5020815B2 (ja) * 2005-09-30 2012-09-05 エルジー ディスプレイ カンパニー リミテッド 画像表示装置
KR101143009B1 (ko) * 2006-01-16 2012-05-08 삼성전자주식회사 표시 장치 및 그 구동 방법
TWI442368B (zh) 2006-10-26 2014-06-21 Semiconductor Energy Lab 電子裝置，顯示裝置，和半導體裝置，以及其驅動方法
JP5096103B2 (ja) * 2007-10-19 2012-12-12 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 表示装置
US8878756B2 (en) * 2008-02-08 2014-11-04 Sharp Kabushiki Kaisha Pixel circuit including a first switching element section showing a saturation characteristic and a second switching element section showing a linear characteristic and display device including the pixel circuit
JP2009258301A (ja) * 2008-04-15 2009-11-05 Eastman Kodak Co 表示装置
JP5933160B2 (ja) * 2008-12-04 2016-06-08 株式会社半導体エネルギー研究所 表示装置、電子機器及び移動体
JP2010153127A (ja) * 2008-12-24 2010-07-08 Sony Corp 表示装置
JP2010249978A (ja) * 2009-04-14 2010-11-04 Seiko Epson Corp 電気光学装置及びその駆動方法並びに電子機器
KR20120062252A (ko) * 2010-12-06 2012-06-14 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101811341B1 (ko) * 2010-12-09 2017-12-26 삼성디스플레이 주식회사 유기 발광 표시 장치
WO2013008765A1 (en) * 2011-07-08 2013-01-17 Semiconductor Energy Laboratory Co., Ltd. Light-emitting module, light-emitting device, and method for manufacturing the light-emitting module
JP6050054B2 (ja) 2011-09-09 2016-12-21 株式会社半導体エネルギー研究所 半導体装置
US10043794B2 (en) 2012-03-22 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
CN103578391B (zh) * 2012-08-03 2016-02-17 群康科技(深圳)有限公司 显示装置及其影像控制方法
JP6562608B2 (ja) * 2013-09-19 2019-08-21 株式会社半導体エネルギー研究所 電子機器、及び電子機器の駆動方法
CN104486481B (zh) * 2014-11-18 2017-07-25 广东欧珀移动通信有限公司 一种操作设置的共享方法、用户设备以及共享系统
CN110364115B (zh) * 2018-04-11 2022-04-15 伊格尼斯创新公司 具有可控连接部的显示系统
JP7463962B2 (ja) 2018-08-03 2024-04-09 三菱ケミカル株式会社 積層体
CN111292676B (zh) * 2018-11-20 2021-09-07 群创光电股份有限公司 电子装置
CN109754744A (zh) * 2019-03-18 2019-05-14 昆山国显光电有限公司 一种显示面板和显示装置
CN114175137A (zh) * 2019-07-31 2022-03-11 京瓷株式会社 显示装置

Family Cites Families (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10125469A (ja) 1996-10-24 1998-05-15 Tdk Corp 有機ｅｌ発光素子
JPH10255976A (ja) 1997-03-11 1998-09-25 Matsushita Electric Ind Co Ltd 発光素子およびその製造方法
US6229506B1 (en) * 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
JP3830238B2 (ja) 1997-08-29 2006-10-04 セイコーエプソン株式会社 アクティブマトリクス型装置
US6753854B1 (en) * 1999-04-28 2004-06-22 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4092857B2 (ja) * 1999-06-17 2008-05-28 ソニー株式会社 画像表示装置
JP3681580B2 (ja) * 1999-07-09 2005-08-10 株式会社日立製作所 液晶表示装置
JP3733582B2 (ja) 1999-07-22 2006-01-11 セイコーエプソン株式会社 Ｅｌ表示装置
JP2001195016A (ja) 1999-10-29 2001-07-19 Semiconductor Energy Lab Co Ltd 電子装置
US6580094B1 (en) 1999-10-29 2003-06-17 Semiconductor Energy Laboratory Co., Ltd. Electro luminescence display device
TW587239B (en) * 1999-11-30 2004-05-11 Semiconductor Energy Lab Electric device
JP2001176670A (ja) * 1999-12-14 2001-06-29 Morio Taniguchi 光透過型有機エレクトロルミネッセンス素子及びその製造方法
JP4748847B2 (ja) 1999-12-15 2011-08-17 株式会社半導体エネルギー研究所 Ｅｌ表示装置および電気器具
TW511298B (en) 1999-12-15 2002-11-21 Semiconductor Energy Lab EL display device
US7525165B2 (en) 2000-04-17 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
JP4731714B2 (ja) * 2000-04-17 2011-07-27 株式会社半導体エネルギー研究所 発光装置
US7579203B2 (en) 2000-04-25 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP4827313B2 (ja) 2000-04-25 2011-11-30 株式会社半導体エネルギー研究所 発光装置の作製方法
TW531901B (en) * 2000-04-27 2003-05-11 Semiconductor Energy Lab Light emitting device
US6515310B2 (en) 2000-05-06 2003-02-04 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electric apparatus
JP2002033185A (ja) 2000-05-06 2002-01-31 Semiconductor Energy Lab Co Ltd 発光装置および電気器具
JP4683766B2 (ja) 2000-05-22 2011-05-18 株式会社半導体エネルギー研究所 アクティブマトリクス型発光装置
TW536836B (en) 2000-05-22 2003-06-11 Semiconductor Energy Lab Light emitting device and electrical appliance
JP3736399B2 (ja) 2000-09-20 2006-01-18 セイコーエプソン株式会社 アクティブマトリクス型表示装置の駆動回路及び電子機器及び電気光学装置の駆動方法及び電気光学装置
JP4925528B2 (ja) * 2000-09-29 2012-04-25 三洋電機株式会社 表示装置
JP3937789B2 (ja) * 2000-10-12 2007-06-27 セイコーエプソン株式会社 有機エレクトロルミネッセンス素子を含む駆動回路及び電子機器及び電気光学装置
JP2002203687A (ja) * 2000-10-26 2002-07-19 Semiconductor Energy Lab Co Ltd 発光装置
JP4101863B2 (ja) * 2000-11-07 2008-06-18 株式会社半導体エネルギー研究所 発光装置、半導体装置及び電子機器
US7030847B2 (en) 2000-11-07 2006-04-18 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic device
JP2002252089A (ja) 2001-02-26 2002-09-06 Bando Chem Ind Ltd 両面発光型有機エレクトロルミネッセンス素子
JP4202069B2 (ja) 2001-08-10 2008-12-24 株式会社半導体エネルギー研究所 半導体装置及び表示装置
US6876350B2 (en) 2001-08-10 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic equipment using the same
JP4209606B2 (ja) 2001-08-17 2009-01-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN107230450A (zh) 2001-09-21 2017-10-03 株式会社半导体能源研究所 显示装置及其驱动方法
JP4498669B2 (ja) * 2001-10-30 2010-07-07 株式会社半導体エネルギー研究所 半導体装置、表示装置、及びそれらを具備する電子機器
JP2003150107A (ja) * 2001-11-09 2003-05-23 Sharp Corp 表示装置およびその駆動方法
US7042024B2 (en) 2001-11-09 2006-05-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
JP4493905B2 (ja) 2001-11-09 2010-06-30 株式会社半導体エネルギー研究所 発光装置及びその作製方法
KR100940342B1 (ko) 2001-11-13 2010-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 구동방법
JP4485119B2 (ja) * 2001-11-13 2010-06-16 株式会社半導体エネルギー研究所 表示装置
JP2003217839A (ja) 2002-01-22 2003-07-31 Seiko Epson Corp 材料の配置方法、膜形成装置、電気光学装置及びその製造方法、電子装置、並びに電子機器
JP2003323138A (ja) * 2002-02-01 2003-11-14 Seiko Epson Corp 回路基板、電気光学装置、電子機器
JP4024557B2 (ja) * 2002-02-28 2007-12-19 株式会社半導体エネルギー研究所 発光装置、電子機器
KR20040091704A (ko) 2002-03-13 2004-10-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 양면 디스플레이 디바이스
JP2003316321A (ja) 2002-04-25 2003-11-07 Dainippon Printing Co Ltd 表示装置および電子機器
US6792333B2 (en) 2002-06-04 2004-09-14 Semiconductor Energy Laboratory Co., Ltd. Product management method, program for performing product management, and storage medium having recorded the program therein
US7230271B2 (en) 2002-06-11 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Light emitting device comprising film having hygroscopic property and transparency and manufacturing method thereof
KR100489272B1 (ko) 2002-07-08 2005-05-17 엘지.필립스 엘시디 주식회사 유기 전계발광소자 및 그의 구동방법
JP4227770B2 (ja) 2002-07-10 2009-02-18 シャープ株式会社 表示装置およびそれを備えた画像読み取り／表示システム
JP2004102246A (ja) 2002-07-18 2004-04-02 Seiko Epson Corp 電気光学装置、配線基板及び電子機器
JP4001066B2 (ja) 2002-07-18 2007-10-31 セイコーエプソン株式会社 電気光学装置、配線基板及び電子機器
JP2004095551A (ja) 2002-08-09 2004-03-25 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
JP4154960B2 (ja) 2002-08-29 2008-09-24 三菱電機株式会社 半導体装置およびその製造方法
TWI318490B (en) * 2002-08-30 2009-12-11 Semiconductor Energy Lab Current source circuit, display device using the same and driving method thereof
AU2003255995A1 (en) * 2002-09-04 2004-03-29 Koninklijke Philips Electronics N.V. Electroluminescent display devices
JP3949040B2 (ja) 2002-09-25 2007-07-25 東北パイオニア株式会社 発光表示パネルの駆動装置
JP4230746B2 (ja) 2002-09-30 2009-02-25 パイオニア株式会社 表示装置及び表示パネルの駆動方法
KR101017231B1 (ko) * 2002-10-30 2011-02-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
US7327168B2 (en) * 2002-11-20 2008-02-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
EP1598938B1 (en) * 2003-02-28 2013-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
JP4623939B2 (ja) 2003-05-16 2011-02-02 株式会社半導体エネルギー研究所 表示装置
JP4618986B2 (ja) 2003-05-16 2011-01-26 株式会社半導体エネルギー研究所 表示装置
JP4583724B2 (ja) 2003-05-16 2010-11-17 株式会社半導体エネルギー研究所 表示装置
US7928945B2 (en) * 2003-05-16 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
US7268498B2 (en) * 2004-04-28 2007-09-11 Semiconductor Energy Laboratory Co., Ltd. Display device

Also Published As

Publication number Publication date
CN1691118A (zh) 2005-11-02
US20080042947A1 (en) 2008-02-21
US20120305923A1 (en) 2012-12-06
JP2018146976A (ja) 2018-09-20
JP6167194B2 (ja) 2017-07-19
JP2014006535A (ja) 2014-01-16
JP2014207234A (ja) 2014-10-30
CN100505002C (zh) 2009-06-24
US8284130B2 (en) 2012-10-09
JP6433531B2 (ja) 2018-12-05
JP2013101376A (ja) 2013-05-23
JP5696184B2 (ja) 2015-04-08
US20160063913A1 (en) 2016-03-03
JP2017152391A (ja) 2017-08-31
JP5764696B2 (ja) 2015-08-19
JP5487330B2 (ja) 2014-05-07
US20140231808A1 (en) 2014-08-21
JP2015163963A (ja) 2015-09-10
US7268498B2 (en) 2007-09-11
US8878754B2 (en) 2014-11-04
JP2011175283A (ja) 2011-09-08
US9231001B2 (en) 2016-01-05
US9997099B2 (en) 2018-06-12
JP2016128917A (ja) 2016-07-14
US20050242746A1 (en) 2005-11-03

Similar Documents

Publication Publication Date Title
JP6653354B2 (ja) 表示装置及び電子機器
JP7042325B2 (ja) 表示装置
JP6975275B2 (ja) 表示装置
US7388562B2 (en) Display device and driving method of the same
JP4869621B2 (ja) 表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190510

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200127

R150 Certificate of patent or registration of utility model

Ref document number: 6653354

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250