JP6651952B2 - 放電制御装置 - Google Patents

Description

本発明は、電力変換器の入力側の平滑コンデンサに残存する残存電力を放電させる放電制御装置に関する。

上記発明の一例として、特許文献１に記載の発明が挙げられる。特許文献１に記載の電力変換システムの放電装置は、第１電源および第２電源並びに放電制御手段を備えている。第１電源は、キャパシタの電圧を降圧して、放電制御手段によって操作される高電位側のスイッチング素子および低電位側のスイッチング素子のいずれか一方の駆動回路に対する給電電圧を生成する。第２電源は、第１電源を給電手段として、放電制御手段によって操作される高電位側のスイッチング素子および低電位側のスイッチング素子のいずれか他方の駆動回路に対する給電電圧を生成する。放電制御手段は、高電位側のスイッチング素子および低電位側のスイッチング素子の双方をオン状態とすることによりキャパシタの両電極を短絡させて、キャパシタの充電電圧を規定電圧以下に放電制御する。これらにより、特許文献１に記載の発明は、車両が衝突した場合にも、インバータの入力端子に接続されるキャパシタを放電しようとしている。

特開２０１１−２４４５２１号公報

しかしながら、特許文献１に記載の発明では、放電制御手段は、高電位側のスイッチング素子および低電位側のスイッチング素子の双方をオン状態にして、キャパシタを放電させる。つまり、放電時は、通常の運転時と比べて、スイッチング素子の開閉パターンが異なる。そのため、主機（モータジェネレータ）に回生エネルギーが残存している場合には、回生エネルギーの放出に際して、主機（モータジェネレータ）の挙動が不安定になる可能性がある。

本発明は、このような事情に鑑みて為されたものであり、負荷の挙動を不安定にすることなく、電力変換器の入力側の平滑コンデンサに残存する残存電力の放電が可能な放電制御装置を提供することを課題とする。

本発明に係る放電制御装置は、直流電力を平滑する平滑コンデンサと、前記平滑コンデンサの正極側に接続される正極側スイッチング素子と前記平滑コンデンサの負極側に接続される負極側スイッチング素子とが直列接続されている一対のスイッチング素子を複数備え前記平滑コンデンサによって平滑された直流電力を交流電力に変換して負荷に出力する電力変換器と、前記平滑コンデンサに対して前記直流電力の供給が停止されているときに前記平滑コンデンサに残存する残存電力を放電させる放電制御部と、を具備する放電制御装置であって、前記平滑コンデンサの前記残存電力を降圧して、前記複数の正極側スイッチング素子および前記複数の負極側スイッチング素子のうちのいずれか一方の複数のスイッチング素子である放電時操作対象スイッチング素子を駆動させる駆動用電源を供給する放電時駆動用電源供給部を備え、前記放電制御部は、前記放電時駆動用電源供給部から供給される前記駆動用電源を用いて、前記放電時操作対象スイッチング素子のすべてのスイッチング素子を同時に開状態にする全開状態と、前記放電時操作対象スイッチング素子のすべてのスイッチング素子を同時に閉状態にする全閉状態とを交互に繰り返して、前記平滑コンデンサの前記残存電力を放電させる。

本発明に係る放電制御装置によれば、放電制御部は、複数の正極側スイッチング素子および複数の負極側スイッチング素子のうちのいずれか一方の複数のスイッチング素子である放電時操作対象スイッチング素子のすべてのスイッチング素子を同時に開状態にする全開状態と、放電時操作対象スイッチング素子のすべてのスイッチング素子を同時に閉状態にする全閉状態とを交互に繰り返して、平滑コンデンサの残存電力を放電させる。そのため、本発明に係る放電制御装置は、放電時に放電時操作対象スイッチング素子の電気的な開放状態または短絡状態を等価に維持することができる。よって、本発明に係る放電制御装置は、負荷の挙動を不安定にすることなく、電力変換器の入力側の平滑コンデンサに残存する残存電力を放電することができる。

第一実施形態に係り、放電制御装置１０の一例を示す構成図である。 第一実施形態に係り、制御装置７０の一例を示す構成図である。 第一実施形態に係り、放電制御部８０の一例を示す構成図である。 図３の各種信号の経時変化の一例を示すタイミングチャートである。 第二実施形態に係り、放電制御部８０の一例を示す構成図である。 図５の各種信号の経時変化の一例を示すタイミングチャートである。

以下、本発明の実施形態を図面に基づいて説明する。なお、図面は、各実施形態について、共通する箇所には共通の符号が付されており、本明細書では、重複する説明が省略されている。また、一の実施形態で既述されていることは、他の実施形態についても適宜適用することができる。なお、図面は、概念図であり、細部構造の寸法まで規定するものではない。

＜第一実施形態＞
図１に示すように、本実施形態の電力変換システム１は、放電制御装置１０と、直流電源２０と、通常運転時駆動用電源供給部５０と、制御装置７０と、スイッチング素子駆動回路９０とを備える。また、放電制御装置１０は、平滑コンデンサ３０と、電力変換器４０と、放電時駆動用電源供給部６０と、放電制御部８０とを具備する。なお、電力変換器４０には、負荷である回転電機ＭＧが接続されている。

（直流電源２０）
直流電源２０は、直流電力を出力する。直流電源２０は、直流電力を出力することができれば良く、限定されない。直流電源２０は、例えば、鉛蓄電池（バッテリ）、リチウムイオン電池などを用いることができる。また、直流電源２０は、公知の発電機を用いて直流電力を生成することもできる。この場合、直流電源２０は、公知の整流回路および平滑回路などを用いて、発電機が出力する交流電力を整流し平滑して、直流電力を生成することができる。なお、直流電源２０は、後述する低電圧側直流電源ＢＡＴと比べて、高電圧の直流電力を出力する。

また、直流電源２０は、例えば、公知の昇圧コンバータなどを用いて、低電圧の直流電力を昇圧することもできる。この場合、昇圧コンバータとして、例えば、公知のフライバック型のＤＣ／ＤＣコンバータ、フォワード型のＤＣ／ＤＣコンバータなどの絶縁型の昇圧コンバータを用いると好適である。

（平滑コンデンサ３０）
平滑コンデンサ３０は、直流電源２０から出力された直流電力を平滑する。平滑コンデンサ３０は、例えば、電解コンデンサを用いることができる。直流電源２０と平滑コンデンサ３０との間には、開閉器２ＳＷが設けられている。電力変換システム１の通常運転時には、開閉器２ＳＷが閉状態にされる。開閉器２ＳＷが閉状態のときには、直流電源２０の正極側２０ｐと平滑コンデンサ３０の正極側３０ｐとが電気的に導通する。その結果、平滑コンデンサ３０に対して、直流電力の供給が可能になる。直流電源２０から供給された直流電力は、平滑コンデンサ３０によって平滑されてリップルが低減される。

一方、電力変換システム１の停止時または異常時には、開閉器２ＳＷが開状態にされる。開閉器２ＳＷが開状態のときには、直流電源２０の正極側２０ｐと平滑コンデンサ３０の正極側３０ｐとが電気的に遮断される。その結果、平滑コンデンサ３０に対して、直流電力の供給が停止される。なお、直流電源２０の負極側２０ｎおよび平滑コンデンサ３０の負極側３０ｎは、パワーグランド（直流電源２０を含む高電圧側の回路の基準電位）に接続されている。

（電力変換器４０）
図１に示すように、電力変換器４０は、一対のスイッチング素子４１を複数（本実施形態では、三つ）備えており、複数（三つ）の一対のスイッチング素子４１は、フルブリッジ接続されている。電力変換器４０は、平滑コンデンサ３０によって平滑された直流電力を交流電力に変換して負荷である回転電機ＭＧに出力する。複数（三つ）の一対のスイッチング素子４１の各々は、平滑コンデンサ３０の正極側に接続される正極側スイッチング素子４ｘｐと、平滑コンデンサ３０の負極側に接続される負極側スイッチング素子４ｘｎとが直列接続されている。なお、本実施形態の電力変換器４０は、三相の電力変換器であり、ｘは、ｕ、ｖ、ｗのうちのいずれかである。例えば、正極側スイッチング素子４ｕｐは、Ｕ相の正極側スイッチング素子を示しており、負極側スイッチング素子４ｕｎは、Ｕ相の負極側スイッチング素子を示している。

正極側スイッチング素子４ｘｐおよび負極側スイッチング素子４ｘｎは、公知の電力用スイッチング素子を用いることができる。正極側スイッチング素子４ｘｐおよび負極側スイッチング素子４ｘｎは、例えば、公知の絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）などを用いることができる。

図１に示すように、複数（三つ）の正極側スイッチング素子４ｘｐの各々は、制御端子４ｇと、入力端子４ｃと、出力端子４ｅとを備えている。例えば、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）では、制御端子４ｇは、ゲート端子に相当し、入力端子４ｃは、コレクタ端子に相当し、出力端子４ｅは、エミッタ端子に相当する。制御端子４ｇは、後述するスイッチング素子駆動回路９０および制御信号絶縁部７ｐｃを介して、制御装置７０と接続されている。複数（三つ）の正極側スイッチング素子４ｘｐの各々は、制御装置７０から出力される駆動信号に基づいて開閉制御される。なお、同図では、Ｕ相の正極側スイッチング素子４ｕｐの接続状態が示されているが、Ｖ相の正極側スイッチング素子４ｖｐおよびＷ相の正極側スイッチング素子４ｗｐについても同様に接続されている。

制御端子４ｇと出力端子４ｅとの間の電圧を制御電圧Ｖｇｅとする。例えば、制御電圧Ｖｇｅがローレベル（所定電圧値以下の状態）のときには、入力端子４ｃと出力端子４ｅとの間が電気的に遮断された開状態に制御される。一方、制御電圧Ｖｇｅがハイレベル（所定電圧値を超えている状態）のときには、入力端子４ｃと出力端子４ｅとの間が電気的に導通された閉状態に制御される。

複数（三つ）の正極側スイッチング素子４ｘｐの各々は、還流ダイオード（図示略）を備えている。還流ダイオードは、例えば、スイッチング素子のボディダイオード（寄生ダイオード）を用いることができる。また、ボディダイオードの代わりに、還流ダイオードを別途設けて、入力端子４ｃと出力端子４ｅとの間に並列接続することもできる。還流ダイオードは、スイッチング素子が開状態のときに、出力端子４ｅ側から入力端子４ｃ側に向かう電流経路を形成する。これにより、スイッチング素子の開閉に伴って生じる逆電流から当該スイッチング素子を保護することができる。

複数（三つ）の正極側スイッチング素子４ｘｐについて上述したことは、複数（三つ）の負極側スイッチング素子４ｘｎについても同様に言える。また、制御装置７０は、例えば、パルス幅変調（ＰＷＭ：Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）制御によってデューティ比を可変して、当該デューティ比に基づいて、複数（三つ）の一対のスイッチング素子４１の各々のスイッチング素子を開閉制御することができる。

例えば、電力変換器４０は、制御装置７０の指令に基づいて、複数（三つ）の正極側スイッチング素子４ｘｐのうちの一の正極側スイッチング素子４ｘｐと、複数（三つ）の負極側スイッチング素子４ｘｎのうちの一の負極側スイッチング素子４ｘｎとが閉状態にされ、他のスイッチング素子が開状態にされる。閉状態にされる一の正極側スイッチング素子４ｘｐおよび一の負極側スイッチング素子４ｘｎの相（Ｕ相、Ｖ相、Ｗ相）は、異なる。また、閉状態にされるスイッチング素子のうちの少なくとも一方のスイッチング素子は、パルス幅変調（ＰＷＭ）制御される。制御装置７０が閉状態にするスイッチング素子の組み合わせを順に変更することにより、電力変換器４０は、平滑コンデンサ３０によって平滑された直流電力を交流電力に変換することができる。なお、電力変換器４０は、三相の電力変換器に限定されるものではなく、負荷に合わせて任意の相数にすることができる。

図１に示すように、正極側スイッチング素子４ｘｐと負極側スイッチング素子４ｘｎとの間には、出力端子４２ｘが設けられている。出力端子４２ｘと、負荷である回転電機ＭＧの相端子４３ｘとの間は、電力ケーブル４４ｘによって電気的に接続されている。電力ケーブル４４ｘは、電力変換器４０によって変換された交流電力を回転電機ＭＧに給電する。なお、ｘは、ｕ、ｖ、ｗのうちのいずれかである。

回転電機ＭＧは、電動機および発電機のうちの少なくとも一方の機能を備えている。回転電機ＭＧは、例えば、公知のブラシレスの回転電機を用いることができる。また、回転電機ＭＧの三相の電機子コイル（図示略）は、Ｙ結線またはΔ結線で電気的に接続することができる。さらに、各電機子コイルは、分布巻（例えば、同心巻、波巻、重ね巻など）または集中巻などの公知の方法で巻装することができる。また、回転電機ＭＧは、例えば、回転子鉄心の内部に永久磁石が埋め込まれた埋込磁石形とすることができ、回転子鉄心の外周表面に永久磁石が設けられた表面磁石形とすることもできる。例えば、本実施形態の放電制御装置１０を車両用の電力変換システム１に適用する場合（回転電機ＭＧが車両の駆動用電動機、発電機の場合）は、埋込磁石形にすると良い。なお、固定子のスロット数および回転子の磁極数は、限定されない。また、回転電機ＭＧは、三相の回転電機に限定されるものではなく、単相または多相の回転電機であっても良い。さらに、負荷は、交流電力を駆動源とする種々の負荷であり、回転電機ＭＧに限定されるものではない。

（通常運転時駆動用電源供給部５０）
通常運転時駆動用電源供給部５０は、スイッチング素子駆動回路９０に対して、電力変換システム１の通常運転時に駆動用電源を供給する。通常運転時駆動用電源供給部５０は、直流の駆動用電源を供給することができれば良く、限定されない。通常運転時駆動用電源供給部５０は、例えば、公知のフライバック型のＤＣ／ＤＣコンバータ、フォワード型のＤＣ／ＤＣコンバータなどを用いて、直流電力を生成することもできる。図１に示すように、本実施形態では、通常運転時駆動用電源供給部５０は、トランス５１と、駆動用スイッチング素子５２とを備えている。

トランス５１は、一次側に一次巻線５１ａを備え、二次側に二次巻線５１ｂと、二次巻線５１ｃとを備えている。一次巻線５１ａの一端側（巻始め側）は、駆動用スイッチング素子５２を介して、低電圧側直流電源ＢＡＴの負極側ＢＡＴｎと接続されている。一次巻線５１ａの他端側（巻終り側）は、低電圧側直流電源ＢＡＴの正極側ＢＡＴｐと接続されている。低電圧側直流電源ＢＡＴは、既述した直流電源２０と比べて、低電圧の直流電力を出力することができれば良く、限定されない。低電圧側直流電源ＢＡＴは、例えば、鉛蓄電池（バッテリ）、リチウムイオン電池などを用いることができる。なお、低電圧側直流電源ＢＡＴの負極側ＢＡＴｎは、制御グランド（後述する制御装置７０を含む低電圧側の回路の基準電位）と接続されている。制御グランドは、既述したパワーグランドと電気的に絶縁されている。

一次巻線５１ａの巻数および二次巻線５１ｂの巻数は、低電圧側直流電源ＢＡＴの直流電圧と、スイッチング素子駆動回路９０に供給する駆動用電源の直流電圧との変圧比に合わせて設定されている。このことは、二次巻線５１ｃについても同様であり、二次巻線５１ｃの巻数は、二次巻線５１ｂの巻数と同じ巻数に設定されている。トランス５１は、公知の電力用トランスを用いることができ、一次側と二次側とが電気的に絶縁された絶縁トランスを用いると好適である。

駆動用スイッチング素子５２は、一次巻線５１ａと直列接続されており、低電圧側直流電源ＢＡＴの直流電力の供給を断続させる。駆動用スイッチング素子５２は、例えば、既述した絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、電界効果トランジスタ（ＦＥＴ）などを用いることができる。駆動用スイッチング素子５２は、既述した電力変換器４０のスイッチング素子と同様にして、開状態または閉状態に開閉制御される。駆動用スイッチング素子５２は、開状態と閉状態とを交互に繰り返すことにより、低電圧側直流電源ＢＡＴの直流電力の供給を断続させることができる。

通常運転時駆動用電源供給部５０は、例えば、擬似共振型（ＲＣＣ：Ｒｉｎｇｉｎｇ Ｃｈｏｋｅ Ｃｏｎｖｅｒｔｅｒ）のＤＣ／ＤＣコンバータを用いることができる。擬似共振型のＤＣ／ＤＣコンバータは、トランス５１の一次巻線５１ａのインダクタンスと、駆動用スイッチング素子５２の静電容量（寄生容量）とによる共振現象を利用して、自励発振を行う。なお、通常運転時駆動用電源供給部５０は、他励式であっても良い。

また、フライバック型のＤＣ／ＤＣコンバータは、駆動用スイッチング素子５２が閉状態のときに、トランス５１のコアに電磁エネルギーを蓄える。そして、駆動用スイッチング素子５２が閉状態から開状態に切り替わると、トランス５１の一次側から二次側に電力が伝えられる。なお、フォワード型のＤＣ／ＤＣコンバータは、駆動用スイッチング素子５２が閉状態のときにトランス５１の一次側から二次側に電力が伝えられる。同図では、一次巻線５１ａ、二次巻線５１ｂおよび二次巻線５１ｃの巻始め位置が、それぞれ黒丸で示されている。

トランス５１の二次側（二次巻線５１ｂ）には、ダイオード５１ｄとコンデンサ９１ａとを備える整流回路が設けられている。具体的には、二次巻線５１ｂの一端側（巻始め側）には、ダイオード５１ｄのアノード側が接続され、ダイオード５１ｄのカソード側は、正極側スイッチング素子駆動回路９１のコンデンサ９１ａの正極側に接続されている。コンデンサ９１ａの負極側は、二次巻線５１ｂの他端側（巻終り側）に接続されている。ダイオード５１ｄは、公知の整流ダイオードを用いることができ、コンデンサ９１ａは、公知の電解コンデンサを用いることができる。二次巻線５１ｂから出力された交流電力は、整流回路によって整流および平滑されて直流電力が生成される。生成された直流電力は、正極側スイッチング素子駆動回路９１に供給される。

トランス５１の二次側（二次巻線５１ｃ）には、ダイオード５１ｅとコンデンサ９３ａとを備える整流回路が設けられている。ダイオード５１ｅは、上述したダイオード５１ｄに相当し、コンデンサ９３ａは、上述したコンデンサ９１ａに相当する。二次巻線５１ｂと同様に、二次巻線５１ｃから出力された交流電力は、整流回路によって整流および平滑されて直流電力が生成される。生成された直流電力は、負極側スイッチング素子駆動回路９２の通常運転時スイッチング素子駆動回路９３に供給される。

（放電時駆動用電源供給部６０）
既述したように、電力変換システム１の停止時または異常時には、開閉器２ＳＷが開状態にされる。その結果、平滑コンデンサ３０に対して、直流電力の供給が停止される。しかしながら、直流電源２０は、低電圧側直流電源ＢＡＴと比べて、高電圧であり、電力変換システム１の停止時または異常時には、平滑コンデンサ３０に残存する直流電力を放電させることが好ましい。本実施形態では、放電制御部８０は、放電時駆動用電源供給部６０から供給される駆動用電源を用いて、平滑コンデンサ３０に残存する直流電力を放電させる。

放電時駆動用電源供給部６０は、電力変換システム１の停止時または異常時に、放電時スイッチング素子駆動回路９４に対して駆動用電源を供給する。具体的には、放電時駆動用電源供給部６０は、平滑コンデンサ３０の残存電力を降圧して、放電時操作対象スイッチング素子を駆動させる駆動用電源を供給する。放電時操作対象スイッチング素子は、複数（本実施形態では、三つ）の正極側スイッチング素子４ｘｐおよび複数（本実施形態では、三つ）の負極側スイッチング素子４ｘｎのうちのいずれか一方の複数のスイッチング素子をいう。放電時操作対象スイッチング素子は、複数（三つ）の負極側スイッチング素子４ｘｎであると好適である。図１に示すように、本実施形態では、複数（三つ）の負極側スイッチング素子４ｕｎ，４ｖｎ，４ｗｎを放電時操作対象スイッチング素子４０ｎとし、複数（三つ）の正極側スイッチング素子４ｕｐ，４ｖｐ，４ｗｐを放電時操作非対象スイッチング素子４０ｐとする。

放電時駆動用電源供給部６０は、平滑コンデンサ３０の残存電力を降圧して直流電力を生成することができれば良く、限定されない。放電時駆動用電源供給部６０は、例えば、公知のリニアレギュレータ、降圧型チョッパなどの非絶縁型の降圧コンバータを用いることができる。また、放電時駆動用電源供給部６０は、通常運転時駆動用電源供給部５０で既述したフライバック型のＤＣ／ＤＣコンバータなどを用いることもできる。この場合、トランスは、一次側と二次側とが電気的に絶縁されている必要はない。

図１に示すように、放電時駆動用電源供給部６０は、平滑コンデンサ３０に対して並列接続されている。また、放電時駆動用電源供給部６０は、後述する第三フォトカプラ７ｐｃ３を介して、制御装置７０と接続されている。放電時駆動用電源供給部６０は、制御装置７０の指令に基づいて、平滑コンデンサ３０の残存電力を降圧して直流電力を生成する。生成された直流電力は、放電時スイッチング素子駆動回路９４のコンデンサ９４ａおよび放電制御部８０に供給される。

（制御装置７０）
制御装置７０は、電力変換器４０を含む電力変換システム１を制御する。図２に示すように、制御装置７０は、公知の中央演算装置７０ａ、記憶装置７０ｂおよび入出力インターフェース７０ｃを備えており、これらは、バス７０ｄを介して接続されている。

中央演算装置７０ａは、ＣＰＵ：Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔであり、種々の演算処理を行うことができる。記憶装置７０ｂは、第一記憶装置７０ｂ１および第二記憶装置７０ｂ２を備えている。第一記憶装置７０ｂ１は、読み出しおよび書き込み可能な揮発性の記憶装置（ＲＡＭ：Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）であり、第二記憶装置７０ｂ２は、読み出し専用の不揮発性の記憶装置（ＲＯＭ：Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）である。例えば、中央演算装置７０ａは、第二記憶装置７０ｂ２に記憶されている電力変換器４０の駆動制御プログラムを第一記憶装置７０ｂ１に読み出して、駆動制御プログラムを実行する。中央演算装置７０ａは、入出力インターフェース７０ｃを介して、電力変換器４０に駆動信号を出力する。また、平滑コンデンサ３０を放電させる際には、中央演算装置７０ａは、入出力インターフェース７０ｃを介して、放電時駆動用電源供給部６０、放電制御部８０および負極側スイッチング素子駆動回路９２に対して指令を送出する。

図１に示すように、制御装置７０は、制御信号絶縁部７ｐｃを備えている。制御信号絶縁部７ｐｃは、制御装置７０を含む低電圧側の回路と、直流電源２０を含む高電圧側の回路とを電気的に絶縁する。制御信号絶縁部７ｐｃは、例えば、公知のフォトカプラを用いることができる。制御信号絶縁部７ｐｃは、第一フォトカプラ７ｐｃ１と、第二フォトカプラ７ｐｃ２と、第三フォトカプラ７ｐｃ３とを備えている。第一フォトカプラ７ｐｃ１の入力側は、制御装置７０と接続されており、第一フォトカプラ７ｐｃ１の出力側は、正極側スイッチング素子駆動回路９１と接続されている。第二フォトカプラ７ｐｃ２の入力側は、制御装置７０と接続されており、第二フォトカプラ７ｐｃ２の出力側は、負極側スイッチング素子駆動回路９２の通常運転時スイッチング素子駆動回路９３と接続されている。第三フォトカプラ７ｐｃ３の入力側は、制御装置７０と接続されており、第三フォトカプラ７ｐｃ３の出力側は、放電時駆動用電源供給部６０、放電制御部８０および負極側スイッチング素子駆動回路９２と接続されている。

制御装置７０は、電力変換システム１の通常運転時には、開閉器２ＳＷを閉状態にする。また、制御装置７０は、駆動用スイッチング素子５２を開閉制御して、通常運転時駆動用電源供給部５０を駆動制御する。これにより、通常運転時駆動用電源供給部５０は、正極側スイッチング素子駆動回路９１に直流電力を供給し、負極側スイッチング素子駆動回路９２の通常運転時スイッチング素子駆動回路９３に直流電力を供給する。

制御装置７０は、電力変換器４０の駆動制御プログラムに基づいて、電力変換器４０の駆動信号を生成する。生成されたＵ相の正極側スイッチング素子４ｕｐの駆動信号は、第一フォトカプラ７ｐｃ１および正極側スイッチング素子駆動回路９１を介して、Ｕ相の正極側スイッチング素子４ｕｐの制御端子４ｇに付与される。Ｖ相の正極側スイッチング素子４ｖｐおよびＷ相の正極側スイッチング素子４ｗｐについても同様である。

生成されたＵ相の負極側スイッチング素子４ｕｎの駆動信号は、第二フォトカプラ７ｐｃ２および負極側スイッチング素子駆動回路９２の通常運転時スイッチング素子駆動回路９３を介して、Ｕ相の負極側スイッチング素子４ｕｎの制御端子４ｇに付与される。Ｖ相の負極側スイッチング素子４ｖｎおよびＷ相の負極側スイッチング素子４ｗｎについても同様である。このようにして、電力変換器４０は、電力変換システム１の通常運転時に、制御装置７０によって駆動制御される。

制御装置７０は、電力変換システム１の停止時または異常時には、開閉器２ＳＷを開状態にする。また、制御装置７０は、第三フォトカプラ７ｐｃ３を介して、放電時駆動用電源供給部６０に対して、直流電力の生成を指令する。具体的には、制御装置７０は、図１に示す第三フォトカプラ７ｐｃ３のフォトダイオードのアノードとカソードとの間の端子間電圧をローレベル（所定電圧値以下の状態）にする。これにより、第三フォトカプラ７ｐｃ３のフォトトランジスタは、コレクタとエミッタとの間が電気的に遮断された開状態になる。

第三フォトカプラ７ｐｃ３のフォトトランジスタのコレクタは、抵抗器（図示略）を介してプルアップされており、フォトトランジスタは、コレクタとエミッタとの間の端子間電圧がハイレベル（所定電圧値を超えている状態）になる。放電時駆動用電源供給部６０は、第三フォトカプラ７ｐｃ３のフォトトランジスタのコレクタとエミッタとの間の端子間電圧がハイレベル（所定電圧値を超えている状態）のときに、平滑コンデンサ３０の残存電力を降圧して直流電力を生成する。生成された直流電力は、放電時スイッチング素子駆動回路９４のコンデンサ９４ａおよび放電制御部８０に供給される。

なお、電力変換システム１に異常が生じたときには、制御装置７０からの指令がなくても、開閉器２ＳＷを開状態にして、第三フォトカプラ７ｐｃ３のフォトトランジスタを開状態にすると好適である。例えば、開閉器２ＳＷは、常開型の開閉器を用いると良い。この場合、制御装置７０からの指令がないときには、開閉器２ＳＷは、開状態になる。また、第三フォトカプラ７ｐｃ３は、制御装置７０からの指令がないときには、フォトダイオードのアノードとカソードとの間の端子間電圧がローレベル（所定電圧値以下の状態）になり、第三フォトカプラ７ｐｃ３のフォトトランジスタは、開状態になる。その結果、第三フォトカプラ７ｐｃ３のフォトトランジスタのコレクタとエミッタとの間の端子間電圧がハイレベル（所定電圧値を超えている状態）になる。

（放電制御部８０）
放電制御部８０は、平滑コンデンサ３０に対して直流電力の供給が停止されているときに、平滑コンデンサ３０に残存する残存電力を放電させる。図３に示すように、放電制御部８０は、発振器８１と、抵抗器８２と、コンデンサ８３と、ＮＯＴ素子８４と、ＮＡＮＤ素子８５とを備えている。発振器８１は、一定の周波数でクロック信号（矩形波信号）を出力することができれば良く、限定されない。発振器８１は、例えば、水晶振動子などの公知の発振器（オシレータ）を用いることができる。また、発振器８１は、例えば、マルチバイブレータなどの公知の発振回路を用いて構成しても良い。発振器８１のクロック信号の周波数およびデューティ比は、限定されない。クロック信号の周波数は、例えば、通常運転時の電力変換器４０のキャリア周波数と同程度にすることができる。また、クロック信号のデューティ比は、例えば、５０％にすることができる。

発振器８１の出力側は、抵抗器８２の一端側と接続されており、抵抗器８２の他端側は、コンデンサ８３の一端側と接続されている。コンデンサ８３の他端側は、パワーグランド（直流電源２０を含む高電圧側の回路の基準電位）と接続されている。抵抗器８２およびコンデンサ８３は、発振器８１から出力されるクロック信号（矩形波信号）を遅延させる遅延回路を構成している。遅延回路は、当該信号を遅延させることができれば良く、上述した構成に限定されるものではない。抵抗器８２の他端側およびコンデンサ８３の一端側は、ＮＯＴ素子８４の入力側と接続されており、ＮＯＴ素子８４の出力側は、ＮＡＮＤ素子８５の第二入力端子８５ｂと接続されている。ＮＡＮＤ素子８５の第一入力端子８５ａは、発振器８１の出力側と接続されている。ＮＡＮＤ素子８５の出力端子８５ｃから出力される出力信号は、放電制御部８０の出力信号になる。なお、ＮＯＴ素子８４およびＮＡＮＤ素子８５は、公知の論理素子を用いることができる。

放電制御部８０は、図１に示す第三フォトカプラ７ｐｃ３のフォトトランジスタのコレクタとエミッタとの間の端子間電圧がハイレベル（所定電圧値を超えている状態）になると、発振器８１がクロック信号（矩形波信号）の出力を開始する。一方、第三フォトカプラ７ｐｃ３のフォトトランジスタのコレクタとエミッタとの間の端子間電圧がローレベル（所定電圧値以下の状態）になると、発振器８１は、クロック信号（矩形波信号）の出力を停止する。放電制御部８０による制御の詳細は、後述する。

（スイッチング素子駆動回路９０）
図１に示すように、スイッチング素子駆動回路９０は、正極側スイッチング素子駆動回路９１と、負極側スイッチング素子駆動回路９２とを備えている。正極側スイッチング素子駆動回路９１は、コンデンサ９１ａと、駆動信号出力部９１ｂとを備えている。既述したように、コンデンサ９１ａには、通常運転時駆動用電源供給部５０から直流電力が供給される。駆動信号出力部９１ｂは、通常運転時駆動用電源供給部５０から供給された直流電力を用いて、Ｕ相の正極側スイッチング素子４ｕｐの駆動信号を生成し出力する。当該駆動信号は、制御装置７０によって生成され第一フォトカプラ７ｐｃ１を介して入力される駆動信号に基づいて生成される。Ｕ相の正極側スイッチング素子４ｕｐの駆動信号は、正極側抵抗器９１ｒを介して、Ｕ相の正極側スイッチング素子４ｕｐの制御端子４ｇに付与される。Ｖ相の正極側スイッチング素子４ｖｐおよびＷ相の正極側スイッチング素子４ｗｐについても同様である。

負極側スイッチング素子駆動回路９２は、マルチプレクサ９２ｍと、通常運転時スイッチング素子駆動回路９３と、放電時スイッチング素子駆動回路９４とを備えている。マルチプレクサ９２ｍは、公知のマルチプレクサを用いることができる。通常運転時スイッチング素子駆動回路９３は、コンデンサ９３ａと、駆動信号出力部９３ｂとを備えている。既述したように、コンデンサ９３ａには、通常運転時駆動用電源供給部５０から直流電力が供給される。駆動信号出力部９３ｂは、通常運転時駆動用電源供給部５０から供給された直流電力を用いて、Ｕ相の負極側スイッチング素子４ｕｎの駆動信号を生成し出力する。当該駆動信号は、制御装置７０によって生成され第二フォトカプラ７ｐｃ２を介して入力される駆動信号に基づいて生成される。駆動信号出力部９３ｂの出力側は、マルチプレクサ９２ｍの一方の入力端子と接続されており、駆動信号出力部９３ｂによって生成された駆動信号が入力可能になっている。

放電時スイッチング素子駆動回路９４は、コンデンサ９４ａと、駆動信号出力部９４ｂとを備えている。既述したように、コンデンサ９４ａには、放電時駆動用電源供給部６０から直流電力が供給される。駆動信号出力部９４ｂは、放電時駆動用電源供給部６０から供給された直流電力を用いて、Ｕ相の負極側スイッチング素子４ｕｎの駆動信号を生成し出力する。当該駆動信号は、放電制御部８０の出力信号に基づいて生成される。駆動信号出力部９４ｂの出力側は、マルチプレクサ９２ｍの他方の入力端子と接続されており、駆動信号出力部９４ｂによって生成された駆動信号が入力可能になっている。

マルチプレクサ９２ｍの制御端子は、第三フォトカプラ７ｐｃ３の出力側と接続されており、第三フォトカプラ７ｐｃ３のフォトトランジスタのコレクタとエミッタとの間の端子間電圧に応じて、通常運転時スイッチング素子駆動回路９３の駆動信号出力部９３ｂの出力または放電時スイッチング素子駆動回路９４の駆動信号出力部９４ｂの出力が選択可能になっている。

具体的には、第三フォトカプラ７ｐｃ３のフォトトランジスタのコレクタとエミッタとの間の端子間電圧がローレベル（所定電圧値以下の状態）のときには、通常運転時スイッチング素子駆動回路９３の駆動信号出力部９３ｂの出力が選択される。一方、第三フォトカプラ７ｐｃ３のフォトトランジスタのコレクタとエミッタとの間の端子間電圧がハイレベル（所定電圧値を超えている状態）のときには、放電時スイッチング素子駆動回路９４の駆動信号出力部９４ｂの出力が選択される。このようにして、Ｕ相の負極側スイッチング素子４ｕｎの駆動信号は、マルチプレクサ９２ｍおよび負極側抵抗器９２ｒを介して、Ｕ相の負極側スイッチング素子４ｕｎの制御端子４ｇに付与される。Ｕ相の負極側スイッチング素子４ｕｎについて既述したことは、Ｖ相の負極側スイッチング素子４ｖｎおよびＷ相の負極側スイッチング素子４ｗｎについても同様である。

（放電制御部８０による制御）
放電制御部８０は、平滑コンデンサ３０に対して直流電力の供給が停止されているときに、平滑コンデンサ３０に残存する残存電力を放電させる。具体的には、放電制御部８０は、放電時操作対象スイッチング素子４０ｎのすべてのスイッチング素子を同時に開状態にする全開状態と、放電時操作対象スイッチング素子４０ｎのすべてのスイッチング素子を同時に閉状態にする全閉状態とを交互に繰り返して、平滑コンデンサ３０の残存電力を放電させる。

図３は、図１に示す放電制御部８０、放電時スイッチング素子駆動回路９４の駆動信号出力部９４ｂ、負極側抵抗器９２ｒおよびＵ相の負極側スイッチング素子４ｕｎを抜き出したものであり、第三フォトカプラ７ｐｃ３からＵ相の負極側スイッチング素子４ｕｎまでの回路構成例を示している。なお、図３に示す第三フォトカプラ７ｐｃ３の出力は、図１に示す第三フォトカプラ７ｐｃ３のフォトトランジスタのコレクタとエミッタとの間の端子間電圧に相当する。

図４は、図３の各種信号の経時変化の一例を示すタイミングチャートである。曲線Ｌ１１は、発振器８１の出力の経時変化の一例を示している。曲線Ｌ１２は、ＮＡＮＤ素子８５の第二入力端子８５ｂの経時変化の一例を示している。曲線Ｌ１３は、駆動信号出力部９４ｂの出力の経時変化の一例を示している。曲線Ｌ１４は、Ｕ相の負極側スイッチング素子４ｕｎの制御電圧Ｖｇｅの経時変化の一例を示している。縦軸は、いずれも電圧を示している。また、Ｌｏは、電圧がローレベル（所定電圧値以下の状態）であることを示し、Ｈｉは、電圧がハイレベル（所定電圧値を超えている状態）であることを示している。横軸は、いずれも時刻を示している。

なお、図４では、図１に示す第三フォトカプラ７ｐｃ３のフォトトランジスタのコレクタとエミッタとの間の端子間電圧は、ハイレベル（所定電圧値を超えている状態）になっており、放電時駆動用電源供給部６０は、制御装置７０から平滑コンデンサ３０の残存電力を降圧して直流電力を生成する指令を受けているものとする。また、放電制御部８０は、制御装置７０から平滑コンデンサ３０に残存する残存電力を放電させる指令を受けているものとする。

図４の曲線Ｌ１４に示すように、Ｕ相の負極側スイッチング素子４ｕｎの制御電圧Ｖｇｅは、時刻ｔ１１まではハイレベル（所定電圧値を超えている状態）である。そのため、放電時駆動用電源供給部６０および放電時スイッチング素子駆動回路９４の駆動信号出力部９４ｂを介して、Ｕ相の負極側スイッチング素子４ｕｎの制御端子４ｇに、平滑コンデンサ３０の残存電力が供給される。

曲線Ｌ１１に示すように、時刻ｔ１１において、発振器８１のクロック信号（矩形波信号）がローレベル（所定電圧値以下の状態）からハイレベル（所定電圧値を超えている状態）に切り替わる。これにより、曲線Ｌ１３に示すように、駆動信号出力部９４ｂの出力は、ハイレベル（所定電圧値を超えている状態）からローレベル（所定電圧値以下の状態）に切り替わる。その結果、曲線Ｌ１４に示すように、Ｕ相の負極側スイッチング素子４ｕｎの制御電圧Ｖｇｅは、次第に低下して、時刻ｔ１２において、ローレベル（所定電圧値以下の状態）になる。時刻ｔ１１から時刻ｔ１２までの時間において、Ｕ相の負極側スイッチング素子４ｕｎの制御端子４ｇに蓄積された平滑コンデンサ３０の残存電力は、放電時スイッチング素子駆動回路９４の駆動信号出力部９４ｂを介して放電される。

曲線Ｌ１２に示すように、時刻ｔ１２において、ＮＡＮＤ素子８５の第二入力端子８５ｂは、ハイレベル（所定電圧値を超えている状態）からローレベル（所定電圧値以下の状態）に切り替わる。この変化は、上述した時刻ｔ１１における発振器８１のクロック信号（矩形波信号）の立ち上りが、抵抗器８２およびコンデンサ８３によって構成される遅延回路によって遅延され、ＮＯＴ素子８４によって反転されてＮＡＮＤ素子８５の第二入力端子８５ｂに入力されることによって生じる。

これにより、曲線Ｌ１３に示すように、時刻ｔ１２において、駆動信号出力部９４ｂの出力は、ローレベル（所定電圧値以下の状態）からハイレベル（所定電圧値を超えている状態）に切り替わる。曲線Ｌ１４に示すように、Ｕ相の負極側スイッチング素子４ｕｎの制御電圧Ｖｇｅは、次第に増加して、放電時駆動用電源供給部６０および放電時スイッチング素子駆動回路９４の駆動信号出力部９４ｂを介して、Ｕ相の負極側スイッチング素子４ｕｎの制御端子４ｇに平滑コンデンサ３０の残存電力が供給される。上述した制御が、以降、繰り返される。

Ｕ相の負極側スイッチング素子４ｕｎについて既述したことは、Ｖ相の負極側スイッチング素子４ｖｎおよびＷ相の負極側スイッチング素子４ｗｎについても同様に言える。さらに、これらのスイッチング素子を開状態にするタイミングは一致しており、これらのスイッチング素子を閉状態にするタイミングは一致している。

また、放電時操作対象スイッチング素子４０ｎの制御電圧Ｖｇｅがハイレベル（所定電圧値を超えている状態）のときには、入力端子４ｃと出力端子４ｅとの間が電気的に導通された閉状態になる。そのため、負荷（本実施形態では、回転電機ＭＧ）にエネルギー（例えば、回生エネルギーなど）が残存している場合には、当該エネルギーが放出される。当該エネルギーは、放電時操作対象スイッチング素子４０ｎを介して放出される。なお、放電時操作対象スイッチング素子が複数（三つ）の正極側スイッチング素子４ｘｐの場合には、複数（三つ）の正極側スイッチング素子４ｘｐと、複数（三つ）の負極側スイッチング素子４ｘｎの各還流ダイオード（図示略）とを介して放出される。

本実施形態の放電制御装置１０によれば、放電制御部８０は、放電時操作対象スイッチング素子４０ｎのすべてのスイッチング素子を同時に開状態にする全開状態と、放電時操作対象スイッチング素子４０ｎのすべてのスイッチング素子を同時に閉状態にする全閉状態とを交互に繰り返して、平滑コンデンサ３０の残存電力を放電させる。そのため、本実施形態の放電制御装置１０は、放電時に放電時操作対象スイッチング素子４０ｎの電気的な開放状態または短絡状態を等価に維持することができる。よって、本実施形態の放電制御装置１０は、負荷（本実施形態では、回転電機ＭＧ）の挙動を不安定にすることなく、電力変換器４０の入力側の平滑コンデンサ３０に残存する残存電力を放電することができる。

また、本実施形態の放電制御装置１０によれば、放電制御部８０は、放電時操作対象スイッチング素子４０ｎの各々のスイッチング素子の制御電圧Ｖｇｅの充放電によって、平滑コンデンサ３０に残存する残存電力を放電させることができる。そのため、本実施形態の放電制御装置１０は、特許文献１に記載の発明と比べて、平滑コンデンサ３０に残存する残存電力を放電させる際の放電電流が過大にならず、放電電流の制御を簡素化することができる。

さらに、特許文献１に記載の発明では、放電時に第１電源および第２電源の両方の電源（高電位側のスイッチング素子および低電位側のスイッチング素子の両方を駆動させる電源）が必要になる。そのため、放電時に駆動用電源を供給する電源装置が大型化する可能性があり、製造コストの上昇を招く可能性がある。本発明に係る放電制御装置１０によれば、放電時駆動用電源供給部６０は、平滑コンデンサ３０の残存電力を降圧して、放電時操作対象スイッチング素子を駆動させる駆動用電源を供給する。放電時操作対象スイッチング素子は、複数（三つ）の正極側スイッチング素子４ｘｐおよび複数（三つ）の負極側スイッチング素子４ｘｎのうちのいずれか一方の複数のスイッチング素子である。そのため、本実施形態の放電制御装置１０は、正極側スイッチング素子４ｘｐおよび負極側スイッチング素子４ｘｎの両方のスイッチング素子を用いて平滑コンデンサ３０に残存する残存電力を放電する場合と比べて、放電時駆動用電源供給部６０を小型化することが容易である。

なお、放電時操作対象スイッチング素子が複数（三つ）の正極側スイッチング素子４ｘｐの場合には、各々のスイッチング素子毎に駆動用電源を設ける必要があり、放電時駆動用電源供給部６０に相当する電源供給部が複数（三つ）必要になる。本実施形態の放電制御装置１０によれば、放電時操作対象スイッチング素子は、複数（三つ）の負極側スイッチング素子４ｘｎである。そのため、本実施形態の放電制御装置１０は、放電時操作対象スイッチング素子４０ｎの基準電位を共通にすることができ、放電時駆動用電源供給部６０を集約（本実施形態では、一つの放電時駆動用電源供給部６０）することができる。よって、本実施形態の放電制御装置１０は、放電時駆動用電源供給部６０を小型化することができる。

また、放電制御部８０が放電時操作対象スイッチング素子４０ｎを全開状態にする時間である全開時間は、放電時操作対象スイッチング素子４０ｎが全閉状態のときに放電時操作対象スイッチング素子４０ｎの各々の制御端子４ｇに印加された制御電圧Ｖｇｅを消失させるのに必要な最短時間に設定されていると好適である。さらに、全開時間は、放電時操作対象スイッチング素子４０ｎの各々の制御端子４ｇに設けられる一つまたは複数の抵抗器（本実施形態では、一つの負極側抵抗器９２ｒ）の抵抗値Ｒ１と、制御端子４ｇと出力端子４ｅとの間の静電容量Ｃ１とを乗じた時定数τに基づいて設定されていると好適である。

図３に示すように、Ｕ相の負極側スイッチング素子４ｕｎの制御端子４ｇには、負極側抵抗器９２ｒが設けられている。負極側抵抗器９２ｒの抵抗値を抵抗値Ｒ１とする。また、制御端子４ｇと出力端子４ｅとの間の静電容量を静電容量Ｃ１とする。時定数τは、抵抗値Ｒ１と静電容量Ｃ１とを乗じて得られる。制御端子４ｇに蓄積された電荷の放電前（下記数１における時刻ｔが０のとき）の駆動信号出力部９４ｂの出力電圧を電圧Ｖ０（既述したハイレベルに相当）とし、時刻ｔのときの制御電圧Ｖｇｅを制御電圧Ｖｇｅ（ｔ）とする。このとき、制御電圧Ｖｇｅ（ｔ）は、下記数１で示される。
（数１）
Ｖｇｅ（ｔ）＝Ｖ０×ｅｘｐ（−ｔ／τ）

数１から分かるように、制御電圧Ｖｇｅは、放電が開始されると電圧Ｖ０から次第に低下していく。また、制御電圧Ｖｇｅは、時定数τ経過後に所定電圧（放電前の電圧Ｖ０の約３６．８％）になる。このように、Ｕ相の負極側スイッチング素子４ｕｎの制御端子４ｇに蓄積された電荷（平滑コンデンサ３０の残存電力）を放電するのに要する所要時間を概算することができる。なお、既述した遅延回路の抵抗器８２の抵抗値と、コンデンサ８３の静電容量とを乗じた時定数は、時定数τと一致している。Ｕ相の負極側スイッチング素子４ｕｎについて既述したことは、Ｖ相の負極側スイッチング素子４ｖｎおよびＷ相の負極側スイッチング素子４ｗｎについても同様に言える。

本実施形態の放電制御装置１０によれば、放電制御部８０が放電時操作対象スイッチング素子４０ｎを全開状態にする時間である全開時間は、放電時操作対象スイッチング素子４０ｎが全閉状態のときに放電時操作対象スイッチング素子４０ｎの各々の制御端子４ｇに印加された制御電圧Ｖｇｅを消失させるのに必要な最短時間に設定されている。そのため、本実施形態の放電制御装置１０は、放電時操作対象スイッチング素子４０ｎの各制御端子４ｇに蓄積された電荷（平滑コンデンサ３０の残存電力）を放電するのに要する所要時間を確保しつつ、全開時間を最短化することができる。

また、本実施形態の放電制御装置１０によれば、放電制御部８０が放電時操作対象スイッチング素子４０ｎを全開状態にする時間である全開時間は、放電時操作対象スイッチング素子４０ｎの各々の制御端子４ｇに設けられる一つまたは複数の抵抗器（本実施形態では、一つの負極側抵抗器９２ｒ）の抵抗値Ｒ１と、制御端子４ｇと出力端子４ｅとの間の静電容量Ｃ１とを乗じた時定数τに基づいて設定されている。そのため、本実施形態の放電制御装置１０は、時定数τに基づいて、全開時間を容易に設定することができる。

＜第二実施形態＞
本実施形態は、第一実施形態と比べて、放電制御部８０の構成が異なる。以下、第一実施形態と異なる点を中心に説明する。

図５に示すように、放電制御部８０は、発振器８１と、Ｄフリップフロップ８６と、ＮＯＴ素子８７と、コンパレータ８８と、ＮＡＮＤ素子８９とを備えている。発振器８１は、第一実施形態で既述した発振器８１と同様である。Ｄフリップフロップ８６は、公知のＤフリップフロップを用いることができる。Ｄフリップフロップ８６のＤ端子（入力端子）は、抵抗器８６ｒを介してプルアップされている。また、Ｄフリップフロップ８６のＣ端子（クロック端子）は、発振器８１の出力側と接続されており、発振器８１のクロック信号（矩形波信号）が入力可能になっている。さらに、Ｄフリップフロップ８６のＱ端子（出力端子）は、ＮＯＴ素子８７を介して、放電時スイッチング素子駆動回路９４の駆動信号出力部９４ｂの入力側と接続されている。ＮＯＴ素子８７は、公知の論理素子を用いることができる。

駆動信号出力部９４ｂの出力側は、第一実施形態と同様に、負極側抵抗器９２ｒを介して、Ｕ相の負極側スイッチング素子４ｕｎの制御端子４ｇと接続されている。コンパレータ８８は、公知のコンパレータ（比較器）を用いることができる。コンパレータ８８の非反転入力端子８８ａは、基準電圧Ｖｒｅｆと接続されており、コンパレータ８８の反転入力端子８８ｂは、Ｕ相の負極側スイッチング素子４ｕｎの制御端子４ｇと接続されている。基準電圧Ｖｒｅｆは、コンパレータ８８のオフセット電圧を考慮して設定されており、制御電圧Ｖｇｅのローレベル（所定電圧値以下の状態）の閾値となる。基準電圧Ｖｒｅｆは、例えば、放電時駆動用電源供給部６０から供給される直流電力の直流電圧を、複数の抵抗器によって分圧して生成することができる。

ＮＡＮＤ素子８９は、公知の論理素子を用いることができる。ＮＡＮＤ素子８９の第一入力端子８９ａは、発振器８１の入力側と接続されており、ＮＡＮＤ素子８９の第二入力端子８９ｂは、コンパレータ８８の出力端子８８ｃと接続されている。ＮＡＮＤ素子８９の出力端子８９ｃは、Ｄフリップフロップ８６のＲＢ端子（リセット端子）と接続されている。

図６は、図５の各種信号の経時変化の一例を示すタイミングチャートである。曲線Ｌ２１は、発振器８１の出力の経時変化の一例を示している。曲線Ｌ２２は、駆動信号出力部９４ｂの出力の経時変化の一例を示している。曲線Ｌ２３は、Ｕ相の負極側スイッチング素子４ｕｎの制御電圧Ｖｇｅの経時変化の一例を示している。曲線Ｌ２４は、コンパレータ８８の出力（出力端子８８ｃ）の経時変化の一例を示している。縦軸は、いずれも電圧を示している。また、Ｌｏは、電圧がローレベル（所定電圧値以下の状態）であることを示し、Ｈｉは、電圧がハイレベル（所定電圧値を超えている状態）であることを示している。横軸は、いずれも時刻を示している。

なお、図６では、図１に示す第三フォトカプラ７ｐｃ３のフォトトランジスタのコレクタとエミッタとの間の端子間電圧は、ハイレベル（所定電圧値を超えている状態）になっており、放電時駆動用電源供給部６０は、制御装置７０から平滑コンデンサ３０の残存電力を降圧して直流電力を生成する指令を受けているものとする。また、放電制御部８０は、制御装置７０から平滑コンデンサ３０に残存する残存電力を放電させる指令を受けているものとする。

図６の時刻ｔ２１までは、Ｄフリップフロップ８６のＱ端子（出力端子）は、ローレベル（所定電圧値以下の状態）とする。曲線Ｌ２２に示すように、駆動信号出力部９４ｂの出力は、ハイレベル（所定電圧値を超えている状態）である。このとき、曲線Ｌ２４に示すように、コンパレータ８８の出力端子８８ｃは、ローレベル（所定電圧値以下の状態）であり、ＮＡＮＤ素子８９の出力端子８９ｃは、ハイレベル（所定電圧値を超えている状態）である。よって、Ｄフリップフロップ８６のＲＢ端子（リセット端子）は、ハイレベル（所定電圧値を超えている状態）であり、Ｄフリップフロップ８６のリセットは、解除されている。

曲線Ｌ２３に示すように、Ｕ相の負極側スイッチング素子４ｕｎの制御電圧Ｖｇｅは、時刻ｔ２１まではハイレベル（所定電圧値を超えている状態）である。そのため、放電時駆動用電源供給部６０および放電時スイッチング素子駆動回路９４の駆動信号出力部９４ｂを介して、Ｕ相の負極側スイッチング素子４ｕｎの制御端子４ｇに、平滑コンデンサ３０の残存電力が供給される。

曲線Ｌ２１に示すように、時刻ｔ２１において、発振器８１のクロック信号（矩形波信号）がローレベル（所定電圧値以下の状態）からハイレベル（所定電圧値を超えている状態）に切り替わる。これにより、Ｄフリップフロップ８６のＱ端子（出力端子）は、ローレベル（所定電圧値以下の状態）からハイレベル（所定電圧値を超えている状態）に切り替わる。また、曲線Ｌ２２に示すように、駆動信号出力部９４ｂの出力は、ハイレベル（所定電圧値を超えている状態）からローレベル（所定電圧値以下の状態）に切り替わる。その結果、曲線Ｌ２３に示すように、Ｕ相の負極側スイッチング素子４ｕｎの制御電圧Ｖｇｅは、次第に低下して、時刻ｔ２２において、ローレベル（所定電圧値以下の状態）になる。時刻ｔ２１から時刻ｔ２２までの時間において、Ｕ相の負極側スイッチング素子４ｕｎの制御端子４ｇに蓄積された平滑コンデンサ３０の残存電力は、放電時スイッチング素子駆動回路９４の駆動信号出力部９４ｂを介して放電される。

時刻ｔ２２において、Ｕ相の負極側スイッチング素子４ｕｎの制御電圧Ｖｇｅがローレベル（所定電圧値以下の状態）になり、基準電圧Ｖｒｅｆ以下になると、曲線Ｌ２４に示すように、コンパレータ８８の出力端子８８ｃは、ローレベル（所定電圧値以下の状態）からハイレベル（所定電圧値を超えている状態）に切り替わる。その結果、ＮＡＮＤ素子８９の出力端子８９ｃは、ハイレベル（所定電圧値を超えている状態）からローレベル（所定電圧値以下の状態）に切り替わる。よって、Ｄフリップフロップ８６のＲＢ端子（リセット端子）は、ハイレベル（所定電圧値を超えている状態）からローレベル（所定電圧値以下の状態）に切り替わり、Ｄフリップフロップ８６は、リセットされる。

Ｄフリップフロップ８６がリセットされると、Ｄフリップフロップ８６のＱ端子（出力端子）は、ハイレベル（所定電圧値を超えている状態）からローレベル（所定電圧値以下の状態）に切り替わる。また、曲線Ｌ２２に示すように、時刻ｔ２３において、駆動信号出力部９４ｂの出力は、ローレベル（所定電圧値以下の状態）からハイレベル（所定電圧値を超えている状態）に切り替わる。曲線Ｌ２３に示すように、Ｕ相の負極側スイッチング素子４ｕｎの制御電圧Ｖｇｅは、次第に増加して、放電時駆動用電源供給部６０および放電時スイッチング素子駆動回路９４の駆動信号出力部９４ｂを介して、Ｕ相の負極側スイッチング素子４ｕｎの制御端子４ｇに平滑コンデンサ３０の残存電力が供給される。

また、曲線Ｌ２４に示すように、コンパレータ８８の出力端子８８ｃは、ハイレベル（所定電圧値を超えている状態）からローレベル（所定電圧値以下の状態）に切り替わる。その結果、ＮＡＮＤ素子８９の出力端子８９ｃは、ローレベル（所定電圧値以下の状態）からハイレベル（所定電圧値を超えている状態）に切り替わる。よって、Ｄフリップフロップ８６のＲＢ端子（リセット端子）は、ローレベル（所定電圧値以下の状態）からハイレベル（所定電圧値を超えている状態）に切り替わり、Ｄフリップフロップ８６のリセットは、解除される。上述した制御が、以降、繰り返される。なお、Ｕ相の負極側スイッチング素子４ｕｎについて既述したことは、Ｖ相の負極側スイッチング素子４ｖｎおよびＷ相の負極側スイッチング素子４ｗｎについても同様に言える。

本実施形態の放電制御装置１０によれば、放電制御部８０が放電時操作対象スイッチング素子４０ｎを全開状態にする時間である全開時間は、放電時操作対象スイッチング素子４０ｎが全閉状態のときに放電時操作対象スイッチング素子４０ｎの各々の制御端子４ｇに印加された制御電圧Ｖｇｅを消失させるのに必要な最短時間に設定されている。そのため、本実施形態の放電制御装置１０は、第一実施形態で既述した作用効果と同様の作用効果を得ることができる。

また、本実施形態の放電制御装置１０によれば、放電制御部８０が放電時操作対象スイッチング素子４０ｎを全開状態にする時間である全開時間は、放電時操作対象スイッチング素子４０ｎの各々の制御電圧Ｖｇｅが、制御電圧Ｖｇｅの消失を示す所定電圧値（本実施形態では、基準電圧Ｖｒｅｆ）以下になった直後に終了する。そのため、本実施形態の放電制御装置１０は、制御電圧Ｖｇｅに基づいて、全開時間を容易に設定することができる。

＜その他＞
本発明は、上記し且つ図面に示した実施形態のみに限定されるものではなく、要旨を逸脱しない範囲内で適宜変更して実施することができる。また、本発明の放電制御装置１０は、例えば、車両の駆動用電動機、発電機などの電力変換システム１に用いることができる。この場合、電力変換システム１の異常時の一例として、車両の衝突時、直流電源２０の電圧異常時（例えば、過電圧異常時）などが挙げられる。なお、電力変換システム１の異常は、上述した異常に限定されるものではない。

１０：放電制御装置、
３０：平滑コンデンサ、
４０：電力変換器、
４ｘｐ：正極側スイッチング素子、４ｘｎ：負極側スイッチング素子、
４１：一対のスイッチング素子、４０ｎ：放電時操作対象スイッチング素子、
４ｇ：制御端子、４ｅ：出力端子、
６０：放電時駆動用電源供給部、
８０：放電制御部、
９２ｒ：抵抗器、Ｖｇｅ：制御電圧、Ｖｒｅｆ：基準電圧、
Ｒ１：抵抗値、Ｃ１：静電容量、τ１：時定数。

Claims (5)

1. 直流電力を平滑する平滑コンデンサと、
   前記平滑コンデンサの正極側に接続される正極側スイッチング素子と前記平滑コンデンサの負極側に接続される負極側スイッチング素子とが直列接続されている一対のスイッチング素子を複数備え前記平滑コンデンサによって平滑された直流電力を交流電力に変換して負荷に出力する電力変換器と、
   前記平滑コンデンサに対して前記直流電力の供給が停止されているときに前記平滑コンデンサに残存する残存電力を放電させる放電制御部と、
   を具備する放電制御装置であって、
   前記平滑コンデンサの前記残存電力を降圧して、前記複数の正極側スイッチング素子および前記複数の負極側スイッチング素子のうちのいずれか一方の複数のスイッチング素子である放電時操作対象スイッチング素子を駆動させる駆動用電源を供給する放電時駆動用電源供給部を備え、
   前記放電制御部は、前記放電時駆動用電源供給部から供給される前記駆動用電源を用いて、前記放電時操作対象スイッチング素子のすべてのスイッチング素子を同時に開状態にする全開状態と、前記放電時操作対象スイッチング素子のすべてのスイッチング素子を同時に閉状態にする全閉状態とを交互に繰り返して、前記平滑コンデンサの前記残存電力を放電させる放電制御装置。
2. 前記放電時操作対象スイッチング素子は、前記複数の負極側スイッチング素子である請求項１に記載の放電制御装置。
3. 前記放電制御部が前記放電時操作対象スイッチング素子を前記全開状態にする時間である全開時間は、前記放電時操作対象スイッチング素子が前記全閉状態のときに前記放電時操作対象スイッチング素子の各々の制御端子に印加された制御電圧を消失させるのに必要な最短時間に設定されている請求項１または請求項２に記載の放電制御装置。
4. 前記全開時間は、前記放電時操作対象スイッチング素子の各々の前記制御端子に設けられる一つまたは複数の抵抗器の抵抗値と、前記制御端子と出力端子との間の静電容量とを乗じた時定数に基づいて設定されている請求項３に記載の放電制御装置。
5. 前記全開時間は、前記放電時操作対象スイッチング素子の各々の前記制御電圧が、前記制御電圧の消失を示す所定電圧値以下になった直後に終了する請求項３に記載の放電制御装置。

Images