JP6649773B2 - 発光構造及びマウント - Google Patents

発光構造及びマウント Download PDF

Info

Publication number
JP6649773B2
JP6649773B2 JP2015562452A JP2015562452A JP6649773B2 JP 6649773 B2 JP6649773 B2 JP 6649773B2 JP 2015562452 A JP2015562452 A JP 2015562452A JP 2015562452 A JP2015562452 A JP 2015562452A JP 6649773 B2 JP6649773 B2 JP 6649773B2
Authority
JP
Japan
Prior art keywords
light emitting
led
contact
orientation
mount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015562452A
Other languages
English (en)
Other versions
JP2016510180A5 (ja
JP2016510180A (ja
Inventor
ヘンリー チョイ,クォン−ヒン
ヘンリー チョイ,クォン−ヒン
Original Assignee
ルミレッズ ホールディング ベーフェー
ルミレッズ ホールディング ベーフェー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ルミレッズ ホールディング ベーフェー, ルミレッズ ホールディング ベーフェー filed Critical ルミレッズ ホールディング ベーフェー
Publication of JP2016510180A publication Critical patent/JP2016510180A/ja
Publication of JP2016510180A5 publication Critical patent/JP2016510180A5/ja
Priority to JP2020005552A priority Critical patent/JP6928128B2/ja
Application granted granted Critical
Publication of JP6649773B2 publication Critical patent/JP6649773B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0066Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Description

本発明は、種々のマウントに、あるいは種々の向きにおいて単一のマウントに取り付けることができる発光構造に関し、この発光構造を種々の電圧において動作させることに関する。
発光ダイオード(LED)、共振キャビティ発光ダイオード(RCLED)、垂直キャビティレーザダイオード(VCSEL)及び端面発光レーザを含む半導体発光デバイスは、現在利用可能な最も効率の良い光源に含まれる。可視スペクトルにわたって動作することが可能な高輝度発光デバイスの製造において現在関心を持たれている材料系には、III−V族半導体、具体的に、ガリウム、アルミニウム、インジウム及び窒素の二元、三元及び四元合金が含まれ、III−窒化物材料とも呼ばれる。通常、III−窒化物発光デバイスは、金属有機化学蒸着(MOCVD)、分子線エピタキシー(MBE)又は他のエピタキシャル技術により、サファイア、炭化ケイ素、III−窒化物又は他の適切な基板上に種々の組成物とドーパント濃度との半導体層のスタックをエピタキシャルに成長させることによって組み立てられる。このスタックは、基板にわたって形成される例えばSiでドープされた1又は複数のn型層と、1又は複数のn型層にわたって形成される活性領域の中の1又は複数の発光層と、活性領域にわたって形成される例えばMgでドープされた1又は複数のp型層とをしばしば含む。電気的コンタクトが、n型及びp型領域上で形成される。
米国特許第6547249号は、その要約において、「直列又は並列のLEDアレイが、アレイのpコンタクト及びnコンタクトの双方がアレイの同じ側に存在するように、高抵抗性基板上に形成される。個々のLEDは、トレンチによって、あるいはイオン注入によって互いから電気的にアイソレートされる。アレイ上に堆積された相互接続が、アレイにおける個々のLEDのコンタクトを接続する。いくつかの実施形態において、LEDはサファイア基板上に形成されるIII−窒化物デバイスである。・・・一実施形態において、単一の基板上に形成される複数のLEDは直列に接続される。一実施形態において、単一の基板上に形成される複数のLEDは並列に接続される」と教示している。
本発明の目的は、単一の発光構造を取り付けることができ複数の種々の向きにおいて配置することができる単一のマウント、又は複数の種々のマウントを提供して、発光構造を種々の電圧において動作させることである。
本発明の実施形態による方法において、複数の発光ダイオード(LED)を含む発光構造が提供される。各LEDは、pコンタクトとnコンタクトとを含む。第1のマウント及び第2のマウントが提供される。各マウントは、アノードパッド及びカソードパッドを含む。アノードパッドの少なくとも1つがpコンタクトに整合され、カソードパッドの少なくとも1つがnコンタクトに整合される。上記方法は、発光構造を第1のマウント及び第2のマウントに取り付けることをさらに含む。複数のLEDにおける第1のマウント上の電気的接続は、複数のLEDにおける第2のマウント上の電気的接続とは異なる。第1のマウントは、第2のマウントとは異なる電圧において動作する。
本発明の実施形態は、複数の発光ダイオード(LED)を含む発光構造を含む。各LEDは、n型領域とp型領域との間に配設される(disposed)発光層と、p型領域上に配設されるpコンタクトと、n型領域上に配設されるnコンタクトとを有する。発光構造は、マウントに付けられる。nコンタクトとpコンタクトとは、第1の向き及び第2の向きのうち1つにおいてマウントに付けられる。第1の向きは、第2の向きとは異なる電圧において動作する。
本発明の実施形態による一方法を示す。 複数の発光ダイオードを含む発光構造の横断面図である。 図2の発光構造を取り付けることができるマウントの横断面図である。 4つのLEDを含む発光構造の平面図である。 図4の発光構造を取り付けることができるマウントの平面図である。図5、図6及び図7に示されるマウントの各々は異なる電圧において動作することができる。 図4の発光構造を取り付けることができるマウントの平面図である。図5、図6及び図7に示されるマウントの各々は異なる電圧において動作することができる。 図4の発光構造を取り付けることができるマウントの平面図である。図5、図6及び図7に示されるマウントの各々は異なる電圧において動作することができる。 4つのLEDを含む発光構造の平面図である。 図8の発光構造を取り付けることができるマウントの平面図である。図9、図10及び図11に示されるマウントの各々は異なる電圧において動作することができる。 図8の発光構造を取り付けることができるマウントの平面図である。図9、図10及び図11に示されるマウントの各々は異なる電圧において動作することができる。 図8の発光構造を取り付けることができるマウントの平面図である。図9、図10及び図11に示されるマウントの各々は異なる電圧において動作することができる。 2つのLEDを含む発光構造の平面図である。 2つの異なる向きを示し、この向きを用いて図12の発光構造を図15のマウントに取り付けることができる。図13及び図14に示される向きの各々は異なる電圧において動作することができる。 2つの異なる向きを示し、この向きを用いて図12の発光構造を図15のマウントに取り付けることができる。図13及び図14に示される向きの各々は異なる電圧において動作することができる。 図12に示される発光構造のマウントの平面図である。 3つの異なる向きを示し、この向きを用いて2x2アレイのLEDを備えた発光構造をマウントに付けることができる。図16、図17及び図18に示される向きの各々は異なる電圧において動作することができる。 3つの異なる向きを示し、この向きを用いて2x2アレイのLEDを備えた発光構造をマウントに付けることができる。図16、図17及び図18に示される向きの各々は異なる電圧において動作することができる。 3つの異なる向きを示し、この向きを用いて2x2アレイのLEDを備えた発光構造をマウントに付けることができる。図16、図17及び図18に示される向きの各々は異なる電圧において動作することができる。
本発明の実施形態において、複数の半導体発光デバイスを含む単一の発光構造(light emitting structure)を、複数のマウント(mounts)に、あるいは種々の向き(orientations)において使用することができる単一のマウントに、付ける(attached)ことができる。種々のマウント、又は単一のマウントの種々の向きは、種々の電圧において動作し得る。
以下の例において、半導体発光デバイスは、青又はUV光を発するIII−窒化物LEDであるが、他のIII−V材料、III−リン化物、III−ヒ化物、II−VI材料、ZnO又はSiベースの材料などの他の材料系から作られるレーザダイオード及び半導体発光デバイスなどの、LED以外の半導体発光デバイスが使用されてもよい。
図1は、本発明の実施形態による一方法を示す。ブロック2において、発光構造が提供される。発光構造には、複数のLEDなどの複数の発光デバイスを含む。図2は、発光構造の一例の横断面図であり、以下で説明される。図4及び図8は、発光構造の一例の平面図であり、以下で説明される。
ブロック4において、第1のマウント及び第2のマウントが提供される。ブロック2において説明された発光構造は、いずれかのマウントに、あるいは双方のマウントに取り付けられ(mounted)てよい。各マウントは、発光構造のpコンタクト(p-contacts)とnコンタクト(n-contacts)とに整合するアノードパッドとカソードパッドとを有する。図3は、図2に示される発光構造を取り付けることができるマウントの横断面図である。図5、図6及び図7は、以下で説明されるものであり、図4の発光構造と共に使用することができるマウントの平面図である。図9、図10及び図11は、以下で説明されるものであり、図8の発光構造と共に使用することができるマウントの平面図である。LEDは、第1のマウントと第2のマウントとに別様に接続される。したがって、第1のマウントと第2のマウントとは異なる電圧において動作することができる。
ブロック6において、発光構造は、第1のマウント及び第2のマウントのうち1つに取り付けられる。
以下の例は4つのLEDを有する発光構造を示すが、より多くの又はより少ないLEDが使用されてもよく、LEDは、例示される2x2アレイ又は線形アレイ以外の任意の適切な構成において配置されてよい。
図2は、発光構造15の一例の横断面図である。図2の発光構造15において、当分野において知られるとおり、1又は複数のIII−窒化物半導体デバイス構造12を成長基板10上で成長させる。成長基板10は、例えば、サファイア、SiC、Si、GaN又は複合基板などの任意の適切な基板であってよい。各半導体構造12は、n型領域とp型領域との間に挟まれた発光又は活性領域を含む。n型領域は、最初に成長させることができ、種々の組成物とドーパント濃度との複数の層を含んでよく、例えば、バッファ層若しくは核生成層、及び/又は成長基板の除去を容易にするよう設計された層などの、n型、又は意図的にドープされないことがあり得る準備層と、光を効率良く発する発光領域のために望まれる特定の光学的、材料的又は電気的特性向けに設計されたn型の、あるいはp型でさえあるデバイス層とを含む。発光又は活性領域は、n型領域の上に成長させる。適切な発光領域の例には、単一の厚い若しくは薄い発光層、又は障壁層により分離される複数の厚い若しくは薄い発光層を含む複数の量子井戸発光領域を含む。それから、p型領域を、発光領域の上に成長させることができる。n型領域と同様に、p型領域は、意図的にドープされない層又はn型層を含む、種々の組成物、厚さ及びドーパント濃度の複数の層を含んでよい。
成長の後、各半導体構造12は、1又は複数のエッチングステップにおいてパターン形成され(patterned)てもよい。例えば、金属pコンタクト構造14がp型層上に形成されてよく、それから各LEDについて、各半導体構造12におけるpコンタクト14の部分、p型領域及び活性領域が、n型領域の部分をさらすように除去され、該n型領域上に金属nコンタクト構造16が形成される。同一の又は別個のエッチングステップにおいて、半導体構造12と半導体構造12との間の領域18において、絶縁成長基板10をあらわにするように、あるいは各半導体構造12のn型領域を形成する前に成長させたドープされていないIII−窒化物層などの絶縁層をあらわにするように、任意の半導体材料がエッチングされてもよい。所望の場所20において成長基板を切断することによって、デバイスのグループが形成されてもよい。いくつかの実施形態において、個々のLEDは成長基板10から除去され、適切なホストに付けられる。任意の適切なデバイスが使用されてよく、本発明は図2における横断面に示されるデバイスに限定されない。
図3は、図2の発光構造を取り付けることができるマウント25の横断面図である。図3に示されるマウント25は、本体22を含む。本体22はしばしば、セラミック、ガラス又はシリコンなどの絶縁材料である。代替形態において、本体22は導電性であってもよい。導電性の本体を有するマウント25においては、本体22上に形成されるアノード及びカソードパッドを電気的にアイソレートするように、1又は複数の絶縁層が形成されなければならない。各デバイスについて、アノードパッド24とカソードパッド26とは、本体22の片側に形成される。アノードパッド24は、図2の発光構造15上の対応するpコンタクト14に接続する。カソードパッド26は、図2の発光構造15上の対応するnコンタクト16に接続する。パッド24及び26の組の数が発光構造15上の発光半導体構造12の数に対応するように、いくつかの組のパッドがマウント25上に形成されてよい。PCボードなどの別の構造に対する電気的及び物理的接続のために、1又は複数のパッド30及び32が本体22の反対側に形成されてもよい。パッド30及び32は、本体22上又は本体22内に形成されるビアによってアノードパッド24及びカソードパッド26に電気的に接続されてもよい(図3には示されていない)。
以下に説明されるマウントにおいて、マウントについて説明される動作電圧は、マウントに付けられる個々のLEDが3Vの順方向バイアス電圧において動作することを仮定しているが、LEDのうち1又は複数が3V以外の順方向バイアス電圧において動作する場合、マウントについて他の動作電圧が使用されてもよい。
図4は、2x2アレイに配置された4つのLED34、36、38及び40を含む発光構造を示す。図4の図は、発光構造が図5、図6及び図7に示されるマウントに付けられるときの、nコンタクト16及びpコンタクト14の配置を示す。したがって、図4は、図2のnコンタクトとpコンタクトとの、基板10の上部からLEDまでを見た場合に現れるであろう平面図である。各LEDは、pコンタクト14とnコンタクト16とを含む。図5、図6及び図7は、図4に示される発光構造と共に使用することができるマウントを示す。各マウントは、図5、図6及び図7の各々において網掛けによって示される広い金属領域を含む。この広い金属領域の部分は、LED34、36、38及び40の各々のpコンタクトとnコンタクトとに接続するアノードパッド24及びカソードパッド26の役割を果たす。LED34は、図5、図6及び図7に示されるマウントに、それぞれのマウント上の位置34A、34B及び34Cにおいて付けることができ、LED36は、図5、図6及び図7に示されるマウントに、それぞれのマウント上の位置36A、36B及び36Cにおいて付けることができ、以下同様である。LEDをマウントに付けるために、はんだ及びスタッドバンプなどの構造が使用されてもよい。任意の適切な付け方が使用されてよく、例えば、はんだ付け及び共晶付け(eutectic attach)を含んでよい。
図5に示されるマウントにおいて、LED位置38Aのアノードパッド24は、マウント上のアノードコンタクトパッド42Aに接続される。LED位置38Aのカソードパッド26は、LED位置34Aのアノードパッド24に接続される。LED位置34Aのカソードパッド26は、LED位置36Aのアノードパッド24に接続される。LED位置36Aのカソードパッド26は、LED位置40Aのアノードパッド24に接続される。LED位置40Aのカソードパッド26は、マウント上のカソードコンタクトパッド44Aに接続される。したがって、LED38、34、36及び40は、図5に示されるマウントに付けられるとき、直列に接続される。図4の発光構造と図5のマウントとを含む構造は、3Vの順方向バイアス電圧において動作する個々のLEDに対して、12Vにおいて動作し得る。
図6に示されるマウントにおいて、LED位置38Bのアノードパッド24は、マウント上のアノードコンタクトパッド42Bに接続される。LED位置34Bのアノードパッド24とLED位置38Bのアノードパッド24とが接続される。LED位置34Bのカソードパッド26とLED位置38Bのカソードパッド26とが接続される。LED位置34Bのカソードパッド26は、LED位置36Bのアノードパッド24に接続される。LED位置36Bのアノードパッド24とLED位置40Bのアノードパッド24とが接続される。LED位置36Bのカソードパッド26とLED位置40Bのカソードパッド26とが接続される。LED位置40Bのカソードパッド26は、マウント上のカソードコンタクトパッド44Bに接続される。したがって、LED38及び34が並列に接続され、LED36及び40が並列に接続される。この2つのグループの並列接続されたLEDは、図6に示されるマウントに付けられるとき、直列に接続される。図4の発光構造と図6のマウントと含む構造は、3Vの順方向バイアス電圧において動作する個々のLEDに対して、6Vにおいて動作し得る。
図7に示されるマウントにおいて、LED位置34C、36C、38C及び40Cのアノードパッド24は、互いに、及びアノードコンタクトパッド42Cに接続される。LED位置34C、36C、38C及び40Cのカソードパッド26は、互いに、及びカソードコンタクトパッド44Cに接続される。したがって、LED34、36、38及び40は、図7に示されるマウントに付けられるとき、すべて並列に接続される。図4の発光構造と図7のマウントとを含む構造は、3Vの順方向バイアス電圧において動作する個々のLEDに対して、3Vにおいて動作し得る。
図8は、線形アレイにおいて配置された4つのLED50、52、54及び56を含む発光構造の平面図である。各LEDは、pコンタクト14とnコンタクト16とを含む。図8の図は、発光構造が図9、図10及び図11に示されるマウントに付けられるときの、nコンタクト16及びpコンタクト14の配置を示す。図9、図10及び図11は、図8に示される発光構造と共に使用することができるマウントを示す。各マウントは、LED50、52、54及び56の各々のpコンタクト14及びnコンタクト16に接続するアノードパッド24及びカソードパッド26を含む。LED50は、図9、図10及び図11に示されるマウントに、それぞれのマウント上の位置50A、50B及び50Cにおいて付けられ、LED52は、図9、図10及び図11に示されるマウントに、それぞれのマウント上の位置52A、52B及び52Cにおいて付けられ、以下同様である。LEDをマウントに付けるために、はんだ及びスタッドバンプなどの構造が使用されてもよい。任意の適切な付け方が使用されてよく、例えば、はんだ付け及び共晶付けを含んでよい。
図9に示されるマウントにおいて、LED位置50Aのアノードパッド24は、マウント上のアノードコンタクトパッド58Aに接続される。LED位置50Aのカソードパッド26は、LED位置52Aのアノードパッド24に接続される。LED位置52Aのカソードパッド26は、LED位置54Aのアノードパッド24に接続される。LED位置54Aのカソードパッド26は、LED位置56Aのアノードパッド24に接続される。LED位置56Aのカソードパッド26は、マウント上のカソードコンタクトパッド60Aに接続される。したがって、LED50、52、54及び56は、図9に示されるマウントに付けられるとき、直列に接続される。図8の発光構造と図9のマウントとを含む構造は、3Vの順方向バイアス電圧において動作する個々のLEDに対して、12Vにおいて動作し得る。
図10に示されるマウントにおいて、LED位置50Bのアノードパッド24は、マウント上のアノードコンタクトパッド58Bに接続される。LED位置50Bのアノードパッド24とLED位置52Bのアノードパッド24とが接続される。LED位置50Bのカソードパッド26とLED位置52Bのカソードパッド26とが接続される。LED位置52Bのカソードパッド26が、LED位置54Bのアノードパッド24に接続される。LED位置54Bのアノードパッド24とLED位置56Bのアノードパッド24とが接続される。LED位置54Bのカソードパッド26とLED位置56Bのカソードパッド26とが接続される。LED位置56Bのカソードパッド26は、マウント上のカソードコンタクトパッド60Bに接続される。したがって、LED50及び52が並列に接続され、LED54及び56が並列に接続される。この2つのグループの並列接続されたLEDは、図10に示されるマウントに付けられるとき、直列に接続される。図8の発光構造と図10のマウントとを含む構造は、3Vの順方向バイアス電圧において動作する個々のLEDに対して、6Vにおいて動作し得る。
図11に示されるマウントにおいて、LED位置50C、52C、54C及び56Cのアノードパッド24は、互いに、及びアノードコンタクトパッド58Cに接続される。LED位置50C、52C、54C及び56Cのカソードパッド26は、互いに、及びカソードコンタクトパッド60Cに接続される。したがって、LED50、52、54及び56は、図11に示されるマウントに付けられるとき、すべて並列に接続される。図8の発光構造と図11のマウントとを含む構造は、3Vの順方向バイアス電圧において動作する個々のLEDに対して、3Vにおいて動作し得る。
いくつかの実施形態において、発光構造上のコンタクトとマウント上のアノード及びカソードパッドとは、図12、図13、図14及び図15に示されるとおり、発光構造をマウントに種々の向きで付けることによって単一の発光構造設計と単一のマウント設計とで異なる動作電圧が達成されるように配置される。図12は、2つのLEDを含む発光構造上のコンタクトの配置を示す。図15は、図12の発光構造を取り付けることができるマウントの平面図である。図13及び図14は、2つの異なる向きを示し、この向きを用いて図12の発光構造を図15のマウントに取り付けることができる。上記2つの向きは異なる電圧において動作することができる。
図12に示される発光構造は、2つのLED62及び64を含む。以下の議論は、各々のLED62及び64が3Vの順方向バイアス電圧において動作すると仮定する。各LEDは8つのコンタクト領域を含む。LED62は、pコンタクト領域70、75、79及び83とnコンタクト領域71、74、78及び82とを含む。pコンタクト領域70、75、79及び83は互いに電気的に接続される。nコンタクト領域71、74、78及び82は互いに電気的に接続される。LED64は、pコンタクト領域77、80、81及び85とnコンタクト領域72、73、76及び84とを含む。pコンタクト領域77、80、81及び85は互いに電気的に接続される。nコンタクト領域72、73、76及び84は互いに電気的に接続される。単一のLED上の所与の極性のコンタクト領域が、例えば金属誘電スタックによって、互いに電気的に接続されてもよい。1又は複数の金属及び誘電層を介したコンタクトの再分布が当分野において知られている。LED62及び64は互いから電気的にアイソレートされている。
図15は、図12に示される発光構造と共に使用することができるマウント上の金属パッドの配置を示す。金属パッドは、例えば、上記で説明されたとおり、絶縁体上に形成されてもよい。10個の金属パッド90A−90Jとカソードコンタクトパッド86及びアノードコンタクトパッド88の部分とが、図12に示される2つのLED62及び64上の16個のn及びpコンタクト領域70−85に整合する。金属パッド92A及び92Bの2つは、2つのLED62と64とにおける電気的接続を提供する。
図13は、図12に示される発光構造を図15に示されるマウントに付けることができる向きの1つを示す。図13に示される向きは、6Vにおいて動作し得る。図14は、図12に示される発光構造を図15に示されるマウントに付けることができる向きの1つを示す。図14に示される向きは、3Vにおいて動作し得る。図14における発光構造は、図13に示される向きに対して180°回転されている。
図13に示される6V構造において、LED62のpコンタクトパッド75とLED64のnコンタクトパッド76とは金属パッド92Aに付けられ、LED62のpコンタクトパッド83とLED64のnコンタクトパッド84とは金属パッド92Bに付けられる。したがって、金属パッド92は、2つのLEDが直列に接続されるようにLED62のpコンタクトをLED64のnコンタクトに電気的に接続する。
図14に示される3V構造において、LED64のpコンタクトパッド80とLED62のpコンタクトパッド79とは金属パッド92Aに付けられ、LED64のnコンタクトパッド72とLED62のnコンタクトパッド71とは金属パッド92Bに付けられる。したがって、金属パッド92は、2つのLEDが並列に接続されるように、LED62及び64のpコンタクトを電気的に接続し、LED62及び64のnコンタクトを電気的に接続する。
図12−図15に示される概念は、各LED上のn及びpコンタクトを種々の領域にわたって分布させ、LED間の種々の電気的接続をその向きに基づいて提供するマウントを形成するものであり、上記概念は、3つ以上のLEDを有する発光構造に拡張されてもよい。図16、図17及び図18は、3つの異なる向きで単一のマウントに付けられる、分布させたn及びpコンタクトを有する4つのLEDを有する発光構造を示す。4つのLED100、102、104及び106が、4つの大きい正方形によって2x2アレイにおいて表される。各LEDは、36個のコンタクト領域を有する。図16、図17及び図18におけるpコンタクト領域及びnコンタクト領域の双方が、小さい正方形によって表される。pコンタクト領域はプラス記号によって示され、nコンタクト領域はマイナス記号によって示される。明示されていないコンタクト領域は、pコンタクト領域又はnコンタクト領域のいずれかであり得る。図12と同様に、単一のLED上で、すべてのpコンタクト領域が互いに電気的に接続され、すべてのnコンタクト領域が互いに電気的に接続される。以下の議論は、各LEDが3Vの順方向バイアス電圧において動作すると仮定しているが、本明細書において説明される実施形態のいずれにおいても、異なる順方向バイアス電圧を有するLEDが使用されてよい。
図15に示されるマウントと同様に、図16、図17及び図18に示されるマウントは、個々のLED100、102、104及び106上のp及びnコンタクト領域に整合する複数の金属パッドを含む。図16、図17及び図18に示されるマウントにおいて、LED100、102、104及び106における電気的接続が、6つの場所112、114、116、118、120及び122において、2つのコンタクト領域に及ぶ金属パッドによって提供される。マウントは、カソードコンタクトパッド108とアノードコンタクトパッド110とを含む。
図16は、12Vにおいて動作し得る向きを示す。図16において、金属パッド116及び118において、LED106のnコンタクト領域がLED102のpコンタクト領域に接続され、したがってLED106と102とは直列に接続される。金属パッド112及び114において、LED104のnコンタクト領域がLED106のpコンタクト領域に接続され、したがってLED104と106とは直列に接続される。金属パッド120及び122において、LED100のnコンタクト領域がLED104のpコンタクト領域に接続され、したがってLED100と104とは直列に接続される。したがって、すべての4つのLED100、102、104及び106は、図16に示される向きにおいて直列に接続される。
図17は、3Vにおいて動作し得る向きを示す。図17に示される向きにおいて、発光構造は、図16に示される向きに対して90°回転されている。金属パッド116において、LED102上のpコンタクト領域とLED100上のpコンタクト領域とが接続される。金属パッド118において、LED102上のnコンタクト領域とLED100上のnコンタクト領域とが接続される。ゆえに、LED102と100とは並列に接続される。金属パッド112において、LED102上のpコンタクト領域とLED106上のpコンタクト領域とが接続される。金属パッド114において、LED102上のnコンタクト領域とLED106上のnコンタクト領域とが接続される。LED102と106とは並列に接続される。金属パッド120において、LED106上のpコンタクト領域とLED104のpコンタクト領域とが接続される。金属パッド122において、LED106上のnコンタクト領域とLED104上のnコンタクト領域とが接続される。LED106と104とは並列に接続される。したがって、すべての4つのLED100、102、104及び106は、図17に示される向きにおいて並列に接続される。
図18は、6Vにおいて動作し得る向きを示す。図18に示される向きにおいて、発光構造は、図17に示される向きに対して90°回転されている。金属パッド116において、LED100のpコンタクト領域とLED104のpコンタクト領域とが接続される。金属パッド118において、LED100のnコンタクト領域とLED104のnコンタクト領域とが接続される。ゆえに、LED100と104とは並列に接続される。金属パッド112及び114において、LED102上のnコンタクト領域が、LED100上のpコンタクト領域に接続される。ゆえに、LED102と100とは直列に接続される。金属パッド120において、LED102上のpコンタクト領域とLED106上のpコンタクト領域とが接続される。金属パッド122において、LED102上のnコンタクト領域とLED106上のnコンタクト領域とが接続される。ゆえに、LED102と106とは並列に接続される。したがって、LED106と102とが並列に接続され、LED104と100とが並列に接続される。この2つのグループの並列接続されたLEDが、図18に示される向きにおいて、直列に接続される。
本発明を詳細に説明したが、本開示を前提として、本明細書に説明された発明概念の主旨から逸脱することなく本発明に対して変更がなされ得ることを当業者は十分理解するであろう。ゆえに、本発明の主旨が例示され説明された具体的な実施形態に限定されることは意図されない。

Claims (8)

  1. 発光デバイスを製造する方法であって、
    複数の発光ダイオード(LED)を含む発光構造を提供することであって、前記複数のLEDの各々はpコンタクト及びnコンタクトを含む、ことと、
    ウントを提供することであって、前記マウントはアノードパッド及びカソードパッドを含む、ことと、
    少なくとも1つのpコンタクトを前記アノードパッドのうち少なくとも1つに、及び、少なくとも1つのnコンタクトを前記カソードパッドのうち少なくとも1つ、第1の向き又は第2の向きにおいて整合させることと、
    記マウントに前記発光構造を取り付けることと、
    前記第1の向きにおいて前記複数のLEDにおける前記マウント上の第1の電気的接続及び、前記第2の向きにおいて前記複数のLEDにおける前記マウント上の第2の電気的接続を提供することと、
    前記第1の向きにおいて前記第1の電気的接続に第1の電圧を供給することと、
    前記第2の向きにおいて前記第2の電気的接続に、前記第1の電圧と異なる第2の電圧を供給することと、
    を含む方法。
  2. 発光構造であって、
    複数の発光ダイオード(LED)であり、各LEDはn型領域とp型領域との間に配設される発光層を含む、複数のLEDと、
    前記p型領域上に配設されるpコンタクトと、
    前記n型領域上に配設されるnコンタクトと、
    を含む、発光構造と、
    アノードパッド及びカソードパッドを含むマウントと、
    を含み、
    前記nコンタクト及び前記pコンタクトは、前記アノードパッドのうち少なくとも1つ及び前記カソードパッドのうち少なくとも1つの上に第1の向きにおいて、又は前記アノードパッドのうち少なくとも1つ及び前記カソードパッドのうち少なくとも1つの上に第2の向きにおいてのいずれかで前記マウントに付けられ、
    記マウント上の少なくとも2つのLEDおける少なくとも1つの電気的接続であり、前記少なくとも1つの電気的接続は、前記第1の向きにおいて前記nコンタクト及びpコンタクトに第1の電圧を供給し、前記第2の向きにおいて前記nコンタクト及びpコンタクトに第2の電圧を供給、前記第1の電圧は前記第2の電圧と異なる、少なくとも1つの電気的接続、を含む、
    発光デバイス。
  3. 前記第1の向きにおいて、前記発光構造は、前記第2の向きに対して90°回転されている、請求項に記載の発光デバイス。
  4. 前記第1の向きにおいて、前記発光構造は、前記第2の向きに対して180°回転されている、請求項に記載の発光デバイス。
  5. 各LEDについて、前記nコンタクトは、互いに電気的に接続される複数の第1の領域に分割され、前記pコンタクトは、互いに電気的に接続される複数の第2の領域に分割される、請求項に記載の発光デバイス。
  6. 前記マウントは、絶縁体の上部表面に配設される第3の領域を含み、
    前記第3の領域は、前記第1の領域及び前記第2の領域に整合し、
    前記第1の領域及び前記第2の領域は、前記第1の向き及び前記第2の向きにおいて、異なる第3の領域に整合する、
    請求項に記載の発光デバイス。
  7. 前記第1の向きにおいて、前記発光構造の前記複数のLEDのうち少なくとも2つが直列に接続され、
    前記第2の向きにおいて、前記発光構造の前記複数のLEDのうち少なくとも2つが並列に接続される、
    請求項に記載の発光デバイス。
  8. 発光構造であって、
    複数の発光ダイオード(LED)であり、各LEDはn型領域とp型領域との間に配設される発光層を含む、複数のLEDと、
    前記p型領域上に配設されるpコンタクトと、
    前記n型領域上に配設されるnコンタクトと、
    を含む、発光構造と、
    アノードパッド及びカソードパッドを含むマウントと、
    を含み、
    前記nコンタクト及び前記pコンタクトは、前記アノードパッドのうち少なくとも1つ及び前記カソードパッドのうち少なくとも1つの上に第1の向きにおいて、又は前記アノードパッドのうち少なくとも1つ及び前記カソードパッドのうち少なくとも1つの上に第2の向きにおいてのいずれかで前記マウントに付けられ、
    前記マウント上の少なくとも2つのLEDにおける少なくとも1つの電気的接続であり、前記少なくとも2つのLEDは、前記第1の向きにおいて前記少なくとも1つの電気的接続を介して直列に接続され、前記少なくとも2つのLEDは、前記第2の向きにおいて前記少なくとも1つの電気的接続を介して並列に接続される、少なくとも1つの電気的接続、を含む、
    発光デバイス。
JP2015562452A 2013-03-15 2014-03-05 発光構造及びマウント Active JP6649773B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020005552A JP6928128B2 (ja) 2013-03-15 2020-01-17 発光構造及びマウント

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361798858P 2013-03-15 2013-03-15
US61/798,858 2013-03-15
PCT/IB2014/059466 WO2014141009A1 (en) 2013-03-15 2014-03-05 Light emitting structure and mount

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020005552A Division JP6928128B2 (ja) 2013-03-15 2020-01-17 発光構造及びマウント

Publications (3)

Publication Number Publication Date
JP2016510180A JP2016510180A (ja) 2016-04-04
JP2016510180A5 JP2016510180A5 (ja) 2017-05-18
JP6649773B2 true JP6649773B2 (ja) 2020-02-19

Family

ID=50390146

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015562452A Active JP6649773B2 (ja) 2013-03-15 2014-03-05 発光構造及びマウント
JP2020005552A Active JP6928128B2 (ja) 2013-03-15 2020-01-17 発光構造及びマウント

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2020005552A Active JP6928128B2 (ja) 2013-03-15 2020-01-17 発光構造及びマウント

Country Status (7)

Country Link
US (2) US9478712B2 (ja)
EP (1) EP2973714B1 (ja)
JP (2) JP6649773B2 (ja)
KR (1) KR101991960B1 (ja)
CN (1) CN105190893B (ja)
TW (1) TWI627739B (ja)
WO (1) WO2014141009A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6927970B2 (ja) * 2015-11-20 2021-09-01 ルミレッズ ホールディング ベーフェー 異なる電気的構成を可能にするダイボンドパッド設計
CN109314160B (zh) * 2015-11-20 2021-08-24 亮锐控股有限公司 为实现不同的电配置的管芯接合焊盘设计
JP7114854B2 (ja) * 2020-04-28 2022-08-09 日亜化学工業株式会社 発光装置
EP4160679B1 (en) 2020-04-28 2024-01-31 Nichia Corporation Light-emitting device
CN111987200B (zh) * 2020-08-20 2022-07-01 厦门三安光电有限公司 发光二极管模组、背光模组和显示模组

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6547249B2 (en) 2001-03-29 2003-04-15 Lumileds Lighting U.S., Llc Monolithic series/parallel led arrays formed on highly resistive substrates
JP4254141B2 (ja) * 2001-07-30 2009-04-15 日亜化学工業株式会社 発光装置
JP4438492B2 (ja) * 2003-09-11 2010-03-24 日亜化学工業株式会社 半導体装置およびその製造方法
US8076680B2 (en) * 2005-03-11 2011-12-13 Seoul Semiconductor Co., Ltd. LED package having an array of light emitting cells coupled in series
EP1905102B1 (en) * 2005-06-28 2018-08-29 Seoul Viosys Co., Ltd Light emitting device for ac power operation
WO2007018360A1 (en) * 2005-08-09 2007-02-15 Seoul Opto Device Co., Ltd. Ac light emitting diode and method for fabricating the same
JP4856463B2 (ja) 2005-10-17 2012-01-18 株式会社 日立ディスプレイズ 液晶表示装置
US7910395B2 (en) * 2006-09-13 2011-03-22 Helio Optoelectronics Corporation LED structure
US10295147B2 (en) * 2006-11-09 2019-05-21 Cree, Inc. LED array and method for fabricating same
TWI419360B (zh) 2008-08-11 2013-12-11 Formosa Epitaxy Inc Solid crystal light-emitting device having an insulating layer and a method for manufacturing the same
US8648359B2 (en) * 2010-06-28 2014-02-11 Cree, Inc. Light emitting devices and methods
JP2012028749A (ja) * 2010-07-22 2012-02-09 Seoul Opto Devices Co Ltd 発光ダイオード
TWI472058B (zh) * 2010-10-13 2015-02-01 Interlight Optotech Corp 發光二極體裝置
US9053958B2 (en) * 2011-01-31 2015-06-09 Cree, Inc. Light emitting diode (LED) arrays including direct die attach and related assemblies
WO2013035024A1 (en) * 2011-09-06 2013-03-14 Koninklijke Philips Electronics N.V. Topology of distributing and connecting leds in a large area matrix
US8760068B1 (en) * 2011-09-07 2014-06-24 Iml International Driving LEDs in LCD backlight
JP2013118292A (ja) * 2011-12-02 2013-06-13 Citizen Electronics Co Ltd Led発光装置
US9039746B2 (en) * 2013-02-08 2015-05-26 Cree, Inc. Solid state light emitting devices including adjustable melatonin suppression effects

Also Published As

Publication number Publication date
US20150380610A1 (en) 2015-12-31
US9478712B2 (en) 2016-10-25
US10134805B2 (en) 2018-11-20
CN105190893B (zh) 2018-11-13
WO2014141009A1 (en) 2014-09-18
US20170025470A1 (en) 2017-01-26
EP2973714A1 (en) 2016-01-20
KR101991960B1 (ko) 2019-06-25
EP2973714B1 (en) 2019-05-08
TWI627739B (zh) 2018-06-21
JP2020057821A (ja) 2020-04-09
CN105190893A (zh) 2015-12-23
JP6928128B2 (ja) 2021-09-01
KR20150132410A (ko) 2015-11-25
JP2016510180A (ja) 2016-04-04
TW201503339A (zh) 2015-01-16

Similar Documents

Publication Publication Date Title
JP6928128B2 (ja) 発光構造及びマウント
US11038081B2 (en) Method of separating light emitting devices formed on a substrate wafer
US6547249B2 (en) Monolithic series/parallel led arrays formed on highly resistive substrates
US20150021626A1 (en) Light-emitting device
US20090039359A1 (en) Light emitting diode with improved current spreading performance
JP2006108698A (ja) フリップチップ発光デバイス用のコンタクト及び全方向反射ミラー
US8405101B2 (en) Semiconductor light emitting device and method of manufacturing the same
US7902562B2 (en) Light emitting diode device that includes a three dimensional cloud structure and manufacturing method thereof
WO2012030527A1 (en) Solid state lighting devices with point contacts and associated methods of manufacturing
US20120241786A1 (en) Solid state optoelectronic device with plated support substrate
KR100872276B1 (ko) 수직구조 질화물 반도체 발광 소자 및 제조방법
US20150372054A1 (en) Monolithic semiconductor chip array
RU2523777C2 (ru) Продолжение контактных площадок до края кристалла с электрической изоляцией
KR20090076163A (ko) 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자
KR20160023560A (ko) 반도체 발광 소자
JP5772213B2 (ja) 発光素子
JP5098482B2 (ja) 発光装置の製造方法及び発光装置
JP2010177446A (ja) 発光素子
KR101154509B1 (ko) 고효율 발광 다이오드
KR100856267B1 (ko) 수직구조 질화물 반도체 발광 소자 및 제조방법
KR20200062537A (ko) 반도체 발광소자 및 이의 제조방법
KR20130070292A (ko) 반극성 발광 다이오드

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170328

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181129

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20190307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190507

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191119

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20191206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200117

R150 Certificate of patent or registration of utility model

Ref document number: 6649773

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250