JP6640131B2 - Silicon carbide semiconductor device and method of manufacturing the same - Google Patents

Silicon carbide semiconductor device and method of manufacturing the same Download PDF

Info

Publication number
JP6640131B2
JP6640131B2 JP2017015060A JP2017015060A JP6640131B2 JP 6640131 B2 JP6640131 B2 JP 6640131B2 JP 2017015060 A JP2017015060 A JP 2017015060A JP 2017015060 A JP2017015060 A JP 2017015060A JP 6640131 B2 JP6640131 B2 JP 6640131B2
Authority
JP
Japan
Prior art keywords
guard ring
ring region
silicon carbide
region
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017015060A
Other languages
Japanese (ja)
Other versions
JP2017098578A (en
Inventor
陽一郎 樽井
陽一郎 樽井
昌之 今泉
昌之 今泉
油谷 直毅
直毅 油谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2017015060A priority Critical patent/JP6640131B2/en
Publication of JP2017098578A publication Critical patent/JP2017098578A/en
Application granted granted Critical
Publication of JP6640131B2 publication Critical patent/JP6640131B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

この発明は、ショットキー接合を有する炭化珪素半導体装置に係り、ショットキー接合を形成するショットキー電極の一部がガードリング等の終端領域に接し、ショットキー電極の外周端が絶縁膜上にある炭化珪素半導体装置に関するものである。   The present invention relates to a silicon carbide semiconductor device having a Schottky junction, in which a part of a Schottky electrode forming a Schottky junction is in contact with a termination region such as a guard ring, and an outer peripheral end of the Schottky electrode is on an insulating film. The present invention relates to a silicon carbide semiconductor device.

ショットキーバリアダイオード(SBD)はユニポーラデバイスであるため、通常のバイポーラダイオードと比較してスイッチング損失を小さくできるが、シリコンを構成材料とするSBDは実用的に耐圧が50V程度以下ものしか得られないため、高電圧のインバータ等の用途には向いていない。それに対し炭化珪素を構成材料とするSBDは、容易に数kV程度の耐圧を有するものが得られるので、近年電力変換回路への応用が注目されている。   Since a Schottky barrier diode (SBD) is a unipolar device, switching loss can be reduced as compared with a normal bipolar diode. However, an SBD using silicon as a constituent material can practically obtain only a breakdown voltage of about 50 V or less. Therefore, it is not suitable for applications such as high-voltage inverters. On the other hand, since an SBD using silicon carbide as a constituent material can easily have a withstand voltage of about several kV, application to a power conversion circuit has recently attracted attention.

このような炭化珪素を構成材料とするSBDとしては、例えば特許文献1に記載されているようなデバイスが知られている。特許文献1において開示されたSBDにおいては、静的な高電圧の印加時においてガードリング領域とn型の半導体層との間のPN接合の周囲に発生する空乏層を延ばすために、ショットキー電極をガードリング領域の外周端を越してオーバレイ構造としている。このような構造を採用することにより、空乏層がn型の半導体層中に延びやすくなり、本SBDはより高い電圧阻止能力を保持している。   As such an SBD using silicon carbide as a constituent material, for example, a device described in Patent Document 1 is known. In the SBD disclosed in Patent Document 1, in order to extend a depletion layer generated around a PN junction between a guard ring region and an n-type semiconductor layer when a static high voltage is applied, a Schottky electrode is provided. Have an overlay structure beyond the outer peripheral end of the guard ring area. By employing such a structure, the depletion layer easily extends into the n-type semiconductor layer, and the present SBD retains a higher voltage blocking capability.

特開2005−286197号公報 (図1)JP 2005-286197 A (FIG. 1)

ところが、このようなSBDを高周波スイッチング動作をさせると、ショットキー電極の外周端辺りで電界集中が生じ、SBDが耐圧劣化を引き起こすことが懸念される。   However, when such an SBD is subjected to a high-frequency switching operation, electric field concentration occurs around the outer peripheral edge of the Schottky electrode, and there is a concern that the SBD may cause deterioration in withstand voltage.

すなわち、導通状態から阻止状態に遷移するスイッチング動作時においては、急激に上昇する電圧、すなわち高dv/dtの電圧がSBDに印加される。この時ガードリング領域とn型の半導体層との間のPN接合を充電するために、dv/dtの値に比例した変移電流がSBDのガードリング領域に流れることとなる。ガードリング領域は固有の抵抗値を有しており、dv/dtの値に比例した変移電流が流れるとそこに変移電流に比例した電界がガードリング領域内に発生することとなる。   That is, at the time of the switching operation in which the transition is made from the conduction state to the inhibition state, a voltage that rises rapidly, that is, a high dv / dt voltage is applied to the SBD. At this time, in order to charge the PN junction between the guard ring region and the n-type semiconductor layer, a transition current proportional to the value of dv / dt flows through the guard ring region of the SBD. The guard ring region has a specific resistance value, and when a transition current proportional to the value of dv / dt flows, an electric field proportional to the transition current is generated in the guard ring region.

従来のSBDでは、ショットキー電極のオーバレイ構造を採用しているが、ショットキー電極の外周端には、エッチングにより形成する際にエッチング残渣が先端の尖った形状で発生する。このような先端が尖ったショットキー電極の残渣が存在する状況で、SBDの高周波スイッチング動作を行うと、変移電流により発生する電界が上記残渣部で集中しやすくなり、それによりショットキー電極の外周端辺りでの不具合を招く可能性が懸念される。   In a conventional SBD, an overlay structure of a Schottky electrode is employed, but an etching residue is generated in a shape with a sharp tip at the outer peripheral end of the Schottky electrode when the Schottky electrode is formed by etching. When a high-frequency switching operation of the SBD is performed in such a situation where the residue of the Schottky electrode having a sharp tip exists, the electric field generated by the transition current tends to concentrate on the residue, and thereby the outer periphery of the Schottky electrode There is a concern that there is a possibility of causing trouble near the end.

この発明は上記のような課題を解決するためになされたもので、高周波スイッチング動作においても耐圧劣化を引き起こす恐れのない炭化珪素半導体装置を提供することを目的とする。   SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and has as its object to provide a silicon carbide semiconductor device which does not cause deterioration in breakdown voltage even in a high-frequency switching operation.

上記課題を解決するため、この発明に係る炭化珪素半導体装置では、第1導電型のドリフト層と、ドリフト層の表面に形成された環状の第2導電型のガードリング領域と、ドリフト層の表面上においてガードリング領域を取り囲むように形成されたフィールド絶縁膜と、ガードリング領域の内側においてドリフト層の表面を覆うように形成され外周端がフィールド絶縁膜上に存在し、ガードリング領域との間でオーミック接触を形成したショットキー電極と、ショットキー電極上に形成されショットキー電極の外周端を越えてフィールド絶縁膜と接している表面電極パッドとを備え、ガードリング領域は、ガードリング領域より高い不純物濃度を有する第2導電型の高濃度領域を表面電極パッド下に有し、ガードリング領域のうち高濃度領域を除く領域とショットキー電極とはオーミック接触を形成しており、ショットキー電極の外周端には先端の尖った形状のエッチング残渣が形成されており、表面電極パッドは先端の尖った形状のエッチング残渣を覆うように形成されている。
In order to solve the above problems, in a silicon carbide semiconductor device according to the present invention, a drift layer of a first conductivity type, an annular guard ring region of a second conductivity type formed on a surface of the drift layer, and a surface of the drift layer A field insulating film formed so as to surround the guard ring region, and an outer peripheral end formed on the field insulating film to cover the surface of the drift layer inside the guard ring region, and between the field insulating film and the guard ring region. And a surface electrode pad formed on the Schottky electrode and in contact with the field insulating film beyond the outer peripheral end of the Schottky electrode. It has a high concentration region of the second conductivity type having a higher impurity concentration below the surface electrode pad, high concentration region of the guard ring region Forms an ohmic contact with the region and the Schottky electrode, except, the outer peripheral edge of the Schottky electrode are formed etching residue sharp shape of the tip, the surface electrode pad etch residues pointed shape of the tip It is formed so that it may cover.

本件発明によれば、表面電極パッドは先端の尖った形状のエッチング残渣を覆うように形成されているため、高周波スイッチング動作においても耐圧劣化を引き起こすことを抑制することができる。According to the present invention, since the surface electrode pad is formed so as to cover the etching residue having a sharp tip, it is possible to suppress the deterioration of the breakdown voltage even in the high-frequency switching operation.

本発明の実施の形態1に係る炭化珪素半導体装置のチップの構成を模式的に示す平面図及び断面図である。FIG. 2 is a plan view and a cross-sectional view schematically showing a configuration of a chip of the silicon carbide semiconductor device according to the first embodiment of the present invention. 本発明の実施の形態2に係る炭化珪素半導体装置のチップの構成を模式的に示す断面図である。FIG. 13 is a cross sectional view schematically showing a configuration of a chip of a silicon carbide semiconductor device according to a second embodiment of the present invention. 本発明の実施の形態3に係る炭化珪素半導体装置のチップの構成を模式的に示す断面図である。FIG. 13 is a cross sectional view schematically showing a configuration of a chip of a silicon carbide semiconductor device according to a third embodiment of the present invention. 本実施の形態に係る炭化珪素半導体装置の製造方法を示す断面図である。FIG. 4 is a cross sectional view showing the method for manufacturing the silicon carbide semiconductor device according to the present embodiment. 本実施の形態に係る炭化珪素半導体装置の製造方法を示す断面図である。FIG. 4 is a cross sectional view showing the method for manufacturing the silicon carbide semiconductor device according to the present embodiment. 本発明の実施の形態に係る炭化珪素半導体装置のチップの変形例の構成を模式的に示す断面図である。FIG. 11 is a cross-sectional view schematically showing a configuration of a modification of the chip of the silicon carbide semiconductor device according to the embodiment of the present invention.

<実施の形態1>
図1は本発明の実施の形態1に係る炭化珪素半導体装置のチップの構成を模式的に示す平面図(a)及びA−A断面図(b)である。ここでは炭化珪素基板1の上に、半導体素子としてSBDを備える例を示す。なお、説明の便宜上、図1(a)においては炭化珪素基板1の平面的な位置関係を理解するのに必要な構成要素だけが表示されているので、詳細は図1(b)を参照されたい。
<First Embodiment>
FIG. 1 is a plan view (a) and an AA cross-sectional view (b) schematically showing a configuration of a chip of a silicon carbide semiconductor device according to a first embodiment of the present invention. Here, an example is shown in which an SBD is provided as a semiconductor element on silicon carbide substrate 1. For convenience of explanation, FIG. 1A shows only components necessary for understanding the planar positional relationship of silicon carbide substrate 1, and therefore, FIG. 1B is referred for details. I want to.

図1(b)に示すように、本実施の形態に係る炭化珪素半導体装置は、比較的不純物濃度の高い第1導電型(ここではn型)の基板層1aおよびその上面にエピタキシャル結晶成長させた比較的不純物濃度の低い第1導電型のドリフト層1bからなる炭化珪素基板1を用いて形成されている。材料である炭化珪素は、シリコンよりバンドギャップの広い半導体材料であり、そのため炭化珪素を構成材料とする半導体装置は、シリコンを構成材料とする半導体装置と比較して、より高温での動作が可能となっている。   As shown in FIG. 1 (b), the silicon carbide semiconductor device according to the present embodiment has a first conductivity type (here, n-type) substrate layer 1a having a relatively high impurity concentration and epitaxial crystal growth on the upper surface thereof. It is formed using silicon carbide substrate 1 including first conductivity type drift layer 1b having a relatively low impurity concentration. Silicon carbide, which is a material, is a semiconductor material having a wider band gap than silicon, so that a semiconductor device using silicon carbide as a constituent material can operate at a higher temperature than a semiconductor device using silicon as a constituent material. It has become.

ドリフト層1bの一方の表面部分には、終端領域としての第2導電型(ここではp型)のガードリング領域2が環状に形成されている。環状に形成されたガードリング領域2の
内側及び外側においては、ドリフト層1bが一方の表面に露出している。ガードリング領域2はドリフト層1bとの間にPN接合を形成している。ドリフト層1bの一方の表面上にはさらに、ガードリング領域2を取り囲むように、フィールド絶縁膜3が形成されている。フィールド絶縁膜3はその中央に開口部を有している。本実施の形態においては、フィールド絶縁膜3はシリコン酸化膜であるが、シリコン窒化膜であっても良い。
A guard ring region 2 of the second conductivity type (here, p-type) as a termination region is formed in an annular shape on one surface portion of the drift layer 1b. The drift layer 1b is exposed on one surface inside and outside the ring-shaped guard ring region 2. The guard ring region 2 forms a PN junction with the drift layer 1b. Field insulating film 3 is further formed on one surface of drift layer 1b so as to surround guard ring region 2. The field insulating film 3 has an opening at its center. In the present embodiment, the field insulating film 3 is a silicon oxide film, but may be a silicon nitride film.

環状に形成されたガードリング領域2の内側において露出しているドリフト層1bを覆うようにショットキー電極4が形成されており、ドリフト層1bとの間でショットキー接合を形成している。また、ショットキー電極4はガードリング領域2の一部を覆うように延在しており、ガードリング領域2との間でオーミック接触を形成している。さらにショットキー電極4はフィールド絶縁膜3上にも延在しており、その外周端はフィールド絶縁膜3上に存在している。本実施の形態においては、ショットキー電極4は、その構成する金属はチタンであり、その厚みは約200nmである。ショットキー電極4を構成する金属は、炭化珪素基板とショットキー接合を形成する金属であればよく、モリブデン、ニッケル、金等の金属であっても良い。   The Schottky electrode 4 is formed so as to cover the drift layer 1b exposed inside the guard ring region 2 formed in a ring shape, and forms a Schottky junction with the drift layer 1b. The Schottky electrode 4 extends so as to cover a part of the guard ring region 2 and forms an ohmic contact with the guard ring region 2. Further, the Schottky electrode 4 also extends on the field insulating film 3, and its outer peripheral end exists on the field insulating film 3. In the present embodiment, the metal constituting Schottky electrode 4 is titanium, and its thickness is about 200 nm. The metal forming Schottky electrode 4 may be a metal that forms a Schottky junction with a silicon carbide substrate, and may be a metal such as molybdenum, nickel, or gold.

ショットキー電極4の上には、外部端子との接続のための表面電極パッド5が積層されている。表面電極パッド5は、その外周端がショットキー電極4の外周端を越えてフィールド絶縁膜3に接している。本実施の形態においては、表面電極パッド5は、その構成する金属はアルミニウムであり、その厚みは約4.8μmである。表面電極パッド5を構成する金属は、銅、モリブデン、ニッケル等の金属であっても良く、Al−Siのようなアルミニウム合金であっても良い。   On the Schottky electrode 4, a surface electrode pad 5 for connection to an external terminal is laminated. The outer peripheral end of the surface electrode pad 5 is in contact with the field insulating film 3 beyond the outer peripheral end of the Schottky electrode 4. In the present embodiment, the metal constituting the surface electrode pad 5 is aluminum, and its thickness is about 4.8 μm. The metal constituting the surface electrode pad 5 may be a metal such as copper, molybdenum, nickel or the like, or may be an aluminum alloy such as Al-Si.

炭化珪素基板1の一方の表面は、その上に形成されたフィールド絶縁膜3、ショットキー電極4及び表面電極パッド5を保護するように保護膜6で覆われている。保護膜6は、外部環境からの応力を緩和するため有機樹脂膜であることが望ましい。また、高温処理に耐える必要があるため、本実施の形態においては、保護膜6にはポリイミド樹脂膜が使用される。外部端子との接続のため、保護膜6は表面電極パッド5上において開口を有している。   One surface of silicon carbide substrate 1 is covered with protective film 6 so as to protect field insulating film 3, Schottky electrode 4 and surface electrode pad 5 formed thereon. The protective film 6 is desirably an organic resin film to reduce stress from the external environment. In addition, in the present embodiment, a polyimide resin film is used for the protective film 6 because it needs to withstand high-temperature processing. The protective film 6 has an opening on the surface electrode pad 5 for connection with an external terminal.

炭化珪素基板1の他方の表面には裏面電極7が形成されている。裏面電極7は基板層1aとの間でオーミック接触を形成している。裏面電極7は基板層1aとの間でオーミック接触を形成するような金属であればよく、本実施の形態においてはニッケルであるが、他にアルミニウムやモリブデンであっても良い。   Back surface electrode 7 is formed on the other surface of silicon carbide substrate 1. The back electrode 7 forms an ohmic contact with the substrate layer 1a. The back electrode 7 may be a metal that forms an ohmic contact with the substrate layer 1a, and is nickel in this embodiment, but may be aluminum or molybdenum.

次に本実施の形態に係る炭化珪素半導体装置の製造方法について図4及び図5を用いて説明する。各図において、図1のA−A断面が示されている。   Next, a method for manufacturing the silicon carbide semiconductor device according to the present embodiment will be described with reference to FIGS. In each figure, the AA cross section of FIG. 1 is shown.

比較的不純物濃度の高い第1導電型の基板層1aおよびその上面にエピタキシャル結晶成長させた比較的不純物濃度の低い第1導電型のドリフト層1bから構成される炭化珪素基板1を用意し、公知の方法、例えば写真製版技術により所定の形状にパターニングしたレジスト膜9を用いる選択的なイオン注入により、ドリフト層1bの一方の表面部分に第2導電型のガードリング領域2を形成する(図4a)。ここで、第2導電型の領域には、例えば不純物イオンとしてアルミニウムイオンまたはホウ素イオンが注入され、1500℃以上の高温でアニールされることにより不純物イオンが電気的に活性化され、所定の導電型の領域として形成される。   A silicon carbide substrate 1 composed of a first conductivity type substrate layer 1a having a relatively high impurity concentration and a first conductivity type drift layer 1b having a relatively low impurity concentration grown epitaxially on the upper surface thereof is prepared. For example, the guard ring region 2 of the second conductivity type is formed on one surface of the drift layer 1b by selective ion implantation using a resist film 9 patterned into a predetermined shape by photolithography (FIG. 4A). ). Here, for example, aluminum ions or boron ions are implanted into the second conductivity type region as impurity ions, and the impurity ions are electrically activated by annealing at a high temperature of 1500 ° C. or more, so that the predetermined conductivity type is obtained. Region.

次に、例えばCVD法により、ドリフト層1bの一方の表面上に1μm程度の厚さのシリコン酸化膜を堆積し、その後写真製版とエッチングにより、中央のシリコン酸化膜を除去し、中央に開口部を有するフィールド絶縁膜3を形成する(図4b)。開口部はガードリング領域2の一部を含む、ガードリング領域2の内側に形成される。   Next, a silicon oxide film having a thickness of about 1 μm is deposited on one surface of the drift layer 1b by, for example, a CVD method, and thereafter the central silicon oxide film is removed by photolithography and etching. Is formed (FIG. 4B). The opening is formed inside guard ring region 2 including a part of guard ring region 2.

次に、炭化珪素基板1の基板層1aが露出する面に裏面電極7を形成する(図4c)。   Next, back electrode 7 is formed on the surface of silicon carbide substrate 1 where substrate layer 1a is exposed (FIG. 4c).

次に、スパッタ法によりフィールド絶縁膜3の形成されたドリフト層1bの一方の表面上全面にショットキー電極4となる金属膜8を成膜し、さらに写真製版技術により、所定の形状のレジスト膜9を成膜する(図5a)。   Next, a metal film 8 serving as a Schottky electrode 4 is formed on the entire surface of one side of the drift layer 1b on which the field insulating film 3 is formed by a sputtering method, and a resist film having a predetermined shape is formed by photolithography. 9 is formed (FIG. 5a).

次に、レジスト膜9をマスクとして金属膜8をエッチングし、所望の形状のショットキー電極4を形成する(図5b)。金属膜8をエッチングにおいては、チップへのダメージを軽減するためウェット処理が望ましく、その場合形成されるショットキー電極4の端部は先端の尖った形状になりやすい。ここでは、この先端の尖った部分をエッチング残渣4aと呼ぶ。   Next, the metal film 8 is etched using the resist film 9 as a mask to form the Schottky electrode 4 having a desired shape (FIG. 5B). In etching the metal film 8, wet processing is desirable in order to reduce damage to the chip. In that case, the end of the formed Schottky electrode 4 tends to have a sharp pointed end. Here, the pointed portion is referred to as an etching residue 4a.

次に、エッチング残渣4aを覆うようにショットキー電極4の上に表面電極パッド5を積層し、保護膜6を形成すると本実施の形態に係る炭化珪素半導体装置が完成する(図5c)。   Next, surface electrode pad 5 is laminated on Schottky electrode 4 so as to cover etching residue 4a, and protective film 6 is formed, whereby the silicon carbide semiconductor device according to the present embodiment is completed (FIG. 5c).

次に本実施の形態に係る炭化珪素半導体装置の作用について説明する。本実施の形態に係る炭化珪素半導体装置において、表面電極パッド5に対して裏面電極7に負の電圧を印加すると、裏面電極7から表面電極パッド5に電流が流れ、本装置は導通状態となる。逆に表面電極パッド5に対して裏面電極7に正の電圧を印加すると、ショットキー接合及びPN接合が電流を阻止し、本装置は阻止状態となる。   Next, the operation of the silicon carbide semiconductor device according to the present embodiment will be described. In the silicon carbide semiconductor device according to the present embodiment, when a negative voltage is applied to back electrode 7 with respect to front electrode pad 5, a current flows from back electrode 7 to front electrode pad 5, and the device is brought into a conductive state. . Conversely, when a positive voltage is applied to the back electrode 7 with respect to the front electrode pad 5, the Schottky junction and the PN junction block current, and the device enters a blocking state.

導通状態から阻止状態に遷移するスイッチング動作時においては、急激に上昇する電圧、すなわち高dv/dtの電圧が装置に印加される。この時ガードリング領域とn型の半導体層との間のPN接合の周囲には空乏層と呼ばれる電気二重層が発生するが、この空乏層は空乏層容量と呼ばれる静電容量を持っている。この空乏層容量を充電するために、dv/dtの値に比例した変移電流が装置のガードリング領域2内をPN接合からショットキー電極4に向かって流れることとなる。ガードリング領域2は固有の抵抗値を有しており、dv/dtの値に比例した変移電流が流れるとそこに変移電流と上記抵抗値の積に比例した電界がガードリング領域2内に発生することとなる。   During a switching operation in which a transition is made from a conduction state to a blocking state, a rapidly rising voltage, that is, a high dv / dt voltage is applied to the device. At this time, an electric double layer called a depletion layer is generated around a PN junction between the guard ring region and the n-type semiconductor layer, and the depletion layer has a capacitance called a depletion layer capacitance. In order to charge the depletion layer capacitance, a transition current proportional to the value of dv / dt flows through the guard ring region 2 of the device from the PN junction toward the Schottky electrode 4. The guard ring region 2 has a unique resistance value, and when a transition current proportional to the value of dv / dt flows, an electric field proportional to the product of the transition current and the resistance value is generated in the guard ring region 2. Will be done.

従来例のように、ショットキー電極4の端部に先端の尖ったエッチング残渣4aが剥き出しのままとなっていると、変移電流によりガードリング領域2内発生した電界が形成する等電位面がエッチング残渣4aの周囲で湾曲し、この部分に電界集中を引き起こす恐れがあった。   As in the conventional example, when the etching residue 4a having a sharp tip is left bare at the end of the Schottky electrode 4, the equipotential surface formed by the electric field generated in the guard ring region 2 due to the transfer current is etched. There was a possibility that the film might bend around the residue 4a and cause electric field concentration at this portion.

本実施の形態に係る炭化珪素半導体装置においては、表面電極パッド5の外周端がショットキー電極4の外周端を越えてフィールド絶縁膜3と接するように構成したので、ショットキー電極4の端部のエッチング残渣4aが導電性の表面電極パッド5で覆われることとなるため、変移電流によりガードリング領域2内発生した電界が形成する等電位面がエッチング残渣4aの周囲で湾曲することなく、この部分に電界集中を引き起こす恐れはなくなった。   In the silicon carbide semiconductor device according to the present embodiment, since the outer peripheral end of surface electrode pad 5 is configured to be in contact with field insulating film 3 beyond the outer peripheral end of Schottky electrode 4, the end of Schottky electrode 4 is formed. Since the etching residue 4a is covered with the conductive surface electrode pad 5, the equipotential surface formed by the electric field generated in the guard ring region 2 due to the transfer current does not curve around the etching residue 4a. There is no longer any possibility of causing electric field concentration in the part.

したがって、本実施の形態によれば、高周波スイッチング動作においても信頼性の高い炭化珪素半導体装置が得られる、という効果を奏する。   Therefore, according to the present embodiment, there is an effect that a highly reliable silicon carbide semiconductor device can be obtained even in a high-frequency switching operation.

また、表面電極パッド5の外周端は、ガードリング領域2の上方に存在していることが望ましい。従来例のように表面電極パッド5の外周端をガードリング領域2の外周端を越してオーバレイ構造とすると、変移電流によりガードリング領域内発生した電界が形成する等電位面が、ガードリング領域2の外周端を越えて存在する表面電極パッド5により湾曲し、当該箇所において耐圧劣化を引き起こす可能性があるからである。したがって、このような構成とすることにより、高周波スイッチング動作においてもさらに信頼性の高い炭化珪素半導体装置が得られる、という効果が得られる。   Further, it is desirable that the outer peripheral edge of the surface electrode pad 5 exists above the guard ring region 2. When the outer peripheral edge of the surface electrode pad 5 has an overlay structure beyond the outer peripheral edge of the guard ring region 2 as in the conventional example, the equipotential surface formed by the electric field generated in the guard ring region due to the transition current becomes the guard ring region 2 This is because there is a possibility that the surface electrode pad 5 existing beyond the outer peripheral edge of the above-mentioned portion may be curved and cause a deterioration in withstand voltage at the portion. Therefore, such a configuration has an effect that a silicon carbide semiconductor device with higher reliability can be obtained even in a high-frequency switching operation.

<実施の形態2>
図2は本発明の実施の形態2に係る炭化珪素半導体装置のチップの構成を模式的に示す断面図である。平面図は図1と同様なので省略した。本実施の形態では、ガードリング領域2の中に、その表面から形成され、ガードリング領域2より高い不純物濃度を有するp型の高濃度領域2aが形成されていることを特徴としている。その他の構成については、実施の形態1の構成と同様である。
<Embodiment 2>
FIG. 2 is a cross-sectional view schematically showing a configuration of a chip of a silicon carbide semiconductor device according to a second embodiment of the present invention. The plan view is the same as FIG. The present embodiment is characterized in that a p-type high-concentration region 2a having a higher impurity concentration than the guard ring region 2 is formed in the guard ring region 2 from its surface. Other configurations are the same as those of the first embodiment.

このような構成とすることにより、高濃度領域2aには空乏層が広がらなくなるため、ガードリング領域2の固有の抵抗値を低減することができ、その抵抗値に比例して発生する電界を緩和することができる。したがって、本実施の形態によれば、高周波スイッチング動作においてもより信頼性の高い炭化珪素半導体装置が得られる、という効果が得られる。   With such a configuration, the depletion layer does not spread in the high-concentration region 2a, so that the intrinsic resistance value of the guard ring region 2 can be reduced, and the electric field generated in proportion to the resistance value is reduced. can do. Therefore, according to the present embodiment, there is obtained an effect that a silicon carbide semiconductor device with higher reliability can be obtained even in a high-frequency switching operation.

<実施の形態3>
図3は本発明の実施の形態3に係る炭化珪素半導体装置のチップの構成を模式的に示す断面図である。平面図は図1と同様なので省略した。本実施の形態では、フィールド絶縁膜3の開口部がテーパ形状となっていることを特徴としている。その他の構成については、実施の形態1の構成と同様である。
<Embodiment 3>
FIG. 3 is a cross sectional view schematically showing a configuration of a chip of a silicon carbide semiconductor device according to a third embodiment of the present invention. The plan view is the same as FIG. The present embodiment is characterized in that the opening of the field insulating film 3 has a tapered shape. Other configurations are the same as those of the first embodiment.

具体的には、フィールド絶縁膜3の開口部はフィールド絶縁膜3の厚みが開口部との境界から外部に遠ざかるにしたがって厚くなるようなテーパ形状を有している。フィールド絶縁膜3の開口部がテーパ形状となることで、ショットキー電極4の端部における電界がより緩和されてチップの信頼性がさらに向上する。したがって、本実施の形態によれば、高周波スイッチング動作においてもより信頼性の高い炭化珪素半導体装置が得られる、という効果が得られる。   Specifically, the opening of the field insulating film 3 has a tapered shape such that the thickness of the field insulating film 3 increases with increasing distance from the boundary with the opening to the outside. Since the opening of the field insulating film 3 has a tapered shape, the electric field at the end of the Schottky electrode 4 is further reduced, and the reliability of the chip is further improved. Therefore, according to the present embodiment, there is obtained an effect that a silicon carbide semiconductor device with higher reliability can be obtained even in a high-frequency switching operation.

なお、以上の実施の形態の説明においては、半導体素子がSBDであり、終端領域にガードリング領域2が設けられた構成を示したが、本発明に係る炭化珪素半導体装置の半導体素子および終端領域の構造はこれに限定されるものではない。例えば、半導体素子は同じくショットキー接合を有するJBS(Junction Barrier Schottky diode)やMPS(Merged PiN Schottky diode)でもよいし、終端領域は、ガードリング領域2に替えてJTE(Junction Termination Extension)を設けてもよいし、図6に示されるように、ガードリング領域2に付加してフィールドリミッティングリング10を設けてもよい。また、第1導電型をn型、第2導電型をp型としたが、その逆であっても、本発明の作用・効果が発揮されることは言うまでもないことである。   In the above description of the embodiment, a configuration is shown in which the semiconductor element is an SBD and the guard ring region 2 is provided in the termination region. However, the semiconductor element and the termination region of the silicon carbide semiconductor device according to the present invention are described. Is not limited to this. For example, the semiconductor element may be a junction barrier schottky diode (JBS) or a merged pn schottky diode (MPS) having a Schottky junction. Alternatively, a field limiting ring 10 may be provided in addition to the guard ring area 2 as shown in FIG. The first conductivity type is n-type and the second conductivity type is p-type. However, it is needless to say that the functions and effects of the present invention can be exerted even if the opposite is true.

この発明に係る炭化珪素半導体装置は、交流から直流への変換、直流から交流への変換、あるいは周波数変換等の電力変換を行う機器に適用することにより、その機器の電力変換効率の向上に寄与することができる。   INDUSTRIAL APPLICABILITY The silicon carbide semiconductor device according to the present invention is applied to a device that performs power conversion such as AC to DC conversion, DC to AC conversion, or frequency conversion, thereby contributing to an improvement in the power conversion efficiency of the device. can do.

1 炭化珪素基板
1a 基板層
1b ドリフト層
2 ガードリング領域
2a 高濃度領域
3 フィールド絶縁膜
4 ショットキー電極
4a エッチング残渣
5 表面電極パッド
6 保護膜
7 裏面電極
8 金属膜
9 レジスト膜
10 フィールドリミッティングリング
Reference Signs List 1 silicon carbide substrate 1a substrate layer 1b drift layer 2 guard ring region 2a high concentration region 3 field insulating film 4 Schottky electrode 4a etching residue 5 surface electrode pad 6 protective film 7 back electrode 8 metal film 9 resist film 10 field limiting ring

Claims (4)

第1導電型のドリフト層と、
前記ドリフト層の表面に形成された環状の第2導電型のガードリング領域と、
前記ドリフト層の表面上において、前記ガードリング領域を取り囲むように形成されたフィールド絶縁膜と、
前記ガードリング領域の内側において前記ドリフト層の表面を覆うように形成され、外周端が前記フィールド絶縁膜上に存在し、前記ガードリング領域との間でオーミック接触を形成したショットキー電極と、
前記ショットキー電極上に形成され、前記ショットキー電極の外周端を越えて前記フィールド絶縁膜と接している表面電極パッドと、
を備え、
前記ガードリング領域は、前記ガードリング領域より高い不純物濃度を有する第2導電型の高濃度領域を前記表面電極パッド下に有し、
前記ガードリング領域のうち前記高濃度領域を除く領域は前記ショットキー電極との間でオーミック接触を形成しており、
前記ショットキー電極の外周端には先端の尖った形状のエッチング残渣が形成されており、
前記表面電極パッドは前記先端の尖った形状のエッチング残渣を覆うように形成されていることを特徴とする炭化珪素半導体装置。
A first conductivity type drift layer;
An annular second conductivity type guard ring region formed on the surface of the drift layer;
A field insulating film formed on the surface of the drift layer so as to surround the guard ring region;
A Schottky electrode formed so as to cover the surface of the drift layer inside the guard ring region, an outer peripheral edge is present on the field insulating film, and formed an ohmic contact with the guard ring region;
A surface electrode pad formed on the Schottky electrode and in contact with the field insulating film beyond the outer peripheral end of the Schottky electrode;
With
The guard ring region has a second conductivity type high concentration region having a higher impurity concentration than the guard ring region below the surface electrode pad,
Regions other than the high concentration region in the guard ring region form an ohmic contact with the Schottky electrode,
At the outer peripheral end of the Schottky electrode, a sharp-pointed etching residue is formed,
The silicon carbide semiconductor device, wherein the surface electrode pad is formed so as to cover the etching residue having a sharp tip.
前記ガードリング領域は、前記高濃度領域の周囲を覆うように形成されていることを特徴とする請求項1に記載の炭化珪素半導体装置。   2. The silicon carbide semiconductor device according to claim 1, wherein said guard ring region is formed so as to cover a periphery of said high concentration region. 前記フィールド絶縁膜の開口部がテーパ形状となっていることを特徴とする請求項1又は2に記載の炭化珪素半導体装置。   3. The silicon carbide semiconductor device according to claim 1, wherein an opening of said field insulating film has a tapered shape. 第1導電型の基板層と前記基板層上に形成された第1導電型のドリフト層を有する炭化珪素基板を用意する工程と、
前記ドリフト層の表面に第2導電型のガードリング領域を形成する工程と、
前記ガードリング領域中に前記ガードリング領域より高い不純物濃度を有する第2導電型の高濃度領域を形成する工程と、
前記ドリフト層の表面上の一部おいて前記ガードリング領域を取り囲むようにフィールド絶縁膜を形成する工程と、
前記フィールド絶縁膜上と前記ドリフト層上とに金属膜を形成した後、ウェット処理により前記金属膜をエッチングすることで、外周端に先端の尖った形状のエッチング残渣を有し、前記ガードリング領域のうち前記高濃度領域を除く領域との間でオーミック接触を形成したショットキー電極を形成する工程と、
前記ショットキー電極上において、前記ショットキー電極の外周端を越えて前記フィールド絶縁膜と接し、前記先端の尖った形状のエッチング残渣を覆うように表面電極パッドを形成する工程と
を備えた炭化珪素半導体装置の製造方法。
Preparing a silicon carbide substrate having a first conductivity type substrate layer and a first conductivity type drift layer formed on the substrate layer;
Forming a second conductivity type guard ring region on the surface of the drift layer;
Forming a second conductivity type high concentration region having a higher impurity concentration than the guard ring region in the guard ring region;
Forming a field insulating film to surround the Oite the guard ring region on a part of a surface of the drift layer,
After forming a metal film on the field insulating film and on the drift layer, the metal film is etched by a wet process to have a sharp-pointed etching residue at an outer peripheral end, and the guard ring region Forming a Schottky electrode having an ohmic contact with a region excluding the high concentration region ,
Forming a surface electrode pad on the Schottky electrode so as to be in contact with the field insulating film beyond the outer peripheral end of the Schottky electrode and to cover the etching residue having the sharp pointed end. A method for manufacturing a semiconductor device.
JP2017015060A 2017-01-31 2017-01-31 Silicon carbide semiconductor device and method of manufacturing the same Active JP6640131B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017015060A JP6640131B2 (en) 2017-01-31 2017-01-31 Silicon carbide semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017015060A JP6640131B2 (en) 2017-01-31 2017-01-31 Silicon carbide semiconductor device and method of manufacturing the same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013176954A Division JP6202944B2 (en) 2013-08-28 2013-08-28 Silicon carbide semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2017098578A JP2017098578A (en) 2017-06-01
JP6640131B2 true JP6640131B2 (en) 2020-02-05

Family

ID=58803930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017015060A Active JP6640131B2 (en) 2017-01-31 2017-01-31 Silicon carbide semiconductor device and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP6640131B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022140933A (en) 2021-03-15 2022-09-29 株式会社東芝 Semiconductor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02281757A (en) * 1989-04-24 1990-11-19 Sony Corp Semiconductor device
JPH06122982A (en) * 1992-10-13 1994-05-06 Matsushita Electric Ind Co Ltd Etchant composition for metallic thin film consisting of aluminum as main component
JP3588257B2 (en) * 1998-07-21 2004-11-10 三洋電機株式会社 Schottky barrier diode
JP2005135972A (en) * 2003-10-28 2005-05-26 Shindengen Electric Mfg Co Ltd Manufacturing method of semiconductor device
JP5030434B2 (en) * 2006-02-16 2012-09-19 新電元工業株式会社 Silicon carbide semiconductor device
JP5601849B2 (en) * 2010-02-09 2014-10-08 三菱電機株式会社 Method for manufacturing silicon carbide semiconductor device
JP2012191038A (en) * 2011-03-11 2012-10-04 Mitsubishi Electric Corp Method of manufacturing semiconductor device
JP5455973B2 (en) * 2011-05-27 2014-03-26 三菱電機株式会社 Method for manufacturing silicon carbide semiconductor device
JP5928101B2 (en) * 2012-03-30 2016-06-01 富士電機株式会社 Method for manufacturing SiC semiconductor device

Also Published As

Publication number Publication date
JP2017098578A (en) 2017-06-01

Similar Documents

Publication Publication Date Title
JP6202944B2 (en) Silicon carbide semiconductor device and manufacturing method thereof
US10847621B2 (en) Semiconductor device with a well region
JP6065154B2 (en) Silicon carbide semiconductor device
JP7113220B2 (en) Semiconductor device and manufacturing method thereof
JP6745458B2 (en) Semiconductor element
JP4282972B2 (en) High voltage diode
JP5943819B2 (en) Semiconductor element, semiconductor device
JP6513339B2 (en) Silicon carbide semiconductor device
JP2013239607A (en) Semiconductor device
JP2009267032A (en) Semiconductor device and manufacturing method thereof
JP5106604B2 (en) Semiconductor device and manufacturing method thereof
CN108735720A (en) Semiconductor element
JP2019054193A (en) Semiconductor device
JP2017201683A (en) Semiconductor element
JP6640131B2 (en) Silicon carbide semiconductor device and method of manufacturing the same
JP2012248736A (en) Semiconductor device
TWI790141B (en) Wide-band gap semiconductor device and method of manufacturing the same
EP3010045A1 (en) Semiconductor device and a method of manufacturing same
JP2014130913A (en) Semiconductor device and driving method thereof
JP3879697B2 (en) Semiconductor device
JP6233537B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP6609283B2 (en) Silicon carbide semiconductor device
JP6183234B2 (en) Semiconductor device and manufacturing method of semiconductor device
CN105575962A (en) Single-piece type hybrid rectifier diode structure
JP2018125553A (en) Silicon carbide semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170725

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170922

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180327

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181029

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20181105

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20190111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190711

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191225

R150 Certificate of patent or registration of utility model

Ref document number: 6640131

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250