JP5030434B2 - Silicon carbide semiconductor device - Google Patents

Silicon carbide semiconductor device Download PDF

Info

Publication number
JP5030434B2
JP5030434B2 JP2006039235A JP2006039235A JP5030434B2 JP 5030434 B2 JP5030434 B2 JP 5030434B2 JP 2006039235 A JP2006039235 A JP 2006039235A JP 2006039235 A JP2006039235 A JP 2006039235A JP 5030434 B2 JP5030434 B2 JP 5030434B2
Authority
JP
Japan
Prior art keywords
silicon carbide
region
semiconductor device
layer
carbide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006039235A
Other languages
Japanese (ja)
Other versions
JP2007220878A (en
Inventor
恒一 西川
雄介 前山
祐介 福田
正章 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2006039235A priority Critical patent/JP5030434B2/en
Publication of JP2007220878A publication Critical patent/JP2007220878A/en
Application granted granted Critical
Publication of JP5030434B2 publication Critical patent/JP5030434B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Description

本発明は炭化珪素半導体装置に関するものであり、特に炭化珪素基板の一方の面層の所定位置でアノード電極へ印加される逆方向電圧によって生じる電界強度を緩和するための炭化珪素領域を備える炭化珪素半導体装置に関するものである。   The present invention relates to a silicon carbide semiconductor device, and in particular, silicon carbide provided with a silicon carbide region for relaxing electric field strength generated by a reverse voltage applied to an anode electrode at a predetermined position on one surface layer of a silicon carbide substrate. The present invention relates to a semiconductor device.

炭化珪素基板を用いた炭化珪素半導体装置が特許文献１に開示されている。当該炭化珪素半導体装置は、アノード電極の端部下に位置する第１導電型の炭化珪素基板の一方の面層にアノード電極に印加される電圧によって生じる電界集中を緩和するための第２導電型の炭化珪素領域をガードリングとして備えている。ガードリングは、アノード電極へ印加される逆方向電圧によって生じる電界集中、すなわち炭化珪素基板の面層においてアノード電極の端部下に位置する箇所での電界集中を緩和し、電界集中で生じる素子破壊を防止している。   A silicon carbide semiconductor device using a silicon carbide substrate is disclosed in Patent Document 1. The silicon carbide semiconductor device has a second conductivity type for alleviating electric field concentration caused by a voltage applied to the anode electrode on one surface layer of the first conductivity type silicon carbide substrate located below the end of the anode electrode. A silicon carbide region is provided as a guard ring. The guard ring relaxes the electric field concentration caused by the reverse voltage applied to the anode electrode, i.e., the electric field concentration in the surface layer of the silicon carbide substrate located below the end of the anode electrode, and prevents element breakdown caused by the electric field concentration. It is preventing.

ところで、前記したガードリングを備えた炭化珪素半導体装置はアノード電極に逆方向電圧が印加されると、印加電圧に応じてアノード電極下からカソード電極に向かって空乏層を形成する。このとき、カソード電極に向かって形成される空乏層は、ドリフト間隔が狭いガードリング下においてカソード電極と最も早く接触する。この接触により、いわゆるリーチスルーが生じると、アノード電極およびカソード電極間が電気的に接続され電流が流れる。
特開２００３−２５８２７１ By the way, when a reverse voltage is applied to the anode electrode, the silicon carbide semiconductor device having the guard ring described above forms a depletion layer from the bottom of the anode electrode toward the cathode electrode according to the applied voltage. At this time, the depletion layer formed toward the cathode electrode comes into contact with the cathode electrode earliest under a guard ring having a narrow drift interval. When so-called reach-through occurs due to this contact, the anode electrode and the cathode electrode are electrically connected and current flows.
JP 2003-258271 A

ところで、前記したような逆方向電圧の特性指標として、指定の温度および逆電力で非繰り返しで許容し得る逆電力ピーク値を示す定格サージ逆電力（以降、単にＰＲＳＭと略称する）が用いられている。例えば良好なＰＲＳＭ特性を示す炭化珪素半導体装置としてＰｉＮ接合を用いた炭化珪素半導体装置が知られており、他方、特許文献１に示されたショットキー接合を用いた炭化珪素半導体装置はＰｉＮ接合を用いた炭化珪素半導体装置と比較してＰＲＳＭが悪いことが知られている。 By the way, the rated surge reverse power (hereinafter simply referred to as PRSM ) indicating the reverse power peak value that can be allowed non-repetitively at a specified temperature and reverse power is used as a characteristic index of the reverse voltage as described above. ing. For example, a silicon carbide semiconductor device using a PiN junction is known as a silicon carbide semiconductor device exhibiting good PRSM characteristics, while the silicon carbide semiconductor device using a Schottky junction disclosed in Patent Document 1 is a PiN junction. It is known that the PRSM is worse than that of a silicon carbide semiconductor device using silicon.

ショットキー接合を用いた炭化珪素半導体装置は、ＰｉＮ接合を用いた炭化珪素半導体装置よりも比較的低い逆電力で素子破壊を招く恐れがあり、これが危惧されている。なぜなら、ショットキー接合は金属−半導体接合で形成されているので温度が上昇すると１０００℃以下の低温で界面反応が進行して障壁が小さくなって破壊し易いのに対し、ＰｉＮ接合は１５００℃以上に温度が上昇しても拡散現象がほとんど生じずに破壊し難いからである。この現象は、Ｓｉ製ショットキーバリアダイオード（以降、ＳＢＤと略称する）では耐圧が１００V程度と低いので顕在化しなかったが、ＳｉＣ製ＳＢＤでは耐圧が１０００V程度と高いので耐える電流値が、Ｓｉ製SBDの場合の１０分の１に小さくなって顕在化する。
従って、本発明は上記した事情に鑑みてなされたものであり、本発明の目的は低い逆電力で素子破壊を招くことが無いように、逆方向電圧においてはＰｉＮ接合を用いた半導体装置として機能させて素子破壊を防止し得る炭化珪素半導体装置を提供することにある。 A silicon carbide semiconductor device using a Schottky junction may cause element destruction with a relatively lower reverse power than a silicon carbide semiconductor device using a PiN junction, which is a concern. Because the Schottky junction is formed by a metal-semiconductor junction, when the temperature rises, the interface reaction proceeds at a low temperature of 1000 ° C. or lower and the barrier becomes small and easily breaks, whereas the PiN junction is 1500 ° C. or higher. This is because even if the temperature rises, the diffusion phenomenon hardly occurs and it is difficult to destroy. This phenomenon did not manifest itself because the breakdown voltage of a Si Schottky barrier diode (hereinafter abbreviated as SBD) is as low as about 100 V, but the breakdown voltage of a SiC SBD is as high as about 1000 V, so that the current value that can withstand is made of Si. It becomes small and becomes 1/10 of the case of SBD.
Therefore, the present invention has been made in view of the above-described circumstances, and the object of the present invention is to function as a semiconductor device using a PiN junction in reverse voltage so as not to cause element destruction with low reverse power. An object of the present invention is to provide a silicon carbide semiconductor device capable of preventing element destruction.

本発明は、以上の問題点を解決するために、次の構成を採用する。
第１導電型の炭化珪素基板と、該炭化珪素基板の一方の面にショットキー接触するアノードのための電極と、前記炭化珪素基板の他方の面にオーミック接触するカソードのための電極と、前記炭化珪素基板の一方の面側の層の所定位置で所定の間隔を有して前記アノード電極と電気的なコンタクトを得る第２導電型の炭化珪素領域と、を備えた炭化珪素半導体装置において、前記炭化珪素基板は、前記一方の面側に低濃度層を前記他方の面側に高濃度層を有し、前記炭化珪素基板の他方の面側の層において、前記一方の面層からの空乏層のリーチスルーを誘因すべく、前記第２導電型の領域に対向する位置で前記カソード電極と電気的なコンタクトを得る第１導電型の高濃度領域をリーチスルー誘因領域として備えることを特徴とする。

The present invention adopts the following configuration in order to solve the above problems.
A silicon carbide substrate of a first conductivity type, an electrode for an anode in Schottky contact with one surface of the silicon carbide substrate, an electrode for a cathode in ohmic contact with the other surface of the silicon carbide substrate, In a silicon carbide semiconductor device comprising: a second conductivity type silicon carbide region having a predetermined interval at a predetermined position of a layer on one surface side of a silicon carbide substrate and obtaining an electrical contact with the anode electrode; The silicon carbide substrate has a low concentration layer on the one surface side and a high concentration layer on the other surface side, and a depletion from the one surface layer in a layer on the other surface side of the silicon carbide substrate. In order to induce reach through of the layer, a high concentration region of the first conductivity type that obtains electrical contact with the cathode electrode at a position facing the second conductivity type region is provided as a reach through inducement region. To do.

炭化珪素領域は、ガードリングであることを特徴とする。
炭化珪素基板の一方の面側の層の所定の間隔に、所定の微細間隔で配置される第２導電型の微細炭化珪素領域を備えることを特徴とする。 The silicon carbide region is a guard ring.
The silicon carbide substrate includes a second conductivity type fine silicon carbide region arranged at a predetermined fine interval in a predetermined interval of the layer on one surface side of the silicon carbide substrate.

本発明の炭化珪素半導体装置は、炭化珪素基板の他方の面層において、一方の面層からの空乏層のリーチスルーを誘因すべく、第２導電型領域に対向する位置にカソード電極と電気的なコンタクトを得るリーチスルー誘因領域を備えることにより、逆方向電圧におけるリーチスルーを誘因し、当該リーチスルーによって炭化珪素基板の一方の面の第２導電型領域と他方の面のリーチスルー誘因領域との間でＰｉＮダイオードとして機能させることができる。これにより本発明の炭化珪素半導体装置は、逆方向電圧においてＰｉＮダイオードとして機能することから、ＰｉＮダイオードの良好な特性により、素子破壊を防止することができる。   In the silicon carbide semiconductor device of the present invention, the other surface layer of the silicon carbide substrate is electrically connected to the cathode electrode at a position facing the second conductivity type region in order to induce reach through of the depletion layer from the one surface layer. A reach-through-inducing region for obtaining a smooth contact, thereby inducing reach-through in a reverse voltage, and by the reach-through, a second conductivity type region on one side of the silicon carbide substrate and a reach-through-inducing region on the other side Can function as a PiN diode. As a result, the silicon carbide semiconductor device of the present invention functions as a PiN diode at a reverse voltage, so that element breakdown can be prevented by the good characteristics of the PiN diode.

以下、図面を用いて、本発明の印刷装置の実施の形態を詳細に説明するが、以下の説明では、各実施の形態に用いる図面について同一の構成要素は同一の符号を付し、かつ重複する説明は可能な限り省略する。   Hereinafter, embodiments of a printing apparatus according to the present invention will be described in detail with reference to the drawings. In the following description, the same components are denoted by the same reference numerals in the drawings used in the embodiments, and overlapped. The description to be omitted is omitted as much as possible.

本発明の炭化珪素半導体装置１０は、図１に示すように、ショットキー障壁によりＰｉＮダイオード（以降、単にＰｉＮＤと略称する）と比較して順方向におけるビルトイン電圧が低く、低い順方向電圧でもって動作可能のショットキーバリアダイオードとして機能するための構成を備えており、具体的には第１導電型としてのｎ型の炭化珪素半導体基板２０と、該半導体基板２０の一方の面にアノード電極３０と、炭化珪素半導体基板２０の他方の面にカソードのための電極４０（以降、単にカソード電極４０と称する）と、炭化珪素半導体基板２０の一方の面側の層に所定の間隔を有してアノード電極３０と電気的なコンタクトを得る第２導電型としてのｐ型の炭化珪素領域と、アノード電極３０間に配置されたパッシベーション層７０とを備えている。   As shown in FIG. 1, the silicon carbide semiconductor device 10 of the present invention has a low built-in voltage in the forward direction and a low forward voltage compared to a PiN diode (hereinafter simply referred to as PiND) due to a Schottky barrier. The device has a configuration for functioning as an operable Schottky barrier diode. Specifically, the n-type silicon carbide semiconductor substrate 20 as the first conductivity type, and the anode electrode 30 on one surface of the semiconductor substrate 20 are provided. A cathode 40 on the other surface of the silicon carbide semiconductor substrate 20 (hereinafter simply referred to as a cathode electrode 40), and a layer on one surface side of the silicon carbide semiconductor substrate 20 with a predetermined gap. A p-type silicon carbide region as a second conductivity type that makes electrical contact with the anode electrode 30 and a passivation layer 70 disposed between the anode electrode 30. It is equipped with a.

更に、本発明の炭化珪素半導体装置１０は、炭化珪素半導体基板２０の他方の面側の層においてｐ型の炭化珪素領域と対向する位置に、本発明の特徴であるリーチスルー誘因領域６０を備えている。   Further, silicon carbide semiconductor device 10 of the present invention includes reach-through inducing region 60 that is a feature of the present invention at a position facing the p-type silicon carbide region in the layer on the other surface side of silicon carbide semiconductor substrate 20. ing.

炭化珪素半導体基板２０は、一方の面側にｎ型の低濃度層２１を有し、他方の面側にｎ型の高濃度層２２を有している。
低濃度層２１は例えば層厚が１０μｍで形成されており、当該低濃度層２１はドリフト領域と称されている。 Silicon carbide semiconductor substrate 20 has an n-type low concentration layer 21 on one surface side and an n-type high concentration layer 22 on the other surface side.
The low concentration layer 21 is formed with a layer thickness of 10 μm, for example, and the low concentration layer 21 is called a drift region.

ところで、ｐ型の炭化珪素領域は、炭化珪素半導体基板２０の一方の面側の層において、チャネル間隔として例えば１ｍｍ乃至１０ｍｍの間隔を有するアノード電極３０端に対応する位置に、例えば１0μｍ乃至１０0μｍの幅間隔を有し、０．５μｍ以下の深さ寸法で配置されている。ｐ型の炭化珪素領域は、アノード電極３０に逆方向に印加される電圧によって生じる電界強度を緩和して逆方向電圧における耐圧を向上させるための、いわゆるガードリングである。尚、以降の説明において当該炭化珪素領域をガードリング５０と称して説明を行う。   By the way, the p-type silicon carbide region is, for example, 10 μm to 100 μm at a position corresponding to the end of the anode electrode 30 having a channel interval of, for example, 1 mm to 10 mm in the layer on one surface side of the silicon carbide semiconductor substrate 20. It has a width interval and is arranged with a depth dimension of 0.5 μm or less. The p-type silicon carbide region is a so-called guard ring for relaxing the electric field strength generated by the voltage applied in the reverse direction to the anode electrode 30 and improving the breakdown voltage in the reverse voltage. In the following description, the silicon carbide region will be referred to as a guard ring 50.

ガードリング５０は、アノード電極３０と電気的にコンタクトを得るべく、例えば０・０５μｍ乃至０．１μｍの深さ寸法を有した高濃度のｐ型領域５１と、該高濃度のｐ型領域を取り囲むｐ型領域５２とを備えている。   The guard ring 50 surrounds the high-concentration p-type region 51 having a depth of, for example, 0.05 μm to 0.1 μm and the high-concentration p-type region in order to obtain electrical contact with the anode electrode 30. and a p-type region 52.

アノード電極３０に逆方向電圧が印加されると、印加電圧に応じてアノード電極３０下からカソード電極４０に向かって空乏層が形成される。このとき、アノード電極３０下に所定の間隔を有して配置されたガードリングにも電圧が印加されている。アノード電極３０に逆方向電圧が印加されると、該アノード電極３０と良好な特性で電気的に接続されている高濃度のｐ型領域５１を介してｐ型領域５２に電圧が印加されると、該ｐ型領域５２の周囲、すなわちガードリング５０の周囲にカソード電極４０に向かって空乏層が形成される。   When a reverse voltage is applied to the anode electrode 30, a depletion layer is formed from the bottom of the anode electrode 30 toward the cathode electrode 40 according to the applied voltage. At this time, a voltage is also applied to the guard ring disposed below the anode electrode 30 with a predetermined interval. When a reverse voltage is applied to the anode electrode 30, a voltage is applied to the p-type region 52 via the high-concentration p-type region 51 electrically connected to the anode electrode 30 with good characteristics. A depletion layer is formed around the p-type region 52, that is, around the guard ring 50 toward the cathode electrode 40.

ところで、カソード電極４０に向かって形成される空乏層はドリフト間隔が狭いアノード電極３０下に配置されたガードリング５０下においてカソード電極４０と最も早く接触する。この接触により、いわゆるリーチスルーが生じると、アノード電極３０およびカソード電極４０間が電気的に接続されて電流が流れる。   By the way, the depletion layer formed toward the cathode electrode 40 makes the earliest contact with the cathode electrode 40 under the guard ring 50 disposed under the anode electrode 30 having a narrow drift interval. When so-called reach-through occurs due to this contact, the anode electrode 30 and the cathode electrode 40 are electrically connected and a current flows.

リーチスルー誘因領域６０は、炭化珪素半導体基板２０に埋め込み形成されており、具体的には低濃度層２１の他方の面側に深さ寸法が例えば１μｍ乃至２μｍおよび幅寸法が例えば０．５ｍｍ乃至５ｍｍで埋め込み形成されており、低濃度層２１の一方の面と電気的に接続されている。   The reach-through inducing region 60 is embedded in the silicon carbide semiconductor substrate 20, and specifically has a depth dimension of, for example, 1 μm to 2 μm and a width dimension of, for example, 0.5 mm to 0.5 mm on the other surface side of the low concentration layer 21. It is embedded at 5 mm and is electrically connected to one surface of the low concentration layer 21.

尚、リーチスルー誘因領域６０は、第１導電型としてのｎ型の高濃度の領域であり、当該高濃度領域により、アノード電極３０下からカソード電極４０に向かって伸長する空乏層によるリーチスルーを誘因している。   The reach-through inducing region 60 is an n-type high-concentration region as the first conductivity type, and the high-concentration region causes reach-through due to a depletion layer extending from the bottom of the anode electrode 30 toward the cathode electrode 40. Invite.

アノード電極３０は、複数種類の金属層を積層して形成されており、例えばはチタン（Ｔｉ）層３１を形成し、該チタン層３１上にアルミ（Ａｌ）層３２を積層して形成されている。ところで、チタン層３１には、ガードリング５０の高濃度のｐ型領域５１上に位置する箇所には、アルミ系の金属（Ｔｉ−ＡｌやＮｉ−Ｔｉ−Ａｌ）がオーミック接触領域３３として設けられている。   The anode electrode 30 is formed by laminating a plurality of types of metal layers. For example, a titanium (Ti) layer 31 is formed, and an aluminum (Al) layer 32 is laminated on the titanium layer 31. Yes. By the way, in the titanium layer 31, an aluminum-based metal (Ti—Al or Ni—Ti—Al) is provided as an ohmic contact region 33 at a position located on the high-concentration p-type region 51 of the guard ring 50. ing.

アノード電極３０のオーミック接触領域３３下に高濃度のｐ型領域５１が配置されており、高濃度のｐ型領域５１はアノード電極３０と良好なオーミック接触を得ている。これにより、高濃度のｐ型領域５１を有するガードリング５０は、アノード電極３０と電気的に良好なオーミック接触を得ることができる。   A high-concentration p-type region 51 is disposed under the ohmic contact region 33 of the anode electrode 30, and the high-concentration p-type region 51 is in good ohmic contact with the anode electrode 30. As a result, the guard ring 50 having the high-concentration p-type region 51 can obtain an electrical good ohmic contact with the anode electrode 30.

ところで、ガードリング５０はｐ型の炭化珪素領域であり、ｐ型の炭化珪素領域とｎ型のリーチスルー誘因領域６０との間にはｎ型の低濃度層２１が配置されており、ＰｉＮ接合としての構成を備えている。これにより本発明の炭化珪素半導体装置１０はＰｉＮＤとして機能させることができる。   By the way, the guard ring 50 is a p-type silicon carbide region, and an n-type low-concentration layer 21 is disposed between the p-type silicon carbide region and the n-type reach-through inducing region 60, and a PiN junction. It has the configuration as. Thereby, silicon carbide semiconductor device 10 of the present invention can function as PiND.

ところで、ＰｉＮＤはＩＦＳＭおよびＰＲＳＭなどのサージ耐量特性が良好なことが知られており、本発明の炭化珪素半導体装置１０をＰｉＮＤとして機能させることで良好なサージ耐量特性を得ることができる。 Incidentally, Pind can obtain maximum surge current characteristics are known to be good, good surge resistance characteristics of silicon carbide semiconductor device 10 that function as Pind of the present invention, such as I FSM and P RSM.

本発明の炭化珪素半導体装置１０は、逆方向電圧において積極的にＰｉＮＤとして機能させるためのリーチスルー誘因領域６０を備えており、当該リーチスルー誘因領域６０によりリーチスルーを積極的に誘因する。これにより、図２に示すように、印加電圧による炭化珪素半導体の素子破壊を招く前にリーチスルーによってカソード電極４０からアノード電極３０へ電流を流すことができる。   The silicon carbide semiconductor device 10 of the present invention includes a reach-through inducing region 60 for causing a positive voltage to function as a PiND at a reverse voltage, and the reach-through inducing region 60 actively induces reach-through. Thereby, as shown in FIG. 2, a current can flow from the cathode electrode 40 to the anode electrode 30 by reach through before the element breakdown of the silicon carbide semiconductor is caused by the applied voltage.

次に、本発明の炭化珪素半導体装置１０の動作を説明する。
アノード電極３０に順方向電圧が印加されると、当該アノード電極３０下のガードリング５０間に位置するチャネル領域において電位障壁を移動する電子により、図１の位置Ｂで示される箇所でアノード電極３０およびカソード電極４０間に電流が流れ、いわゆるＳＢＤとして機能する。 Next, operation | movement of the silicon carbide semiconductor device 10 of this invention is demonstrated.
When a forward voltage is applied to the anode electrode 30, the anode electrode 30 is formed at a position indicated by a position B in FIG. 1 by electrons moving through a potential barrier in a channel region located between the guard rings 50 below the anode electrode 30. A current flows between the cathode electrode 40 and the cathode electrode 40 and functions as a so-called SBD.

ところで本発明の炭化珪素半導体装置１０は、順方向の電圧が更に高くなると、図１の位置Ｂで示されるチャネル領域での電子の移動に加えて、図１の位置Ａで示されるガードリング５０およびリーチスルー誘因領域６０間でも電子の移動が生じて電流が流れる。すなわち、順方向の電圧がＰｉＮＤのビルトイン電圧より高くなると、順方向の電圧がアノード電極３０を介してガードリング５０に印加され、図１の位置Ａで示される箇所において、該ガードリング５０から低濃度層２１およびリーチスルー誘因領域６０を介してカソード電極４０へ電流が流れる。   By the way, in the silicon carbide semiconductor device 10 of the present invention, when the forward voltage is further increased, in addition to the movement of electrons in the channel region indicated by the position B in FIG. 1, the guard ring 50 indicated by the position A in FIG. Electrons move between the reach-through inducing regions 60 and current flows. That is, when the forward voltage becomes higher than the PiND built-in voltage, the forward voltage is applied to the guard ring 50 via the anode electrode 30, and at the location indicated by position A in FIG. A current flows to the cathode electrode 40 through the concentration layer 21 and the reach-through inducing region 60.

前記したように、本発明の炭化珪素半導体装置１０は、印加される順方向電圧が低いときはＳＢＤとして動作し、印加される電圧が高くなるとＳＢＤとしての動作に加えて更にＰｉＮＤとしても動作する。これにより、本発明の炭化珪素半導体装置１０は、ＳＢＤおよびＰｉＮＤとして動作することから、図２に示すようにビルトイン電圧の低減を図ることができ、かつ良好なＩＦＳＭ特性を得ることができる。 As described above, silicon carbide semiconductor device 10 of the present invention operates as SBD when the applied forward voltage is low, and further operates as PiND in addition to the operation as SBD when the applied voltage is high. . Thereby, silicon carbide semiconductor device 10 of the present invention operates as SBD and PiND, so that it is possible to reduce the built-in voltage as shown in FIG. 2 and to obtain good IFSM characteristics.

次に、アノード電極３０に逆方向電圧が印加されたときの動作を説明する。
アノード電極３０に逆方向の電圧が印加されると、炭化珪素半導体装置１０は先ずＳＢＤとして機能する。すなわちアノード電極３０下にあるガードリング５０の形状に応じてアノード電極３０からカソード電極４０に向かって伸長する空乏層がドリフト領域に形成される。 Next, an operation when a reverse voltage is applied to the anode electrode 30 will be described.
When a reverse voltage is applied to anode electrode 30, silicon carbide semiconductor device 10 first functions as an SBD. That is, a depletion layer extending from the anode electrode 30 toward the cathode electrode 40 is formed in the drift region according to the shape of the guard ring 50 under the anode electrode 30.

具体的には、チャネル領域において図１の位置Ｂで示されるアノード電極３０下および図１の位置Ａで示されるガードリング５０下からカソード電極４０に向かってドリフト領域に空乏層が形成される。空乏層は逆方向電圧の印加量に応じてアノード電極３０側からカソード電極４０へ向かって伸長しており、ガードリング５０下において最もカソード電極４０に接近する。   Specifically, in the channel region, a depletion layer is formed in the drift region from the anode electrode 30 indicated by the position B in FIG. 1 and the guard ring 50 indicated by the position A in FIG. The depletion layer extends from the anode electrode 30 side toward the cathode electrode 40 in accordance with the amount of reverse voltage applied, and is closest to the cathode electrode 40 under the guard ring 50.

ガードリング５０に対向する位置にリーチスルー誘因領域６０が形成されていることから、所定の値以上の逆方向電圧が印加されると、アノード電極３０側からカソード電極４０へ向かって、図１の位置Ａにおいて伸長する空乏層がリーチスルー誘因領域６０と接触する。   Since the reach-through inducing region 60 is formed at a position facing the guard ring 50, when a reverse voltage of a predetermined value or more is applied, the anode electrode 30 side toward the cathode electrode 40 is shown in FIG. A depletion layer extending at position A contacts the reach-through trigger region 60.

ところで、図１に示すように、ｎ型のガードリング５０およびｎ型のリーチスルー誘因領域６０との間にｎ型の低濃度層２１を有しており、図１の位置ＡにおいてＰｉＮＤとしての構成を備えている。これにより、図３に示すように逆方向電圧が所定値以上になるまではＳＢＤとして動作し、逆方向電圧が所定値以上になると、ＰｉＮＤとしても動作することから、炭化珪素半導体装置１０は、良好なＰＲＳＭを得ることがでる。 By the way, as shown in FIG. 1, the n-type low concentration layer 21 is provided between the n-type guard ring 50 and the n-type reach-through inducing region 60. It has a configuration. Thereby, as shown in FIG. 3, it operates as SBD until the reverse voltage becomes a predetermined value or more, and when the reverse voltage becomes a predetermined value or more, it also operates as PiND. A good PRSM can be obtained.

ところで、リーチスルー誘因領域６０はｎ型の高濃度領域であり、ｎ型の高濃度層２２を介してカソード電極４０に電気的に接続されていることから、ドリフト領域においてアノード電極３０側からカソード電極４０へ伸長する空乏層がリーチスルー誘因領域６０に接触すると、アノード電極３０およびカソード電極４０間に電流が流れる、いわゆるリーチスルーが発生する。これにより、本発明の炭化珪素半導体装置１０は、リーチスルー発生前と比較して、より多くの電流を流すことができ、良好なＰＲＳＭを得て素子破壊を防止することができる。 By the way, the reach-through inducing region 60 is an n-type high concentration region, and is electrically connected to the cathode electrode 40 through the n-type high concentration layer 22, so that the cathode electrode from the anode electrode 30 side in the drift region. When the depletion layer extending to the electrode 40 comes into contact with the reach-through inducing region 60, so-called reach-through in which a current flows between the anode electrode 30 and the cathode electrode 40 occurs. Thereby, silicon carbide semiconductor device 10 of the present invention can flow more current than before the reach-through occurrence, and can obtain a good PRSM and prevent element breakdown.

前記したように、本発明の炭化珪素半導体装置１０は、アノード電極３０とオーミック接触を得るガードリング５０と、該ガードリング５０に対向する位置にリーチスルー誘因領域６０を備えることから、印加される電圧が低いときはＳＢＤとして動作して低ビルトイン電圧の良好な特性を得ることができ、所定の電圧値より高くなるとＰｉＮＤとしても動作し、ＩＦＳＭおよびＰＲＳＭなどが良好なサージ耐量特性を得ることができる。更に、本発明の炭化珪素半導体装置１０は、ガードリング５０に対向する位置にリーチスルー誘因領域６０を備えることにより、リーチスルーを積極的に誘引することから、リーチスルーの発生により、多くの電流を流すことができ、良好なＰＲＳＭ特性を得ることができ素子破壊の発生を防止することができる。 As described above, the silicon carbide semiconductor device 10 of the present invention includes the guard ring 50 that is in ohmic contact with the anode electrode 30 and the reach-through inducing region 60 at a position facing the guard ring 50. when the voltage is low can operate as an SBD obtain good characteristics of the low built-in voltage, it becomes higher than the predetermined voltage value even operate as Pind, etc. I FSM and P RSM obtain good surge withstand characteristics be able to. Furthermore, since the silicon carbide semiconductor device 10 of the present invention is provided with the reach-through inducing region 60 at a position facing the guard ring 50, the reach-through is actively attracted, so that a large amount of current is generated due to the occurrence of reach-through. , Good PRSM characteristics can be obtained, and element breakdown can be prevented.

尚、本発明の主要な構成をＪＢＳ（Ｊｕｎｃｔｉｏｎ Ｂａｒｒｉｅｒ Ｓｃｈｏｔｔｋｙ）およびＭＰＳ（Ｍｅｒｇｅｄ ＰｉＮ ｄｉｏｄｅ ａｎｄ Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ ｄｉｏｄｅ）と称される炭化珪素半導体装置に適用してもよく、具体的には図４に示すように、前記した炭化珪素半導体装置１０の構成において、炭化珪素半導体基板２０の一方の面側の層のチャネル領域に所定の微細化された間隔、例えば約１μｍの間隔でｎ型の微細炭化珪素領域を備える。   The main configuration of the present invention may be applied to a silicon carbide semiconductor device called JBS (Junction Barrier Schottky) and MPS (Merged PiN diode and Schottky Barrier diode), and specifically, as shown in FIG. In addition, in the configuration of silicon carbide semiconductor device 10 described above, n-type fine silicon carbide regions are formed at a predetermined refined interval, for example, an interval of about 1 μm, in the channel region of the layer on one surface side of silicon carbide semiconductor substrate 20. Is provided.

微細炭化珪素領域はアノード電極３０に電気的に接続されており、アノード電極３０に逆方向電圧が印加されると、微細化炭化珪素領域から空乏層がカソード電極４０に向かって形成される。前記した空乏層は、チャネル領域に微細化されて配置されている微細化炭化珪素領域により、低電圧でも形成される。これにより、チャネル領域間における漏れ電流を低減することができる。   The fine silicon carbide region is electrically connected to the anode electrode 30, and when a reverse voltage is applied to the anode electrode 30, a depletion layer is formed from the fine silicon carbide region toward the cathode electrode 40. The depletion layer described above is formed even at a low voltage due to the miniaturized silicon carbide region disposed in the channel region. Thereby, the leakage current between the channel regions can be reduced.

尚、前記したように、図４に示す炭化珪素半導体装置は、図５に示すように良好なＰＲＳＭ特性を得て素子破壊を防止することができるとともに、逆方向において漏れ電流を低減することができる。 As described above, the silicon carbide semiconductor device shown in FIG. 4 can obtain good PRSM characteristics as shown in FIG. 5 to prevent element destruction and reduce leakage current in the reverse direction. Can do.

尚、前記した実施例ではｎ型を第１導電型およびｐ型を第２導電型とした例で説明したが、ｐ型を第１導電型およびｎ型を第２導電型としても本発明の炭化珪素半導体装置を形成することができる。   In the embodiment described above, the n-type is the first conductivity type and the p-type is the second conductivity type, but the p-type is the first conductivity type and the n-type is the second conductivity type. A silicon carbide semiconductor device can be formed.

前記した実施例では、炭化珪素半導体装置１０の構成を具体的な寸法を用いて説明したが当該寸法に限る必要は無く、所望の性能および所望の特性を得るべく各種寸法やｎ型およびｐ型の不純物濃度を適宜変更してもよい。   In the above-described embodiment, the configuration of the silicon carbide semiconductor device 10 has been described using specific dimensions. However, it is not necessary to limit to the dimensions, and various dimensions, n-type and p-type may be used to obtain desired performance and desired characteristics. The impurity concentration may be changed as appropriate.

本発明の炭化珪素半導体装置を示す図である。It is a figure which shows the silicon carbide semiconductor device of this invention. 本発明の炭化珪素半導体装置および従来の炭化珪素半導体装置の特性を示す図である。It is a figure which shows the characteristic of the silicon carbide semiconductor device of this invention, and the conventional silicon carbide semiconductor device. 本発明の炭化珪素半導体装置の素子破壊特性および従来の炭化珪素半導体装置の素子破壊特性を示す図である。It is a figure which shows the element destruction characteristic of the silicon carbide semiconductor device of this invention, and the element destruction characteristic of the conventional silicon carbide semiconductor device. 本発明を応用した炭化珪素半導体装置を示す図である。It is a figure which shows the silicon carbide semiconductor device to which this invention is applied. 本発明を応用した炭化珪素半導体装置の素子破壊特性を示す図である。It is a figure which shows the element breakdown characteristic of the silicon carbide semiconductor device to which this invention is applied.

符号の説明Explanation of symbols

１０ 本発明の炭化珪素半導体装置
２０ 炭化珪素半導体基板
２１ 低濃度層
２２ 高濃度層
３０ アノード電極
３１ チタン層
３２ アルミ層
３３ オーミック接触領域
４０ カソード電極
５０ ガードリング
５１ 高濃度のｐ型領域
５２ ｐ型領域
６０ リーチスルー誘因領域
７０ パッシベーション層 DESCRIPTION OF SYMBOLS 10 Silicon carbide semiconductor device of this invention 20 Silicon carbide semiconductor substrate 21 Low concentration layer 22 High concentration layer 30 Anode electrode 31 Titanium layer 32 Aluminum layer 33 Ohmic contact area 40 Cathode electrode 50 Guard ring 51 High concentration p-type area | region 52 p type Area 60 Reach-through incentive area 70 Passivation layer

Claims (3)

第１導電型の炭化珪素基板と、該炭化珪素基板の一方の面にショットキー接触するアノードのための電極と、前記炭化珪素基板の他方の面にオーミック接触するカソードのための電極と、前記炭化珪素基板の一方の面側の層の所定位置で所定の間隔を有して前記アノード電極と電気的なコンタクトを得る第２導電型の炭化珪素領域と、を備えた炭化珪素半導体装置において、
前記炭化珪素基板は、前記一方の面側に低濃度層を前記他方の面側に高濃度層を有し、
前記炭化珪素基板の他方の面側の層において、前記一方の面層からの空乏層のリーチスルーを誘因すべく、前記第２導電型の領域に対向する位置で前記カソード電極と電気的なコンタクトを得る第１導電型の高濃度領域をリーチスルー誘因領域として備えることを特徴とする炭化珪素半導体装置。 A silicon carbide substrate of a first conductivity type, an electrode for an anode in Schottky contact with one surface of the silicon carbide substrate, an electrode for a cathode in ohmic contact with the other surface of the silicon carbide substrate, In a silicon carbide semiconductor device comprising: a second conductivity type silicon carbide region having a predetermined interval at a predetermined position of a layer on one surface side of a silicon carbide substrate and obtaining an electrical contact with the anode electrode;
The silicon carbide substrate has a low concentration layer on the one surface side and a high concentration layer on the other surface side,
In the layer on the other surface side of the silicon carbide substrate, electrical contact with the cathode electrode is made at a position facing the region of the second conductivity type in order to induce reach through of the depletion layer from the one surface layer. A silicon carbide semiconductor device comprising a first conductivity type high-concentration region for obtaining a reach-through inducing region. 前記炭化珪素領域は、ガードリングであることを特徴とする請求項１記載の炭化珪素半導体装置。 The silicon carbide semiconductor device according to claim 1, wherein the silicon carbide region is a guard ring. 前記炭化珪素基板の一方の面側の層の前記所定の間隔に、所定の微細間隔で配置される第２導電型の微細炭化珪素領域を備えることを特徴とする請求項１記載の炭化珪素半導体装置。 2. The silicon carbide semiconductor according to claim 1, further comprising a second conductivity type fine silicon carbide region disposed at a predetermined fine interval in the predetermined interval of the layer on one surface side of the silicon carbide substrate. apparatus.
JP2006039235A 2006-02-16 2006-02-16 Silicon carbide semiconductor device Expired - Fee Related JP5030434B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006039235A JP5030434B2 (en) 2006-02-16 2006-02-16 Silicon carbide semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006039235A JP5030434B2 (en) 2006-02-16 2006-02-16 Silicon carbide semiconductor device

Publications (2)

Publication Number Publication Date
JP2007220878A JP2007220878A (en) 2007-08-30
JP5030434B2 true JP5030434B2 (en) 2012-09-19

Family

ID=38497829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006039235A Expired - Fee Related JP5030434B2 (en) 2006-02-16 2006-02-16 Silicon carbide semiconductor device

Country Status (1)

Country Link
JP (1) JP5030434B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009094203A (en) * 2007-10-05 2009-04-30 Denso Corp Silicon carbide semiconductor device
JP5276355B2 (en) * 2008-05-13 2013-08-28 新電元工業株式会社 Semiconductor device
JP5276354B2 (en) * 2008-05-13 2013-08-28 新電元工業株式会社 Semiconductor device
CN104282732B (en) * 2013-07-01 2017-06-27 株式会社东芝 Semiconductor device
JP6300659B2 (en) * 2014-06-19 2018-03-28 株式会社東芝 Semiconductor device
JP6640131B2 (en) * 2017-01-31 2020-02-05 三菱電機株式会社 Silicon carbide semiconductor device and method of manufacturing the same
CN111799336B (en) * 2020-07-27 2021-09-24 西安电子科技大学 SiC MPS diode device and preparation method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267644A (en) * 1992-03-24 1993-10-15 Hitachi Ltd Diode and semiconductor integrated circuit
JP3625380B2 (en) * 1998-08-12 2005-03-02 ローム株式会社 Schottky barrier semiconductor device and manufacturing method thereof
JP3616258B2 (en) * 1998-08-28 2005-02-02 株式会社ルネサステクノロジ Schottky diode and power converter using the same
JP4907955B2 (en) * 2005-11-10 2012-04-04 パナソニック株式会社 Schottky barrier diode and manufacturing method thereof

Also Published As

Publication number Publication date
JP2007220878A (en) 2007-08-30

Similar Documents

Publication Publication Date Title
JP6625673B2 (en) Semiconductor device and method of manufacturing the same
JP5030434B2 (en) Silicon carbide semiconductor device
US8937319B2 (en) Schottky barrier diode
JP2008251772A (en) Semiconductor device
KR20150026812A (en) Silicon carbide semiconductor device
JP7012137B2 (en) Nitride semiconductor equipment
WO2013179728A1 (en) Silicon-carbide semiconductor device, and method for producing silicon-carbide semiconductor device
JP2009267032A (en) Semiconductor device and manufacturing method thereof
JP2007281231A (en) Semiconductor device
JP5888214B2 (en) Nitride-based compound semiconductor device and manufacturing method thereof
WO2017134508A1 (en) Schottky diode
JP5655932B2 (en) Semiconductor device
JP2012227429A (en) Semiconductor device
JP2018125443A (en) Semiconductor device
JP6730237B2 (en) Semiconductor device
JP2017139289A (en) diode
JP5865860B2 (en) Semiconductor device
TWI790141B (en) Wide-band gap semiconductor device and method of manufacturing the same
JP5607120B2 (en) Silicon carbide Schottky diode
JP7257912B2 (en) semiconductor equipment
JP6550995B2 (en) Semiconductor device
JP2008235588A (en) Schottky barrier diode
US11342435B2 (en) Wide-gap semiconductor device
JP2012004466A (en) Semiconductor device
JP5358141B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120626

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120626

R150 Certificate of patent or registration of utility model

Ref document number: 5030434

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150706

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees