JP6631424B2 - プラント制御装置試験システム - Google Patents

プラント制御装置試験システム Download PDF

Info

Publication number
JP6631424B2
JP6631424B2 JP2016132706A JP2016132706A JP6631424B2 JP 6631424 B2 JP6631424 B2 JP 6631424B2 JP 2016132706 A JP2016132706 A JP 2016132706A JP 2016132706 A JP2016132706 A JP 2016132706A JP 6631424 B2 JP6631424 B2 JP 6631424B2
Authority
JP
Japan
Prior art keywords
internal memory
control device
memory information
test
existing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016132706A
Other languages
English (en)
Other versions
JP2018005623A (ja
Inventor
常弘 佐藤
常弘 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Mitsubishi Electric Industrial Systems Corp
Original Assignee
Toshiba Mitsubishi Electric Industrial Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Mitsubishi Electric Industrial Systems Corp filed Critical Toshiba Mitsubishi Electric Industrial Systems Corp
Priority to JP2016132706A priority Critical patent/JP6631424B2/ja
Publication of JP2018005623A publication Critical patent/JP2018005623A/ja
Application granted granted Critical
Publication of JP6631424B2 publication Critical patent/JP6631424B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing And Monitoring For Control Systems (AREA)

Description

この発明は、プラント制御装置の交換やプログラムの更新あるいは変更に伴う試験の実施に適したプラント制御装置試験システムに関する。
鉄鋼プラント等の大規模プラントは、工程毎に複数の制御機器を備えている。プラント制御装置(以下、単に制御装置と記す)が、各工程の制御機器を個別にあるいは全体として制御することによって、プラントの運転が実現される。制御装置による制御機器の制御はシーケンスプログラムに従って行われる。オペレータにより操作される操作入力装置からの操作量信号と、制御対象プラントに取り付けられた各種センサからの状態フィードバック信号とが制御装置に入力され、これらの入力信号に応じた制御信号がシーケンスプログラムに従って制御装置から出力される。
上述のプログラムはプラントの運転に関する要求仕様に添って作成される。制御装置を実際のプラントに組み込んで運用する場合には、要求仕様通りに動作することが検証されたプログラムが用いられる。
ところが、既設のプラントにおいても制御装置は必要に応じて交換される場合がある。また、プログラムの更新や変更が行われる場合もある。そのような場合に必要となる作業が、交換後の制御装置、または、プログラムの更新あるいは変更後の制御装置が要求仕様にあっているかどうか確認するための試験である。試験方法の一つとして、制御装置を実プラントから切り離して試験することのできるプラントシミュレータを用いた試験方法がある。しかし、この試験方法は試験の精度が試験員の知識量や経験値に左右される。
他の試験方法では、まず、既設の実プラントの操作入力装置から出力される操作量信号と、既設制御装置により実プラントの制御機器が制御されることにより出力される状態フィードバック信号とを、プラント制御装置の試験装置(以下、単に試験装置と記す)でレコーディングする。その後、実プラントから切り離された試験環境に試験装置を接続し、レコーディングした実プラントの信号を試験装置から再生して、被試験制御装置に操作量信号と状態フィードバック信号を入力して制御信号を出力させる。制御出力比較判定装置および制御出力表示装置によって実プラントでレコーディングした既設制御装置の出力と被試験制御装置の出力とを比較する試験方法がある。
上記の試験方法に関しては、例えば特開2012−14584号公報(特許文献1)に述べられている。
特開2012−14584号公報
従来の試験装置では、実プラントからレコーディングするのは、既設制御装置の外部入出力信号(上述の操作量信号、状態フィードバック信号)のみであった。実プラントの既設制御装置の内部メモリ情報は収集されずに試験が行われている。
内部メモリが有する情報には、例えば、アクチュエータやセンサの位置や速度に応じた状態値や、制御機器の運転履歴から推定される温度などの累積的な値などがあり、内部メモリの情報は既設制御装置と被試験制御装置の両方で同一に設定しないと同じ入力を与えても同じ出力が得られない。双方が同じ出力を行うことができるか検証するためには、試験開始時における被試験制御装置の内部メモリを、既設制御装置の内部メモリと同じ設定にしておく必要がある。
従来、被試験制御装置の内部メモリを既設制御装置の内部メモリと同じ設定にするために、試験員が試行錯誤による設定を行っている。このため、設定に多くの時間を必要としており、試験の効率化のためには既設制御装置の内部メモリ情報から試験開始時の被試験制御装置の内部メモリ情報(内部メモリの設定値)を作成する必要がある。
本発明は、上述のような課題を解決するためになされたもので、既設制御装置の外部入力信号をレコーディングし、被試験制御装置に対して再生する再生試験を実施する場合に、既設制御装置の内部メモリの内容を被試験制御装置の内部メモリに短時間で反映させてから再生試験を開始できるプラント制御装置試験システムを提供することを目的とする。
本発明は、上記の目的を達成するため、実プラントシステムの既設制御装置が入出力する信号を再生して、被試験制御装置の動作を検証するためのプラント制御装置試験システムであって、
収集期間の各時刻において、前記既設制御装置が入力する既設外部入力信号および前記既設制御装置が出力する既設外部出力信号を収集する既設外部入出力信号収集部と、
前記収集期間中の所定の収集時間における前記既設制御装置の内部メモリの情報であって前記外部入力信号から前記外部出力信号を演算する過程で用いられる内部値を記録する内部メモリ情報セーブ部と、
前記内部メモリ情報セーブ部が記録した内部メモリ情報を、前記被試験制御装置の内部メモリの形式に応じた更新内部メモリ情報に変換する内部メモリ情報変換部と、
前記更新内部メモリ情報を、前記被試験制御装置の内部メモリにロードする更新内部メモリ情報ロード部と、
前記更新内部メモリ情報ロード部によるロード完了後、前記収集時間以降に収集された前記既設外部入力信号を時系列順に前記被試験制御装置へ出力する再生試験実行部と、を備えることを特徴とする。

好ましくは、前記内部メモリ情報変換部は、前記既設制御装置の内部メモリのアドレスおよびデータ値と、前記被試験制御装置の内部メモリのアドレスおよびデータ値との対応関係を定めた変換テーブルを備え、変換テーブルに基づいて自動的に、前記内部メモリ情報セーブ部が記録した内部メモリ情報を、前記被試験制御装置の内部メモリの形式に応じた更新内部メモリ情報に変換すること、を特徴とする。
好ましくは、前記収集時間以降に収集された前記既設外部出力信号と、前記被試験制御装置が出力する被試験外部出力信号とを時系列順に並べて比較可能な状態で表示する比較表示処理部、をさらに備えることを特徴とする。
本発明によれば、既設制御装置の外部入力信号をレコーディングし、被試験制御装置に対して再生する再生試験を実施する場合に、既設制御装置の内部メモリの内容を被試験制御装置の内部メモリに短時間で反映させてから再生試験を開始できる。
本発明の実施の形態1に係るプラント制御装置試験システムを実プラントシステムと合わせて示した全体構成図である。 プラント制御装置試験システムの機能および動作を説明するための機能ブロック図である。 既設制御装置1の内部メモリ情報をセーブし、内部メモリ情報変換部により更新内部メモリ情報に変換し、被試験制御装置50の内部メモリにロードする処理を概略的に示す図である。 本発明の実施の形態1に係るプラント制御装置試験システムの変形例を実プラントシステムと合わせて示した全体構成図である。 試験装置10、内部メモリ情報管理部30、比較表示部40がそれぞれ有する処理回路のハードウェア構成例を示すブロック図である。
以下、図面を参照して本発明の実施の形態について詳細に説明する。尚、各図において共通する要素には、同一の符号を付して重複する説明を省略する。
実施の形態1.
図1は、本発明の実施の形態1に係るプラント制御装置試験システムを実プラントシステムと合わせて示した全体構成図である。
<実プラントシステム>
実プラントシステムは、制御対象プラントの制御機器(図示省略)、制御機器を制御するプラント制御装置(以下、単に既設制御装置1と記す)、オペレータにより操作される操作入力装置(図示省略)を備え、既設制御ネットワーク2を介して互いに接続している。既設制御装置1は、試験済みの制御装置、すなわち、要求仕様にあっていることが既に確認されている制御装置である。既設制御装置1による制御機器の制御は、シーケンスプログラムに従って行われる。既設制御装置1は、操作入力装置からの操作量信号と、制御対象プラントに取り付けられた各種センサからの状態フィードバック信号とを入力する。既設制御装置1は、シーケンスプログラムに従って、これらの入力信号および内部メモリ情報に応じた制御信号を出力する。
<プラント制御装置試験システム>
次に、図1を参照してプラント制御装置試験システムの概要について説明する。
プラント制御装置試験システムは、試験装置10、内部メモリ情報収集装置20、内部メモリ情報管理部30、比較表示部40を備える。試験装置10、内部メモリ情報管理部30、および比較表示部40は、更新制御ネットワーク3を介して互いに接続している。内部メモリ情報収集装置20は、既設制御装置1に取り付けられ、既設制御ネットワーク2とゲートウェイ4を介して更新制御ネットワーク3に接続している。また、プラント制御装置試験システムは、更新制御ネットワーク3を介して試験対象のプラント制御装置(以下、単に被試験制御装置50と記す)に接続している。
プラント制御装置試験システムは、実プラントシステムの既設制御装置1への入力信号をレコーディングし、被試験制御装置50の入力信号として再生して、被試験制御装置50の出力信号を検証する再生試験を実施するためのシステムである。
プラント制御装置試験システムは、運転中の実プラントシステムから再生試験に必要なデータを収集する工程(以下、実プラント工程と記す)と、実プラントシステムから切り離された試験環境で再生試験を実施する工程(以下、試験工程と記す)の2つの工程に分けて使用される。
実プラント工程の概要について説明する。実プラント工程において、既設制御装置1に入力される既設外部入力信号(上述した操作量信号、状態フィードバック信号)および既設制御装置1から出力される既設外部出力信号(上述した制御信号)は、既設制御ネットワーク2上に出力されている。既設制御ネットワーク2と、試験装置10が接続されている更新制御ネットワーク3は、ゲートウェイ4によって接続されており信号のインターフェースが行われている。試験装置10は、既設外部入力信号および既設外部出力信号を記憶部100に蓄積する。
加えて、実プラントシステムから既設外部入力信号および既設外部出力信号をレコーディングする際に、既設制御装置1に取り付けられた内部メモリ情報収集装置20は、既設制御装置1の内部メモリの情報(内部メモリ情報)を収集する。
収集した既設制御装置1の内部メモリ情報、および、その収集時間は、既設制御ネットワーク2、ゲートウェイ4、および更新制御ネットワーク3を経由して、内部メモリ情報管理部30に送信される。収集した既設制御装置1の内部メモリ情報は、内部メモリ情報管理部30で被試験制御装置50の内部メモリに応じた形式に変換され、更新内部メモリ情報(被試験制御装置50の内部メモリの設定値)として記憶部300に保存される。
試験工程の概要について説明する。試験工程では、実プラントシステムから切り離された試験環境に被試験制御装置50を接続し再生試験を実施する。
試験開始前に、更新内部メモリ情報は、内部メモリ情報管理部30から被試験制御装置50へ出力され、被試験制御装置50の内部メモリの初期状態として設定される。その後、試験装置10は再生試験を開始する。試験装置10は、記憶部100に保存された既設外部入力信号と既設外部出力信号を更新制御ネットワーク3へ出力する。既設外部入力信号と既設外部出力信号は、更新制御ネットワーク3上に再生され、再生された既設外部入力信号は被試験制御装置50に入力される。被試験制御装置50は、内部のプログラムに従って、既設外部入力信号および内部メモリの現状態に応じた制御信号(被試験外部出力信号)を更新制御ネットワーク3上に出力する。
比較表示部40は、更新制御ネットワーク3上に出力された既設外部出力信号と被試験外部出力信号を取り込み、時系列順に並べて比較可能な状態で表示する。
次に、図2、図3を参照してプラント制御装置試験システムの機能および動作についてより詳細に説明する。図2は、プラント制御装置試験システムの機能および動作を説明するための機能ブロック図である。図3は、既設制御装置1の内部メモリ情報をセーブし、内部メモリ情報変換部により更新内部メモリ情報に変換し、被試験制御装置50の内部メモリにロードする処理を概略的に示す図である。
図2において、試験装置10は、試験データ収集指令部11、既設外部入出力信号収集部12、初期設定指令部13、再生試験実行部14を含む。内部メモリ情報収集装置20は、内部メモリ情報セーブ部21を含む。内部メモリ情報管理部30は、内部メモリ情報変換部31、更新内部メモリ情報ロード部32を含む。比較表示部40は、被試験外部出力信号収集部41、比較表示処理部42を備える。
図2の各部の処理内容について、実プラント工程および試験工程における処理の流れに沿って説明する。まず、実プラント工程での処理について説明する。
試験データ収集指令部11は、試験装置10に対するオペレータの操作または予めスケジュールされたタスクに従って、再生試験用のデータを運転中の実プラントシステムから収集するためのデータ収集指令を出力する。データ収集指令には、収集期間が付与されている。
次に、既設外部入出力信号収集部12は、データ収集指令に応じて、収集期間の各時刻において、既設制御装置1が入力する既設外部入力信号および既設制御装置1が出力する既設外部出力信号を収集する。試験装置10は、収集した各信号に収集時間を関連付けて記憶部100(図1)に記憶する。
内部メモリ情報セーブ部21は、試験データ収集指令部11からのデータ収集指令、または内部メモリ情報収集装置20に対するオペレータの操作に応じて、上述した収集期間中の所定の収集時間における既設制御装置1の内部メモリの現状態(内部メモリ情報)を記録する。内部メモリ情報収集装置20は、収集した内部メモリ情報に上述した所定の収集時間(以下、メモリ情報収集時間と記す)を関連付けて、内部メモリ情報管理部30に送信する。
内部メモリ情報変換部31は、内部メモリ情報セーブ部21が記録した内部メモリ情報を、被試験制御装置50の内部メモリの形式に応じた更新内部メモリ情報に変換する。より詳細には図3に示すように、内部メモリ情報変換部31は、既設制御装置1の内部メモリのアドレスおよびデータ値と、被試験制御装置50の内部メモリのアドレスおよびデータ値との対応関係(変換ルール)を定めた変換テーブルを備え、変換テーブルに基づいて自動的に、内部メモリ情報セーブ部21が記録した内部メモリ情報を、被試験制御装置50の内部メモリの形式に応じた更新内部メモリ情報に変換する。更新内部メモリ情報は、上述したメモリ情報収集時間が関連付けられて記憶部300に記憶される。以上が実プラント工程で実施する範囲である。
次に、実プラントシステムから切り離された試験環境で被試験制御装置50に対する再生試験を実行する試験工程での処理について説明する。
まず、初期設定指令部13は、被試験制御装置50の内部メモリに初期値を設定するための初期設定指令を出力する。
次に、更新内部メモリ情報ロード部32は、初期設定指令に応じて、記憶部300に記憶された更新内部メモリ情報を、被試験制御装置50の内部メモリにロードする。これにより、被試験制御装置50の内部メモリの初期値は、上述したメモリ情報収集時間における既設制御装置1の内部メモリの情報と同等に設定される。ロード完了後、更新内部メモリ情報ロード部32は、初期設定指令部13へロード完了通知を出力する。
初期設定指令部13は、ロード完了通知を確認した後、再生試験の実行を指示する。
再生試験実行部14は、記憶部100に記憶された既設外部入力信号と既設外部出力信号を更新制御ネットワーク3上に再生する。より詳細には、再生試験実行部14は、記憶部100に記憶された既設外部入力信号および既設外部出力信号のうち、更新内部メモリ情報に付されたメモリ情報収集時間以降の時刻が関連付けられた信号を時系列順に再生する。
更新制御ネットワーク3上に再生された既設外部入力信号は、被試験制御装置50に入力される。被試験制御装置50は、内部のプログラムに従って、既設外部入力信号および内部メモリの現状態に応じた制御信号(被試験外部出力信号)を更新制御ネットワーク3上に出力する。なお、被試験制御装置50の内部メモリの現状態は、初期設定以降、時系列順に入力される各既設外部入力信号に基づく演算が行われる度に随時更新されるため、再生試験実行時に更新内部メモリ情報が初期設定されていれば足りる。
被試験外部出力信号収集部41は、更新制御ネットワーク3上に再生された既設外部出力信号、および被試験制御装置50が更新制御ネットワーク3に出力した被試験外部出力信号を収集する。好ましくは、既設外部入力信号も収集する。
比較表示処理部42は、既設外部出力信号と被試験外部出力信号とを時系列順に並べて比較可能な状態で表示する。好ましくは、既設外部入力信号と、既設外部出力信号と、被試験外部出力信号を時系列順に並べて比較可能な状態で表示する。
<効果>
以上説明したように、上述した実施の形態1のプラント制御装置試験システムによれば、内部メモリ情報セーブ部21、内部メモリ情報変換部31、更新内部メモリ情報ロード部32、再生試験実行部14を備えるため、既設制御装置の内部メモリの内容を被試験制御装置の内部メモリに自動的に反映させた後に再生試験を開始できる。
従来において、実プラントシステムから切り離された試験環境で被試験制御装置50に対する再生試験を行う場合に、初期の作業として発生していた被試験制御装置50の内部メモリを既設制御装置1の内部メモリと試行錯誤により同一の状態にする調整作業に要していた時間を短縮することができる。これにより、より多くの時間を機能試験に振り向けることができ、試験業務の効率化、試験品質の向上を図ることが出来る。
<変形例>
以上、本発明の実施の形態について説明したが、本発明は上述の実施の形態に限定されるものではない。本発明の趣旨を逸脱しない範囲で種々変形して実施することができる。例えば以下の各例のように変形して実施してもよい。
図1に示す例では、試験装置10、内部メモリ情報管理部30、比較表示部40を独立した装置としているが、試験装置10のハードウェアのスペックが十分高ければ、試験装置10に、内部メモリ情報管理部30および比較表示部40の一方又は両方の各機能を取り込んでもよい。
図1に示す例では、更新制御ネットワーク3に内部メモリ情報管理部30を接続しているが、図4に示すように、内部メモリ情報管理部30aと内部メモリ情報収集装置20とを通信ケーブルで直接接続し、内部メモリ情報を収集してもよい。この場合、オペレータが内部メモリ情報収集装置20を操作することにより収集処理が実行される。内部メモリ情報管理部30aの機能は内部メモリ情報管理部30と同様である。更新内部メモリ情報は、内部メモリ情報管理部30aから被試験制御装置50へ通信ケーブルや記憶媒体等を介して送られる。オペレータは、ロード完了後に試験装置10から既設外部入力信号を再生する。
また、試験装置10、内部メモリ情報収集装置20、内部メモリ情報管理部30の内部時計は時刻が一致している必要があるため、時刻を同期させる機能を備えることが望ましい。
<ハードウェア構成例>
図5は、試験装置10、内部メモリ情報管理部30、比較表示部40がそれぞれ有する処理回路のハードウェア構成例を示すブロック図である。図2に示す各部は、本システムが有する機能の一部を示し、各機能は処理回路により実現される。例えば、処理回路は、CPU(Central Processing Unit)101、ROM(Read Only Memory)102、RAM(Random Access Memory)103、入出力インターフェース104、システムバス105、入力装置106、表示装置107、ストレージ108および通信装置109を備えたコンピュータである。
CPU101は、ROM102やRAM103に格納されたプログラムやデータなどを用いて各種の演算処理を実行する処理装置である。ROM102は、コンピュータに各機能を実現させるための基本プログラムや環境ファイルなどを記憶する読み取り専用の記憶装置である。RAM103は、CPU101が実行するプログラムおよび各プログラムの実行に必要なデータを記憶する主記憶装置であり、高速な読み出しと書き込みが可能である。入出力インターフェース104は、各種のハードウェアとシステムバス105との接続を仲介する装置である。システムバス105は、CPU101、ROM102、RAM103および入出力インターフェース104で共有される情報伝達路である。
また、入出力インターフェース104には、入力装置106、表示装置107、ストレージ108および通信装置109などのハードウェアが接続されている。入力装置106は、ユーザからの入力を処理する装置である。表示装置107は、システムの状態を表示する装置である。ストレージ108は、プログラムやデータを蓄積する大容量の補助記憶装置であり、例えばハードディスク装置や不揮発性の半導体メモリなどである。上述した記憶部100、300は、ストレージ108により実現される。通信装置109は、有線又は無線で外部装置とデータ通信可能な装置である。
1 既設制御装置
2 既設制御ネットワーク
3 更新制御ネットワーク
4 ゲートウェイ
10 試験装置
11 試験データ収集指令部
12 既設外部入出力信号収集部
13 初期設定指令部
14 再生試験実行部
20 内部メモリ情報収集装置
21 内部メモリ情報セーブ部
30、30a 内部メモリ情報管理部
31 内部メモリ情報変換部
32 更新内部メモリ情報ロード部
40 比較表示部
41 被試験外部出力信号収集部
42 比較表示処理部
50 被試験制御装置
100、300 記憶部
105 システムバス

Claims (3)

  1. 実プラントシステムの既設制御装置が入出力する信号を再生して、被試験制御装置の動作を検証するためのプラント制御装置試験システムであって、
    収集期間の各時刻において、前記既設制御装置が入力する既設外部入力信号および前記既設制御装置が出力する既設外部出力信号を収集する既設外部入出力信号収集部と、
    前記収集期間中の所定の収集時間における前記既設制御装置の内部メモリの情報であって前記外部入力信号から前記外部出力信号を演算する過程で用いられる内部値を記録する内部メモリ情報セーブ部と、
    前記内部メモリ情報セーブ部が記録した内部メモリ情報を、前記被試験制御装置の内部メモリの形式に応じた更新内部メモリ情報に変換する内部メモリ情報変換部と、
    前記更新内部メモリ情報を、前記被試験制御装置の内部メモリにロードする更新内部メモリ情報ロード部と、
    前記更新内部メモリ情報ロード部によるロード完了後、前記収集時間以降に収集された前記既設外部入力信号を時系列順に前記被試験制御装置へ出力する再生試験実行部と、
    を備えることを特徴とするプラント制御装置試験システム。
  2. 前記内部メモリ情報変換部は、前記既設制御装置の内部メモリのアドレスおよびデータ値と、前記被試験制御装置の内部メモリのアドレスおよびデータ値との対応関係を定めた変換テーブルを備え、変換テーブルに基づいて自動的に、前記内部メモリ情報セーブ部が記録した内部メモリ情報を、前記被試験制御装置の内部メモリの形式に応じた更新内部メモリ情報に変換すること、
    を特徴とする請求項1に記載のプラント制御装置試験システム。
  3. 前記収集時間以降に収集された前記既設外部出力信号と、前記被試験制御装置が出力する被試験外部出力信号とを時系列順に並べて比較可能な状態で表示する比較表示処理部、
    をさらに備えることを特徴とする請求項1又は2に記載のプラント制御装置試験システム。
JP2016132706A 2016-07-04 2016-07-04 プラント制御装置試験システム Expired - Fee Related JP6631424B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016132706A JP6631424B2 (ja) 2016-07-04 2016-07-04 プラント制御装置試験システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016132706A JP6631424B2 (ja) 2016-07-04 2016-07-04 プラント制御装置試験システム

Publications (2)

Publication Number Publication Date
JP2018005623A JP2018005623A (ja) 2018-01-11
JP6631424B2 true JP6631424B2 (ja) 2020-01-15

Family

ID=60949415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016132706A Expired - Fee Related JP6631424B2 (ja) 2016-07-04 2016-07-04 プラント制御装置試験システム

Country Status (1)

Country Link
JP (1) JP6631424B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006163657A (ja) * 2004-12-06 2006-06-22 Toshiba Mitsubishi-Electric Industrial System Corp プレイバックシミュレータ装置
JP5531829B2 (ja) * 2010-07-02 2014-06-25 東芝三菱電機産業システム株式会社 プラント制御装置の試験装置
JP5803633B2 (ja) * 2011-12-07 2015-11-04 東芝三菱電機産業システム株式会社 プレイバックシミュレーション試験システム
CN105103064B (zh) * 2013-04-12 2017-03-08 三菱电机株式会社 可编程控制器的周边装置以及调试辅助方法

Also Published As

Publication number Publication date
JP2018005623A (ja) 2018-01-11

Similar Documents

Publication Publication Date Title
TWI521316B (zh) 可程式邏輯控制器的周邊裝置及除錯支援程式產品
JP6965798B2 (ja) 制御システムおよび制御方法
JP2020013526A (ja) プログラマブルロジックコントローラおよびメインユニット
JP2020013527A (ja) プログラマブルロジックコントローラおよびプログラム作成支援装置
US20100262864A1 (en) Automatic reproduction test device and automatic reproduction test method in embedded system
JP7450471B2 (ja) プログラマブルロジックコントローラおよびplcシステム
JP7320953B2 (ja) プログラマブルロジックコントローラ及びそのログデータ保存方法
CN103477291A (zh) 参数设定装置及参数设定系统
US20220221851A1 (en) Control system, support device, and support program
JP7273935B2 (ja) 外部設定機器、ロギング設定方法およびプログラム
JP6442131B2 (ja) 制御システムおよび制御装置
CN101681662B (zh) 编辑装置和编辑方法
JP6631424B2 (ja) プラント制御装置試験システム
JP6555160B2 (ja) プレイバックシミュレーション試験システム
JP7212496B2 (ja) プログラマブルロジックコントローラシステム、プログラム作成支援装置およびコンピュータプログラム
JP2017107566A (ja) マルチモジュールプロセス制御管理のための方法、装置、機械可読記憶媒体、及びシステム
KR101726120B1 (ko) 프로그램 편집 장치, 프로그램 편집 방법 및 프로그램 편집 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체
JP5396759B2 (ja) 情報処理装置、画像処理装置、ソフトウェア動作テスト方法、ソフトウェア動作テストプログラム、及びそのプログラムを記録した記録媒体
KR102302843B1 (ko) 제어 시스템, 제어 장치 및 프로그램
JP5918514B2 (ja) 分散制御システムの訓練システム
CN109426922A (zh) 工程支持系统、工程支持方法、客户端装置和存储介质
JP2022080352A (ja) 試験支援装置
JP6383331B2 (ja) 制御エミュレータ及びi/oエミュレータ
WO2024219198A1 (ja) 情報処理システム、情報処理方法およびプログラム
JP5627320B2 (ja) 動画保存装置及び動画保存システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190521

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190626

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191125

R150 Certificate of patent or registration of utility model

Ref document number: 6631424

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees