JP6617222B1 - 半導体ウエハーをプラズマ・ダイシングするための方法および装置 - Google Patents

半導体ウエハーをプラズマ・ダイシングするための方法および装置 Download PDF

Info

Publication number
JP6617222B1
JP6617222B1 JP2019529199A JP2019529199A JP6617222B1 JP 6617222 B1 JP6617222 B1 JP 6617222B1 JP 2019529199 A JP2019529199 A JP 2019529199A JP 2019529199 A JP2019529199 A JP 2019529199A JP 6617222 B1 JP6617222 B1 JP 6617222B1
Authority
JP
Japan
Prior art keywords
substrate
plasma
support film
work piece
support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019529199A
Other languages
English (en)
Other versions
JP2020501359A (ja
Inventor
− ウー チャン、ツー
− ウー チャン、ツー
ウェスターマン、ラッセル
Original Assignee
プラズマ − サーム、エルエルシー
プラズマ − サーム、エルエルシー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by プラズマ − サーム、エルエルシー, プラズマ − サーム、エルエルシー filed Critical プラズマ − サーム、エルエルシー
Application granted granted Critical
Publication of JP6617222B1 publication Critical patent/JP6617222B1/ja
Publication of JP2020501359A publication Critical patent/JP2020501359A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32477—Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本発明は、基板をプラズマ・ダイシングするための方法を提供する。基板は、上部表面および底部表面を提供され、基板の上部表面は、複数のストリート・エリアおよび少なくとも１つのデバイス構造体を有している。基板が、フレームの上のサポート・フィルムの上に設置され、ワーク・ピースを形成する。プラズマ供給源を有するプロセス・チャンバーが提供される。ワーク・ピース・サポートが、プラズマ・プロセス・チャンバーの中に提供される。ワーク・ピースは、ワーク・ピース・サポートの上に設置される。プラズマが、プラズマ・プロセス・チャンバーの中のプラズマ供給源から発生させられる。ワーク・ピースは、発生させられたプラズマ、および、サポート・フィルムが発生させられたプラズマに露出されている間にサポート・フィルムから発生させられる副生成物を使用して加工される。

Description

関連出願の相互参照
本出願は、所有者が共通する「ＭＥＴＨＯＤ ＡＮＤ ＡＰＰＡＲＡＴＵＳ ＦＯＲ ＰＬＡＳＭＡ ＤＩＣＩＮＧ Ａ ＳＥＭＩ−ＣＯＮＤＵＣＴＯＲ ＷＡＦＥＲ」という標題の２０１６年１１月３０日に出願された米国仮特許出願第６２／４２８，０７８号明細書からの優先権を主張し、また、その米国仮特許出願第６２／４２８，０７８号明細書に関連し、この仮特許出願は、参照により本明細書に組み込まれている。
本発明は、半導体ウエハーからの個々のデバイス・チップの形成のための装置の使用に関し、とりわけ、ウエハーを個々のダイへと分離するためにプラズマ・エッチングを使用する装置に関する。
半導体デバイスは、薄いウエハーの形態になっている基板の上で製作される。シリコンが、基板材料として一般に使用されるが、ＩＩＩ−Ｖ化合物（たとえば、ＧａＡｓおよびＩｎＰ）などのような他の材料も使用される。いくつかの場合では（たとえば、ＬＥＤの製造）、基板は、サファイヤまたは炭化ケイ素ウエハーであり、半導体材料の薄い層がその上に堆積させられる。そのような基板の直径は、２インチおよび３インチから、最大で２００ｍｍ、３００ｍｍ、および４５０ｍｍの範囲にあり、多くの標準が、そのような基板サイズを説明するために存在している（たとえば、ＳＥＭＩ）。
プラズマ・エッチング機器は、半導体デバイスを生産するために、これらの基板の加工において広範囲に使用されている。そのような機器は、典型的に、真空チャンバーを含み、真空チャンバーは、コスト効率の良い製造に必要な高いエッチング・レートを確保するために使用される誘導結合プラズマ（ＩＣＰ）などのような高密度プラズマ供給源を備え付けられている。加工の間に発生させられる熱を除去するために、基板は、典型的に、温度制御されたサポートにクランプされる。加圧された流体、典型的に、ヘリウムなどのようなガスが、基板とサポートとの間に維持され、熱伝達のための熱伝導経路を提供する。機械的なクランピング・メカニズム（機械的なクランピング・メカニズムでは、下向きの力が基板の上面に印加される）が使用され得るが、これは、クランプと基板との間の接触に起因して汚染を引き起こす可能性がある。また、ワーク・ピースの曲がり（ｂｏｗｉｎｇ）が、機械的なクランプを使用するときに起こる可能性がある。その理由は、接触が、典型的に、ワーク・ピースの縁部において行われ、加圧された流体が、ワーク・ピースの背面に力を及ぼすからである。より頻繁には、静電チャック（ＥＳＣ）が、クランピング力を提供するために使用される。
エッチングされることとなる材料に適当な多数のガス化学物質が開発されてきた。これらは、エッチングの品質（たとえば、エッチング異方性、マスク選択性、およびエッチング均一性）を改善させるために追加される追加的なガスとともに、ハロゲン（フッ素、塩素、臭素、またはヨウ素）またはハロゲン含有ガスを頻繁に用いる。フッ素含有ガス、たとえば、ＳＦ６、Ｆ２、ＣＩＦ３、および／またはＮＦ３などが、高いレートでシリコンをエッチングするために使用され得る。とりわけ、エッチング側壁を制御するために、高いレートのシリコン・エッチング・ステップとパッシベーション・ステップを交互に行うプロセス（ＢｏｓｃｈまたはＴＤＭ）が、シリコンの中への深いフィーチャーをエッチングするために一般に使用されている。塩素、ヨウ素、および／または臭素を含有するガスが、ＩＩＩ−Ｖ材料をエッチングするために一般に使用されている。
プラズマ・エッチングは、半導体基板およびデバイスに限定されない。その技法は、基板をエッチングするために適切なガス化学物質が利用可能である任意の基板タイプに適用され得る。他の基板タイプは、炭素含有基板（ポリマー基板を含む）、セラミック基板（たとえば、ＡｌＴｉＣおよびサファイヤ）、金属基板、ガラス基板、および、ダイ・アタッチ・フィルムを含むことが可能である。一貫した結果、低い破損、および、動作のしやすさを確保するために、ロボット・ウエハー・ハンドリングが、典型的に、製造プロセスにおいて使用されている。ハンドラーは、最小接触によってウエハーを支持するように設計されており、潜在的な汚染を最小化し、微粒子の発生を低減させる。一般的に、縁部接触が単独で用いられるか、または、２〜３つの場所のみにおけるウエハー縁部の近くでの（典型的に、ウエハー縁部の３〜６ｍｍ以内）下側接触が用いられる。ウエハー・カセット、ロボット・アーム、ならびに、ウエハー・サポートおよびＥＳＣを含むプロセス・チャンバー内フィクスチャーを含む、ハンドリング・スキームは、以前に述べられているような標準ウエハー・サイズをハンドリングするように設計されている。
基板の上の製作の後に、パッケージングの前に、または、他の電子回路の中に用いられる前に、個々のデバイス（ダイまたはチップ）が、互いから分離される。何年にもわたって、機械的な手段が、互いからダイを分離するために使用されてきた。そのような機械的な手段は、基板結晶軸と整合させられたスクライブ・ラインに沿ってウエハーを破壊することを含み、または、高速ダイヤモンド・ソーを使用することによって、ダイ同士の間の領域（ストリート）において、基板の中へもしくは基板を通して切ることを含んでいる。より最近では、レーザーが、スクライビング・プロセスを促進させるために使用されている。
そのような機械的なウエハー・ダイシング技法は、限界を有しており、その限界は、このアプローチのコスト効率の良さに影響を与える。ダイ縁部に沿ったチッピングおよび破損は、生産される良好なダイの数を低減させる可能性があり、ウエハー厚さが減少するにつれてより大きな問題になる。ソー・ブレードによって消費されるエリア（切り口）は、１００ミクロンよりも大きくなっている可能性があり、それは、ダイ生産のために使用可能でない価値のあるエリアである。小さいダイ（たとえば、５００ミクロン×５００ミクロンのダイ・サイズを有する個々の半導体デバイス）を含有するウエハーに関して、これは、２０％よりも大きい損失を表す可能性がある。さらに、多くの小さいダイ、ひいては、多数のストリートを備えるウエハーに関して、それぞれのストリートが個別にカットされるので、ダイシング時間が増加させられ、生産性が減少させられる。また、機械的な手段は、真っ直ぐなラインに沿った分離、および、正方形または長方形形状のチップの生産に限定される。これは、基礎的なデバイス・トポロジー（たとえば、高出力ダイオードは丸くなっている）を表していない可能性があり、したがって、直線的なダイ・フォーマットは、使用不可能な基板エリアのかなりの損失を結果として生じさせる。また、レーザー・ダイシングは、ダイ表面の上に残留材料を残すことによって、または、ダイの中へ応力を誘発させることによって、限界を有している。
ソーイングおよびレーザー・ダイシング技法の両方は、本質的に直列の動作であるということに留意することが重要である。結果的に、デバイス・サイズが減少するにつれて、ウエハーをダイシングするための時間が、ウエハーの上の合計のダイシング・ストリート長さに比例して増加する。
最近では、プラズマ・エッチング技法は、ダイを分離する手段、および、これらの限界のうちのいくつかを克服する手段として提案されてきた。デバイス製作の後に、基板は、適切なマスク材料によってマスキングされ、ダイ同士の間にオープン・エリアを残す。次いで、マスキングされた基板は、反応性ガス・プラズマを使用して加工され、反応性ガス・プラズマは、ダイ同士の間に露出される基板材料をエッチングする。基板のプラズマ・エッチングは、基板を通して部分的にまたは完全に進行することが可能である。部分的なプラズマ・エッチングのケースでは、ダイは、後続の切断ステップによって分離され、個々のダイを分離された状態にする。この技法は、機械的なダイシングを上回る複数の利益を提供する。
１） 破損およびチッピングが低減される。
２） 切り口寸法が、２０ミクロンよりも十分に下方まで低減され得る。
３） ダイの数が増加するにつれて、加工時間はそれほど増加しない。
４） 加工時間は、より薄いウエハーに関して低減される。
５） ダイ・トポロジーは、直線的なフォーマットに限定されない。
デバイス製作の後に、しかし、ダイ分離の前に、基板は、機械的な研削または同様のプロセスによって、２〜３百ミクロンの厚さまで薄化され得るか、または、１００ミクロン未満の厚さにまで薄化され得る。
ダイシング・プロセスの前に、基板は、典型的に、ダイシング・フィクスチャーの上に装着されている。このフィクスチャーは、典型的に、接着剤膜を支持するリジッド・フレームから構成されている。ダイシングされることとなる基板は、膜に接着されている。このフィクスチャーは、後続の下流動作のために、分離されたダイを保持する。ウエハー・ダイシングのために使用されるほとんどのツール（ソーまたはレーザー・ベースのツール）は、この構成で基板をハンドリングするように設計されており、複数の標準的なフィクスチャーが確立されている。しかし、そのようなフィクスチャーは、それらが支持する基板とは非常に異なっている。そのようなフィクスチャーは、現在のウエハー・ダイシング機器の中で使用するために最適化されているが、それらは、標準的な基板を加工するように設計された機器の中で加工されることができない。したがって、現在の自動化されたプラズマ・エッチング機器は、ダイシングのためにフィクスチャーによって固定された基板を加工するのに適切ではなく、プラズマ・エッチング技法がダイ分離に関して有するはずの利益を実現することが困難である。
したがって、必要とされているのは、半導体基板を個々のダイへとダイシングするために使用され得り、また、テープの上に装着され、フレームの中に支持されている基板をハンドリングする確立されたウエハー・ダイシング技法に適合し、また、標準的なフロント側マスキング技法とも適合する、プラズマ・エッチング装置である。
先行技術のものは、いずれも本発明に付随する利益を提供しない。
したがって、本発明の目的は、先行技術デバイスの不十分さを克服し、プラズマ・エッチング装置を使用する半導体基板のダイシングの進歩に対して重大な貢献となる、改善を提供することである。
本発明の別の目的は、基板をダイシングする方法であって、方法は、プラズマ供給源を有するプラズマ・プロセス・チャンバーを提供するステップと、プラズマ・プロセス・チャンバーの中にワーク・ピース・サポートを提供するステップと、上部表面および底部表面を有する基板を提供するステップであって、基板の上部表面は、複数のストリート・エリアおよび少なくとも１つのデバイス構造体を有している、ステップと、フレームの上のサポート・フィルムの上に基板を設置し、ワーク・ピースを形成するステップと、前記ワーク・ピース・サポートの上にワーク・ピースを設置するステップと、プラズマ・プロセス・チャンバーの中のプラズマ供給源からプラズマを発生させるステップと、発生させられたプラズマ、および、サポート・フィルムが発生させられたプラズマに露出されている間にサポート・フィルムから発生させられる副生成物を使用して、ワーク・ピースを加工するステップとを含む、方法を提供することである。
本発明のさらなる別の目的は、基板をダイシングする方法であって、方法は、プラズマ供給源を有するプラズマ・プロセス・チャンバーを提供するステップと、プラズマ・プロセス・チャンバーの中にワーク・ピース・サポートを提供するステップと、上部表面および底部表面を有する基板を提供するステップであって、基板の上部表面は、複数のストリート・エリアおよび少なくとも１つのデバイス構造体を有している、ステップと、フレームの上のサポート・フィルムの上に基板を設置し、ワーク・ピースを形成するステップと、前記ワーク・ピース・サポートの上にワーク・ピースを設置するステップと、プラズマ・プロセス・チャンバーの中のプラズマ供給源からプラズマを発生させるステップと、発生させられたプラズマを使用して、ワーク・ピースの基板の表面をエッチングし、基板表面から材料を除去し、露出された表面を提供するステップと、発生させられたプラズマに露出されるサポート・フィルムから発生させられる副生成物を含むパッシベーション層を、エッチングするステップにおいて露出された表面の上に堆積させるステップとを含む、方法を提供することである。
本発明の一層さらなる別の目的は、基板をダイシングする方法であって、方法は、プラズマ供給源を有するプラズマ・プロセス・チャンバーを提供するステップと、プラズマ・プロセス・チャンバーの中にワーク・ピース・サポートを提供するステップと、上部表面および底部表面を有する基板を提供するステップであって、基板の上部表面は、複数のストリート・エリアおよび少なくとも１つのデバイス構造体を有している、ステップと、フレームの上のサポート・フィルムの上に基板を設置し、ワーク・ピースを形成するステップと、前記ワーク・ピース・サポートの上にワーク・ピースを設置するステップと、プラズマ・プロセス・チャンバーの中のプラズマ供給源からプラズマを発生させるステップと、プラズマ・エッチング・ガス、および、発生させられたプラズマに露出されるサポート・フィルムから発生させられる副生成物を使用して、ワーク・ピースの基板の表面をエッチングし、基板表面から材料を除去し、露出された表面を提供するステップとを含む、方法を提供することである。
先述のものは、本発明の適切な目的のうちのいくつかを概説してきた。これらの目的は、より顕著な特徴および意図した発明の用途のうちのいくつかの単なる例示目的に過ぎないと解釈されるべきである。開示されている発明を異なる様式で適用することによって、または、本開示の範囲の中で本発明を修正することによって、多くの他の有益な結果が得られ得る。したがって、添付の図面と併せて、特許請求の範囲によって定義される本発明の範囲に加えて、本発明の概要および好適な実施形態の詳細な説明を参照することによって、本発明の他の目的およびより完全な理解が有され得る。
本発明は、半導体基板のプラズマ・ダイシングを可能にするプラズマ加工装置を説明する。デバイス製作およびウエハー薄化の後に、基板のフロント側（回路側）が、従来のマスキング技法を使用してマスキングされ、従来のマスキング技法は、回路コンポーネントを保護し、ダイ同士の間に保護されていないエリアを残す。基板は、薄いテープの上に装着されており、薄いテープは、リジッド・フレームの中に支持されている。基板／テープ／フレーム・アッセンブリは、真空プロセス・チャンバーの中へ移送され、反応性ガス・プラズマに露出され、ダイ同士の間の保護されていないエリアがエッチングにより除去される。このプロセスの間に、フレームおよびテープは、反応性ガス・プラズマによる損傷から保護されている。加工は、ダイを完全に分離された状態にする。エッチングの後に、基板／テープ／フレーム・アッセンブリは、追加的にプラズマに露出され、プラズマは、潜在的に損傷を与える残留物を基板表面から除去する。プロセス・チャンバーから外への基板／テープ／フレーム・アッセンブリの移送の後に、ダイは、周知の技法を使用してテープから除去され、次いで、必要に応じてさらに加工される（たとえば、パッケージ化される）。
本発明の別の特徴は、基板をプラズマ・ダイシングするための方法を提供することである。基板は、シリコンなどのような半導体層を有することが可能であり、および／または、基板は、ＧａＡｓなどのようなＩＩＩ−Ｖ層を有することが可能である。基板は、基板の回路側にパターニングされているフォトレジスト層などのような保護層を有することが可能である。基板は、上部表面および底部表面を提供されており、基板の上部表面は、複数のストリート・エリアおよび少なくとも１つのデバイス構造体を有している。基板の複数のストリートのうちの少なくとも１つは、基板の縁部において交差することが可能である。基板は、フレームの上のサポート・フィルムの上に設置され、ワーク・ピースを形成している。基板は、サポート・フィルムに接着され得る。サポート・フィルムは、炭素含有層をさらに含むことが可能である。サポート・フィルムは、複数の層をさらに含むことが可能である。サポート・フィルムは、接着剤層をさらに含むことが可能である。ワーク・ピースのフレームは、導電性の層および／または金属層を有することが可能である。プラズマ供給源を有するプロセス・チャンバーが提供される。プラズマ供給源は、高密度プラズマ供給源であることが可能である。ワーク・ピース・サポートは、プラズマ・プロセス・チャンバーの中に提供される。静電チャックは、ワーク・ピース・サポートの中へ組み込まれ得る。ワーク・ピースは、ワーク・ピース・サポートの上に設置されている。ＲＦパワー供給源は、ワーク・ピース・サポートに連結され、ワーク・ピースの周りにプラズマを生成させることが可能である。ワーク・ピースとワーク・ピース・サポートとの間の熱的連通は、ヘリウムなどのような加圧ガスをワーク・ピース・サポートからワーク・ピースへ供給することによって提供され得る。プラズマは、プラズマ・プロセス・チャンバーの中のプラズマ供給源から発生させられる。ワーク・ピースは、発生させられたプラズマ、および、サポート・フィルムが発生させられたプラズマに露出されている間にサポート・フィルムから発生させられる副生成物を使用して加工される。基板の上の少なくとも１つのデバイス構造体は、加工するステップの間に保護され得る。
本発明のさらなる別の特徴は、基板をプラズマ・ダイシングするための方法を提供することである。基板は、シリコンなどのような半導体層を有することが可能であり、および／または、基板は、ＧａＡｓなどのようなＩＩＩ−Ｖ層を有することが可能である。基板は、基板の回路側にパターニングされているフォトレジスト層などのような保護層を有することが可能である。基板は、上部表面および底部表面を提供されており、基板の上部表面は、複数のストリート・エリアおよび少なくとも１つのデバイス構造体を有している。基板の複数のストリートのうちの少なくとも１つは、基板の縁部において交差することが可能である。基板は、フレームの上のサポート・フィルムの上に設置され、ワーク・ピースを形成している。基板は、サポート・フィルムに接着され得る。サポート・フィルムは、炭素含有層をさらに含むことが可能である。サポート・フィルムは、複数の層をさらに含むことが可能である。サポート・フィルムは、接着剤層をさらに含むことが可能である。ワーク・ピースのフレームは、導電性の層および／または金属層を有することが可能である。プラズマ供給源を有するプロセス・チャンバーが提供される。プラズマ供給源は、高密度プラズマ供給源であることが可能である。ワーク・ピース・サポートは、プラズマ・プロセス・チャンバーの中に提供される。静電チャックは、ワーク・ピース・サポートの中へ組み込まれ得る。ワーク・ピースは、ワーク・ピース・サポートの上に設置されている。ＲＦパワー供給源は、ワーク・ピース・サポートに連結され、ワーク・ピースの周りにプラズマを生成させることが可能である。ワーク・ピースとワーク・ピース・サポートとの間の熱的連通は、ヘリウムなどのような加圧ガスをワーク・ピース・サポートからワーク・ピースへ供給することによって提供され得る。プラズマは、プラズマ・プロセス・チャンバーの中のプラズマ供給源から発生させられる。ワーク・ピースの基板の表面は、発生させられたプラズマを使用して、ワーク・ピースの基板の表面をエッチングされ、基板表面から材料を除去し、露出された表面を提供する。エッチングするステップは、異方性エッチングであることが可能である。発生させられたプラズマに露出されるサポート・フィルムから発生させられる副生成物を含むパッシベーション層が、エッチングするステップにおいて露出された表面の上に堆積させられる。基板の上の少なくとも１つのデバイス構造体は、加工するステップの間に保護され得る。
本発明の依然としてさらなる別の特徴は、基板をプラズマ・ダイシングするための方法を提供することである。基板は、シリコンなどのような半導体層を有することが可能であり、および／または、基板は、ＧａＡｓなどのようなＩＩＩ−Ｖ化合物半導体含有層を有することが可能である。基板は、基板の回路側にパターニングされているフォトレジスト層などのような保護層を有することが可能である。基板は、上部表面および底部表面を提供されており、基板の上部表面は、複数のストリート・エリアおよび少なくとも１つのデバイス構造体を有している。基板の複数のストリートのうちの少なくとも１つは、基板の縁部において交差することが可能である。基板は、フレームの上のサポート・フィルムの上に設置され、ワーク・ピースを形成している。基板は、サポート・フィルムに接着され得る。サポート・フィルムは、炭素含有層をさらに含むことが可能である。サポート・フィルムは、複数の層をさらに含むことが可能である。サポート・フィルムは、接着剤層をさらに含むことが可能である。ワーク・ピースのフレームは、導電性の層および／または金属層を有することが可能である。プラズマ供給源を有するプロセス・チャンバーが提供される。プラズマ供給源は、高密度プラズマ供給源であることが可能である。ワーク・ピース・サポートは、プラズマ・プロセス・チャンバーの中に提供される。静電チャックは、ワーク・ピース・サポートの中へ組み込まれ得る。ワーク・ピースは、ワーク・ピース・サポートの上に設置されている。ＲＦパワー供給源は、ワーク・ピース・サポートに連結され、ワーク・ピースの周りにプラズマを生成させることが可能である。ワーク・ピースとワーク・ピース・サポートとの間の熱的連通は、ヘリウムなどのような加圧ガスをワーク・ピース・サポートからワーク・ピースへ供給することによって提供され得る。プラズマは、プラズマ・プロセス・チャンバーの中のプラズマ供給源から発生させられる。ワーク・ピースの基板の表面は、プラズマ・エッチング・ガス、および、発生させられたプラズマに露出されるサポート・フィルムから発生させられる副生成物を使用して、ワーク・ピースの基板の表面をエッチングされ、基板表面から材料を除去し、露出された表面を提供する。基板の上の少なくとも１つのデバイス構造体は、加工するステップの間に保護され得る。
先述のものは、幅広くというよりもむしろ、本発明のより適切で重要な特徴を概説しており、次に続く本発明の詳細な説明がより良好に理解され得り、当技術分野への現在の貢献がより完全に認識され得るようになっている。本発明の特許請求の範囲の主題を形成する本発明の追加的な特徴は、以降で説明されることとなる。開示されている概念および具体的な実施形態は、本発明の同じ目的を実施するために他の構造体を修正または設計するための基礎として容易に利用され得るということが当業者によって認識されるべきである。また、そのような均等の構築は、添付の特許請求の範囲に記載されているような本発明の精神および範囲から逸脱しないということが当業者によって認識されるべきである。
ストリートによって分離されている個々のデバイスを図示する半導体基板の上視図である。 ストリートによって分離されている個々のデバイスを図示する半導体基板の断面図である。 テープおよびフレームに装着されている半導体基板の断面図である。 プラズマ・プロセスによってエッチングされている、テープおよびフレームに装着されている半導体基板の断面図である。 テープおよびフレームに装着されている分離された半導体デバイスの断面図である。 真空加工チャンバーの断面図である。 プロセス位置にあるウエハー／フレームの断面図である。 真空加工チャンバーの中のフレームおよびカバー・リングの拡大断面図である。 カバー・リングがチャンバー壁部に装着されている状態のチャンバーの内側のセクションの断面図である。 カバー・リングが内部ヒート・シンクに装着されている状態のチャンバーの内側のセクションの断面図である。 移送アームによって支持されているテープおよびフレームに装着されている半導体基板の上視図である。 移送アームによって支持されているテープおよびフレームに装着されている半導体基板の断面図である。 移送位置にあるウエハー／フレームの断面図である。 スクリーンの上面図である。 先行技術による静電チャックの上面図である。 先行技術によるマルチ・ゾーン静電チャックの上面図である。 本発明の１つの実施形態による静電チャックの上面図である。 先行技術による静電チャックの上の基板の断面図である。 本発明の１つの実施形態による静電チャックの上のワーク・ピースの断面図である。 本発明の１つの実施形態による静電チャックの断面図である。 本発明の１つの実施形態による静電チャックの断面図である。 本発明の１つの実施形態による複数の基板を備えたワーク・ピースの上面図である。 本発明による機械的なパーティションの変形例の断面図である。 本発明による機械的なパーティションの変形例の断面図である。 本発明による機械的なパーティションの変形例の断面図である。 本発明の１つの実施形態によるエッチングされたフィーチャーの断面図である。 本発明の１つの実施形態のフローチャートである。
同様の参照記号は、図面のいくつかの図を通して、同様のパーツを表している。
デバイス製作の後の典型的な半導体基板が、図１に図示されている。基板（１００）は、その表面の上に、ストリート・エリア（１２０）によって分離されているデバイス構造体（１１０）を含有する複数のエリアを有しており、ストリート・エリア（１２０）は、個々のダイへのデバイス構造体の分離を可能にする。シリコンが基板材料として一般に使用されるが、それらの特定の特質に関して選ばれる他の材料も頻繁に用いられる。そのような基板材料は、ガリウムヒ素および他のＩＩＩ−Ｖ材料、または、半導体層がその上に堆積させられた非半導体基板を含む。また、さらなる基板タイプは、シリコン・オン・インシュレーター（ＳＯＩ）ウエハー、および、キャリアの上に装着された半導体ウエハーを含むことが可能である。上記の例は、ストリートによって分離されているダイを説明しているが、本発明の態様は、有益であることには、ガリウムを含有する基板、インジウムを含有する基板、アルミニウムを含有する基板、エピタキシャル層を含有する基板、炭素を含有する基板、ポリマーである基板、半導体を含有する基板、および／または、複数の半導体を含有する基板を含む、基板の上の他のパターン構成にも適用され得る。
本発明では、図２の断面図に示されているように、デバイス構造体（１１０）は、次いで、保護材料（２００）によってカバーされるが、一方、ストリート・エリア（１２０）は保護されていないままである。この保護材料（２００）は、フォトレジストであることが可能であり、フォトレジストは、周知の技法によって適用およびパターニングされている。いくつかのデバイスは、最終的なプロセス・ステップとして、二酸化ケイ素またはＰＳＧなどのような、誘電体保護層によってコーティングされており、誘電体保護層は、基板全体を横切って適用されている。これは、当業界で良く知られているように、フォトレジストをパターニングすることによって、および、誘電材料をエッチングすることによって、ストリート・エリア（１２０）から選択的に除去され得る。これは、デバイス構造体（１１０）が誘電材料によって保護された状態のままにし、基板（１００）がストリート・エリア（１２０）において実質的に保護されていない状態のままにする。いくつかのケースでは、ウエハー品質をチェックするためのテスト・フィーチャーが、ストリート・エリア（１２０）の中に位置付けされ得るということに留意されたい。具体的なウエハー製作プロセス・フローに応じて、これらのテスト・フィーチャーは、ウエハー・ダイシング・プロセスの間に保護されていてもよく、または保護されていなくてもよい。図示されているデバイス・パターンは、長方形のダイを示しているが、これが必要であるわけではなく、個々のデバイス構造体（１１０）は、基板（１００）の最適な利用に最良に適するように、六角形などのような任意の他の形状であることが可能である。以前の例は、保護フィルムとして誘電材料を考えているが、本発明は、半導電性のおよび導電性の保護フィルムを含む、幅広い範囲の保護フィルムとともに実践され得るということに留意することが重要である。そのうえ、保護層は、複数の材料から構成され得る。また、保護フィルムのいくらかの部分は、最終的なデバイス構造体（たとえば、パッシベーション誘電体、金属ボンディング・パッドなど）の一体的な部分であることが可能であるということに留意することが重要である。そのうえ、本発明は、また、有益であることには、デバイスまたはデバイス構造体を有する必要性なしに、バルク・ウエハーとともに使用され得る。１つのそのような例は、半導体基板（シリコン、ＩＩＩ−Ｖ化合物など）であることが可能であり、それは、キャリアの上に装着されるか、または、装着されておらず、エッチングされることとなる構造体を画定するマスキング材料によってカバーされている。また、基板は、異なる材料特性を有する少なくとも１つの追加的な層、たとえば、絶縁層などを含有することが可能である。
基板（１００）は、典型的に、研削プロセスによって薄化され得り、研削プロセスは、２〜３百ミクロンまで、また、おおよそ３０ミクロン以下の薄さまで、基板厚さを低減させる。図３に示されているように、薄化された基板（１００）は、次いで、テープ（３００）に接着され、そして、テープ（３００）は、順に、リジッド・フレーム（３１０）の中に装着され、ワーク・ピース（３２０）を形成する。フレームは、典型的に、金属またはプラスチックであるが、他のフレーム材料も可能である。テープ（３００）は、典型的に、炭素含有ポリマー材料から作製され得り、追加的に、その表面に適用された薄い導電性の層を有することが可能である。テープ（３００）は、薄化された基板（１００）のためのサポートを提供しており、薄化された基板（１００）は、そうでなければ、破壊されずにハンドリングするにはあまりにも壊れやすい。パターニング、薄化、次いで装着のシーケンスは重大ではなく、それらのステップは、特定のデバイスおよび基板ならびに使用される加工機器に最良にフィットするように調節され得るということが留意されるべきである。以前の例は、接着剤テープ（３００）の上に基板（１００）を装着すること（そして、接着剤テープ（３００）は、フレーム（３１０）に取り付けられる）から構成されるワーク・ピース（３２０）を考えているが、本発明は、ウエハーおよびキャリアの構成によって限定されないということに留意することが重要である。ウエハー・キャリアは、さまざまな材料から構成され得る。キャリアは、プラズマ・ダイシング・プロセスの間に基板を支持する。そのうえ、ウエハーは、接着剤を使用してキャリアに取り付けられる必要はない。ウエハーをキャリアに保持し、カソードへの基板の熱的連通の手段を可能にする、任意の方法が十分である（たとえば、静電的にクランプされたキャリア、機械的なクランピング・メカニズムを備えたキャリアなど）。
ダイシング・フレーム（３１０）の中のテープ（３００）と基板（１００）を装着した後に、ワーク・ピース（３２０）は、真空加工チャンバーの中へ移送される。理想的には、移送モジュールも真空下にあり、それは、プロセス・チャンバーが移送の間に真空のままになっていることを可能にし、加工時間を低減させ、雰囲気へのプロセス・チャンバーの露出および潜在的な汚染を防止する。図６に示されているように、真空加工チャンバー（６００）は、ガス入口部（６１０）、高密度プラズマを発生させるための高密度プラズマ供給源（６２０）、たとえば、誘導結合プラズマ（ＩＣＰ）など、ワーク・ピース（３２０）を支持するためのワーク・ピース・サポート（６３０）、ワーク・ピース・サポート（６３０）を通してＲＦパワーをワーク・ピース（３２０）に連結するためのＲＦパワー供給源（６４０）、および、加工チャンバー（６００）からガスをポンプ送りするための真空ポンプ（６５０）を装備している。加工の間に、基板（１００）の保護されていないエリア（１２０）は、図４に示されているように、反応性プラズマ・エッチング・プロセス（４００）を使用して、エッチングにより除去される。これは、図５に示されているように、デバイス（１１０）を個々のダイ（５００）へと分離された状態のままにする。本発明の別の実施形態では、基板（１００）の保護されていないエリア（１２０）は、反応性プラズマ・エッチング・プロセス（４００）を使用して、部分的にエッチングにより除去される。このケースでは、下流の動作、たとえば、機械的な破壊動作などが、ダイ分離を完了するために使用され得る。これらの下流の方法は、当技術分野でよく知られている。
以前の例は、高密度プラズマ（たとえば、ＥＣＲ、ＩＣＰ、ヘリコン、および、磁気強化されたプラズマ供給源）と連動して真空チャンバーを使用して本発明を説明しているが、幅広い範囲のプラズマ・プロセスを使用して基板に保護されていないエリアをエッチングすることも可能である。たとえば、真空チャンバーの中で低密度プラズマ供給源を使用する本発明の変形例、または、大気圧力でもしくはほぼ大気圧でプラズマを使用することさえも、当業者は想像することが可能である。
ワーク・ピース（基板／テープ／フレーム・アッセンブリ）（３２０）が、プラズマ加工のための位置にあるときに、フレーム（３１０）は、プラズマ（４００）への露出から保護され得る。プラズマ（４００）への露出は、フレーム（３１０）の加熱を引き起こすことが可能であり、そして、それは、装着テープ（３００）の局所的な加熱を引き起こすことが可能である。おおよそ摂氏１００度を上回る温度において、テープ（３００）の物理的特性、および、その接着能力が、劣化する可能性があり、もはや、それがフレーム（３１０）に付着しなくなることとなる。追加的に、反応性プラズマ・ガスへのフレーム（３１０）の露出は、フレーム（３１０）の劣化を引き起こす可能性がある。フレーム（３１０）は、典型的に、ウエハー・ダイシングの後に再使用されるので、これは、フレーム（３１０）の有用な寿命時間を制限する可能性がある。また、プラズマ（４００）へのフレーム（３１０）の露出は、エッチング・プロセスに悪影響を与える可能性がある。たとえば、フレーム材料は、プロセス・ガスと反応する可能性があり、プラズマの中のその濃度を事実上低減させ、それは、基板材料のエッチング・レートを低減させる可能性があり、したがって、プロセス時間を増加させる。フレーム（３１０）を保護するために、図６、図７、および図８に示されているように、保護カバー・リング（６６０）が、フレーム（３１０）の上方に位置決めされている。１つの実施形態では、カバー・リング（６６０）は、フレーム（３１０）に触れていない。その理由は、フレーム（３１０）との接触（それは、プロセス・チャンバー（６００）の中への移送の間に起こることとなる）が、望ましくない粒子を発生させる可能性があるからである。
図８において、寸法（８００）は、カバー・リング（６６０）とフレーム（３１０）との間の距離を表している。この寸法は、おおよそ０．１ｍｍよりも大きい値からおおよそ２０ｍｍよりも小さい値の範囲にあることが可能であり、最適な値は４ｍｍである。距離（８００）が大き過ぎる場合には、プラズマは、フレーム（３１０）に接触することとなり、カバー・リング（６６０）の利益が失われることとなる。
１つの実施形態では、カバー・リング（６６０）は、温度制御されている。冷却がない場合には、カバー・リング（６６０）の温度は、プラズマへの露出に起因して増加し、そして、熱放射を介してテープ（３００）およびフレーム（３１０）を加熱し、上記に述べられているように劣化を引き起こす可能性がある。カバー・リング（６６０）が冷却されるケースに関して、カバー・リング（６６０）の冷却は、冷却された本体部とそれを直接接触させることによって達成され、冷却された本体部は、たとえば、図９に示されているプロセス・チャンバー（６００）の壁部、または、図１０に示されているプロセス・チャンバー（６００）の中に位置付けされているヒート・シンク（１０００）などである。熱がカバー・リング（６６０）からヒート・シンク（１０００）へ十分に除去されることを確保するために、カバー・リング（６６０）は、良好な熱伝導率を有する材料から作製されるべきである。そのような材料は、多くの金属、たとえば、アルミニウムを含むが、他の熱伝導性の材料、たとえば、窒化アルミニウムおよび他のセラミックなども使用され得る。カバー・リング材料の選択は、使用されるプラズマ・プロセス・ガスに適合するように選ばれる。アルミニウムは、フッ素ベースのプロセスに関して満足のいくものであるが、窒化アルミニウムなどのような代替的な材料、または、酸化アルミニウムなどのような保護コーティングの追加が、塩素ベースのプロセスが使用されるときには必要である可能性がある。プラズマ加工の間のカバー・リング（６６０）の動作温度は、摂氏約２５度から摂氏約３５０度の範囲にある。好ましくは、カバー・リング（６６０）の温度は、摂氏５０度から摂氏９０度の範囲の中に保持されており、それは、テープ（３００）およびフレーム（３１０）への熱放射を最小化し、テープ（３００）がその機械的な完全性を維持することを確保する。代替的に、カバー・リング（６６０）を温度制御された流体と接触させることによって、カバー・リング（６６０）は温度制御され得る。この流体は、液体またはガスであることが可能である。カバー・リング（６６０）の温度が流体によって制御されるケースでは、カバー・リング（６６０）は、熱伝達を促進させるために複数の流体チャネルを含有することが可能である。これらの流体チャネルは、カバー・リング（６６０）の内部にあるか、外部に取り付けられているか、または、２つの何らかの組み合わせであることが可能である。
ワーク・ピース（基板／テープ／フレーム・アッセンブリ）（３２０）は、プロセス・チャンバー（６００）の中へ、および、プロセス・チャンバー（６００）から外の両方へ、移送アーム（１１００）によって移送され、移送アーム（１１００）は、フレーム（３１０）および基板（１００）を支持し、それらが、図１１および図１２に示されているように、ほぼ同一平面上にある状態に維持されるようになっている。移送アーム（１１００）は、テープ（３００）およびフレーム（３１０）の両方を支持するか、または、フレーム（３１０）単独を支持することが可能であるが、薄化された基板（１００）の壊れやすい性質に起因して、アッセンブリ（３２０）が基板（１００）エリアの下に単独で支持されていないことが重要である。移送アーム（１１００）は、それに取り付けられたアライメント・フィクスチャー（１１１０）を有しており、アライメント・フィクスチャー（１１１０）は、プロセス・チャンバー（６００）の中へ移送される前に、フレーム（３１０）を繰り返し可能な位置に整合させる。また、フレーム（３１０）は、半導体加工において周知の他の技法によって整合させられ得る（たとえば、光学的なアライメント）。また、アライメントは、そのような周知の技法によって、基板（１００）の上で実施され得る。ワーク・ピース（基板／テープ／フレーム・アッセンブリ）（３２０）は、下記に説明されているように、プロセス・チャンバー（６００）の中の設置の前に整合させられ、ミス加工を回避するということが重要である。
図８において、基板からフレームへの寸法（８１０）は、基板（１００）の外径とフレーム（３１０）の内径との間の距離を表している。これは、２０ｍｍから３０ｍｍであることが可能である（たとえば、Ｄｉｓｃｏ Ｃｏｒｐｏｒａｔｉｏｎダイシング・フレームは、２００ｍｍ基板に関して、約２５０ｍｍの内径を有しており、基板からフレームへの寸法（８１０）は、公称２５ｍｍとなるようになっている）。フレーム（３１０）の中のテープ（３００）の上にウエハー（１００）を装着する間に、ウエハー（１００）設置の偏差は、２ｍｍ程度の大きさであることが可能であり、カバー・リングから基板への距離（８２０）（それは、基板（１００）外径とカバー・リング（６６０）の内径との間の距離である）が、アッセンブリごとに最大で２ｍｍだけ変化し得るようになっている。何らかのポイントにおいて、カバー・リングから基板への距離（８２０）がゼロよりも小さくなっている場合には、カバー・リング（６６０）は、基板（１００）の縁部の上に重なることとなる。基板のこのエリアは、影になることとなり、エッチングを妨げられることとなり、それは、ダイ分離を妨げ、後続の加工ステップにおいて問題を引き起こす可能性がある。カバー・リング（６６０）は、基板（１００）に重なり合わないことが好適である。移送する前の基板／テープ／フレーム・アッセンブリ（３２０）のアライメントは、そのような問題を防止することが要求される。さらに、カバー・リングから基板への距離（８２０）がゼロよりも小さくならないことを追加的に確保するために、カバー・リング内径は、基板（１００）の直径よりも大きくなっているべきである。カバー・リング内径が基板直径よりも５ｍｍ大きくなっているということが好適である（たとえば、２００ｍｍの基板に関して２０５ｍｍのカバー・リング内径）。図８のカバー・リング・オーバーハング寸法（８３０）は、カバー・リング（６６０）の内径からフレーム（３１０）の内径への距離を表している。プロセス・チャンバー（６００）の中への移送の前のフレーム（３１０）のアライメントは、カバー・リング・オーバーハング寸法（８３０）が基板（１００）の周りの全周に関して本質的に一定のままであるということを確保し、また、静電チャック（ＥＳＣ）（６７０）によって接触されていないテープ（３００）の任意の部分がプラズマから実質的に影になることを確保する。好適な実施形態では、ＥＳＣ（６７０）と熱的接触していない任意のテープ（３００）がカバー・リング（６６０）によって重ね合わせられている。
ワーク・ピース（たとえば、基板／テープ／フレーム・アッセンブリ）（３２０）がプロセス・チャンバー（６００）の中へ移送されるときに、それは、リフティング・メカニズム（６８０）の上に設置され、移送アーム（１１００）から除去される。逆のプロセスが、プロセス・チャンバー（６００）から外へワーク・ピース（たとえば、基板／テープ／フレーム・アッセンブリ）（３２０）を移送する間に起こる。リフティング・メカニズム（６８０）は、フレーム（３１０）エリアに触れており、基板（１００）へのポイント接触を提供していない。基板（１００）へのポイント接触は、とりわけ、ダイ分離およびワーク・ピース（３２０）のアンローディングの後に、基板（１００）に対する損傷を引き起こす可能性がある。その理由は、テープ（３００）のフレキシビリティーが、ダイが互いに接触することおよび損傷が起こることを引き起こす可能性があるからである。図１３は、下側からフレーム（３１０）を持ち上げるリフティング・メカニズム（６８０）を示している。しかし、フレーム（３１０）は、また、クランピング・デバイスを使用して、フレーム（３１０）の上部表面、底部表面、外径との接触、または、これらの任意の組み合わせによって、移送アーム（１１００）から除去され得る。基板（１００）を加工するために、ワーク・ピース・サポート（６３０）の上にワーク・ピース（３２０）を設置するのに十分なクリアランスを有するために、フレーム（３１０）、ワーク・ピース・サポート（６３０）、およびカバー・リング（６６０）は、互いに対して移動することが可能である。これは、カバー・リング（６６０）、ワーク・ピース・サポート（６３０）、もしくはリフティング・メカニズム（６８０）、または、その３つの任意の組み合わせを移動させることによって達成され得る。
プラズマ加工の間に、基板（１００）、テープ（３００）、およびフレーム（３１０）を含む、プラズマが触れる表面のすべてへ熱が伝達される。カバー・リング（６６０）は、テープ（３００）およびフレーム（３１０）のエリアへの熱伝達を最小化することとなるが、基板（１００）は、加工のためにプラズマ（４００）に露出されなければならない。
機械的なパーティション（６９０）の中の穿孔（６９５）が、複数の方式で配置され得る。図１４は、直線的なパターンで均一に分配された穿孔（６９５）のパターンを備えた機械的なパーティション（６９０）の上面図を示している。図１４は穿孔（６９５）の直線的なパターンを示しているが、六角形、ハニカム、または円形の穿孔パターンを含む代替的な構成が使用され得る。穿孔（２６００）の寸法は、機械的なパーティション（６９０）を横切って変化することが可能である（たとえば、図２３ｂおよび図２３ｃ）。
代替的な実施形態では、機械的なパーティション（６９０）の中の穿孔パターンは、穿孔同士の間の間隔（２６１０）が可変であるように設計され得る（たとえば、図２３ｂおよび図２３ｃ）。さらなる別の実施形態では、穿孔のサイズおよび／または形状は、機械的なパーティション（６９０）を横切って変化することが可能である。機械的なパーティション（６９０）は、穿孔サイズ（２６００）および間隔（２６１０）の両方がパーティションを横切って変化するように、穿孔パターンを有することが可能である。
図１５は、当技術分野で知られているような静電チャックの上面図を示している。ＥＳＣ（６７０）は、一般に、１つまたは複数のシーリング領域（１７００）を有することとなり、ＥＳＣとクランプされている基板（１００）との間に加圧された流体を閉じ込める。シーリング領域（１７００）は、一般に、ＥＳＣの周囲部の近くに用いられ、また、そうでなければ加圧された流体がリークし、熱伝達を劣化させることを引き起こすこととなる任意のフィーチャーの周りに用いられる。いくつかのＥＳＣは、図１６に示されているように、複数の同心円状のシール・バンド（１７００）を利用し、離散的なボリュームまたはゾーン（１８００、１８１０）を発生させ、それは、それぞれのゾーンの中の流体圧力の独立した制御を可能にする。これらのＥＳＣは、一般に、マルチ圧力ゾーンＥＳＣとして説明される。また、圧力ゾーン（１８００、１８１０）が離散的ではなく、加圧された流体のいくらかが、ゾーン同士の間にリークすることも可能である。幅の広いシーリング領域（１７００）は、典型的に好適でない。典型的に、前記幅の広いシーリング領域に重なり合うワーク・ピース・エリアを横切る温度勾配は、エッチングのいくらかの特質にマイナスの影響を及ぼす可能性がある。対照的に、シーリング領域が十分に幅広くない場合には、加圧された流体がリークする可能性があり、熱伝達が劣化する可能性がある。図１５に示されているように、先行技術において、上記に説明されているシーリング領域またはバンド（１７００）は、基板（１００）を通り越えて延在していない。その理由は、そのようにすることが、シール・バンド（１７００）のシーリング表面を潜在的に腐食性のプラズマ・ガスに露出させることとなり、それは、ＥＳＣの寿命時間を減少させる可能性がある。図１８は、当技術分野で知られているような静電チャックの上のリジッドの基板（１００）の断面図を示している。シール・バンド（１７００）は、基板（１００）によって重ね合わせられているということに留意されたい。そのうえ、ＥＳＣ（６７０）の上へのウエハーの設置の間の任意の設置誤差を収容するために、シーリング表面（１７００）の縁部を越えて基板（１００）を延在させることが当技術分野において典型的である。また、先行技術において、ＥＳＣから基板を持ち上げるために使用されるリフト・ピン・ホール（１７２０）およびリフト・ピン（２０２５）が、また、基板（１００）の下に（最も外側のシール・バンド（１７００）の内側または中に）位置付けされているということに留意することが重要である。最後に、当技術分野で知られているＥＳＣは、基板（１００）の下のエリアに閉じ込められたクランピング電極（２０１０）を有している。したがって、クランピング電極（２０１０）は、外側シール・バンド（１７００）によって画定されたエリアの内側にあり、その両方は、ウエハー周囲部の内側にある。
図１９は、本発明の１つの実施形態に関する断面図を示している。可撓性のワーク・ピース（たとえば、テープ（３００）を含有するワーク・ピース（３２０）など）をクランプするときに、図１９に示されているように、少なくとも１つのクランピング電極（２０１０）をシーリング領域（１７００）に重なり合わせることが好ましい。これは、ワーク・ピースの可撓性の領域がシーリング領域（１７００）に重なり合うときに、とりわけ重要である。クランピング電極（２０１０）が可撓性のワーク・ピース（３００）と重なり合うことは、ヘリウム・ガス・リーケージを最小化することを助ける。好ましくは、この重なり合い（２２００）は、１ｍｍ幅よりも大きくなっている。重なり合い（２２００）は、シール・バンド周囲部の内側に沿っているか、シール・バンド周囲部の外側に沿っているか、シール・バンドの中にあるか、または、その３つの何らかの組み合わせであることが可能である。
図２０および図２１は、クランピング電極（２３４０）が、クランピング電極（２３４０）とクランプされることとなる材料（２３２０）との間に間置された電気絶縁体を有していないということを示している。ＥＳＣクランピング電極（２３４０）が露出されており（電気絶縁体によってカバーされていない）、クランピング電極（２３４０）が、クランプされることとなる材料（２３２０）と少なくとも部分的に接触しているケースでは、ＥＳＣ電極（２３４０）と接触しているクランプされることとなる材料（２３２０）の底部表面は、電気的に絶縁していなければならない。
図２２に示されているように、ワーク・ピース（３２０）が２つ以上の基板（１００）を含有するケースでは、ＥＳＣ（６７０）が少なくとも１つの基板（１００）の縁部を越えて延在すること、好ましくは、すべての基板（１００）の縁部を越えて延在することが好適である。基板の後ろに冷却ガス（典型的に、ヘリウム）を閉じ込めるために、テープ（３００）は、静電チャック（６７０）とテープ（３００）との間にシーリング表面を形成しなければならない。このシーリング表面は、シール・バンド（１７００）と呼ばれることが多い。１つの実施形態では、シーリング表面（１７００）は、連続的になっており、すべての基板（１００）を囲む領域を形成している。別の実施形態では、シーリング・バンド（１７００）は、不連続的になっていることが可能であり、少なくとも１つの基板を囲んでいる。さらなる別の実施形態では、それぞれの基板（１００）は、個々のシール・バンド（１７００）によって囲まれている。さらなる実施形態では、基板（１００）は、シーリング・バンドの上に重なることが可能であり、または、代替的に、シーリング・バンドは、基板（１００）の外側に横たわることが可能である。
図２４に示されているように、異なる比誘電率（たとえば、シリコン・オン・インシュレーター、ＳＯＩ構造体）の２つの材料（たとえば、図２４の中の２７２０および２７３０）の接触によって画定されたインターフェースに向けて基板を下にエッチングするときに、インターフェースにおける帯電に関連付けられるエッチングに伴う問題がよく知られている。そのような問題は、電気的または物理的なものである可能性があり、ノッチング（たとえば、図２３の中の２７００を参照）、トレンチング、フィーチャー・プロファイル劣化として、一般に知られている。これらの問題が典型的に起こるインターフェースの例は、シリコン・オン・インシュレーター（ＳＯＩ）、絶縁キャリアの上に装着された半導体基板、テープの上に装着された半導体ウエハー（たとえば、ＧａＡｓ、Ｓｉ）、および、少なくとも１つの電気絶縁層を含有する基板である。これらの問題は、デバイス歩留まりおよび性能に関して望ましくない。たとえば、絶縁体（たとえば、ＳｉＯ２）の上で停止する時間分割多重化（たとえば、ＴＤＭ、ＤＲＩＥ、またはＢｏｓｃｈ）プロセスを使用してシリコンをエッチングするときに、アンダーカット（または、ノッチング）がシリコン／絶縁体インターフェースにおいて起こることとなるということが、当技術分野で知られている。
基板をプラズマ・ダイシングするための方法に関する本発明による任意の実施形態では、基板は、上部表面および底部表面を設けられており、基板の上部表面は、複数のストリート・エリアおよび少なくとも１つのデバイス構造体を有している。基板の複数のストリートのうちの少なくとも１つは、基板の縁部において交差することが可能である。少なくとも１つのストリートは、少なくとも２つのデバイスの間に配設され得る。少なくとも１つのストリートは、少なくとも１つのダイの周囲部を取り囲むことが可能である。少なくとも１つのストリートは、ほとんどのダイの周囲部を取り囲むことが可能である。ストリートは、プロセス制御モニターとデバイスとの間に位置決めされ得る。基板の上に複数のデバイスが存在することが可能である。デバイスは、基板のフロント側にあるか、または、基板の両側にあることが可能である。
基板をプラズマ・ダイシングするための方法に関する本発明による任意の実施形態では、基板の上の少なくとも１つのデバイス構造体は、加工ステップの間に保護され得る。保護は、フォトレジスト・マスク、ハードマスク、３層マスク、レーザー・グルーブド（アブレイティッド）・マスク、メカニカリー・デファインド・マスク、ソー・デファインド・マスク、スクライブ・デファインド・マスク、および／または、水溶性マスク（Ｈｏｇｏｍａｘ）によって提供され得る。保護層は、デバイス・パッシベーション層、ボンディング・パッド、層間誘電体、および／またはバック・メタル層などのような、デバイス構造体の一部であることが可能である。保護は、デバイス構造体および適用されたマスク層によって実現され得る。
基板をプラズマ・ダイシングするための方法に関する本発明による任意の実施形態では、基板は、フレームの上のサポート・フィルムの上に設置され、ワーク・ピースを形成している。基板または複数の基板は、サポート・フィルムに接着され得る。基板は、同じ材料のものであることが可能であり、または、基板は、異なる材料のものであることが可能である。基板は、同じサイズであるか、または、異なるサイズであることが可能である。基板は、同じ厚さであるか、または、異なる厚さであることが可能である。基板は、デバイスの反対側に接着され得るか、または、基板は、テープに面するデバイス側部に接着され得る。
基板をプラズマ・ダイシングするための方法に関する本発明による任意の実施形態では、サポート・フィルムは、炭素含有層をさらに含むことが可能であり、ポリマーであることが可能であり、弾性的になっていることが可能であり、ダイシング・テープまたは研削テープであることが可能である。サポート・フィルムは、複数の層をさらに含むことが可能である。サポート・フィルムは、接着剤層をさらに含むことが可能である。接着剤層は、アクリル・ベースの接着剤、ゴム・ベースの接着剤、ＵＶリリース接着剤、および／または、サーマル・リリース接着剤をさらに含むことが可能である。接着剤層は、おおよそ５〜２００ミクロンの間の厚さであることが可能である。サポート・フィルムは、ベース層を含有することが可能である。ベース層は、ポリオレフィン、ＰＶＣ（ポリ塩化ビニル）、ＥＶＡ（エチレン酢酸ビニル）、ポリエチレン、ポリエステル−ＰＥＴ（ポリエチレンテレフタレート）、および／またはポリイミドをさらに含むことが可能である。サポート・フィルムは、剥離層および／または静電気防止層を含有することが可能である。サポート・フィルムの組成は、サポート・フィルムの厚さの関数として変化することが可能である。サポート・フィルムは、段階的組成（組成が、非離散的な様式でフィルム厚さの関数として変化する）を有する領域を含有することが可能である。サポート・フィルムは、おおよそ摂氏６０度の温度、または、最大でおおよそ摂氏３００度までの温度に耐えるように設計され得る。
基板をプラズマ・ダイシングするための方法に関する本発明による任意の実施形態では、ワーク・ピースのフレームは、導電性の層および／または金属層を有することが可能である。フレームは、サポート・フィルムに接着され得る。サポート・フィルムは、フレームに重なり合うことが可能であり、サポート・フィルムは、フレームに完全に重なり合うことが可能であり、および／または、サポート・フィルムは、フレームの外径を通り越えて延在しなくてもよい。フレームは、リジッドであることが可能である。フレームは、金属、硬化型磁性ステンレス、電解研磨されたもの、および／または樹脂（たとえば、アクリロニトリルブタジエンスチレン）から作製され得る。フレームは、おおよそ１〜５ｍｍの厚さであることが可能である。基板は、基板およびフレームの重なり合いが存在しないように位置決めされ得る。フレームの内径は、基板の外径よりも大きくなっていることが可能である。基板は、並進方向におよび／または回転方向に、フレームにインデックスされ得る。フレームの外径は、インデックス・フィーチャーを含有することが可能であり、および／または、フレームの内径は、インデックス・フィーチャーを含有することが可能である。基板およびフレームは、同心円状になっていることが可能である。
基板をプラズマ・ダイシングするための方法に関する本発明による任意の実施形態では、プラズマ供給源を有するプロセス・チャンバーが提供される。プラズマ供給源は、高密度プラズマ供給源であることが可能である。ワーク・ピース・サポートは、プラズマ・プロセス・チャンバーの中に提供される。静電チャックは、ワーク・ピース・サポートの中へ組み込まれ得る。ワーク・ピースは、ワーク・ピース・サポートの上に設置されている。ＲＦパワー供給源は、ワーク・ピース・サポートに連結され、ワーク・ピースの周りにプラズマを生成させることが可能である。ワーク・ピースとワーク・ピース・サポートとの間の熱的連通は、ヘリウムなどのような加圧ガスをワーク・ピース・サポートからワーク・ピースへ供給することによって提供され得る。
基板をプラズマ・ダイシングするための方法に関する本発明による任意の実施形態では、プラズマは、プラズマ・プロセス・チャンバーの中のプラズマ供給源から発生させられる。ワーク・ピース全体は、発生させられるプラズマに露出され得り、および／または、基板全体は、発生させられるプラズマに露出され得る。発生させられるプラズマへのサポート・フィルムの露出は、サポート・フィルム組成を修正することが可能である。発生させられるプラズマへのサポート・フィルムの露出は、サポート・フィルムの上に材料を堆積させることが可能である。発生させられるプラズマへのサポート・フィルムの露出は、サポート・フィルムを化学的に修正することが可能である。発生させられるプラズマへのサポート・フィルムの露出は、サポート・フィルムを薄化することが可能である。発生させられるプラズマへのサポート・フィルムの露出は、サポート・フィルムをエッチングすることが可能である。
基板をプラズマ・ダイシングするための方法に関する本発明による任意の実施形態では、基板によって重ね合わせられているサポート・フィルムの少なくとも一部分は、発生させられるプラズマに露出されない。基板の周囲部の外側のサポート・フィルムの一部分は、発生させられるプラズマに露出され得る。基板の周囲部の外側のサポート・フィルムは、発生させられるプラズマに露出され得る。基板の周囲部に隣接するサポート・フィルムの一部分は、発生させられるプラズマに露出され得る。基板の周囲部に隣接するサポート・フィルムは、発生させられるプラズマに露出され得る。ワーク・ピース・サポートによって重ね合わせられているサポート・フィルムの一部分は、プラズマに露出され得る。ワーク・ピース・サポートによって重ね合わせられているサポート・フィルムは、プラズマに露出され得る。ワーク・ピース・サポートと接触していないサポート・フィルム表面の一部分は、プラズマに露出され得る。フレームによって重ね合わせられ得るサポート・フィルムは、発生させられるプラズマに露出され得る。フレームによって重ね合わせられ得るサポート・フィルムは、発生させられるプラズマに露出されない可能性がある。フレームの内径の内側のサポート・フィルムの一部分は、発生させられるプラズマに露出され得る。フレームの内径の内側のサポート・フィルムは、発生させられるプラズマに露出され得る。フレームの内径に隣接しているサポート・フィルムの一部分は、発生させられるプラズマに露出され得る。フレームの内径に隣接しているサポート・フィルムは、発生させられるプラズマに露出され得る。サポート・フィルムは、発生させられるプラズマへの露出の間に元の状態のままであることが可能である。サポート・フィルムは、発生させられるプラズマへの露出の後の膨張動作に適切であることが可能である。サポート・フィルムは、基板が発生させられるプラズマに露出される前にエッチングされ得る。サポート・フィルムは、プロセスの一部分において基板よりも速く選択的にエッチングされ得る（たとえば、サポート・フィルム・エッチング・レートは、プロセスの少なくとも一部分に関する基板エッチング・レートよりも大きくなっている）。サポート・フィルムの層は、基板が発生させられるプラズマに露出される前に薄化され得る。
基板をプラズマ・ダイシングするための方法に関する本発明による任意の実施形態では、サポート・フィルム組成の可能な変化は、発生させられるプラズマへのサポート・フィルムの露出の間に検出され得る。サポート・フィルム表面組成は、放射線（たとえば、光）を使用してモニタリングされ得る。放射線は、外部光源（たとえば、レーザーまたは広帯域光源）から放出され得る。放射線は、プラズマから放出され得る。サポート・フィルム組成は、発光分光分析（ＯＥＳ）、レーザー発光分析（ＬＥＳ）、発光干渉法（ＯＥＩ）によって検出され得る。サポート・フィルム組成を変化させるために必要とされるプロセス時間は、事前決定され得る。サポート・フィルム組成の可能な変化は、基板エッチング・レートを変化させることが可能である。サポート・フィルム組成の可能な変化は、サポート・フィルム・エッチング・レートを変化させることが可能である。サポート・フィルム組成の可能な変化は、エッチング・マスク・エッチング・レートを変化させることが可能である。サポート・フィルム組成の可能な変化は、ダイ側壁部プロファイルに影響を与えることが可能である。サポート・フィルム組成の可能な変化は、エッチング異方性を増加させることが可能である。サポート・フィルム組成の可能な変化は、垂直方向のダイ側壁部を維持することが可能である。
本発明による１つの実施形態では、ワーク・ピースは、発生させられるプラズマを使用して加工され、また、サポート・フィルムが発生させられるプラズマに露出されている間にサポート・フィルムから発生させられる副生成物を使用して加工される。
本発明による別の実施形態では、ワーク・ピースの基板の表面は、発生させられるプラズマを使用してエッチングされ、基板の表面から材料を除去し、露出された表面を提供する。エッチング・ステップは、ある程度の異方性を有することが可能である。エッチング・ステップは、異方性であることが可能である。発生させられるプラズマに露出されるサポート・フィルムから発生させられる副生成物を含むパッシベーション層が、エッチング・ステップにおいて露出された表面の上に堆積させられる。サポート・フィルムからの反応性副生成物が、基板の上に堆積させられ得る。サポート・フィルムからの副生成物は、基板の中のエッチングされたフィーチャーの異方性に寄与することが可能である。サポート・フィルムからの副生成物は、基板の中へエッチングされたフィーチャー側壁部の上に堆積させられ得る。基板の中のエッチングされたフィーチャーの異方性は、サポート・フィルム・エッチング・レートを調節することによって調節され得る。サポート・フィルムのエッチング・レートは、基板の中の所望のエッチング・フィーチャー・プロファイルを修正および／または維持するために、プロセスの過程の間に変化させられ得る。サポート・フィルムのエッチング・レートは、プラズマ・プロセス・パラメーターを調節することによって調節され得る。サポート・フィルムのエッチング・レートは、基板エッチング・レートからほぼ独立して調節され得る。基板が化合物半導体（たとえば、ＧａＡｓ、ＩｎＰ、ＡｌＧａＡｓなどを含むグループＩＩＩ−Ｖ半導体）を含有するケースでは、サポート・フィルム・エッチング・レートは、ワーク・ピースに印加されるＲＦバイアスを調節することによって調節され得る。たとえば、塩素含有プロセスにおいてＧａＡｓをエッチングするときに、ワーク・ピースの上のＲＦバイアスを増加させることは、ＧａＡｓエッチング・レートに対して適度な効果のみを伴うサポート・フィルム・エッチング・レートをかなり増加させる。プラズマ・ダイシングに関するＧａＡｓのエッチング・レートは、１０分の１ミクロン毎分から５０ミクロン毎分超にあることが可能である。サポート・フィルム・エッチング・レートは、典型的に、０．０１ミクロン毎分から１０分の１ミクロン毎分の範囲にあることが可能である。ＧａＡｓ：サポート・フィルムの選択性（ＧａＡｓのエッチング・レートとサポート・フィルムのエッチング・レートとの比率）は、ほぼ１：１から最大でおおよそ１００：１の範囲にあることが可能である。ＧａＡｓとサポート・フィルムとの典型的なエッチング・レート選択性は、ほぼ１０：１であることが可能である。ＧａＡｓ：サポート・フィルム・エッチング選択性を減少させることは、典型的に、ＧａＡｓ基板の中へエッチングされたフィーチャーに、より多くの側壁部パッシベーションを提供する。換言すれば、ＧａＡｓ：サポート・フィルム選択性を低下させることは、ＧａＡｓエッチングの異方性を増加させることが可能である。別の実施形態では、サポート・フィルムの組成の変化は、基板の上のエッチング性能に影響を及ぼすことが可能である。サポート・フィルム組成の変化は、基板材料のエッチング・レートに影響を及ぼすことが可能である。サポート・フィルム組成の変化は、基板の中へエッチングされたフィーチャーの異方性の程度に影響を与えることが可能である。サポート・フィルムが２つ以上の層から構成されるケースでは、サポート・フィルム組成の変化に応答してエッチング・プロセスを修正することが有益である可能性がある。たとえば、サポート・フィルムの上のＧａＡｓ含有基板をプラズマ・ダイシングするときに、サポート・フィルム組成に基づいてプラズマ・プロセス条件を修正することが有益である可能性がある。ＧａＡｓは、塩素含有プロセスを使用してエッチングされ得る。プロセスは、塩素供給源としてＣｌ２を含有することが可能であり、また、エッチング異方性または表面トポロジー（たとえば、表面粗度）に役立つ添加剤を含有することが可能である。典型的な添加剤は、水素含有ガス（たとえば、Ｈ２、ＨＣｌ、ＨＢｒ、ＨＩ、ＣＨ４など）、窒素含有ガス（たとえば、Ｎ２およびＮＨ４など）、ホウ素含有ガス（たとえば、ＢＣｌ３、ＢＦ３、ＢＢｒ３など）、シリコン含有ガス（たとえば、ＳｉＣｌ４など）、炭素含有ガス（たとえば、ＣＣｌ４、ＣＨＣｌ３、ＣｘＨｙＣｌｚなど）、または不活性ガス（Ａｒ、Ｈｅ、Ｋｒ、Ｘｅなど）、および酸素含有ガス（たとえば、Ｏ２、Ｎ２Ｏ、ＣＯ、ＣＯ２、Ｈ２Ｏ、ＮＯ２、ＳＯ２など）を含む。塩素含有プラズマ・エッチング・プロセス（たとえば、ＢＣｌ３／Ｃｌ２ベースのプロセス）を使用して、サポート・フィルム（たとえば、フィルム・ベース層の上にアクリル含有接着剤層を含有するダイシング・テープ）の上のＧａＡｓ含有基板をエッチングする間に、サポート・フィルムの接着剤層の一部分がプラズマによって消費されると、ＧａＡｓエッチング・レートが劇的に減少するということを、本発明者は観察した。フィルムのベース層の一部分がプラズマに露出されているので、ＧａＡｓ基板のエッチング・レートは減少する。フィルムのベース層は、ポリエチレンテレフタレート（ＰＥＴ）を含有することが可能である。プラズマ・プロセスの間の接着剤層の枯渇が、発光分光分析を使用して検出され得る。ダイシング・テープの接着剤層が枯渇させられるとき、ＧａＡｓエッチング・レートの減少が、酸素含有プロセス・ガスの濃度（たとえば、流量）を増加させることによって緩和され得る。酸素含有プロセス・ガスの濃度を増加させることは、ＧａＡｓエッチング・レートを増加させることが可能である。好適な実施形態では、酸素含有ガスは、別のプロセス・ガスのために使用されるガス導入から分離したガス注入器を使用して、プラズマ・チャンバーの中へ注入される。好適な実施形態では、酸素含有ガスが、ホウ素含有プロセス・ガス（たとえば、ＢＣｌ３）から独立して、プラズマ・チャンバーの中へ導入される。別の好適な実施形態では、酸素含有ガスが、シリコン含有プロセス・ガス（たとえば、ＳｉＣｌ４）から独立して、プラズマ・チャンバーの中へ導入される。
この実施形態の一般的な形態が、図２５に図示されている。プラズマ・プロセスは、ワーク・ピース（たとえば、フレームによってサポート・フィルムの上に装着される少なくとも１つの基板）の上で開始され、サポート・フィルムの条件が、プラズマ・プロセスの間にモニタリングされ（たとえば、それは、少なくとも１つの波長におけるプラズマの発光強度をモニタリングすることによって行われる。好適な実施形態では、波長は、酸素含有分子に関連付けられ得る）、プラズマ・プロセスの間にサポート・フィルムの条件の変化（たとえば、ベース層を露出させるフィルムの中の接着剤層の枯渇）を検出し、サポート・フィルム条件の検出された変化に応答して少なくとも１つのプラズマ・パラメーターを修正し（たとえば、プロセス・フィード・ガスの組成を変化させる。好適な実施形態では、少なくとも１つの酸素含有プロセス・ガスの濃度を増加させる）、および、プラズマ・プロセスを継続する。
本発明による別の実施形態では、ワーク・ピースの基板の表面は、プラズマ・エッチング・ガス、および、発生させられるプラズマに露出されるサポート・フィルムから発生させられる副生成物を使用してエッチングされ、基板の表面から材料を除去し、露出された表面を提供する。
本開示は、添付の特許請求の範囲の中に含有されているもの、および、先述の説明のものを含む。本発明は、ある程度の特殊性を伴うその好適な形態で説明されてきたが、好適な形態の本開示は、単なる例として作成されており、構築の詳細ならびにパーツの組み合わせおよび配置の多数の変更が、本発明の精神および範囲から逸脱することなく行われ得るということが理解される。
以上の通り、本発明が説明されてきた。

Claims (26)

  1. 基板をダイシングする方法であって、前記方法は、
    プラズマ供給源を有するプラズマ・プロセス・チャンバーを提供するステップと、
    前記プラズマ・プロセス・チャンバーの中にワーク・ピース・サポートを提供するステップと、
    上部表面および底部表面を有する前記基板を提供するステップであって、前記基板の前記上部表面は、複数のストリート・エリアおよび少なくとも１つのデバイス構造体を有している、ステップと、
    フレームの上のサポート・フィルムの上に前記基板を設置し、ワーク・ピースを形成するステップと、
    前記ワーク・ピース・サポートの上に前記ワーク・ピースを設置するステップと、
    前記プラズマ・プロセス・チャンバーの中の前記プラズマ供給源からプラズマを発生させるステップと、
    前記基板によって重ね合わせられていない前記サポート・フィルムの少なくとも一部分を、発生させられた前記プラズマに露出させるステップと、
    前記サポート・フィルムの露出された部分から副生成物を発生させるステップと、
    発生させられた前記プラズマ、および、前記サポート・フィルムの露出された部分から発生させられる前記副生成物を使用して、前記ワーク・ピースを加工するステップと
    を含む、方法。
  2. 前記基板は、化合物半導体をさらに含む、請求項１に記載の方法。
  3. 前記方法は、発生させられた前記プラズマに前記サポート・フィルムを露出させる間に、前記サポート・フィルムの組成の変化をモニタリングするステップをさらに含む、請求項１に記載の方法。
  4. 前記方法は、前記サポート・フィルムの組成に基づいて前記ワーク・ピースの加工を修正するステップをさらに含む、請求項３に記載の方法。
  5. 前記基板は、前記サポート・フィルムに接着されている、請求項１に記載の方法。
  6. 前記サポート・フィルムは、炭素含有層をさらに含む、請求項５に記載の方法。
  7. 前記サポート・フィルムは、複数の層をさらに含む、請求項１に記載の方法。
  8. 前記サポート・フィルムは、接着剤層をさらに含む、請求項７に記載の方法。
  9. 基板をダイシングする方法であって、前記方法は、
    プラズマ供給源を有するプラズマ・プロセス・チャンバーを提供するステップと、
    前記プラズマ・プロセス・チャンバーの中にワーク・ピース・サポートを提供するステップと、
    上部表面および底部表面を有する前記基板を提供するステップであって、前記基板の前記上部表面は、複数のストリート・エリアおよび少なくとも１つのデバイス構造体を有している、ステップと、
    フレームの上のサポート・フィルムの上に前記基板を設置し、ワーク・ピースを形成するステップと、
    前記ワーク・ピース・サポートの上に前記ワーク・ピースを設置するステップと、
    前記プラズマ・プロセス・チャンバーの中の前記プラズマ供給源からプラズマを発生させるステップと、
    前記基板によって重ね合わせられていない前記サポート・フィルムの少なくとも一部分を、発生させられた前記プラズマに露出させるステップと、
    前記サポート・フィルムの露出された部分から副生成物を発生させるステップと、
    発生させられた前記プラズマを使用して、前記ワーク・ピースの前記基板の表面をエッチングし、前記基板前記表面から材料を除去し、露出された表面を提供するステップと、
    発生させられた前記プラズマに露出される前記サポート・フィルムから発生させられる前記副生成物を含むパッシベーション層を、前記エッチングするステップにおいて露出された前記表面の上に堆積させるステップと
    を含む、方法。
  10. 前記エッチングするステップは、異方性エッチングである、請求項９に記載の方法。
  11. 前記基板は、化合物半導体をさらに含む、請求項９に記載の方法。
  12. 前記方法は、発生させられた前記プラズマに前記サポート・フィルムを露出させる間に、前記サポート・フィルムの組成の変化をモニタリングするステップをさらに含む、請求項９に記載の方法。
  13. 前記方法は、前記サポート・フィルムの組成に基づいて前記ワーク・ピースの加工を修正するステップをさらに含む、請求項１２に記載の方法。
  14. 前記基板は、前記サポート・フィルムに接着されている、請求項９に記載の方法。
  15. 前記サポート・フィルムは、炭素含有層をさらに含む、請求項１４に記載の方法。
  16. 前記サポート・フィルムは、複数の層をさらに含む、請求項９に記載の方法。
  17. 前記サポート・フィルムは、接着剤層をさらに含む、請求項１６に記載の方法。
  18. 基板をダイシングする方法であって、前記方法は、
    プラズマ供給源を有するプラズマ・プロセス・チャンバーを提供するステップと、
    前記プラズマ・プロセス・チャンバーの中にワーク・ピース・サポートを提供するステップと、
    上部表面および底部表面を有する前記基板を提供するステップであって、前記基板の前記上部表面は、複数のストリート・エリアおよび少なくとも１つのデバイス構造体を有している、ステップと、
    フレームの上のサポート・フィルムの上に前記基板を設置し、ワーク・ピースを形成するステップと、
    前記ワーク・ピース・サポートの上に前記ワーク・ピースを設置するステップと、
    前記プラズマ・プロセス・チャンバーの中の前記プラズマ供給源からプラズマを発生させるステップと、
    前記基板によって重ね合わせられていない前記サポート・フィルムの少なくとも一部分を、発生させられた前記プラズマに露出させるステップと、
    前記サポート・フィルムの露出された部分から副生成物を発生させるステップと、
    プラズマ・エッチング・ガス、および、発生させられた前記プラズマに露出される前記サポート・フィルムから発生させられる前記副生成物を使用して、前記ワーク・ピースの前記基板の表面をエッチングし、前記基板前記表面から材料を除去し、露出された表面を提供するステップと
    を含む、方法。
  19. 前記基板は、化合物半導体をさらに含む、請求項１８に記載の方法。
  20. 前記方法は、発生させられた前記プラズマに前記サポート・フィルムを露出させる間に、前記サポート・フィルムの組成の変化をモニタリングするステップをさらに含む、請求項１８に記載の方法。
  21. 前記方法は、前記サポート・フィルムの組成に基づいて前記ワーク・ピースの加工を修正するステップをさらに含む、請求項２０に記載の方法。
  22. 前記基板は、前記サポート・フィルムに接着されている、請求項１８に記載の方法。
  23. 前記サポート・フィルムは、炭素含有層をさらに含む、請求項２２に記載の方法。
  24. 前記サポート・フィルムは、複数の層をさらに含む、請求項１８に記載の方法。
  25. 前記サポート・フィルムは、接着剤層をさらに含む、請求項２４に記載の方法。
  26. 基板をダイシングする方法であって、前記方法は、
    プラズマ供給源を有するプラズマ・プロセス・チャンバーを提供するステップと、
    前記プラズマ・プロセス・チャンバーの中にワーク・ピース・サポートを提供するステップと、
    上部表面および底部表面を有する前記基板を提供するステップであって、前記基板の前記上部表面は、複数のストリート・エリアおよび少なくとも１つのデバイス構造体を有している、ステップと、
    フレームの上のサポート・フィルムの上に前記基板を設置し、ワーク・ピースを形成するステップと、
    前記ワーク・ピース・サポートの上に前記ワーク・ピースを設置するステップと、
    前記プラズマ・プロセス・チャンバーの中の前記プラズマ供給源からプラズマを発生させるステップと、
    前記基板によって重ね合わせられていない前記サポート・フィルムの少なくとも一部分を、発生させられた前記プラズマに露出させるステップと、
    発生させられた前記プラズマを使用して前記ワーク・ピースを加工するステップと、
    前記加工するステップの間にサポート・フィルム組成をモニタリングするステップと、
    前記加工するステップの間にサポート・フィルム組成の変化を検出するステップと、
    前記検出するステップに基づいて、前記ワーク・ピースを加工するステップを修正するステップと
    を含む、方法。
JP2019529199A 2016-11-30 2017-11-29 半導体ウエハーをプラズマ・ダイシングするための方法および装置 Active JP6617222B1 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662428078P 2016-11-30 2016-11-30
US62/428,078 2016-11-30
US15/824,166 2017-11-28
US15/824,166 US10269641B2 (en) 2016-11-30 2017-11-28 Method and apparatus for plasma dicing a semi-conductor wafer
PCT/US2017/063629 WO2018102364A1 (en) 2016-11-30 2017-11-29 Method and apparatus for plasma dicing a semi-conductor wafer

Publications (2)

Publication Number Publication Date
JP6617222B1 true JP6617222B1 (ja) 2019-12-11
JP2020501359A JP2020501359A (ja) 2020-01-16

Family

ID=62191043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019529199A Active JP6617222B1 (ja) 2016-11-30 2017-11-29 半導体ウエハーをプラズマ・ダイシングするための方法および装置

Country Status (7)

Country Link
US (3) US10269641B2 (ja)
EP (1) EP3510625B1 (ja)
JP (1) JP6617222B1 (ja)
KR (1) KR102103129B1 (ja)
CN (1) CN109804453B (ja)
TW (1) TWI679691B (ja)
WO (1) WO2018102364A1 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI679691B (zh) * 2016-11-30 2019-12-11 美商帕斯馬舍門有限責任公司 用於電漿切割半導體晶圓的方法與設備
JP6782215B2 (ja) * 2017-10-18 2020-11-11 古河電気工業株式会社 プラズマダイシング用マスク材、マスク一体型表面保護テープおよび半導体チップの製造方法
JP7154686B2 (ja) * 2018-06-06 2022-10-18 株式会社ディスコ ウェーハの加工方法
JP7143019B2 (ja) * 2018-06-06 2022-09-28 株式会社ディスコ ウェーハの加工方法
GB201811873D0 (en) * 2018-07-20 2018-09-05 Oxford Instruments Nanotechnology Tools Ltd Semiconductor etching methods
JP7154698B2 (ja) * 2018-09-06 2022-10-18 株式会社ディスコ ウェーハの加工方法
JP7175560B2 (ja) * 2018-09-06 2022-11-21 株式会社ディスコ ウェーハの加工方法
JP7171134B2 (ja) * 2018-10-17 2022-11-15 株式会社ディスコ ウェーハの加工方法
JP7199786B2 (ja) * 2018-11-06 2023-01-06 株式会社ディスコ ウェーハの加工方法
JP7503886B2 (ja) * 2018-11-06 2024-06-21 株式会社ディスコ ウェーハの加工方法
CN109671672A (zh) * 2018-12-06 2019-04-23 武汉华星光电半导体显示技术有限公司 一种柔性基板切割方法
JP7251898B2 (ja) * 2018-12-06 2023-04-04 株式会社ディスコ ウェーハの加工方法
JP7246825B2 (ja) * 2018-12-06 2023-03-28 株式会社ディスコ ウェーハの加工方法
US11205978B2 (en) * 2018-12-14 2021-12-21 Applied Materials, Inc. Handling and processing double-sided devices on fragile substrates
JP7229636B2 (ja) * 2019-01-17 2023-02-28 株式会社ディスコ ウェーハの加工方法
JP7224719B2 (ja) * 2019-01-17 2023-02-20 株式会社ディスコ ウェーハの加工方法
JP7282452B2 (ja) * 2019-02-15 2023-05-29 株式会社ディスコ ウェーハの加工方法
JP7282453B2 (ja) * 2019-02-15 2023-05-29 株式会社ディスコ ウェーハの加工方法
JP7277019B2 (ja) * 2019-03-05 2023-05-18 株式会社ディスコ ウェーハの加工方法
JP7282455B2 (ja) * 2019-03-05 2023-05-29 株式会社ディスコ ウェーハの加工方法
JP7313767B2 (ja) * 2019-04-10 2023-07-25 株式会社ディスコ ウェーハの加工方法
JP2020174100A (ja) * 2019-04-10 2020-10-22 株式会社ディスコ ウェーハの加工方法
JP7345304B2 (ja) * 2019-07-23 2023-09-15 株式会社ディスコ ウェーハの加工方法
CN110793679A (zh) * 2019-12-06 2020-02-14 联合微电子中心有限责任公司 一种柔性集成式阵列传感器及其晶圆级制造工艺
GB201918333D0 (en) * 2019-12-12 2020-01-29 Spts Technologies Ltd A semiconductor wafer dicing process
KR20220026623A (ko) * 2020-08-25 2022-03-07 주식회사 제우스 기판처리장치 및 기판처리방법
JP2022096079A (ja) * 2020-12-17 2022-06-29 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
TWI783395B (zh) * 2021-03-03 2022-11-11 華泰電子股份有限公司 晶圓薄化方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5064985B2 (ja) * 2006-12-05 2012-10-31 古河電気工業株式会社 半導体ウェハの処理方法
US9343365B2 (en) * 2011-03-14 2016-05-17 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US9082839B2 (en) * 2011-03-14 2015-07-14 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US9252057B2 (en) * 2012-10-17 2016-02-02 Applied Materials, Inc. Laser and plasma etch wafer dicing with partial pre-curing of UV release dicing tape for film frame wafer application
US11195756B2 (en) * 2014-09-19 2021-12-07 Applied Materials, Inc. Proximity contact cover ring for plasma dicing
JP6490459B2 (ja) * 2015-03-13 2019-03-27 古河電気工業株式会社 ウェハ固定テープ、半導体ウェハの処理方法および半導体チップ
TWI679691B (zh) * 2016-11-30 2019-12-11 美商帕斯馬舍門有限責任公司 用於電漿切割半導體晶圓的方法與設備

Also Published As

Publication number Publication date
CN109804453B (zh) 2020-04-10
EP3510625B1 (en) 2020-08-05
JP2020501359A (ja) 2020-01-16
KR20190087553A (ko) 2019-07-24
US10818552B2 (en) 2020-10-27
TW201832278A (zh) 2018-09-01
WO2018102364A1 (en) 2018-06-07
US20190189513A1 (en) 2019-06-20
US20210020513A1 (en) 2021-01-21
US10269641B2 (en) 2019-04-23
CN109804453A (zh) 2019-05-24
US11651999B2 (en) 2023-05-16
TWI679691B (zh) 2019-12-11
EP3510625A1 (en) 2019-07-17
US20180151435A1 (en) 2018-05-31
KR102103129B1 (ko) 2020-05-26

Similar Documents

Publication Publication Date Title
JP6617222B1 (ja) 半導体ウエハーをプラズマ・ダイシングするための方法および装置
JP6336658B2 (ja) 半導体ウェーハをプラズマ・ダイシングする方法及び装置
JP6463278B2 (ja) 半導体ウェハをプラズマ・ダイシングするための方法及び装置
EP3039715B1 (en) Method for plasma dicing a semi-conductor wafer
US9202737B2 (en) Method and apparatus for plasma dicing a semi-conductor wafer
EP3114703B1 (en) Method for plasma dicing a semi-conductor wafer
US20230253252A1 (en) Method and apparatus for plasma dicing a semi-conductor wafer
USRE46339E1 (en) Method and apparatus for plasma dicing a semi-conductor wafer

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190530

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190530

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20190530

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20191008

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191016

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191111

R150 Certificate of patent or registration of utility model

Ref document number: 6617222

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250