CN109804453B - 用于对半导体晶圆进行等离子体划片的方法和设备 - Google Patents

用于对半导体晶圆进行等离子体划片的方法和设备 Download PDF

Info

Publication number
CN109804453B
CN109804453B CN201780062430.8A CN201780062430A CN109804453B CN 109804453 B CN109804453 B CN 109804453B CN 201780062430 A CN201780062430 A CN 201780062430A CN 109804453 B CN109804453 B CN 109804453B
Authority
CN
China
Prior art keywords
substrate
support film
plasma
workpiece
support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780062430.8A
Other languages
English (en)
Other versions
CN109804453A (zh
Inventor
楚-吴·蒋
鲁塞尔·韦斯特曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Plasma Therm LLC
Original Assignee
Plasma Therm LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Plasma Therm LLC filed Critical Plasma Therm LLC
Publication of CN109804453A publication Critical patent/CN109804453A/zh
Application granted granted Critical
Publication of CN109804453B publication Critical patent/CN109804453B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32477—Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明提供了一种用于对衬底(100)进行等离子体划片的方法。该衬底设置有顶表面和底表面，衬底的顶表面具有多个街区(120)和至少一个器件结构(110)。该衬底被放置到框架(310)上的支撑膜(300)上以形成工件(320)。提供了具有等离子体源的处理室(600)。在等离子体处理室内提供了工件支撑件(630)。工件被放置到工件支撑件上。从等离子体处理室中的等离子体源产生等离子体(697)。使用所产生的等离子体和在支撑膜暴露于所产生的等离子体的同时从支撑膜产生的副产物来处理工件。

Description

用于对半导体晶圆进行等离子体划片的方法和设备
相关申请的交叉引用
本申请涉及2016年11月30日提交的发明名称为“METHOD AND APPARATUS FORPLASMA DICING A SEMI-CONDUCTOR WAFER(用于对半导体晶圆进行等离子体划片的方法和设备)”的共同拥有的美国临时专利申请No.62/428,078并且要求其优先权，该临时专利申请通过引用的方式并入本文。
技术领域
本发明涉及一种用于从半导体晶圆形成独立器件芯片的设备的使用，并且尤其涉及使用等离子体蚀刻将晶圆分成独立裸片的设备。
背景技术
半导体器件被制造在薄晶圆形式的衬底上。硅通常被用作衬底材料，但也使用其它材料，例如III-V族化合物(例如GaAs和InP)。在一些情况下(例如，LED的制造)，衬底是蓝宝石或碳化硅晶圆，在其上沉积有薄层的半导体材料。这种衬底的直径范围从2英寸和3英寸到最高达200mm、300mm和450mm，并且存在许多标准(例如，SEMI)来描述这种衬底尺寸。
等离子体蚀刻设备广泛地用于处理这些衬底以生产半导体器件。这种设备通常包括被装配有高密度等离子体源的真空室，例如电感耦合等离子体(ICP)，它用于确保成本有效地制造所必需的高蚀刻速率。为了去除处理期间产生的热量，通常将衬底夹紧到温度控制支撑件。加压流体(通常是诸如氦气的气体)被保持在衬底与支撑件之间，以提供用于热传递的热传导路径。可以使用机械夹紧机构(其中向下的力被施加到衬底的顶侧)，但这可能由于该夹具与衬底之间的接触而导致污染。当使用机械夹具时，也可能发生工件弯曲，因为通常在工件的边缘处进行接触，并且加压流体在工件的背面上施加力。更常见的是，使用静电吸盘(ESC)来提供夹紧力。
已经开发了适合于待蚀刻的材料的许多气体化学物质。这些气体化学物质通常采用卤素(氟、氯、溴或碘)或含卤素的气体与所添加的附加气体一起提高蚀刻的质量(例如，蚀刻各向异性、掩模选择性和蚀刻均匀性)。含氟气体(例如SF6、F2、ClF3和/或NF3)能够用于以高速率来蚀刻硅。特别地，通常使用将高速硅蚀刻步骤与钝化步骤交替以控制蚀刻侧壁的工艺(Bosch或TDM)，以将深的特征蚀刻到硅中。含氯、碘和/或溴的气体通常用于蚀刻III-V族材料。
等离子体蚀刻不限于半导体衬底和器件。该技术可以应用于可使用合适的气体化学物质来蚀刻衬底的任何衬底类型。其它衬底类型可以包括含碳衬底(包括聚合物衬底)、陶瓷衬底(例如，AlTiC和蓝宝石)、金属衬底、玻璃衬底和裸片附接膜。
为了确保一致的结果、低破损和容易操作，通常在制造过程中使用机器人晶圆处理。处理装置(handlers)被设计成以最小的接触支撑晶圆，以最小化可能的污染并减少颗粒的产生。通常采用仅在边缘接触，或仅在几个位置处(典型地在晶圆边缘的3-6mm内)靠近晶圆边缘的下侧接触。处理方案被设计成处理如前所述的标准晶圆尺寸，该处理方案包括：晶圆盒、机械人臂、以及在处理室内包括有晶圆支撑件和ESC的固定装置。
在衬底上制造之后，各个器件(裸片或芯片)在被封装或用在其它电子电路中之前被彼此分开。多年来，已经使用机械装置将裸片彼此分开。这种机械装置包括使晶圆沿着与衬底晶轴对准的划线(scribe lines)断开，或者通过使用高速金刚石锯在裸片之间的区域(街区)中锯入或锯穿衬底。最近，已经使用激光来促进划线过程。
这种机械晶圆划片技术具有影响该方法的成本效益的限制。沿着裸片边缘的崩角和破裂能够减少所生产的良好裸片的数量，并且随着晶圆厚度减小而变得更成问题。由锯条消耗的区域(划片槽)可能大于100微米，这是不能用于裸片生产的有价值区域。对于包含小裸片的晶圆(例如，具有500微米乘以500微米的裸片尺寸的独立半导体器件)，这可能代表着大于20％的损失。此外，对于具有许多小裸片并因此具有许多街区的晶圆，划片时间增加了并且生产率降低了，这是因为每个街区都被独立地切割。机械装置也限于沿直线分离并且限于正方形或长方形芯片的生产。这可能不代表底层器件拓扑(例如，高功率二极管是圆形的)，因此，直线裸片形式导致能使用的衬底区域的显著损失。激光划片还具有在裸片表面上留下残余材料或将应力引入到裸片中而导致的限制。
重要的是要注意，锯切和激光划片技术本质上都是串行操作。因此，随着器件尺寸减小，对晶圆进行划片的时间与晶圆上的总划片街区长度成比例地增加。
最近，已经提出了等离子体蚀刻技术作为将裸片分开并克服这些限制中的一些限制的手段。在器件制造之后，用合适的掩模材料来掩模衬底，在裸片之间留下敞开区域。然后使用反应性气体等离子体处理被掩模的衬底，该反应性气体等离子体蚀刻在裸片之间暴露的衬底材料。对衬底的等离子体蚀刻可以部分地或完全穿过衬底进行。在部分等离子体蚀刻的情况下，通过随后的裂开步骤来分开裸片，从而将各个裸片分开。与机械划片相比，该技术提供了许多益处：
1)减少破裂和崩角；
2)划片槽尺寸能够减小到远低于20微米；
3)随着裸片数量的增加，处理时间不会显著增加；
4)对于较薄的晶圆，减少了处理时间；并且
5)裸片拓扑不限于直线形式。
在器件制造之后，但在裸片被分开之前，可以通过机械研磨或类似工艺将衬底变薄至几百微米的厚度，或甚至小于一百微米。
在划片工艺之前，衬底通常被安装在划片固定装置上。该固定装置通常包括支撑粘合剂薄膜的刚性框架。待划片的衬底被粘附到该薄膜。该固定装置保持所分开的裸片以用于随后的下游操作。大多数用于晶圆划片的工具(锯或基于激光的工具)被设计成处理这种构造中的衬底，并且已经建立了许多标准的固定装置；然而，这种固定装置与它们所支撑的衬底非常不同。虽然这种固定装置被优化以在当前的晶圆划片设备中使用，但它们不能在已经被设计成处理标准衬底的设备中被处理。因此，目前的自动等离子体蚀刻设备不适合处理用于划片的衬底固定装置，并且难以实现等离子体蚀刻技术所应该具有的、用于裸片分离的益处。
因此，需要一种等离子体蚀刻设备，该等离子体蚀刻设备能够用于将半导体衬底划片成独立裸片，并且该等离子体蚀刻设备与处理被安装在胶带上并支撑在框架中的衬底的已建立的晶圆划片技术相兼容，并且也与标准的正面掩模技术相兼容。
现有技术中没有任何内容提供本发明所带来的益处。
因此，本发明的一个目的是提供一种克服了现有技术装置的缺陷的改进，并且这种改进是对使用等离子体蚀刻设备对半导体衬底进行划片的进步的重大贡献。
本发明的另一个目的是提供一种对衬底进行划片的方法，该方法包括：提供具有等离子体源的等离子体处理室；在等离子体处理室内提供工件支撑件；提供具有顶表面和底表面的衬底，该衬底的顶表面具有多个街区和至少一个器件结构；将衬底放置到框架上的支撑膜上以形成工件；将工件放置到所述工件支撑件上；从等离子体处理室中的等离子体源产生等离子体；以及使用所产生的等离子体和在支撑膜暴露于所产生的等离子体的同时从支撑膜产生的副产物来处理工件。
本发明的又一个目的是提供一种对衬底进行划片的方法，该方法包括：提供具有等离子体源的等离子体处理室；在等离子体处理室内提供工件支撑件；提供具有顶表面和底表面的衬底，该衬底的顶表面具有多个街区和至少一个器件结构；将衬底放置到框架上的支撑膜上以形成工件；将工件放置到所述工件支撑件上；从等离子体处理室中的等离子体源产生等离子体；使用所产生的等离子体来蚀刻工件的衬底的表面，以从衬底的该表面去除材料并提供暴露的表面；以及将钝化层沉积到在该蚀刻步骤中暴露的所述表面上，该钝化层包括从暴露于所产生的等离子体的支撑膜产生的副产物。
本发明的又一个目的是提供一种对衬底进行划片的方法，该方法包括：提供具有等离子体源的等离子体处理室；在等离子体处理室内提供工件支撑件；提供具有顶表面和底表面的衬底，该衬底的顶表面具有多个街区和至少一个器件结构；将衬底放置到框架上的支撑膜上以形成工件；将工件放置到所述工件支撑件上；从等离子体处理室中的等离子体源产生等离子体；以及使用等离子体蚀刻气体和从暴露于所产生的等离子体的支撑膜产生的副产物来蚀刻工件的衬底的表面，以从衬底的该表面去除材料并提供暴露的表面。
前文已经概述了本发明的一些相关目的。这些目的应该被解释为仅说明了本发明的一些更突出的特征和应用。通过以不同方式应用所公开的本发明或者在本公开的范围内对本发明进行改型，能够获得许多其它有益结果。因此，除了结合附图由权利要求限定的本发明的范围之外，通过参考本发明的发明内容和优选实施例的详细描述，可以获得其它目的以及对本发明的更全面理解。
发明内容
本发明描述了一种等离子体处理设备，该离子体处理设备允许对半导体衬底进行等离子体划片。在器件制造和晶圆变薄之后，使用传统掩模技术来掩模衬底的正面(电路侧)，该掩模技术保护了电路元件并且在裸片之间留有未被保护的区域。衬底安装在被支撑在刚性框架内的薄胶带上。该衬底/胶带/框架组件被转移到真空处理室中并暴露于反应性气体等离子体，其中，裸片之间的未被保护的区域被蚀刻掉。在此工艺期间，框架和胶带受到保护以免被反应性气体等离子体损坏。该工艺使裸片完全分开。在蚀刻之后，衬底/胶带/框架组件额外地暴露于等离子体，该等离子体从衬底表面去除潜在的破坏性残留物。在将衬底/胶带/框架组件从处理室中转移出去之后，使用众所周知的技术将裸片从所述胶带移除，然后根据需要被进一步处理(例如，封装)。
本发明的另一个特征是提供一种用于对衬底进行等离子体划片的方法。该衬底能够具有半导体层，例如硅，和/或该衬底能够具有III-V族层，例如GaAs。该衬底能够具有保护层，例如在衬底的电路侧上被图案化的光致抗蚀剂层。该衬底设置有顶表面和底表面，衬底的顶表面具有多个街区和至少一个器件结构。衬底的多个街区中的至少一个能够在衬底的边缘处相交。衬底被放置到框架上的支撑膜上以形成工件。衬底能够被粘附到支撑膜。该支撑膜还能够包括含碳层。支撑膜还能够包括多个层。该支撑膜还能够包括粘合剂层。工件的该框架能够具有导电层和/或金属层。提供了具有等离子体源的处理室。该等离子体源能够是高密度等离子体源。在等离子体处理室内提供了工件支撑件。静电吸盘能够被合并到该工件支撑件中。工件被放置到该工件支撑件上。RF电源能够联接到工件支撑件以在工件周围产生等离子体。通过从工件支撑件向工件供应诸如氦气的加压气体，能够提供工件与工件支撑件之间的热连通。从等离子体处理室中的等离子体源产生等离子体。使用所产生的等离子体和在支撑膜暴露于所产生的等离子体的同时从支撑膜产生的副产物来处理工件。能够在处理步骤期间保护衬底上的至少一个器件结构。
本发明的又一个特征是提供一种用于对衬底进行等离子体划片的方法。该衬底能够具有半导体层，例如硅，和/或该衬底能够具有III-V族层，例如GaAs。该衬底能够具有保护层，例如在衬底的电路侧上被图案化的光致抗蚀剂层。该衬底设置有顶表面和底表面，衬底的顶表面具有多个街区和至少一个器件结构。衬底的多个街区中的至少一个能够在衬底的边缘处相交。衬底被放置到框架上的支撑膜上以形成工件。衬底能够被粘附到该支撑膜。该支撑膜还能够包括含碳层。该支撑膜还能够包括多个层。该支撑膜还能够包括粘合剂层。工件的该框架能够具有导电层和/或金属层。提供了具有等离子体源的处理室。该等离子体源能够是高密度等离子体源。在等离子体处理室内提供了工件支撑件。静电吸盘能够被合并到工件支撑件中。工件被放置到工件支撑件上。RF电源能够联接到工件支撑件，以在工件周围产生等离子体。通过从工件支撑件向工件供应诸如氦气的加压气体，能够提供工件与工件支撑件之间的热连通。从等离子体处理室中的等离子体源产生等离子体。使用所产生的等离子体来蚀刻工件的衬底的表面，以从衬底的表面去除材料并提供暴露的表面。该蚀刻步骤能够是各向异性蚀刻。将钝化层沉积到在该蚀刻步骤中暴露的所述表面上，该钝化层包括从暴露于所产生的等离子体的该支撑膜产生的副产物。在该蚀刻步骤期间，能够保护衬底上的至少一个器件结构。
本发明的又一个特征是提供一种用于对衬底进行等离子体划片的方法。该衬底能够具有半导体层，例如硅，和/或该衬底能够具有包含半导体的III-V族化合物层，例如GaAs。该衬底能够具有保护层，例如在衬底的电路侧上被图案化的光致抗蚀剂层。该衬底设置有顶表面和底表面，衬底的顶表面具有多个街区和至少一个器件结构。衬底的多个街区中的至少一个能够在衬底的边缘处相交。衬底被放置到框架上的支撑膜上以形成工件。衬底能够被粘附到支撑膜。该支撑膜还能够包括含碳层。该支撑膜还能够包括多个层。该支撑膜还能够包括粘合剂层。工件的框架能够具有导电层和/或金属层。提供了具有等离子体源的处理室。该等离子体源能够是高密度等离子体源。在等离子体处理室内提供了工件支撑件。静电吸盘能够被合并到工件支撑件中。工件被放置到工件支撑件上。RF电源能够联接到工件支撑件，以在工件周围产生等离子体。通过从工件支撑件向工件供应诸如氦气的加压气体，能够提供工件与工件支撑件之间的热连通。从等离子体处理室中的等离子体源产生等离子体。使用等离子体蚀刻气体和从暴露于所产生的等离子体的支撑膜产生的副产物来蚀刻工件的衬底的表面，以从衬底的表面去除材料并提供暴露的表面。在该蚀刻步骤期间，能够保护衬底上的至少一个器件结构。
前文已经相当宽泛地概述了本发明的更相关和重要的特征，以便可以更好地理解本发明的以下详细描述，使得能够更全面地理解本发明对本领域的贡献。在下文中将描述本发明的附加特征，所述附加特征形成了本发明的权利要求的主题。本领域技术人员应该理解，所公开的理念和具体实施例可以容易地用作改型或设计用于实施本发明的相同目的的其它结构的基础。本领域技术人员还应该认识到，这种等同构造并未脱离所附权利要求中阐述的本发明的精神和范围。
附图说明
图1是半导体衬底的俯视图，示出了由街区分开的各个器件；
图2是半导体衬底的截面图，示出了由街区分开的各个器件；
图3是安装到胶带和框架上的半导体衬底的截面图；
图4是正通过等离子体工艺被蚀刻的、安装到胶带和框架上的半导体衬底的截面图；
图5是安装到胶带和框架上的、被分开的半导体器件的截面图；
图6是真空处理室的截面图；
图7是处于工艺位置上的晶圆/框架的截面图；
图8是真空处理室中的框架和盖环的放大截面图；
图9是所述室内部的一部分的截面图，其中，盖环被安装到室壁；
图10是所述室内部的一部分的截面图，其中，盖环被安装到内部散热器；
图11是安装到由转移臂支撑的胶带和框架上的半导体衬底的俯视图；
图12是安装到由转移臂支撑的胶带和框架上的半导体衬底的截面图；
图13是处于转移位置上的晶圆/框架的截面图；
图14是筛网(screen)的俯视图；
图15是根据现有技术的静电吸盘的俯视图；
图16是根据现有技术的多区静电吸盘的俯视图；
图17是根据本发明的一个实施例的静电吸盘的俯视图；
图18是根据现有技术的在静电吸盘上的衬底的截面图；
图19是根据本发明的一个实施例的在静电吸盘上的工件的截面图；
图20是根据本发明的一个实施例的静电吸盘的截面图；
图21是根据本发明的一个实施例的静电吸盘的截面图；
图22是根据本发明的一个实施例的具有多个衬底的工件的俯视图；
图23a-23c是根据本发明的机械隔板的变型例的截面图；
图24是根据本发明的一个实施例的被蚀刻的特征的截面图；并且
图25是本发明的一个实施例的流程图。
在整个附图的多个视图中，相同的附图标记指代相同的部件。
具体实施方式
图1中示出了器件制造之后的典型半导体衬底。衬底100在其表面上具有多个区域，这些区域包含由街区120分开的器件结构110，这些街区120允许将所述器件结构分成独立的裸片。尽管通常使用硅作为衬底材料，但也经常采用为了其特定特性而选择的其它材料。这种衬底材料包括砷化镓和其它III-V族材料，或者其上已沉积了半导体层的非半导体衬底。其它的衬底类型还可以包括绝缘体上硅(SOI)晶圆和安装在载体上的半导体晶圆。虽然上面的示例描述了由街区分开的裸片，但本发明的各方面可有利地应用于衬底上的其它图案构造，该衬底包括含镓的衬底、含铟的衬底、含铝的衬底、含外延层的衬底、含碳的衬底、聚合物的衬底、含半导体的衬底和/或含多个半导体的衬底。
在本发明中，如图2中的截面图所示，器件结构110然后被保护材料200覆盖，而街区120保持未被保护。该保护材料200可以是通过众所周知的技术施加并且被图案化的光致抗蚀剂。作为最后的工艺步骤，一些器件被涂覆有施加在整个衬底上的保护性介电层，例如二氧化硅或PSG。如行业中众所周知的，通过用光致抗蚀剂进行图案化并蚀刻所述介电材料，能够选择性地将该保护性介电层从街区120去除。这使得器件结构110被所述介电材料保护，而在街区120中，衬底100基本不被保护。注意，在一些情况下，检查晶圆质量的测试特征可以位于街区120中。取决于具体的晶圆制造工艺流程，在晶圆划片工艺期间，这些测试特征可以被保护或可以不被保护。虽然所示的器件图案示出了长方形裸片，但这不是必需的，并且各个器件结构110可以是任何其它形状的，例如六边形，以最佳地适合衬底100的最优利用。重要的是要注意，虽然前述示例将介电材料视为保护膜，但本发明可以利用包括半导体保护膜和导电保护膜的各种各样的保护膜来实施。此外，所述保护层能够由多种材料组成。还重要的是要注意，所述保护膜的一些部分可以是最终的器件结构的一体部分(例如，钝化电介质、金属结合焊盘等)。此外，本发明还能够有利地与体晶圆(bulk wafers)一起使用，而不需要具有器件或器件结构。一个这样的示例可以是安装在载体上或未被安装的半导体衬底(硅、III-V族化合物等)，该半导体衬底由限定待蚀刻的结构的掩模材料覆盖。该衬底还可以包含至少一个具有不同材料属性的附加层，例如绝缘层。
通常可以通过研磨工艺使衬底100变薄，这使衬底厚度减小到几百微米，甚至薄到约30微米或更小。如图3中所示，然后将变薄的衬底100粘附到胶带300，胶带300又安装在刚性框架310中以形成工件320。该框架通常是金属或塑料的，但其它框架材料也是可能的。胶带300通常由含碳聚合物材料制成，并且可以另外具有被施加到其表面上的薄导电层。胶带300为所述变薄的衬底100提供支撑，否则，衬底100会过于脆弱而无法在不破损的情况下处理。应当注意，“图案化、变薄并然后安装”的顺序不是关键性的，而是可以调节这些步骤以最佳地适配特定的器件和衬底以及所使用的处理设备。重要的是要注意，虽然前面的示例考虑了工件320(该工件320是通过将衬底100安装在胶带300上并且胶带300又附接到框架310而构成的)，但本发明不受晶圆和载体的构造所限制。晶圆载体能够由各种材料构成。在等离子划片工艺期间，该载体支撑衬底。此外，晶圆不需要使用粘合剂附接到载体—任何将晶圆保持到载体上并允许衬底与阴极热连通的方法都是足够的(例如，静电夹紧的载体、具有机械夹紧机构的载体等)。
在将衬底100与胶带300安装在划片框架310中之后，将工件320转移到真空处理室中。理想地，转移模块也处于真空下，这允许处理室在转移期间保持真空，从而减少处理时间并防止处理室暴露于大气和可能的污染物。如图6所示，真空处理室600配备有：气体入口610；高密度等离子体源620，用于产生高密度等离子体，例如电感耦合等离子体(ICP)；工件支撑件630，用于支撑工件320；RF电源640，用于通过工件支撑件630将RF电力联接到工件320；以及真空泵650，用于从处理室600泵送气体。在处理期间，使用如图4所示的反应性等离子体蚀刻工艺400来蚀刻掉衬底100的未被保护的区域120。这使得器件110被分成独立的裸片500，如图5所示。在本发明的另一个实施例中，使用反应性等离子体蚀刻工艺400来部分地蚀刻掉衬底100的未被保护的区域120。在这种情况下，能够使用下游操作(例如机械断开操作)来完成裸片分离。这些下游方法在本领域中是众所周知的。
虽然前述示例描述了将真空室与高密度等离子体(例如，ECR、ICP、螺旋波和磁增强等离子体源)结合使用的本发明，但也能够使用各种各样的等离子体工艺来蚀刻衬底的未被保护的区域。例如，本领域技术人员能够想象在真空室中使用低密度等离子体源或甚至在大气压或接近大气压下使用等离子体的、本发明的变型。
当工件(衬底/胶带/框架组件)320处在用于等离子体处理的位置上时，能够保护框架310免于暴露于等离子体400。暴露于等离子体400可能导致框架310的加热，这进而可能导致安装胶带300的局部加热。在高于约100摄氏度的温度下，胶带300的物理性质及其粘合能力可能恶化并且它将不再粘附到框架310。另外，框架310暴露于反应性等离子气体可能导致框架310的劣化。由于框架310通常在晶圆划片之后被重新使用，框架310的劣化可能限制框架310的使用寿命。框架310暴露于等离子体400也可能会不利地影响蚀刻工艺：例如，框架材料可能与工艺气体反应，从而有效地降低工艺气体在等离子体中的浓度，这可能降低衬底材料的蚀刻速率，从而增加了工艺时间。为了保护框架310，如图6、图7和图8所示的保护盖环660被定位在框架310上方。在一个实施例中，盖环660不接触框架310，因为与框架310接触(这种接触会在转移到处理室600中期间发生)可能会产生不期望的颗粒。
在图8中，尺寸800表示盖环660与框架310之间的距离。该尺寸能够在大于约0.1mm至小于约20mm的范围内，其中，最优值为4mm。如果距离800过大，等离子体将接触框架310，并且将失去盖环660的益处。
在一个实施例中，盖环660是温度控制的。在没有冷却的情况下，盖环660的温度可能由于暴露于等离子体而升高，进而通过热辐射而加热胶带300和框架310，从而导致如上所述的劣化。对于盖环660被冷却的情况，盖环660的冷却是通过使盖环660与冷却体(例如图9所示的处理室600的壁或者如图10所示的位于处理室600内的散热器1000)直接接触而实现的。为了确保将热量充分地从盖环660移除到散热器1000，盖环660应当由具有良好导热性的材料制成。这种材料包括许多金属，例如铝，但也可以使用其它导热材料，例如氮化铝和其它陶瓷。盖环材料的选择被选择成与所使用的等离子体工艺气体兼容。虽然铝对于基于氟的工艺是令人满意的，但当使用基于氯的工艺时，替代性的材料(例如氮化铝)或者添加保护性涂层(例如氧化铝)可能是必需的。在等离子体处理期间的盖环660的操作温度在约25摄氏度至约350摄氏度的范围内。优选地，盖环660的温度被保持在50摄氏度至90摄氏度的范围内，这最小化了对胶带300和框架310的热辐射并且确保了胶带300保持其机械完整性。替代地，可以通过使盖环660与温度控制流体接触来对盖环660进行温度控制。该流体可以是液体或气体。在盖环660的温度由流体控制的情况下，盖环660可以包含多个流体通道以便于热传递。这些流体通道能够在盖环660的内部、附接在外部或者这两种情形的一些组合。
工件(衬底/胶带/框架组件)320由转移臂1100转移到处理室600中和从处理室600中转移出去，该转移臂1100支撑框架310和衬底100，使得框架310和衬底100保持几乎共面，如图11和图12中所示。转移臂1100可以支撑胶带300和框架310两者，或者仅支撑框架310，但重要的是：由于变薄的衬底100的脆弱性，组件320不可以仅在衬底100的区域下方被支撑。转移臂1100具有附接到该转移臂1100的对准固定装置1110，在框架310被转移到处理室600中之前，该对准固定装置1110将框架对准在可重复的位置(repeatable position)。框架310也能够通过在半导体处理(例如，光学对准)中众所周知的其它技术来对准。也能够通过这种众所周知的技术在衬底100上执行对准。重要的是在将工件(衬底/胶带/框架组件)320放置在处理室600内之前将该工件对准以避免下文所述的错误处理。
在图8中，衬底到框架的尺寸810表示衬底100的外径与框架310的内径之间的距离。这可以是20mm至30mm(例如，对于200mm衬底，Disco Corporation划片框架具有约250mm的内径，从而衬底到框架的尺寸810标称为25mm)。在将晶圆100在框架310内安装在胶带300上期间，晶圆100的放置偏差可以多达2mm，使得盖环到衬底的距离820(它是衬底100的外径与盖环660的内径之间的距离)也能够在不同的组件之间变化多达2mm。如果在一些时候盖环到衬底的距离820小于零，则盖环660将覆盖衬底100的边缘。衬底的该区域将被遮蔽并防止被蚀刻，这能够防止裸片分离并在随后的处理步骤中造成问题。优选的是，盖环660不与衬底100重叠。需要在转移之前将衬底/胶带/框架组件320对准以防止这种问题。此外，为了另外确保盖环到衬底的距离820不小于零，盖环的内径应该大于衬底100的直径。优选的是，盖环的内径比衬底的直径大5mm(例如，对于200mm衬底，盖环的内径为205mm)。图8中的盖环悬伸尺寸830表示从盖环660的内径到框架310的内径的距离。在转移到处理室600中之前框架(310)的对准确保了盖环悬伸尺寸830对于衬底100的整个圆周保持基本恒定，并且确保了胶带300的、未被静电吸盘(ESC)670接触的任何部分基本上被遮蔽而免受等离子体。在优选实施例中，不与ESC670热接触的任何胶带300被盖环660覆盖。
当工件(例如，衬底/胶带/框架组件)320被转移到处理室600中时，将该工件320放置到提升机构680上并被从转移臂1100移除。在将工件(例如，衬底/胶带/框架组件)320从处理室600中转移出去期间发生相反的过程。提升机构680接触框架310区域，并且不提供与衬底100的点接触。与衬底100的点接触可能导致衬底100的损坏，特别是在裸片分离和卸载工件320之后，这是因为胶带300的柔性可能导致裸片彼此接触并发生损坏。图13示出了从下侧提升框架310的提升机构680；然而，框架310也能够通过使用夹紧装置与框架310的顶表面、底表面、外径或这些部位的任何组合相接触而被从转移臂1100移除。为了具有足够的间隙将工件320放置在工件支撑件630上以处理衬底100，框架310、工件支撑件630和盖环660能够相对于彼此移动。这能够通过移动盖环660、工件支撑件630或提升机构680或者这三者的任意组合来实现。
在等离子体处理期间，热量被传递到等离子体接触的所有表面，包括衬底100、胶带300和框架310。盖环660将使得到胶带300和框架310的区域的热传递最小化，但衬底100必须暴露于等离子体400以进行处理。
机械隔板690中的穿孔695能够以多种方式布置。图14示出了机械隔板690的俯视图，该机械隔板690具有以直线图案均匀地分布的穿孔695的图案。虽然图14示出了穿孔695的直线图案，但可以使用包括六边形、蜂窝形或圆形穿孔图案在内的替代构造。穿孔2600的尺寸可以在整个机械隔板690上变化(例如，图23b和图23c)。
在替代实施例中，机械隔板690中的穿孔图案可以被设计成使得穿孔2610之间的间隔是可变的(例如，图23b和图23c)。在又一个实施例中，所述穿孔的尺寸和/或形状可以在整个机械隔板690上变化。机械隔板690能够具有这样的穿孔图案：即，使得穿孔尺寸2600和间隔2610在整个隔板上变化。
图15示出了本领域已知的静电吸盘的俯视图。ESC 670通常将具有一个或多个密封区域1700，以将加压流体限制在该ESC与被夹紧的衬底100之间。通常在ESC的周边附近和将可能导致加压流体泄漏并使热传递劣化的任何特征件周围采用该密封区域1700。有些ESC使用如图16所示的多个同心的密封带1700，以产生允许独立控制相应区内的流体压力的、离散的空间或区1800、1810。这些ESC通常被描述为多压力区ESC。压力区1800、1810也可以不是离散的，并且一些加压流体在这些区之间泄漏。宽的密封区域1700通常不是优选的。通常，工件区域上的、与所述宽的密封区域重叠的热梯度可能会对蚀刻的一些特性有负面影响。相反，如果密封区域不够宽，则加压流体可能泄漏并且热传递可能劣化。如图15中所示，在现有技术中，上述密封区域或密封带1700未延伸超过衬底100，因为这样做会使密封带1700的密封表面暴露于潜在的腐蚀性等离子气体，这可能会减少ESC的使用寿命。
图18示出了在本领域已知的静电吸盘上的刚性衬底100的截面图。注意，密封带1700被衬底100覆盖。此外，在本领域中通常使衬底100延伸超出密封表面1700的边缘，以便适应在将晶圆放置在ESC670上期间的任何放置误差。还重要的是要注意，在现有技术中，用于将衬底提升离开ESC的提升销孔1720和提升销2025也位于衬底100下方——在最外侧密封带1700内或内侧。最后，本领域已知的ESC具有被限制到衬底100下方的区域的夹紧电极2010。因此，夹紧电极2010位于由外侧密封带1700限定的区域内，该夹紧电极2010和外侧密封带1700都在晶圆的外周之内。
图19示出了本发明的一个实施例的截面图。当夹紧柔性工件(例如，包含胶带300的工件320，等等)时，优选使至少一个夹紧电极2010与密封区域1700重叠，如图19中所示。这在工件的柔性区域与密封区域1700重叠时尤其重要。夹紧电极2010与柔性工件300的重叠有助于使氦气泄漏最小化。优选地，该重叠部2200的宽度大于1mm。重叠部2200能够沿着密封带内周、密封带外周、在密封带内或者这三种情形的一些组合。
图20和21示出了夹紧电极2340不具有介于夹紧电极2340与待夹紧材料2320之间的电绝缘体。在ESC夹紧电极2340暴露(未被电绝缘体覆盖)并且夹紧电极2340至少部分地与待夹紧材料2320接触的情况下，待夹紧材料2320的与ESC电极2340接触的底表面必须是电绝缘的。
在工件320包含不止一个衬底100的情况下，如图22所示，优选的是，ESC 670延伸超出至少一个衬底100的边缘，优选延伸超出所有衬底100的边缘。为了将冷却气体(通常是氦气)限制在衬底后面，胶带300必须在静电吸盘670与胶带300之间形成密封表面。该密封表面通常被称为密封带1700。在一个实施例中，密封表面1700是连续的并且形成外接(circumscribes)所有衬底100的区域。在另一个实施例中，密封带1700可以是不连续的并且外接至少一个衬底。在又一个实施例中，每个衬底100被单个密封带1700外接。在另一实施例中，衬底100可以覆盖密封带，或者替代地，密封带可以位于衬底100外侧。
如图24中所示，当将衬底向下蚀刻到由于具有不同的相对介电常数(例如，绝缘体上硅，SOI结构)的两种材料(例如，图24中的2720和2730)的接触而限定的界面时，与在该界面处充电相关联的蚀刻问题是众所周知的。这些问题可以是电气的或物理的，并且通常被称为开槽(例如，参见图23中的2700)、挖沟、特征轮廓劣化。通常发生这些问题的界面示例是绝缘体上硅(SOI)、安装在绝缘载体上的半导体衬底、安装在胶带上的半导体晶圆(例如，GaAs、Si)以及包含至少一个电绝缘层的衬底。这些问题对于器件产量和性能来说是不期望的。例如，当使用在绝缘体(例如，SiO2)上停止的时分多路复用(例如，TDM、DRTE或Bosch)工艺来蚀刻硅时，本领域中已知的是在硅/绝缘体界面处将发生底切(或开槽)。
在根据本发明的用于对衬底进行等离子体划片的方法的任何实施例中，衬底设置有顶表面和底表面，该衬底的顶表面具有多个街区和至少一个器件结构。该衬底的多个街区中的至少一个街区能够在衬底的边缘处相交。至少一个街区能够布置在至少两个器件之间。至少一个街区能够包围至少一个裸片的外周。至少一个街区能够包围大多数裸片的外周。这些街区能够位于工艺控制监测器与所述器件之间。衬底上能够存在多个器件。所述器件能够在衬底的正面或衬底的两面上。
在根据本发明的用于对衬底进行等离子体划片的方法的任何实施例中，能够在处理步骤期间保护衬底上的至少一个器件结构。能够通过光致抗蚀剂掩模、硬掩模、三层掩模、激光开槽(烧蚀)掩模、机械限定掩模、锯限定掩模、划线限定掩模和/或水溶性掩模(Hogomax)来提供这种保护。保护层可以是器件结构的一部分，例如器件钝化层、结合焊盘、层间电介质和/或背面金属层。能够通过器件结构和所应用的掩模层来实现这种保护。
在根据本发明的用于对衬底进行等离子体划片的方法的任何实施例中，将衬底放置到框架上的支撑膜上以形成工件。衬底或多个衬底能够被粘附到该支撑膜。所述衬底能够具有相同的材料，或者所述衬底能够具有不同的材料。所述衬底能够是相同尺寸或不同尺寸的。所述衬底能够是相同厚度或不同厚度的。所述衬底能够在与器件相反的一侧上被粘附，或者所述衬底能够被粘附到面向胶带的器件侧。
在根据本发明的用于对衬底进行等离子体划片的方法的任何实施例中，该支撑膜还能够包括含碳层、能够是聚合物的、能够是弹性的、能够是划片胶带或研磨胶带。该支撑膜还可包括多个层。该支撑膜还能够包括粘合剂层。该粘合剂层还能够包括丙烯酸基粘合剂、橡胶基粘合剂、UV释放粘合剂和/或热释放粘合剂。粘合剂层的厚度能够在约5-200微米之间。该支撑膜可以包含基础层。该基础层还能够包括聚烯烃、PVC(聚氯乙烯)、EVA(乙烯醋酸乙烯酯)、聚乙烯、聚酯-PET(聚对苯二甲酸乙二醇酯)和/或聚酰亚胺。该支撑膜可以包含释放层和/或抗静电层。该支撑膜的组分能够根据支撑膜的厚度而变化。该支撑膜能够包含具有分级组分(graded composition)的区域(组分根据膜的厚度以非离散方式变化)。该支撑膜能够被设计成耐受约60摄氏度的温度或最高达约300摄氏度的温度。
在根据本发明的用于对衬底进行等离子体划片的方法的任何实施例中，工件的框架能够具有导电层和/或金属层。该框架能够被粘附到支撑膜。该支撑膜能够与框架重叠，该支撑膜能够与框架完全重叠和/或该支撑膜可以不延伸超过框架的外径。该框架能够是刚性的。该框架能够由金属、硬化磁性不锈钢、电抛光和/或树脂(例如，丙烯腈丁二烯苯乙烯)制成。该框架的厚度能够为约1-5mm。该衬底能够被定位成使得衬底和框架不重叠。该框架的内径能够大于衬底的外径。该衬底能够平移和/或旋转地转位到该框架。该框架的外径能够包含转位特征(index features)和/或该框架的内径能够包含转位特征。衬底和该框架能够是同心的。
在根据本发明的用于对衬底进行等离子体划片的方法的任何实施例中，提供了具有等离子体源的处理室。该等离子体源能够是高密度等离子体源。在等离子体处理室内设置有工件支撑件。静电吸盘能够被合并到工件支撑件中。工件被放置到工件支撑件上。RF电源能够联接到工件支撑件以在工件周围产生等离子体。通过从工件支撑件向工件供应诸如氦气的加压气体，能够提供工件与工件支撑件之间的热连通。
在根据本发明的用于对衬底进行等离子体划片的方法的任何实施例中，从等离子体处理室中的等离子体源产生等离子体。整个工件能够暴露于所产生的等离子体和/或整个衬底能够暴露于所产生的等离子体。支撑膜暴露于所产生的等离子体能够改变支撑膜组分。支撑膜暴露于所产生的等离子体能够将材料沉积到支撑膜上。支撑膜暴露于所产生的等离子体能够化学地改性该支撑膜。支撑膜暴露于所产生的等离子体能够使支撑膜变薄。支撑膜暴露于所产生的等离子体能够蚀刻该支撑膜。
在根据本发明的用于对衬底进行等离子体划片的方法的任何实施例中，支撑膜的、与衬底重叠的至少一部分不暴露于所产生的等离子体。该支撑膜的在衬底的外周之外的一部分能够暴露于所产生的等离子体。在衬底的外周之外的支撑膜能够暴露于所产生的等离子体。支撑膜的与衬底的外周邻接的部分能够暴露于所产生的等离子体。与衬底的外周邻接的支撑膜能够暴露于所产生的等离子体。支撑膜的与工件支撑件重叠的部分能够暴露于等离子体。与工件支撑件重叠的支撑膜能够暴露于等离子体。支撑膜表面的不与工件支撑件接触的部分能够暴露于等离子体。能够与框架重叠的支撑膜能够暴露于所产生的等离子体。能够与框架重叠的支撑膜可以不暴露于所产生的等离子体。支撑膜的、在框架的内径内侧的部分能够暴露于所产生的等离子体。在框架的内径内侧的支撑膜能够暴露于所产生的等离子体。支撑膜的、与框架的内径邻接的部分能够暴露于所产生的等离子体。与框架的内径邻接的支撑膜能够暴露于所产生的等离子体。在暴露于所产生的等离子体期间，支撑膜能够保持完整(intact)。支撑膜能够适合于在暴露于所产生的等离子体之后的膨胀操作。能够在衬底暴露于所产生的等离子体之前蚀刻该支撑膜。在该工艺的一部分中，能够选择性地比衬底更快地蚀刻该支撑膜(例如，对于该工艺的至少一部分，支撑膜蚀刻速率大于衬底蚀刻速率)。在衬底暴露于所产生的等离子体之前，能够使支撑膜的层变薄。
在根据本发明的用于对衬底进行等离子体划片的方法的任何实施例中，能够在支撑膜暴露于所产生的等离子体期间检测支撑膜组分的可能变化。能够利用辐射(例如光)来监测支撑膜表面组分。该辐射能够从外部光源(例如，激光或宽带光源)发射。该辐射能够从等离子体发射。能够通过光学发射光谱法(OES)、激光发射光谱法(LES)、光学发射干涉法(OEI)来检测支撑膜组分。能够预先确定改变支撑膜组分所需的工艺时间。支撑膜组分的可能的变化能够改变衬底蚀刻速率。支撑膜组分的可能变化能够改变支撑膜蚀刻速率。支撑膜组分的可能变化能够改变蚀刻掩模蚀刻速率。支撑膜组分的可能变化能够影响裸片侧壁轮廓。支撑膜组分的可能变化能够增加蚀刻各向异性。支撑膜组分的可能变化能够保持竖直的裸片侧壁。
在根据本发明的一个实施例中，使用所产生的等离子体和在支撑膜暴露于所产生的等离子体的同时从支撑膜产生的副产物(byproduct)来处理工件。
在根据本发明的另一个实施例中，使用所产生的等离子体来蚀刻工件的衬底的表面，以从衬底的表面去除材料并提供暴露的表面。该蚀刻步骤能够具有一定程度的各向异性。该蚀刻步骤能够是各向异性的。包括从暴露于所产生的等离子体的支撑膜产生的副产物的钝化层被沉积到在该蚀刻步骤中暴露的表面上。来自支撑膜的反应副产物能够被沉积在衬底上。来自支撑膜的副产物能够有助于衬底中的蚀刻特征的各向异性。来自支撑膜的副产物能够沉积在被蚀刻到衬底中的特征侧壁上。能够通过调节支撑膜蚀刻速率来调节衬底中的蚀刻特征的各向异性。能够在工艺过程期间改变支撑膜的蚀刻速率，以便修改和/或维持衬底中的期望的蚀刻特征轮廓。能够通过调节等离子体工艺参数来调节支撑膜的蚀刻速率。可以几乎独立于衬底蚀刻速率来调节支撑膜的蚀刻速率。在衬底包含化合物半导体(例如，包括GaAs、InP、AlGaAs等的III-V族半导体)的情况下，能够通过调节被施加到工件的RF偏压来调节支撑膜蚀刻速率。例如，当在含氯工艺中蚀刻GaAs时，增加工件上的RF偏压会显著地增加支撑膜蚀刻速率，而对GaAs蚀刻速率仅有适度的影响。用于等离子体划片的GaAs的蚀刻速率能够从每分钟十分之几微米到超过每分钟50微米。支撑膜蚀刻速率通常为每分钟0.01微米至每分钟几十微米的范围。GaAs的选择性：支撑膜(GaAs的蚀刻速率与支撑膜的蚀刻速率的比率)能够在接近1:1至约100:1的范围内。GaAs与支撑膜的典型蚀刻速率选择性能够接近10:1。降低GaAs：支撑膜蚀刻选择性通常为被蚀刻到GaAs衬底中的特征提供更多的侧壁钝化。换句话说，降低GaAs：支撑膜选择性能够增加GaAs蚀刻的各向异性。在另一个实施例中，支撑膜的组分的变化可以影响衬底上的蚀刻性能。支撑膜组分的变化可以影响衬底材料的蚀刻速率。支撑膜组分的变化可以影响被蚀刻到衬底中的特征的各向异性的程度。在支撑膜由不止一个层构成的情况下，响应于支撑膜组分的变化来修改蚀刻工艺可以是有益的。例如，当对支撑膜上的含GaAs的衬底进行等离子体划片时，基于支撑膜组分来修改等离子体工艺状况可以是有益的。能够使用含氯工艺来蚀刻GaAs。工艺能够包含Cl2作为氯源，并且可以包含添加剂以帮助蚀刻各向异性或表面拓扑(例如，表面粗糙度)。典型的添加剂包括含氢气体(例如，H2、HCl、HBr、HI、CH4等)、含氮气体(例如，N2和NH4等)、含硼气体(例如，BCl3、BF3、BBr3等)、含硅气体(例如，SiCl4等)、含碳气体(例如，CCl4、CHCl3、CxHyClz等)或惰性气体(Ar、He、Kr、Xe等)，以及含氧气体(例如，O2、N2O、CO、CO2、H2O、NO2、SO2等)。发明人已经观察到，在使用含氯的等离子体蚀刻工艺(例如，基于BCl3/Cl2的工艺)在支撑膜(例如，在膜基础层上的、包含含丙烯酸的粘合剂层的划片胶带)上蚀刻含GaAs的衬底时，一旦支撑膜的粘合剂层的一部分已经被等离子体消耗掉，GaAs蚀刻速率就会显著降低。由于所述膜的基础层的一部分暴露于等离子体，GaAs衬底的蚀刻速率降低。所述膜的基础层能够含有聚对苯二甲酸乙二醇酯(PET)。能够使用光学发射光谱法来检测粘合剂层在等离子体工艺期间的耗尽。当划片胶带的粘合剂层被耗尽时，能够通过增加含氧工艺气体的浓度(例如，流量)来减缓GaAs蚀刻速率的降低。增加含氧工艺气体的浓度能够增加GaAs蚀刻速率。在一个优选实施例中，使用气体喷射器将含氧气体喷射到等离子体室中，该气体喷射器与用于另一种工艺气体的气体引入是分开的。在一个优选实施例中，含氧气体独立于含硼工艺气体(例如BCl3)被引入到等离子体室中。在另一个优选实施例中，含氧气体独立于含硅工艺气体(例如，SiCl4)被引入到等离子体室中。
图25中示出了本实施例的一般形式。在工件(例如，安装在带有框架的支撑膜上的至少一个衬底)上启动等离子体工艺，在该等离子体工艺期间监测支撑膜的状况(例如，通过监测至少一个波长的等离子体的发射强度。在一个优选实施例中，该波长可以与含氧分子相关联)，在该等离子体工艺期间检测支撑膜的状况的变化(例如，暴露了基础层的所述膜中的粘合剂层的耗尽)，响应于检测到的支撑膜状况的变化来修改至少一个等离子体参数(例如，改变工艺原料气的组分。在一个优选实施例中，增加至少一种含氧工艺气体的浓度并且继续该等离子体工艺。
在根据本发明的另一个实施例中，使用等离子体蚀刻气体和从暴露于所产生的等离子体的支撑膜产生的副产物来蚀刻工件的衬底的表面，以从衬底的表面去除材料并提供暴露的衬底表面。
本公开包括所附权利要求中包含的内容以及前文的描述的内容。尽管已经以一定程度的特殊性以其优选形式描述了本发明，但应该理解，仅通过示例的方式做出了优选形式的本公开，并且在不脱离本发明的精神和范围的情况下，可以采取在构造细节以及部件的组合和布置方面的大量变化。
现在已经描述了本发明。

Claims (24)

1.一种对衬底进行划片的方法，所述方法包括：
提供具有等离子体源的等离子体处理室；
在所述等离子体处理室内提供工件支撑件；
提供具有顶表面和底表面的所述衬底，所述衬底的所述顶表面具有多个街区和至少一个器件结构；
将所述衬底放置到框架上的支撑膜上，以形成工件；
将所述工件放置到所述工件支撑件上；
从所述等离子体处理室中的所述等离子体源产生等离子体；
至少使所述支撑膜的不与所述衬底重叠的部分暴露于所产生的等离子体；
从所述支撑膜的被暴露的所述部分产生副产物；以及
使用所产生的等离子体和从所述支撑膜的被暴露的所述部分产生的所述副产物以如下方式来蚀刻所述工件的所述衬底的表面：响应于所述支撑膜的组分的变化来修改蚀刻工艺以保持对所述衬底的蚀刻性能和蚀刻速率。
2.根据权利要求1所述的方法，其中，所述衬底还包括化合物半导体。
3.根据权利要求1所述的方法，还包括：在所述支撑膜暴露于所产生的等离子体期间监测所述支撑膜的组分的变化。
4.根据权利要求3所述的方法，还包括：基于所述支撑膜的所述组分来改变对所述工件的处理。
5.根据权利要求1所述的方法，其中，所述衬底被粘附到所述支撑膜。
6.根据权利要求5所述的方法，其中，所述支撑膜包括含碳层。
7.根据权利要求1所述的方法，其中，所述支撑膜包括多个层。
8.根据权利要求7所述的方法，其中，所述支撑膜包括粘合剂层。
9.一种对GaAs衬底进行划片的方法，所述方法包括：
提供具有等离子体源的等离子体处理室；
在所述等离子体处理室内提供工件支撑件；
提供具有顶表面和底表面的所述GaAs衬底，所述GaAs衬底的所述顶表面具有多个街区和至少一个器件结构；
将所述GaAs衬底放置到框架上的支撑膜上，以形成工件；
将所述工件放置到所述工件支撑件上；
从所述等离子体处理室中的所述等离子体源产生具有小于10：1的GaAs与支撑膜的蚀刻速率选择性的等离子体；
使所述GaAs衬底和至少所述支撑膜的不与所述GaAs衬底重叠的部分暴露于所产生的具有小于10：1的GaAs与支撑膜的蚀刻速率选择性的所述等离子体；
从所述支撑膜的被暴露于所产生的具有小于10：1的GaAs与支撑膜的蚀刻速率选择性的所述等离子体的所述部分产生副产物；以及
使用所产生的所述等离子体和从所产生的具有小于10：1的GaAs与支撑膜的蚀刻速率选择性的所述等离子体产生的所述副产物来各向异性地蚀刻所述工件的所述GaAs衬底的表面。
10.根据权利要求9所述的方法，还包括：在所述支撑膜暴露于所产生的等离子体期间监测所述支撑膜的组分的变化。
11.根据权利要求10所述的方法，还包括：基于所述支撑膜的所述组分来改变对所述工件的处理。
12.根据权利要求9所述的方法，其中，所述GaAs衬底被粘附到所述支撑膜。
13.根据权利要求12所述的方法，其中，所述支撑膜包括含碳层。
14.根据权利要求9所述的方法，其中，所述支撑膜包括多个层。
15.根据权利要求14所述的方法，其中，所述支撑膜包括粘合剂层。
16.一种对衬底进行划片的方法，所述方法包括：
提供具有等离子体源的等离子体处理室；
在所述等离子体处理室内提供工件支撑件；
提供具有顶表面和底表面的所述衬底，所述衬底的所述顶表面具有多个街区和至少一个器件结构；
将所述衬底放置到框架上的支撑膜上，以形成工件；
将所述工件放置到所述工件支撑件上；
从所述等离子体处理室中的所述等离子体源产生等离子体；
至少使所述支撑膜的不与所述衬底重叠的部分暴露于所产生的等离子体；
从所述支撑膜的被暴露的所述部分产生副产物；以及
使用等离子体蚀刻气体和从暴露于所产生的等离子体的所述支撑膜产生的所述副产物以如下方式来蚀刻所述工件的所述衬底的表面以从所述衬底的所述表面去除材料并提供暴露的表面：响应于所述支撑膜的组分的变化来修改蚀刻工艺以保持对所述衬底的蚀刻性能和蚀刻速率。
17.根据权利要求16所述的方法，其中，所述衬底还包括化合物半导体。
18.根据权利要求16所述的方法，还包括：在所述支撑膜暴露于所产生的等离子体期间监测所述支撑膜的组分的变化。
19.根据权利要求18所述的方法，其中还包括：基于所述支撑膜的所述组分来改变对所述工件的处理。
20.根据权利要求16所述的方法，其中，所述衬底被粘附到所述支撑膜。
21.根据权利要求20所述的方法，其中，所述支撑膜包括含碳层。
22.根据权利要求16所述的方法，其中，所述支撑膜包括多个层。
23.根据权利要求22所述的方法，其中，所述支撑膜包括粘合剂层。
24.一种对衬底进行划片的方法，所述方法包括：
提供具有等离子体源的等离子体处理室；
在所述等离子体处理室内提供工件支撑件；
提供具有顶表面和底表面的所述衬底，所述衬底的所述顶表面具有多个街区和至少一个器件结构；
将所述衬底放置到框架上的支撑膜上，以形成工件；
将所述工件放置到所述工件支撑件上；
从所述等离子体处理室中的所述等离子体源产生等离子体；
至少使所述支撑膜的不与所述衬底重叠的部分暴露于所产生的等离子体；
使用所产生的等离子体来处理所述工件；
在所述处理期间监测支撑膜组分；
在所述处理期间检测所述支撑膜组分的变化；以及
基于所述检测来改变对所述工件的所述处理。
CN201780062430.8A 2016-11-30 2017-11-29 用于对半导体晶圆进行等离子体划片的方法和设备 Active CN109804453B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662428078P 2016-11-30 2016-11-30
US62/428,078 2016-11-30
US15/824,166 2017-11-28
US15/824,166 US10269641B2 (en) 2016-11-30 2017-11-28 Method and apparatus for plasma dicing a semi-conductor wafer
PCT/US2017/063629 WO2018102364A1 (en) 2016-11-30 2017-11-29 Method and apparatus for plasma dicing a semi-conductor wafer

Publications (2)

Publication Number Publication Date
CN109804453A CN109804453A (zh) 2019-05-24
CN109804453B true CN109804453B (zh) 2020-04-10

Family

ID=62191043

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780062430.8A Active CN109804453B (zh) 2016-11-30 2017-11-29 用于对半导体晶圆进行等离子体划片的方法和设备

Country Status (7)

Country Link
US (3) US10269641B2 (zh)
EP (1) EP3510625B1 (zh)
JP (1) JP6617222B1 (zh)
KR (1) KR102103129B1 (zh)
CN (1) CN109804453B (zh)
TW (1) TWI679691B (zh)
WO (1) WO2018102364A1 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI679691B (zh) * 2016-11-30 2019-12-11 美商帕斯馬舍門有限責任公司 用於電漿切割半導體晶圓的方法與設備
JP6782215B2 (ja) * 2017-10-18 2020-11-11 古河電気工業株式会社 プラズマダイシング用マスク材、マスク一体型表面保護テープおよび半導体チップの製造方法
JP7154686B2 (ja) * 2018-06-06 2022-10-18 株式会社ディスコ ウェーハの加工方法
JP7143019B2 (ja) * 2018-06-06 2022-09-28 株式会社ディスコ ウェーハの加工方法
GB201811873D0 (en) * 2018-07-20 2018-09-05 Oxford Instruments Nanotechnology Tools Ltd Semiconductor etching methods
JP7154698B2 (ja) * 2018-09-06 2022-10-18 株式会社ディスコ ウェーハの加工方法
JP7175560B2 (ja) * 2018-09-06 2022-11-21 株式会社ディスコ ウェーハの加工方法
JP7171134B2 (ja) * 2018-10-17 2022-11-15 株式会社ディスコ ウェーハの加工方法
JP2020077681A (ja) * 2018-11-06 2020-05-21 株式会社ディスコ ウェーハの加工方法
JP7199786B2 (ja) * 2018-11-06 2023-01-06 株式会社ディスコ ウェーハの加工方法
CN109671672A (zh) * 2018-12-06 2019-04-23 武汉华星光电半导体显示技术有限公司 一种柔性基板切割方法
JP7246825B2 (ja) * 2018-12-06 2023-03-28 株式会社ディスコ ウェーハの加工方法
JP7251898B2 (ja) * 2018-12-06 2023-04-04 株式会社ディスコ ウェーハの加工方法
EP3895211A4 (en) * 2018-12-14 2022-09-28 Applied Materials, Inc. HANDLING AND PROCESSING OF DOUBLE SIDED DEVICES ON FRAGILE SUBSTRATES
JP7224719B2 (ja) * 2019-01-17 2023-02-20 株式会社ディスコ ウェーハの加工方法
JP7229636B2 (ja) * 2019-01-17 2023-02-28 株式会社ディスコ ウェーハの加工方法
JP7282453B2 (ja) * 2019-02-15 2023-05-29 株式会社ディスコ ウェーハの加工方法
JP7282452B2 (ja) * 2019-02-15 2023-05-29 株式会社ディスコ ウェーハの加工方法
JP7282455B2 (ja) * 2019-03-05 2023-05-29 株式会社ディスコ ウェーハの加工方法
JP7277019B2 (ja) * 2019-03-05 2023-05-18 株式会社ディスコ ウェーハの加工方法
JP2020174100A (ja) * 2019-04-10 2020-10-22 株式会社ディスコ ウェーハの加工方法
JP7313767B2 (ja) * 2019-04-10 2023-07-25 株式会社ディスコ ウェーハの加工方法
JP7345304B2 (ja) * 2019-07-23 2023-09-15 株式会社ディスコ ウェーハの加工方法
CN110793679A (zh) * 2019-12-06 2020-02-14 联合微电子中心有限责任公司 一种柔性集成式阵列传感器及其晶圆级制造工艺
GB201918333D0 (en) * 2019-12-12 2020-01-29 Spts Technologies Ltd A semiconductor wafer dicing process
KR20220026623A (ko) * 2020-08-25 2022-03-07 주식회사 제우스 기판처리장치 및 기판처리방법
TWI783395B (zh) * 2021-03-03 2022-11-11 華泰電子股份有限公司 晶圓薄化方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104662653A (zh) * 2012-10-17 2015-05-27 应用材料公司 于薄膜框架晶圆应用中利用部分预固化uv离型切割胶带的激光与等离子体蚀刻的晶圆切割
CN105493263A (zh) * 2013-08-29 2016-04-13 等离子瑟姆有限公司 用于对半导体晶圆进行等离子体切片的方法和设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5064985B2 (ja) * 2006-12-05 2012-10-31 古河電気工業株式会社 半導体ウェハの処理方法
US9082839B2 (en) * 2011-03-14 2015-07-14 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US11195756B2 (en) * 2014-09-19 2021-12-07 Applied Materials, Inc. Proximity contact cover ring for plasma dicing
JP6490459B2 (ja) * 2015-03-13 2019-03-27 古河電気工業株式会社 ウェハ固定テープ、半導体ウェハの処理方法および半導体チップ
TWI679691B (zh) * 2016-11-30 2019-12-11 美商帕斯馬舍門有限責任公司 用於電漿切割半導體晶圓的方法與設備

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104662653A (zh) * 2012-10-17 2015-05-27 应用材料公司 于薄膜框架晶圆应用中利用部分预固化uv离型切割胶带的激光与等离子体蚀刻的晶圆切割
CN105493263A (zh) * 2013-08-29 2016-04-13 等离子瑟姆有限公司 用于对半导体晶圆进行等离子体切片的方法和设备

Also Published As

Publication number Publication date
CN109804453A (zh) 2019-05-24
KR102103129B1 (ko) 2020-05-26
TW201832278A (zh) 2018-09-01
TWI679691B (zh) 2019-12-11
US11651999B2 (en) 2023-05-16
JP6617222B1 (ja) 2019-12-11
EP3510625A1 (en) 2019-07-17
US10269641B2 (en) 2019-04-23
US20210020513A1 (en) 2021-01-21
US20190189513A1 (en) 2019-06-20
EP3510625B1 (en) 2020-08-05
KR20190087553A (ko) 2019-07-24
US20180151435A1 (en) 2018-05-31
WO2018102364A1 (en) 2018-06-07
JP2020501359A (ja) 2020-01-16
US10818552B2 (en) 2020-10-27

Similar Documents

Publication Publication Date Title
CN109804453B (zh) 用于对半导体晶圆进行等离子体划片的方法和设备
US11488865B2 (en) Method and apparatus for plasma dicing a semi-conductor wafer
JP6072851B2 (ja) 半導体ウェーハをプラズマ・ダイシングする方法及び装置
EP3039715B1 (en) Method for plasma dicing a semi-conductor wafer
EP2956959B1 (en) Method for plasma dicing a semi-conductor wafer
EP3114703B1 (en) Method for plasma dicing a semi-conductor wafer
WO2014158886A1 (en) Method and apparatus for plasma dicing a semi-conductor wafer
EP3594998B1 (en) Method for plasma dicing a semi-conductor wafer
US20230253252A1 (en) Method and apparatus for plasma dicing a semi-conductor wafer
US20230343647A1 (en) Method and apparatus for plasma dicing a semi-conductor wafer
US20230020438A1 (en) Method and apparatus for plasma dicing a semi-conductor wafer

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant