JP6608979B2

JP6608979B2 - 電圧レギュレータセルフバーンインテストのための方法、システム、及び記憶媒体

Info

Publication number: JP6608979B2
Application number: JP2018022125A
Authority: JP
Inventors: 光華歐陽; 國展許; 雲騰施
Original assignee: Quanta Computer Inc
Current assignee: Quanta Computer Inc
Priority date: 2017-05-31
Filing date: 2018-02-09
Publication date: 2019-11-20
Anticipated expiration: 2038-02-09
Also published as: US20180348309A1; EP3410133A1; EP3410133B1; TWI652562B; JP2018205297A; CN108984351B; US10191121B2; CN108984351A; TW201903549A

Description

本発明は、コンピューティングシステムの電源装置（ＰＳＤ）に関するものである。

現在のサーバファームまたはデータセンターは、通常、大量のサーバを用いて、各種アプリケーションサービスに必要な処理を実施する。各サーバは、各種操作を処理し、特定のレベルの電力消耗を必要として、これらの操作を維持する。これらの操作のいくつかは、「ミッションクリティカルな」操作であり、これらの操作に関連するユーザーにとって、これらの操作の中断は、重大なセキュリティ違反や収入損失を招く。

これらの操作を中断する１つの原因は、サーバシステムに接続される電源ユニット（ＰＳＵ）の故障や不具合によるものである。１つ以上のＰＳＵの故障や不具合は、サーバシステムの突然のシャットダウンを生じ、サーバシステムのデータ損失、更には、サーバシステムを損壊する可能性がある。ＰＳＵの信頼性、安定性、および安全性をテストし、向上させるために、バーンインテストがＰＳＵの製造工程中に用いられている。しかしながら、従来のバーンインテストを用いることに関連する本質的な問題が多々存在する。

電源装置（ＰＳＤ）のセルフバーンインテストを可能にする方法、システム、及び記憶媒体を提供する。

本発明のいくつかの実施形態に基づいたシステムおよび方法は、多段階機構（ｍｕｌｔｉ−ｐｈａｓｅｓｃｈｅｍｅ）を用いて上述の問題の解決法を提供し、サーバシステムの電源装置（ＰＳＤ）（例えば、電源ユニット（ＰＳＵ））のセルフバーンインテストを実現する。ＰＳＤは、パルス幅変調（ＰＷＭ）コントローラ、および複数の電力段（ｐｏｗｅｒｓｔａｇｅｓ）を含む。複数の電力段のそれぞれは、ドライバ、ハイサイドＭＯＳＦＥＴ、およびローサイドＭＯＳＦＥＴを含む。ハイサイドＭＯＳＦＥＴとローサイドＭＯＳＦＥＴのペアは、オン状態、オフ状態、およびトライステート（Ｔｒｉ−ｓｔａｔｅ）を含む３つの段階を有する。オン状態では、ハイサイドＭＯＳＦＥＴはオンにされ、ローサイドＭＯＳＦＥＴは、オフにされる。オフ状態では、ハイサイドＭＯＳＦＥＴはオフにされ、ローサイドＭＯＳＦＥＴは、オンにされる。トライステートでは、ハイサイドＭＯＳＦＥＴは、オフにされ、ローサイドＭＯＳＦＥＴもオフにされる。

本発明の１つの態様では、サーバシステムのコントローラからのテストモードコマンドを受けたとき、ＰＷＭコントローラは、ＰＷＭ信号を送り、特定の電力段をオン状態に切り替え、少なくとも他のＰＷＭ信号を送り、複数の電力段の他の電力段をトライステートに切り替える。後続の特定の電力段のセルフバーンインテスト中に、他の電力段のローサイドＭＯＳＦＥＴは、特定の電力段の負荷として機能することができる。

いくつかの実施形態において、複数の電力段のそれぞれは、電圧検出回路、電流検出回路、および温度センサを含むことができる。特定の電力段のセルフバーンインテスト中に、ＰＷＭコントローラは、特定の電力段の電圧検出回路、電流検出回路、および温度センサからデータを収集することができる。

本発明の１つの態様によると、ＰＷＭコントローラおよび複数の電力段を含むＰＳＤのセルフバーンインテストを可能にするために、コンピュータが実行する方法は、第１のＰＷＭ信号を送信し、複数の電力段の特定の電力段をオン状態に切り替えるステップ、少なくとも１つの第２のＰＷＭ信号を送信し、複数の電力段の他の電力段をトライステートに切り替え、他の電力段は、特定の電力段がオン状態にある期間中に負荷として機能するステップ、および特定の電力段から出力電圧、出力電流、および温度のデータを収集するステップを含む。

いくつかの実施形態において、ＰＳＤのセルフバーンインテストを可能にするために、コンピュータが実行する方法は、いずれかのデータが所定の基準に適合しないと判定するとき（例えば、出力電圧が高過ぎるまたは低過ぎる、出力電流が高過ぎるまたは低過ぎる、および温度が高過ぎる）、警報信号を発生するステップを含む。データが所定の基準を通過した状態では、セルフバーンインテストを可能にするコンピュータ実施方法は、ＰＳＤの少なくとも１つの付加的な電力段がまだテストされるべきかどうかを判定するステップ、および第３のＰＷＭ信号を送信し、少なくとも１つの付加的な電力段の１つをオン状態に切り替え、少なくとも１つの第４のＰＷＭ信号を送信し、複数の電力段の残りの電力段をトライステートに切り替えるステップを含むことができる。

いくつかの実施形態において、セルフバーンインテストは、特定の電力段からのいずれかのデータが所定の基準に適合しないと判定し、特定の電力段に関する警報信号を発生することに応じて中止する。いくつかの他の実施形態において、セルフバーンインテストは、後続の電力段に移動し、特定の電力段からのいずれかのデータも所定の基準に適合しないと判定したとき、特定の電力段に関する警報信号を発生することができる。

いくつかの実施形態において、ＰＳＤのセルフバーンインテストは、８個の段階を含むことができる。セルフバーンインテストは、ｎ個の電力段が並列してテストされる場合、８ｎ個の段階（例えば、１６個の段階）に拡張されることができる。

本発明のもう１つの態様によると、ＰＷＭコントローラおよび複数の電力段を含むＰＳＤのセルフバーンインテストを可能にするために、コンピュータが実行する方法は、少なくとも２つの第１のＰＷＭ信号を送信し、複数の電力段の少なくとも２つの電力段をオン状態に実質的に同時に切り替えるステップ、少なくとも２つの第２のＰＷＭ信号を送信し、複数の電力段の他の電力段をトライステートに実質的に同時に切り替え、他の電力段は、少なくとも２つの電力段がオン状態にある期間中に負荷として機能するステップ、および少なくとも２つの電力段から電圧、電流、および温度のデータを収集するステップを含む。いくつかの実施形態において、ＰＳＤのセルフバーンインテストを可能にするために、コンピュータが実行する方法は、いずれかのデータが所定の基準に適合しないと判定したとき、警報信号を発生するステップを含む。データが所定の基準を通過した状態では、セルフバーンインテストを可能にするために、コンピュータが実行する方法は、ＰＳＤの少なくとも２つの付加的な電力段がまだテストされるべきかどうかを判定するステップ、および少なくとも２つの第３のＰＷＭ信号を送信し、少なくとも２つの付加的な電力段をオン状態に実質的に同時に切り替え、少なくとも２つの第４のＰＷＭ信号を送信し、複数の電力段の残りの電力段をトライステートに実質的に同時に切り替えるステップを含む。

本発明のもう１つの態様によると、指令を記録し、コンピュータにより読み取り可能な記憶媒体が提供され、指令がプロセッサによって実行されると、プロセッサは以下の処理を実行し、その処理は、第１のＰＷＭ信号を送信し、ＰＳＤの複数の電力段の特定の電力段をオン状態に切り替えるステップ、少なくとも１つの第２のＰＷＭ信号を送信し、複数の電力段の他の電力段をトライステートに切り替え、他の電力段は、特定の電力段がオン状態にある期間中に負荷として機能するステップ、および特定の電力段から出力電圧、出力電流、および温度のデータを収集するステップを含む。

本発明のもう１つの態様によると、指令を記録し、コンピュータにより読み取り可能な記憶媒体が提供され、指令がプロセッサによって実行されると、プロセッサは以下の処理を実行し、その処理は、少なくとも２つの第１のＰＷＭ信号を送信し、ＰＳＤの複数の電力段の少なくとも２つの電力段をオン状態に実質的に同時に切り替えるステップ、少なくとも２つの第２のＰＷＭ信号を送信し、複数の電力段の他の電力段をトライステートに実質的に同時に切り替え、他の電力段は、少なくとも２つの電力段がオン状態にある期間中に負荷として機能するステップ、および少なくとも２つの電力段から電圧、電流、および温度のデータを収集するステップを含む。

いくつかの構成によると、サーバシステムのコントローラは、基板管理コントローラ（ＢＭＣ）である。サーバシステム上のストレージデバイスは、サーバシステム上のコントローラおよび中央処理装置（ＣＰＵ）によりアクセスされるように構成される。ストレージデバイスは、一定期間でプログラム命令またはデータを保存する任意のストレージ媒体である。サービスコントローラとＣＰＵ間の共有メモリである。いくつかの実施形態によると、ストレージデバイスは、フラッシュドライブ、ランダムアクセスメモリ、不揮発性ランダムアクセスメモリ（ＮＶＲＡＭ）、リードオンリメモリ（ＲＯＭ）、電気的に消去可能なＲＯＭ（ＥＥＰＲＯＭ）またはメールボックスレジスタでもよい。

ここでは、多くの実施形態がノード上で特定のコントローラを用いて説明されているが、これらは例示に過ぎず、本発明を限定するものではない。逆に、メインＣＰＵから独立したどのサービスコントローラもＰＳＤのセルフバーンインテストを実行するのに用いられることができる。

本発明によれば、セルフバーインテストを実行しているとき、ＭＯＳＦＥＴ部品（ｃｏｍｐｏｎｅｎｔ）の全負荷テストを達成することができる。

本発明の上述の、およびその他の長所と特徴を得る方式を記述するため、前述の簡単に描写された原理は、更に具体的に、図面で示される具体的な実施形態により説明する。これらの図面は、本発明の例を示すものであり、本発明を限定するものではないことを理解すべきである。本発明の原理は、図面の描写、および付加された特徴と詳細の解釈によって説明される。
本発明の実施形態に係る、電源装置（ＰＳＤ）のセルフバーンインテストを可能にする例示的なシステムを示すブロック図である。本発明の実施形態に係る、電源装置（ＰＳＤ）のセルフバーンインテスト期間のタイミングチャートを示すブロック図である。本発明の実施形態に係る、電源装置（ＰＳＤ）のセルフバーンインテスト期間のタイミングチャートを示すブロック図である。本発明の実施形態に係る、電源装置（ＰＳＤ）のセルフバーンインテスト期間のタイミングチャートを示すブロック図である。本発明の実施形態に係る、電源装置（ＰＳＤ）のセルフバーンインテスト期間のタイミングチャートを示すブロック図である。本発明の実施形態に係る、データセンター内のサーバシステムのＰＳＤのセルフバーンインテストを可能にする例示的なシステムを示すブロック図である。本発明の実施形態に係る、ＰＳＤのセルフバーンインテストを可能にする例示的な方法である。本発明の実施形態に係る、ＰＳＤのセルフバーンインテストを可能にする例示的な方法である。本発明のさまざまな実施形態に係る、例示的なコンピューティングデバイスを示している。本発明のさまざまな実施形態に係る、例示的なシステムを示している。本発明のさまざまな実施形態に係る、例示的なシステムを示している。

本発明のさまざまな実施形態は、多段階機構（ｍｕｌｔｉ−ｐｈａｓｅｓｃｈｅｍｅ）を用いてサーバシステムの電源装置（ＰＳＤ）（例えば、電源ユニット（ＰＳＵ））のセルフバーンインテストを可能にするシステムおよび方法を提供する。ＰＳＤは、パルス幅変調（ＰＷＭ）コントローラ、および複数の電力段（ｐｏｗｅｒｓｔａｇｅｓ）を含む。複数の電力段のそれぞれは、ドライバ、ハイサイドＭＯＳＦＥＴ、およびローサイドＭＯＳＦＥＴを含む。本発明の１つの態様では、サーバシステムのコントローラからのテストモードコマンドを受けたとき、ＰＷＭコントローラは、ＰＷＭ信号を送り、特定の電力段をオン状態に切り替え、少なくとも他のＰＷＭ信号を送り、複数の電力段の他の電力段をトライステートに切り替える。後続の特定の電力段のセルフバーンインテスト中に、他の電力段のローサイドＭＯＳＦＥＴは、特定の電力段の負荷として機能することができる。

図１Ａは、本発明の実施形態に係る、サーバシステムのＰＳＤのセルフバーンインテストを可能にする例示的なシステム１００Ａを示すブロック図である。この実施形態において、ＰＳＤは、ＰＷＭコントローラ１０１および複数の電力段１０２を含む。複数の電力段１０２の出力は、負荷（ｌｏａｄ）１０３に結合される。ＰＷＭコントローラ１０１は、システム管理バス（ＳＭＢｕｓ）／集積回路間バス（Ｉ２Ｃ）バス／電源管理バス（ＰＭＢｕｓ）を介してサーバシステムのコントローラ（例えば、基板管理コントローラ（ＢＭＣ））からテストモードコマンドを受け、複数の電力段１０２のセルフバーンインテストを可能にすることができる。複数の電力段のそれぞれ１０２は、ドライバ１０２−１、ハイサイドＭＯＳＦＥＴ１０２−２、およびローサイドＭＯＳＦＥＴ１０２−３を含む。

サーバシステムのコントローラ（例えば、基板管理コントローラ（ＢＭＣ））からテストモードコマンドを受けたとき、ＰＷＭコントローラは、ＰＷＭ信号（例えば、ＰＷＭ１）を特定の電力段（例えば、電力段ＰＨ１）に送信し、特定の電力段（例えば、電力段ＰＨ１）は、オン状態に切り替え、同時に、ＰＷＭ信号（例えば、ＰＷＭ２、ＰＷＭｘ、およびＰＷＭｎ）を送信し、他の電力段（例えば、電力段ＰＨ２、電力段ＰＨｘ、および電力段ＰＨｎ）をトライステートに切り替える。

後続の特定の電力段のセルフバーンインテストでは、特定の電力段（例えば、電力段ＰＨ１）は、オン状態にあり、この期間中に、特定の電力段のハイサイドＭＯＳＦＥＴ（例えば、ＰＨ１ＨＳ）はオンにされ、特定の電力段のローサイドＭＯＳＦＥＴは、オフにされる。他の電力段（例えば、電力段ＰＨ２、電力段ＰＨｘ、および電力段ＰＨｎ）は、トライステートに切り替えられ、この期間中、他の電力段（例えば、電力段ＰＨ２と電力段ＰＨｎ）のハイサイドＭＯＳＦＥＴ（例えば、ＰＨ２ＨＳとＰＨｎＨＳ）とローサイドＭＯＳＦＥＴ（例えば、ＰＨ２ＬＳとＰＨｎＬＳ）の両方は、それぞれオフにされる。実際には、他の電力段（例えば、電力段ＰＨ２と電力段ＰＨｎ）のローサイドＭＯＳＦＥＴ（例えば、ＰＨ２ＬＳとＰＨｎＬＳ）は、全て特定の電力段（例えば、電力段ＰＨ１）の負荷として機能する。

複数の電力段１０２のそれぞれは、少なくとも１つの電圧検出回路、電流検出回路、および温度センサを含む。特定の電力段のセルフバーンインテスト中に、ＰＷＭコントローラ１０１は、特定の電力段の電圧検出回路、電流検出回路、および／または温度センサからデータを収集することができる。いずれかのデータが所定の基準に適合しないと判定したとき（例えば、出力電圧が高過ぎるまたは低過ぎる、出力電流が高過ぎるまたは低過ぎる、或いは温度が高過ぎる）、サーバシステムのコントローラまたはＰＷＭコントローラは、警報信号を発生し、特定の電力段またはＰＳＤがセルフバーンインテストに失敗したことを示す。

図１ＡのＰＳＤのセルフバーンインテストの期間のタイミング図は、図１Ｂ〜図１Ｅに示される。図１Ｂでは、ＰＷＭ信号ＰＷＭ１を受けたとき、ハイサイドＭＯＳＦＥＴＰＨ１＿ＨＳは、オンにされ、ローサイドＭＯＳＦＥＴＰＨ１＿ＬＳは、オフにされる。ＰＷＭ信号ＰＷＭ２、ＰＷＭ３、およびＰＷＭｎを受けたとき、ハイサイドＭＯＳＦＥＴＰＨ２＿ＨＳ、ＰＨ３＿ＨＳ、およびＰＨｎ＿ＨＳは、オフにされ、ローサイドＭＯＳＦＥＴＰＨ２＿ＬＳ、ＰＨ３＿ＬＳ、およびＰＨｎ＿ＬＳもオフにされる。結果、ローサイドＭＯＳＦＥＴＰＨ２＿ＬＳ、ＰＨ３＿ＬＳ、およびＰＨｎ＿ＬＳは、ハイサイドＭＯＳＦＥＴＰＨ１＿ＨＳの負荷として機能する。

同様に、図１Ｃでは、ＰＷＭ信号ＰＷＭ２を受けたとき、ハイサイドＭＯＳＦＥＴＰＨ２＿ＨＳは、オンにされ、ローサイドＭＯＳＦＥＴＰＨ２＿ＬＳは、オフにされる。ＰＷＭ信号ＰＷＭ１、ＰＷＭ３、およびＰＷＭｎを受けたとき、ハイサイドＭＯＳＦＥＴＰＨ１＿ＨＳ、ＰＨ３＿ＨＳ、およびＰＨｎ＿ＨＳは、オフにされ、ローサイドＭＯＳＦＥＴＰＨ１＿ＬＳ、ＰＨ３＿ＬＳ、およびＰＨｎ＿ＬＳもオフにされる。

図１Ｄでは、ＰＷＭ信号ＰＷＭ３を受けたとき、ハイサイドＭＯＳＦＥＴＰＨ３＿ＨＳは、オンにされ、ローサイドＭＯＳＦＥＴＰＨ３＿ＬＳは、オフにされる。ＰＷＭ信号ＰＷＭ１、ＰＷＭ２、およびＰＷＭｎを受けたとき、ハイサイドＭＯＳＦＥＴＰＨ１＿ＨＳ、ＰＨ２＿ＨＳ、およびＰＨｎ＿ＨＳは、オフにされ、ローサイドＭＯＳＦＥＴＰＨ１＿ＬＳ、ＰＨ２＿ＬＳ、およびＰＨｎ＿ＬＳもオフにされる。図１Ｅでは、ＰＷＭ信号ＰＷＭｎを受けたとき、ハイサイドＭＯＳＦＥＴＰＨｎ＿ＨＳは、オンにされ、ローサイドＭＯＳＦＥＴＰＨｎ＿ＬＳは、オフにされる。ＰＷＭ信号ＰＷＭ１、ＰＷＭ２、およびＰＷＭ３を受けたとき、ハイサイドＭＯＳＦＥＴＰＨ１＿ＨＳ、ＰＨ２＿ＨＳ、およびＰＨ３＿ＨＳは、オフにされ、ローサイドＭＯＳＦＥＴＰＨ１＿ＬＳ、ＰＨ２＿ＬＳ、およびＰＨ３＿ＬＳもオフにされる。

本発明のもう１つの態様に基づいて、サーバシステムのコントローラからテストモードコマンドを受けたとき、ＰＷＭコントローラ１０１は、少なくとも２つの第１のＰＷＭ信号を送信し、複数の電力段１０２の少なくとも２つの電力段をオン状態に実質的に同時に切り替え、少なくとも２つの第２のＰＷＭ信号を送信し、複数の電力段１０２の少なくとも２つの他の電力段をトライステートに実質的に同時に切り替えることができる。実際には、少なくとも２つの他の電力段１０２の対応するローサイドＭＯＳＦＥＴは、少なくとも２つの電力段の負荷として機能する。

ＰＷＭコントローラ１０１は、特定の電力段の電圧検出回路、電流検出回路、および温度センサからデータを収集することができる。いずれかのデータが所定の基準に適合しないと判定したとき、サーバシステムのコントローラまたはＰＷＭコントローラは、警報信号を発生し、少なくとも２つの電力段またはＰＳＤがセルフバーンインテストに失敗したことを示す。

概して、本発明は、従来の解決法よりも有利である。従来のシステムは、セルフバーンインテストを実行しているとき、ＭＯＳＦＥＴ部品（ｃｏｍｐｏｎｅｎｔ）の全負荷テストを実際に達成することはできないか、または少なくとも高電力抵抗器をダミー負荷として用いる必要がある。しかしながら、従来のシステムの高電圧抵抗器は、大きなサイズを有し、必要な負荷電流に正確に適合することができない。

図１Ｆは、本発明の実施形態に係る、データセンター内のサーバシステム１００Ｆの電源ユニット（ＰＳＵ）１０４のセルフバーンインテストを可能にする例示的なシステムを示すブロック図である。この実施形態では、サーバシステム１００Ｆは、少なくとも１つのマイクロプロセッサまたはプロセッサ１０５、１つ以上の冷却コンポーネンツ１１３、メインメモリ（ＭＥＭ）１１２、ＡＣ電源１１４からＡＣ電力を受信し、電源を、サーバシステム１００Ｆの各種コンポーネンツ、例えば、プロセッサ１０５、ノースブリッジ（ＮＢ）ロジック１０６、ＰＣＩｅスロット１６０、サウスブリッジ（ＳＢ）ロジック１０８、ストレージデバイス１０９、ＩＳＡスロット１５０、ＰＣＩスロット１７０、およびコントローラ１１１に提供する少なくとも１つのＰＳＵ１０４を有する。電源起動後、サーバシステム１００Ｆは、メモリ、コンピュータストレージデバイス、または外部ストレージデバイスから、ソフトウェアアプリケーションをローディングして、各種操作を実行する。ストレージデバイス１０９は、サーバシステム１００Ｆのオペレーティングシステム、およびアプリケーションに使用可能な論理ブロックに構造化され、サーバシステム１００Ｆがオフであるときでも、サーバデータを保有することができる。

メインメモリ１１２は、ＮＢロジック１０６を介して、プロセッサ１０５に結合される。メインメモリ１１２は、これに限定されないが、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、ダブルデータレートＤＲＡＭ（ＤＤＲＤＲＡＭ）、スタティックＲＡＭ（ＳＲＡＭ）、またはその他のタイプの適切なメモリを有する。メインメモリ１１２は、サーバシステム１００ＦのＢＩＯＳデータを保存する。いくつかの配置において、ＢＩＯＳデータは、ストレージデバイス１０９上に保存される。

ＢＩＯＳ１１０は、サーバシステム１００Ｆの各種コンポーネンツを初期化および識別する任意のプログラム命令、またはファームウェアであってもよい。ＢＩＯＳ１１０は、サーバシステム１００Ｆのハードウェアコンポーネンツの初期化およびテストを担う重要なシステムコンポーネントである。ＢＩＯＳは、ハードウェアコンポーネンツに抽象層を提供することができ、これにより、周辺装置、例えば、キーパッド、ディスプレイ、およびその他の入力／出力装置と相互作用するアプリケーション、およびオペレーティングシステムの一貫した方法を提供する。

いくつかの構成において、ＢＩＯＳ１１０は、対応するサーバシステム上で、オペレーティングシステム(ＯＳ)、例えば、ＭｉｃｒｏｓｏｆｔＷｉｎｄｏｗｓ（登録商標）ＯＳ、Ｌｉｎｕｘ（登録商標）ＯＳ、または任意のオペレーティングシステム、を起動する前に、システムチェックを実行することができる。システムチェックは、対応するサーバシステムの初期化期間中に実行される診断体系テストである。システムチェックの例は、パワーオンセルフテスト(ＰＯＳＴ)を有する。ＢＩＯＳは、ＰＯＳＴの主要機能を処理することができ、特定の周辺装置(例えば、ビデオ、および小型コンピュータ用周辺機器インターフェース(ＳＣＳＩ)初期化)を初期化するように設計されたるいくつかの責務を別のプログラムにオフロードする。ＰＯＳＴの主要機能には、ＣＰＵレジスタとＢＩＯＳコードのインテグリティを検証する、基本コンポーネンツをチェックする、システムメインメモリを検査する、および制御をその他の特殊なＢＩＯＳ拡張に渡すことがある。いくつかの構成において、ＢＩＯＳは、更に、全てのシステムバスと装置の発見、初期化、およびカタログ化、システムの構成を更新する一ユーザーインターフェースの提供、オペレーティングシステムにより要求サレスシステム環境の構築を含む追加ＰＯＳＴの機能を処理する。

システム１００Ｆにおいて、ストレージデバイス１０９は、一期間中で、プログラム命令、またはデータを保存する任意のストレージ媒体である。ストレージデバイスは、コントローラ１１１とプロセッサ１０５間の共有メモリとすることができる。いくつかの構成において、ストレージデバイスは、独立したストレージデバイスとすることができる。ストレージデバイスは、フラッシュドライブ、ランダムアクセスメモリ(ＲＡＭ)、不揮発性ランダムアクセスメモリ(ＮＶＲＡＭ)、読み取り専用メモリ、または電気的に消去可能なＰＲＯＭ (ＥＥＰＲＯＭ)であってもよい。ストレージデバイスは、システム構成、例えば、ＢＩＯＳデータを保存する。

プロセッサ１０５は、特定機能のプログラム命令を実行する中央処理装置（ＣＰＵ）である。例えば、ブート処理プロセス期間中、プロセッサは、ストレージデバイス１０９中に保存されたＢＩＯＳデータにアクセスし、ＢＩＯＳ１１０を実行して、サーバシステム１００Ｆを初期化することができる。ブート処理プロセス後、プロセッサ１０５は、サーバシステム１００Ｆの特定タスクを実行し、管理するためにオペレーティングシステムを実行することができる。

いくつかの構成では、プロセッサ１０５は、マルチコアプロセッサであり、それぞれ、ＮＢロジック１０６に接続されるＣＰＵにより互いに結合される。いくつかの構成において、ＮＢロジック１０６はプロセッサ１０５に組み込まれる。ＮＢロジック１０６は、更に、複数のペリフェラルコンポーネントインターコネクトエキスプレス（ＰＣＩｅ）スロット１６０とＳＢロジック１０８（任意）に接続することもできる。複数のＰＣＩｅスロット１６０は、接続およびバス、例えば、ＰＣＩＥＸＰＲＥＳＳx１、ＵＳＢ２.０、ＳＭＢｕＳ、ＳＩＭカード、別のＰＣＩｅレーン用の将来の拡張、１．５Ｖと３．３Ｖの電源、およびサーバシステム１００Ｆのシャーシ上のＬＥＤを診断するワイヤに用いられることができる。

システム１００Ｆにおいて、ＮＢロジック１０６とＳＢロジック１０８は、ペリフェラルコンポーネントインターコネクト（ＰＣＩ）バス１０７により接続される。ＰＣＩバス１０７は、プロセッサ１０５の標準化フォーマットの機能をサポートし、この標準化フォーマットは、任意のプロセッサ１０５のネイティブバスから独立している。ＰＣＩバス１０７は、更に、複数のＰＣＩスロット１７０（例えば、ＰＣＩスロット１７１）に接続することができる。ＰＣＩバス１０７に接続される装置は、ＣＰＵバスに直接接続されるバスコントローラ（図示しない）であり、プロセッサ１０５のアドレス空間のアドレスが割り当てられ、単一バスクロックに同期化される。ＰＣＩカードは複数のＰＣＩスロット１７０に用いられ、これに限定されないが、ネットワークインターフェースカード（ＮＩＣ）、音声カード、モデム、ＴＶチューナーカード、ディスクコントローラ、ビデオカード、小型コンピュータ用周辺機器インターフェース（ＳＣＳＩ）アダプター、およびＰＣメモリカード国際協会（ＰＣＭＣＩＡ）を有する。

ＳＢロジック１０８は、拡張バスを介して、ＰＣＩバス１０７を、複数の拡張カード、またはＩＳＡスロット１５０(例えば、ＩＳＡスロット１５１)に結合する。拡張バスは、ＳＢロジック１０８と周辺装置間の通信に用いられ、且つ、これに限定されないが、インダストリスタンダードアーキテクチャ(ＩＳＡ)バス、ＰＣ／１０４バス、ロウピンカウントバス、拡張ＩＳＡ(ＥＩＳＡ) バス、ユニバーサルシリアルバス(ＵＳＢ)、統合ドライブエレクトロニクス(ＩＤＥ) バス、または周辺装置のデータ通信に用いることができるその他の任意の適切なバスを有する。

システム１００Ｆでは、ＳＢロジック１０８は、更に、少なくとも１つのＰＳＵ１０４に接続されるコントローラ１１１に結合される。いくつかの実施形態において、コントローラ１１１は、基板管理コントローラ(ＢＭＣ)、ラックマネジメントコントローラ(ＲＭＣ)、またはメイン中央処理装置(例えば、プロセッサ１０５)から独立した別のタイプのサービスコントローラであることができ、ここで開示される機能を実行することができる。

いくつかの構成では、コントローラ１１１は、少なくとも１つのＰＳＵ１０４の操作、および／またはその他の可用な操作を制御するように構成される。コントローラ１１１は、ＳＭＢｕｓ、Ｉ２Ｃ、またはＰＭＢｕｓを介して少なくともＰＳＵ１０４と通信することができる。セルフバーンインテストが必要なとき、コントローラ１１１は、テストモードコマンドを少なくとも１つのＰＳＵ１０４に送り、セルフバーンインテストを初期化することができる。

いくつかの構成では、コントローラ１１１は、インテリジェントプラットフォーム管理バス／ブリッジ（ＩＰＭＢ）を用いたインテリジェントプラットフォーム管理インターフェース（ＩＰＭＩ）メッセージを介してプロセッサ１０５およびストレージデバイス１０９と通信することができる。ＩＰＭＢは、ＩＣ間バス（Ｉ２Ｃ）の強化型応用であり、且つ、メッセージベースのハードウェア-レベル基本インターフェース基準である。

いくつかの実施形態では、コントローラ１１１は、少なくとも１つのＰＳＵ１０４の少なくとも１つのＰＷＭコントローラによって収集された電圧、電流、および温度のデータを受けて分析することができる。いずれかのデータが所定の基準に適合しないと判定したとき（例えば、出力電圧が高過ぎるまたは低過ぎる、出力電流が高過ぎるまたは低過ぎる、および温度が高過ぎる）、コントローラ１１１は、警報信号を発生し、少なくとも１つのＰＳＤがセルフバーンインテストに失敗したことを示す。

いくつかの実施形態において、コントローラ１１１は、サーバシステム１００Ｆの処理命令、およびコンポーネンツおよび／または接続状態を監視する。少なくとも処理命令に基づいて、コントローラ１１１は、適合する日時を決め、少なくとも１つのＰＳＵ１０４のセルフバーンインテストを初期化することができる。

図１Ａおよび図１Ｆ中のシステム１００Ａおよび１００Ｆは、それぞれ、ある素子だけを示しているが、データを処理または保存、或いは信号を送受信できる様々なタイプの電子またはコンピューティングコンポーネンツも、例示的なシステム１００Ａおよび１００Ｆに含まれることができる。更に、システム１００Ａおよび１００Ｆ中の電子またはコンピューティングコンポーネンツは、各種タイプのアプリケーションを実行する、および／または各種タイプのオペレーティングシステムを用いることができる。これらのオペレーティングシステムは、これに限定されないが、Ａｎｄｒｏｉｄ、ＢＳＤ（ＢｅｒｋｅｌｅｙｓｏｆｔｗａｒｅＤｉｓｔｒｉｂｕｔｉｏｎ）、ｉＰｈｏｎｅ（登録商標）ＯＳ（ｉＯＳ）、Ｌｉｎｕｘ、ＯＳＸ、Ｕｎｉｘ系のリアルタイムオペレーティングシステム（例えば、ＱＮＸ）、ＭｉｃｒｏｓｏｆｔＷｉｎｄｏｗｓ、ＷｉｎｄｏｗＰｈｏｎｅ、およびＩＢＭｚ／ＯＳを有する。

システム１００Ａと１００Ｆに必要な実施方式に基づいて、各種ネットワーク、およびメッセージプロトコルが用いられ、これに限定されないが、ＴＣＰ／ＩＰ、開放型システム間相互接続 (ＯＳＩ)、ファイル転送プロトコル (ＦＴＰ)、ユニバーサルプラグアンドプレイ (ＵｐｎＰ)、ネットワークファイルシステム（ＮＦＳ)、コモンインターネットファイルシステム（ＣＩＦＳ)、ＡｐｐｌｅＴａｌｋ等を有する。当業者なら理解できるように、図１Ａと図１Ｆに説明されるシステム１００Ａと１００Ｆは、説明のために用いられる。よって、ネットワークシステムは、多種の変化によって適切に実現され、同時に、本発明の各種実施形態に従って、ネットワークプラットフォームの設置を提供する。

図１Ａと図１Ｆの構成では、システム１００Ａと１００Ｆは、更に、１つ以上のワイヤレスコンポーネンツを有して、特定のワイヤレスチャネルの計算範囲で、１つ以上の電子装置と通信する。ワイヤレスチャネルは、装置が無線で通信できるようにする任意の適切なチャネル、例えばブルートゥース（登録商標）、セルラー、ＮＦＣ、またはＷｉ-Ｆｉチャネルである。理解できることは、装置は、従来の技術のように、１つ以上の従来の有線通信接続を有することである。各種実施形態の範囲内で、各種のその他の素子、および／または組み合わせが可能である。

図２Ａは、本発明の一実施形態に係る、ＰＷＭコントローラおよび複数の電力段を含むＰＳＤのセルフバーンインテストを可能にする例示的な方法２００Ａを示している。複数のノードを含むシステム中で、自動的に、ＢＩＯＳセットアップオプションを送信するシステム２００Ａを示す図である。理解できることは、方法２００Ａは単なる例であり、本技術のその他の方法に従って、追加の、少ない、または代替の工程を有して、類似または代替順序、または並行して実施することができることである。例示的な方法２００Ａは、図１Ａ〜図１Ｆに示されるように、第１のＰＷＭ信号を送信することから開始し、複数の電力段の特定の電力段をオン状態に切り替える。いくつかの実施形態では、ＰＳＤのＰＷＭコントローラは、サーバシステムのコントローラからテストモードコマンドを受けたとき、ＰＷＭ信号を送信することができる。ＰＷＭコントローラは、ＳＭＢｕｓ、Ｉ２Ｃ、またはＰＭＢｕｓを介してテストモードコマンドを受けることができる。

ステップ２０４では、図１Ａ〜図１Ｆに示されるように、ＰＷＭコントローラは、少なくとも１つの第２のＰＷＭ信号を送信し、複数の電力段の他の電力段をトライステートに切り替えることができる。特定の電力段がオン状態にあるとき、他の電力段の対応するローサイドＭＯＳＦＥＴは、特定の電力段の負荷として機能する。

ステップ２０６では、図１Ａ〜図１Ｆに示されるように、ＰＷＭコントローラは、特定の電力段から出力電圧、出力電流、および温度のデータを収集することができる。ステップ２０８では、図１Ａおよび図１Ｆに示されるように、ＰＷＭコントローラまたはサーバシステムのコントローラは、いずれかのデータが所定の基準に適合しないかどうかを判定することができる。所定の基準は、特定の電力段の出力電圧が高過ぎるまたは低過ぎる、特定の電力段の出力電流が高過ぎるまたは低過ぎる、および特定の電力段の温度が高過ぎることを含むことができるが、これに限定されるものではない。

ステップ２１０では、データが所定の基準に適合しない状態では、ＰＷＭコントローラまたはサーバシステムのコントローラは、警報信号を発生し、特定の電力段またはＰＳＤが失敗したことを示す。ステップ２１２では、データが所定の基準を通過した状態においては、ＰＷＭコントローラは、ＰＳＤの少なくとも１つの付加的な電力段がまだテストされるべきかどうかを判定する。

ＰＳＤの少なくとも１つの付加的な電力段がまだテストされる状態では、ＰＷＭコントローラまたはサーバシステムのコントローラは、第３のＰＷＭ信号を送信し、少なくとも１つの付加的な電力段の１つをオン状態に切り替え、少なくとも１つの第４のＰＷＭ信号を送信し、複数の電力段の残りの電力段をトライステートに切り替えることができる。ＰＳＤのセルフバーンインテストを可能にするために、コンピュータが実行する方法は、ステップ２０２に戻る。複数の電力段の全ての電力段がテストされた状態では、コンピュータが実行する方法は、ステップ２１４で終了する。

図２Ｂは、本発明の実施形態に係る、ＰＷＭコントローラおよび複数の電力段を含むＰＳＤのセルフバーンインテストを可能にする例示的な方法２００Ｂを示している。ステップ２２２では、図１Ａおよび図１Ｆに示されるように、ＰＷＭコントローラは、少なくとも２つの第１のＰＷＭ信号を送信し、複数の電力段の少なくとも２つの電力段をオン状態に実質的に同時に切り替える。いくつかの実施形態では、ＰＷＭコントローラは、サーバシステムのコントローラからテストモードコマンドを受けたとき、少なくとも２つの第１のＰＷＭ信号を送信することができる

ステップ２２４では、ステップ２０４では、図１Ａおよび図１Ｆに示されるように、ＰＷＭコントローラは、少なくとも１つの第２のＰＷＭ信号を送信し、複数の電力段の他の電力段をトライステートに切り替えることができる。少なくとも２つの電力段がオン状態にあるとき、他の電力段の対応するローサイドＭＯＳＦＥＴは、少なくとも２つの電力段の負荷として機能する。

ステップ２２６では、図１Ａ〜図１Ｆに示されるように、ＰＷＭコントローラは、少なくとも２つの電力段から出力電圧、出力電流、および温度のデータを収集することができる。ステップ２２８では、図１Ａおよび図１Ｆに示されるように、ＰＷＭコントローラまたはサーバシステムのコントローラは、いずれかのデータが所定の基準に適合しないかどうかを判定することができる。

ステップ２３０では、データが所定の基準に適合しない状態では、ＰＷＭコントローラまたはサーバシステムのコントローラは、警報信号を発生し、少なくとも２つの電力段またはＰＳＤがセルフバーンインテストに失敗したことを示す。ステップ２３２では、データが所定の基準を通過した状態においては、ＰＷＭコントローラは、ＰＳＤの少なくとも２つの付加的な電力段がまだテストされるべきかどうかを判定する。

ＰＳＤの少なくとも２つの付加的な電力段がまだテストされる状態では、ＰＷＭコントローラまたはサーバシステムのコントローラは、少なくとも２つの第３のＰＷＭ信号を送信し、少なくとも２つの付加的な電力段の２つをオン状態に切り替え、少なくとも２つの第４のＰＷＭ信号を送信し、複数の電力段の残りの電力段をトライステートに切り替えることができる。ＰＳＤのセルフバーンインテストを可能にするために、コンピュータが実行する方法は、ステップ２２２に戻る。複数の電力段の全ての電力段がテストされた状態では、コンピュータが実行する方法は、ステップ２３４で終了する。

コンピュータネットワークは、通信リンクにより相互接続されるノードとエンドポイント、例えばパソコンとワークステーション間でデータを転送するセグメントの地理的に分配された集合である。多くのタイプのネットワークが可用であり、そのタイプは、ローカルエリアネットワーク（ＬＡＮ）と広域ネットワーク（ＷＡＮ）から、オーバーレイ、およびソフトウェア-定義ネットワーク、例えば、仮想拡張ローカルエリアネットワーク（ＶＸＬＡＮ）まである。

ＬＡＮは、通常、同一の物理位置、例えば、ビルやキャンパスに位置する専用のプライベート通信リンクにより、ノードと通信する。一方、ＷＡＮは、通常、長距離通信リンク、例えば、コモンキャリア電話線、光学光路、同期光学ネットワーク（ＳＯＮＥＴ）、または同期デジタル階層（ＳＤＨ）リンクにより、地理的に分散したノードと接続する。ＬＡＮとＷＡＮは、第２の層（Ｌ２）、および／または第２の層（Ｌ３）ネットワーク、および装置を有する。

インターネットは、世界中の異なるネットワークと接続するＷＡＮの一例であり、各種ネットワーク上のノード間にグローバル通信を提供する。ノードは、通常、所定のプロトコル、例えば通信制御プロトコル／インターネットプロトコル（ＴＣＰ／ＩＰ）に従って、データの離散フレーム、またはパケットを交換することにより、ネットワークで通信する。本案中、プロトコルは、どのように、ノードが互いに作用するかを定義する一組のルールを参照する。コンピュータネットワークは、更に、中間ネットワークノード、例えば、ルーターにより相互接続されて、各ネットワークの効果的な尺寸に拡張する。

オーバーレイネットワークは、一般に、仮想ネットワークが、物理ネットワークインフラ上で、創造、および分層できるようにする。オーバーレイネットワークプロトコル、例えば仮想拡張ＬＡＮ（ＶＸＬＡＮ）、総称ルーティングカプセル化（ＮＶＧＲＥ）を用いたネットワーク仮想化、ネットワーク仮想化オーバーレイ（ＮＶ０３）、およびステートレストランスポートトンネリング（ＳＴＴ）は、トラフィックカプセル化スキームを提供し、このスキームは、ネットワークトラフィックが、論理トンネルにより、Ｌ２とＬ３ネットワークで実行できるようにする。このような論理トンネルは、仮想トンネルエンドポイント（ＶＴＥＰ）により起源、および終了する。

更に、オーバーレイネットワークは、仮想セグメント、例えば、ＶＸＬＡＮオーバーレイネットワーク内のＶＸＬＡＮセグメントを有し、ＶＭがその上で通信する仮想Ｌ２、および／Ｌ３オーバーレイネットワークを有する。仮想セグメントは、仮想ネットワーク識別子（ＶＮＩ）、例えば、ＶＸＬＡＮネットワーク識別子により識別され、ＶＸＬＡＮネットワーク識別子は、特に、関連する仮想セグメント、またはドメインを識別する。

ネットワーク仮想化は、ハードウェア、およびソフトウェアリソースを、仮想ネットワークに結合できるようにする。例えば、ネットワーク仮想化は、各自仮想ＬＡＮ（ＶＬＡＮ）により、複数のＶＭが、物理ネットワークに取り付けられるようにする。ＶＭは、それらの各自ＶＬＡＮに従ってグループ化され、その他のＶＭ、および内部または外部ネットワーク上のその他の装置と通信することができる。

ネットワークセグメント、例えば、物理または仮想セグメント、ネットワーク、装置、ポート、物理または論理リンク、および／またはトラフィックは、通常、ブリッジまたはフラッドドメインにグループ化される。ブリッジドメインまたはフラッドドメインは、ブロードキャストドメイン、例えば、Ｌ２ブロードキャストドメインを表す。ブリッジドメインまたはフラッドドメインは、単一サブネットを有するが、複数のサブネットを有してもよい。更に、ブリッジドメインは、ネットワークデバイス、例えば、スイッチ上のブリッジドメインインターフェースと関連する。ブリッジドメインインターフェースは、Ｌ２ブリッジネットワークとＬ３ルート間のトラフィックをサポートする論理インターフェースである。この他、ブリッジドメインインターフェースは、インターネットプロトコル（ＩＰ）端子、ＶＰＮ端子、アドレス解像処理、ＭＡＣアドレッシング等をサポートすることができる。ブリッジドメインとブリッジドメインインターフェースはともに、同一のインデックスまたは識別子により識別されることができる。

更に、エンドポイントグループ（ＥＰＧ）が、ネットワークに陥られて、アプリケーションをネットワークにマッピングする。特に、ＥＰＧは、ネットワーク中のアプリケーションエンドポイントのグルーピングを用いて、接続性とポリシーをアプリケーションの群に応用する。ＥＰＧは、バケットのコンテナ、またはアプリケーションの集合またはアプリケーションコンポーネンツ、および転送とポリシーロジックを実行する段階として作用する。ＥＰＧは、更に、論理アプリケーション境界を代わりに用いて、ネットワークポリシー、セキュリティ、およびアドレッシングからの転送の分離を許可する。

クラウドコンピューティングが、１つ以上のネットワーク中に提供されて、共有リソースを用いてコンピューティングサービスを提供する。クラウドコンピューティングは、通常、コンピューティングリソースを、動的にプロビジョニングし、ネットワーク（例えば、クラウド）を介して、利用可能なリソースの集合からオンデマンドでクライアントコンピュータまたはユーザーコンピュータまたはその他の装置に割り当てられるインターネットベースのコンピューティングを含む。クラウドコンピューティングリソースは、例えば、コンピューティング、ストレージ、およびネットワーク装置、仮想マシン（ＶＭ）等の任意のタイプのリソースを有することができる。例えば、リソースは、サービス装置（ファイヤウォール、ディープパケットインスペクタ、トラフィックモニター、ロードバランサ−等）、計算／処理装置（サーバ、ＣＰＵ、メモリ、ブルートフォース処理機能）、ストレージデバイス（例えば、ネットワーク付加ストレージ、ストレージ領域ネットワーク装置）等を有することができる。このほか、このようなリソースが用いられて、仮想ネットワーク、仮想マシン（ＶＭ）、データベース、アプリケーション（Ａｐｐｓ）等をサポートする。

クラウドコンピューティングリソースは、「プライベートクラウド」、「パブリッククラウド」、および／または「ハイブリッドクラウド」を有する。「ハイブリッドクラウド」は、技術を介して相互運用（ｉｎｔｅｒ-ｏｐｅｒａｔｅ）または連携（ｆｅｄｅｒａｔｅ）する２つ以上のクラウドから構成されるクラウドインフラストラクチャーである。本質的に、ハイブリッドクラウドは、プライベートとパブリッククラウド間の相互作用であり、プライベートクラウドは、安全、且つ、スケーラブル方式で、パブリッククラウドに加入し、パブリッククラウドリソースを利用する。クラウドコンピューティングリソースは、更に、ＶＸＬＡＮ等のオーバーレイネットワーク中の仮想ネットワークを介して、プロビジョニングすることができる。

ネットワーク切り換えシステムにおいて、ルックアップデータベースを維持して、切り換えシステムに取り付けられる複数のエンドポイント間のルートのトラックを記録する。しかしながら、エンドポイントは各種配置を有し、且つ、多数のテナントに関連する。これらのエンドポイントは、各種識別子、例えば、ＩＰｖ４、ＩＰｖ６、またはＬａｙｅｒ-２を有する。ルックアップデータベースは、異なるモードで設定されて、異なるタイプのエンドポイント識別子を処理しなければならない。ルックアップデータベースのいくつかの能力は、入ってくるパケットの異なるアドレスタイプを処理するように設計される。更に、ネットワーク切り換えシステム上のルックアップデータベースは、通常、１Ｋ仮想ルーティング、および転送（ＶＲＦ）に制限される。これにより、各種タイプのエンドポイント識別子を処理する改善されたルックアップ演算法が必要である。本発明の技術は、電気通信ネットワーク中のルックアップにアドレスするのに必要な技術を提供する。本発明は、システム、方法、コンピュータに読み取り可能な記憶媒体を開示し、エンドポイント識別子を統一空間にマッピングし、異なる形式のルックアップを統一処理することができるようにすることにより、様々なタイプのエンドポイント識別子を統一する。システムとネットワークの手短な前置きは、図３と図４に示されるように、ここで開示される。これらの変化は各種実施形態中で描写される。相関技術は図３を参照する。

図３は、本発明を実行するのに適するコンピューティングデバイス３００を示す図である。コンピューティングデバイス３００は、マスター中央処理装置（ＣＰＵ）３６２、インターフェース３６８、およびバス３１５（例えば、ＰＣＩバス）を有する。適するソフトウェア、またはファームウェアの制御下で起動するとき、ＣＰＵ３６２は、パケット管理、エラー検出、および／またはルーティング機能、例えば、配線ミス検出機能の実行を担う。ＣＰＵ３６２は、好ましくは、オペレーティングシステム、および任意の適当なアプリケーションソフトウェアを有するソフトウェアの制御下で、これらの全機能を完成する。ＣＰＵ３６２は、１つ以上のプロセッサ３６３を有し、例えば、マイクロプロセッサのＭｏｔｏｒｏｌａｆａｍｉｌｙ、またはマイクロプロセッサのＭＩＰＳｆａｍｉｌｙである。その他の実施形態において、プロセッサ３６３は、コンピューティングデバイス３００の操作を制御するために特別に設計されたハードウェアである。特定の実施形態において、メモリ３６１（例えば、不揮発性ＲＡＭ、および／またはＲＯＭ）は、更に、ＣＰＵ３６２の一部を形成する。しかしながら、メモリは多くの異なる方式によりシステムに結合することができる。

インターフェース３６８は、一般に、インターフェースカード（ときに、「ラインカード）とも称される）として提供される。一般に、それらは、ネットワークにより、データパケットの送受信を制御し、ときに、コンピューティングデバイス３００とともに用いられるその他の周辺装置をサポートする。インターフェース間で、イーサネット（登録商標）インターフェース、フレームリレーインターフェース、ケーブルインターフェース、ＤＳＬインターフェース、トークンリングインターフェース等を使用することができる。このほか、各種超高速インターフェースは、高速トークンリングインターフェース、ワイヤレスインターフェース、イーサネットインターフェース、ギガビットイーサネットインターフェース、ＡＴＭインターフェース、ＨＳＳＩインターフェース、ＰＯＳインターフェース、ＦＤＤＩインターフェース等を使用することができる。一般に、これらのインターフェースは、適切な媒体と通信する適切なポートを有する。いくつかの実施形態において、インターフェースは、更に、独立したプロセッサ、および揮発性ＲＡＭを有する。独立したプロセッサは、パケット切り換え、媒体制御と管理として、このような通信集中タスクを制御することができる。通信集中タスク用に別々のプロセッサを提供することにより、これらのインターフェースは、マスターマイクロプロセッサ３６２が、ルーティング計算、ネットワーク診断、セキュリティ機能等を効率的に実行できるようにする。

図３に示されるシステムは、本発明の１つの特定コンピューティングデバイスであるが、それが、本発明の唯一のネットワーク装置構造であることを意味するのではない。例えば、通信やルーティング計算等を処理する単一プロセッサを有する機構が頻繁に用いられる。更に、別のタイプのインターフェースと媒体も、ルーターと一緒に用いることができる。

ネットワークデバイスの構成にかかわらず、１つ以上のメモリ、またはメモリモジュール（メモリ３６１を有する）を採用し、ローミング、ルート最適化、およびルーティング機能を実行する汎用目的ネットワーク操作とメカニズムのプログラム命令を保存するように構成される。プログラム命令は、オペレーティングシステム、および／または１つ以上のアプリケーションの操作を制御することができる。１つのメモリ、または複数のメモリは、モビリティバインディング、登録、および関連表等の表を保存するように構成することができる。

図４と図５は、本発明実施形態による例示的システムを示す図である。当業者なら、本発明の技術を実行するとき、更に適当な実施形態を理解することができる。当業者ならその他のシステムも可能であることが理解できる。

図４は、システムバスコンピューティングシステム構造４００を示す図であり、システムのコンポーネンツは、バス４０２を用いて互いに電気的に通信する。システム４００は、処理ユニット（ＣＰＵまたはプロセッサ）４３０、およびシステムバス４０２を有する。システムバス４０２は、システムメモリ４０４、例えば、読み取り専用メモリ（ＲＯＭ）４０６、およびランダムアクセスメモリ（ＲＡＭ）４０８を含む各種システムコンポーネンツをプロセッサ４３０に結合する。システム４００は、高速メモリのキャッシュを有し、キャッシュは、直接、プロセッサ４３０に接続される、プロセッサ４３０に隣接する、またはプロセッサ４３０の一部分として統合される。システム４００は、メモリ４０４、および／またはストレージデバイス４１２から、キャッシュ４２８にデータを複製して、プロセッサ４３０により高速アクセスする。この方法で、キャッシュは、プロセッサ４３０がデータを待つときに遅延が生じるのを防止する性能向上を提供する。これら、およびその他のモジュールは、様々な動作を実行するためにプロセッサ４３０を制御する、またはプロセッサ４３０を制御するように構成される。その他のシステムメモリ４０４もこの用途として可能である。メモリ４０４は、異なるパフィーマンス特徴を有する複数の異なるタイプのメモリを有することができる。プロセッサ４３０は、任意の汎用目的のプロセッサ、およびハードウェアモジュール、またはソフトウェアモジュール、例えば、ストレージデバイス４１２中に保存され、プロセッサ４３０と特殊用途プロセッサを制御するように構成されるモジュール１４１４、モジュール２４１６、およびモジュール３４１８を有し、ソフトウェア命令は、実際のプロセッサ設計に組み込まれる。プロセッサ４３０は、実質的に、複数のコア、またはプロセッサ、バス、メモリコントローラ、キャッシュ等を含む完全に自己完結型のコンピューティングシステムであってもよい。マルチコアプロセッサは、対称、または非対称である。

ユーザーがコンピューティングデバイス４００と相互作用できるようにするため、入力装置４２０は、任意の数量の入力メカニズム、例えば、スピーチのマイクロフォン、ジェスチャーやグラフィカル入力のタッチスクリーン、キーボード、マウス、動き入力等を表す。出力装置４２２は、従来の技術で知られる１つ、またはそれ以上の数量の出力メカニズムである。ある状況下で、マルチモーダルシステムは、ユーザーが、コンピューティングデバイス４００と通信する複数のタイプの入力を提供できるようにする。通信インターフェース４２４は、通常、ユーザー入力とシステム出力を統治、および管理することができる。任意の特定のハードウェア構成における操作の制限がなく、よって、ここでの基本的特徴は、改良されたハードウェアやファームウェアの構成が開発されるときに容易に代用することができる。

ストレージデバイス４１２は不揮発性メモリであり、且つ、ハードディスク、または磁気カセット、フラッシュメモリカード、固体メモリ装置、デジタル多用途ディスク、カートリッジ、ランダムアクセスメモリ（ＲＡＭ）４０８、読み取り専用メモリ（ＲＯＭ）４０６、およびそれらの混合等のコンピュータでアクセス可能なデータを保存するその他のタイプのコンピュータ読み取り可能媒体であってもよい。

ストレージデバイス４１２は、ソフトウェアモジュール４１４、４１６、４１８を有して、プロセッサ４３０を制御する。その他のハードウェア、またはソフトウェアモジュールも含まれる。ストレージデバイス４１２はシステムバス４０２に接続される。一実施形態において、特定の機能を実行するハードウェアモジュールは、必要なハードウェアコンポーネント、例えば、プロセッサ４３０、バス４０２、ディスプレイ４３６等と接続するコンピュータ読み取り可能媒体中に保存されるソフトウェアコンポーネントを有して、機能を実行する。

コントローラ４１０は、システム４００上の専門のマイクロコントローラ、またはプロセッサ、例えば、ＢＭＣ（基板管理コントローラ）である。一部の例では、コントローラ４１０は、インテリジェントプラットフォーム管理インターフェース（ＩＰＭＩ）の一部である。更に、一部の例では、コントローラ４１０は、システム４００のマザーボード、またはメイン回路板に組み込まれる。コントローラ４１０は、システム管理ソフトウェアとプラットフォームハードウェア間のインターフェースを管理することができる。コントローラ４１０は、また、以下で記述するように、各種システムデバイス、およびコンポーネント（内部および／または外部）、例えば、コントローラ、または周辺機器と通信することができる。

コントローラ４１０は、通知、警告、および／またはイベントに特定の応答を生成し、遠隔装置、またはコンポーネント（例えば、電子メールメッセージ、ネットワークメッセージ等）と通信して、自動ハードウェア回復工程等の指令や命令を生成することができる。システム管理者は、以下で更に記述するように、コントローラ４１０と遠隔通信して、特定のハードウェア回復工程、または操作を開始または実行することができる。

システム４００上の異なるタイプのセンサ（例えば、センサ４２６）は、コントローラ４１０に、パラメータ、例えば、冷却ファン速度、電源状態、オペレーティングシステム（ＯＳ）状態、ハードウェア状態等を報告する。コントローラ４１０は、システムイベントログコントローラ、および／またはストレージも含んで、コントローラ４１０により受信されるイベント、警告、および注意を管理し、保存することができる。例えば、コントローラ４１０またはシステムイベントログコントローラは、１つ以上の装置とコンポーネントから警告や注意を受信し、システムイベントログストレージコンポーネント中にその警告や注意を維持することができる。

フラッシュメモリ４３２は、ストレージおよび／またはデータ転送に用いられるシステム４００により用いられる電子不揮発性コンピュータストレージ媒体、またはチップである。フラッシュメモリ４３２は、電気的に消去、および／または再プログラム化される。フラッシュメモリ４３２は、例えば、消去可能なＰＲＯＭ（ＥＰＲＯＭ）、電気的に消去可能なＰＲＯＭ（ＥＥＰＲＯＭ）、ＲＯＭ、ＮＶＲＡＭ、または相補型ＭＯＳ（ＣＭＯＳ）を有する。フラッシュメモリ４３２は、システム４００が起動するとき、システム４００により実行されるファームウェア４３４、およびファームウェア４３４に対して指定された構成のセットを保存する。フラッシュメモリ４３２は、更に、ファームウェア４３４により用いられる構成を保存することができる。

ファームウェア４３４は、ベーシックインプット／アウトプットシステム（ＢＩＯＳ）、またはその後継、または例えば、エクステンシブルファームウェアインターフェース（ＥＦＩ）、またはユニファイドエクステンシブルファームウェアインタフェース（ＵＥＦＩ）等の等価物を含むことができる。システム４００が起動されるたびに、ファームウェア４３４は、シーケンスプログラムとしてローディングされ、実行されることができる。ファームウェア４３４は、構成のセットに基づいて、システム４００中に存在するハードウェアを識別、初期化、並びに、テストする。ファームウェア４３４は、システム４００上で、セルフテスト、例えば、パワーオンセルフテスト（ＰＯＳＴ）を実行する。このセルフテストは、各種ハードウェアコンポーネント（例えば、ハードディスクドライブ、光学読み取り装置、冷却装置、メモリモジュール、拡張カード等）の機能性をテストする。ファームウェア４３４は、メモリ４０４、ＲＯＭ４０６、ＲＡＭ４０８、および／またはストレージデバイス４１２中の一領域をアドレス、および割り当てて、オペレーティングシステム（ＯＳ）を保存する。ファームウェア４３４は、ブートローダーおよび／またはＯＳをローディングし、システム４００の制御権をＯＳに与える。

システム４００のファームウェア４３４は、どのように、ファームウェア４３４が、システム４００中で、各種ハードウェアコンポーネントを制御するかを定義するファームウェア構成を有することができる。ファームウェア構成は、システム４００内の各種ハードウェアコンポーネントが起動される順番を判定する。ファームウェア４３４は、各種異なるパラメータの設定を許可するインターフェース（例えば、ＵＥＦＩ）を提供し、これは、ファームウェアデフォルト設定のパラメータと異なる。例えば、ユーザー（例えば、システム管理者）は、ファームウェア４３４を用いて、クロックおよびバス速度を指定し、どの周辺機器をシステム４００に取り付けるか指定し、監視の状態（例えば、ファン速度およびＣＰＵ温度制限）を指定し、システム４００のパフォーマンス全体、および電力使用量に影響する多種のその他のパラメータを指定する。

ファームウェア４３４は、フラッシュメモリ４３２中に保存されるように説明されているが、当業者なら理解できるように、ファームウェア４３４は、その他のメモリ、コンポーネント、例えば、メモリ４０４、またはＲＯＭ４０６中に保存することができる。しかしながら、示されるフラッシュメモリ４３２中に保存されるファームウェア４３４は説明の目的であり、これに限定しない。

システム４００は１つ以上のセンサ４２６を有する。１つ以上のセンサ４２６は、例えば、１つ以上の温度センサ、サーマルセンサ、酸素センサ、化学センサ、ノイズセンサ、ヒートセンサ、電流センサ、電圧検出器、気流センサ、流量センサ、赤外線放射温度計、熱流束センサ、温度計、高温計等を有する。１つ以上のセンサ４２６は、例えば、バス４０２により、プロセッサ、キャッシュ４２８、フラッシュメモリ４３２、通信インターフェース４２４、メモリ４０４、ＲＯＭ４０６、ＲＡＭ４０８、コントローラ４１０、およびストレージデバイス４１２と通信する。１つ以上のセンサ４２６は、また、１つ以上の異なる手段、例えば、アイスクエアドシー（Ｉ２Ｃ）、汎用並列出力（ＧＰＯ）等を介して、システム内のその他のコンポ―ネントと通信することができる。

図５は、記述した方法、または操作の実行、およびグラフィカルユーザーインターフェース（ＧＵＩ）を生成、ならびに、表示に用いることができるチップセット機構を有する例示的なコンピュータシステム５００を示す図である。コンピュータシステム５００は、コンピュータハードウェア、ソフトウェア、およびファームウェアを有し、本発明の技術を実行する。システム５００は、任意の数量の物理的、および／または論理的に異なるリソースを表すプロセッサ５１０を有し、ソフトウェア、ファームウェア、および識別された計算を実行するように構成されたハードウェアを実行することができる。プロセッサ５１０は、プロセッサ５１０からの入出力を制御することができるチップセット５０２と通信する。この例において、チップセット５０２は、情報を出力装置５１４、例えば、ディスプレイに出力し、ストレージデバイス５１６（磁気媒体、固体媒体を有する）と情報を読み書きする。チップセット５０２も、ＲＡＭ５１８とデータをやり取りする。各種ユーザーインターフェースコンポーネント５０６と相互作用するブリッジ５０４が提供されて、チップセット５０２と相互作用する。このようなユーザーインターフェースコンポーネント５０６は、キーボード、マイクロフォン、タッチ検出、および処理回路、ポインティングデバイス（マウス等）を有する。一般に、システム５００への入力は、任意の各種ソース、機器生成、および／または使用者の生成による入力である。

チップセット５０２も、異なる物理インターフェースを有する１つ以上の通信インターフェース５０８と相互作用する。このような通信インターフェースは、有線および無線のローカルエリアネットワークのインターフェースを含むことができ、広域帯域幅ネットワークおよびパーソナルエリアネットワークに用いる。本発明におけるＧＵＩを生成、表示、および使用する方法のいくつかの応用は、物理インターフェースにより、または、ストレージデバイス５１６またはＲＡＭ５１８中に保存されるデータを分析するプロセッサ５１０によって、機器自身により生成された順序付けられたデータセットを受信する工程を有する。更に、機器は、ユーザーインターフェースコンポーネント５０６を介して、ユーザーからの入力を受信し、適当な機能を実行し、例えば、プロセッサ５１０を用いて、これらの入力を解釈することによりブラウズ機能を実行する。

更に、チップセット５０２は、電源が入れられたとき、コンピュータシステム５００により実行することができるファームウェア５１２と通信することができる。ファームウェア５１２は、ファームウェア構成のセットに基づいて、コンピュータシステム５００中に存在するハードウェアを認識、初期化、およびテストすることができる。ファームウェア５１２は、システム５００で、セルフテスト、例えば、ＰＯＳＴを実行する。セルフテストは、各種ハードウェアコンポーネント５０２〜５１８の機能をテストすることができる。ファームウェア５１２は、メモリ５１８中の一領域をアドレス、および割り当てて、ＯＳを保存する。ファームウェア５１２は、ブートローダーおよび／またはＯＳをローディングし、システム５００の制御権をＯＳに与える。一部の例では、ファームウェア５１２は、ハードウェアコンポーネント５０２〜５１０、および５１４〜５１８と通信する。ここで、ファームウェア５１２は、チップセット５０２、および／または１つ以上のその他のコンポーネントを介して、ハードウェアコンポーネント５０２〜５１０、および５１４〜５１８と通信する。ある場合では、ファームウェア５１２は、ハードウェアコンポーネント５０２〜５１０、および５１４〜５１８と直接通信することができる。

例示的なシステム３００、４００、および５００は、１つ以上のプロセッサ（例えば、３６３、４３０、５１０）、またはネットワーク接続されるコンピューティングデバイスの一群またはクラスタを有し、より良い処理能力を提供することができることは理解できるであろう。

説明をわかりやすくするため、いくつかの実施形態において、本発明の技術は、独立した機能ブロックを含み、機能ブロックは、装置、デバイスコンポーネント、ソフトウェア、またはハードウェアとソフトウェアの組み合わせで具体化される方法中の工程やルーティンを有する。

いくつかの実施形態において、コンピュータにより読み取り可能なストレージデバイス、媒体、およびメモリは、ビットストリーム等を含むケーブルや無線信号を有する。しかしながら、言及されるとき、非一過性の（ｎｏｎ-ｔｒａｎｓｉｔｏｒｙ）コンピュータ読み取り可能ストレージ媒体は、エネルギー、キャリア信号、電磁波、および信号自身等の媒体を明確に排除する。

上記の例における方法は、コンピュータ読み取り可能媒体に保存されるか、さもなければ利用可能なコンピュータ実行可能命令を用いて実施することができる。例えば、指令およびデータなど、このような指令は、特定の機能または機能の群を実行する汎用目的コンピュータ、特殊用途コンピュータ、または特殊用途処理装置を引き起こすか、または構成する命令およびデータを含むことができる。用いられるコンピュータリソースの一部は、ネットワークによりアクセス可能である。コンピュータ実行可能命令は、例えば、バイナリー、中間フォーマット指令、例えば、アセンブリ言語、ファームウェア、またはソースコードである。命令、使用した情報、および／または記述例に従った方法中に生成された情報の保存に用いることができるコンピュータ読み取り可能媒体の例は、磁気または光学ディスク、フラッシュメモリ、不揮発性メモリを備えるＵＳＢデバイス、ネットワークストレージデバイス等を含む。

これらの開示における方法を実施する装置は、ハードウェア、ファームウェア、および／またはソフトウェアを有し、任意の各種フォームファクタを利用する。このようなフォームファクタの一般的な例は、ラップトップ、スマートフォン、スモールフォームファクタパーソナルコンピュータ、ＰＤＡ、ラックマウント型装置、スタンドアロン装置等を有する。ここで記述される機能性は、更に、周辺装置、またはアドインカードで具体化される。更なる例として、このような機能性は、異なるチップ間の回路基板上、または単一の装置で実行される異なるプロセス間で実行することができる。

命令、このような命令を伝達する媒体、それらを実行するコンピューティングリソース、およびこのようなコンピューティングリソースをサポートするその他の構造は、ここで記述される機能を提供する手段である。

本発明の各種実施形態は、データセンターのサーバシステムのＰＳＵのセルフバーンインテストを可能にするシステムと方法を提供する。特定の実施形態は、どのように、任意の操作を異なる指令で実現するかを示しているが、その他の実施形態は、任意の操作を異なる指令に組み込んでいる。説明を明確にさせるため、本発明のいくつかの実施形態において、デバイス、デバイスコンポーネント、ソフトウェア、またはハードウェアとソフトウェアの組み合わせで具体化される方法中の工程、またはルーティンを有する機能ブロックを有するものとして示される。

各種実施形態は、更に、多様な操作環境中で実現され、いくつかの実施形態において、１つ以上のサーバコンピュータ、ユーザーコンピュータ、または任意の数量のアプリケーションを操作するのに用いられるコンピューティングデバイスを有する。ユーザー、またはクライアントデバイスは、例えば、標準のオペレーティングシステムを実行するデスクトップまたはラップトップコンピュータ等の任意の数量の汎用目的のパソコン、およびモバイルソフトウェアを実行し、複数のネットワークおよびメッセージプロトコルをサポートすることもできるセルラー、ワイヤレス、およびハンドヘルド装置を含むことができる。このようなシステムは、更に、任意の各種商用のオペレーティングシステムおよびその他の既知のアプリケーション（開発、およびデータベース管理）を実行する、いくつかのワークステーションを有する。これらの装置は、その他の電子装置、例えば、ダミー端子、シンクライアント、ゲームシステム、およびネットワークにより通信できるその他の装置を有する。

本発明のいくつかの実施態様、または一部は、ハードウェア中で実現され、本特許出願は、以下の技術の任意の１つ、またはその組み合わせにより実現されることができる：ロジック機能をデータ信号に実行するロジックゲートを有する離散ロジック回路、適当な組み合わせのロジックゲート、プログラム可能ハードウェア、例えば、プログラマブルゲートアレイ（ＰＧＡ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）等を有する特定用途向け集積回路（ＡＳＩＣ）。

大多数の実施形態は、当業者が熟知する少なくとも１つのネットワークを用いて、任意の各種商用のプロトコル、例えば、ＴＣＰ／ＩＰ、ＯＳＩ、ＦＴＰ、ＵＰｎＰ、ＮＦＳ、ＣＩＦＳ、ＡｐｐｌｅＴａｌｋ等を利用して、通信をサポートする。ネットワークは、例えば、ローカルエリアネットワーク、広域ネットワーク、仮想プライベートネットワーク、インターネット、イントラネット、エクストラネット、公衆交換電話網、赤外線ネットワーク、無線ネットワーク、およびそれらの任意の組み合わせである。

上記の例における方法は、コンピュータ実行可能命令を用いて実施され、コンピュータ実行可能命令は、コンピュータ読み取り可能媒体に保存される、または利用可能である。このような命令は、例えば、汎用目的コンピュータ、特殊用途コンピュータ、または特殊用途処理装置を構成して、ある機能、または機能の群を実行する命令およびデータを有することができる。用いられるコンピュータリソースの一部は、ネットワークによりアクセス可能である。コンピュータ実行可能命令は、例えば、バイナリー、中間フォーマット命令、例えば、アセンブリ言語、ファームウェア、またはソースコードである。命令、使用した情報、および／または記述例に従った方法中に生成された情報の保存に用いることができるコンピュータ読み取り可能媒体の例は、磁気または光学ディスク、フラッシュメモリ、不揮発性メモリを備えるＵＳＢデバイス、ネットワークストレージデバイス等を含む。コンピュータ読み取り可能媒体の例は、指令、使用した情報、および／または方法の期間中に生成された情報の保存に用いられ、コンピュータ読み取り可能媒体は、記述される例に従って、磁気または光学ディスク、フラッシュメモリ、ＵＳＢデバイスを有し、磁気または光学ディスク、フラッシュメモリ、ＵＳＢデバイスは、不揮発性メモリ、ネットワークストレージデバイス等に提供される。

ウェブサーバを用いた実施形態において、ウェブサーバは、ＨＴＴＰサーバ、ＦＴＰサーバ、ＣＧＩサーバ、データサーバ、Ｊａｖａサーバ、およびビジネスアプリケーションサーバを有する任意の種類のサーバ、または中層アプリケーションを実行する。サーバは、例えば、任意のプログラミング言語、例えば、Ｊａｖａ（登録商標）、Ｃ、Ｃ＃、またはＣ＋＋、または任意のスクリプト言語、例えば、Ｐｅｒｌ、ＰｙｔｈｏｎまたはＴＣＬ、およびそれらの組み合わせで書き込まれる１つ以上のスクリプト、またはプログラムとして実行される１つ以上のウェブアプリケーションを実行することにより、ユーザー装置からの要求に応答して、プログラムやスクリプトを実行することができる。サーバは、更に、データベースサーバを有し、開放市場による商用のソフトウェアに限定されない。

サーバシステムは、前述の様々なデータ保存、およびその他のメモリ、およびストレージ媒体を有する。これらは、様々な位置に存在し、例えば、ストレージ媒体が１つ以上のコンピュータにローカル接続される（および／または存在する）、またはネットワークにより、任意の、または全てのコンピュータから遠隔で連結される。一組の特定の実施形態において、情報は、当業者により熟知されるストレージエリアネットワーク（ＳＡＮ）中に存在する。同様に、コンピュータに起因する機能を実行するのに必要とされる任意のファイル、サーバ、またはその他のネットワーク装置は、必要に応じて、局部的、および／または遠隔で保存される。システムは、コンピュータ制御の装置を有し、このような装置は、それぞれ、１つのバスにより電気的に結合されるハードウェアコンポーネントを有し、コンポーネントは、例えば、少なくとも１つの中央処理ユニット（ＣＰＵ）、少なくとも１つの入力装置（例えば、マウス、キーボード、コントローラ、タッチセンサーディスプレイコンポーネント、またはキーパッド）、および少なくとも１つの出力装置（例えば、ディスプレイ装置、プリンター、またはスピーカー）を有する。このようなシステムは、更に、１つ以上のストレージデバイス、例えば、ディスクドライブ、光学ストレージデバイス、およびソリッドステートストレージデバイス（例えば、ランダムアクセスメモリ（ＲＡＭ）、またはリードオンリメモリ（ＲＯＭ））も含むことができ、除去可能な媒体装置、メモリカード、フラッシュカード等も含むことができる。

このような装置は、上述のように、コンピュータにより読み取り可能なストレージ媒体の読み取り機、通信装置（例えば、モデム、ネットワークカード（有線または無線）、赤外線コンピューティングデバイス）、およびワーキングメモリも含むことができる。コンピュータ可読ストレージ媒体読み取り機は、コンピュータ可読ストレージ媒体に接続される、またはコンピュータ可読ストレージ媒体を受け入れることができる。コンピュータ可読ストレージ媒体は、遠隔、局部、固定、および／または取り外し可能なストレージデバイスを表しており、一時的、および／または更に永久的に、コンピュータ可読情報を含有、保存、送信、および回収するストレージ媒体も表している。システムおよび各種デバイスは、更に、一般に、少なくとも１つのワーキングメモリ装置中に位置する複数のソフトウェアアプリケーション、モジュール、サービス、またはその他の素子を有し、その他の素子は、オペレーティングシステム、およびアプリケーションプログラム（例えば、クライアントアプリケーション、またはウェブブラウザ）を有する。注意すべきことは、前述の例に基づいて、様々に変化させることができることである。例えば、カスタマイズされたハードウェアを使用することもできる、および／または特定素子をハードウェア／ソフトウェア（ポータブルソフトウェア、例えば、アプレットを含む）、または両方で実施することができる。更に、その他のコンピューティングデバイス、例えば、ネットワーク入／出力装置への接続も使用される。

コード、またはコードの一部のストレージ媒体およびコンピュータ可読媒体は、従来の記述で用いられる任意の適当な媒体を含むことができる。この媒体は、例えば、これに限定されるものではないが、揮発性と不揮発性、取り外し可能と非取り外し可能媒体等のストレージ媒体およびコンピューティング媒体を含むことができ、ＲＡＭ、ＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュメモリ、またはその他のメモリ技術、ＣＤ-ＲＯＭ、デジタル多用途ディスク（ＤＶＤ）、またはその他の光学ストレージ、磁気カセット、磁気テープ、磁気ディスクストレージ、またはその他の磁気ストレージデバイス、または必要な情報を保存するのに用いられることができ、システムデバイスによりアクセスされることができるその他の任意の媒体を含む情報（例えば、コンピュータ可読指令、データ構造、プログラムモジュール、またはその他のデータ）を保存、および／または送信する任意の方法または技術で実現される。ここで提供される技術と教示に基づいて、当業者なら、本発明の各種態様を実施するその他の方法、および／または方法を理解することができる。

本発明では好ましい実施例を前述の通り開示したが、これらは決して本発明に限定するものではなく、当該技術を熟知する者なら誰でも、本発明の精神と領域を脱しない範囲内で各種の変動や潤色を加えることができ、従って本発明の保護範囲は、特許請求の範囲で指定した内容を基準とする。

１００Ａ例示的なシステム
１００Ｆサーバシステム
１０１ＰＷＭコントローラ
１０２電力段
１０２−１ドライバ
１０２−２ハイサイドＭＯＳＦＥＴ
１０２−３ローサイドＭＯＳＦＥＴ
１０３負荷
１０４電源ユニット（ＰＳＵ）
１０５プロセッサ
１０６ノースブリッジ（ＮＢ）ロジック
１０７ペリフェラルコンポーネントインターコネクト（ＰＣＩ）バス
１０８サウスブリッジ（ＳＢ）ロジック
１０９ストレージデバイス
１１０ＢＩＯＳ
１１１コントローラ
１１２メインメモリ（ＭＥＭ）
１１３冷却コンポーネンツ
１１４ＡＣ電源
１５０ＩＳＡスロット
１５１ＩＳＡスロット
１６０ＰＣＩｅスロット
１６１ＰＣＩｅスロット
１７０ＰＣＩスロット
１７１ＰＣＩスロット
２００Ａ、２００Ｂ例示的な方法
３００コンピューティングデバイス
３１５バス
３６１メモリ
３６２ＣＰＵ
３６３プロセッサ
３６８インターフェース
４００システム
４０２バス
４０４メモリ
４０６ＲＯＭ
４０８ＲＡＭ
４１０コントローラ
４１２ストレージデバイス
４１４ＭＯＤ１
４１６ＭＯＤ２
４１８ＭＯＤ３
４２０入力装置
４２２出力装置
４２４通信インターフェース
４２６センサ
４２８キャッシュ
４３０プロセッサ
４３２フラッシュメモリ
４３４ファームウェア
４３６ディスプレイ
５００コンピュータシステム
５０２チップセット
５０４ブリッジ
５０６ユーザーインターフェースコンポーネント
５０８通信インターフェース
５１０プロセッサ
５１２ファームウェア
５１４出力装置
５１６ストレージデバイス
５１８ＲＡＭ

Claims

変調コントローラおよび複数の電力段を含むサーバシステムの電源装置（ＰＳＤ）のセルフバーンインテストを可能にするために、コンピュータが実行する方法であって、
第１の信号を送信し、前記複数の電力段の特定の電力段をオン状態に切り替えるステップ、
少なくとも１つの第２の信号を送信し、前記複数の電力段の他の電力段をトライステートに切り替え、前記他の電力段は、前記特定の電力段が前記オン状態にある期間中に負荷として機能し、前記トライステートの期間中に電力の出力を停止するステップ、および
前記特定の電力段から出力電圧、出力電流、および温度のデータを収集するステップを含み、
前記電力段のそれぞれは、ドライバ、ハイサイドＭＯＳＦＥＴ、およびローサイドＭＯＳＦＥＴを含み、前記ハイサイドＭＯＳＦＥＴと前記ローサイドＭＯＳＦＥＴは、前記電力段それぞれの出力端子と接続されており、
前記電力段それぞれの前記出力端子と前記負荷の間にインダクタとキャパシタが接続されており、
前記他の電力段が前記トライステートの状態にある場合、前記他の電力段の前記ハイサイドＭＯＳＦＥＴはオフ状態である方法。
前記他の電力段の対応するローサイドＭＯＳＦＥＴは、前記特定の電力段が前記オン状態にある期間中に前記負荷として機能する請求項１に記載の方法。
前記複数の電力段のそれぞれは、電圧検出回路、電流検出回路、および温度センサを含み、前記出力電圧、前記出力電流、および前記温度のデータを収集するステップは、前記特定の電力段の前記電圧検出回路、前記電流検出回路、および温度センサから前記データを収集するステップを含む請求項１に記載の方法。
前記データが所定の基準に適合しないと判定するステップ、および
警報信号を発生し、前記ＰＳＤがセルフバーンインテストに失敗したことを示すステップを含む請求項３に記載の方法。
前記データが所定の基準を通過したかどうかを判定するステップ、
前記ＰＳＤの少なくとも１つの付加的な電力段がまだテストされるべきかどうかを判定するステップ、
第３の信号を送り、前記少なくとも１つの付加的な電力段の１つをオン状態に切り替えるステップ、および
少なくとも１つの第４の信号を送り、前記複数の電力段の残りの電力段を前記トライステートに切り替えるステップを含む請求項３に記載の方法。
変調コントローラおよび複数の電力段を含む電源装置（ＰＳＤ）のセルフバーンインテストを可能にするシステムであって、前記システムは、
前記ＰＳＤ、
プロセッサ、および
コンピュータにより読み込み可能であり、指令を記録する記憶媒体を備え、
前記プロセッサが前記指令を実行することによって、システムが処理する工程は、
第１の信号を送信し、前記複数の電力段の特定の電力段をオン状態に切り替えるステップ、
少なくとも１つの第２の信号を送信し、前記複数の電力段の他の電力段をトライステートに切り替え、前記他の電力段は、前記特定の電力段が前記オン状態にある期間中に負荷として機能し、前記トライステートの期間中に電力の出力を停止するステップ、および
前記特定の電力段から出力電圧、出力電流、および温度のデータを収集するステップを含み、
前記電力段のそれぞれは、ドライバ、ハイサイドＭＯＳＦＥＴ、およびローサイドＭＯＳＦＥＴを含み、前記ハイサイドＭＯＳＦＥＴと前記ローサイドＭＯＳＦＥＴは、前記電力段それぞれの出力端子と接続されており、
前記電力段それぞれの前記出力端子と前記負荷の間にインダクタとキャパシタが接続されており、
前記他の電力段が前記トライステートの状態にある場合、前記他の電力段の前記ハイサイドＭＯＳＦＥＴはオフ状態であるシステム。
前記複数の電力段のそれぞれは、電圧検出回路、電流検出回路、および温度センサを含み、前記出力電圧、前記出力電流、および前記温度のデータを収集するステップは、前記特定の電力段の前記電圧検出回路、前記電流検出回路、および温度センサから前記データを収集するステップを含む請求項６に記載のシステム。
前記工程は、
前記データが所定の基準に適合しないと判定するステップ、および
警報信号を発生し、前記ＰＳＤがセルフバーンインテストに失敗したことを示すステップを含む請求項７に記載のシステム。
前記工程は、
前記データが所定の基準を通過したかどうかを判定するステップ、
前記ＰＳＤの少なくとも１つの付加的な電力段がまだテストされるべきかどうかを判定するステップ、
第３の信号を送り、前記少なくとも１つの付加的な電力段の１つをオン状態に切り替えるステップ、および
少なくとも１つの第４の信号を送り、前記複数の電力段の残りの電力段を前記トライステートに切り替えるステップを含む請求項７に記載のシステム。
コンピュータにより読み取り可能であり、複数の指令を記録する記憶媒体であって、
プロセッサが前記指令を実行することによって、変調コントローラおよび複数の電力段を含む電源装置（ＰＳＤ）のセルフバーンインテストを可能にするシステムが処理する工程は、
第１の信号を送信し、前記複数の電力段の特定の電力段をオン状態に切り替えるステップ、
少なくとも１つの第２の信号を送信し、前記複数の電力段の他の電力段をトライステートに切り替え、前記他の電力段は、前記特定の電力段が前記オン状態にある期間中に負荷として機能し、前記トライステートの期間中に電力の出力を停止するステップ、および
前記特定の電力段から出力電圧、出力電流、および温度のデータを収集するステップ、
前記複数の電力段のそれぞれは、電圧検出回路、電流検出回路、および温度センサを含み、前記出力電圧、前記出力電流、および前記温度のデータを収集するステップは、前記特定の電力段の前記電圧検出回路、前記電流検出回路、および温度センサから前記データを収集するステップ、
前記データが所定の基準を通過したかどうかを判定するステップ、
前記ＰＳＤの少なくとも１つの付加的な電力段がまだテストされるべきかどうかを判定するステップ、
第３の信号を送り、前記少なくとも１つの付加的な電力段の１つをオン状態に切り替えるステップ、および
少なくとも１つの第４の信号を送り、前記複数の電力段の残りの電力段を前記トライステートに切り替えるステップを含み、
前記電力段のそれぞれは、ドライバ、ハイサイドＭＯＳＦＥＴ、およびローサイドＭＯＳＦＥＴを含み、前記ハイサイドＭＯＳＦＥＴと前記ローサイドＭＯＳＦＥＴは、前記電力段それぞれの出力端子と接続されており、
前記電力段それぞれの前記出力端子と前記負荷の間にインダクタとキャパシタが接続されており、
前記他の電力段が前記トライステートの状態にある場合、前記他の電力段の前記ハイサイドＭＯＳＦＥＴはオフ状態である記憶媒体。