JP2002186258A - 並列電源システム - Google Patents
並列電源システムInfo
- Publication number
- JP2002186258A JP2002186258A JP2000381151A JP2000381151A JP2002186258A JP 2002186258 A JP2002186258 A JP 2002186258A JP 2000381151 A JP2000381151 A JP 2000381151A JP 2000381151 A JP2000381151 A JP 2000381151A JP 2002186258 A JP2002186258 A JP 2002186258A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- circuit
- mos transistor
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/285—Single converters with a plurality of output stages connected in parallel
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J1/00—Circuit arrangements for dc mains or dc distribution networks
- H02J1/10—Parallel operation of dc sources
- H02J1/102—Parallel operation of dc sources being switching converters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
(57)【要約】
【課題】 複数の電源ユニットを並列接続して構成され
る並列電源システムにおいて、各電源ユニット内に設け
られる逆流阻止回路での電圧損を小さくし、かつ電源配
線の長さを含むシステム設計の自由度を確保しながら、
一部の電源ユニット内にて短絡故障が発生したときに、
負荷への供給電圧を大きく変動させることなく、他の電
源ユニットからの電源供給を安定に継続させる。 【解決手段】 電源ユニット内の出力経路に直列に介在
して常時オンのスイッチ回路を形成するＭＯＳトランジ
スタＭ４と、このＭＯＳトランジスタの電流出力側の電
圧が電流入力側の電圧よりも一定以上高くなったときに
動作してそのＭＯＳトランジスタを強制オフさせる電位
差応動回路を備えた逆流阻止回路４を設ける。
る並列電源システムにおいて、各電源ユニット内に設け
られる逆流阻止回路での電圧損を小さくし、かつ電源配
線の長さを含むシステム設計の自由度を確保しながら、
一部の電源ユニット内にて短絡故障が発生したときに、
負荷への供給電圧を大きく変動させることなく、他の電
源ユニットからの電源供給を安定に継続させる。 【解決手段】 電源ユニット内の出力経路に直列に介在
して常時オンのスイッチ回路を形成するＭＯＳトランジ
スタＭ４と、このＭＯＳトランジスタの電流出力側の電
圧が電流入力側の電圧よりも一定以上高くなったときに
動作してそのＭＯＳトランジスタを強制オフさせる電位
差応動回路を備えた逆流阻止回路４を設ける。
Description
【０００１】
【発明の属する技術分野】本発明は並列電源システム、
さらには、負荷への電源供給を複数の電源ユニットから
並列に行う電源システムに適用して有効な技術に関する
ものであって、たとえば、サーバシステムの動作電源に
利用して有効な技術に関するものである。
さらには、負荷への電源供給を複数の電源ユニットから
並列に行う電源システムに適用して有効な技術に関する
ものであって、たとえば、サーバシステムの動作電源に
利用して有効な技術に関するものである。
【０００２】
【従来の技術】たとえばサーバシステムのように常時稼
動していることが要求されるシステムでは、システムの
動作中断を避けるために信頼性の高い電源システムが必
要とされる。この電源システムの信頼性を単独の電源ユ
ニットで維持するには限界がある。そこで、複数の電源
ユニットを並列使用して、一部の電源ユニットが故障し
ても他の電源ユニットによってシステムすなわち負荷へ
の電源供給を継続できるようにした並列電源システムが
提案されている。
動していることが要求されるシステムでは、システムの
動作中断を避けるために信頼性の高い電源システムが必
要とされる。この電源システムの信頼性を単独の電源ユ
ニットで維持するには限界がある。そこで、複数の電源
ユニットを並列使用して、一部の電源ユニットが故障し
ても他の電源ユニットによってシステムすなわち負荷へ
の電源供給を継続できるようにした並列電源システムが
提案されている。
【０００３】図５は、その並列電源システムの構成例を
示す。
示す。
【０００４】同図に示す電源システムは、複数の電源ユ
ニット１Ａ，１Ｂの各出力端子から一つの共通負荷ＺＬ
に対して並列に電源を供給させることにより、たとえば
一つの電源ユニット１Ａが故障しても他の電源ユニット
１Ｂから負荷ＺＬへの電源供給を確保できるようにして
いる。このような並列構成をとることにより、電源供給
の信頼性を格段に高めることができる。また、単一また
は少ない品種の電源ユニットの組合わせで多種多様な電
源規模に対応することができる、電源ユニットの交換や
点検なども負荷ＺＬへの電源供給保ちながら行うことが
できる、といった利点が得られる。
ニット１Ａ，１Ｂの各出力端子から一つの共通負荷ＺＬ
に対して並列に電源を供給させることにより、たとえば
一つの電源ユニット１Ａが故障しても他の電源ユニット
１Ｂから負荷ＺＬへの電源供給を確保できるようにして
いる。このような並列構成をとることにより、電源供給
の信頼性を格段に高めることができる。また、単一また
は少ない品種の電源ユニットの組合わせで多種多様な電
源規模に対応することができる、電源ユニットの交換や
点検なども負荷ＺＬへの電源供給保ちながら行うことが
できる、といった利点が得られる。
【０００５】同図に示す電源ユニット１Ａ，１Ｂは、Ａ
Ｃ入力電源（AC100/200V:50/60Hz）から所定電圧Ｖoa，
Ｖobの直流電源出力を生成するスイッチング制御方式の
直流電源装置であって、電源の入力側と出力側が高周波
トランスＴの一次側と二次側とで絶縁隔離されるととも
に、そのトランスＴの二次側から一次側へのフィードバ
ック制御経路もフォトカプラＰｃによって絶縁隔離され
ている。
Ｃ入力電源（AC100/200V:50/60Hz）から所定電圧Ｖoa，
Ｖobの直流電源出力を生成するスイッチング制御方式の
直流電源装置であって、電源の入力側と出力側が高周波
トランスＴの一次側と二次側とで絶縁隔離されるととも
に、そのトランスＴの二次側から一次側へのフィードバ
ック制御経路もフォトカプラＰｃによって絶縁隔離され
ている。
【０００６】電源の入力側には、一次整流および平滑用
のブリッジ整流回路Ｄ１および容量素子Ｃ１、スイッチ
ング用パワーＭＯＳトランジスタＭ１、およびＰＷＭ制
御回路を含む一次側制御回路２などが設けられ、高周波
トランスＴの一次コイルに高周波パルス電流を通電す
る。
のブリッジ整流回路Ｄ１および容量素子Ｃ１、スイッチ
ング用パワーＭＯＳトランジスタＭ１、およびＰＷＭ制
御回路を含む一次側制御回路２などが設けられ、高周波
トランスＴの一次コイルに高周波パルス電流を通電す
る。
【０００７】電源の出力側には、同期整流回路を形成す
るＭＯＳトランジスタＭ２，Ｍ３、二次平滑用のインダ
クタンス素子ＬＣおよび容量素子ＣＬ、電流検出用抵抗
素子Ｒｓ、上記一次側制御回路２にフォトカプラＰｃを
介して連結（リンク）する二次側制御回路３、および逆
流阻止用ダイオードＤ２などが設けられ、高周波トラン
スＴの二次コイルに誘起される高周波起電力を整流およ
び平滑して出力端子に導出する。
るＭＯＳトランジスタＭ２，Ｍ３、二次平滑用のインダ
クタンス素子ＬＣおよび容量素子ＣＬ、電流検出用抵抗
素子Ｒｓ、上記一次側制御回路２にフォトカプラＰｃを
介して連結（リンク）する二次側制御回路３、および逆
流阻止用ダイオードＤ２などが設けられ、高周波トラン
スＴの二次コイルに誘起される高周波起電力を整流およ
び平滑して出力端子に導出する。
【０００８】上述した電源ユニット１Ａ，１Ｂでは二次
平滑用容量素子Ｃ２が短絡破損するという故障が予想さ
れる。このような故障がいずれか一つの電源ユニット１
Ａまたは１Ｂにて生じると、他の電源ユニット１Ｂまた
は１Ａの電源出力までも短絡されて、電源システム全体
がダウン（動作不能）状態になってしまう。これを回避
するために、各電源ユニット１Ａ，１Ｂ内にはそれぞ
れ、図に示すように、ユニット１Ａ，１Ｂ内の出力経路
にダイオードＤ２を直列に介在させている。そして、こ
のダイオードＤ２の逆流阻止動作により、一部の電源ユ
ニット１Ａが故障しても他の電源ユニット１Ｂによって
負荷ＺＬへの電源供給を継続させることができる高信頼
の並列電源システムが成り立っている。
平滑用容量素子Ｃ２が短絡破損するという故障が予想さ
れる。このような故障がいずれか一つの電源ユニット１
Ａまたは１Ｂにて生じると、他の電源ユニット１Ｂまた
は１Ａの電源出力までも短絡されて、電源システム全体
がダウン（動作不能）状態になってしまう。これを回避
するために、各電源ユニット１Ａ，１Ｂ内にはそれぞ
れ、図に示すように、ユニット１Ａ，１Ｂ内の出力経路
にダイオードＤ２を直列に介在させている。そして、こ
のダイオードＤ２の逆流阻止動作により、一部の電源ユ
ニット１Ａが故障しても他の電源ユニット１Ｂによって
負荷ＺＬへの電源供給を継続させることができる高信頼
の並列電源システムが成り立っている。
【０００９】
【発明が解決しようとする課題】しかしながら、上述し
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。
た技術には、次のような問題のあることが本発明者らに
よってあきらかとされた。
【００１０】すなわち、サーバなどの情報処理システム
の動作電源は動作の高速化および消費電力の低減化等を
はかるために、たとえば５Ｖから３Ｖといったように低
電圧化されている。つまり、電源の低電圧化および大電
流化が行なわれている。この場合、上述した並列電源シ
ステムでは、上記逆流阻止を行うダイオードＤ２の順方
向電圧降下（約０．５Ｖ）による電力損失が大きな問題
となる。そこで、本発明者は、図６に示すように、電圧
降下すなわち電圧損の小さいパワーＭＯＳトランジスタ
Ｍ４で上記逆流阻止を行うことを検討した。
の動作電源は動作の高速化および消費電力の低減化等を
はかるために、たとえば５Ｖから３Ｖといったように低
電圧化されている。つまり、電源の低電圧化および大電
流化が行なわれている。この場合、上述した並列電源シ
ステムでは、上記逆流阻止を行うダイオードＤ２の順方
向電圧降下（約０．５Ｖ）による電力損失が大きな問題
となる。そこで、本発明者は、図６に示すように、電圧
降下すなわち電圧損の小さいパワーＭＯＳトランジスタ
Ｍ４で上記逆流阻止を行うことを検討した。
【００１１】図６は本発明者による並列型電源システム
の検討例を示す。
の検討例を示す。
【００１２】同図に示すシステムでは、並列電源システ
ムを構成する電源ユニット１Ａ，１Ｂ内の出力経路にパ
ワーＭＯＳトランジスタＭ４を直列に介在させるととも
に、出力電流Ｉoa，Ｉobを電流検出用抵抗素子Ｒｓを介
してモニターし、ユニット１Ａ，１Ｂ内の出力経路に流
れる電流の方向が正常動作時に対して逆方向となったと
きに上記ＭＯＳトランジスタＭ４をオフ設定する制御を
行う。つまり、電流の検出に基づく電流応動によってＭ
ＯＳトランジスタＭ４をオン／オフ制御する。このＭＯ
ＳトランジスタＭ４のオン／オフ制御は二次側制御回路
３内にて行なわれ、その制御出力はゲート駆動回路３１
を介してＭＯＳトランジスタＭ４のゲートに与えられ
る。これにより、各電源ユニット１Ａ，１Ｂ内に電圧損
の小さな逆流阻止回路４’を形成して、電力効率の良い
並列電源システムを構成することができる。
ムを構成する電源ユニット１Ａ，１Ｂ内の出力経路にパ
ワーＭＯＳトランジスタＭ４を直列に介在させるととも
に、出力電流Ｉoa，Ｉobを電流検出用抵抗素子Ｒｓを介
してモニターし、ユニット１Ａ，１Ｂ内の出力経路に流
れる電流の方向が正常動作時に対して逆方向となったと
きに上記ＭＯＳトランジスタＭ４をオフ設定する制御を
行う。つまり、電流の検出に基づく電流応動によってＭ
ＯＳトランジスタＭ４をオン／オフ制御する。このＭＯ
ＳトランジスタＭ４のオン／オフ制御は二次側制御回路
３内にて行なわれ、その制御出力はゲート駆動回路３１
を介してＭＯＳトランジスタＭ４のゲートに与えられ
る。これにより、各電源ユニット１Ａ，１Ｂ内に電圧損
の小さな逆流阻止回路４’を形成して、電力効率の良い
並列電源システムを構成することができる。
【００１３】ところが、本発明者が知得したところによ
ると、図６に示した電源システムは、逆流阻止回路４’
による電圧損は小さくすることができるが、いずれかの
電源ユニットにてその逆流阻止回路４’が作動したとき
に、図７に示すように、負荷ＺＬに印加される電源電圧
ＶＬが過渡的に大きく変動してその負荷ＺＬの定格電圧
範囲を越えてしまうことがある、という問題を生じるこ
とが判明した。
ると、図６に示した電源システムは、逆流阻止回路４’
による電圧損は小さくすることができるが、いずれかの
電源ユニットにてその逆流阻止回路４’が作動したとき
に、図７に示すように、負荷ＺＬに印加される電源電圧
ＶＬが過渡的に大きく変動してその負荷ＺＬの定格電圧
範囲を越えてしまうことがある、という問題を生じるこ
とが判明した。
【００１４】すなわち、たとえば２つの電源ユニット１
Ａと１Ｂの一方のユニット１Ａにおいて二次平滑用容量
素子ＣＬが短絡故障した場合、理論的な期待では、その
ユニット１Ａからの出力電流Ｉoaは急速低下するが、他
方のユニット１Ｂからの出力電流Ｉobが増加することに
よって、負荷ＺＬへの供給電圧ＶＬが一定に維持される
はずであった。ところが、実際は、図７に示すように、
負荷ＺＬへの供給電圧ＶＬは一定せず、一方（１Ａ）の
出力電流Ｉoaの低下を他方の出力電流Ｉobの増大で補う
過程にて、負荷電圧ＶＬが大きく変動してしまうことが
判明した。さらに、その負荷電圧ＶＬの変動は、一方の
ユニット１Ａの出力電流Ｉoaが順方向から逆方向に転流
したときに、その負荷ＺＬまでの電源配線に分布する寄
生インダクタンスＬｓが関与して発生することが判明し
た。
Ａと１Ｂの一方のユニット１Ａにおいて二次平滑用容量
素子ＣＬが短絡故障した場合、理論的な期待では、その
ユニット１Ａからの出力電流Ｉoaは急速低下するが、他
方のユニット１Ｂからの出力電流Ｉobが増加することに
よって、負荷ＺＬへの供給電圧ＶＬが一定に維持される
はずであった。ところが、実際は、図７に示すように、
負荷ＺＬへの供給電圧ＶＬは一定せず、一方（１Ａ）の
出力電流Ｉoaの低下を他方の出力電流Ｉobの増大で補う
過程にて、負荷電圧ＶＬが大きく変動してしまうことが
判明した。さらに、その負荷電圧ＶＬの変動は、一方の
ユニット１Ａの出力電流Ｉoaが順方向から逆方向に転流
したときに、その負荷ＺＬまでの電源配線に分布する寄
生インダクタンスＬｓが関与して発生することが判明し
た。
【００１５】したがって、上記負荷電圧ＶＬの変動を抑
制するためには、上記寄生インダクタンスＬｓを極力減
らす必要がある。しかし、そのためには電源配線を極力
短くしなければならず、これを並列電源システムで実現
しようとすれば、システム設計の自由度が著しく損なわ
れしてしまうという別の問題が生じる。さらに、仮に、
電源配線を短くしたとしても、何等かの寄生インダクタ
ンスＬｓが介在するのことは避けられず、結局、上記問
題を電源配線の短縮によって根本的に解決することには
無理があった。
制するためには、上記寄生インダクタンスＬｓを極力減
らす必要がある。しかし、そのためには電源配線を極力
短くしなければならず、これを並列電源システムで実現
しようとすれば、システム設計の自由度が著しく損なわ
れしてしまうという別の問題が生じる。さらに、仮に、
電源配線を短くしたとしても、何等かの寄生インダクタ
ンスＬｓが介在するのことは避けられず、結局、上記問
題を電源配線の短縮によって根本的に解決することには
無理があった。
【００１６】本発明は以上のような背景および知得に基
づいてなされたもので、その目的は、複数の電源ユニッ
トを並列接続して構成される並列電源システムにおい
て、各電源ユニット内に設けられる逆流阻止回路での電
圧損を小さくし、かつ電源配線の長さを含むシステム設
計の自由度を確保しながら、一部の電源ユニット内にて
短絡故障が発生したときに、負荷への供給電圧を大きく
変動させることなく、他の電源ユニットからの電源供給
を安定に継続させることを可能にする、という技術を提
供することにある。
づいてなされたもので、その目的は、複数の電源ユニッ
トを並列接続して構成される並列電源システムにおい
て、各電源ユニット内に設けられる逆流阻止回路での電
圧損を小さくし、かつ電源配線の長さを含むシステム設
計の自由度を確保しながら、一部の電源ユニット内にて
短絡故障が発生したときに、負荷への供給電圧を大きく
変動させることなく、他の電源ユニットからの電源供給
を安定に継続させることを可能にする、という技術を提
供することにある。
【００１７】本発明の他の目的は、上述した並列電源シ
ステムに使用して好適な逆流阻止回路を提供することに
ある。
ステムに使用して好適な逆流阻止回路を提供することに
ある。
【００１８】本発明の前記ならびにそのほかの目的と特
徴は、本明細書の記述および添付図面からあきらかにな
るであろう。
徴は、本明細書の記述および添付図面からあきらかにな
るであろう。
【００１９】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００２０】本発明の第１の手段は、複数の電源ユニッ
トの各出力端子から負荷へ並列に電源を供給するととも
に、各電源ユニットにそれぞれ出力端子からの電流の逆
流を阻止する逆流阻止回路を設けた並列電源システムで
あって、上記逆流阻止回路は、電源ユニット内の出力経
路に直列に介在して負荷へ電源を供給するスイッチ回路
を形成するＭＯＳトランジスタと、このＭＯＳトランジ
スタの電流出力側の電位が電流入力側の電位よりも一定
以上大きくなったときに動作してそのＭＯＳトランジス
タを強制オフさせる電位差応動回路を備えたことを特徴
とする。
トの各出力端子から負荷へ並列に電源を供給するととも
に、各電源ユニットにそれぞれ出力端子からの電流の逆
流を阻止する逆流阻止回路を設けた並列電源システムで
あって、上記逆流阻止回路は、電源ユニット内の出力経
路に直列に介在して負荷へ電源を供給するスイッチ回路
を形成するＭＯＳトランジスタと、このＭＯＳトランジ
スタの電流出力側の電位が電流入力側の電位よりも一定
以上大きくなったときに動作してそのＭＯＳトランジス
タを強制オフさせる電位差応動回路を備えたことを特徴
とする。
【００２１】上記手段によれば、電源ユニット内にて短
絡故障が発生したときに、その故障ユニット内に逆流電
流が流れ込む前に逆流阻止回路を作動させることができ
るようになる。これにより、複数の電源ユニットを並列
接続して構成される並列電源システムにおいて、各電源
ユニット内に設けられる逆流阻止回路での電圧損を小さ
くし、かつ電源配線の長さを含むシステム設計の自由度
を確保しながら、一部の電源ユニット内にて短絡故障が
発生したときに、負荷への供給電圧を大きく変動させる
ことなく、他の電源ユニットからの電源供給を安定に継
続させることを可能にする、という目的が達成される。
絡故障が発生したときに、その故障ユニット内に逆流電
流が流れ込む前に逆流阻止回路を作動させることができ
るようになる。これにより、複数の電源ユニットを並列
接続して構成される並列電源システムにおいて、各電源
ユニット内に設けられる逆流阻止回路での電圧損を小さ
くし、かつ電源配線の長さを含むシステム設計の自由度
を確保しながら、一部の電源ユニット内にて短絡故障が
発生したときに、負荷への供給電圧を大きく変動させる
ことなく、他の電源ユニットからの電源供給を安定に継
続させることを可能にする、という目的が達成される。
【００２２】第２の手段は、第１の手段のシステムにお
いて、電源ユニット内の出力経路に流れる電流の方向が
動作時に対して逆方向となったときに前記ＭＯＳトラン
ジスタをオフ状態に制御する電流応動回路を備えたこと
を特徴とする。この手段により、出力端子からの電流の
逆流阻止状態は、電位差に応動する回路と電流に応動す
る回路とによって二重に形成され、これにより、故障ユ
ニットが正常ユニットに干渉することをさらに確実に回
避させることができる。
いて、電源ユニット内の出力経路に流れる電流の方向が
動作時に対して逆方向となったときに前記ＭＯＳトラン
ジスタをオフ状態に制御する電流応動回路を備えたこと
を特徴とする。この手段により、出力端子からの電流の
逆流阻止状態は、電位差に応動する回路と電流に応動す
る回路とによって二重に形成され、これにより、故障ユ
ニットが正常ユニットに干渉することをさらに確実に回
避させることができる。
【００２３】第３の手段は、第１または２の手段のシス
テムにおいて、前記電位差応動回路は、出力端子に現れ
る電位によってダイオードの順方向を介して容量素子を
充電させる充電回路と、この充電回路の充電電圧と前記
ＭＯＳトランジスタの電流入力側の電圧との差によって
オン駆動されて上記ＭＯＳトランジスタのゲート・ソー
ス間電圧をクランプ制御する制御用トランジスタによっ
て構成されていることを特徴とする。これにより、電源
ユニット内にて短絡故障が発生したときの動作応答が速
い逆流阻止回路を比較的簡単に構成することができる。
テムにおいて、前記電位差応動回路は、出力端子に現れ
る電位によってダイオードの順方向を介して容量素子を
充電させる充電回路と、この充電回路の充電電圧と前記
ＭＯＳトランジスタの電流入力側の電圧との差によって
オン駆動されて上記ＭＯＳトランジスタのゲート・ソー
ス間電圧をクランプ制御する制御用トランジスタによっ
て構成されていることを特徴とする。これにより、電源
ユニット内にて短絡故障が発生したときの動作応答が速
い逆流阻止回路を比較的簡単に構成することができる。
【００２４】第４の手段は、第３の手段のシステムにお
いて、前記制御用トランジスタがバイポーラトランジス
タであることを特徴とする。すなわち、第３の手段の逆
流阻止回路は、ｎｐｎまたはｐｎｐバイポーラトランジ
スタを用いて構成することができる。
いて、前記制御用トランジスタがバイポーラトランジス
タであることを特徴とする。すなわち、第３の手段の逆
流阻止回路は、ｎｐｎまたはｐｎｐバイポーラトランジ
スタを用いて構成することができる。
【００２５】第５の手段は、電流をオン／オフ制御する
スイッチ用ＭＯＳトランジスタと、このＭＯＳトランジ
スタの電流出力側に現れる電位によってダイオードの順
方向を介して容量素子に充電させる充電回路と、この充
電回路の充電電圧が上記ＭＯＳトランジスタの電流入力
側電圧よりも一定以上高くなったときにオン駆動されて
上記ＭＯＳトランジスタのゲート・ソース間電圧をオフ
レベルにする制御用トランジスタを備えた逆流阻止回路
を含むようにしたものである。この場合、前記逆流阻止
回路は独立のユニットとして構成することができ、さら
に、そのユニットはＩＣ（半導体集積回路）化が可能で
ある。このユニットを使用することで、複数の電源ユニ
ットを並列接続して構成される並列電源システムにおい
て、各電源ユニット内に設けられる逆流阻止回路での電
圧損を小さくし、かつ電源配線の長さを含むシステム設
計の自由度を確保しながら、一部の電源ユニット内にて
短絡故障が発生したときに、負荷への供給電圧を大きく
変動させることなく、他の電源ユニットからの電源供給
を安定に継続させることができる。
スイッチ用ＭＯＳトランジスタと、このＭＯＳトランジ
スタの電流出力側に現れる電位によってダイオードの順
方向を介して容量素子に充電させる充電回路と、この充
電回路の充電電圧が上記ＭＯＳトランジスタの電流入力
側電圧よりも一定以上高くなったときにオン駆動されて
上記ＭＯＳトランジスタのゲート・ソース間電圧をオフ
レベルにする制御用トランジスタを備えた逆流阻止回路
を含むようにしたものである。この場合、前記逆流阻止
回路は独立のユニットとして構成することができ、さら
に、そのユニットはＩＣ（半導体集積回路）化が可能で
ある。このユニットを使用することで、複数の電源ユニ
ットを並列接続して構成される並列電源システムにおい
て、各電源ユニット内に設けられる逆流阻止回路での電
圧損を小さくし、かつ電源配線の長さを含むシステム設
計の自由度を確保しながら、一部の電源ユニット内にて
短絡故障が発生したときに、負荷への供給電圧を大きく
変動させることなく、他の電源ユニットからの電源供給
を安定に継続させることができる。
【００２６】
【発明の実施の形態】以下、本発明の好適な実施態様を
図面を参照しながら説明する。
図面を参照しながら説明する。
【００２７】なお、図において、同一符号は同一あるい
は相当部分を示すものとする。
は相当部分を示すものとする。
【００２８】図１は本発明の技術が適用された並列電源
システムの一実施態様を示す。
システムの一実施態様を示す。
【００２９】同図に示す電源システムは、たとえばサー
バシステムなどの一つの共通負荷ＺＬに対して、複数の
電源ユニット１Ａ，１Ｂの各出力端子から並列に電源を
供給するとともに、各電源ユニット１Ａ，１Ｂにそれぞ
れ出力端子からの電流Ｉoa，Ｉobの逆流を阻止する逆流
阻止回路４を有する。
バシステムなどの一つの共通負荷ＺＬに対して、複数の
電源ユニット１Ａ，１Ｂの各出力端子から並列に電源を
供給するとともに、各電源ユニット１Ａ，１Ｂにそれぞ
れ出力端子からの電流Ｉoa，Ｉobの逆流を阻止する逆流
阻止回路４を有する。
【００３０】電源ユニット１Ａ，１Ｂは、ＡＣ入力電源
（AC100/200V:50/60Hz）から所定電圧Ｖoa，Ｖobの直流
電源出力を生成するスイッチング制御方式の直流電源装
置であって、電源の入力側と出力側が高周波トランスＴ
の一次側と二次側とで絶縁隔離されるとともに、そのト
ランスの二次側から一次側へのフィードバック制御経路
もフォトカプラＰｃによって絶縁隔離されている。
（AC100/200V:50/60Hz）から所定電圧Ｖoa，Ｖobの直流
電源出力を生成するスイッチング制御方式の直流電源装
置であって、電源の入力側と出力側が高周波トランスＴ
の一次側と二次側とで絶縁隔離されるとともに、そのト
ランスの二次側から一次側へのフィードバック制御経路
もフォトカプラＰｃによって絶縁隔離されている。
【００３１】電源の入力側には、一次整流および平滑用
のブリッジ整流回路Ｄ１および容量素子Ｃ１、スイッチ
ング用パワーＭＯＳトランジスタＭ１、およびＰＷＭ制
御回路を含む一次側制御回路２などが設けられ、高周波
トランスＴの一次コイルに高周波パルス電流を通電す
る。
のブリッジ整流回路Ｄ１および容量素子Ｃ１、スイッチ
ング用パワーＭＯＳトランジスタＭ１、およびＰＷＭ制
御回路を含む一次側制御回路２などが設けられ、高周波
トランスＴの一次コイルに高周波パルス電流を通電す
る。
【００３２】電源の出力側には、同期整流回路を形成す
るＭＯＳトランジスタＭ２，Ｍ３、二次平滑用のインダ
クタンス素子ＬＣおよび容量素子ＣＬ、電流検出用抵抗
素子Ｒｓ、上記一次側制御回路２にフォトカプラＰｃを
介して連結する二次側制御回路３などが設けられ、高周
波トランスＴの二次コイルに誘起される高周波起電力を
整流および平滑して直流電源を生成する。この直流電源
は電流検出用抵抗素子Ｒｓおよび逆流阻止回路４を経て
出力端子に導出される。
るＭＯＳトランジスタＭ２，Ｍ３、二次平滑用のインダ
クタンス素子ＬＣおよび容量素子ＣＬ、電流検出用抵抗
素子Ｒｓ、上記一次側制御回路２にフォトカプラＰｃを
介して連結する二次側制御回路３などが設けられ、高周
波トランスＴの二次コイルに誘起される高周波起電力を
整流および平滑して直流電源を生成する。この直流電源
は電流検出用抵抗素子Ｒｓおよび逆流阻止回路４を経て
出力端子に導出される。
【００３３】逆流阻止回路４は、ｎチャネルパワーＭＯ
ＳトランジスタＭ４、ｎｐｎバイポーラトランジスタＱ
１、ダイオードＤ３、容量素子Ｃ３、抵抗素子Ｒ１，Ｒ
２によって構成されている。ＭＯＳトランジスタＭ４は
二次平滑容量素子ＣＬと出力端子の間に直列に介在す
る。ダイオードＤ３と容量素子Ｃ３は充電回路を形成す
る。この充電回路は、出力端子側に現れる電圧をダイオ
ードＤ１の順方向を介して容量素子に充電させる。
ＳトランジスタＭ４、ｎｐｎバイポーラトランジスタＱ
１、ダイオードＤ３、容量素子Ｃ３、抵抗素子Ｒ１，Ｒ
２によって構成されている。ＭＯＳトランジスタＭ４は
二次平滑容量素子ＣＬと出力端子の間に直列に介在す
る。ダイオードＤ３と容量素子Ｃ３は充電回路を形成す
る。この充電回路は、出力端子側に現れる電圧をダイオ
ードＤ１の順方向を介して容量素子に充電させる。
【００３４】パワーＭＯＳトランジスタＭ４は、電源ユ
ニット１Ａ，１Ｂが正常動作する定常時において、二次
側制御回路３内のドライバ３１から抵抗素子Ｒ３を介し
て印加されるゲート電圧により、オン状態を保つ。二次
側制御回路３は、電流検出用抵抗素子Ｒｓに分圧される
電流検出電圧に基づいて、電源ユニット１Ａ，１Ｂの出
力経路に流れる電流の大きさおよびその方向を監視す
る。その電流の方向が正常動作時に対して逆方向になる
と、上記ゲート電圧の印加を停止する。つまり、電源ユ
ニット１，１Ｂ内の出力経路に流れる電流の方向が正常
動作時に対して逆方向となったときに上記ＭＯＳトラン
ジスタＭ４をオフ状態に制御する電流応動回路を形成す
る。
ニット１Ａ，１Ｂが正常動作する定常時において、二次
側制御回路３内のドライバ３１から抵抗素子Ｒ３を介し
て印加されるゲート電圧により、オン状態を保つ。二次
側制御回路３は、電流検出用抵抗素子Ｒｓに分圧される
電流検出電圧に基づいて、電源ユニット１Ａ，１Ｂの出
力経路に流れる電流の大きさおよびその方向を監視す
る。その電流の方向が正常動作時に対して逆方向になる
と、上記ゲート電圧の印加を停止する。つまり、電源ユ
ニット１，１Ｂ内の出力経路に流れる電流の方向が正常
動作時に対して逆方向となったときに上記ＭＯＳトラン
ジスタＭ４をオフ状態に制御する電流応動回路を形成す
る。
【００３５】ｎｐｎバイポーラトランジスタＱ１は、そ
のコレクタとエミッタが上記ＭＯＳトランジスタＭ４の
ゲート・ソース間に並列に接続されるとともに、そのベ
ースが抵抗素子Ｒ１を介して上記容量素子Ｃ３の充電側
電極に接続されている。また、ベースとエミッタ間には
抵抗素子Ｒ２が並列接続されている。このトランジスタ
Ｑ１は、出力端子側からダイオードＤ３を介して充電さ
れる容量素子Ｃ３の充電電圧が、二次平滑容量素子ＣＬ
の充電電圧よりも一定以上高くなったときに、その電位
差によってベース電流が流れ、オン駆動される。このオ
ン駆動によってＭＯＳトランジスタＭ４のゲート・ソー
ス間電圧がオフレベルまでクランプ制御される。
のコレクタとエミッタが上記ＭＯＳトランジスタＭ４の
ゲート・ソース間に並列に接続されるとともに、そのベ
ースが抵抗素子Ｒ１を介して上記容量素子Ｃ３の充電側
電極に接続されている。また、ベースとエミッタ間には
抵抗素子Ｒ２が並列接続されている。このトランジスタ
Ｑ１は、出力端子側からダイオードＤ３を介して充電さ
れる容量素子Ｃ３の充電電圧が、二次平滑容量素子ＣＬ
の充電電圧よりも一定以上高くなったときに、その電位
差によってベース電流が流れ、オン駆動される。このオ
ン駆動によってＭＯＳトランジスタＭ４のゲート・ソー
ス間電圧がオフレベルまでクランプ制御される。
【００３６】つまり、バイポーラトランジスタＱ１、ダ
イオードＤ３、容量素子Ｃ３、および抵抗素子Ｒ１，Ｒ
２は、電源ユニット１Ａ，１Ｂ内の出力経路に常時オン
のスイッチ回路として直列に介在するＭＯＳトランジス
タＭ４の電流出力側電圧が電流入力側電圧よりも一定以
上高くなったときに動作してそのＭＯＳトランジスタを
強制オフさせる電位差応動回路を形成する。この電位差
応動回路は、電流応動回路を有する二次側制御回路３か
ら独立して動作し、その動作しきい値は、ダイオードＤ
１の順方向電圧、バイポーラトランジスタＱ１のベース
・エミッタ間電圧、および抵抗素子Ｒ１，Ｒ２の各抵抗
値などによって設定される。
イオードＤ３、容量素子Ｃ３、および抵抗素子Ｒ１，Ｒ
２は、電源ユニット１Ａ，１Ｂ内の出力経路に常時オン
のスイッチ回路として直列に介在するＭＯＳトランジス
タＭ４の電流出力側電圧が電流入力側電圧よりも一定以
上高くなったときに動作してそのＭＯＳトランジスタを
強制オフさせる電位差応動回路を形成する。この電位差
応動回路は、電流応動回路を有する二次側制御回路３か
ら独立して動作し、その動作しきい値は、ダイオードＤ
１の順方向電圧、バイポーラトランジスタＱ１のベース
・エミッタ間電圧、および抵抗素子Ｒ１，Ｒ２の各抵抗
値などによって設定される。
【００３７】図２は、図１に示したシステムの要部にお
ける動作波形チャートを示す。
ける動作波形チャートを示す。
【００３８】図１および図２において、各電源ユニット
１Ａ，１Ｂがそれぞれに正常動作しているときは、各ユ
ニット１Ａ，１Ｂの出力端子からほぼ等量の出力電流Ｉ
oa，Ｉobが負荷ＺＬに供給される。
１Ａ，１Ｂがそれぞれに正常動作しているときは、各ユ
ニット１Ａ，１Ｂの出力端子からほぼ等量の出力電流Ｉ
oa，Ｉobが負荷ＺＬに供給される。
【００３９】ここで、一方の電源ユニット１Ａ内にて二
次平滑容量素子ＣＬが短絡する故障が発生すると、これ
によってバイポーラトランジスタＱ１のエミッタ電位が
急低下する。他方、そのバイポーラトランジスタＱ１の
ベースには、その短絡故障の発生直前までダイオードＤ
３を介して充電されていた容量素子Ｃ３の充電電圧が印
加されている。したがって、バイポーラトランジスタＱ
１は、二次平滑容量素子ＣＬの短絡からほとんど時間を
経ることなく、容量素子Ｃ３からベース電流の供給を受
けてオン駆動され、ＭＯＳトランジスタＭ４のゲート・
ソース間電圧をオフレベルまでクランプ制御する。
次平滑容量素子ＣＬが短絡する故障が発生すると、これ
によってバイポーラトランジスタＱ１のエミッタ電位が
急低下する。他方、そのバイポーラトランジスタＱ１の
ベースには、その短絡故障の発生直前までダイオードＤ
３を介して充電されていた容量素子Ｃ３の充電電圧が印
加されている。したがって、バイポーラトランジスタＱ
１は、二次平滑容量素子ＣＬの短絡からほとんど時間を
経ることなく、容量素子Ｃ３からベース電流の供給を受
けてオン駆動され、ＭＯＳトランジスタＭ４のゲート・
ソース間電圧をオフレベルまでクランプ制御する。
【００４０】上述のように、図１に示したシステムで
は、電源ユニット１Ａ内にて短絡故障が発生したとき
に、その故障ユニット１Ａ内に逆流電流（図中の波線曲
線）が流れ込む前に逆流阻止回路４を作動させて、負荷
電圧ＶＬの過渡変動をもたらす転流（出力電流の極性反
転）を回避することができる。これにより、各電源ユニ
ット１Ａ，１Ｂ内に設けられる逆流阻止回路４での電圧
損を小さくし、かつ電源配線の長さを含むシステム設計
の自由度を確保しながら、一部の電源ユニット１Ａまた
は１Ｂ内にて短絡故障が発生したときに、負荷ＺＬへの
供給電圧ＶＬを大きく変動させることなく、他の電源ユ
ニット１Ｂまたは１Ａからの電源供給を安定に継続させ
ることができる。
は、電源ユニット１Ａ内にて短絡故障が発生したとき
に、その故障ユニット１Ａ内に逆流電流（図中の波線曲
線）が流れ込む前に逆流阻止回路４を作動させて、負荷
電圧ＶＬの過渡変動をもたらす転流（出力電流の極性反
転）を回避することができる。これにより、各電源ユニ
ット１Ａ，１Ｂ内に設けられる逆流阻止回路４での電圧
損を小さくし、かつ電源配線の長さを含むシステム設計
の自由度を確保しながら、一部の電源ユニット１Ａまた
は１Ｂ内にて短絡故障が発生したときに、負荷ＺＬへの
供給電圧ＶＬを大きく変動させることなく、他の電源ユ
ニット１Ｂまたは１Ａからの電源供給を安定に継続させ
ることができる。
【００４１】図３は上記逆流阻止回路４をＩＣユニット
化した実施例を示す。
化した実施例を示す。
【００４２】上述した逆流阻止回路４は、同図に示すよ
うに、外部端子として、電流入力端子４１、電流出力端
子４２、制御端子４３、および共通端子（基準電位）４
４を持つＩＣ（半導体集積回路）としてユニット化する
ことができる。
うに、外部端子として、電流入力端子４１、電流出力端
子４２、制御端子４３、および共通端子（基準電位）４
４を持つＩＣ（半導体集積回路）としてユニット化する
ことができる。
【００４３】図４は上記逆流阻止回路４の別の実施例を
示す。
示す。
【００４４】この実施例では、ＭＯＳトランジスＭ４の
ゲート・ソース間電圧をｐｎｐバイポーラトランジスタ
Ｑ１でクランプ制御する。この場合、ＭＯＳトランジス
タＭ４は電流入力側（容量素子ＣＬ側）がドレイン、電
流出力側（出力端子側）がソースとなるように接続され
ている。ｐｎｐバイポーラトランジスタＱ１のコレクタ
はＭＯＳトランジスタＭ４のゲートに、エミッタはダイ
オードＤ３を介して充電される容量素子Ｃ３の充電側
に、ベースは抵抗素子Ｒ１を介して上記ＭＯＳトランジ
スタＭ４のドレインに、それぞれ接続されている。そし
て、二次平滑容量素子ＣＬが短絡破損してＭＯＳトラン
ジスタＭ４の電流入力側電圧が急低下すると、バイポー
ラトランジスタＱ１がオン動作してＭＯＳトランジスタ
Ｍ４のゲート・ソース間電圧をオフレベルまでクランプ
制御する。
ゲート・ソース間電圧をｐｎｐバイポーラトランジスタ
Ｑ１でクランプ制御する。この場合、ＭＯＳトランジス
タＭ４は電流入力側（容量素子ＣＬ側）がドレイン、電
流出力側（出力端子側）がソースとなるように接続され
ている。ｐｎｐバイポーラトランジスタＱ１のコレクタ
はＭＯＳトランジスタＭ４のゲートに、エミッタはダイ
オードＤ３を介して充電される容量素子Ｃ３の充電側
に、ベースは抵抗素子Ｒ１を介して上記ＭＯＳトランジ
スタＭ４のドレインに、それぞれ接続されている。そし
て、二次平滑容量素子ＣＬが短絡破損してＭＯＳトラン
ジスタＭ４の電流入力側電圧が急低下すると、バイポー
ラトランジスタＱ１がオン動作してＭＯＳトランジスタ
Ｍ４のゲート・ソース間電圧をオフレベルまでクランプ
制御する。
【００４５】以上、本発明者によってなされた発明を実
施態様にもとづき具体的に説明したが、本発明は上記実
施態様に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。た
とえば、逆流阻止回路４のＭＯＳトランジスタＭ４のゲ
ート・ソース間電圧をクランプ制御する電位差応動回路
はＭＯＳトランジスタを用いて構成してもよい。
施態様にもとづき具体的に説明したが、本発明は上記実
施態様に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。た
とえば、逆流阻止回路４のＭＯＳトランジスタＭ４のゲ
ート・ソース間電圧をクランプ制御する電位差応動回路
はＭＯＳトランジスタを用いて構成してもよい。
【００４６】以上の説明では主として、本発明者によっ
てなされた発明をその背景となった利用分野である並列
電源システムに適用した場合について説明したが、それ
に限定されるものではなく、たとえば太陽電池などの複
数の電源セルを並列運転させて必要な電源容量を確保す
る並列加算型の電源システムにも適用できる。
てなされた発明をその背景となった利用分野である並列
電源システムに適用した場合について説明したが、それ
に限定されるものではなく、たとえば太陽電池などの複
数の電源セルを並列運転させて必要な電源容量を確保す
る並列加算型の電源システムにも適用できる。
【００４７】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００４８】すなわち、電源ユニット内にて短絡故障が
発生したときに、その故障ユニット内に逆流電流が流れ
込む前に逆流阻止回路を作動させることにより、複数の
電源ユニットを並列接続して構成される並列電源システ
ムにおいて、各電源ユニット内に設けられる逆流阻止回
路での電圧損を小さくし、かつ電源配線の長さを含むシ
ステム設計の自由度を確保しながら、一部の電源ユニッ
ト内にて短絡故障が発生したときに、負荷への供給電圧
を大きく変動させることなく、他の電源ユニットからの
電源供給を安定に継続させることができるようになる、
という効果が得られる。
発生したときに、その故障ユニット内に逆流電流が流れ
込む前に逆流阻止回路を作動させることにより、複数の
電源ユニットを並列接続して構成される並列電源システ
ムにおいて、各電源ユニット内に設けられる逆流阻止回
路での電圧損を小さくし、かつ電源配線の長さを含むシ
ステム設計の自由度を確保しながら、一部の電源ユニッ
ト内にて短絡故障が発生したときに、負荷への供給電圧
を大きく変動させることなく、他の電源ユニットからの
電源供給を安定に継続させることができるようになる、
という効果が得られる。
【図１】本発明による並列電源システムの実施例を示す
回路図である。
回路図である。
【図２】本発明によるシステムの動作例を示す波形チャ
ートである。
ートである。
【図３】本発明のシステムで使用する逆流阻止回路をＩ
Ｃ化する場合の実施例を示す回路図である。
Ｃ化する場合の実施例を示す回路図である。
【図４】本発明のシステムで使用する逆流阻止回路の別
の実施例を示す回路図である。
の実施例を示す回路図である。
【図５】従来の並列電源システムの構成例を示す回路図
である。
である。
【図６】本発明に先立って検討された並列電源システム
の回路図である。
の回路図である。
【図７】図６に示したシステムの要部における動作波形
チャートである。
チャートである。
１Ａ，１Ｂ 電源ユニット ２ 一次側制御回路 ３ 二次側制御回路 ４’ 逆流阻止回路（従来） ４ 逆流阻止回路（本発明） Ｐｃ フォトカプラ Ｃ１ 一次平滑用容量素子 Ｃ３ 容量素子 ＣＬ 二次平滑用容量素子 Ｄ１ 一次整流用ブリッジ整流回路 Ｄ２ 逆流阻止用ダイオード Ｄ３ ダイオード ＬＣ 二次平滑用インダクタンス素子 Ｌｓ 寄生インダクタンス Ｍ１ スイッチング用パワーＭＯＳトランジスタ Ｍ２ ＭＯＳトランジスタ（同期整流回路） Ｍ３ ＭＯＳトランジスタ（同期整流回路） Ｍ４ 逆流阻止用のパワーＭＯＳトランジスタ Ｉoa 電源ユニット１Ａの出力電流 Ｉob 電源ユニット１Ｂの出力電流 Ｑ１ 制御用トランジスタ Ｒ１，Ｒ２ 抵抗素子 Ｒ３ 抵抗素子 Ｒｓ 電流検出用抵抗 Ｖoa 電源ユニット１Ａの出力電圧 Ｖob 電源ユニット１Ｂの出力電圧 ＶＬ 負荷ＺＬへの供給電圧 Ｔ 高周波トランス ＺＬ 電源システムの負荷（たとえばサーバシステム）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 徳永 紀一 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 濱荻 昌弘 神奈川県足柄上郡中井町境781番地 日立 コンピュータ機器株式会社内 Ｆターム(参考） 5H730 AA14 AS01 BB23 BB82 CC01 DD04 EE02 EE08 EE10 EE14 FD01 FD31 FF19 FG05
Claims (5)
- 【請求項１】 複数の電源ユニットの各出力端子から負
荷へ並列に電源を供給するとともに、各電源ユニットに
それぞれ出力端子からの電流の逆流を阻止する逆流阻止
回路を設けた並列電源システムであって、上記逆流阻止
回路は、電源ユニット内の出力経路に直列に介在して負
荷へ電源を供給するスイッチ回路を形成するＭＯＳトラ
ンジスタと、このＭＯＳトランジスタの電流出力側の電
位が電流入力側の電位よりも一定以上大きくなったとき
に動作してそのＭＯＳトランジスタをオフさせる電位差
応動回路を備えたことを特徴とする並列電源システム。 - 【請求項２】 請求項１のシステムにおいて、電源ユニ
ット内の出力経路に流れる電流の方向が動作時に対して
逆方向となったときに前記ＭＯＳトランジスタをオフ状
態に制御する電流応動回路を備えたことを特徴とする並
列電源システム。 - 【請求項３】 請求項１または２のシステムにおいて、
前記電位差応動回路は、出力端子に現れる電位によって
ダイオードの順方向を介して容量素子を充電させる充電
回路と、この充電回路の充電電圧と前記ＭＯＳトランジ
スタの電流入力側の電圧との差によってオン駆動されて
上記ＭＯＳトランジスタのゲート・ソース間電圧をクラ
ンプ制御する制御用トランジスタによって構成されてい
ることを特徴とする並列電源システム。 - 【請求項４】 請求項３のシステムにおいて、前記電圧
制御用トランジスタがバイポーラトランジスタであるこ
とを特徴とする並列電源システム。 - 【請求項５】 電流をオン／オフ制御するスイッチ用Ｍ
ＯＳトランジスタと、このＭＯＳトランジスタの電流出
力側に現れる電位によってダイオードの順方向を介して
容量素子に充電させる充電回路と、この充電回路の充電
電圧が上記ＭＯＳトランジスタの電流入力側電圧よりも
一定以上高くなったときにオン駆動されて上記ＭＯＳト
ランジスタのゲート・ソース間電圧をオフレベルにする
制御用トランジスタを備えた逆流阻止回路とを含むこと
を特徴とする半導体集積回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000381151A JP2002186258A (ja) | 2000-12-15 | 2000-12-15 | 並列電源システム |
| US10/003,233 US6738270B2 (en) | 2000-12-15 | 2001-12-06 | Parallel power source system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000381151A JP2002186258A (ja) | 2000-12-15 | 2000-12-15 | 並列電源システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002186258A true JP2002186258A (ja) | 2002-06-28 |
Family
ID=18849217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000381151A Pending JP2002186258A (ja) | 2000-12-15 | 2000-12-15 | 並列電源システム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6738270B2 (ja) |
| JP (1) | JP2002186258A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009148131A (ja) * | 2007-12-18 | 2009-07-02 | Shindengen Electric Mfg Co Ltd | 同期整流コンバータ |
| JP2013192421A (ja) * | 2012-03-15 | 2013-09-26 | Oki Electric Ind Co Ltd | 同期整流電源装置 |
| JP2016059255A (ja) * | 2014-09-05 | 2016-04-21 | ローム株式会社 | 絶縁同期整流型ｄｃ／ｄｃコンバータおよびその同期整流コントローラ、それを用いた電源装置、電源アダプタおよび電子機器 |
| JP2018205297A (ja) * | 2017-05-31 | 2018-12-27 | 廣達電腦股▲ふん▼有限公司 | 電圧レギュレータセルフバーンインテストのための方法、システム、及び記憶媒体 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10214190B4 (de) * | 2002-03-28 | 2011-06-30 | Minebea Co., Ltd. | Stromversorgung mit mehreren parallel geschalteten Schaltnetzteilen |
| US7196892B2 (en) * | 2002-04-10 | 2007-03-27 | Caelin Gabriel | Method and apparatus for isolating RFI, EMI, and noise transients in power supply circuits |
| US7367193B1 (en) | 2003-07-23 | 2008-05-06 | Hamilton Sundstrand Corporation | Auxiliary power unit control method and system |
| WO2006044934A2 (en) * | 2004-10-20 | 2006-04-27 | Ballard Power Systems Corporation | Power system method and apparatus |
| JP4841155B2 (ja) * | 2005-03-31 | 2011-12-21 | 日本電気株式会社 | マルチ入力電源回路およびその電源切換方法 |
| US7719809B2 (en) * | 2006-09-12 | 2010-05-18 | Hewlett-Packard Development Company, L.P. | Method and apparatus for distributing electrical power |
| JP2008178226A (ja) * | 2007-01-18 | 2008-07-31 | Fujitsu Ltd | 電源装置および負荷装置への電源電圧の供給方法 |
| US20080309160A1 (en) * | 2007-06-14 | 2008-12-18 | Hewlett-Packard Development Company, L. P. | Modular blade enclosure power subsystem disign |
| DE102008016862C5 (de) * | 2008-04-02 | 2019-12-19 | Blach Verwaltungs Gmbh & Co. Kg | Extruder |
| US8112184B2 (en) * | 2009-03-06 | 2012-02-07 | Hamilton Sundstrand Corporation | Auxiliary power unit with dual use of speed signals |
| RU2598080C2 (ru) | 2012-06-27 | 2016-09-20 | Адб Бвба | Модульный регулятор постоянного тока |
| CN105262344A (zh) * | 2015-11-14 | 2016-01-20 | 武汉华海通用电气有限公司 | 一种可扩展的远距离电能传输变频装置 |
| CN108964430B (zh) * | 2017-05-25 | 2022-01-28 | 中兴通讯股份有限公司 | 开关电源的放电方法和装置 |
| AU2017440157B2 (en) | 2017-11-15 | 2020-12-10 | Mitsubishi Electric Corporation | Power conversion device |
| CN113555947A (zh) * | 2021-06-29 | 2021-10-26 | 通号城市轨道交通技术有限公司 | 冗余电源的并联电路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2833460B2 (ja) * | 1993-12-27 | 1998-12-09 | 株式会社日立製作所 | 電源システム |
| JPH1169814A (ja) * | 1997-08-14 | 1999-03-09 | Toshiba Corp | 電源装置およびその並列運転制御回路 |
| TW513834B (en) * | 2001-03-30 | 2002-12-11 | Delta Electronics Inc | Failure protection device of parallel type power supply |
-
2000
- 2000-12-15 JP JP2000381151A patent/JP2002186258A/ja active Pending
-
2001
- 2001-12-06 US US10/003,233 patent/US6738270B2/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009148131A (ja) * | 2007-12-18 | 2009-07-02 | Shindengen Electric Mfg Co Ltd | 同期整流コンバータ |
| JP2013192421A (ja) * | 2012-03-15 | 2013-09-26 | Oki Electric Ind Co Ltd | 同期整流電源装置 |
| JP2016059255A (ja) * | 2014-09-05 | 2016-04-21 | ローム株式会社 | 絶縁同期整流型ｄｃ／ｄｃコンバータおよびその同期整流コントローラ、それを用いた電源装置、電源アダプタおよび電子機器 |
| JP2018205297A (ja) * | 2017-05-31 | 2018-12-27 | 廣達電腦股▲ふん▼有限公司 | 電圧レギュレータセルフバーンインテストのための方法、システム、及び記憶媒体 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020074862A1 (en) | 2002-06-20 |
| US6738270B2 (en) | 2004-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10608525B2 (en) | Method and apparatus for implementing a power converter input terminal voltage discharge circuit | |
| JP2002186258A (ja) | 並列電源システム | |
| JP3446654B2 (ja) | スイッチング電源装置 | |
| JP6979981B2 (ja) | スイッチング電源装置 | |
| CN102111070A (zh) | 待机电流减少的调节器过电压保护电路 | |
| TW201125250A (en) | Power supply and the control method for controlling the same and power supply system incorporating such power supplies | |
| JP5228886B2 (ja) | スナバ回路 | |
| JP2010035387A (ja) | 電圧形駆動素子のゲート駆動装置 | |
| US9800159B2 (en) | Buck converter having self-driven BJT synchronous rectifier | |
| JP2009533899A (ja) | ブーストラップ・ダイオードエミュレーターを備えるブーストラップコンデンサの充電を最適化する回路 | |
| TW201926877A (zh) | 開關電源控制系統 | |
| WO2015064206A1 (ja) | 半導体装置 | |
| US10355612B2 (en) | Flyback power converter circuit and secondary side controller circuit thereof | |
| WO2020183702A1 (ja) | 半導体デバイスのための電圧バランス回路 | |
| JP6137723B1 (ja) | 電圧非降下型電源回路及びその応用回路 | |
| JP2018093638A (ja) | 保護回路、及びモータユニット | |
| US7781911B2 (en) | Power supply circuit having power assigning elements between output branches | |
| JP2018046736A (ja) | 絶縁ゲート型半導体素子駆動装置及び絶縁ゲート型半導体素子駆動システム | |
| KR101145551B1 (ko) | 동기식 정류기 | |
| JP2007116873A (ja) | 電源装置 | |
| JP2004519190A (ja) | スイッチング電源 | |
| JP3512746B2 (ja) | 電源回路及び電源装置 | |
| JP4917960B2 (ja) | 電源監視回路 | |
| JP4401593B2 (ja) | レベルシフト回路 | |
| US8054659B2 (en) | Power supply with reduced switching losses by blocking a feedback comparator's control signal |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070427 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070730 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071210 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100527 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100728 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100803 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101207 |