JP6599047B2

JP6599047B2 - 端末検出装置

Info

Publication number: JP6599047B2
Application number: JP2019512927A
Authority: JP
Inventors: 崇桑原; 慶洋明星; 洋板倉
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2017-05-01
Filing date: 2017-05-01
Publication date: 2019-10-30
Anticipated expiration: 2037-05-01
Also published as: WO2018203372A1; JPWO2018203372A1

Description

本発明は、多点接続のネットワークに接続される端末に対し、反射応答波形により接続端末の数や伝送路の状態を監視する端末検出装置に関する。

多数の電子機器が接続され、大容量の通信を行う近年のネットワークでは、セキュリティ強化の要求が高まってきている。ネットワークに接続される電子機器には、規格に準拠しない端末や悪意を持ってセキュリティ情報を転送させる不正端末の接続が問題となっている。こうした状況において、ネットワーク通信を実行する前に、ケーブルなどの伝送路の状態を監視する機能が求められている。

メタル線ケーブルを伝送路に用いたネットワークで多数の端末が接続される多点接続のシステムにおいて、伝送路に接続されている端末の有無を監視する方法として、ＴＤＲ（ＴｉｍｅＤｏｍａｉｎＲｅｆｌｅｃｔｏｍｅｔｒｙ）の手法が知られている。ＴＤＲは試験信号としてステップ信号を伝送路に印加し、伝送路からの反射波形を観測することにより伝送路の状態を監視する手法である。ＴＤＲを用いることにより、伝送路の特性インピーダンスや伝送路の状態（短絡や断線などの異常）を監視できるのに加えて、伝送路に接続されている端末数や接続位置などの情報も取得することが可能である。

従来、このようなＴＤＲの手法を、例えば、ＩＣパッケージや半田付けの内部状態を検査する検査装置に適用した例があった（例えば、特許文献１参照）。

特開平０９−６１４８６号公報

上記従来の検査装置では、検査のための印加信号はパルス発生装置やファンクションジェネレータにより実施するが、検査対象の位置分解能を高く保つためには、印加信号としては、例えば波長が５０ｐｓｅｃ以下といった非常に高速なパルス信号が必要である。従って、伝送路からの反射波形をサンプリングするためのＡＤ変換器のサンプリングクロックとして高い周波数を必要とし、その結果、装置としてコスト高となる課題があった。

この発明は、かかる問題を解決するためになされたもので、低コスト化を図ることのできる端末検出装置を得ることを目的とする。

この発明に係る端末検出装置は、与えられたクロック信号に応じた試験信号を、端末が接続された伝送路に出力する試験信号出力回路と、試験信号の伝送路からの反射信号をサンプリングクロック信号によりサンプリングするＡＤ変換器と、ＡＤ変換器のサンプリング結果から端末位置に相当する波形変化を検出する制御回路とを備えた端末検出装置において、伝送路に接続される端末は、ＡＤ変換器におけるサンプリングクロック信号のサンプリング周期に対応した設定間隔の整数倍で伝送路に配置され、制御回路は、端末の位置に相当する波形変化の検出信号に基づく端末の間隔時間を、端末の間の距離により除した値により、単位長さあたりに伝搬する伝送路遅延時間を算出する遅延算出部と、遅延算出部により算出された伝送路遅延時間に応じてクロック周波数を制御する周波数制御部とを備え、試験信号出力回路は周波数制御部により制御されたクロック周波数のクロック信号に応じて試験信号を出力し、ＡＤ変換器は周波数制御部により制御されたクロック周波数のサンプリングクロック信号によりサンプリングするようにしたものである。
ものである。

この発明に係る端末検出装置は、伝送路に接続される端末の配置を、ＡＤ変換器のサンプリング周期に対応した設定間隔でかつ伝送路に等間隔としたものである。これにより、ＡＤ変換器のサンプリングクロックとして高い周波数を必要とせず、装置としての低コスト化を図ることができる。

この発明の実施の形態１の端末検出装置の構成図である。この発明の実施の形態１の端末検出装置における制御回路のハードウェア構成図である。この発明の実施の形態１の端末検出装置のタイミング制御部の動作を示すフローチャートである。この発明の実施の形態１の端末検出装置の信号処理部の動作を示すフローチャートである。この発明の実施の形態１の端末検出装置のＡＤ変換器に入力される波形とサンプリングクロックと伝送路との関係を示す説明図である。この発明の実施の形態１の端末検出装置の遅延算出部における遅延時間算出と周波数制御部におけるクロック制御の動作を示すフローチャートである。この発明の実施の形態１の端末検出装置のサンプリングクロックの微調整処理を示すフローチャートである。この発明の実施の形態２の端末検出装置の構成図である。この発明の実施の形態３の端末検出装置の構成図である。この発明の実施の形態３の端末検出装置における伝送路の状態と各部の波形との関係を示す説明図である。この発明の実施の形態３の端末検出装置におけるヒステリシス比較器の動作を示す説明図である。

以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面に従って説明する。
実施の形態１．
図１は、本実施の形態による端末検出装置と伝送路との関係を示す構成図である。図示のように、ネットワークは、通信ケーブル等を用いた伝送路２に、端末検出装置１と複数の端末３が多点接続されている構成である。端末検出装置１は、伝送路２上に接続されている端末３の数や位置をＴＤＲの手法をベースにして検出する装置である。

端末検出装置１は、ＡＤ変換器１１、試験信号出力回路１２、制御回路１３、メモリ１４、クロック回路１５を備える。ＡＤ変換器１１は、制御回路１３を介して与えられるクロックに従って、伝送路２に出力された試験信号の反射信号をアナログ信号からデジタル信号に変換する回路である。試験信号出力回路１２は、制御回路１３から出力されるステップ信号に基づいて、ＴＤＲのための試験信号を伝送路２に出力する回路である。制御回路１３は、試験信号出力回路１２へのステップ信号の供給を行うと共に、ＡＤ変換器１１からの反射信号に基づいて、伝送路２に接続されている端末３の位置に相当する波形変化を検出する回路である。この制御回路１３は、信号処理部１３１、遅延算出部１３２、周波数制御部１３３、タイミング制御部１３４、ステップ信号出力部１３５、閾値設定部１３６、監視部１３７を備える。

信号処理部１３１は、ＡＤ変換器１１からの反射信号を観測し、その観測波形にディップがあるか否かにより端末３の伝送路２上の接続位置を判定する処理部である。遅延算出部１３２は、信号処理部１３１のディップ発生時間間隔を観測して伝送路２の遅延時間を算出する処理部である。周波数制御部１３３は、遅延算出部１３２で算出した遅延時間に応じてクロック回路１５から出力されるクロック信号の周波数を制御する処理部である。タイミング制御部１３４は、クロック回路１５からのクロック信号をＡＤ変換器１１とステップ信号出力部１３５に対して同期信号として出力する処理部である。ステップ信号出力部１３５は、試験信号としてのステップ信号を出力する処理部である。このステップ信号出力部１３５におけるステップ信号の印加タイミングは、タイミング制御部１３４によってＡＤ変換器１１のサンプリング動作と同期が取られている。閾値設定部１３６は、信号処理部１３１におけるディップの判定を行うための閾値を設定する処理部である。監視部１３７は、ＴＤＲの手法により、伝送路２に接続される端末３の接続位置を監視するための処理部である。

メモリ１４は、信号処理部１３１が処理するデータを保持するための記憶部である。クロック回路１５は、周波数制御部１３３の制御信号に基づいてクロックを発生する回路であり、発生周波数を可変とする例えばＰＬＬ（ＰｈａｓｅＬｏｃｋｅｄＬｏｏｐ）などで構成されている。

伝送路２には多数の端末３を接続することが可能であるが、伝送路２における端末３の位置は等間隔であり、かつ、ＡＤ変換器１１におけるサンプリングクロックの周期に対応した間隔で設定されている。

図２は、制御回路１３のハードウェア構成図である。
制御回路１３は、プロセッサ１３０１、メモリ１３０２、バス１３０３からなる。プロセッサ１３０１は、信号処理部１３１〜監視部１３７に対応したプログラムを実行することで、これら機能部を実現するためのＣＰＵ等からなるプロセッサである。メモリ１３０２は、プロセッサ１３０１によるプログラム実行時のプログラムを保持すると共にプロセッサ１３０１の作業領域を構成する記憶部である。バス１３０３は、制御回路１３とＡＤ変換器１１や試験信号出力回路１２といった外部の処理部とを通信接続するための通信路である。

次に、実施の形態１の端末検出装置の動作について説明する。
端末検出装置１は、ＴＤＲの手法を用いて伝送路２に接続されている端末を監視する。制御回路１３では、試験信号としてのステップ信号を内部に備えたステップ信号出力部１３５からステップ信号を出力する。このステップ信号に基づいて試験信号出力回路１２は試験信号を発生し、伝送路２に印加する。
なお、ステップ信号出力部１３５におけるステップ信号の出力タイミングは、制御回路１３に備えたタイミング制御部１３４にて、ＡＤ変換器１１のサンプリング動作と同期が取られている。タイミング制御部１３４の動作を図３のフローチャートに示す。図３に示す通り、タイミング制御部１３４では、クロック回路１５から信号がタイミング制御部１３４に入力される（ステップＳＴ１０１）と、入力された信号を基にＡＤ変換器１１とステップ信号出力部１３５の二つへ同期信号を出力する（ステップＳＴ１０２）。

試験信号出力回路１２から伝送路２に対して印加された試験信号の反射波は、ＡＤ変換器１１で観測され、信号処理部１３１を介して観測データがメモリ１４に格納される。信号処理部１３１の動作フローチャートを図４に示す。
信号処理部１３１は、先ず、ＴＤＲを実行する前に予め閾値設定部１３６にて端末有無を判定するために設定された閾値を取得する（ステップＳＴ２０１）。なお、閾値は電圧値でも良いが、例えば伝送路２を構成するケーブルの観測電圧値からの変化量（例えば割合やパーセント、差分の電圧量）で設定しても良く、要は基準となる値からの変化量を示せれば良い。次に、信号処理部１３１は、ステップ信号出力部１３５からＴＤＲ観測のための試験信号を伝送路２に印加した出力時刻を取得する（ステップＳＴ２０２）。

試験信号の反射応答の波形はＡＤ変換器１１にて観測され、信号処理部１３１はこの反射応答の観測波形データを取得する（ステップＳＴ２０３）。信号処理部１３１は、この観測波形データを一旦制御回路１３内のメモリ１３０２に格納する（ステップＳＴ２０４）。なお、観測波形データをメモリ１４に格納するようにしてもよい。

次に、信号処理部１３１は、ステップＳＴ２０３で得た観測波形データの波形にディップがあるかどうかを、ステップＳＴ２０１で取得した閾値を基に判別する（ステップＳＴ２０５）。一般に、伝送路２に端末３が接続されると、接続箇所のインピーダンスが低下するため、観測波形の往復遅延時間に相当する位置にディップ（下向きピーク）が生じる。信号処理部１３１は、観測波形にディップがあると判定した場合（ステップＳＴ２０５−ＹＥＳ）は、ディップの発生時刻のケーブル地点をメモリ１３０２に格納する（ステップＳＴ２０６）。一方、観測波形にディップが無い場合（ステップＳＴ２０５−ＮＯ）、端末３に相当するディップが検出できない、として、処理を終了する。このように、信号処理部１３１において予め設定されている閾値以下のディップ(下向きピーク)が観測された場合、端末３の接続箇所に相当するディップとして認識する。監視部１３７は、このような信号処理部１３１で観測されたディップの有無と発生箇所のデータに基づいて、接続されている端末３の数と位置を監視する。

図５は、ＡＤ変換器１１に入力される波形とサンプリングクロックと伝送路２との関係を示したものである。多数の端末３が接続可能な伝送路２に対し、一例として２台の端末３と１台の不正端末４が接続された場合を示している。観測波形では、２台の端末３の接続場所に対応した時間位置において、それぞれディップ（下向きピーク）が生じている。
ここで、伝送路２における端末３の接続位置は等間隔で、かつ、その間隔はＡＤ変換器１１におけるサンプリングクロックの１周期に対応した距離と同一となる様に構成されている（図中の観測波形の丸印の位置）。これにより、図５において、端末３が検出される位置はサンプリングクロックの１周期に対応した間隔の整数倍となる。従って、ＡＤ変換器１１がサンプリングするタイミングで、必ず、端末３に起因するディップ（下向きピーク）が最大の振幅となり、検出精度を向上することができる。

また、監視部１３７は、伝送路２における正常状態の端末３の接続数と接続位置をネットワーク情報として保持するよう構成され、このネットワーク情報と比較することで不正端末４の検出を行う。すなわち、図５における不正端末４の位置の観測波形に示すように、本来は存在しない位置でディップが存在することで正常な状態ではないことが検出できる。ここで、実線で示す観測波形が正常状態であり、破線で示す観測波形が不正端末４が接続されている状態の観測波形である。本来、不正端末４が接続されている位置は実線で示すようにディップが存在しないはずであるが、破線で示すようにディップが存在している。また、明確なディップが検出できない場合でも、正常状態の電圧より観測波形の電圧の低下しているポイントがあることから正常状態では無い、と判断することができる。

さらに、２台の端末間の距離とサンプリングクロックが既知であるとすれば、遅延算出部１３２にて求める伝送路２の遅延時間（伝搬遅延時間）は下式（１）より算出できる。
図６は、遅延算出部１３２における遅延時間算出と、周波数制御部１３３におけるクロック制御の動作を示すフローチャートである。
遅延算出部１３２では、先ず、端末３間の距離情報を取得する（ステップＳＴ３０１）。なお、遅延算出部１３２は端末３間の距離の情報を予め保持しているものとする。一方、ステップ信号出力部１３５によってＴＤＲのためのステップ波を発生し（ステップＳＴ３０２）、ＡＤ変換器１１にて測定対象物からの反射信号を観測し（ステップＳＴ３０３）、その観測波形データをメモリ１３０２に格納する（ステップＳＴ３０４）。次に得られた観測波形データから、信号処理部１３１によって、端末３間のディップ発生の時間間隔を観測する（ステップＳＴ３０５）。次に、遅延算出部１３２は、ステップＳＴ３０１で得られた端末間の距離情報とステップＳＴ３０５で得られたディップ発生時間間隔から、ディップ発生時間間隔÷端末間距離÷２の計算を行うことで伝送路遅延時間を算出する（ステップＳＴ３０６）。遅延算出部１３２は、この伝送路遅延時間をメモリ１４に保存する（ステップＳＴ３０７）。

ここで、伝送路遅延とは、単位長さあたりに伝搬する時間、ｓ／ｍの単位で表される。
伝送路遅延（ｓ／ｍ）＝ディップ間隔時間÷距離（ｍ）÷２（１）
また、端末検出装置１と端末３の距離が既知であれば、遅延算出部１３２にて、端末検出装置１と端末３間の伝送路遅延は（２）式より求めることができる。
伝送路遅延（ｓ／ｍ）
＝ステップ波印加から初めのディップ発生までの時間÷距離（ｍ）÷２
（２）

図５にて、仮にサンプリングクロックが１００ＭＳｐｓ（クロック間隔１０ｎｓ）とした場合、２台の端末３間の距離が４ｍと既知であれば、ディップ間隔が４サンプル＝４０ｎｓなので、式（１）より伝送路遅延＝４０ｎｓ÷４ｍ÷２＝５ｎｓ／ｍと求めることができる。

これにより、周波数制御部１３３は、遅延算出部１３２で算出した伝送路遅延時間に基づいてクロック回路１５の周波数ｆを制御する（ステップＳＴ３０８）。

次に、周波数制御部１３３によるサンプリングクロックの微調整処理について説明する。すなわち、このサンプリングクロックの微調整処理とは、観測波形の中でできるだけ大きなディップが得られるサンプリングクロックの周波数ｆを求めるための処理である。図７は、サンプリングクロックの微調整処理を示すフローチャートである。
先ず、クロック回路１５は、周波数制御部１３３から指定された周波数でクロック信号を発生する（ステップＳＴ４０１）。これにより、タイミング制御部１３４からの同期信号に基づき、ステップ信号出力部１３５がＴＤＲのためのステップ波を発生する（ステップＳＴ４０２）。ＡＤ変換器１１は測定対象物からの反射信号を観測し（ステップＳＴ４０３）、信号処理部１３１は、その観測波形データをメモリ１３０２に格納する（ステップＳＴ４０４）。また、信号処理部１３１は、得られた観測波形でディップを認識したかを判定する（ステップＳＴ４０５）。

信号処理部１３１がディップを認識した場合（ステップＳＴ４０５−ＹＥＳ）、周波数制御部１３３は、Δｆ分の調整（−Δｆ〜＋Δｆ）を行ったかを判定し（ステップＳＴ４０６）、Δｆ分の調整が終了していない場合（ステップＳＴ４０６−ＮＯ）は、Δｆ分の調整を行い（ステップＳＴ４０７）、ステップＳＴ４０２に戻る。なお、周波数制御部１３３は微調整処理中、ディップの値とその時点のΔｆの値を保持しているものとする。また、ステップＳＴ４０５において、ディップを認識しなかった場合（ステップＳＴ４０５−ＮＯ）もステップＳＴ４０７に移行し、周波数制御部１３３は、サンプリングクロックのΔｆ分の調整を行う。ステップＳＴ４０６において、Δｆ分の調整が全て行われた場合（ステップＳＴ４０６−ＹＥＳ）、周波数制御部１３３は、最大のディップが得られるΔｆの値を取得し（ステップＳＴ４０８）、その値をメモリ１４またはメモリ１３０２に保存して（ステップＳＴ４０９）、周波数の微調整処理を終了する。また、周波数制御部１３３は求めたΔｆを含めてクロック回路１５から出力されるクロック信号の周波数を制御する。
このようにして、サンプリングクロックの微調整を行うことができるため、伝送路２を構成するケーブルの遅延特性に変化があっても、端末の検出精度を高く保つことができる。

以上説明したように、実施の形態１の端末検出装置によれば、与えられたクロック信号に応じた試験信号を、端末が接続された伝送路に出力する試験信号出力回路と、試験信号の伝送路からの反射信号をサンプリングするＡＤ変換器と、ＡＤ変換器のサンプリング結果から端末位置に相当する波形変化を検出する制御回路とを備え、伝送路に接続される端末は、ＡＤ変換器のサンプリング周期に対応した設定間隔で伝送路に等間隔に配置されているようにしたので、ＡＤ変換器のサンプリングクロックは端末の接続間隔に対応した周波数に設計できるため、高速なＡＤ変換器が不要となり、部品の低コスト化、ひいては装置としての低コスト化を図ることができる

また、実施の形態１の端末検出装置によれば、制御回路は、端末位置に相当する波形変化の検出信号から伝送路の遅延時間を算出する遅延算出部と、遅延時間に応じてクロック周波数を制御する周波数制御部とを備え、試験信号出力回路はクロック周波数のクロック信号に応じて試験信号を出力するようにしたので、伝送路の遅延時間に応じてクロック信号の周波数を制御でき、その結果、伝送路に接続される端末の位置を正確に求めることができる。

実施の形態２．
実施の形態２は、伝送路２が位置する環境の温度変化があった場合にサンプリング周期の調整を行うようにしたものである。
図８は実施の形態２の端末検出装置の構成図である。実施の形態２の端末検出装置１ａは、ＡＤ変換器１１、試験信号出力回路１２、制御回路１３ａ、メモリ１４、クロック回路１５、温度センサ１６を備えている。温度センサ１６は、端末検出装置１ａにおける伝送路２に近接した位置に設けられ、伝送路２が位置する環境の温度を検出するセンサである。なお、ここでは、端末検出装置１ａと伝送路２とが同じ環境下であるとして温度センサ１６を端末検出装置１ａに設けているが、伝送路２が位置する環境の温度を計測することができるならばどこに設けても良い。

制御回路１３ａにおける遅延算出部１３２ａは、温度センサ１６で検出された値と予め定めた基準値との差が設定値以上あった場合、すなわち基準値からの温度変化が設定値以上あった場合に遅延時間の算出処理を行うよう構成されている。なお、基準値は、例えば前回の遅延時間算出時の値であるが、他の値であっても良く、適宜選択が可能である。図８におけるその他の構成は図１に示した実施の形態１の構成と同様であるため、対応する部分に同一符号を付してその説明を省略する。

実施の形態２において、伝送路２が位置する環境の温度変化があった場合にサンプリング周期の調整を行うようにする理由は次の通りである。
一般に、伝送路２の遅延時間はケーブルの絶縁材質の誘電率で決まるが、この誘電率は温度により変化する場合がある。誘電率が周囲温度により変化すると、ケーブルの伝送路遅延時間が変化し、例えば図５に示した端末３の接続位置に対応したサンプリングタイミングがずれる。これにより端末３の検出精度が劣化するという問題が生じる。劣化とは例えば、サンプリングタイミングがずれることにより、ディップの谷の変化量が小さくなることを意味する。このタイミングずれが大きくなり、ディップの無い部分にてサンプリングタイミングが来てしまうと、ディップを見つけられない、つまり端末３を認識できないことになる。
この問題を解決するため、実施の形態２では、端末検出装置１ａとして温度センサ１６を備え、温度センサ１６による温度監視により、周囲温度に変化が生じた場合は、遅延算出部１３２ａにて基準端末のディップを再確認し、周波数制御部１３３を介してクロック周波数を変更して最適なサンプリング周期の調整を実行する。これ以外の動作は実施の形態１と同様であるため、ここでの説明は省略する。

以上説明したように、実施の形態２の端末検出装置によれば、伝送路が位置する環境の温度を測定する温度センサを備え、遅延算出部と周波数制御部は、温度センサで、基準値からの温度変化が設定値以上あった場合に遅延時間の算出動作と周波数制御動作を行うようにしたので、実施の形態１の効果に加えて、温度変化といったケーブルの遅延特性の変化が発生し易いタイミングで確実にサンプリング周期の調整を行うことができる。

実施の形態３．
実施の形態３は、インパルス性雑音が発生した直後のタイミングに同期して試験信号を出力するようにしたものである。
図９は実施の形態３の端末検出装置の構成図である。実施の形態３の端末検出装置１ｂは、ＡＤ変換器１１、試験信号出力回路１２、制御回路１３ｂ、メモリ１４、クロック回路１５、ヒステリシス比較器１７を備えている。ヒステリシス比較器１７は、伝送路２上で発生するインパルス性雑音を検出する回路である。また、制御回路１３ｂは、信号処理部１３１〜監視部１３７に加えて、インパルス性雑音検出部１３８を備えている。ここで、信号処理部１３１〜監視部１３７の基本的な構成は実施の形態１と同様であるが、ステップ信号出力部１３５ａが、インパルス性雑音検出部１３８の検出結果に基づいて、インパルス性雑音が発生した直後のタイミングに同期してステップ波を出力するよう構成されている。インパルス性雑音検出部１３８は、ヒステリシス比較器１７の検出結果を監視し、ヒステリシス比較器１７がインパルス性雑音を検出したことをステップ信号出力部１３５ａに通知するよう構成されている。その他の構成については、実施の形態１の構成と同様であるため、対応する部分に同一符号を付してその説明を省略する。

次に、実施の形態３の端末検出装置の動作について説明する。
先ず、伝送路２にはランダム（ガウス雑音）雑音に加えて、インパルス性雑音が定期的に生じているものとする。図１０は、実施の形態３の動作を説明するための伝送路２の状態と各部の波形との関係を示す説明図である。
図１０において、ＴＤＲ観測波形に示すように、ランダム（ガウス）雑音１０１と共に、インパルス性雑音１０２が定期的に発生している。図中、Ｔｎはインパルス性雑音の周期である。このようなインパルス性雑音をヒステリシス比較器１７によって検出する。
図１１は、ヒステリシス比較器１７の動作を示す説明図である。ヒステリシス比較器１７は、検知電圧の異なる２つの閾値（第１の閾値と第２の閾値）を持つ比較器であり、ランダム雑音１０１の様な小振幅の雑音は検知せず、その一方で、振幅の大きいインパルス性雑音１０２のみを検知する。そして、ヒステリシス比較器１７は、第１の閾値より高い入力信号を検知すると、高電位の電圧値を出力し、第２の閾値より低い入力信号を検知すると、低電位の電圧値を出力する。

ヒステリシス比較器１７による検出結果は、制御回路１３ｂのインパルス性雑音検出部１３８に通知され、これによりインパルス性雑音検出部１３８が、インパルス性雑音の発生タイミングを検知する。さらに、ステップ信号出力部１３５ａは、インパルス性雑音の発生直後のタイミングに同期してステップ信号を出力する（図１０参照）。
インパルス性雑音は、ネットワークシステムの周囲に設置されたスイッチング機器の動作に起因して発生する雑音であるため、発生周期が一定であるという特徴を有する。このため、インパルス性雑音１０２を検波した直後にＴＤＲ観測を開始すれば、インパルス性雑音１０２が発生しない期間にＴＤＲを実施し、検出精度の劣化を防止することができる。すなわち、インパルス性雑音の発生周期Ｔｎの期間は、雑音の影響を受けないため、この期間にＴＤＲ観測を実施することで、検出精度の劣化を防止することができる。

以上説明したように、実施の形態３の端末検出装置によれば、伝送路で発生するインパルス性雑音を検出するヒステリシス比較器を備え、試験信号出力回路は、ヒステリシス比較器がインパルス性雑音を検出した直後のタイミングに同期して試験信号を出力するようにしたので、実施の形態１の効果に加えて、伝送路でインパルス性雑音が発生するような場合でも検出精度の劣化を防止することができる。

なお、本願発明はその発明の範囲内において、実施の形態の任意の構成要素の変形、もしくは実施の形態の任意の構成要素の省略が可能である。

以上のように、この発明に係る端末検出装置は、反射応答波形により接続端末の数や伝送路の状態を監視する構成に関するものであり、ネットワーク監視装置に用いるのに適している。

１，１ａ，１ｂ端末検出装置、２伝送路、３端末、４不正端末、１１ＡＤ変換器、１２試験信号出力回路、１３，１３ａ，１３ｂ制御回路、１４メモリ、１５クロック回路、１６温度センサ、１７ヒステリシス比較器。

Claims

与えられたクロック信号に応じた試験信号を、端末が接続された伝送路に出力する試験信号出力回路と、
前記試験信号の前記伝送路からの反射信号をサンプリングクロック信号によりサンプリングするＡＤ変換器と、
前記ＡＤ変換器のサンプリング結果から端末位置に相当する波形変化を検出する制御回路とを備えた端末検出装置において、
前記伝送路に接続される前記端末は、前記ＡＤ変換器におけるサンプリングクロック信号のサンプリング周期に対応した設定間隔の整数倍で前記伝送路に配置され、
前記制御回路は、
前記端末の位置に相当する波形変化の検出信号に基づく２つの端末の間隔時間を、前記２つの端末の間の距離により除した値により、単位長さあたりに伝搬する伝送路遅延時間を算出する遅延算出部と、
前記遅延算出部により算出された伝送路遅延時間に応じてクロック周波数を制御する周波数制御部とを備え、
前記試験信号出力回路は前記周波数制御部により制御されたクロック周波数のクロック信号に応じて試験信号を出力し、
前記ＡＤ変換器は前記周波数制御部により制御されたクロック周波数のサンプリングクロック信号によりサンプリングすることを特徴とする端末検出装置。
与えられたクロック信号に応じた試験信号を、端末が接続された伝送路に出力する試験信号出力回路と、
前記試験信号の前記伝送路からの反射信号をサンプリングクロック信号によりサンプリングするＡＤ変換器と、
前記ＡＤ変換器のサンプリング結果から端末位置に相当する波形変化を検出する制御回路とを備えた端末検出装置において、
前記伝送路に接続される前記端末は、前記ＡＤ変換器におけるサンプリングクロック信号のサンプリング周期に対応した設定間隔の整数倍で前記伝送路に配置され、
前記制御回路は、
前記端末の位置に相当する波形変化の検出信号に基づき前記試験信号出力回路の試験信号の印加から初めの前記端末の位置に相当する波形変化の検出信号を検出するまでの時間を、前記端末検出装置から前記端末の間の距離により除した値により、単位長さあたりに伝搬する伝送路遅延時間を算出する遅延算出部と、
前記遅延算出部により算出された伝送路遅延時間に応じてクロック周波数を制御する周波数制御部とを備え、
前記試験信号出力回路は前記周波数制御部により制御されたクロック周波数のクロック信号に応じて試験信号を出力し、
前記ＡＤ変換器は前記周波数制御部により制御されたクロック周波数のサンプリングクロック信号によりサンプリングすることを特徴とする端末検出装置。
前記伝送路が位置する環境の温度を測定する温度センサを備え、
前記遅延算出部と前記周波数制御部は、前記温度センサで、基準値からの温度変化が設定値以上あった場合に前記遅延時間の算出動作と前記周波数制御動作を行うことを特徴とする請求項１又は請求項２に記載の端末検出装置。
与えられたクロック信号に応じた試験信号を、端末が接続された伝送路に出力する試験信号出力回路と、
前記試験信号の前記伝送路からの反射信号をサンプリングするＡＤ変換器と、
前記ＡＤ変換器のサンプリング結果から端末位置に相当する波形変化を検出する制御回路とを備え、
前記伝送路に接続される前記端末は、前記ＡＤ変換器のサンプリング周期に対応した設定間隔で前記伝送路に等間隔に配置され、
前記伝送路で発生するインパルス性雑音を検出するヒステリシス比較器をさらに備え、
前記試験信号出力回路は、前記ヒステリシス比較器が前記インパルス性雑音を検出した直後のタイミングに同期して試験信号を出力することを特徴とする端末検出装置。