JP6592804B2 - 新暗号規格（ａｅｓ）向けの柔軟なアーキテクチャおよび命令 - Google Patents

新暗号規格（ａｅｓ）向けの柔軟なアーキテクチャおよび命令 Download PDF

Info

Publication number
JP6592804B2
JP6592804B2 JP2017001149A JP2017001149A JP6592804B2 JP 6592804 B2 JP6592804 B2 JP 6592804B2 JP 2017001149 A JP2017001149 A JP 2017001149A JP 2017001149 A JP2017001149 A JP 2017001149A JP 6592804 B2 JP6592804 B2 JP 6592804B2
Authority
JP
Japan
Prior art keywords
aes
round
instruction set
instruction
purpose processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017001149A
Other languages
English (en)
Other versions
JP2017083879A (ja
Inventor
ゲロン、シェイ
フェガリ、ワジ、ケー．
ゴーパル、ヴィノード
ラグナンダン、マカラム
ディクソン、マーティン、ジー．
チェヌパティ、スリニヴァス
クーナヴィス、マイケル、イー．
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2017083879A publication Critical patent/JP2017083879A/ja
Application granted granted Critical
Publication of JP6592804B2 publication Critical patent/JP6592804B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
    • H04L9/0631—Substitution permutation network [SPN], i.e. cipher composed of a number of stages or rounds each involving linear and nonlinear transformations, e.g. AES algorithms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0862—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0875—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with dedicated cache, e.g. instruction or stack
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/602—Providing cryptographic facilities or services
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/062—Securing storage systems
    • G06F3/0623—Securing storage systems in relation to content
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0662—Virtualisation aspects
    • G06F3/0665—Virtualisation aspects at area level, e.g. provisioning of virtual or logical volumes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0689—Disk arrays, e.g. RAID, JBOD
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G06F9/30047—Prefetch instructions; cache control instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/3017—Runtime instruction translation, e.g. macros
    • G06F9/30178—Runtime instruction translation, e.g. macros of compressed or encrypted instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3802—Instruction prefetching
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3818—Decoding for concurrent execution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
    • G06F9/3887—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled by a single instruction for multiple data lanes [SIMD]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
    • G06F9/3893—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled in tandem, e.g. multiplier-accumulator
    • G06F9/3895—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled in tandem, e.g. multiplier-accumulator for complex operations, e.g. multidimensional or interleaved address generators, macros
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0816—Key establishment, i.e. cryptographic processes or cryptographic protocols whereby a shared secret becomes available to two or more parties, for subsequent use
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1052—Security improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/40—Specific encoding of data in memory or cache
    • G06F2212/402—Encrypted data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/45—Caching of specific data in cache memory
    • G06F2212/452—Instruction code
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/45—Caching of specific data in cache memory
    • G06F2212/454—Vector or matrix data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60—Details of cache memory
    • G06F2212/602—Details relating to cache prefetching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/24—Key scheduling, i.e. generating round keys or sub-keys for block encryption

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Human Computer Interaction (AREA)
  • Mathematical Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Storage Device Security (AREA)
  • Executing Machine-Instructions (AREA)

Description

本開示は、暗号化アルゴリズムに係り、特に、新暗号規格（ＡＥＳ）アルゴリズムに係る。
暗号学はアルゴリズムに依存するツールであり、情報保護における要諦である。アルゴリズムは、複雑な数学的アルゴリズムであり、ビット列がその要諦である。暗号システムには、秘密鍵システムと公開鍵システムという２つの基本的な種類がある。秘密鍵システムは、２以上の当事者間で共有される単一の鍵（「秘密鍵」）を有する対称システムとも称される。単一の鍵は、情報の暗号化および復号化両方に用いられる。
(米国)標準技術局（ＮＩＳＴ）がＦＩＰＳ（Federal Information Processing Standard）１９７として刊行した新暗号規格（ＡＥＳ）は秘密鍵システムである。ＡＥＳは、情報の暗号化および復号化を行うことのできる対称ブロック暗号である。
暗号化は、秘密鍵（暗号鍵）を用いて一連の変換を行うことで、「平文」と称される理解可能なデータを「暗号文」と称される理解不能な形式に変換する。暗号の変換は、（１）排他的論理和（ＸＯＲ）演算を用いて、ラウンド鍵（暗号鍵から得られる値）を、状態（２次元のバイト列）に加算すること、（２）非線形バイト置換テーブル（Ｓ−Ｂｏｘ）を用いて状態を処理すること、（３）状態の最後の３行を異なるオフセットで周期的にシフトすること、および（４）状態の全ての列を取り出して、そのデータを（互いに独立して）混合して、新たな列を作成すること、を含む。
復号化（逆暗号化）は、暗号鍵を用いて一連の変化を行うことで、「暗号文」ブロックを、同じサイズの「平文」ブロックに変換する。逆暗号化における変換は、暗号化における変換の逆の処理である。
ＡＥＳ規格では、１２８ビットのデータブロックの処理に、長さが１２８、１９２、および２５６ビットの暗号鍵を用いるラインデールアルゴリズムを指定する。異なる鍵の長さは、通常、ＡＥＳ−１２８、ＡＥＳ−１９２、およびＡＥＳ−２５６と称される。
ＡＥＳアルゴリズムは、平文を暗号文に、または暗号文を平文に、１０、１２、または１４個の連続したラウンドで変換し、ラウンド数は鍵の長さに依存している。
請求されている主題の実施形態の特徴は、以下の詳細な記載を、図面を参照して読むことで明らかになるが、図面において同様の要素には同様の参照番号が付されている。
本発明の原理による、汎用プロセッサにおいてＡＥＳ暗号化および復号化を行う柔軟なアーキテクチャおよび命令の一実施形態を含むシステムのブロック図である。 図１に示すプロセッサの一実施形態のブロック図である。 本発明の原理による、ＡＥＳ暗号化および復号化を行う図２に示す実行部の一実施形態を含むブロック図である。 図３の実行部によるＡＥＳ暗号化ラウンド命令のフローを示すフローグラフである。 図３の実行部によるＡＥＳ暗号化最終ラウンド命令のフローを示すフローグラフである。 図３の実行部によるＡＥＳ復号化ラウンド命令のフローを示すフローグラフである。 図３の実行部によるＡＥＳ復号化最終ラウンド命令のフローを示すフローグラフである。 ラウンド鍵を生成し暗号化および復号化を行うのに利用されうる即値のバイトを有するＡＥＳラウンド命令の一実施形態を示す。 以下の詳細な記載は、請求されている主題の例示的な実施形態を参照しながら述べるが、当業者には多くの代替例、変形例、および変更例が明らかである。故に、請求されている主題は広義に解釈されることが意図されており、添付請求項で定義が行われることが意図されている。
新暗号規格（ＡＥＳ）アルゴリズムは、通常ソフトウェアまたは専用プロセッサで実行されるコンピューティング集約型のアルゴリズムである。故にこの暗号化は、通常、コンピュータに格納されている情報のサブセット（「トップシークレット」として機密扱いされうるような類の情報等）の暗号化に限って利用されている。しかし、コンピュータに格納されている情報を今まで以上に暗号化する必要がでてきている。例えば、携帯コンピュータに格納されている全ての情報が暗号化されれば、携帯コンピュータの盗難に際しても情報保護が可能となる。
ＡＥＳは、１２８、１９２、または２５６ビットのサイズの鍵を用いて、１２８ビットブロックに施されるブロック暗号である。鍵のサイズに応じて、演算列を多くのラウンド（１０、１２、または１４）について繰り返す。
各ラウンドにおける鍵の生成は、ラウンド鍵を格納する暗黙の１２８ビットレジスタを利用して、その都度（on the fly）（つまり各ラウンド直前に）行われてよい。しかし、暗黙のレジスタの利用により、前の命令結果に対する依存性から、ｘ８６レジスタベースのプロセッサの性能が低下する虞がある。
例えば、アプリケーションによっては、フロー毎に異なる鍵を有しうるネットワークパケットを処理するためその都度鍵生成することが好都合なものもある。一方で、例えばディスクドライブのコンテンツを暗号化／復号化するのに用いられる単一の鍵に多くの性能が必要とされる類のアプリケーションもある。このように、鍵生成には柔軟性が求められる。本発明の一実施形態は、汎用プロセッサでＡＥＳ暗号化および復号化を行う柔軟なアーキテクチャおよび命令を提供する。
図１は、本発明の原理による、汎用プロセッサにおいてＡＥＳ暗号化および復号化を行う柔軟なアーキテクチャおよび命令の一実施形態を含むシステム１００のブロック図である。システム１００は、プロセッサ１０１、メモリコントローラハブ（ＭＣＨ）またはグラフィックメモリハブ（ＧＭＣＨ）１０２、および入出力（Ｉ／Ｏ）コントローラハブ（ＩＣＨ）１０４を含む。ＭＣＨ１０２は、プロセッサ１０１とメモリ１０８との間の通信を制御するメモリコントローラ１０６を含む。プロセッサ１０１とＭＣＨ１０２とは、システムバス１１６を介して通信する。
プロセッサ１０１は、シングルコアＩｎｔｅｌ（登録商標）Ｐｅｎｔｉｕｍ（登録商標） ＩＶ（登録商標）プロセッサ、シングルコアＩｎｔｅｌ Ｃｅｌｅｒｏｎプロセッサ、Ｉｎｔｅｌ（登録商標）ＸＳｃａｌｅプロセッサ、または、Ｉｎｔｅｌ（登録商標）Ｐｅｎｔｉｕｍ（登録商標） Ｄ、Ｉｎｔｅｌ（登録商標）Ｘｅｏｎ（登録商標）プロセッサ等のマルチコアプロセッサ、または、Ｉｎｔｅｌ（登録商標）Ｃｏｒｅ（登録商標）Ｄｕｏプロセッサ、または任意の他の種類のプロセッサ等の複数のプロセッサのいずれかであってよい。
メモリ１０８は、ダイナミックＲＡＭ（ＤＲＡＭ）、スタティックＲＡＭ（ＳＲＡＭ）、シンクロナスＤＲＡＭ（ＳＤＲＡＭ）、ダブルデータレート２（ＤＤＲ２）ＲＡＭ、またはランバスＤＲＡＭ（ＲＤＲＡＭ）、または任意の他の種類のメモリであってよい。
ＩＣＨ１０４は、ディレクトメディアインタフェース（ＤＭＩ）等の高速チップツーチップインターコネクト１１４を用いてＭＣＨ１０２に連結されてよい。ＤＭＩは、２ギガビット／秒の同時転送レートを２つの単方向レーンによりサポートする。
ＩＣＨ１０４は、ＩＣＨ１０４に連結された少なくとも１つの格納デバイス１１２との通信を制御する格納Ｉ／Ｏコントローラ１１０を含みうる。格納デバイスは、例えば、ディスクドライブ、デジタルビデオディスク（ＤＶＤ）ドライブ、コンパクトディスク（ＣＤ）ドライブ、ＲＡＩＤ（Redundant Array of Independent Disks）、テープドライブまたは他の格納デバイスであってよい。ＩＣＨ１０４は、格納プロトコルインターコネクト１１８を介して、ＳＡＳ（Serial Attached Small Computer System Interface）またはＳＡＴＡ (Serial Advanced Technology Attachment)等のシリアル格納プロトコルを用いて格納デバイス１１２と通信しうる。
プロセッサ１０１は、ＡＥＳ暗号化および復号化演算を行うＡＥＳ機能１０３を含む。ＡＥＳ機能１０３は、メモリ１０８に格納されている、および／または、格納デバイス１１２に格納されている情報の暗号化または復号化に利用されうる。
図２は、図１に示すプロセッサ１０１の一実施形態のブロック図である。プロセッサ１０１は、レベル１（Ｌ１）命令キャッシュ２０２から受信したプロセッサ命令を復号化するフェッチ復号化部２０６を含む。命令実行に利用されるデータはレジスタファイル２０８に格納されていてよい。一実施形態においては、レジスタファイル２０８は、複数の１２８ビットレジスタを含み、これらは、ＡＥＳ命令が利用するデータを格納する際、ＡＥＳ命令が利用する。
一実施形態においては、レジスタファイルは、ストリーミング（シングルインストラクションマルチプルデータ（ＳＩＭＤ））エクステンション（ＳＳＥ）インストラクションのセットを有するＩｎｔｅｌ Ｐｅｎｔｉｕｍ（登録商標） ＭＭＸプロセッサに提供されている１２８ビットのＭＭＸレジスタに類似した１２８ビットレジスタ群である。ＳＩＭＤプロセッサでは、データが１２８ビットブロックで処理され、一度に１つの１２８ビットブロックがロードされる。
フェッチ復号化部２０６は、Ｌ１命令キャッシュ２０２からマイクロインストラクションをフェッチして、該マイクロインストラクションを復号化して、マイクロコード読み取り専用メモリ（ＲＯＭ）２１４に格納されうるマイクロ演算（μｏｐｓ）と称される簡単な演算に分割する。実行部２１０は、マイクロ演算をスケジューリングして実行する。示されている実施形態では、実行部２１０のＡＥＳ機能１０３は、ＡＥＳ命令セット用のマイクロ演算を含む。リタイヤ部２１２は、実行された命令の結果を、レジスタまたはメモリに書き込む。ＡＥＳ命令が利用するラウンド鍵２１４は、Ｌ１データキャッシュ２０４に格納されており、実行部２１０にロードされて、マイクロ演算がＡＥＳ命令セットのＡＥＳ命令を実行するのに利用されてよい。ラウンド鍵２１４をデータキャッシュ２０４に格納することで、例えばシステム１００に格納されている暗号化情報にアクセスすべくラウンド鍵を取得しようとする試みのようなサイドチャネル攻撃からラウンド鍵を守る。
図３は、本発明の原理によりＡＥＳ暗号化および復号化を行う図２に示す実行部２１０の一実施形態を示すブロック図である。図３を、図２との関連で説明する。
フェッチ復号化部２０６がＡＥＳ命令を復号した後、実行部２１０はＡＥＳ命令を、マイクロコードＲＯＭ２１４に格納されていてよいＡＥＳ命令に関するマイクロ演算を行うことで実行する。
本発明の一実施形態による柔軟なＡＥＳ命令セットにより、プログラマーは、処理データ量、メモリ帯域幅および容量に対する性能のトレードオフを行うことができる。
アプリケーションによっては、同じ鍵を使い続けるものもある。性能が非常に重要なアプリケーションでは、鍵の鍵スケジュールを１度予め計算して（つまり、ラウンド毎のラウンド鍵）、それをメモリに格納しておくという観点でのトレードオフが行われる。他の種類のアプリケーションには、鍵スケジュールを格納するのに利用されるメモリ量を最小限に抑え、且つ、マルチブロック演算では良好な性能を達成することを望むものもある。この種類のアプリケーションでは、鍵スケジュールを、処理前に多数のブロックについて予め演算しておくことが考えられる。暗号鍵または逆暗号鍵のみを格納して、他のものは適宜性能面の犠牲を鑑みながら生成することによって、メモリフットプリントがさらに低減されうる。
ｘ８６−型プロセッサでは、ＡＥＳラウンド鍵演算およびＡＥＳスケジューリング演算が利用可能な領域および実行ポート数により、ＡＥＳ命令の性能に制限が加わる。鍵拡張が全てのブロック暗号化で必要となるシステムにおいては、ＡＥＳスケジューリング演算およびＡＥＳラウンド鍵演算を異なる実行ポートに実装することで、性能を向上させる可能性がある。しかし、ｘ−８６型プロセッサでは、異なる実行ポートおよびこれら異なるポート制御用の追加領域は提供不可能なことがある。
一実施形態では、暗号化ラウンド、復号化ラウンド、暗号化復号化最終ラウンド最終ラウンドを行い、ラウンド暗号鍵またはラウンド復号鍵を算出するのに、それぞれ別個のＡＥＳ命令を含むＡＥＳ命令セットが提供される。一実施形態では、ＡＥＳ命令セットが６つのＡＥＳ命令を含む。各ＡＥＳラウンド命令は、固有演算コード（ｏｐｃｏｄｅ）を有する。固定幅ラウンド鍵の一実施形態（例えば１２８ビット）におけるＡＥＳ命令セットのＡＥＳラウンド命令を、以下の表１に示す。
Figure 0006592804
ＡＥＳ命令セットは、４つのＡＥＳラウンド命令（暗号化、復号化、暗号化最終ラウンド、復号化最終ラウンド）、および２つのＡＥＳラウンド鍵命令（次のラウンド鍵および前のラウンド鍵）を含む。ＡＥＳ命令セットのＡＥＳラウンド命令は、最終ラウンド以外の全てのラウンドに利用される暗号化および復号化ラウンド演算を行うシングルラウンド演算を含む。例えば、表１のAESENCRYPTRoundのシングルラウンド命令では、入力データが１２８ビットレジスタ（xmmsrcdst）に格納され、ラウンド鍵が別の１２８ビットレジスタ（xmm）に格納される。この命令は、１２８ビットxmmsrcdstレジスタに格納されている入力データ（ソース）に対してＡＥＳラウンド演算を行い、１２８ビットxmmsrcdstレジスタに格納されている入力データを、ラウンド演算実行結果で上書きする。故に、xmmsrcdstは当初は入力データを、そして後には、ＡＥＳラウンド演算結果を格納する。
さらにＡＥＳ命令セットは、最終復号化ラウンドのＡＥＳ復号命令および最終暗号化ラウンドのＡＥＳ暗号命令を含む。例えば、表１のAESENCRYPTLastRoundのシングルラウンド命令では、入力データが１２８ビットレジスタ（xmmsrcdst）に格納され、ラウンド鍵が別の１２８ビットレジスタ（xmm）に格納される。この命令は、xmmsrcdstレジスタに格納されている入力データ（ソース）に対してＡＥＳラウンド演算を行い、xmmsrcdstレジスタに格納されている入力データを、ラウンド演算実行結果で上書きする。故に、xmmsrcdstは当初は入力データを、そして後には、ラウンド演算結果を格納する。xmmレジスタは、ラウンド演算のラウンド鍵を格納する。
別の実施形態では、ラウンドおよび最終ラウンド命令（例えば、AESENCRYPTRoundおよびAESENCRYPTLastRound）が、レジスタファイル３０４からではなくて、メモリ（ｍ／１２８）から入力を受け取ってよい（例えば、ＡＥＳラウンド命令は、AESENCRYPTRound xmmsrcdst m/128であってよい）。
ＡＥＳ命令セットの他の２つのＡＥＳ命令は、鍵のサイズ（つまり、１２８ビット、１９２ビット、または２５６ビット）に応じてＡＥＳラウンド用のラウンド鍵を生成する。これらＡＥＳラウンド鍵命令の一方は暗号化演算に利用されるラウンド鍵を生成し、他方は復号化演算に利用されるラウンド鍵を生成する。AESNextRoundKey AESPreviousRoundKey命令における即値のフィールドは、鍵のサイズを特定する｛１２８、１９２、２５６｝。
また別の実施形態では、即値のフィールドの代わりに、異なる鍵のサイズが、各々が固有演算コードを有する別個の命令として実装されてよい。この実施形態では、ＡＥＳラウンド鍵命令の数は、各ラウンド鍵演算（例えばAESNextRoundKey_128、AESNextRoundKey_192、およびAESNextRoundKey_256）について３つの別個の命令を含み、AESPreviousRoundKeyもまた、これらに類似した３つの命令のセットを含む。この実施形態では、命令セット内の命令の総数は、先に述べた実施形態の６つに比して、１０となっている。
レジスタファイル３０４は、ＡＥＳ命令セットのＡＥＳ命令が利用しうる１２８ビットレジスタを複数有する。１２８ビットレジスタは、ソースオペランド、ラウンド鍵、およびＡＥＳ命令の結果を格納しうる。第１ラウンドでは、ＡＥＳ命令は、暗号される１２８ビットの平文または復号される１２８ビットの暗号文であってよいソースオペランドを受信する。１２８ビット、１９２ビット、または２５６ビットの鍵の鍵スケジュールを生成する鍵は、レジスタファイル３０４内の複数の１２８ビットレジスタ３０８のいずれかに格納されていてよい。またラウンド鍵も、レジスタファイルの１２８ビットレジスタ３０８のいずれかに格納されてよい。全ての命令は、レジスタファイルのレジスタを利用し、さらに、後述するようにメモリから直接入力を得てよい。
表１に示すＡＥＳ命令セットの一実施形態を利用するソースコードの例を、以下の表２に示す。本例においては、多くのブロックに対して同じ鍵を利用する暗号化を行うアプリケーションで性能が最適化されている。このようなアプリケーションの１つに、ディスクに格納する前に全てのデータを暗号化する際に同じ鍵を利用するようなディスクのコンテンツを暗号化するのに単一の鍵を利用するものがある。本例では、ＡＥＳ−１２８暗号が行われる。
鍵のサイズは、１２８ビット、１９２ビット、または２５６ビットであってよい。行われるラウンドの数（ｎ）は、鍵のサイズに応じて１、１０、１２、または１４で、各ラウンド鍵は固定サイズ（１２８ビット）であってよい。ラウンド値数が１０、１２、１４の場合、ＡＥＳマイクロ演算は、１２８ビット、１９２ビット、または２５６ビットの鍵サイズに対して標準的なＡＥＳ暗号化および復号化を行ってよい。
多くのブロックについて同じ鍵を利用する場合、各ラウンドのラウンド鍵（鍵スケジュール）は、予め計算されてメモリ（例えばレベル１データキャッシュ２０４）に格納されているので、各ブロックの暗号化／復号化演算の前に同じ鍵スケジュールを再度計算する必要がない。
Figure 0006592804
１０エレメントを有するアレイ（ＲＫ）を利用して、鍵の鍵スケジュールを格納する。ＡＥＳ−１２８暗号の入力鍵を、ＲＫ［０］に格納して、９ラウンド鍵ＲＫ［０］−ＲＫ［１］を、ＡＥＳ命令セットからAESNextRoundKey命令を読み出すことで予め計算する。AESNextRoundKey命令は、現在のラウンド鍵に基づいて次のラウンドを計算する。鍵スケジュールについて予め計算されたラウンド鍵は、レベル１データキャッシュ２０４のラウンド鍵２１４に格納されてよい。
本例においては、そのラウンドのラウンド鍵である鍵スケジュールの該当部分（拡張鍵）が直接レジスタファイル３０４から入力されると、ＡＥＳラウンドを行うループに入る前に、排他的論理和（ＸＯＲ）演算を、状態と鍵とに対して行う。各ラウンド１から９においては、ＡＥＳ命令セットからAESENCRYPTRound命令を呼び出して、ＡＥＳラウンド演算を１ラウンドについて行う。最終ラウンド（ラウンド１０）については、ＡＥＳ命令セットからAESENCRYPTLastRound命令を呼び出して、この最終ラウンドにＡＥＳラウンド演算を行う。
ＡＥＳ命令が暗号化または復号化する情報は、暗号または複号演算を開始する第１のＡＥＳ命令が発行される前に、レジスタファイル３０４のソース／宛先レジスタ３０６へロードされる。ソースレジスタ３０６の情報の暗号化／復号化に利用される鍵は、レジスタファイル３０４の１以上の他のレジスタ３０８に格納されている。１２８ビット鍵の場合、鍵の全１２８ビットが、レジスタファイル３０４の他の１２８ビットレジスタのいずれかに格納される。１２８ビットより大きい鍵のサイズに対しては、最上位ビット（１２８ビットより大きい）を、１２８ビットレジスタのうち別のものに格納する。
表２に示す例においては、レジスタファイル３０４のレジスタ３０８のいずれかにロードされる前に、鍵に基づいて各ラウンドのラウンド鍵が予め計算されて、レベル１データキャッシュ２０４に格納されていてよい。各ラウンドの鍵は、さらに、レジスタファイル３０４の１以上のレジスタに格納されていてもよく、または、レベル１データキャッシュ２０４のラウンド鍵２１４に格納されていてもよい。
ＡＥＳは、１２８ビットの固定ブロックサイズと、１２８、１９２、または２５６ビットの鍵サイズとを有し、４ｘ４バイトアレイ（つまり１６バイト（１２８ビット固定ブロックサイズ））で動作する（これを「状態」と称する）。ＡＥＳアルゴリズムは、１２８ビットの平文ブロックを、１２８ビットの暗号文ブロックに変換（暗号化）する、または、１２８ビットの暗号文ブロックを、１２８ビットの平文ブロックに変換（復号化）し、これらは、１０、１２、または１４の連続したラウンドで行われ、このラウンド数は鍵のサイズに応じている（１２８、１９２、または２５６ビット）。
ラウンド毎の暗号化または復号化演算を行う前に、実行部２１０は、状態および鍵をレジスタファイル３０４から取得する。各暗号化／復号化ラウンド演算は、読み取り専用メモリ（ＲＯＭ）２１４の鍵スケジューラ３０２に格納されているＡＥＳ命令のマイクロ演算を利用して行われる。ここに示す実施形態では、状態（１２８ビットブロックの状態）は、レジスタ３０６に格納されており、鍵は、レジスタファイル３０４の他のレジスタ３０８の１以上に格納されている。ＡＥＳ命令の実行の結果生じる状態をレジスタファイル３０４のレジスタ３０６に格納する。状態は、次のＡＥＳラウンドまたはＡＥＳ暗号化または復号化演算の最終結果が利用する中間ラウンドデータであってよい。
ここで示す実施形態においては、鍵スケジューラ３０２は、ＡＥＳラウンドで利用するラウンド鍵を生成する。鍵スケジューラ３０２は、マイクロコード演算として実装されてよく、ＦＩＰＳ ＰＵＢ１９７で定義される１２８ビット、１９６ビット、および２５６ビット鍵のラウンド鍵を生成する一連の演算を行うマイクロコード演算を含みうる。
別の実施形態では、鍵スケジューラは、実行部２１０のハードウェア状態マシン列として実装されてよい。また別の実施形態では、鍵スケジューラの幾らかの部分がマイクロコードＲＯＭ２１４に格納されているマイクロコード演算として実装され、鍵スケジューラの残りの部分が実行部２１０のハードウェア状態マシン列として実装されてもよい。
鍵スケジューラ３０２は、ｎバイトの鍵を、ｂバイトの拡張鍵（鍵スケジュール）に拡張してよく、この拡張鍵の最初のｎバイトが元の鍵であってよい。例えば、１２８ビットの鍵においては、１２８ビットの鍵を１７６バイト（つまり、１１ｘ１６バイト（１２８ビット））の拡張鍵に拡張して、この最初の１６バイトが元の１２８ビットの鍵であり、ラウンド数は１０である。１９２ビットの鍵の２４バイトを、２０８バイト（１３ｘ１６バイト）に拡張して、１２個の「ラウンド鍵」を、１２ラウンドそれぞれに対して１つずつ割り当てるよう提供し、２５６ビットの鍵の３２バイトを、２４０バイト（１５ｘ１６バイト）に拡張して、１４個の「ラウンド鍵」を、１４ラウンドそれぞれに対して１つずつ割り当てるよう提供する。
演算コード（ｏｐｃｏｄｅ）をＡＥＳ命令で複号する際、１回のＡＥＳラウンドのＡＥＳ命令のフローを制御するのに利用されるパラメータ数は、制御ロジック３２２に格納されている。パラメータは、演算の種類（暗号または復号）およびそれが最終ラウンドであるかの情報を含む。
ＡＥＳラウンドロジック３２４は、ブロック状態３１４、Ｓ−ボックス／逆Ｓ−ボックス３１６、行シフト３１６および逆列混合またはヌル混合（mix inverse, mix columns or null）（「列混合」と称される）３２０、およびラウンド鍵加算３２６という段階のマイクロ演算を含みうる。
ブロック状態３１４では、ＡＥＳラウンドロジック３２４への１２８ビットの入力（状態）に、ビットワイズＸＯＲを用いて、鍵（ラウンドに関連付けられた拡張鍵の１２８ビットの部分）を追加して、１２８ビットの中間値（状態）を生成する。
Ｓ−ボックス／逆Ｓ−ボックス３１６では、この１２８ビットの中間値の各バイトを、これも置換ボックスまたは「Ｓ−ボックス」と称されるルックアップテーブルから格納・取得されうる別のバイト値で置換してよい。Ｓ−ボックスは、幾らかの数の入力ビットｍを取り、それらを幾らかの数の出力ビットｎに変換して、通常ルックアップテーブルとして実装する。固定ルックアップテーブルが通常利用される。この演算は、ガロア体（ＧＦ）（２８）において逆関数を利用することで非線形性を生じる。例えば、ｎビットの出力は、ｍビットの入力の外側の２ビットを用いてルックアップテーブルで行を選択し、ｍビットの入力の内側のビットを用いて列を選択することで、見つけることができる。
行シフト３１８ではＳ−ボックス／逆Ｓ−ボックス３１６の結果に、ビット線形変換を行い、サブバイト段階から受け取った４ｘ４アレイ（１２８ビット（１６バイト）状態）の各行のバイトを、周期的に左にシフトさせる。各バイトをシフトさせる位置の数は、４ｘ４アレイの各行によって異なる。
列混合３２０では、行シフト３１８の結果に、ビット線形変換を行い、４ｘ４アレイ（状態）の各行を、バイナリガロア体（ＧＦ）（２８）上の多項式として扱い、その後、ｃ（ｘ）＝３ｘ３＋ｘ２＋ｘ＋２を固定多項式として、モジュロｘ４＋１乗算する。最終ＡＥＳラウンドは、他のＡＥＳラウンドと、列混合３２０が省かれている点で異なっている。
列混合段階３２０の後、ラウンド鍵加算３２４では、拡張鍵からのラウンド鍵、およびそのＡＥＳラウンドの行シフト３１８または列混合３２０の結果の排他的論理和演算を行う。
例えば、以下のＡＥＳ命令を発行して、ＡＥＳ復号の１ラウンドを行うことができる。
AESDECRYPTRound xmmsrcdst xmm
本例では、１２８ビットＡＥＳ暗号化ラウンド演算を、拡張鍵が{ＲＫ［１］，ＲＫ［２］，…ＲＫ［１０］}として表される鍵を利用して行う。ラウンド鍵は、AESDECRYPTRound命令を発行する前に、AESPreviousRoundKey xmmsrc1,2 xmm dst（即値）命令を発行することで生成されうる。ラウンド鍵は、レベル１データキャッシュ２０４からブロック状態３１４へ直接ロードされてもよいし、または、先ずレジスタファイル３０４のレジスタ（xmm）に格納されていて、その後、レジスタからブロック状態３１４へロードされてもよい。
異なる鍵を利用して各ブロックを暗号化／復号化する場合（例えば、データパケットを暗号化／復号化するネットワークインタフェースコントローラ（ＮＩＣ）の場合）、ラウンド鍵は、以下の表３でＡＥＳ−１２８暗号の疑似コードで示すように各ラウンドについて暗号化／復号化を行う前に、その都度計算されてよい。
Figure 0006592804
本例においては、該ラウンドのラウンド鍵は、鍵スケジュール（拡張鍵）の１０ラウンド各々（つまり、ラウンド１−９およびラウンド１０（最終ラウンド））に対してラウンド鍵を利用して暗号化を行う前に生成される。
シングルＡＥＳラウンド命令およびシングルＡＥＳラウンド鍵生成命令を含むＡＥＳ命令セットにより、異なる数のラウンドおよび鍵スケジュールを有するＡＥＳの変形例を生成することができる、つまり、ＦＩＰＳ ＰＵＢ１９７では定義されていないＡＥＳの変形例を生成することができる。故に、ＡＥＳ命令セットのシングルラウンドＡＥＳ命令は、ＡＥＳ暗号化および復号化を行う際に柔軟性を提供する。
ＡＥＳ命令セットが行うラウンド数は固定されていないので、適宜任意の数のラウンドを行うことができる。例えば、ラウンド数は、ハッシュまたはＭＡＣ攻撃またはＡＥＳへの攻撃に対する新たな規格が導入された場合、将来の暗号化／復号化規格をサポートするよう変更可能である。
図４は、図３の実行部２１０によるＡＥＳ暗号化ラウンド命令のフローを示すフローグラフである。
ブロック４００で、実行部２１０は、ＡＥＳ暗号化ラウンド命令を待つ。ＡＥＳ暗号化ラウンド命令がフェッチ復号化部２０６により既に復号化されている場合、処理はブロック４０２に進む。復号化されていない場合は、ブロック４００に留まり、ＡＥＳ暗号化ラウンド命令を待つ。
ブロック４０２で、フェッチ復号化部２０６による命令復号化中、暗号化が必要である旨を制御ロジック３２２に格納して、暗号化ラウンド実行に利用されるラウンド鍵および１２８ビットブロック状態（ソース）をレジスタファイル３０４から実行部２１０へロードする。処理はブロック４０４へ進む。
ブロック４０４で、置換演算を１２８ビットブロック状態に対して、つまり、ブロック４０６または４１８の結果に対して、行う。１２８ビットブロック状態の各バイトを、これも置換ボックスまたは「Ｓ−ボックス」と称されるルックアップテーブルから格納・取得されうる別のバイト値で置換してよい。Ｓ−ボックスは、幾らかの数の入力ビットｍを取り、それらを幾らかの数の出力ビットｎに変換して、通常ルックアップテーブルとして実装する。結果を、１２８ビットブロック状態として格納する。処理はブロック４０６へ進む。
ブロック４０６で、１２８ビットブロック状態（４ｘ４アレイ）に、ビット線形変換を行い、４ｘ４アレイの各行のバイトを、周期的に左にシフトさせる。各バイトをシフトさせる位置の数は、４ｘ４アレイの各行によって異なる。処理はブロック４０８へ進む。
ブロック４０８で、１２８ビットブロック状態（４ｘ４アレイ）に、ビット線形変換を行い、４ｘ４アレイ（状態）の各行を、ＧＦ（２８）により多項式として扱い、その後、ｃ（ｘ）＝３ｘ３＋ｘ２＋ｘ＋２を固定多項式として、モジュロｘ４＋１乗算する。処理はブロック４１０へ進む。
ブロック４１０で、拡張鍵からのラウンド鍵、およびそのＡＥＳラウンドの行シフト３１８または列混合３２０の結果の排他的論理和演算を行う。処理はブロック４１２へ進む。
ブロック４１２で、そのラウンドの暗号化演算の結果（１２８ビットブロック状態）を、レジスタファイル３０４のソース／宛先レジスタ３０２に格納する。これでＡＥＳ暗号化命令処理が完了する。
以下の表４は、表３に示す疑似コードの実行後に、１２８ビットブロック入力に１２８ビット鍵を利用してＡＥＳ−１２８暗号化を行った結果の一例を示す。
Figure 0006592804
図５は、図３の実行部２１０によるＡＥＳ暗号化最終ラウンド命令のフローを示すフローグラフである。
ブロック５００で、実行は、ＡＥＳ暗号化最終ラウンド命令を待つ。もしもＡＥＳ暗号化最終ラウンド命令がフェッチ復号化部２０６で既に復号化されている場合、処理はブロック５０２に進む。復号化されていない場合は、ブロック５００に留まり、ＡＥＳラウンド暗号化命令を待つ。
ブロック５０２で、ブロック４０４（図４）との関連で説明したＳ−ボックスルックアップに類似した方法で最終ラウンドにＳ−ボックスルックアップを行う。処理はブロック５０４へ進む。
ブロック５０４で、ブロック４０６（図４）で他のラウンドとの関連で説明したような方法で最終ラウンドに行シフト演算を行う。処理はブロック５０６へ進む。
ブロック５０６で、拡張鍵からのラウンド鍵、およびそのＡＥＳラウンドの行シフト３１８または列混合３２０の結果の排他的論理和演算を行う。処理はブロック５０８へ進む。
ブロック５０８で、暗号化最終ラウンド演算の結果を、レジスタファイル３０４のソース／宛先レジスタ３０６に格納する。これでＡＥＳ命令の処理が完了する。
図６は、図３の実行部２１０によるＡＥＳ復号化ラウンド命令のフローを示すフローグラフである。
ブロック６００で、実行は、ＡＥＳ復号化ラウンド命令を待つ。ＡＥＳ復号化ラウンド命令がフェッチ復号化部２０６により既に復号化されている場合、処理はブロック６０２に進む。復号化されていない場合は、ブロック６００に留まり、ＡＥＳ復号化ラウンド命令を待つ。
ブロック６０２で、フェッチ復号化部２０６による命令復号化中、復号化ラウンドを行う必要がある旨を制御ロジック３２２に格納して、復号化ラウンド実行に利用されるラウンド鍵およびソース（１２８ビットブロック状態）をレジスタファイル３０４から実行部２１０へロードする。処理はブロック６０４へ進む。
ブロック６０４で行う処理は復号化である。ＡＥＳ規格に定義されている逆ｓ−ボックスルックアップを行うことで、置換演算を１２８ビットブロック状態に対して行う。処理はブロック６０６へ進む。
ブロック６０６で、ＦＩＰＳ ＰＵＢ１９７で定義されている逆行シフト演算を行う。処理はブロック６０８へ進む。
ブロック６０８で、ＦＩＰＳ ＰＵＢ１９７で定義されている逆行シフト演算を行う。処理はブロック６１０へ進む。
ブロック６１０で、拡張鍵からのラウンド鍵、およびそのＡＥＳラウンドの行シフト３１８または列混合３２０の結果の排他的論理和演算を行う。処理はブロック６１２へ進む。
ブロック６１２で、そのラウンドの復号化演算の結果（１２８ビットブロック状態）を、レジスタファイル３０４のソース／宛先レジスタ３０２に格納する。これでＡＥＳ復号化ラウンド命令処理が完了する。
図７は、図３の実行部２１０によるＡＥＳ復号化最終ラウンド命令のフローを示すフローグラフである。
ブロック７００で、実行部２１０は、ＡＥＳ復号化最終ラウンド命令を待つ。もしもＡＥＳ復号化最終ラウンド命令がフェッチ復号化部２０６で既に復号化されている場合、処理はブロック７０２に進む。復号化されていない場合は、ブロック７００に留まり、ＡＥＳ復号化ラウンド命令を待つ。
ブロック７０２で、ＦＩＰＳ ＰＵＢ１９７で定義されている逆ｓ−ボックスルックアップを行うことで、最終ラウンドの１２８ビットブロック状態に置換演算を行う。処理はブロック７０４へ進む。
ブロック７０４で、ＦＩＰＳ ＰＵＢ１９７で定義されているような方法で最終ラウンドに逆行シフト演算を行う。処理はブロック７０６へ進む。
ブロック７０６で、拡張鍵からのラウンド鍵、およびそのＡＥＳラウンドの行シフト３１８または列混合３２０の結果の排他的論理和演算を行う。処理はブロック７０８へ進む。
ブロック７０８で、復号化最終ラウンド演算の結果を、レジスタファイル３０４のソース／宛先レジスタ３０６に格納する。これでＡＥＳ復号化最終ラウンド命令の処理が完了する。
一実施形態では、図４−７のフローグラフのブロックを、実行部２１０のハードウェア状態マシン列として実装することができる。別の実施形態では、ブロックの幾らかの部分が読み取り専用メモリ（ＲＯＭ）２１４に格納されうるマイクロプログラムとして実装することもできる。ブロックがハードウェア状態マシン列として実装されている実施形態のほうが性能は高いと考えられる。
図８は、ラウンド鍵を生成し暗号化および復号化を行うのに利用されうる即値のバイトを有するＡＥＳラウンド命令の一実施形態を示す。表１に示すＡＥＳ命令セットの代わりに単一のＡＥＳラウンド命令を提供することで、ＡＥＳ命令セットの機能を行う。単一のＡＥＳ命令が行う特定の機能は、即値のバイト（key_select_modifier）内のビットに暗号化されている。即値のバイトにより、ＡＥＳラウンド命令は、各命令が固有演算コードを有する複数の新たな命令を作成する代わりに、新たな特徴を追加するよう拡張される。
ＡＥＳラウンド命令は、記号として以下のように定義されうる。
dest:=aes_key_round(source2,source1),key_select_modifier
aes_key_round命令はＡＥＳ暗号または復号化演算を行うべく、ポート番号に基づいて特定の実行部２１０に発行される。示されている実施形態では、ポート番号４がＡＥＳラウンド命令に指定された実行ポートである。実行部２１０は、多くのパラレルポート（スーパー−スカラー）に分割される。しかし、全てのポートが等しいわけではない。ポートの中には、大きな整数のマルチプライアー、浮動小数点のマルチプライアーまたはデバイダ等の専用リソースを有するものがある。加算、減算、および排他的論理和等の、これらより簡単で一般的な命令は、多数のポートによりサポートされて最大の性能を発揮する。故に、各命令またはマイクロ演算では、発行制御ロジックがマイクロ演算／命令を発行するポートを決定する。本実施形態では、ＡＥＳ命令は常にポート番号４に対して発行される。しかし、他の実施形態では他のポート番号を利用することができる。
図８を参照すると、destはラウンドＮに対して１２８ビットの拡張鍵を格納し、ソース２はラウンドＮ−１に対して１２８ビットの拡張鍵を格納し、ソース１はラウンドＮ−２に対して１２８ビットの拡張鍵を格納する。key_select_modifierは、現在のラウンド数（Ｎ）、演算の方向（暗号化／復号化）、およびＡＥＳ鍵のサイズを提供するのに利用される８ビットの即値の値である。ＡＥＳ−１２８では、ソース１は不要であるので無視される。実行部はＡＥＳ部であり、フラグ（整数または浮動小数点）は利用されない。
一実施形態では、即値の値の４つの最下位ビットのビット暗号化は、ＡＥＳ−１２８に対して１−１０のラウンド数、ＡＥＳ−１９２に対して１−１２のラウンド数、およびＡＥＳ−２５６に対して２−１４のラウンド数、といったラウンド数を示す。ＡＥＳ１２８および１９２では、ラウンド数０は無効である、というのも、最初のラウンドが無変更の入力鍵を利用するからである。ＡＥＳ−２５６では、ラウンド数０と１は無効である、というのも、最初の２つの１２８ビットラウンドが無変更の２５６ビット入力鍵を利用するからである。
即値のバイトのビット４は演算の方向（暗号化または復号化）を示す（例えば一実施形態では０＝暗号、および１＝復号、また別の実施形態では１＝暗号、および０＝復号、というように）。即値のバイトのビット５および６は、ＡＥＳ鍵のサイズを示す。一実施形態では、ＡＥＳ鍵のサイズは以下の表５に示すように定義される。
Figure 0006592804
別の実施形態では、値１１を有するビット［６：５］も、１２８ビットの鍵のサイズのインジケータである。この実施形態では、ビット［６：５］の全ての値が有効であり、パースされうる。
当業者であれば、本発明の実施形態に係る方法を、コンピュータ利用可能な媒体を含むコンピュータプログラムプロダクトに具現化することができることを想到しよう。例えば、コンピュータ利用可能な媒体は、コンピュータ可読プログラムコードが記憶されたコンパクトディスク読み取り専用メモリ（ＣＤ ＲＯＭ）ディスクまたは従来のＲＯＭデバイス、またはコンピュータディスク等の読み取り専用メモリデバイスから形成されてよい。
本発明の実施形態を特別に示し、実施形態を参照しながら記載してきたが、当業者であれば添付請求項が包括する本発明の実施形態の範囲を逸脱することなく、様々な変更を形態および詳細に対して加えることが可能であることを理解しよう。
［項目１］
ＡＥＳ命令の一連の演算を行う実行部を備える装置であって、
前記一連の演算は、プラグラム可能な数のＡＥＳラウンドを行い、
前記演算は前記実行部に、
前記ＡＥＳラウンドの数が１より大きい場合、鍵を一時的鍵レジスタにロードさせ、
各ＡＥＳラウンドを行う前に、前記鍵に基づいて前記ＡＥＳラウンドのラウンド鍵を生成させ、
各ＡＥＳラウンドにおいて、前記ＡＥＳラウンドの入力および前記ＡＥＳラウンドの前記ラウンド鍵に対して一連のＡＥＳラウンド演算を行わせて、次のＡＥＳラウンドの次の入力または前記ＡＥＳ命令の結果を提供させる、装置。
［項目２］
前記ＡＥＳラウンドの数が１に等しい場合、前記一連のＡＥＳラウンド演算を行う前に、前記実行部は、前記鍵に基づいて前記ＡＥＳラウンドについて予め計算されたラウンド鍵をロードする、項目１に記載の装置。
［項目３］
前記一連のＡＥＳラウンド演算により、前記実行部は、
前記ラウンドの入力および前記ＡＥＳラウンドの前記ラウンド鍵に対して排他的論理和（ＸＯＲ）演算を行って、中間値を生成し、
ルックアップテーブルに格納されている値に基づいて、前記中間値の各バイトに対して置換演算を行い、
前記置換演算の結果に、前記中間値の行をシフトさせるビット線形変換を行う、項目２に記載の装置。
［項目４］
前記ＡＥＳラウンドの数−１に対して前記一連のＡＥＳラウンド演算を行うことで、前記実行部は、
前記ＡＥＳラウンドの前記入力および前記ＡＥＳラウンドの前記ラウンド鍵に対して排他的論理和（ＸＯＲ）演算を行って、中間値を生成し、
ルックアップテーブルに格納されている値に基づいて、前記中間値の各バイトに対して置換演算を行い、
前記置換演算の結果に、前記中間値の行をシフトさせるビット線形変換を行い、
前記置換演算の結果に、前記中間値の列同士を混合させるビット線形変換を行う、項目１に記載の装置。
［項目５］
最終ラウンドに前記一連のＡＥＳラウンド演算を行うことで、前記実行部は、
前記ラウンドの入力および前記ＡＥＳラウンドの前記ラウンド鍵に対して排他的論理和（ＸＯＲ）演算を行って、中間値を生成し、
ルックアップテーブルに格納されている値に基づいて、前記中間値の各バイトに対して置換演算を行い、
前記置換演算の結果に、前記中間値の行をシフトさせるビット線形変換を行う、項目４に記載の装置。
［項目６］
前記結果は暗号化された値である、項目１に記載の装置。
［項目７］
前記結果は復号化された値である、項目１に記載の装置。
［項目８］
第１のＡＥＳラウンドの鍵および入力がレジスタファイルに格納されている、項目１に記載の装置。
［項目９］
前記レジスタファイルは複数の１２８ビットレジスタを含む、項目８に記載の装置。
［項目１０］
ＡＥＳ命令のプログラム可能なＡＥＳラウンドの数が１より大きい場合、鍵を一時的鍵レジスタにロードして、各ＡＥＳラウンドを行う前に、前記鍵に基づいて前記ＡＥＳラウンドのラウンド鍵を生成する段階と、
各ＡＥＳラウンドにおいて、前記ＡＥＳラウンドの入力および前記ＡＥＳラウンドの前記ラウンド鍵に対して一連のＡＥＳラウンド演算を行い、次のＡＥＳラウンドの次の入力または前記ＡＥＳ命令の結果を提供する段階と、を備える方法。
［項目１１］
前記ＡＥＳラウンドの数が１に等しい場合、前記一連のＡＥＳラウンド演算を行う前に、前記鍵に基づいて前記ＡＥＳラウンドについて予め計算されたラウンド鍵をロードする段階を備える、項目１０に記載の方法。
［項目１２］
前記一連のＡＥＳラウンド演算を行う段階は、
前記ラウンドの入力および前記ＡＥＳラウンドの前記ラウンド鍵に対して排他的論理和（ＸＯＲ）演算を行って、中間値を生成する段階と、
ルックアップテーブルに格納されている値に基づいて、前記中間値の各バイトに対して置換演算を行う段階と、
前記置換演算の結果に、前記中間値の行をシフトさせるビット線形変換を行う段階と、を有する、項目１１に記載の方法。
［項目１３］
前記ラウンドの数１に対して前記一連のＡＥＳラウンド演算を行う段階は、
前記ＡＥＳラウンドの前記入力および前記ＡＥＳラウンドの前記ラウンド鍵に対して排他的論理和（ＸＯＲ）演算を行って、中間値を生成する段階と、
ルックアップテーブルに格納されている値に基づいて、前記中間値の各バイトに対して置換演算を行う段階と、
前記置換演算の結果に、前記中間値の行をシフトさせるビット線形変換を行う段階と、
前記置換演算の結果に、前記中間値の列同士を混合させるビット線形変換を行う段階と、を有する、項目１０に記載の方法。
［項目１４］
最終ＡＥＳラウンドに前記一連のＡＥＳラウンド演算を行う段階は、
前記ラウンドの入力および前記ＡＥＳラウンドの前記ラウンド鍵に対して排他的論理和（ＸＯＲ）演算を行って、中間値を生成する段階と、
ルックアップテーブルに格納されている値に基づいて、前記中間値の各バイトに対して置換演算を行う段階と、
前記置換演算の結果に、前記中間値の行をシフトさせるビット線形変換を行う段階と、を有する、項目１３に記載の方法。
［項目１５］
前記結果は暗号化された値である、項目１０に記載の方法。
［項目１６］
前記結果は復号化された値である、項目１０に記載の方法。
［項目１７］
第１のＡＥＳラウンドの鍵および入力がレジスタファイルに格納されている、項目１０に記載の方法。
［項目１８］
前記レジスタファイルは複数の１２８ビットレジスタを含む、項目１７に記載の方法。
［項目１９］
関連情報を有する機械アクセス可能な媒体を含む物品であって、前記情報はアクセスされると機械に、
ＡＥＳ命令のプログラム可能なＡＥＳラウンドの数が１より大きい場合、鍵を一時的鍵レジスタにロードさせ、各ＡＥＳラウンドを行う前に、前記鍵に基づいて前記ＡＥＳラウンドのラウンド鍵を生成させ、
各ＡＥＳラウンドにおいて、前記ＡＥＳラウンドの入力および前記ＡＥＳラウンドの前記ラウンド鍵に対して一連のＡＥＳラウンド演算を行わせて、次のＡＥＳラウンドの次の入力または前記ＡＥＳ命令の結果を提供させる、物品。
［項目２０］
前記ＡＥＳラウンドの数が１に等しい場合、前記一連のＡＥＳラウンド演算を行う前に、前記鍵に基づいて前記ＡＥＳラウンドについて予め計算されたラウンド鍵がロードされる、項目１９に記載の物品。
［項目２１］
データおよび命令を格納するダイナミックランダムアクセスメモリと、
前記メモリに連結されて前記命令を実行するプロセッサと、を備えるシステムであって、
前記プロセッサは、
ＡＥＳ命令の一連の演算を行う実行部を備え、
前記一連の演算は、プラグラム可能な数のＡＥＳラウンドを行い、
前記演算は前記実行部に、
前記ＡＥＳラウンドの数が１より大きい場合、鍵を一時的鍵レジスタにロードさせ、
各ＡＥＳラウンドを行う前に、前記鍵に基づいて前記ＡＥＳラウンドのラウンド鍵を生成させ、
各ＡＥＳラウンドにおいて、前記ＡＥＳラウンドの入力および前記ＡＥＳラウンドの前記ラウンド鍵に対して一連のＡＥＳラウンド演算を行わせて、次のＡＥＳラウンドの次の入力または前記ＡＥＳ命令の結果を提供させる、システム。
［項目２２］
前記ＡＥＳラウンドの数が１に等しい場合、前記一連のＡＥＳラウンド演算を行う前に、前記実行部は、前記鍵に基づいて前記ＡＥＳラウンドについて予め計算されたラウンド鍵をロードする、項目２１に記載のシステム。

Claims (49)

  1. システムであって、
    汎用プロセッサと、
    １又は複数の相互接続を介して前記汎用プロセッサに連結されたマルチデータレートダイナミックランダムアクセスメモリを有するシステムメモリと、
    前記汎用プロセッサに連結された１又は複数の格納デバイスと
    を備え、
    前記汎用プロセッサは、
    複数のコアと、
    複数の命令を格納するレベル１（Ｌ１）命令キャッシュであって、前記複数の命令は、前記汎用プロセッサの命令セットの第１の新暗号規格命令セット（第１のＡＥＳ命令セット）を含み、前記第１のＡＥＳ命令セットは、ＡＥＳラウンド用のラウンド鍵を生成するＡＥＳラウンド鍵命令を含み、前記ＡＥＳラウンド鍵命令は、生成される前記ラウンド鍵が暗号化に用いられるか、復号化に用いられるかを示すビットを含む、Ｌ１命令キャッシュと、
    Ｌ１データキャッシュと、
    前記Ｌ１命令キャッシュからの複数の命令をフェッチする命令フェッチロジックと、
    複数の命令を復号化する復号化ロジックと、
    ＡＥＳ復号化演算のラウンドに使用されるラウンド鍵を格納する第１ソースレジスタと、
    前記ＡＥＳ復号化演算の前記ラウンドによって復号化される入力データを格納する第２ソースレジスタと、
    前記第１のＡＥＳ命令セットを実装するための複数の演算を含むマイクロコードと、
    ＡＥＳ実行ロジックを含み、前記ＡＥＳ復号化演算の前記ラウンドを実行するために前記汎用プロセッサの前記命令セットの前記第１のＡＥＳ命令セットを実行するべく前記マイクロコードの前記複数の演算を実行する実行ユニットであって、前記ＡＥＳ復号化演算は、前記第１ソースレジスタからの前記ラウンド鍵を使用して前記第２ソースレジスタからの前記入力データを復号化して、前記ＡＥＳ復号化演算の前記ラウンドの結果を前記第２ソースレジスタに格納する、実行ユニットと、
    を有し、
    前記ＡＥＳ復号化演算の前記ラウンドは、
    前記入力データに対して実行される換字演算であって、逆換字ボックス（Ｓ−ｂｏｘ）を使用する換字演算と、
    逆行シフト演算と、
    逆列混合演算と、
    排他的論理和関数が前記ラウンド鍵からのデータに使用されるラウンド鍵加算演算と
    を含む、
    システム。
  2. システムであって、
    汎用プロセッサと、
    １又は複数の相互接続を介して前記汎用プロセッサに連結されたマルチデータレートダイナミックランダムアクセスメモリを有するシステムメモリと、
    前記汎用プロセッサに連結された１又は複数の格納デバイスと
    を備え、
    前記汎用プロセッサは、
    複数の命令を格納するレベル１（Ｌ１）命令キャッシュであって、前記複数の命令は、前記汎用プロセッサの命令セットの第１の新暗号規格命令セット（第１のＡＥＳ命令セット）を含み、前記第１のＡＥＳ命令セットは、ＡＥＳラウンド用のラウンド鍵を生成するＡＥＳラウンド鍵命令を含み、前記ＡＥＳラウンド鍵命令は、生成される前記ラウンド鍵が暗号化に用いられるか、復号化に用いられるかを示すビットを含む、Ｌ１命令キャッシュと、
    Ｌ１データキャッシュと、
    複数の命令を復号化する復号化ユニットと、
    ＡＥＳ復号化演算のラウンドに使用されるラウンド鍵を格納する第１ソースレジスタと、
    前記ＡＥＳ復号化演算の前記ラウンドによって復号化される入力データを格納する第２ソースレジスタと、
    前記第１のＡＥＳ命令セットを実装するための複数の演算を含むマイクロコードと、
    前記ＡＥＳ復号化演算の前記ラウンドを実行するために前記汎用プロセッサの前記命令セットの前記第１のＡＥＳ命令セットを実行するべく前記マイクロコードの前記複数の演算を実行する実行ユニットであって、前記ＡＥＳ復号化演算は、前記第１ソースレジスタからの前記ラウンド鍵を使用して前記第２ソースレジスタからの前記入力データを復号化して、前記ＡＥＳ復号化演算の前記ラウンドの結果を前記第２ソースレジスタに格納する、実行ユニットと、
    を有し、
    前記ＡＥＳ復号化演算の前記ラウンドは、
    前記入力データに対して実行される換字演算であって、逆換字ボックス（Ｓ−ｂｏｘ）を使用する換字演算と、
    逆行シフト演算と、
    逆列混合演算と、
    排他的論理和関数が前記ラウンド鍵からのデータに使用されるラウンド鍵加算演算と
    を含む、
    システム。
  3. システムであって、
    汎用プロセッサと、
    １又は複数の相互接続を介して前記汎用プロセッサに連結されたマルチデータレートダイナミックランダムアクセスメモリを有するシステムメモリと、
    前記汎用プロセッサに連結された１又は複数の格納デバイスと
    を備え、
    前記汎用プロセッサは、
    複数のコアと、
    複数の命令を格納するレベル１（Ｌ１）命令キャッシュであって、前記複数の命令は、前記汎用プロセッサの命令セットの第１の新暗号規格命令セット（第１のＡＥＳ命令セット）を含み、前記第１のＡＥＳ命令セットは、ＡＥＳラウンド用のラウンド鍵を生成するＡＥＳラウンド鍵命令を含み、前記ＡＥＳラウンド鍵命令は、生成される前記ラウンド鍵が暗号化に用いられるか、復号化に用いられるかを示すビットを含む、Ｌ１命令キャッシュと、
    Ｌ１データキャッシュと、
    前記Ｌ１命令キャッシュからの複数の命令をフェッチする命令フェッチロジックと、
    複数の命令を復号化する復号化ロジックと、
    ＡＥＳ暗号化演算のラウンドに使用されるラウンド鍵を格納する第１ソースレジスタと、
    前記ＡＥＳ暗号化演算の前記ラウンドによって暗号化される入力データを格納する第２ソースレジスタと、
    前記第１のＡＥＳ命令セットを実装するための複数の演算を含むマイクロコードと、
    ＡＥＳ実行ロジックを含み、前記ＡＥＳ暗号化演算の前記ラウンドを実行するために前記汎用プロセッサの前記命令セットの前記第１のＡＥＳ命令セットを実行するべく前記マイクロコードの前記複数の演算を実行する実行ユニットであって、前記ＡＥＳ暗号化演算は、前記第１ソースレジスタからの前記ラウンド鍵を使用して前記第２ソースレジスタからの前記入力データを暗号化して、前記ＡＥＳ暗号化演算の前記ラウンドの結果を前記第２ソースレジスタに格納する、実行ユニットと、
    を有し、
    前記ＡＥＳ暗号化演算の前記ラウンドは、
    前記入力データに対してバイト換字を実行するサブバイト変換であって、換字ボックス（Ｓ−ｂｏｘ）を使用して、換字されたデータの第１のアレイをもたらすサブバイト変換と、
    前記第１のアレイの行データを特定の量シフトして第２のアレイをもたらす行シフト変換と、
    列混合結果を生成すべく、前記第２のアレイの複数の列がガロア体ＧＦ（２８）上の多項式として扱われ、モジュロｘ４＋１が固定多項式で乗算される列混合変換と、
    排他的論理和関数が前記ラウンド鍵及び前記列混合結果からのデータに使用されるラウンド鍵加算変換と
    を含む、
    システム。
  4. システムであって、
    汎用プロセッサと、
    １又は複数の相互接続を介して前記汎用プロセッサに連結されたマルチデータレートダイナミックランダムアクセスメモリを有するシステムメモリと、
    前記汎用プロセッサに連結された１又は複数の格納デバイスと
    を備え、
    前記汎用プロセッサは、
    複数の命令を格納するレベル１（Ｌ１）命令キャッシュであって、前記複数の命令は、前記汎用プロセッサの命令セットの第１の新暗号規格命令セット（第１のＡＥＳ命令セット）を含み、前記第１のＡＥＳ命令セットは、ＡＥＳラウンド用のラウンド鍵を生成するＡＥＳラウンド鍵命令を含み、前記ＡＥＳラウンド鍵命令は、生成される前記ラウンド鍵が暗号化に用いられるか復号化に用いられるかを示すビットを含む、Ｌ１命令キャッシュと、
    Ｌ１データキャッシュと、
    複数の命令を復号化する復号化ユニットと、
    ＡＥＳ暗号化演算のラウンドに使用されるラウンド鍵を格納する第１ソースレジスタと、
    前記ＡＥＳ暗号化演算の前記ラウンドによって暗号化される入力データを格納する第２ソースレジスタと、
    前記第１のＡＥＳ命令セットを実装するための複数の演算を含むマイクロコードと、
    前記ＡＥＳ暗号化演算の前記ラウンドを実行するために前記汎用プロセッサの前記命令セットの前記第１のＡＥＳ命令セットを実行するべく前記マイクロコードの前記複数の演算を実行する実行ユニットであって、前記ＡＥＳ暗号化演算は、前記第１ソースレジスタからの前記ラウンド鍵を使用して前記第２ソースレジスタからの前記入力データを暗号化して、前記ＡＥＳ暗号化演算の前記ラウンドの結果を前記第２ソースレジスタに格納する、実行ユニットと、
    を有し、
    前記ＡＥＳ暗号化演算の前記ラウンドは、
    前記入力データに対してバイト換字を実行するサブバイト変換であって、換字ボックス（Ｓ−ｂｏｘ）を使用して、換字されたデータの第１のアレイをもたらすサブバイト変換と、
    前記第１のアレイの行データを特定の量シフトして第２のアレイをもたらす行シフト変換と、
    列混合結果を生成すべく、前記第２のアレイの複数の列がガロア体ＧＦ（２８）上の多項式として扱われ、モジュロｘ４＋１が固定多項式で乗算される列混合変換と、
    排他的論理和関数が前記ラウンド鍵及び前記列混合結果からのデータに使用されるラウンド鍵加算演算と
    を含む、
    システム。
  5. システムであって、
    汎用プロセッサと、
    １又は複数の相互接続を介して前記汎用プロセッサに連結されたマルチデータレートダイナミックランダムアクセスメモリを有するシステムメモリと、
    前記汎用プロセッサに連結された１又は複数の格納デバイスと
    を備え、
    前記汎用プロセッサは、
    複数のコアと、
    複数の命令を格納するレベル１（Ｌ１）命令キャッシュであって、前記複数の命令は、前記汎用プロセッサの命令セットの第１の新暗号規格命令セット（第１のＡＥＳ命令セット）を含み、前記第１のＡＥＳ命令セットは、ＡＥＳラウンド用のラウンド鍵を生成するＡＥＳラウンド鍵命令を含み、前記ＡＥＳラウンド鍵命令は、生成される前記ラウンド鍵が暗号化に用いられるか復号化に用いられるかを示すビットを含む、Ｌ１命令キャッシュと、
    Ｌ１データキャッシュと、
    前記Ｌ１命令キャッシュからの複数の命令をフェッチする命令フェッチロジックと、
    複数の命令を復号化する復号化ロジックと、
    ＡＥＳ復号化演算の最終ラウンドに使用されるラウンド鍵を格納する第１ソースレジスタと、
    前記ＡＥＳ復号化演算の前記最終ラウンドによって復号化される入力データを格納する第２ソースレジスタと、
    前記第１のＡＥＳ命令セットを実装するための複数の演算を含むマイクロコードと、
    前記ＡＥＳ復号化演算の前記最終ラウンドを実行するために前記汎用プロセッサの前記命令セットの前記第１のＡＥＳ命令セットを実行するべく前記マイクロコードの前記複数の演算を実行するＡＥＳ実行ロジックを含む実行ユニットであって、前記ＡＥＳ復号化演算の前記最終ラウンドは、前記第１ソースレジスタからの前記ラウンド鍵を使用して前記第２ソースレジスタからの前記入力データを復号化して、前記ＡＥＳ復号化演算の最終の復号結果を前記第２ソースレジスタに格納する、実行ユニットと、
    を有し、
    前記ＡＥＳ復号化演算の前記最終ラウンドは、前記入力データに対して実行される換字演算であって、逆換字ボックス（Ｓ−ｂｏｘ）を使用する換字演算と、逆行シフト演算と、排他的論理和関数が前記ラウンド鍵からのデータに使用されるラウンド鍵加算演算とを含む、システム。
  6. システムであって、
    汎用プロセッサと、
    １又は複数の相互接続を介して前記汎用プロセッサに連結されたマルチデータレートダイナミックランダムアクセスメモリを有するシステムメモリと、
    前記汎用プロセッサに連結された１又は複数の格納デバイスと
    を備え、
    前記汎用プロセッサは、
    複数の命令を格納するレベル１（Ｌ１）命令キャッシュであって、前記複数の命令は、前記汎用プロセッサの命令セットの第１の新暗号規格命令セット（第１のＡＥＳ命令セット）を含み、前記第１のＡＥＳ命令セットは、ＡＥＳラウンド用のラウンド鍵を生成するＡＥＳラウンド鍵命令を含み、前記ＡＥＳラウンド鍵命令は、生成される前記ラウンド鍵が暗号化に用いられるか復号化に用いられるかを示すビットを含む、Ｌ１命令キャッシュと、
    Ｌ１データキャッシュと、
    複数の命令を復号化する復号化ユニットと、
    ＡＥＳ復号化演算の最終ラウンドに使用されるラウンド鍵を格納する第１ソースレジスタと、
    前記ＡＥＳ復号化演算の前記最終ラウンドによって復号化される入力データを格納する第２ソースレジスタと、
    前記第１のＡＥＳ命令セットを実装するための複数の演算を含むマイクロコードと、
    前記ＡＥＳ復号化演算の前記最終ラウンドを実行するために前記汎用プロセッサの前記命令セットの前記第１のＡＥＳ命令セットを実行するべく前記マイクロコードの前記複数の演算を実行する実行ユニットであって、前記ＡＥＳ復号化演算の前記最終ラウンドは、前記第１ソースレジスタからの前記ラウンド鍵を使用して前記第２ソースレジスタからの前記入力データを復号化して、前記ＡＥＳ復号化演算の最終の復号結果を前記第２ソースレジスタに格納する、実行ユニットと、
    を有し、
    前記ＡＥＳ復号化演算の前記最終ラウンドは、
    前記入力データに対して実行される換字演算であって、逆換字ボックス（Ｓ−ｂｏｘ）を使用する換字演算と、
    逆行シフト演算と、
    排他的論理和関数が前記ラウンド鍵からのデータに使用されるラウンド鍵加算演算と
    を含む、
    システム。
  7. システムであって、
    汎用プロセッサと、
    １又は複数の相互接続を介して前記汎用プロセッサに連結されたマルチデータレートダイナミックランダムアクセスメモリを有するシステムメモリと、
    前記汎用プロセッサに連結された１又は複数の格納デバイスと
    を備え、
    前記汎用プロセッサは、
    複数のコアと、
    複数の命令を格納するレベル１（Ｌ１）命令キャッシュであって、前記複数の命令は、前記汎用プロセッサの命令セットの第１の新暗号規格命令セット（第１のＡＥＳ命令セット）を含み、前記第１のＡＥＳ命令セットは、ＡＥＳラウンド用のラウンド鍵を生成するＡＥＳラウンド鍵命令を含み、前記ＡＥＳラウンド鍵命令は、生成される前記ラウンド鍵が暗号化に用いられるか復号化に用いられるかを示すビットを含む、Ｌ１命令キャッシュと、
    Ｌ１データキャッシュと、
    前記Ｌ１命令キャッシュからの複数の命令をフェッチする命令フェッチロジックと、
    複数の命令を復号化する復号化ロジックと、
    ＡＥＳ暗号化演算の最終ラウンドに使用されるラウンド鍵を格納する第１ソースレジスタと、
    前記ＡＥＳ暗号化演算の前記最終ラウンドによって暗号化される入力データを格納する第２ソースレジスタと、
    前記第１のＡＥＳ命令セットを実装するための複数の演算を含むマイクロコードと、
    ＡＥＳ実行ロジックを含み、前記ＡＥＳ暗号化演算の前記最終ラウンドを実行するために前記汎用プロセッサの前記命令セットの前記第１のＡＥＳ命令セットを実行するべく前記マイクロコードの前記複数の演算を実行する実行ユニットであって、前記ＡＥＳ暗号化演算の前記最終ラウンドは、前記第１ソースレジスタからの前記ラウンド鍵を使用して前記第２ソースレジスタからの前記入力データを暗号化して、前記ＡＥＳ暗号化演算の最終の暗号結果を前記第２ソースレジスタに格納する、実行ユニットと、
    を有し、
    前記ＡＥＳ暗号化演算の前記最終ラウンドは、
    前記入力データに対して実行される換字演算であって、換字ボックス（Ｓ−ｂｏｘ）を使用して、換字されたデータの第１のアレイをもたらす換字演算と、
    行シフト結果を生成すべく前記第１のアレイの行データを特定の量シフトする行シフト変換と、
    排他的論理和関数が前記ラウンド鍵及び前記行シフト結果からのデータに使用されるラウンド鍵加算変換と
    を含む、
    システム。
  8. システムであって、
    汎用プロセッサと、
    １又は複数の相互接続を介して前記汎用プロセッサに連結されたマルチデータレートダイナミックランダムアクセスメモリを有するシステムメモリと、
    前記汎用プロセッサに連結された１又は複数の格納デバイスと
    を備え、
    前記汎用プロセッサは、
    複数の命令を格納するレベル１（Ｌ１）命令キャッシュであって、前記複数の命令は、前記汎用プロセッサの命令セットの第１の新暗号規格命令セット（第１のＡＥＳ命令セット）を含み、前記第１のＡＥＳ命令セットは、ＡＥＳラウンド用のラウンド鍵を生成するＡＥＳラウンド鍵命令を含み、前記ＡＥＳラウンド鍵命令は、生成される前記ラウンド鍵が暗号化に用いられるか復号化に用いられるかを示すビットを含む、Ｌ１命令キャッシュと、
    Ｌ１データキャッシュと、
    複数の命令を復号化する復号化ユニットと、
    ＡＥＳ暗号化演算の最終ラウンドに使用されるラウンド鍵を格納する第１ソースレジスタと、
    前記ＡＥＳ暗号化演算の前記最終ラウンドによって暗号化される入力データを格納する第２ソースレジスタと、
    前記第１のＡＥＳ命令セットを実装するための複数の演算を含むマイクロコードと、
    前記ＡＥＳ暗号化演算の前記最終ラウンドを実行するために前記汎用プロセッサの前記命令セットの前記第１のＡＥＳ命令セットを実行するべく前記マイクロコードの前記複数の演算を実行する実行ユニットであって、前記ＡＥＳ暗号化演算の前記最終ラウンドは、前記第１ソースレジスタからの前記ラウンド鍵を使用して前記第２ソースレジスタからの前記入力データを暗号化して、前記ＡＥＳ暗号化演算の最終の暗号結果を前記第２ソースレジスタに格納する、実行ユニットと、
    を有し、
    前記ＡＥＳ暗号化演算の前記最終ラウンドは、
    前記入力データに対して実行される換字演算であって、換字ボックス（Ｓ−ｂｏｘ）を使用して、換字されたデータの第１のアレイをもたらす換字演算と、
    行シフト結果を生成すべく前記第１のアレイの行データを特定の量シフトする行シフト変換と、
    排他的論理和関数が前記ラウンド鍵及び前記行シフト結果からのデータに使用されるラウンド鍵加算変換と
    を含む、
    システム。
  9. 前記１又は複数の格納デバイスは、少なくとも１つのＳｅｒｉａｌ Ａｔｔａｃｈｅｄ Ｓｍａｌｌ Ｃｏｍｐｕｔｅｒ Ｓｙｓｔｅｍ Ｉｎｔｅｒｆａｃｅ（ＳＡＳ）を介して前記汎用プロセッサに連結される、請求項１から８のいずれか一項に記載のシステム。
  10. 前記１又は複数の格納デバイスは、Ｒｅｄｕｎｄａｎｔ Ａｒｒａｙ ｏｆ Ｉｎｄｅｐｅｎｄｅｎｔ Ｄｉｓｋｓ （ＲＡＩＤ）として構成される、請求項１から８のいずれか一項に記載のシステム。
  11. 前記汎用プロセッサに連結され、複数のデータパケットを処理する少なくとも１つのネットワークインタフェースをさらに備える、請求項１から８のいずれか一項に記載のシステム。
  12. 前記１又は複数の格納デバイスは、少なくとも１つのＳｅｒｉａｌ Ａｔｔａｃｈｅｄ Ｓｍａｌｌ Ｃｏｍｐｕｔｅｒ Ｓｙｓｔｅｍ Ｉｎｔｅｒｆａｃｅ（ＳＡＳ）を介して前記汎用プロセッサに連結され、前記１又は複数の格納デバイスは、Ｒｅｄｕｎｄａｎｔ Ａｒｒａｙ ｏｆ Ｉｎｄｅｐｅｎｄｅｎｔ Ｄｉｓｋｓ （ＲＡＩＤ）として構成される、請求項１から８のいずれか一項に記載のシステム。
  13. 前記汎用プロセッサに連結され、複数のデータパケットを処理する少なくとも１つのネットワークインタフェースをさらに備え、
    前記１又は複数の格納デバイスは、少なくとも１つのＳｅｒｉａｌ Ａｔｔａｃｈｅｄ Ｓｍａｌｌ Ｃｏｍｐｕｔｅｒ Ｓｙｓｔｅｍ Ｉｎｔｅｒｆａｃｅ（ＳＡＳ）を介して前記汎用プロセッサに連結される、
    請求項１から８のいずれか一項に記載のシステム。
  14. 前記汎用プロセッサに連結され、複数のデータパケットを処理する少なくとも１つのネットワークインタフェースをさらに備え、
    前記１又は複数の格納デバイスは、Ｒｅｄｕｎｄａｎｔ Ａｒｒａｙ ｏｆ Ｉｎｄｅｐｅｎｄｅｎｔ Ｄｉｓｋｓ （ＲＡＩＤ）として構成される、
    請求項１から８のいずれか一項に記載のシステム。
  15. 前記汎用プロセッサに連結され、複数のデータパケットを処理する少なくとも１つのネットワークインタフェースをさらに備え、
    前記１又は複数の格納デバイスは、少なくとも１つのＳｅｒｉａｌ Ａｔｔａｃｈｅｄ Ｓｍａｌｌ Ｃｏｍｐｕｔｅｒ Ｓｙｓｔｅｍ Ｉｎｔｅｒｆａｃｅ（ＳＡＳ）を介して前記汎用プロセッサに連結され、
    前記１又は複数の格納デバイスは、Ｒｅｄｕｎｄａｎｔ Ａｒｒａｙ ｏｆ Ｉｎｄｅｐｅｎｄｅｎｔ Ｄｉｓｋｓ （ＲＡＩＤ）として構成される、請求項１から８のいずれか一項に記載のシステム。
  16. 汎用プロセッサであって、
    複数のコアと、
    複数の命令を格納するレベル１（Ｌ１）命令キャッシュであって、前記複数の命令は、前記汎用プロセッサの命令セットの第１の新暗号規格命令セット（第１のＡＥＳ命令セット）を含み、前記第１のＡＥＳ命令セットは、ＡＥＳラウンド用のラウンド鍵を生成するＡＥＳラウンド鍵命令を含み、前記ＡＥＳラウンド鍵命令は、生成される前記ラウンド鍵が暗号化に用いられるか復号化に用いられるかを示すビットを含む、Ｌ１命令キャッシュと、
    Ｌ１データキャッシュと、
    前記Ｌ１命令キャッシュからの複数の命令をフェッチする命令フェッチロジックと、
    複数の命令を復号化する復号化ロジックと、
    ＡＥＳ復号化演算のラウンドに使用されるラウンド鍵を格納する第１ソースレジスタと、
    前記ＡＥＳ復号化演算の前記ラウンドによって復号化される入力データを格納する第２ソースレジスタと、
    前記第１のＡＥＳ命令セットを実装するための複数の演算を含むマイクロコードと、
    ＡＥＳ実行ロジックを含み、前記ＡＥＳ復号化演算の前記ラウンドを実行するために前記汎用プロセッサの前記命令セットの前記第１のＡＥＳ命令セットを実行するべく前記マイクロコードの前記複数の演算を実行する実行ユニットであって、前記ＡＥＳ復号化演算は、前記第１ソースレジスタからの前記ラウンド鍵を使用して前記第２ソースレジスタからの前記入力データを復号化して、前記ＡＥＳ復号化演算の前記ラウンドの結果を前記第２ソースレジスタに格納する、実行ユニットと、
    を有し、
    前記ＡＥＳ復号化演算の前記ラウンドは、
    前記入力データに対して実行される換字演算であって、逆換字ボックス（Ｓ−ｂｏｘ）ルックアップを含む換字演算と、
    逆行シフト演算と、
    逆列混合演算と、
    排他的論理和関数が前記ラウンド鍵からのデータに使用されるラウンド鍵加算演算と
    を含む、
    汎用プロセッサ。
  17. 汎用プロセッサであって、
    第１のコアを含む複数のコアを備え、前記第１のコアは、
    複数の命令を格納するレベル１（Ｌ１）命令キャッシュであって、前記複数の命令は、前記汎用プロセッサの命令セットの第１の新暗号規格命令セット（第１のＡＥＳ命令セット）を含み、前記第１のＡＥＳ命令セットは、ＡＥＳラウンド用のラウンド鍵を生成するＡＥＳラウンド鍵命令を含み、前記ＡＥＳラウンド鍵命令は、生成される前記ラウンド鍵が暗号化に用いられるか復号化に用いられるかを示すビットを含む、Ｌ１命令キャッシュと、
    Ｌ１データキャッシュと、
    複数の命令を復号化する復号化ユニットと、
    ＡＥＳ復号化演算のラウンドに使用されるラウンド鍵を格納する第１ソースレジスタと、
    前記ＡＥＳ復号化演算の前記ラウンドによって復号化される入力データを格納する第２ソースレジスタと、
    前記第１のＡＥＳ命令セットを実装するための複数の演算を含むマイクロコードと、
    前記ＡＥＳ復号化演算の前記ラウンドを実行するために前記汎用プロセッサの前記命令セットの前記第１のＡＥＳ命令セットを実行するべく前記マイクロコードの前記複数の演算を実行する実行ユニットであって、前記ＡＥＳ復号化演算は、前記第１ソースレジスタからの前記ラウンド鍵を使用して前記第２ソースレジスタからの前記入力データを復号化して、前記ＡＥＳ復号化演算の前記ラウンドの結果を前記第２ソースレジスタに格納する、実行ユニットと、
    を有し、
    前記ＡＥＳ復号化演算の前記ラウンドは、
    前記入力データに対して実行される換字演算であって、逆換字ボックス（Ｓ−ｂｏｘ）ルックアップを含む換字演算と、
    逆行シフト演算と、
    逆列混合演算と、
    排他的論理和関数が前記ラウンド鍵からのデータに使用されるラウンド鍵加算演算と
    を含む、
    汎用プロセッサ。
  18. 汎用プロセッサであって、
    複数のコアと、
    複数の命令を格納するレベル１（Ｌ１）命令キャッシュであって、前記複数の命令は、前記汎用プロセッサの命令セットの第１の新暗号規格命令セット（第１のＡＥＳ命令セット）を含み、前記第１のＡＥＳ命令セットは、ＡＥＳラウンド用のラウンド鍵を生成するＡＥＳラウンド鍵命令を含み、前記ＡＥＳラウンド鍵命令は、生成される前記ラウンド鍵が暗号化に用いられるか復号化に用いられるかを示すビットを含む、Ｌ１命令キャッシュと、
    Ｌ１データキャッシュと、
    前記Ｌ１命令キャッシュからの複数の命令をフェッチする命令フェッチロジックと、
    複数の命令を復号化する復号化ロジックと、
    ＡＥＳ暗号化演算のラウンドに使用されるラウンド鍵を格納する第１ソースレジスタと、
    前記ＡＥＳ暗号化演算の前記ラウンドによって暗号化される入力データを格納する第２ソースレジスタと、
    前記第１のＡＥＳ命令セットを実装するための複数の演算を含むマイクロコードと、
    ＡＥＳ実行ロジックを含み、前記ＡＥＳ暗号化演算の前記ラウンドを実行するために前記汎用プロセッサの前記命令セットの前記第１のＡＥＳ命令セットを実行するべく前記マイクロコードの前記複数の演算を実行する実行ユニットであって、前記ＡＥＳ暗号化演算は、前記第１ソースレジスタからの前記ラウンド鍵を使用して前記第２ソースレジスタからの前記入力データを暗号化して、前記ＡＥＳ暗号化演算の前記ラウンドの結果を前記第２ソースレジスタに格納する、実行ユニットと、
    を有し、
    前記ＡＥＳ暗号化演算の前記ラウンドは、
    前記入力データに対してバイト換字を実行するサブバイト変換であって、換字ボックス（Ｓ−ｂｏｘ）ルックアップを含み、換字されたデータの第１のアレイをもたらすサブバイト変換と、
    前記第１のアレイの行データを特定の量シフトして第２のアレイをもたらす行シフト変換と、
    列混合結果を生成すべく、前記第２のアレイの複数の列がガロア体ＧＦ（２８）上の多項式として扱われ、モジュロＸ４＋１が固定多項式で乗算される列混合変換と、
    排他的論理和関数が前記ラウンド鍵及び前記列混合結果からのデータに使用されるラウンド鍵加算変換と
    を含む、
    汎用プロセッサ。
  19. 汎用プロセッサであって、複数のコアを備え、
    前記複数のコアの第１のコアは、
    複数の命令を格納するレベル１（Ｌ１）命令キャッシュであって、前記複数の命令は、前記汎用プロセッサの命令セットの第１の新暗号規格命令セット（第１のＡＥＳ命令セット）を含み、前記第１のＡＥＳ命令セットは、ＡＥＳラウンド用のラウンド鍵を生成するＡＥＳラウンド鍵命令を含み、前記ＡＥＳラウンド鍵命令は、生成される前記ラウンド鍵が暗号化に用いられるか復号化に用いられるかを示すビットを含む、Ｌ１命令キャッシュと、
    Ｌ１データキャッシュと、
    複数の命令を復号化する復号化ユニットと、
    ＡＥＳ暗号化演算のラウンドに使用されるラウンド鍵を格納する第１ソースレジスタと、
    前記ＡＥＳ暗号化演算の前記ラウンドによって暗号化される入力データを格納する第２ソースレジスタと、
    前記第１のＡＥＳ命令セットを実装するための複数の演算を含むマイクロコードと、
    前記ＡＥＳ暗号化演算の前記ラウンドを実行するために前記汎用プロセッサの前記命令セットの前記第１のＡＥＳ命令セットを実行するべく前記マイクロコードの前記複数の演算を実行する実行ユニットであって、前記ＡＥＳ暗号化演算は、前記第１ソースレジスタからの前記ラウンド鍵を使用して前記第２ソースレジスタからの前記入力データを暗号化して、前記ＡＥＳ暗号化演算の前記ラウンドの結果を前記第２ソースレジスタに格納する、実行ユニットと、
    を有し、
    前記ＡＥＳ暗号化演算の前記ラウンドは、
    前記入力データに対してバイト換字を実行するサブバイト変換であって、換字ボックス（Ｓ−ｂｏｘ）ルックアップを含み、換字されたデータの第１のアレイをもたらすサブバイト変換と、
    前記第１のアレイの行データを特定の量シフトして第２のアレイをもたらす行シフト変換と、
    列混合結果を生成すべく、前記第２のアレイの複数の列がガロア体ＧＦ（２８）上の多項式として扱われ、固定多項式としてモジュロＸ４＋１乗算される列混合変換と、
    排他的論理和関数が前記ラウンド鍵及び前記列混合結果からのデータに使用されるラウンド鍵加算演算と
    を含む、
    汎用プロセッサ。
  20. 汎用プロセッサであって、
    複数のコアと、
    複数の命令を格納するレベル１（Ｌ１）命令キャッシュであって、前記複数の命令は、前記汎用プロセッサの命令セットの第１の新暗号規格命令セット（第１のＡＥＳ命令セット）を含み、前記第１のＡＥＳ命令セットは、ＡＥＳラウンド用のラウンド鍵を生成するＡＥＳラウンド鍵命令を含み、前記ＡＥＳラウンド鍵命令は、生成される前記ラウンド鍵が暗号化に用いられるか復号化に用いられるかを示すビットを含む、Ｌ１命令キャッシュと、
    Ｌ１データキャッシュと、
    前記Ｌ１命令キャッシュからの複数の命令をフェッチする命令フェッチロジックと、
    複数の命令を復号化する復号化ロジックと、
    ＡＥＳ復号化演算の最終ラウンドに使用されるラウンド鍵を格納する第１ソースレジスタと、
    前記ＡＥＳ復号化演算の前記最終ラウンドによって復号化される入力データを格納する第２ソースレジスタと、
    前記第１のＡＥＳ命令セットを実装するための複数の演算を含むマイクロコードと、
    ＡＥＳ実行ロジックを含み、前記ＡＥＳ復号化演算の前記最終ラウンドを実行するために前記汎用プロセッサの前記命令セットの前記第１のＡＥＳ命令セットを実行するべく前記マイクロコードの前記複数の演算を実行する実行ユニットであって、前記ＡＥＳ復号化演算の前記最終ラウンドは、前記第１ソースレジスタからの前記ラウンド鍵を使用して前記第２ソースレジスタからの前記入力データを復号化して、前記ＡＥＳ復号化演算の最終の復号結果を前記第２ソースレジスタに格納する、実行ユニットと、
    を有し、
    前記ＡＥＳ復号化演算の前記最終ラウンドは、
    前記入力データに対して実行される換字演算であって、逆換字ボックス（Ｓ−ｂｏｘ）を使用する換字演算と、
    逆行シフト演算と、
    排他的論理和関数が前記ラウンド鍵からのデータに使用されるラウンド鍵加算演算と
    を含む、
    汎用プロセッサ。
  21. 汎用プロセッサであって、複数のコアを備え、
    前記複数のコアの第１のコアは、
    複数の命令を格納するレベル１（Ｌ１）命令キャッシュであって、前記複数の命令は、前記汎用プロセッサの命令セットの第１の新暗号規格命令セット（第１のＡＥＳ命令セット）を含み、前記第１のＡＥＳ命令セットは、ＡＥＳラウンド用のラウンド鍵を生成するＡＥＳラウンド鍵命令を含み、前記ＡＥＳラウンド鍵命令は、生成される前記ラウンド鍵が暗号化に用いられるか復号化に用いられるかを示すビットを含む、Ｌ１命令キャッシュと、
    Ｌ１データキャッシュと、
    複数の命令を復号化する復号化ユニットと、
    ＡＥＳ復号化演算の最終ラウンドに使用されるラウンド鍵を格納する第１ソースレジスタと、
    前記ＡＥＳ復号化演算の前記最終ラウンドによって復号化される入力データを格納する第２ソースレジスタと、
    前記第１のＡＥＳ命令セットを実装するための複数の演算を含むマイクロコードと、
    前記ＡＥＳ復号化演算の前記最終ラウンドを実行するために前記汎用プロセッサの前記命令セットの前記第１のＡＥＳ命令セットを実行するべく前記マイクロコードの前記複数の演算を実行する実行ユニットであって、前記ＡＥＳ復号化演算の前記最終ラウンドは、前記第１ソースレジスタからの前記ラウンド鍵を使用して前記第２ソースレジスタからの前記入力データを復号化して、前記ＡＥＳ復号化演算の最終の復号結果を前記第２ソースレジスタに格納する、実行ユニットと、
    を有し、
    前記ＡＥＳ復号化演算の前記最終ラウンドは、
    前記入力データに対して実行される換字演算であって、逆換字ボックス（Ｓ−ｂｏｘ）を使用する換字演算と、
    逆行シフト演算と、
    排他的論理和関数が前記ラウンド鍵からのデータに使用されるラウンド鍵加算演算と
    を含む、
    汎用プロセッサ。
  22. 汎用プロセッサであって、
    複数のコアと、
    複数の命令を格納するレベル１（Ｌ１）命令キャッシュであって、前記複数の命令は、前記汎用プロセッサの命令セットの第１の新暗号規格命令セット（第１のＡＥＳ命令セット）を含み、前記第１のＡＥＳ命令セットは、ＡＥＳラウンド用のラウンド鍵を生成するＡＥＳラウンド鍵命令を含み、前記ＡＥＳラウンド鍵命令は、生成される前記ラウンド鍵が暗号化に用いられるか復号化に用いられるかを示すビットを含む、Ｌ１命令キャッシュと、
    Ｌ１データキャッシュと、
    前記Ｌ１命令キャッシュからの複数の命令をフェッチする命令フェッチロジックと、
    複数の命令を復号化する復号化ロジックと、
    ＡＥＳ暗号化演算の最終ラウンドに使用されるラウンド鍵を格納する第１ソースレジスタと、
    前記ＡＥＳ暗号化演算の前記最終ラウンドによって暗号化される入力データを格納する第２ソースレジスタと、
    前記第１のＡＥＳ命令セットを実装するための複数の演算を含むマイクロコードと、
    ＡＥＳ実行ロジックを含み、前記ＡＥＳ暗号化演算の前記最終ラウンドを実行するために前記汎用プロセッサの前記命令セットの前記第１のＡＥＳ命令セットを実行するべく前記マイクロコードの前記複数の演算を実行する実行ユニットであって、前記ＡＥＳ暗号化演算の前記最終ラウンドは、前記第１ソースレジスタからの前記ラウンド鍵を使用して前記第２ソースレジスタからの前記入力データを暗号化して、前記ＡＥＳ暗号化演算の最終の暗号結果を前記第２ソースレジスタに格納する、実行ユニットと、
    を有し、
    前記ＡＥＳ暗号化演算の前記最終ラウンドは、
    前記入力データに対して実行される換字演算であって、換字ボックス（Ｓ−ｂｏｘ）を使用して、換字されたデータの第１のアレイをもたらす換字演算と、
    行シフト結果を生成すべく、前記第１のアレイの行データを特定の量シフトする行シフト変換と、
    排他的論理和関数が前記ラウンド鍵及び前記行シフト結果からのデータに使用されるラウンド鍵加算変換と
    を含む、
    汎用プロセッサ。
  23. 汎用プロセッサであって、複数のコアを備え、
    前記複数のコアの第１のコアは、
    複数の命令を格納するレベル１（Ｌ１）命令キャッシュであって、前記複数の命令は、前記汎用プロセッサの命令セットの第１の新暗号規格命令セット（第１のＡＥＳ命令セット）を含み、前記第１のＡＥＳ命令セットは、ＡＥＳラウンド用のラウンド鍵を生成するＡＥＳラウンド鍵命令を含み、前記ＡＥＳラウンド鍵命令は、生成される前記ラウンド鍵が暗号化に用いられるか復号化に用いられるかを示すビットを含む、Ｌ１命令キャッシュと、
    Ｌ１データキャッシュと、
    複数の命令を復号化する復号化ユニットと、
    ＡＥＳ暗号化演算の最終ラウンドに使用されるラウンド鍵を格納する第１ソースレジスタと、
    前記ＡＥＳ暗号化演算の前記最終ラウンドによって暗号化される入力データを格納する第２ソースレジスタと、
    前記第１のＡＥＳ命令セットを実装するための複数の演算を含むマイクロコードと、
    前記ＡＥＳ暗号化演算の前記最終ラウンドを実行するために前記汎用プロセッサの前記命令セットの前記第１のＡＥＳ命令セットを実行するべく前記マイクロコードの前記複数の演算を実行する実行ユニットであって、前記ＡＥＳ暗号化演算の前記最終ラウンドは、前記第１ソースレジスタからの前記ラウンド鍵を使用して前記第２ソースレジスタからの前記入力データを暗号化して、前記ＡＥＳ暗号化演算の最後の暗号結果を前記第２ソースレジスタに格納する、実行ユニットと、
    を有し、
    前記ＡＥＳ暗号化演算の前記最終ラウンドは、
    前記入力データに対して実行される換字演算であって、換字ボックス（Ｓ−ｂｏｘ）を使用して、換字されたデータの第１のアレイをもたらす換字演算と、
    行シフト結果を生成すべく、前記第１のアレイの行データを特定の量シフトする行シフト変換と、
    排他的論理和関数が前記ラウンド鍵及び前記行シフト結果からのデータに使用されるラウンド鍵加算変換と
    を含む、
    汎用プロセッサ。
  24. システムであって、
    汎用プロセッサと、
    前記汎用プロセッサをダイナミックランダムアクセスメモリ（ＤＲＡＭ）に連結するメモリコントローラと、
    前記汎用プロセッサを１又は複数のデバイスに連結する入出力コントローラ（Ｉ／Ｏコントローラ）と
    を備え、
    前記汎用プロセッサは、
    複数のコアと、
    複数の命令を格納するレベル１（Ｌ１）命令キャッシュであって、前記複数の命令は第１の新暗号規格命令セット（第１のＡＥＳ命令セット）を含み、前記第１のＡＥＳ命令セットは、ＡＥＳラウンド用のラウンド鍵を生成するＡＥＳラウンド鍵命令を含み、前記ＡＥＳラウンド鍵命令は、生成される前記ラウンド鍵が暗号化に用いられるか復号化に用いられるかを示すビットを含む、Ｌ１命令キャッシュと、
    Ｌ１データキャッシュと、
    前記Ｌ１命令キャッシュからの複数の命令をフェッチする命令フェッチロジックと、
    複数の命令を復号化する復号化ロジックと、
    ＡＥＳ復号化演算のラウンドに使用されるラウンド鍵を格納する第１ソースレジスタと、
    前記ＡＥＳ復号化演算の前記ラウンドによって復号化される入力データを格納する第２ソースレジスタと、
    前記第１のＡＥＳ命令セットを実装するための複数の演算を含むマイクロコードと、
    ＡＥＳ実行ロジックを含み、前記ＡＥＳ復号化演算の前記ラウンドを実行するために前記第１のＡＥＳ命令セットを実行するべく前記マイクロコードの前記複数の演算を実行する実行ユニットであって、前記ＡＥＳ復号化演算は、前記第１ソースレジスタからの前記ラウンド鍵を使用して前記第２ソースレジスタからの前記入力データを復号化して、前記ＡＥＳ復号化演算の前記ラウンドの結果を前記第２ソースレジスタに格納する、実行ユニットと、
    を有し、
    前記ＡＥＳ復号化演算の前記ラウンドは、
    前記入力データに対して実行される換字演算であって、逆換字ボックス（Ｓ−ｂｏｘ）を使用する換字演算と、
    逆行シフト演算と、
    逆列混合演算と、
    排他的論理和関数が前記ラウンド鍵からのデータに使用されるラウンド鍵加算演算と
    を含む、
    システム。
  25. システムであって、
    汎用プロセッサと、
    前記汎用プロセッサをダイナミックランダムアクセスメモリ（ＤＲＡＭ）に連結するメモリコントローラと、
    前記汎用プロセッサを１又は複数のデバイスに連結する入出力コントローラ（Ｉ／Ｏコントローラ）と
    を備え、
    前記汎用プロセッサは、
    複数のコアと、
    複数の命令を格納するレベル１（Ｌ１）命令キャッシュであって、前記複数の命令は第１の新暗号規格命令セット（第１のＡＥＳ命令セット）を含み、前記第１のＡＥＳ命令セットは、ＡＥＳラウンド用のラウンド鍵を生成するＡＥＳラウンド鍵命令を含み、前記ＡＥＳラウンド鍵命令は、生成される前記ラウンド鍵が暗号化に用いられるか復号化に用いられるかを示すビットを含む、Ｌ１命令キャッシュと、
    Ｌ１データキャッシュと、
    前記Ｌ１命令キャッシュからの複数の命令をフェッチする命令フェッチロジックと、
    複数の命令を復号化する復号化ロジックと、
    ＡＥＳ暗号化演算のラウンドに使用されるラウンド鍵を格納する第１ソースレジスタと、
    前記ＡＥＳ暗号化演算の前記ラウンドによって暗号化される入力データを格納する第２ソースレジスタと、
    前記第１のＡＥＳ命令セットを実装するための複数の演算を含むマイクロコードと、
    ＡＥＳ実行ロジックを含み、前記ＡＥＳ暗号化演算の前記ラウンドを実行するために前記第１のＡＥＳ命令セットを実行するべく前記マイクロコードの前記複数の演算を実行する実行ユニットであって、前記ＡＥＳ暗号化演算は、前記第１ソースレジスタからの前記ラウンド鍵を使用して前記第２ソースレジスタからの前記入力データを暗号化して、前記ＡＥＳ暗号化演算の前記ラウンドの結果を前記第２ソースレジスタに格納する、実行ユニットと、
    を有し、
    前記ＡＥＳ暗号化演算の前記ラウンドは、
    前記入力データに対してバイト換字を実行するサブバイト変換であって、換字ボックス（Ｓ−ｂｏｘ）を使用して、換字されたデータの第１のアレイをもたらすサブバイト変換と、
    前記第１のアレイの行データを特定の量シフトして第２のアレイをもたらす行シフト変換と、
    列混合結果を生成すべく、前記第２のアレイの複数の列がガロア体ＧＦ（２８）上の多項式として扱われ、モジュロｘ４＋１が固定多項式で乗算される列混合変換と、
    排他的論理和関数が前記ラウンド鍵及び前記列混合結果からのデータに使用されるラウンド鍵加算変換と
    を含む、
    システム。
  26. システムであって、
    汎用プロセッサと、
    前記汎用プロセッサをダイナミックランダムアクセスメモリ（ＤＲＡＭ）に連結するメモリコントローラと、
    前記汎用プロセッサを１又は複数のデバイスに連結する入出力コントローラ（Ｉ／Ｏコントローラ）と
    を備え、
    前記汎用プロセッサは、
    複数のコアと、
    複数の命令を格納するレベル１（Ｌ１）命令キャッシュであって、前記複数の命令は第１の新暗号規格命令セット（第１のＡＥＳ命令セット）を含み、前記第１のＡＥＳ命令セットは、ＡＥＳラウンド用のラウンド鍵を生成するＡＥＳラウンド鍵命令を含み、前記ＡＥＳラウンド鍵命令は、生成される前記ラウンド鍵が暗号化に用いられるか復号化に用いられるかを示すビットを含む、Ｌ１命令キャッシュと、
    Ｌ１データキャッシュと、
    前記Ｌ１命令キャッシュからの複数の命令をフェッチする命令フェッチロジックと、
    複数の命令を復号化する復号化ロジックと、
    ＡＥＳ復号化演算の最終ラウンドに使用されるラウンド鍵を格納する第１ソースレジスタと、
    前記ＡＥＳ復号化演算の前記最終ラウンドによって復号化される入力データを格納する第２ソースレジスタと、
    前記第１のＡＥＳ命令セットを実装するための複数の演算を含むマイクロコードと、
    ＡＥＳ実行ロジックを含み、前記ＡＥＳ復号化演算の前記最終ラウンドを実行するために前記第１のＡＥＳ命令セットを実行するべく前記マイクロコードの前記複数の演算を実行する実行ユニットであって、前記ＡＥＳ復号化演算の前記最終ラウンドは、前記第１ソースレジスタからの前記ラウンド鍵を使用して前記第２ソースレジスタからの前記入力データを復号化して、前記ＡＥＳ復号化演算の最終の復号結果を前記第２ソースレジスタに格納する、実行ユニットと、
    を有し、
    前記ＡＥＳ復号化演算の前記最終ラウンドは、
    前記入力データに対して実行される換字演算であって、逆換字ボックス（Ｓ−ｂｏｘ）を使用する換字演算と、
    逆行シフト演算と、
    排他的論理和関数が前記ラウンド鍵からのデータに使用されるラウンド鍵加算演算と
    を含む、
    システム。
  27. システムであって、
    汎用プロセッサと、
    前記汎用プロセッサをダイナミックランダムアクセスメモリ（ＤＲＡＭ）に連結するメモリコントローラと、
    前記汎用プロセッサを１又は複数のデバイスに連結する入出力コントローラ（Ｉ／Ｏコントローラ）と
    を備え、
    前記汎用プロセッサは、
    複数のコアと、
    複数の命令を格納するレベル１（Ｌ１）命令キャッシュであって、前記複数の命令は第１の新暗号規格命令セット（第１のＡＥＳ命令セット）を含み、前記第１のＡＥＳ命令セットは、ＡＥＳラウンド用のラウンド鍵を生成するＡＥＳラウンド鍵命令を含み、前記ＡＥＳラウンド鍵命令は、生成される前記ラウンド鍵が暗号化に用いられるか復号化に用いられるかを示すビットを含む、Ｌ１命令キャッシュと、
    Ｌ１データキャッシュと、
    前記Ｌ１命令キャッシュからの複数の命令をフェッチする命令フェッチロジックと、
    複数の命令を復号化する復号化ロジックと、
    ＡＥＳ暗号化演算の最終ラウンドに使用されるラウンド鍵を格納する第１ソースレジスタと、
    前記ＡＥＳ暗号化演算の前記最終ラウンドによって暗号化される入力データを格納する第２ソースレジスタと、
    前記第１のＡＥＳ命令セットを実装するための複数の演算を含むマイクロコードと、
    ＡＥＳ実行ロジックを含み、前記ＡＥＳ暗号化演算の前記最終ラウンドを実行するために前記第１のＡＥＳ命令セットを実行するべく前記マイクロコードの前記複数の演算を実行する実行ユニットであって、前記ＡＥＳ暗号化演算の前記最終ラウンドは、前記第１ソースレジスタからの前記ラウンド鍵を使用して前記第２ソースレジスタからの前記入力データを暗号化して、前記ＡＥＳ暗号化演算の最終の暗号結果を前記第２ソースレジスタに格納する、実行ユニットと、
    を有し、
    前記ＡＥＳ暗号化演算の前記最終ラウンドは、
    前記入力データに対して実行される換字演算であって、換字ボックス（Ｓ−ｂｏｘ）を使用して、換字されたデータの第１のアレイをもたらす換字演算と、
    行シフト結果を生成すべく、前記第１のアレイの行データを特定の量シフトする行シフト変換と、
    排他的論理和関数が前記ラウンド鍵及び前記行シフト結果からのデータに使用されるラウンド鍵加算変換と
    を含む、
    システム。
  28. 前記メモリコントローラは、グラフィックメモリコントローラである、請求項２４から２７のいずれか一項に記載のシステム。
  29. 前記Ｉ／Ｏコントローラは、格納Ｉ／Ｏコントローラである、請求項２４から２７のいずれか一項に記載のシステム。
  30. 前記１又は複数のデバイスは、１又は複数の格納デバイスを含む、請求項２４から２７のいずれか一項に記載のシステム。
  31. 前記１又は複数の格納デバイスの少なくとも１つは、少なくとも１つのＳｅｒｉａｌ Ａｔｔａｃｈｅｄ Ｓｍａｌｌ Ｃｏｍｐｕｔｅｒ Ｓｙｓｔｅｍ Ｉｎｔｅｒｆａｃｅ（ＳＡＳ）を介して前記汎用プロセッサに連結される、請求項３０に記載のシステム。
  32. 前記１又は複数の格納デバイスは、Ｒｅｄｕｎｄａｎｔ Ａｒｒａｙ ｏｆ Ｉｎｄｅｐｅｎｄｅｎｔ Ｄｉｓｋｓ （ＲＡＩＤ）として構成される、請求項３０に記載のシステム。
  33. 前記１又は複数のデバイスは、少なくとも１つのディスクドライブを含む、請求項２４から２７のいずれか一項に記載のシステム。
  34. 前記１又は複数のデバイスは、少なくとも１つのデジタルビデオディスク（ＤＶＤ）ドライブを含む、請求項２４から２７のいずれか一項に記載のシステム。
  35. 前記１又は複数のデバイスは、少なくとも１つのネットワークインタフェースを含む、請求項２４から２７のいずれか一項に記載のシステム。
  36. 前記少なくとも１つのネットワークインタフェースは、前記汎用プロセッサに連結され、複数のデータパケットを処理する、請求項３５に記載のシステム。
  37. 前記１又は複数のデバイスは、少なくとも１つのネットワークインタフェースコントローラ（ＮＩＣ）を含む、請求項２４から２７のいずれか一項に記載のシステム。
  38. 前記ＮＩＣは、前記汎用プロセッサに連結され、複数のデータパケットを処理する、請求項３７に記載のシステム。
  39. 前記１又は複数のデバイスは、１又は複数の格納デバイスと、少なくとも１つのネットワークインタフェースとを含む、請求項２４から２７のいずれか一項に記載のシステム。
  40. 前記１又は複数の格納デバイスの少なくとも１つは、少なくとも１つのＳｅｒｉａｌ Ａｔｔａｃｈｅｄ Ｓｍａｌｌ Ｃｏｍｐｕｔｅｒ Ｓｙｓｔｅｍ Ｉｎｔｅｒｆａｃｅ（ＳＡＳ）を介して前記汎用プロセッサに連結される、請求項３９に記載のシステム。
  41. 前記１又は複数の格納デバイスは、Ｒｅｄｕｎｄａｎｔ Ａｒｒａｙ ｏｆ Ｉｎｄｅｐｅｎｄｅｎｔ Ｄｉｓｋｓ （ＲＡＩＤ）として構成される、請求項３９に記載のシステム。
  42. 前記ＤＲＡＭは、シンクロナスＤＲＡＭ（ＳＤＲＡＭ）である、請求項２４から２７のいずれか一項に記載のシステム。
  43. 前記ＤＲＡＭは、ダブルデータレート（ＤＤＲ）ランダムアクセスメモリである、請求項２４から２７のいずれか一項に記載のシステム。
  44. 前記ＤＲＡＭは、ダブルデータレート２（ＤＤＲ２）ランダムアクセスメモリである、請求項２４から２７のいずれか一項に記載のシステム。
  45. 前記ＤＲＡＭは、ランバスＤＲＡＭ（ＲＤＲＡＭ）である、請求項２４から２７のいずれか一項に記載のシステム。
  46. 前記１又は複数のデバイスは、少なくとも１つの格納デバイスを含み、前記ＤＲＡＭは、ダブルデータレート（ＤＤＲ）ランダムアクセスメモリを含む、請求項２４から２７のいずれか一項に記載のシステム。
  47. リタイヤユニット
    をさらに備え、
    前記実行ユニットは、ＡＥＳ鍵スケジューリング演算のために使用される１又は複数の他の実行ポートとは異なる、前記第１のＡＥＳ命令セットを実行するための実行ポートを有する、請求項１から８のいずれか一項に記載のシステム。
  48. リタイヤユニット
    をさらに備え、
    前記実行ユニットは、ＡＥＳ鍵スケジューリング演算のために使用される１又は複数の他の実行ポートとは異なる、前記第１のＡＥＳ命令セットを実行するための実行ポートを有する、請求項１６から２３のいずれか一項に記載の汎用プロセッサ。
  49. リタイヤユニット
    をさらに備え、
    前記実行ユニットは、ＡＥＳ鍵スケジューリング演算のために使用される１又は複数の他の実行ポートとは異なる、前記第１のＡＥＳ命令セットを実行するための実行ポートを有する、請求項２４から２７のいずれか一項に記載のシステム。
JP2017001149A 2007-03-28 2017-01-06 新暗号規格（ａｅｓ）向けの柔軟なアーキテクチャおよび命令 Active JP6592804B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/729,199 2007-03-28
US11/729,199 US8538015B2 (en) 2007-03-28 2007-03-28 Flexible architecture and instruction for advanced encryption standard (AES)

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015012125A Division JP2015096976A (ja) 2007-03-28 2015-01-26 新暗号規格（ａｅｓ）向けの柔軟なアーキテクチャおよび命令

Publications (2)

Publication Number Publication Date
JP2017083879A JP2017083879A (ja) 2017-05-18
JP6592804B2 true JP6592804B2 (ja) 2019-10-23

Family

ID=39794399

Family Applications (6)

Application Number Title Priority Date Filing Date
JP2009552935A Pending JP2010520517A (ja) 2007-03-28 2008-03-25 新暗号規格（ａｅｓ）向けの柔軟なアーキテクチャおよび命令
JP2012226077A Pending JP2013057946A (ja) 2007-03-28 2012-10-11 新暗号規格（ａｅｓ）向けの柔軟なアーキテクチャおよび命令
JP2013222466A Active JP5715218B2 (ja) 2007-03-28 2013-10-25 新暗号規格（ａｅｓ）向けの柔軟なアーキテクチャおよび命令
JP2015012125A Pending JP2015096976A (ja) 2007-03-28 2015-01-26 新暗号規格（ａｅｓ）向けの柔軟なアーキテクチャおよび命令
JP2015049638A Pending JP2015108853A (ja) 2007-03-28 2015-03-12 新暗号規格（ａｅｓ）向けの柔軟なアーキテクチャおよび命令
JP2017001149A Active JP6592804B2 (ja) 2007-03-28 2017-01-06 新暗号規格（ａｅｓ）向けの柔軟なアーキテクチャおよび命令

Family Applications Before (5)

Application Number Title Priority Date Filing Date
JP2009552935A Pending JP2010520517A (ja) 2007-03-28 2008-03-25 新暗号規格（ａｅｓ）向けの柔軟なアーキテクチャおよび命令
JP2012226077A Pending JP2013057946A (ja) 2007-03-28 2012-10-11 新暗号規格（ａｅｓ）向けの柔軟なアーキテクチャおよび命令
JP2013222466A Active JP5715218B2 (ja) 2007-03-28 2013-10-25 新暗号規格（ａｅｓ）向けの柔軟なアーキテクチャおよび命令
JP2015012125A Pending JP2015096976A (ja) 2007-03-28 2015-01-26 新暗号規格（ａｅｓ）向けの柔軟なアーキテクチャおよび命令
JP2015049638A Pending JP2015108853A (ja) 2007-03-28 2015-03-12 新暗号規格（ａｅｓ）向けの柔軟なアーキテクチャおよび命令

Country Status (8)

Country Link
US (24) US8538015B2 (ja)
EP (5) EP2132899B1 (ja)
JP (6) JP2010520517A (ja)
CN (5) CN107493163B (ja)
ES (1) ES2805125T3 (ja)
SG (1) SG146584A1 (ja)
TW (1) TWI369885B (ja)
WO (1) WO2008121614A1 (ja)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050087271A (ko) * 2004-02-26 2005-08-31 삼성전자주식회사 가변 키 길이를 가지는 초기 라운드 키에 대응하는 암호라운드 키와 복호 라운드 키를 선택적으로 발생하는 키스케쥴 장치
US7949130B2 (en) 2006-12-28 2011-05-24 Intel Corporation Architecture and instruction set for implementing advanced encryption standard (AES)
US8538015B2 (en) 2007-03-28 2013-09-17 Intel Corporation Flexible architecture and instruction for advanced encryption standard (AES)
US8787565B2 (en) * 2007-08-20 2014-07-22 Intel Corporation Method and apparatus for generating an advanced encryption standard (AES) key schedule
US8923510B2 (en) * 2007-12-28 2014-12-30 Intel Corporation Method and apparatus for efficiently implementing the advanced encryption standard
GB2463031B (en) * 2008-08-28 2010-12-15 Samsung Electronics Co Ltd Device and method for encrypting data or providing an encryption key
US8755515B1 (en) 2008-09-29 2014-06-17 Wai Wu Parallel signal processing system and method
JP4687775B2 (ja) 2008-11-20 2011-05-25 ソニー株式会社 暗号処理装置
US8233620B2 (en) * 2009-02-27 2012-07-31 Inside Secure Key recovery mechanism for cryptographic systems
US9317286B2 (en) * 2009-03-31 2016-04-19 Oracle America, Inc. Apparatus and method for implementing instruction support for the camellia cipher algorithm
US20100250965A1 (en) * 2009-03-31 2010-09-30 Olson Christopher H Apparatus and method for implementing instruction support for the advanced encryption standard (aes) algorithm
US20100246815A1 (en) * 2009-03-31 2010-09-30 Olson Christopher H Apparatus and method for implementing instruction support for the kasumi cipher algorithm
US8654970B2 (en) * 2009-03-31 2014-02-18 Oracle America, Inc. Apparatus and method for implementing instruction support for the data encryption standard (DES) algorithm
US8832464B2 (en) * 2009-03-31 2014-09-09 Oracle America, Inc. Processor and method for implementing instruction support for hash algorithms
JP5564194B2 (ja) * 2009-04-14 2014-07-30 株式会社メガチップス メモリコントローラ、メモリ制御装置およびメモリ装置
US9680637B2 (en) 2009-05-01 2017-06-13 Harris Corporation Secure hashing device using multiple different SHA variants and related methods
TWI407307B (zh) * 2009-06-18 2013-09-01 Univ Ishou Identification tag and radio frequency identification system
TWI397300B (zh) * 2009-09-25 2013-05-21 Univ Shu Te Digital information encryption method
US8549264B2 (en) 2009-12-22 2013-10-01 Intel Corporation Add instructions to add three source operands
US9990201B2 (en) 2009-12-22 2018-06-05 Intel Corporation Multiplication instruction for which execution completes without writing a carry flag
US9003170B2 (en) * 2009-12-22 2015-04-07 Intel Corporation Bit range isolation instructions, methods, and apparatus
US8751830B2 (en) 2012-01-23 2014-06-10 International Business Machines Corporation Memory address translation-based data encryption/compression
US8954755B2 (en) * 2012-01-23 2015-02-10 International Business Machines Corporation Memory address translation-based data encryption with integrated encryption engine
US9244840B2 (en) 2012-12-12 2016-01-26 International Business Machines Corporation Cache swizzle with inline transposition
US9135834B2 (en) * 2013-04-30 2015-09-15 The United Sates of America as represented by the Secretary of the Air Force Apparatus and method to prevent side channel power attacks in advanced encryption standard using floating point operation
US9160523B2 (en) * 2013-04-30 2015-10-13 The United States Of America As Represented By The Secretary Of The Air Force Apparatus and method to prevent side channel power attacks in advanced encryption standard
US10038550B2 (en) 2013-08-08 2018-07-31 Intel Corporation Instruction and logic to provide a secure cipher hash round functionality
FR3011653B1 (fr) 2013-10-09 2018-01-12 Oberthur Technologies Procedes et dispositifs de masquage et demasquage
US9900149B2 (en) * 2013-12-24 2018-02-20 Synopsys, Inc. Area efficient cryptographic method and apparatus
US9361106B2 (en) 2013-12-27 2016-06-07 Intel Corporation SMS4 acceleration processors, methods, systems, and instructions
CN104883256B (zh) * 2014-02-27 2019-02-01 中国科学院数据与通信保护研究教育中心 一种抵抗物理攻击和系统攻击的密钥保护方法
US9800406B2 (en) 2014-05-21 2017-10-24 Intel Corporation Technologies for modifying a first cryptographic cipher with operations of a second cryptographic cipher
US9513913B2 (en) 2014-07-22 2016-12-06 Intel Corporation SM4 acceleration processors, methods, systems, and instructions
US9467279B2 (en) 2014-09-26 2016-10-11 Intel Corporation Instructions and logic to provide SIMD SM4 cryptographic block cipher functionality
US9992171B2 (en) * 2014-11-03 2018-06-05 Sony Corporation Method and system for digital rights management of encrypted digital content
US9503256B2 (en) * 2014-12-24 2016-11-22 Intel Corporation SMS4 acceleration hardware
CN106027225B (zh) * 2015-03-23 2019-07-26 联想(北京)有限公司 数据的解密方法以及电子设备
US9773432B2 (en) 2015-06-27 2017-09-26 Intel Corporation Lightweight cryptographic engine
RU2598781C1 (ru) * 2015-07-31 2016-09-27 Открытое Акционерное Общество "Информационные Технологии И Коммуникационные Системы" Способ линейного преобразования (варианты)
US10103877B2 (en) * 2015-09-24 2018-10-16 Intel Corporation SMS4 acceleration processors having round constant generation
US10049057B2 (en) * 2015-12-18 2018-08-14 Intel Corporation Instruction and logic for secure instruction execution pipeline
CN107547195A (zh) * 2016-06-28 2018-01-05 埃沙尔公司 免受侧信道分析的保护方法和设备
US10341085B2 (en) * 2016-09-06 2019-07-02 Nxp B.V. Software protection against differential fault analysis
CN108011708B (zh) * 2016-10-28 2021-05-25 长城汽车股份有限公司 基于汽车总线的报文加密方法、车辆的控制器及车辆
CN107315964B (zh) * 2017-06-14 2020-09-25 苏州浪潮智能科技有限公司 一种基于加密机实现加密卷转换的方法
JP6938250B2 (ja) * 2017-07-05 2021-09-22 キーサイト テクノロジーズ， インク． 測定システムのプログラム作成方法、測定システム、及び、コンピュータ可読記憶媒体
CN107800530B (zh) * 2017-11-28 2020-09-18 聚辰半导体股份有限公司 一种sms4的s盒掩码方法
CN108132834B (zh) * 2017-12-08 2020-08-18 西安交通大学 多级共享高速缓冲存储器架构下的任务分配方法和系统
US10505521B2 (en) * 2018-01-10 2019-12-10 Ememory Technology Inc. High voltage driver capable of preventing high voltage stress on transistors
US11032061B2 (en) * 2018-04-27 2021-06-08 Microsoft Technology Licensing, Llc Enabling constant plaintext space in bootstrapping in fully homomorphic encryption
CN109005027B (zh) * 2018-08-16 2021-09-14 成都映潮科技股份有限公司 一种随机数据加解密法、装置及系统
KR102628010B1 (ko) 2018-10-05 2024-01-22 삼성전자주식회사 가상 암호화 연산을 수행하는 암호화 회로
US11444748B2 (en) * 2019-03-29 2022-09-13 Intel Corporation Ultra-low latency advanced encryption standard
WO2020222547A1 (ko) * 2019-05-02 2020-11-05 삼성전자 주식회사 암호화 및 복호화를 수행하는 전자 장치 및 그 제어 방법
CN110336662B (zh) * 2019-06-06 2022-02-18 平安科技（深圳）有限公司 数字信息加密方法、装置、计算机设备和存储介质
US20210091928A1 (en) * 2019-09-23 2021-03-25 Qualcomm Incorporated Iterative cipher key-schedule cache for caching round keys used in an iterative encryption/decryption system and related methods
CN110807202B (zh) * 2019-10-31 2022-03-18 北京字节跳动网络技术有限公司 校验信息的处理方法、装置、电子设备及计算机可读介质
CN110908603B (zh) * 2019-11-01 2024-01-19 惠州市德赛西威汽车电子股份有限公司 一种数据存储防错处理系统及方法
CN111865560B (zh) * 2020-06-23 2021-07-27 华中科技大学 一种aes密码协处理器及终端设备
CN112395012B (zh) * 2020-11-03 2024-02-27 南方电网数字电网科技(广东)有限公司 基于双芯智能电表的数据清空方法、装置和计算机设备

Family Cites Families (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1496421A (en) 1922-04-01 1924-06-03 Koranicki Johann Animal trap
US1519509A (en) 1923-09-06 1924-12-16 Brown Co System for and method of producing sulphate and sulphite pulp
US1596530A (en) 1925-05-09 1926-08-17 Newport Co Anthracene dye and a process of manufacture
US1677921A (en) 1925-07-16 1928-07-24 Jules K Johnson Vacuum cleaner
US2447563A (en) 1947-04-11 1948-08-24 Sutherland Paper Co Collapsible covered container or box
US4641238A (en) 1984-12-10 1987-02-03 Itt Corporation Multiprocessor system employing dynamically programmable processing elements controlled by a master processor
US5781758A (en) 1995-03-23 1998-07-14 Apple Computer, Inc. Software emulation system with reduced memory requirements
US6112019A (en) * 1995-06-12 2000-08-29 Georgia Tech Research Corp. Distributed instruction queue
US6118870A (en) 1996-10-09 2000-09-12 Lsi Logic Corp. Microprocessor having instruction set extensions for decryption and multimedia applications
US6704871B1 (en) 1997-09-16 2004-03-09 Safenet, Inc. Cryptographic co-processor
US7277540B1 (en) 1999-01-20 2007-10-02 Kabushiki Kaisha Toshiba Arithmetic method and apparatus and crypto processing apparatus for performing multiple types of cryptography
US6324288B1 (en) 1999-05-17 2001-11-27 Intel Corporation Cipher core in a content protection system
US6738845B1 (en) 1999-11-05 2004-05-18 Analog Devices, Inc. Bus architecture and shared bus arbitration method for a communication device
US7371397B2 (en) 2000-01-18 2008-05-13 Albemarle Corporation Methods for microbiological control in aqueous systems
US20020108059A1 (en) 2000-03-03 2002-08-08 Canion Rodney S. Network security accelerator
KR100366790B1 (ko) 2000-08-26 2003-01-09 엘지전자 주식회사 동기식 전송장치의 계위단위 스위치
KR100525389B1 (ko) 2001-01-17 2005-11-02 엘지전자 주식회사 실시간 입력 스트림의 암호화／복호화 장치
US6937727B2 (en) 2001-06-08 2005-08-30 Corrent Corporation Circuit and method for implementing the advanced encryption standard block cipher algorithm in a system having a plurality of channels
JP3851115B2 (ja) 2001-06-28 2006-11-29 富士通株式会社 暗号回路
ATE484794T1 (de) 2001-08-20 2010-10-15 Infineon Technologies Ag Vorrichtung und verfahren zur durchführung eines kryptographischen algorithmus
US7203310B2 (en) 2001-12-04 2007-04-10 Microsoft Corporation Methods and systems for cryptographically protecting secure content
US7508937B2 (en) * 2001-12-18 2009-03-24 Analog Devices, Inc. Programmable data encryption engine for advanced encryption standard algorithm
US7853778B2 (en) 2001-12-20 2010-12-14 Intel Corporation Load/move and duplicate instructions for a processor
US7570760B1 (en) * 2004-09-13 2009-08-04 Sun Microsystems, Inc. Apparatus and method for implementing a block cipher algorithm
US20030196096A1 (en) 2002-04-12 2003-10-16 Sutton James A. Microcode patch authentication
US7221763B2 (en) * 2002-04-24 2007-05-22 Silicon Storage Technology, Inc. High throughput AES architecture
US7346159B2 (en) 2002-05-01 2008-03-18 Sun Microsystems, Inc. Generic modular multiplier using partial reduction
AU2003241594A1 (en) * 2002-05-23 2003-12-12 Atmel Corporation Advanced encryption standard (aes) hardware cryptographic engine
US6963991B2 (en) 2002-05-31 2005-11-08 Intel Corporation Synchronizing and aligning differing clock domains
GB0214620D0 (en) 2002-06-25 2002-08-07 Koninkl Philips Electronics Nv Round key generation for AES rijndael block cipher
KR20050032588A (ko) 2002-08-08 2005-04-07 마츠시타 덴끼 산교 가부시키가이샤 암호화 복호화장치 및 방법, 암호화장치 및 방법,복호화장치 및 방법, 그리고 송수신장치
US7185177B2 (en) 2002-08-26 2007-02-27 Gerald George Pechanek Methods and apparatus for meta-architecture defined programmable instruction fetch functions supporting assembled variable length instruction processors
FR2845397B1 (fr) * 2002-10-02 2005-07-29 Allevard Rejna Autosuspensions Installation de trempe par induction, notamment pour la fabrication d'elements de suspension
US20040202317A1 (en) 2002-12-20 2004-10-14 Victor Demjanenko Advanced encryption standard (AES) implementation as an instruction set extension
KR100583635B1 (ko) 2003-01-24 2006-05-26 삼성전자주식회사 다수의 동작 모드들을 지원하는 암호화 장치
JP3818263B2 (ja) 2003-01-28 2006-09-06 日本電気株式会社 Ａｅｓ暗号処理装置、ａｅｓ復号処理装置、ａｅｓ暗号・復号処理装置、ａｅｓ暗号処理方法、ａｅｓ復号処理方法、および、ａｅｓ暗号・復号処理方法
TW595183B (en) 2003-03-14 2004-06-21 Acer Labs Inc Crypto-system with an inverse key evaluation circuit
US7533273B2 (en) * 2003-03-19 2009-05-12 Broadcom Corporation Method and system for controlling an encryption/decryption engine using descriptors
FR2853425B1 (fr) * 2003-04-07 2006-01-13 Atmel Corp Sequence de multiplication efficace pour operandes a grands nombres entiers plus larges que le materiel multiplicateur
US7539876B2 (en) 2003-04-18 2009-05-26 Via Technologies, Inc. Apparatus and method for generating a cryptographic key schedule in a microprocessor
US7536560B2 (en) * 2003-04-18 2009-05-19 Via Technologies, Inc. Microprocessor apparatus and method for providing configurable cryptographic key size
US7321910B2 (en) * 2003-04-18 2008-01-22 Ip-First, Llc Microprocessor apparatus and method for performing block cipher cryptographic functions
US7532722B2 (en) 2003-04-18 2009-05-12 Ip-First, Llc Apparatus and method for performing transparent block cipher cryptographic functions
US7925891B2 (en) 2003-04-18 2011-04-12 Via Technologies, Inc. Apparatus and method for employing cryptographic functions to generate a message digest
US7502943B2 (en) 2003-04-18 2009-03-10 Via Technologies, Inc. Microprocessor apparatus and method for providing configurable cryptographic block cipher round results
US8060755B2 (en) 2003-04-18 2011-11-15 Via Technologies, Inc Apparatus and method for providing user-generated key schedule in a microprocessor cryptographic engine
CN1788450A (zh) * 2003-05-14 2006-06-14 皇家飞利浦电子股份有限公司 列混合函数的小型硬件实现
US7472285B2 (en) 2003-06-25 2008-12-30 Intel Corporation Apparatus and method for memory encryption with reduced decryption latency
JPWO2005006191A1 (ja) * 2003-07-10 2006-08-24 富士通株式会社 複数種類の情報を登録する装置および方法
CN1599338A (zh) * 2003-09-19 2005-03-23 皇家飞利浦电子股份有限公司 增强无线局域网安全的方法
US20050097315A1 (en) * 2003-10-30 2005-05-05 Tzahi Carmeli Method and apparatus to configure transmitter and receiver to encrypt and decrypt data
US7636858B2 (en) * 2003-12-11 2009-12-22 Intel Corporation Management of a trusted cryptographic processor
TWI244299B (en) 2004-01-07 2005-11-21 Admtek Inc Method for implementing advanced encryption standards by a very long instruction word architecture processor
KR100800468B1 (ko) 2004-01-29 2008-02-01 삼성전자주식회사 저전력 고속 동작을 위한 하드웨어 암호화/복호화 장치 및그 방법
CN1677921A (zh) 2004-03-31 2005-10-05 华为技术有限公司 通过可编程器件实现数据加密的方法
TWI268686B (en) 2004-04-16 2006-12-11 Via Tech Inc Apparatus and method for performing transparent cipher block chaining mode cryptographic functions
US20050251662A1 (en) 2004-04-22 2005-11-10 Samra Nicholas G Secondary register file mechanism for virtual multithreading
US7561689B2 (en) * 2004-06-17 2009-07-14 Agere Systems Inc. Generating keys having one of a number of key sizes
US7496196B2 (en) 2004-06-30 2009-02-24 Intel Corporation Method apparatus and system of performing one or more encryption and/or decryption operations
JP2006041118A (ja) * 2004-07-26 2006-02-09 Toshiba Corp 半導体装置及びその製造方法
US20060023875A1 (en) 2004-07-30 2006-02-02 Graunke Gary L Enhanced stream cipher combining function
US7620821B1 (en) 2004-09-13 2009-11-17 Sun Microsystems, Inc. Processor including general-purpose and cryptographic functionality in which cryptographic operations are visible to user-specified software
US8005209B2 (en) 2005-01-06 2011-08-23 Polytechnic University Invariance based concurrent error detection for the advanced encryption standard
US20060194386A1 (en) * 2005-02-25 2006-08-31 Dell Products L.P. Method and apparatus for supporting port aggregation of serial attached SCSI wide ports via virtual ports
US20070083735A1 (en) 2005-08-29 2007-04-12 Glew Andrew F Hierarchical processor
CN1761185B (zh) * 2005-11-18 2011-08-17 清华大学 乱序执行的数据流aes加密电路结构
US7649992B2 (en) * 2006-01-06 2010-01-19 Fujitsu Limited Apparatuses for encoding, decoding, and authenticating data in cipher block chaining messaging authentication code
US7610537B2 (en) 2006-04-04 2009-10-27 International Business Machines Corporation Method and apparatus for testing multi-core microprocessors
US8074017B2 (en) 2006-08-11 2011-12-06 Intel Corporation On-disk caching for raid systems
CN1921382B (zh) * 2006-09-06 2010-05-12 华为技术有限公司 一种基于aes算法的加解密方法及加解密器
US8301905B2 (en) 2006-09-08 2012-10-30 Inside Secure System and method for encrypting data
US7949130B2 (en) 2006-12-28 2011-05-24 Intel Corporation Architecture and instruction set for implementing advanced encryption standard (AES)
US8538012B2 (en) 2007-03-14 2013-09-17 Intel Corporation Performing AES encryption or decryption in multiple modes with a single instruction
US8538015B2 (en) 2007-03-28 2013-09-17 Intel Corporation Flexible architecture and instruction for advanced encryption standard (AES)
US8781110B2 (en) 2007-06-30 2014-07-15 Intel Corporation Unified system architecture for elliptic-curve cryptography
US7930519B2 (en) 2008-12-17 2011-04-19 Advanced Micro Devices, Inc. Processor with coprocessor interfacing functional unit for forwarding result from coprocessor to retirement unit

Also Published As

Publication number Publication date
US10171231B2 (en) 2019-01-01
SG146584A1 (en) 2008-10-30
US20140003602A1 (en) 2014-01-02
US20160119123A1 (en) 2016-04-28
JP2015096976A (ja) 2015-05-21
CN101622816B (zh) 2013-05-01
US20150154122A1 (en) 2015-06-04
US9647831B2 (en) 2017-05-09
US20160248580A1 (en) 2016-08-25
EP3361668A1 (en) 2018-08-15
US20150169474A1 (en) 2015-06-18
US20150104008A1 (en) 2015-04-16
EP2132899A4 (en) 2011-03-16
US10181945B2 (en) 2019-01-15
EP3737031B1 (en) 2023-08-30
JP2010520517A (ja) 2010-06-10
US20150169473A1 (en) 2015-06-18
US9654282B2 (en) 2017-05-16
US9641320B2 (en) 2017-05-02
US20080240426A1 (en) 2008-10-02
US10581590B2 (en) 2020-03-03
US20150104007A1 (en) 2015-04-16
JP5715218B2 (ja) 2015-05-07
US10313107B2 (en) 2019-06-04
US10187201B2 (en) 2019-01-22
CN107493163A (zh) 2017-12-19
JP2013057946A (ja) 2013-03-28
US8538015B2 (en) 2013-09-17
EP2132899B1 (en) 2018-06-06
US10256971B2 (en) 2019-04-09
CN103152168B (zh) 2017-12-05
US10164769B2 (en) 2018-12-25
US9641319B2 (en) 2017-05-02
US20160119129A1 (en) 2016-04-28
CN101622816A (zh) 2010-01-06
EP3145113B1 (en) 2018-11-07
US20160119124A1 (en) 2016-04-28
EP3145113A1 (en) 2017-03-22
EP2132899A1 (en) 2009-12-16
US20160119128A1 (en) 2016-04-28
US20150104010A1 (en) 2015-04-16
TW200845689A (en) 2008-11-16
WO2008121614A1 (en) 2008-10-09
US9654281B2 (en) 2017-05-16
US9634828B2 (en) 2017-04-25
CN103152168A (zh) 2013-06-12
US9634830B2 (en) 2017-04-25
US10270589B2 (en) 2019-04-23
US10158478B2 (en) 2018-12-18
US10291394B2 (en) 2019-05-14
US20150100796A1 (en) 2015-04-09
US20160119127A1 (en) 2016-04-28
US10554386B2 (en) 2020-02-04
JP2015108853A (ja) 2015-06-11
US20150100798A1 (en) 2015-04-09
US9634829B2 (en) 2017-04-25
CN112532376A (zh) 2021-03-19
US20160119125A1 (en) 2016-04-28
US20160119131A1 (en) 2016-04-28
EP2852088B1 (en) 2019-02-06
US20150100797A1 (en) 2015-04-09
US20160197720A1 (en) 2016-07-07
EP3737031A1 (en) 2020-11-11
CN107465501A (zh) 2017-12-12
JP2014041382A (ja) 2014-03-06
JP2017083879A (ja) 2017-05-18
TWI369885B (en) 2012-08-01
US20160196219A1 (en) 2016-07-07
CN107465501B (zh) 2020-12-25
US10263769B2 (en) 2019-04-16
US20160119126A1 (en) 2016-04-28
US20150104009A1 (en) 2015-04-16
EP2852088A1 (en) 2015-03-25
ES2805125T3 (es) 2021-02-10
EP3361668B1 (en) 2020-05-27
US10171232B2 (en) 2019-01-01
CN107493163B (zh) 2021-06-25
US10256972B2 (en) 2019-04-09
US20160119130A1 (en) 2016-04-28

Similar Documents

Publication Publication Date Title
JP6592804B2 (ja) 新暗号規格（ａｅｓ）向けの柔軟なアーキテクチャおよび命令

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170206

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180424

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180723

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190416

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190716

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190730

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190828

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190903

R150 Certificate of patent or registration of utility model

Ref document number: 6592804

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250