WO2020222547A1 - 암호화 및 복호화를 수행하는 전자 장치 및 그 제어 방법 - Google Patents

암호화 및 복호화를 수행하는 전자 장치 및 그 제어 방법 Download PDF

Info

Publication number
WO2020222547A1
WO2020222547A1 PCT/KR2020/005727 KR2020005727W WO2020222547A1 WO 2020222547 A1 WO2020222547 A1 WO 2020222547A1 KR 2020005727 W KR2020005727 W KR 2020005727W WO 2020222547 A1 WO2020222547 A1 WO 2020222547A1
Authority
WO
WIPO (PCT)
Prior art keywords
electronic device
present disclosure
round key
byte
subbyte
Prior art date
Application number
PCT/KR2020/005727
Other languages
English (en)
French (fr)
Inventor
백충훈
신준범
김동찬
염용진
김예원
김주영
Original Assignee
삼성전자 주식회사
국민대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020200051542A external-priority patent/KR20200127880A/ko
Application filed by 삼성전자 주식회사, 국민대학교 산학협력단 filed Critical 삼성전자 주식회사
Publication of WO2020222547A1 publication Critical patent/WO2020222547A1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/16—Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/12—Transmitting and receiving encryption devices synchronised or initially set up in a particular manner

Definitions

  • the electronic device 101 may generate an 8-byte round key in operation 410.
  • the electronic device 101 according to an embodiment of the present disclosure may generate an 8-byte round key through a key scheduling algorithm that generates an 8-byte round key mentioned above.
  • a key scheduling algorithm that generates an 8-byte round key mentioned above.
  • an 8-byte round key may be generated using a concatenation and hash function of K, [r] and [j].
  • each component (eg, module or program) of the above-described components may include a singular number or a plurality of entities.
  • one or more components or operations among the above-described corresponding components may be omitted, or one or more other components or operations may be added.
  • a plurality of components eg, a module or a program
  • the integrated component may perform one or more functions of each component of the plurality of components in the same or similar to that performed by the corresponding component among the plurality of components prior to the integration. .

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Mathematical Optimization (AREA)
  • Computer Security & Cryptography (AREA)
  • Computational Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Storage Device Security (AREA)

Abstract

암호화 및 복호화를 수행하는 전자 장치 및 그 제어 방법이 개시된다. 본 개시의 일 실시예에 따른 전자 장치는, 메모리, 및 상기 메모리와 동작 가능하도록 연결된 적어도 하나의 프로세서를 포함하고, 상기 적어도 하나의 프로세서는, 입력 데이터에 서브바이트(subbyte) 연산을 수행하고, 상기 서브바이트 연산은 라운드 키에 기반하여 결정된 S 박스(substitution box)를 이용하여 수행되고, 상기 서브바이트 연산이 수행된 입력 데이터에 믹스컬럼(mixcolumn) 연산 및 시프트로우(shiftrow) 연산을 포함하는 선형 연산을 수행하여 상기 서브바이트 연산이 수행된 입력 데이터를 암호화하도록 설정될 수 있다.

Description

암호화 및 복호화를 수행하는 전자 장치 및 그 제어 방법
본 개시는, 암호화 및 복호화를 수행하는 전자 장치 및 그 제어 방법에 관한 것이다.
전자 장치, 예를 들어, 스마트 폰과 같은 휴대용 전자 장치를 통해 제공되는 다양한 서비스 및 부가 기능들이 점차 증가하고 있다. 이러한 전자 장치의 효용 가치를 높이고, 다양한 사용자들의 욕구를 만족시키기 위해서 통신 서비스 제공자 또는 전자 장치 제조사들은 다양한 기능들을 제공하고 다른 업체와의 차별화를 위해 전자 장치를 경쟁적으로 개발하고 있다. 이에 따라, 전자 장치를 통해서 제공되는 다양한 기능들도 점점 고도화 되고 있다.
통신 기술과 정보 처리 기술의 발달로 공격자의 능력이 향상됨에 따라 그에 따른 안전한 암호 시스템의 요구가 증가하고 있다. 암호 알고리즘은, 암호 알고리즘이 동작하는 단말과 이를 사용하는 사용자는 믿을 수 있다는 가정 하에, 암호 알고리즘이 공개되어 있더라도 암호 키가 노출되지 않는다면 암호문을 획득한 공격자가 암호문을 복호할 수 없다는 전제로 개발되어 왔다. 그러나, 실제 환경에서 통신에 참여한 사용자는 직접 공격자가 되어 암호 키를 제3자에게 유출할 수 있다. 또한, 사용자가 사용하는 단말에 설치된 멀웨어(Mal-ware)는 공격자가 되어, 암호 키 자체뿐 아니라 암호문, 복호화된 평문, 또는 메모리에 남아있는 암호문의 중간계산과정을 이용하여 암호키를 추출할 수도 있다.
이에 대한 해결책으로, 화이트 박스 암호 기술이 소프트웨어 및 콘텐츠의 보호, 불법 유출 방지를 위한 핵심 기술로 부상하였다. 화이트박스 암호 기술은 소프트웨어만으로 암호키가 알고리즘 내부에 숨겨져 있으므로, 암호 알고리즘의 동작 과정에 있어서 중간 연산값 및 암호 키를 직접 노출시키지 않는다. 화이트박스 암호 기술의 가장 대표적인 방식은 Chow 등이 제안한 방법으로 암호화 알고리즘을 룩업 테이블(lookup table)로 표현하고 이러한 테이블에 암호키를 숨겨 놓음으로써, 공격자가 암호화 프로세스를 모니터링 하더라도 실제 암호키가 무엇인지를 유추할 수 없도록 하였다.
그러나, 현재의 화이트박스 암호화 기술은, S 박스가 공개되어 있고, 키(예: 라운드 키)가 암호화 대상 데이터에 합성되는 프로세스를 통하여 암호화를 수행하는 바, 레이어를 분리(예: 라운드 키를 복구)하는 디컴포지션 공격(예: 키 복구 공격)에 취약할 수 있다. 실제로, 화이트박스 암호화 기술에서 암호 키(예: 마스터 키)는 모두 복구되었다.
본 개시의 일 실시예에 따르면, 라운드 키에 기반하여 결정된 S 박스를 이용하여 암호화 및/또는 복호화를 수행하여, 키(예: 암호 키 및/또는 라운드 키)를 복구하기 위한 다양한 공격들에 대해서 강인한 특성을 가지는 전자 장치가 제공된다.
본 개시의 일 실시예에 따르면, 라운드 키에 기반하여 결정된 S 박스를 이용하여 암호화 및/또는 복호화를 수행하여, 키(예: 암호 키 및/또는 라운드 키)를 복구하기 위한 다양한 공격들에 대해서 강인한 특성을 가지는 전자 장치의 제어 방법이 제공된다.
본 개시의 일 실시예예 따른 전자 장치는, 메모리, 및 상기 메모리와 동작 가능하도록 연결된 적어도 하나의 프로세서를 포함하고, 상기 적어도 하나의 프로세서는, 입력 데이터에 서브바이트(subbyte) 연산을 수행하고, 상기 서브바이트 연산은 라운드 키에 기반하여 결정된 S 박스(substitution box)를 이용하여 수행되고, 상기 서브바이트 연산이 수행된 입력 데이터에 믹스컬럼(mixcolumn) 연산 및 시프트로우(shiftrow) 연산을 포함하는 선형 연산을 수행하여 상기 서브바이트 연산이 수행된 입력 데이터를 암호화하도록 설정될 수 있다.
본 개시의 일 실시예예 따른 전자 장치의 제어 방법은, 입력 데이터에 서브바이트(subbyte) 연산을 수행하는 동작과, 상기 서브바이트 연산은 라운드 키에 기반하여 결정된 S 박스(substitution box)를 이용하여 수행되고, 상기 서브바이트 연산이 수행된 입력 데이터에 믹스컬럼(mixcolumn) 연산 및 시프트로우(shiftrow) 연산을 포함하는 선형 연산을 수행하여 상기 서브바이트 연산이 수행된 입력 데이터를 암호화하는 동작을 포함할 수 있다.
본 개시의 일 실시예에 따르면, 16바이트 라운드 키 또는 8바이트 라운드 키를 이용하여 생성된 keyed S 박스를 이용하여 서브바이트 연산을 수행함으로써, 종래의 AES 알고리즘에서 애드 라운드 키 연산이 생략될 수 있는 효과가 발휘될 수 있다.
또한, 본 개시의 일 실시예에 따르면, 공격자는 생성된 16바이트 라운드 키 또는 8바이트 라운드 키를 알 수 없음에 따라 keyed S 박스를 생성하기 위해 사용된 가역 행렬을 알 수 없게 되고, 결과적으로 keyed S 박스를 생성하기 위해 사용된 아핀 변환을 알 수 없게 되는 바, 화이트 박스 암호화 방식에 있어서도 합성 함수의 레이어(layer)를 분리하는 디컴포지션(decomposition) 공격이 적용되지 않을 수 있는 효과가 발휘될 수 있다.
다양한 실시예들에 따른 효과는 상기 기술된 효과로 제한되지 아니하며, 다양한 효과가 본 개시 상에 내재되어 있음은 통상의 기술자에게 자명하다.
도 1은, 본 개시의 일 실시예에 따른 네트워크 환경 내의 전자 장치의 블록도이다.
도 2는, 본 개시의 일 실시예에 따른 암호화 방법을 설명하기 위한 예시 도면이다.
도 3 및 도 4는, 본 개시의 일 실시예에 따른 keyed S 박스를 생성하는 과정을 설명하기 위한 예시 도면이다.
도 5는, 본 개시의 일 실시예에 따른 중간 라운드 연산을 설명하기 위한 예시 도면이다.
도 6은, 본 개시의 일 실시예예 따른 암호화 방법을 도식화한 예시 도면이다.
도 7, 도 8 및 도 9는, 본 개시의 일 실시예에 따른 복호화 방법을 설명하기 위한 예시 도면이다.
도 1은, 다양한 실시예들에 따른, 네트워크 환경(100) 내의 전자 장치(101)의 블럭도이다.
도 1을 참조하면, 네트워크 환경(100)에서 전자 장치(101)는 제1 네트워크(198)(예: 근거리 무선 통신 네트워크)를 통하여 전자 장치(102)와 통신하거나, 또는 제2 네트워크(199)(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치(104) 또는 서버(108)와 통신할 수 있다. 일 실시예에 따르면, 전자 장치(101)는 서버(108)를 통하여 전자 장치(104)와 통신할 수 있다. 일 실시예에 따르면, 전자 장치(101)는 프로세서(120), 메모리(130), 입력 장치(150), 음향출력장치(155), 표시 장치(160), 오디오 모듈(170), 센서 모듈(176), 인터페이스(177), 햅틱 모듈(179), 카메라 모듈(180), 전력 관리 모듈(188), 배터리(189), 통신 모듈(190), 가입자 식별 모듈(196), 또는 안테나 모듈(197)을 포함할 수 있다. 어떤 실시예에서는, 전자 장치(101)에는, 이 구성요소들 중 적어도 하나(예: 표시 장치(160) 또는 카메라 모듈(180))가 생략되거나, 하나 이상의 다른 구성 요소가 추가될 수 있다. 어떤 실시예에서는, 이 구성요소들 중 일부들은 하나의 통합된 회로로 구현될 수 있다. 예를 들어, 센서 모듈(176)(예: 지문 센서, 홍채 센서, 또는 조도 센서)은 표시 장치(160)(예: 디스플레이)에 임베디드 된 채 구현될 수 있다.
프로세서(120)는, 예를 들어, 소프트웨어(예: 프로그램(140))를 실행하여 프로세서(120)에 연결된 전자 장치(101)의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)을 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행할 수 있다. 일 실시예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서(120)는 다른 구성요소(예: 센서 모듈(176) 또는 통신 모듈(190))로부터 수신된 명령 또는 데이터를 휘발성 메모리(132)에 로드하고, 휘발성 메모리(132)에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메모리(134)에 저장할 수 있다. 일 실시예에 따르면, 프로세서(120)는 메인 프로세서(121)(예: 중앙 처리 장치 또는 어플리케이션 프로세서), 및 이와는 독립적으로 또는 함께 운영 가능한 보조프로세서(123)(예: 그래픽 처리장치, 이미지 시그널 프로세서, 센서허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 추가적으로 또는 대체적으로, 보조 프로세서(123)은 메인 프로세서(121)보다 저전력을 사용하거나, 또는 지정된 기능에 특화되도록 설정될 수 있다. 보조 프로세서(123)는 메인 프로세서(121)와 별개로, 또는 그 일부로서 구현될 수 있다.
보조 프로세서(123)는, 예를 들어, 메인 프로세서(121)가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서(121)를 대신하여, 또는 메인 프로세서(121)가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서(121)와 함께, 전자 장치(101)의 구성요소들 중 적어도 하나의 구성요소(예: 표시 장치(160), 센서 모듈(176), 또는 통신 모듈(190))와 관련된 기능 또는 상태들의 적어도 일부를 제어 할 수 있다. 일 실시예에 따르면, 보조프로세서(123)(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구성요소(예: 카메라모듈(180) 또는 통신 모듈(190))의 일부로서 구현 될 수 있다.
메모리(130)는, 전자 장치(101)의 적어도 하나의 구성요소(예: 프로세서(120) 또는 센서 모듈(176))에 의해 사용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램(140)) 및, 이와 관련된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리(130)는, 휘발성 메모리(132) 또는 비휘발성 메모리(134)를 포함 할 수 있다.
프로그램(140)은 메모리(130)에 소프트웨어로서 저장될 수 있으며, 예를 들어, 운영 체제(142), 미들 웨어(144) 또는 어플리케이션(146)을 포함할 수 있다.
입력 장치(150)는 전자 장치(101)의 구성 요소(예: 프로세서(120))에 사용될 명령 또는 데이터를 전자 장치(101)의 외부(예: 사용자)로부터 수신할 수 있다. 입력 장치(150)는, 예를 들어, 마이크, 마우스, 키보드 또는 펜 입력 장치(예: 스타일러스 펜)를 포함 할 수 있다.
음향 출력 장치(155)는 음향 신호를 전자 장치(101)의 외부로 출력할 수 있다. 음향 출력 장치(155)는, 예를 들어, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있고, 리시버는 착신 전화를 수신 하기 위해 사용될 수 있다. 일 실시예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현 될 수 있다.
표시 장치(160)는 전자 장치(101)의 외부(예: 사용자)로 정보를 시각적으로 제공 할 수 있다. 표시 장치(160)은, 예를 들어, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로를 포함할 수 있다. 일 실시예에 따르면, 표시 장치(160)는 터치를 감지하도록 설정된 터치 회로(touch circuitry), 또는 상기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 센서 회로(예: 압력 센서)를 포함할 수 있다.
오디오 모듈(170)은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일 실시예에 따르면, 오디오 모듈(170)은, 입력 장치(150)를 통해 소리를 획득하거나, 음향 출력 장치(155), 또는 전자 장치(101)와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치(102))(예: 스피커 또는 헤드폰))를 통해 소리를 출력할 수 있다.
센서 모듈(176)은 전자 장치(101)의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태)를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일 실시예에 따르면, 센서 모듈(176)은, 예를 들어, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다.
인터페이스(177)는 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원 할 수 있다. 일 실시예에 따르면, 인터페이스(177)는, 예를 들어, HDMI(high definition multimedia interface), USB(universal serial bus)인터페이스, SD카드 인터페이스, 또는 오디오 인터페이스를 포함할 수 있다.
연결 단자(178)는, 그를 통해서 전자 장치(101)가 외부 전자 장치(예: 전자장치(102))와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일 실시예에 따르면, 연결 단자(178)은, 예를 들어, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함 할 수 있다.
햅틱 모듈(179)은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진동 또는 움직임) 또는 전기적인 자극으로 변환 할 수 있다. 일 실시예에 따르면, 햅틱 모듈(179)은, 예를 들어, 모터, 압전 소자, 또는 전기 자극 장치를 포함 할 수 있다.
카메라 모듈(180)은 정지 영상 및 동영상을 촬영할 수 있다. 일 실시예에 따르면, 카메라 모듈(180)은 하나 이상의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다.
전력 관리 모듈(188)은 전자 장치(101)에 공급되는 전력을 관리할 수 있다. 일 실시예에 따르면, 전력 관리 모듈(388)은, 예를 들어, PMIC(power management integrated circuit)의 적어도 일부로서 구현 될 수 있다.
배터리(189)는 전자 장치(101)의 적어도 하나의 구성 요소에 전력을 공급할 수 있다. 일 실시예에 따르면, 배터리(189)는, 예를 들어, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다.
통신 모듈(190)은 전자 장치(101)와 외부 전자 장치(예: 전자 장치(102)), 전자 장치(104), 또는 서버(108))간의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈(190)은 프로세서(120)(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일 실시예에 따르면, 통신 모듈(190)은 무선 통신 모듈(192)(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(194)(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제1 네트워크(198)(예: 블루투스, WiFi direct 또는 IrDA(infrared data association) 같은 근거리 통신 네트워크) 또는 제2 네트워크(199)(예: 셀룰러 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부 전자 장치와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성 요소(예: 단일 칩)으로 통합되거나, 또는 서로 별도의 복수의 구성 요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈(192)은 가입자 식별 모듈(196)에 저장된 가입자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제1 네트워크(198) 또는 제2 네트워크(199)와 같은 통신 네트워크 내에서 전자 장치(101)를 확인 및 인증 할 수 있다.
안테나 모듈(197)은 신호 또는 전력을 외부(예: 외부 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일 실시예에 따르면, 안테나 모듈(197)은 서브스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이루어진 방사체를 포함하는 하나 이상의 안테나들을 포함할 수 있다. 일 실시예에 따르면, 안테나 모듈(197)은 복수의 안테나들을 포함할 수 있다. 이런 경우, 제1 네트워크(198) 또는 제2 네트워크(199)와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들어, 통신 모듈(190)에 의하여 상기 복수의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모듈(190)과 외부 전자 장치 간에 송신되거나 수신될 수 있다. 어떤 실시예에 따르면, 방사체 이외에 다른 부품(예: RFIC)이 추가로 안테나 모듈(197)의 일부로 형성될 수 있다.
상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))를 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다.
본 문서의 다양한 실시예들에 따르면, 명령 또는 데이터는 제2 네트워크(199)에 연결된 서버(108)를 통해서 전자 장치(101)와 외부의 전자 장치(104)간에 송신 또는 수신될 수 있다. 전자 장치(102, 104) 각각은 전자 장치(101)와 동일한 또는 다른 종류의 장치일 수 있다. 일 실시예에 따르면, 전자 장치(101)에서 실행되는 동작들의 전부 또는 일부는 외부 전자 장치들(102, 104, or 108) 중 하나 이상의 외부 장치들에서 실행될 수 있다. 예를 들어, 전자 장치(101)가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요청에 반응하여 수행해야 할 경우에, 전자 장치(101)는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치(101)로 전달할 수 있다. 전자 장치(101)는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다. 이를 위하여, 예를 들어, 클라우드 컴퓨팅, 분산 컴퓨팅, 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다.
도 2를 참조하면, 본 개시의 일 실시예에 따른 전자 장치(101)는, 동작 210에서, 라운드 키를 생성하고, 생성된 라운드 키를 이용하여 S 박스(본 개시에서, 설명의 편의 상 라운드 키를 이용하여 생성된 S 박스는 "keyed S 박스"라는 용어로 언급될 수 있다)를 생성할 수 있다. 이하에서 설명되는 내용의 적어도 일부는 본 개시의 일 실시예에 따른 전자 장치(101)의 프로세서(120)에 의하여 수행될 수 있다. 본 개시의 일 실시예예 따르면, keyed S 박스는 아래의 수학식 1에 의하여 결정될 수 있다.
Figure PCTKR2020005727-appb-M000001
수학식 1에서,
Figure PCTKR2020005727-appb-I000001
및
Figure PCTKR2020005727-appb-I000002
는, n 비트 가역 키 아핀 맵(n-bit invertible keyed affine maps)(다른 말로, 아핀 변환)을 의미할 수 있다. 아핀 변환
Figure PCTKR2020005727-appb-I000003
및 아핀 변환
Figure PCTKR2020005727-appb-I000004
는, 각각 아래의 수학식 2 및 수학식 3으로 표현될 수 있다.
Figure PCTKR2020005727-appb-M000002
Figure PCTKR2020005727-appb-M000003
수학식 2 및 수학식 3에서,
Figure PCTKR2020005727-appb-I000005
및
Figure PCTKR2020005727-appb-I000006
는, x와 uk 또는 x와 vk의 Xor 연산을 의미할 수 있다. 여기에서 x는, 유한체(finite field) GF(28)상의 임의의 원소 x를 의미할 수 있다.
Figure PCTKR2020005727-appb-I000007
및
Figure PCTKR2020005727-appb-I000008
에서의 uk 및 vk는 라운드 키 k로부터 생성된 n비트 상수를 의미할 수 있다. 수학식 2 및 수학식 3에서, 연산
Figure PCTKR2020005727-appb-I000009
는 선형 곱(linear product) 연산을 의미할 수 있다. 수학식 2 및 수학식 3에서, 가역 행렬
Figure PCTKR2020005727-appb-I000010
및 가역 행렬
Figure PCTKR2020005727-appb-I000011
는, n 비트 가역 키 선형 맵(n-bit invertible keyed linear maps)을 의미할 수 있다. 수학식 1에서 Inv는 아래의 수학식 4와 같이 정의될 수 있다.
Figure PCTKR2020005727-appb-M000004
수학식 4에서, x는, 유한체(finite field) GF(28)상의 임의의 원소 x를 의미할 수 있다. 다른 말로, 본 개시의 일 실시예에 따른 keyed S 박스를 생성하기 위해 입력된 임의의 데이터의 인버스(inverse)를 의미할 수 있다. 또한, 본 개시의 일 실시예에 따른 keyed S 박스 생성에 이용되는 라운드 키(예: 16바이트 라운드 키, 예를 들면, 아래의 수도 코드에서 "RK[r][j]")를 생성하기 위한 예시적인 키 스케줄링 알고리즘에 대한 수도 코드는 아래와 같다.
Figure PCTKR2020005727-appb-I000012
상기 키 스케줄링 알고리즘에 대한 수도 코드에서,
Figure PCTKR2020005727-appb-I000013
는 16 바이트열의 집합을 의미할 수 있고,
Figure PCTKR2020005727-appb-I000014
는 r 라운드 j 브랜치 키를 의미할 수 있고,
Figure PCTKR2020005727-appb-I000015
는 16바이트 r라운드 j 브랜치 키를 의미할 수 있다. 상기 키 스케줄 알고리즘에 대한 수도 코드에서, K는 128비트의 암호 키(예: 마스터 키)를 의미할 수 있고,
Figure PCTKR2020005727-appb-I000016
는 K와 [r]과 [j]의 연접(concatenation)을 의미할 수 있다. 상기 [r]과 [j]는, 각각 r번째 바이트 및 j번째 바이트를 의미할 수 있다. [i:j]는, i번째 바이트로부터 j번째 바이트까지의 열을 의미할 수 있으며, 따라서 상기 [0:15]는 0번째 바이트로부터 15번째 바이트까지의 열을 의미할 수 있다. RK는 라운드 키로서 아래와 같은 수학식 5로서 표현될 수 있다.
Figure PCTKR2020005727-appb-M000005
상기 키 스케줄 알고리즘에 대한 수도 코드에서 Nr은 라운드 수를 의미할 수 있다. 상기 키 스케줄 알고리즘에서 사용되는 해시 함수는 SHA-256이 이용될 수 있으나, 이는 예시적인 것으로서 이에 의하여 제한되는 것은 아니다.
수학식 2 및 수학식 3에서
Figure PCTKR2020005727-appb-I000017
및
Figure PCTKR2020005727-appb-I000018
는, 각각 아래와 같은 삼각 행렬의 곱에 기반하여 생성될 수 있다. 아래의 삼각 행렬은 상기 키 스케줄링 알고리즘에 대한 수도 코드에 기반하여 생성된 16바이트의 라운드 키(예:
Figure PCTKR2020005727-appb-I000019
) 중 전단부 8 바이트로부터 생성될 수 있다. 예를 들어, 가역 행렬
Figure PCTKR2020005727-appb-I000020
를 생성하기 위한 삼각 행렬은, 생성된 16바이트 라운드 키 중 전단부 8 바이트에 포함되는 성분에 기반하여 아래의 수학식 6 및 수학식 7과 같이 결정될 수 있다.
Figure PCTKR2020005727-appb-M000006
Figure PCTKR2020005727-appb-M000007
수학식 6 및 수학식 7에서, K[n]i는, 바이트 K[n]의 i 번째 비트를 의미할 수 있다. 예를 들어,
Figure PCTKR2020005727-appb-I000021
의 경우, 생성된 16바이트 라운드 키 중 전단부 8바이트 라운드 키의 첫 번째 비트 열의 7번째 비트를 의미할 수 있다. 본 개시의 일 실시예에 따르면, 가역 행렬
Figure PCTKR2020005727-appb-I000022
는 아래와 같은 수학식 8에 의하여 결정될 수 있다.
Figure PCTKR2020005727-appb-M000008
본 개시의 일 실시예에 따른 열 벡터 uk 는, 상기 전단부 8바이트 라운드 키 중 삼각 행렬 L 및 삼각 행렬 U를 생성하기 위하여 사용된 성분을 제외한 나머지 성분을 이용하여 생성될 수 있다. 예를 들면, 열 벡터 uk는 아래와 같은 수학식 9에 의하여 결정될 수 있다.
Figure PCTKR2020005727-appb-M000009
본 개시의 일 실시예에 따른 전자 장치(101)는, 가역 행렬
Figure PCTKR2020005727-appb-I000023
에 대해서도 위에서 설명한 가역 행렬
Figure PCTKR2020005727-appb-I000024
를 생성하는 방식과 유사한 방식으로 생성할 수 있다. 구체적으로, 본 개시의 일 실시예에 따른 전자 장치(101)는, 상기 키 스케줄링 알고리즘에 따라 생성된 16바이트 라운드 키 중, 가역 행렬
Figure PCTKR2020005727-appb-I000025
를 생성하기 위해 사용된 성분들을 제외한 나머지 후단부 8바이트의 성분들을 이용하여 수학식 7 및 수학식 8과 같은 삼각 행렬을 생성할 수 있다. 본 개시의 일 실시예에 따른 전자 장치(101)는, 수학식 8과 같은 연산을 통하여 가역 행렬
Figure PCTKR2020005727-appb-I000026
를 생성할 수 있다. 또한, 본 개시의 일 실시예에 따른 전자 장치(101)는, 상기 후단부 8바이트 라운드 키 중 삼각 행렬 L 및 삼각 행렬 U를 생성하기 위하여 사용된 성분을 제외한 나머지 성분을 이용하여 열 벡터 vk를 생성할 수 있다. 예를 들면, 열 벡터 vk는 위의 수학식 9에 의하여 결정될 수 있다. 본 개시의 일 실시예에 따르면, 16바이트 라운드 키를 이용하여 생성된 keyed S 박스를 이용하여 서브바이트 연산을 수행함으로써, 종래의 AES 알고리즘에서 애드 라운드 키 연산이 생략될 수 있는 효과가 발휘될 수 있다. 또한, 공격자는 생성된 16바이트 라운드 키를 알 수 없음에 따라 가역 행렬
Figure PCTKR2020005727-appb-I000027
및
Figure PCTKR2020005727-appb-I000028
를 알 수 없게 되고, 결과적으로 아핀 변환
Figure PCTKR2020005727-appb-I000029
및
Figure PCTKR2020005727-appb-I000030
를 알 수 없게 되는 바, 화이트 박스 암호화 방식에 있어서도 합성 함수의 레이어(layer)를 분리하는 디컴포지션(decomposition) 공격이 적용되지 않을 수 있는 효과가 발휘될 수 있다. 본 개시의 일 실시예에 따른 keyed S 박스는 서브바이트 연산이 수행되기 전에 생성되어 메모리에 저장될 수 있다.
이하에서는, 본 개시의 다른 실시예에 따라 keyed S 박스를 생성하는 실시예를 설명한다.
본 개시의 일 실시예에 따른 전자 장치(101)는, 본 개시의 다른 실시예에 따라 keyed S 박스를 생성하기 위하여 8바이트 라운드 키를 이용하여 keyed S 박스를 생성할 수 있다. 본 개시의 일 실시예에 따른 전자 장치(101)는, 아래와 같은 키 스케줄링 알고리즘을 이용하여 8바이트의 라운드 키를 생성할 수 있다.
Figure PCTKR2020005727-appb-I000031
상기 8바이트 라운드 키를 생성하기 위한 키 스케줄링 알고리즘에 대한 수도 코드에서,
Figure PCTKR2020005727-appb-I000032
는 16 바이트열의 집합을 의미할 수 있고,
Figure PCTKR2020005727-appb-I000033
는 r 라운드 j 브랜치 키를 의미할 수 있고,
Figure PCTKR2020005727-appb-I000034
은 8바이트 r라운드 j 브랜치 키를 의미할 수 있다. 상기 키 스케줄 알고리즘에 대한 수도 코드에서, K는 128비트의 암호 키(예: 마스터 키)를 의미할 수 있고,
Figure PCTKR2020005727-appb-I000035
는 K와 [r]과 [j]의 연접(concatenation)을 의미할 수 있다. 상기 [r]과 [j]는, 각각 r번째 바이트 및 j번째 바이트를 의미할 수 있다. [i:j]는, i번째 바이트로부터 j번째 바이트까지의 열을 의미할 수 있으며, 따라서 상기 [0:7]는 0번째 바이트로부터 7번째 바이트까지의 열을 의미할 수 있다. RK는 라운드 키로서 상기 수학식 9로서 표현될 수 있다. 요약하면, 8바이트 라운드 키는 아래와 같은 수학식 10과 같이 표현될 수 있다.
Figure PCTKR2020005727-appb-M000010
본 개시의 일 실시예에 따른 전자 장치(101)는, 상기 생성된 8바이트의 라운드 키 및 아래의 수학식 11을 이용하여 keyed S 박스를 생성할 수 있다.
Figure PCTKR2020005727-appb-M000011
상기 수학식 11에서 Xor은 배타적 OR 연산을 의미할 수 있다. 상기 수학식 11에서, 가역 행렬 Ak는 아래와 같은 수학식 12에 의하여 결정될 수 있다. 이하의 수학식 12에서, 삼각 행렬 L 및 삼각 행렬 U는 수학식 6 및 수학식 7에 의하여 결정될 수 있다.
Figure PCTKR2020005727-appb-M000012
본 개시의 일 실시예에 따른 전자 장치(101)는, 수학식 11에 따라 keyed S 박스를 생성하기 위하여, 상기 생성된 8바이트의 라운드 키를 이용하여 삼각 행렬 L 및 삼각 행렬 U를 생성할 수 있다. 또한, 상기 생성된 8바이트의 라운드 키 중 삼각 행렬을 생성하기 위하여 사용된 성분을 제외한 나머지 성분을 이용하여 열 벡터 ck를 생성할 수 있다.
본 개시의 다른 실시예에 따라 생성된 keyed S 박스를 이용하여 암호화를 수행하는 경우, 8바이트 라운드 키를 이용하여 생성된 keyed S 박스를 이용하여 서브바이트 연산을 수행함으로써, 종래의 AES 알고리즘에서 애드 라운드 키 연산이 생략될 수 있는 효과가 발휘될 수 있다. 또한, 공격자는 생성된 8바이트 라운드 키를 알 수 없음에 따라 가역 행렬
Figure PCTKR2020005727-appb-I000036
를 알 수 없기 때문에 화이트 박스 암호화 방식에 있어서도 합성 함수의 레이어를 분리하는 디컴포지션 공격이 적용되지 않을 수 있는 효과가 발휘될 수 있다.
본 개시의 일 실시예에 따른 전자 장치(101)는, 동작 220에서, 라운드 키에 기반하여 생성된 S 박스를 이용하여 서브바이트(subbyte) 연산을 수행할 수 있다. 본 개시의 일 실시예예 따른 서브바이트 연산은, 입력 데이터의 각 바이트가 룩 업 테이블(예: keyed S 박스)에 따라 다른 바이트로 대체되는 비선형 연산 또는 동작을 포함할 수 있다.
본 개시의 일 실시예에 따른 전자 장치(101)는, 동작 230에서, 서브바이트 연산이 수행된 입력 데이터에 선형 연산을 수행하여 입력 데이터를 암호화할 수 있다. 본 개시의 일 실시예에 따른 선형 연산은 예를 들면 믹스 컬럼(mixcolumn) 연산 및 시프트로우(shiftrow) 연산 중 적어도 하나의 연산을 포함할 수 있다.
도 3은, 본 개시의 일 실시예에 따른 16 바이트 라운드 키를 이용하여 keyed S 박스를 생성하는 기능 또는 동작을 설명하기 위한 예시 도면이다.
도 3을 참조하면, 본 개시의 일 실시예에 따른 전자 장치(101)는, 동작 310에서, 16바이트 라운드 키를 생성할 수 있다. 본 개시의 일 실시예에 따른 전자 장치(101)는, 위에서 언급된 16바이트 라운드 키를 생성하는 키 스케줄링 알고리즘을 통하여 16바이트 라운드 키를 생성할 수 있다. 예를 들어, 상기 키 스케줄링 알고리즘에 대한 수도 코드에서 표현된 바와 같이, K와 [r]과 [j]의 연접(concatenation) 및 해시 함수를 이용하여 16바이트 라운드 키를 생성할 수 있다.
본 개시의 일 실시예에 따른 전자 장치(101)는, 동작 320에서, 생성된 16바이트 라운드 키로부터 가역 행렬 및 열 벡터를 결정할 수 있다. 본 개시의 일 실시예에 따른 전자 장치(101)는, 동작 310에 따라 생성된 16바이트 라운드 키로부터 결정된 삼각 행렬을 이용하여 가역 행렬
Figure PCTKR2020005727-appb-I000037
및 가역 행렬
Figure PCTKR2020005727-appb-I000038
를 결정할 수 있다. 또한, 본 개시의 일 실시예에 따른 전자 장치(101)는, 동작 310에 따라 생성된 16바이트 라운드 키로부터 결정된 삼각 행렬을 이용하여 열 벡터 uk 및 vk를 결정할 수 있다. 가역 행렬
Figure PCTKR2020005727-appb-I000039
, 가역 행렬
Figure PCTKR2020005727-appb-I000040
및 열 벡터를 결정하는 기능 또는 동작에 대해서는, 위에서 설명된 내용이 동일하게 적용될 수 있다.
본 개시의 일 실시예에 따른 전자 장치(101)는, 동작 330에서, 결정된 가역 행렬 및 열 벡터를 이용하여 S 박스(예: keyed S 박스)를 생성할 수 있다. 본 개시의 일 실시예에 따른 전자 장치(101)는, 수학식 1을 이용하여 keyed S 박스를 생성할 수 있다. 본 개시의 일 실시예에 따른 전자 장치(101)는, 생성된 keyed S 박스를 이용하여 서브바이트 연산을 수행할 수 있다.
도 4는, 본 개시의 일 실시예에 따른 8바이트 라운드 키를 이용하여 keyed S 박스를 생성하는 기능 또는 동작을 설명하기 위한 예시 도면이다.
도 4를 참조하면, 본 개시의 일 실시예에 따른 전자 장치(101)는, 동작 410에서, 8바이트 라운드 키를 생성할 수 있다. 본 개시의 일 실시예에 따른 전자 장치(101)는, 위에서 언급된 8바이트 라운드 키를 생성하는 키 스케줄링 알고리즘을 통하여 8바이트 라운드 키를 생성할 수 있다. 예를 들어, 상기 키 스케줄링 알고리즘에 대한 수도 코드에서 표현된 바와 같이, K와 [r]과 [j]의 연접 및 해시 함수를 이용하여 8바이트 라운드 키를 생성할 수 있다.
본 개시의 일 실시예에 따른 전자 장치(101)는, 동작 420에서, 생성된 8바이트 라운드 키로부터 가역 행렬 및 열 벡터를 결정할 수 있다. 본 개시의 일 실시예에 따른 전자 장치(101)는, 동작 410에 따라 생성된 8바이트 라운드 키로부터 결정된 삼각 행렬을 이용하여 가역 행렬 Ak를 결정할 수 있다. 또한, 본 개시의 일 실시예에 따른 전자 장치(101)는, 동작 410에 따라 생성된 8바이트 라운드 키로부터 결정된 삼각 행렬을 이용하여 열 벡터 ck를 결정할 수 있다. 가역 행렬 Ak 및 열 벡터를 결정하는 기능 또는 동작에 대해서는, 위에서 설명된 내용이 동일하게 적용될 수 있다.
본 개시의 일 실시예에 따른 전자 장치(101)는, 동작 430에서, 결정된 가역 행렬 및 열 벡터를 이용하여 S 박스(예: keyed S 박스)를 생성할 수 있다. 본 개시의 일 실시예에 따른 전자 장치(101)는, 수학식 11을 이용하여 keyed S 박스를 생성할 수 있다. 본 개시의 일 실시예에 따른 전자 장치(101)는, 생성된 keyed S 박스를 이용하여 서브바이트 연산을 수행할 수 있다.
도 5는, 본 개시의 일 실시예에 따른 암호화 동작을 구체적으로 설명하기 위한 예시 도면이다.
도 5를 참조하면, 본 개시의 일 실시예에 따른 전자 장치(101)는, 동작 510에서, i 값을 1로 설정할 수 있다. 다른 말로, 본 개시의 일 실시예에 따른 전자 장치(101)는, 동작 520에서 제1 라운드를 개시할 수 있다.
본 개시의 일 실시예에 따른 전자 장치(101)는, 동작 520에서, 서브바이트 연산을 수행할 수 있다. 본 개시의 일 실시예에 따른 전자 장치(101)는, 본 개시의 일 실시예에 따라 생성된 keyed S 박스를 이용하여 서브바이트 연산을 수행할 수 있다. 본 개시의 일 실시예예 따른 서브바이트 연산은, 입력 데이터의 각 바이트가 룩 업 테이블(예: keyed S 박스)에 따라 다른 바이트로 대체되는 비선형 연산 또는 동작을 포함할 수 있다.
본 개시의 일 실시예에 따른 전자 장치(101)는, 동작 530에서, 믹스컬럼 연산을 수행할 수 있다. 본 개시의 일 실시예에 따른 믹스컬럼 연산은, 행렬의 각 컬럼의 4바이트를 선형 변환에 기반하여 혼합하는 연산일 수 있으며, 믹스컬럼 연산은 아래의 수학식 13과 같이 표현될 수 있다.
Figure PCTKR2020005727-appb-M000013
본 개시의 일 실시예에 따른 전자 장치(101)는, 동작 540에서, 시프트로우 연산을 수행할 수 있다. 본 개시의 일 실시예에 따른 시프트로우 연산은 아래의 수학식 14와 같이 표현될 수 있다.
Figure PCTKR2020005727-appb-M000014
본 개시의 일 실시예에 따른 전자 장치(101)는, 동작 550에서, i 값이 9인지 여부를 판단할 수 있다. 다른 말로, 본 개시의 일 실시예에 따른 전자 장치(101)는 9라운드를 모두 수행하였는지 여부를 식별할 수 있다. 본 개시의 일 실시예에 따른 전자 장치(101)는 i 값이 9인 경우, 라운드를 종료할 수 있다. 본 개시의 일 실시예예 따른 전자 장치(101)는 i 값이 9가 아닌 경우, 동작 560에서 i+1연산을 수행하여 라운드를 계속 수행할 수 있다.
도 6은, 본 개시의 일 실시예예 따른 암호화 방법을 도식화한 예시 도면이다.
도 6을 참조하면, 본 개시의 일 실시예에 따른 전자 장치(101)는, 입력 데이터에 대해서 서브바이트 연산(610)을 수행할 수 있다. 본 개시의 일 실시예에 따른 전자 장치(101)는, 서브바이트 연산이 수행된 입력 데이터에 대해서 시프트로우 연산(620)을 수행할 수 있다. 본 개시의 일 실시예에 따른 전자 장치(101)는, 시프트로우 연산이 수행된 입력 데이터에 대해서 믹스컬럼 연산(630)을 수행하여 입력 데이터를 암호화 할 수 있다.
도 7 내지 도 9는, 본 개시의 일 실시예에 따른 복호화 방법을 설명하기 위한 예시 도면이다.
도 7을 참조하면, 본 개시의 일 실시예에 따른 전자 장치(101)는, 동작 710에서 최종 라운드 연산을 수행할 수 있다. 본 개시의 일 실시예에 따른 최종 라운드 연산에서는 역 서브바이트 연산 및/또는 역 시프트로우 연산 중 적어도 하나의 연산이 수행될 수 있다. 본 개시의 일 실시예에 따른 전자 장치(101)는, 역 서브바이트 연산에서 역(inverse) keyed S 박스를 이용하여 역 서브바이트 연산을 수행할 수 있다. 본 개시의 일 실시예에 따른 역 서브바이트 동작은, 데이터의 각 바이트가 룩 업 테이블에 따라 다른 바이트로 대체되는 비선형 동작을 포함할 수 있다.
본 개시의 일 실시예에 따른 전자 장치(101)는, 동작 720에서, 미리 설정된 횟수만큼 복수의 중간 라운드들을 수행할 수 있다. 본 개시에서 복수의 중간 라운드들은 9번의 라운드를 포함하는 것으로 설명되나, 이는 예시적인 것이다. 본 개시의 일 실시예에 따른 전자 장치(101)는, 복수의 중간 라운드들 각각에서, 역 믹스컬럼 연산, 역 시프트로우 연산 및 역 서브바이트 연산 중 적어도 하나의 연산을 수행할 수 있다. 본 개시의 일 실시예에 따른 전자 장치(101)는, 중간 라운드의 수행이 모두 완료되면 복호화된 데이터(D_DATA)를 출력할 수 있다.
도 8을 참조하면, 본 개시의 일 실시예에 따른 전자 장치(101)는, 동작 810에서, 최종 라운드에 포함되는 연산 처리를 수행할 수 있다. 본 개시의 일 실시예에 따른, 최종 라운드에 포함되는 연산 처리는 역 서브바이트 연산 및/또는 역 시프트로우 연산 중 적어도 하나의 연산이 포함될 수 있다. 본 개시의 일 실시예에 따른 전자 장치(101)는, 역 서브바이트 연산에서 역(inverse) keyed S 박스를 이용하여 역 서브바이트 연산을 수행할 수 있다.
본 개시의 일 실시예에 따른 전자 장치(101)는, 동작 820에서, i 값을 9로 설정할 수 있다. 본 개시의 일 실시예에 따른 전자 장치(101)는, 동작 830에서, 연산 처리를 수행할 수 있다. 본 개시의 일 실시예에 따른 연산 처리는, 역 서브바이트 연산, 역 시프트로우 연산 및 역 믹스컬럼 연산 중 적어도 하나의 연산을 포함할 수 있다.
본 개시의 일 실시예에 따른 전자 장치(101)는 동작 840에서 i 값이 1인지 여부를 식별할 수 있다. 본 개시의 일 실시예에 따른 전자 장치(101)는 i 값이 1인 경우, 중간 라운드를 종료하고, 복호화된 데이터를 출력할 수 있다. 본 개시의 일 실시예예 따른 전자 장치(101)는 i 값이 9가 아닌 경우,동작 850에서 i-1연산을 수행하여 중간 라운드를 계속 수행할 수 있다.
도 9를 참조하면, 암호화된 입력 데이터에 대해서 역 서브바이트(ISB) 연산이 수행될 수 있다. 본 개시의 일 실시예에 따른 역 서브바이트(ISB) 연산에서는 역 keyed S 박스가 이용될 수 있다. 본 개시의 일 실시예에 따른 전자 장치(101)는, 역 서브바이트 연산이 수행된 데이터에 대해서 역 믹스 컬럼(IMC) 연산을 수행할 수 있다. 본 개시의 일 실시예에 따른 전자 장치(101)는 역 믹스 컬럼(IMC) 연산을 수행된 데이터에 대해서 역 시프트로우 연산을 수행할 수 있다. 이와 같은 연속적인 연산에 따라 본 개시의 일 실시예에 따른 전자 장치(101)는, 암호화된 데이터를 복호화 할 수 있다.
본 문서에 개시된 다양한 실시예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들어, 휴대용 통신 장치 (예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시예에 따른 전자 장치는 전술한 기기들에 한정되지 않는다.
본 문서의 다양한 실시예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시예들로 한정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, "A 또는 B", "A 및 B 중 적어도 하나","A 또는 B 중 적어도 하나,""A, B 또는 C," "A, B 및 C 중 적어도 하나," 및 "A, B, 또는 C 중 적어도 하나"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. "제1", "제2", 또는 "첫째" 또는 "둘째"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제1) 구성요소가 다른(예: 제2) 구성요소에, "기능적으로" 또는 "통신적으로"라는 용어와 함께 또는 이런 용어 없이, "커플드" 또는 "커넥티드"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로(예: 유선으로), 무선으로, 또는 제3 구성요소를 통하여 연결될 수 있다는 것을 의미한다.
본 문서에서 사용된 용어 "모듈"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함할 수 있으며, 예를 들어, 로직, 논리 블록, 부품, 또는 회로 등의 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부가 될 수 있다. 예를 들어, 일실시예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형태로 구현될 수 있다.
본 문서의 다양한 실시예들은 기기(machine)(예: 전자 장치(101)) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리(136) 또는 외장 메모리(138))에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어(예: 프로그램(140))로서 구현될 수 있다. 예를 들어, 기기(예: 전자 장치(101))의 프로세서(예: 프로세서(120))는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장매체 는, 비일시적(non-transitory) 저장매체의 형태로 제공될 수 있다. 여기서, "비일시적"은 저장매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장매체에 반영구적으로 저장되는 경우와 임시적으로 저장되는 경우를 구분하지 않는다.
일 실시예에 따르면, 본 문서에 개시된 다양한 실시예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory (CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 또는 두개의 사용자 장치들(예: 스마트폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.
다양한 실시예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있다. 다양한 실시예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시예들에 따르면, 모듈, 프로그램 또는 다른 구성요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다.

Claims (15)

  1. 전자 장치에 있어서,
    메모리, 및
    상기 메모리와 동작 가능하도록 연결된 적어도 하나의 프로세서를 포함하고, 상기 적어도 하나의 프로세서는,
    입력 데이터에 서브바이트(subbyte) 연산을 수행하고, 상기 서브바이트 연산은 라운드 키에 기반하여 결정된 S 박스(substitution box)를 이용하여 수행되고,
    상기 서브바이트 연산이 수행된 입력 데이터에 믹스컬럼(mixcolumn) 연산 및 시프트로우(shiftrow) 연산을 포함하는 선형 연산을 수행하여 상기 서브바이트 연산이 수행된 입력 데이터를 암호화하도록 설정된 것을 특징으로 하는, 전자 장치.
  2. 제1항에 있어서,
    상기 라운드 키는 16바이트 라운드 키 또는 8바이트 라운드 키를 포함하는 것을 특징으로 하는, 전자 장치.
  3. 제1항에 있어서,
    상기 라운드 키는, 해시(hash) 함수를 이용하여 생성되는 것을 특징으로 하는, 전자 장치.
  4. 제2항에 있어서,
    상기 S 박스는, 상기 라운드 키로부터 생성된 제1 삼각 행렬 및 제2 삼각 행렬에 기반하여 생성되는 것을 특징으로 하는, 전자 장치.
  5. 제4항에 있어서,
    상기 적어도 하나의 프로세서는, 상기 라운드 키에서 제1 삼각 행렬 및 제2 삼각 행렬을 생성하기 위해 사용된 성분을 제외한 나머지 성분을 이용하여 열 벡터를 생성하도록 설정된 것을 특징으로 하는, 전자 장치.
  6. 제4항에 있어서,
    상기 제1 삼각 행렬과 상기 제2 삼각 행렬의 곱에 의하여 출력된 행렬은 가역 행렬(invertible matrix)인 것을 특징으로 하는, 전자 장치.
  7. 제4항에 있어서,
    상기 제1 삼각 행렬은 아래의 수학식에 의하여 결정되고,
    Figure PCTKR2020005727-appb-I000041
    상기 수학식에서 RK[n]i는, 바이트 RK[n]의 i 번째 비트를 지시하는 것을 특징으로 하는, 전자 장치.
  8. 제4항에 있어서,
    상기 제2 삼각 행렬은 아래의 수학식에 의하여 결정되고,
    Figure PCTKR2020005727-appb-I000042
    상기 수학식에서 RK[n]i는, 바이트 RK[n]의 i 번째 비트를 지시하는 것을 특징으로 하는, 전자 장치.
  9. 제5항에 있어서,
    상기 열 벡터는 아래의 수학식에 의하여 결정되고,
    Figure PCTKR2020005727-appb-I000043
    상기 수학식에서 RK[n]i는, 바이트 K[n]의 i 번째 비트를 지시하는 것을 특징으로 하는, 전자 장치.
  10. 제5항에 있어서,
    상기 S 박스는, 상기 제1 삼각 행렬 및 상기 제2 삼각 행렬의 곱과, 상기 열 벡터의 배타적 OR 연산에 기반하여 생성되는 것을 특징으로 하는, 전자 장치.
  11. 전자 장치를 제어하는 방법에 있어서,
    입력 데이터에 서브바이트(subbyte) 연산을 수행하는 동작과, 상기 서브바이트 연산은 라운드 키에 기반하여 결정된 S 박스(substitution box)를 이용하여 수행되고,
    상기 서브바이트 연산이 수행된 입력 데이터에 믹스컬럼(mixcolumn) 연산 및 시프트로우(shiftrow) 연산을 포함하는 선형 연산을 수행하여 상기 서브바이트 연산이 수행된 입력 데이터를 암호화하는 동작을 포함하는 것을 특징으로 하는, 전자 장치를 제어하는 방법.
  12. 제11항에 있어서,
    상기 라운드 키는 16바이트 라운드 키 또는 8바이트 라운드 키를 포함하는 것을 특징으로 하는, 전자 장치를 제어하는 방법.
  13. 제11항에 있어서,
    상기 라운드 키는, 해시(hash) 함수를 이용하여 생성되는 것을 특징으로 하는, 전자 장치를 제어하는 방법.
  14. 제12항에 있어서,
    상기 S 박스는, 상기 라운드 키로부터 생성된 제1 삼각 행렬 및 제2 삼각 행렬에 기반하여 생성되는 것을 특징으로 하는, 전자 장치를 제어하는 방법.
  15. 제14항에 있어서,
    상기 라운드 키에서 제1 삼각 행렬 및 제2 삼각 행렬을 생성하기 위해 사용된 성분을 제외한 나머지 성분을 이용하여 열 벡터를 생성하는 동작을 더 포함하는 것을 특징으로 하는, 전자 장치를 제어하는 방법.
PCT/KR2020/005727 2019-05-02 2020-04-29 암호화 및 복호화를 수행하는 전자 장치 및 그 제어 방법 WO2020222547A1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2019-0051617 2019-05-02
KR20190051617 2019-05-02
KR1020200051542A KR20200127880A (ko) 2019-05-02 2020-04-28 암호화 및 복호화를 수행하는 전자 장치 및 그 제어 방법
KR10-2020-0051542 2020-04-28

Publications (1)

Publication Number Publication Date
WO2020222547A1 true WO2020222547A1 (ko) 2020-11-05

Family

ID=73028883

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2020/005727 WO2020222547A1 (ko) 2019-05-02 2020-04-29 암호화 및 복호화를 수행하는 전자 장치 및 그 제어 방법

Country Status (1)

Country Link
WO (1) WO2020222547A1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160197720A1 (en) * 2007-03-28 2016-07-07 Intel Corporation Flexible architecture and instruction for advanced encryption standard (aes)
US20170302439A1 (en) * 2015-04-20 2017-10-19 Microsemi Corp. - Security Solutions High-speed aes with transformed keys
US20170353299A1 (en) * 2016-06-01 2017-12-07 Fuji Electric Co., Ltd. Information processing apparatus, method for processing information, and medium
KR20180021473A (ko) * 2016-08-22 2018-03-05 에스케이하이닉스 주식회사 암호화 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160197720A1 (en) * 2007-03-28 2016-07-07 Intel Corporation Flexible architecture and instruction for advanced encryption standard (aes)
US20170302439A1 (en) * 2015-04-20 2017-10-19 Microsemi Corp. - Security Solutions High-speed aes with transformed keys
US20170353299A1 (en) * 2016-06-01 2017-12-07 Fuji Electric Co., Ltd. Information processing apparatus, method for processing information, and medium
KR20180021473A (ko) * 2016-08-22 2018-03-05 에스케이하이닉스 주식회사 암호화 장치

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ALMAZROOIE, MISHAL ET AL.: "Quantum reversible circuit of AES-128", QUANTUM INFORMATION PROCESSING, vol. 17, no. 112, 28 March 2018 (2018-03-28), pages 1 - 30, XP036487194, Retrieved from the Internet <URL:https://link.springer.com/article/10.1007/s11128-018-1864-3> [retrieved on 20200727], DOI: 10.1007/s11128-018-1864-3 *

Similar Documents

Publication Publication Date Title
WO2019164339A1 (en) Electronic device and method for sharing screen data
WO2020171538A1 (en) Electronic device and method for providing digital signature service of block chain using the same
WO2019221451A1 (en) Method and an electronic device connecting plurality of electronic devices to server through hub
WO2020231177A1 (en) Electronic device and method for receiving push message stored in blockchain
WO2020184987A1 (en) Electronic device including secure integrated circuit
WO2019013547A1 (en) DATA COMMUNICATION METHOD FOR THE WIRELESS ELECTRICAL CHARGE AND ELECTRONIC DEVICE USING THE SAME
WO2017122980A1 (en) Electronic device and method for authenticating identification information thereof
WO2017105072A1 (ko) 생체 정보 기반 인증 장치 그리고 이의 동작 방법
WO2021086012A1 (en) Method for transmitting data based on multiple communication schemes and electronic device supporting same
WO2021060745A1 (en) Electronic device for updating firmware by using security integrated circuit and operation method thereof
WO2021025449A1 (en) Electronic device operating encryption for user data
WO2020242111A1 (en) Electronic device for discovering device and method thereof
WO2019098790A1 (ko) 전자 장치 및 전자 장치에서 보안 운영체제 기반 데이터 송수신 방법
WO2020153817A1 (en) Method for controlling display and electronic device thereof
WO2023158193A1 (ko) 동형 암호를 기반으로 하는 데이터 처리 방법 및 장치
WO2021071054A1 (ko) 재부팅없이 무한 연산이 가능한 동형 암호 기반의 동적 궤환 제어기의 구성 방법
WO2020222547A1 (ko) 암호화 및 복호화를 수행하는 전자 장치 및 그 제어 방법
WO2020149555A1 (ko) 암호화될 데이터의 정보량에 기반하여 암호화에 사용될 키를 선택하는 전자 장치 및 전자 장치의 동작 방법
WO2020106091A1 (en) Electronic device changing identification information based on state information and another electronic device identifying identification information
WO2019164204A1 (ko) 전자 장치 및 그의 동작 방법
WO2020262823A1 (ko) 영상을 처리하는 전자 장치 및 그 영상 처리 방법
WO2021085954A1 (ko) 전자 장치의 고유 정보에 대한 무결성을 보장하는 전자 장치 및 그의 동작 방법
KR20200127880A (ko) 암호화 및 복호화를 수행하는 전자 장치 및 그 제어 방법
WO2019177396A1 (ko) 전자 장치 및 그의 동작 방법
WO2024049141A1 (ko) 암호화된 데이터를 비휘발성 메모리 내에 저장하기 위한 전자 장치 및 그 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20799328

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20799328

Country of ref document: EP

Kind code of ref document: A1