JP6589749B2 - 回路装置 - Google Patents

Description

本発明は、端子間を接続する構造に関する。

装置や回路の所定のポート数のインタフェースの接続部を、他の装置や回路のポート数の異なるインタフェースの接続部に接続したい局面があり得る。以下、装置（回路）がＳＳＤ（Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）の場合を例に説明する。

一般的なＳＳＤは、ＳＡＳ（Ｓｅｒｉａｌ Ａｔｔａｃｈｅｄ ＳＣＳＩ）のインタフェース規格である、２ポートのインタフェースを備える。これに対し、Ｐｏｒｔ数を４ポートにして帯域を倍にしたＭｕｌｔｉ−Ｌｉｎｋ ＳＡＳや、ＳＡＳに比べてより遅延の小さいＰＣＩｅ（ＰＣＩ ｅｘｐｒｅｓｓ） ｘ４インタフェースを採用した高速フラッシュドライブも存在する。

４ポートのインタフェースと、２ポートのインタフェースとの互換性を保つために、２ポートのインタフェースに対応するコネクタ規格と互換性のある、４ポートのコネクタ規格が定められている。ここで、２ポートのインタフェースに対応するコネクタ規格であるＳＦＦ−８６８０は例えば非特許文献１に開示がある。また、ＳＦＦ−８６８０と互換性があり４ポートのインタフェースに対応するコネクタ規格であるＳＦＦ−８６３０及びＳＦＦ−８６３９は、非特許文献２、３に開示がある。

互換性のある、４ポートのコネクタ規格に準拠するコネクタを用いることで、４ポートのインタフェースを備えるＳＳＤと２ポートのインタフェースを備えるＳＳＤとを混載したストレージ装置の製造が可能である。ここで、当該互換性は、２ポートのインタフェースに対応するコネクタ規格とのが完成である。以下、２ポートのインタフェースに対応するコネクタ規格に準拠するコネクタを「２ポートコネクタ」ということにする。また、２ポートのインタフェースに対応するコネクタ規格と互換性のある、４ポートのコネクタ規格に準拠するコネクタを、「４ポートコネクタ」ということにする。

ＳＦＦ−８６８０ Ｓｐｅｃｉｆｉｃａｔｉｏｎ ｆｏｒ Ｓｅｒｉａｌ Ａｔｔａｃｈｍｅｎｔ ２Ｘ １２ Ｇｂ／ｓ Ｕｎｓｈｉｅｌｄｅｄ Ｃｏｎｎｅｃｔｏｒ Ｒｅｖ ２．１ Ｍａｙ ８ ２０１５、「２０１６年５月２３日検索」、インターネット、＜ｆｔｐ：／／ｆｔｐ．ｓｅａｇａｔｅ．ｃｏｍ／ｓｆｆ／ＳＦＦ−８６８０．ＰＤＦ＞。

ＳＦＦ−８６３０ Ｓｐｅｃｉｆｉｃａｔｉｏｎ ｆｏｒ Ｓｅｒｉａｌ Ａｔｔａｃｈｍｅｎｔ ４Ｘ １２ Ｇｂ／ｓ Ｕｎｓｈｉｅｌｄｅｄ Ｃｏｎｎｅｃｔｏｒ Ｒｅｖ １．４ Ｊｕｌｙ ８、 ２０１５、「２０１６年５月２３日検索」、インターネット、＜ｆｔｐ：／／ｆｔｐ．ｓｅａｇａｔｅ．ｃｏｍ／ｓｆｆ／ＳＦＦ−８６３０．ＰＤＦ＞。

ＳＦＦ−８６３９ Ｓｐｅｃｉｆｉｃａｔｉｏｎ ｆｏｒ Ｍｕｌｔｉｆｕｎｃｔｉｏｎ ６Ｘ Ｕｎｓｈｉｅｌｄｅｄ Ｃｏｎｎｅｃｔｏｒ Ｒｅｖ ２．０ Ｊａｎｕａｒｙ １５、 ２０１５、「２０１６年５月２３日検索」、インターネット、＜ｆｔｐ：／／ｆｔｐ．ｓｅａｇａｔｅ．ｃｏｍ／ｓｆｆ／ＳＦＦ−８６３９．ＰＤＦ＞。

しかしながら、２ポートのインタフェースに対応するコネクタのすべてを、２ポートのインタフェースに対応するコネクタ規格との互換性のある、４ポートのインタフェースに対応するコネクタ規格に準拠するコネクタに置き換えるのは無駄が多い。４ポートのＳＳＤだけでなく２ポートのＳＳＤを混載して使用する場合、２ポートのＳＳＤを混載することにより多くの使用されないポートが発生し、コスト効率が悪くなるためである。

本発明は、異なるポート数のインタフェースを備える回路を含む部分の所定の性能を確保しつつ、当該回路の設置コストを下げ得る接続部材の提供を目的とする。

本発明の接続部材は、第一の端子群集合と第二の端子群集合とを備える。前記第一の端子群集合は、一対一接続された複数の端子対の各々の一方の端子のすべてを含む。前記第二の端子群集合は、一対一接続された複数の端子対の各々の他方の端子のすべてを含む。前記第一の端子群集合と前記第二の端子群集合とは、各々互いに異なる数の端子群からなる。本発明の接続部材は、所定の機能の実現に要する信号授受端子数が前記端子群のいずれかの端子数と一致する所定の回路の集合体と接続可能である。

本発明の接続部材は、異なるポート数のインタフェースを備える回路を含む部分の所定の性能を確保しつつ、当該回路の設置コストを下げ得る。

コネクタを介して、ミッドプレーンに２ポートのインタフェースを備えるドライブを接続した、接続構造を表す概念図である。 ４ポートのインタフェースを備えるドライブを図１に表すコネクタに設置した場合の接続構造を表す概念図である。 コネクタ及びミッドプレーンを、ドライブの備える４ポートのインタフェースに対応する構成にした場合の、接続構造を表す概念図である。 図３に表すコネクタに、図１に表す２ポートのドライブを接続した場合の、接続構造を表す概念図である。 本実施形態の接続部材の構成例を表す概念図である。 本実施形態の接続部材を、ドライブ及びミッドプレーンに接続した場合の接続構造を表す概念図である。 図６に表す接続構造を設置した装置の構成例を表す概念図である。 第二実施形態の接続部材の例である接続部材９００ｂを表す概念図である。 本発明の接続部材の最小構成を表す概念図である。

＜一般的な構成＞
初めに、初めに、コネクタを介して、ミッドプレーンにドライブを接続する一般的な構成について説明する。

図１は、２ポートのインタフェースを備えるドライブ（以下、「２ポートドライブ」という。）を、コネクタを介してミッドプレーンに電気的に接続した構成の、構成例を表す概念図である。以下、電気的に接続することを、単に「接続」ということにする。

ミッドプレーン４００は端子６１ａ及び６１ｂを備える。端子６１ａ及び６１ｂのそれぞれは図示しない配線に接続されている。当該配線は、他の回路に接続されている。当該他の回路から当該配線を通じて端子６１ａ及び６１ｂに、この順に、信号７００ａ及び７０１ｂが入力される。信号７００ａ及び７０１ｂは、ドライブ６００を制御するための制御信号である。

コネクタ５１０は、コネクタ５１０の上部に端子６２ａ及び６２ｂ、コネクタ５１０の下部に端子６３ａ及び６３ｂを、それぞれ備える。端子６２ａと端子６３ａとは導体７１ａにより接続されている。また、端子６２ｂと端子６３ｂとは導体７１ｂにより接続されている。そして、コネクタ５１０の端子６２ａ及び６２ｂは、この順に、ミッドプレーン４００の端子６１ａ及び６１ｂに、接続されている。

ドライブ６００は、端子６８ａ及び６８ｄを備える。端子６８ａ及び６８ｄは、ドライブ６００内の図示しない回路に接続されている。

図１に表す構成により、前記他の回路からミッドプレーン４００の端子６１ａに到達する信号７００ａは、コネクタ５１０の端子６２ａ、導体７１ａ及び端子６３ａを介して、ドライブ６００の端子６８ａに入力される。また、図１に表す構成により、前記他の回路からミッドプレーン４００の端子６１ｂに到達する信号７０１ｂは、コネクタ５１０の端子６２ｂ、導体７１ｂ及び端子６３ｂを介して、ドライブ６００の端子６８ｄに入力される。

図２は、４ポートのインタフェースを備えるドライブ（以下、「４ポートドライブ」という。）を図１に表すコネクタ５１０に設置した接続構造を表す概念図である。

図２に表すミッドプレーン４００及びコネクタ５１０についての説明は、図１に表すミッドプレーン４００及びコネクタ５１０についての説明と同じである。ただし、コネクタ５１０は、ドライブ６００の備える２ポートのインタフェースと、ドライブ８００の備える４ポートのインタフェースとに互換性のあるコネクタとする。

ドライブ８００は、端子６８ａ、６８ｂ、６８ｃ及び６８ｄを備える。端子６８ａ、６８ｂ、６８ｃ及び６８ｄのそれぞれは、ドライブ８００の備える図示しない回路に接続されている。ドライブ８００は、端子６８ａ、６８ｂ、６８ｃ及び６８ｄの４端子すべてに制御信号が入力された場合に十分な性能を発揮するドライブである。ドライブ８００は、上記４端子のうちのいずれか一つ以上に制御信号が入力されない場合は、全く動作しないか、４端子すべてに制御信号が入力された場合と比較して劣った性能を発揮するかのいずれかになる。

ドライブ８００の備える端子６８ａ、６８ｂ、６８ｃ及び６８ｄのうち、端子６８ａ及び６８ｄは、この順に、コネクタ５１０の端子６３ａ及び６３ｂに接続される。一方、端子６８ｂ及び６８ｃはコネクタ５１０のいずれの端子とも接続されない。そのため、ドライブ８００の、端子６８ａには信号７００ａが、端子６８ｄには信号７０１ｂが入力されるが、端子６８ｂ及び６８ｃには信号が入力されない。

例えば、ドライブ８００が、端子６８ａ、６８ｂ、６８ｃ及び６８ｄのすべてに制御信号が入力された場合に高速動作が可能である等の性能を発揮できるＳＳＤであるとする。その場合は、図２で表す構成は、端子６８ｂ及び端子６８ｃには制御信号が入力されないので、ドライブ８００の性能を十分に発揮させることはできない。

図３は、コネクタ及びミッドプレーンをドライブの備える４ポートのインタフェースに対応する構成にした場合の、接続構造を表す概念図である。

ミッドプレーン４００ａは、端子６１ａ、６１ｅ、６１ｆ及び６１ｂを備える。端子６１ａ、６１ｅ、６１ｆ及び６１ｂのそれぞれは、図示しない導線により、図示しない他の回路に接続されている。端子６１ａ、６１ｅ、６１ｆ及び６１ｂのそれぞれへは、前記他の回路から前記導線を通じて、この順に、信号７００ａ、７００ｂ、７０１ａ及び７０１ｂが入力される。

コネクタ５１０ａは、上面に端子６２ａ、６２ｅ、６２ｆ及び６２ｂを、下面に端子６３ａ、６３ｅ、６３ｆ及び６３ｂを、それぞれ備える。端子６２ａ、６２ｅ、６２ｆ及び６２ｂは、この順に、導体７１ａ、７１ｅ、７１ｆ及び７１ｂにより、端子６３ａ、６３ｅ、６３ｆ及び６３ｂに接続される。

ドライブ８００の説明は、図２に表すドライブ８００の説明と同じである。

図３に表す構成により、前記他の回路からミッドプレーン４００ａの、端子６１ａ、６１ｅ、６１ｆ及び６１ｂに送られた、信号７００ａ、７００ｂ、７０１ａ、７０１ｂは、この順に、ドライブ８００の、端子６８ａ、６８ｅ、６８ｆ及び６８ｂに入力される。それにより、ドライブ８００は、信号７００ａ、７００ｂ、７０１ａ、７０１ｂにより制御される。

図４は、図３に表すミッドプレーン４００ａ及びコネクタ５１０ａの組合せに、図１に表す２ポートのドライブ６００を接続した場合を表す概念図である。

図４に表すミッドプレーン４００ａ及びコネクタ５１０ａの説明は、図３に表すミッドプレーン４００ａ及びコネクタ５１０ａの説明と同じである。また、図４に表すドライブ６００の説明は、図１に表すドライブ６００の説明と同じである。

ドライブ６００は、端子６１ａ、端子６２ａ、導体７１ａ及び端子６３ａを経由して端子６８ａに入力される信号７００ａにより制御される。ドライブ６００は、また、端子６１ｂ、６２ｂ、導体７１ｂ及び端子６３ｂを経由して端子６８ａに入力される信号７０１ｂにより制御される。しかしながら、端子６１ｅ、端子６２ｅ及び導体７１ｅを経由して端子６３ｅに伝わる信号７００ｂと、端子６１ｆ、端子６２ｆ及び導体７１ｆを通じて端子６３ｆに伝わる信号７０１ａは、利用されない。

すなわち、図４に表す構成においては、コネクタ５１０ａの備える端子６２ｅ、６２ｆ、６３ｅ、６３ｆ、導体７１ｅ、７１ｆ、及び、ミッドプレーン４００が備える端子６１ｅ、６１ｆが無駄になる。図４に表す構成においては、さらには、端子６１ｅ、６１ｆに接続された図示しない配線や当該配線に信号を送るための仕組み等が無駄になる。

そこで、以下に説明する実施形態の接続部材を用いることが有効になる。
＜第一実施形態＞
第一実施形態は、２ポートドライブ用の接続端子に４ポートドライブを接続させ得る接続部材についての実施形態である。
［構成と動作］
図５は、本実施形態の構造部材の例である接続部材９００の構成を表す概念図である。

接続部材９００は、第二の端子群５５ａに属する端子である端子６４ａ及び６４ｂと、第四の端子群５４ａに属する端子である端子６４ｃ及び６４ｄと、第六の端子群５３ａに属する端子である端子６５ａ、６５ｂ、６５ｃ及び６５ｄと、を備える。接続部材９００は、さらに、導体８１ａ、８１ｂ、８１ｃ及び８１ｄを備える。導体８１ａは、端子６４ａと端子６５ａとを接続する。導体８１ｂは、端子６４ｂと端子６５ｂとを接続する。導体８１ｃは、端子６４ｃと端子６５ｃとを接続する。導体８１ｄは、端子６４ｄと端子６５ｄとを接続する。

第六の端子群５３ａに属する端子６５ａ、６５ｂ、６５ｃ及び６５ｄは、図示しない４ポートのインタフェースを備える回路（第五の回路）と接続された図示しない第五の端子群の端子に接続されることが想定された端子である。前記第五の回路は、４ポート（端子）のうちのすべてに対し信号の入力が行われる場合に、４ポートのうちの一部にのみ信号の入力が行われた場合と比較して、前記第五の回路を含む部分がより高い性能を発揮する回路である。

第五の回路は、例えば、４ポートのインタフェースを備えるＳＳＤ等の記録装置、の備える回路である。その場合、前記第五の回路を含む部分はＳＳＤ等の記録装置である。

第二の端子群５５ａに属する端子６４ａ及び６４ｂは、他の回路（第一の回路）の入出力端子に接続された図示しない第一の端子群の端子に接続されることが想定された端子である。

第四の端子群５４ａに属する端子６４ｃ及び６４ｄは、他の回路（第二の回路）の入出力端子に接続された図示しない第三の端子群の端子に接続されることが想定された端子である。

前記第一の回路と前記第二の回路とは一体化した一つの回路であっても構わない。ただし、その場合であっても、当該一体化した一つの回路から端子６４ａ又は６４ｂに入力される信号と、当該一体化した一つの回路からから端子６４ｃ又は６４ｄに入力される信号とは、異なる信号である。

図６は、図５に表す接続部材９００を、ドライブ及びミッドプレーンに接続した接続構造の例である接続構造９５０ａの構成を表す概念図である。

ミッドプレーン４００（第二の接続部材）は、端子６１ａ、６１ｂ、６１ｃ及び６１ｄを備える。端子６１ａ及び６１ｂは、図５の説明で述べた（図示はせず）第一の端子群の端子に相当する。また、端子６１ｃ及び６１ｄは、図５の説明で述べた（図示はせず）第三の端子群の端子に相当する。端子６１ａ、６１ｂ、６１ｃの６１ｄのそれぞれは、図示しない四つの配線のそれぞれに接続されている。前記四つの配線のうち端子６１ａ又は６１ｂと接続された二つの配線のそれぞれは、図５の説明において述べた（図示はせず）第一の回路の出力端子に接続されている。前記四つの配線のち端子６１ｃ又は６１ｄと接続された二つの配線のそれぞれは、図５の説明において述べた（図示はせず）第二の回路、の出力端子に接続されている。

コネクタ５１０は、上部に端子６２ａ及び６２ｂ、下部に端子６３ａ及び６３ｂを、それぞれ備える。端子６２ａと端子６３ａとは導体７１ａで接続されている。また、端子６２ｂと端子６３ｂとは導体７１ｂで接続されている。そして、コネクタ５１０の端子６２ａ及び６２ｂは、この順に、ミッドプレーン４００の端子６１ａ及び６１ｂのそれぞれに、接続されている。

コネクタ５１１は、上部に端子６２ｃ及び６２ｄ、下部に端子６３ｃ及び６３ｄを、それぞれ備える。端子６２ｃと端子６３ｃとは導体７１ｃで接続されている。また、端子６２ｄと端子６３ｄとは導体７１ｄで接続されている。そして、コネクタ５１１の端子６２ｃ及び６２ｄは、この順に、ミッドプレーン４００の端子６１ｃ及び６１ｄに、それぞれ、接続されている。

コネクタ５２０は、上面に端子６６ａ、６６ｂ、６６ｃ及び６６ｄを、下面に端子６７ａ、６７ｂ、６７ｃ及び６７ｄを、それぞれ備える。端子６６ａ、６６ｂ、６６ｃ及び６６ｄは、この順に、導体７２ａ、７２ｂ、７２ｃ及び７２ｄにより、端子６７ａ、６７ｂ、６７ｃ及び６７ｄに接続される。

端子６６ａ、６６ｂ、６６ｃ及び６６ｄは、接続部材９００の端子６５ａ、６５ｂ、６５ｃ及び６５ｄに接続される。

端子６７ａ、６７ｂ、６７ｃ及び６７ｄは、ドライブ８００の端子６８ａ、６８ｂ、６８ｃ及び６８ｄに接続される。

図６に表す接続部材９００の説明は、以下を除いて、図５に表す接続部材９００の説明と同じである。ただし、図５に表す接続部材９００の説明と以下の説明とが矛盾する場合には、以下の説明を優先する。

端子６４ａ及び６４ｂ（図５に表す第二の端子群５５ａの端子）のそれぞれは、この順に、コネクタ５１０の端子６３ａ及び６３ｂのそれぞれと接続されている。

端子６４ｃ及び６４ｄ（図５に表す第四の端子群５４ａの端子）のそれぞれは、この順に、コネクタ５１１の端子６３ｃ及び６３ｄのそれぞれと接続されている。

端子６５ａ、６５ｂ、６５ｃ及び６５ｄ（図５に表す第六の端子群５３ａの端子）のそれぞれは、この順に、コネクタ５２０の、端子６６ａ、６６ｂ、６６ｃ及び６６ｄのそれぞれに接続されている。

ドライブ８００は、第五の回路３０１ａと、端子６８ａ、６８ｂ、６８ｃ及び６８ｄと、を備える。第五の回路３０１ａは、図５の説明における第五の回路（図示はせず）に相当する回路である。端子６８ａ、６８ｂ、６８ｃ及び６８ｄのそれぞれは、図示しない配線により、第五の回路３０１ａに接続されている。また、端子６８ａ、６８ｂ、６８ｃ及び６８ｄ（第五の端子群の端子）のそれぞれは、この順に、コネクタ５２０の、端子６７ａ、６７ｂ、６７ｃ及び６７ｄに接続されている。

ドライブ８００は、典型的には４ポートのインタフェースを備える、ＳＳＤ等の記録装置である。

ここで、ミッドプレーン４００の、端子６１ａ、６１ｂ、６１ｃ及び６１ｄに、この順に、信号７００ａ、７００ｂ、７０１ａ、７０１ｂが入力された場合を想定する。ここで、信号７００ａ及び７００ｂは、前述の第一の回路から入力される、ドライブ８００を制御するための制御信号である。また、信号７０１ａ及び７０１ｂは、前述の第二の回路から入力される、ドライブ８００を制御するための制御信号である。

ミッドプレーン４００の端子６１ａに入力された信号７００ａは、端子６２ａ、導体７１ａ、端子６３ａ、端子６４ａ、導体８１ａ、端子６５ａ、端子６６ａ、導体７２ａ及び端子６７ａを経由して、端子６８ａに入力される。

ミッドプレーン４００の端子６１ｂに入力された信号７００ｂは、端子６２ｂ、導体７１ｂ、端子６３ｂ、端子６４ｂ、導体８１ｂ、端子６５ｂ、端子６６ｂ、導体７２ｂ及び端子６７ｂを経由して、端子６８ｂに入力される。

ミッドプレーン４００の端子６１ｃに入力された信号７０１ａは、端子６２ｃ、導体７１ｃ、端子６３ｃ、端子６４ｃ、導体８１ｃ、端子６５ｃ、端子６６ｃ、導体７２ｃ及び端子６７ｃを経由して、端子６８ｃに入力される。

ミッドプレーン４００の端子６１ｄに入力された信号７０１ｂは、端子６２ｄ、導体７１ｄ、端子６３ｄ、端子６４ｄ、導体８１ｄ、端子６５ｄ、端子６６ｄ、導体７２ｄ及び端子６７ｄを経由して、端子６８ｄに入力される。

上記により、ドライブ８００は、４ポート（端子６８ａ、６８ｂ、６８ｃ及び６８ｄ）に入力される信号７００ａ、７００ｂ、７０１ａ、７０１ｂにより、制御される。前述のように、ドライブ８００は、４ポートのすべてに制御信号が入力された場合に、想定された性能を発揮し得るドライブである。従い、ドライブ８００は、信号７００ａ、７００ｂ、７０１ａ、７０１ｂにより想定した性能を発揮し得る。

図７は、図６に表す接続構造を設置した装置の例である装置１００の構成を表す概念図である。

装置１００は、典型的には、複数のＳＳＤを備える記録装置もしくは記録システムである。装置１００は、基板２００と、コネクタ５００、５１０、５１１、５１２、５１Ｎ、５２０と、接続部材９００と、ドライブ８００、６０２、６０Ｎとを備える。

ここで、Ｎは３以上Ｍ以下の任意の整数である。また、Ｍは予め設定された３以上９以下の整数である。

基板２００は、制御用チップ３００を備える。

制御用チップ３００は、第一の回路３１１ａと、第二の回路３１２ａと、を備える。第一の回路３１１ａ及び第二の回路３１２ａは、この順に、図５及び図６の説明において述べた（図５及び図６に図示はせず）第一の回路及び第二の回路に相当する回路である。

制御用チップ３００は、ドライブ８００、６０２及び６０Ｎを制御するための信号をドライブ８００、６０２及び６０Ｎに送る回路を備える半導体回路である。

制御用チップ３００の第一の回路３１１ａは、基板２００及びコネクタ５００を介して、ミッドプレーン４００が備える配線群１８１ｂ、１８１ｃ、１８１ｄの各配線に接続されている。

制御用チップ３００の第二の回路３１２ａは、基板２００及びコネクタ５００を介して、ミッドプレーン４００が備える配線群１８１ａの各配線に接続されている。

ミッドプレーン４００は、配線群１８１ａ、１８１ｂ、１８１ｃ及び１８１ｄに含まれる各配線を備える。

配線群１８１ａに含まれる各配線は、第二の回路３１２ａとコネクタ５１０が備える端子（図６に表すコネクタ５１０の端子６２ａ及び端子６２ｂに相当）とを接続する配線である。点線１９１ａは、配線群１８１ａに含まれる各配線が第二の回路３１２ａに接続されていることを表す。

配線群１８１ｂに含まれる各配線は、第一の回路３１１ａとコネクタ５１１が備える端子（図６に表すコネクタ５１１の端子６２ｃ及び端子６２ｄに相当）とを接続する配線である。点線１９１ｂは、配線群１８１ｂに含まれる各配線が第一の回路３１１ａに接続されていることを表す。

配線群１８１ｃに含まれる各配線は、第一の回路３１１ａとコネクタ５１２が備える図示しない端子とを接続する配線である。点線１９１ｃは、配線群１８１ｃに含まれる各配線が第一の回路３１１ａに接続されていることを表す。

配線群１８１ｄに含まれる各配線は、第一の回路３１１ａとコネクタ５１Ｎが備える図示しない端子とを接続する配線である。点線１９１ｄは、配線群１８１ｄに含まれる各配線が第一の回路３１１ａに接続されていることを表す。

コネクタ５１０、５１１、接続部材９００、コネクタ５２０、ドライブ８００の説明は、図６に表す同じ符号で表す構成の説明と同じである。ただし、図６についての説明と図７についての説明とが矛盾する場合は図７についての説明を優先する。

コネクタ５１１及び５１Ｎは、図１、図２、図６、図７に表すコネクタ５１０及び図６、図７に表すコネクタ５１１同様に、ドライブの備える二端子（二ポート）に接続し得るコネクタである。

また、ドライブ６０２、６０Ｎは、図１及び図４に表す２ポートドライブ６００と同様の２ポートドライブである。

ミッドプレーン４００及びコネクタ５１０、５１１、５１２、５１Ｎの組合せは、接続部材９００を適用しない場合には２ポートのドライブを接続した場合に当該ドライブの性能を十分に発揮させることのできる物である。しかしながら上記組合せは、４ポートのドライブを接続した場合には当該ドライブの性能を十分に引き出すことはできない（図２及びその説明を参照）。

これに対し、図７に表すように、接続部材９００を用いた場合には、コネクタ５１０、５１１に接続部材９００を介して４ポートのドライブを接続した場合にも、当該４ポートのそれぞれに制御信号を送ることができる。そして、接続部材９００を用いることにより、制御用チップ３００から送られる信号を無駄なく各ドライブに導くことができる。ここで、「無駄なく」は、コネクタやミッドプレーンが備える端子、導体、配線、及び、当該配線等に信号を送るための仕組み等の無駄がないという意味である。

すなわち、接続部材９００は、２ポートのインタフェースと互換性のある４ポートのインタフェースを備える回路の設置コストを下げ得る。
［効果］
本実施形態の接続部材は、第二の端子群と第四の端子群と第六の端子群とを備える。第二の端子群及び第四の端子群のそれぞれは、この順に、第一の端子群及び第三の端子群と接続され得る端子群である。そして、第一乃至第四の端子群の端子数はいずれも等しい。そのため、第一の端子群に第二の端子群を、第三の端子群に第四の端子群を接続した場合に、これらの端子群の端子に接続されずに余るものがないようにすることができる。

また、本実施形態の接続部材において、第二の端子群及び第四の端子群の各端子は、第六の端子群の異なる端子に接続されている。そのため、第一の端子群及び第三の端子群に送られる信号は、本実施形態の接続部材を介して、第六の端子群に接続された４ポートドライブに送られ得る。すなわち、２ポートドライブ用のコネクタ二つに本実施形態の接続部材を介して４ポートドライブを接続した場合に、ドライブの備える４ポートのそれぞれに制御信号を送ることができる。前記４ポートドライブは、４ポートすべてに制御用信号を入力した場合に、想定された性能を発揮し得るドライブである。そのため、本実施形態の接続部材を適用することにより、前記４ポートドライブは想定された性能を発揮し得る。

以上により、本実施形態の接続部材は、２ポートのインタフェースと互換性のある４ポートドライブの所定の性能を確保しつつ、当該４ポートドライブの設置コストを下げ得る。

以上の説明においては、本実施形態の接続部材と接続される物がドライブである場合を例に説明した。しかしながら、本実施形態の接続部材と接続される物は、本実施形態の接続部材と接続される回路を備える物であれば、ドライブ以外の装置や回路であっても構わない。

また、当該回路に送られる信号は制御用信号以外の信号であっても構わない。さらに、当該回路に信号が送られるのではなく、当該回路が信号を送る場合も、想定され得る。

また、以上の説明においては、当該回路が備えるインタフェースは、２ポートのインタフェースであるか、当該２ポートのインタフェースと互換性のある４ポートのインタフェースであるかのいずれかである場合を例に説明した。しかしながら当該回路の備えるインタフェースのポート数は２及び４以外であっても構わない。

さらには、接続部材のドライブ等の回路を接続する端子群の数は複数であっても構わない。その場合において、接続部材に接続されるドライブ等の回路が複数であっても構わない。

また、接続部材の、上記回路以外の他の回路（制御用回路等）を接続する端子群の数が一つであっても構わない。
＜第二実施形態＞
［構成と動作］
図８は、第二実施形態の接続部材の例である接続部材９００ｂを表す概念図である。

接続部材９００ｂは、第一の端子群集合１ｂと第二の端子群集合２ｂとを備える。

第一の端子群集合１ｂは、一対一接続された複数の端子対の各々の一方の端子のすべてを含む。
第二の端子群集合２ｂは、一対一接続された複数の端子対の各々の他方の端子のすべてを含む。

第一の端子群集合１ｂと第二の端子群集合２ｂとは、各々互いに異なる数の端子群からなる。

前記端子群各々の端子数は、図示しない回路の端子すべてについてある信号の授受があるときに当該回路を含む部分が所定の性能を発揮し得る当該回路からなる回路群に含まれる回路の端子数と等しい。

ここで、まず、第二の端子群集合２ｂのすべての端子を接続するための、図示しない第三の端子群集合を想定する。その場合、第三の端子群集合に含まれる端子群の数及びそれぞれの端子群の端子数は、第二の端子群集合２ｂに含まれる端子群の数及びそれぞれの端子群の端子数と等しいとする。

次に、接続部材９００ｂを用いずに、前記回路群に含まれる回路を前記第三の端子群集合に接続する場合を考える。上述のように、第三の端子群集合に含まれる端子群の数及びそれぞれの端子群の端子数は、第二の端子群集合２ｂに含まれる端子群の数及びそれぞれの端子群の端子数と等しい。さらに、上述のように第二の端子群集合２ｂに含まれる前記端子群各々の端子数は、前記回路群に含まれる所定の回路の端子数と等しい。従い、前記回路群に含まれる一つ以上の回路を前記第三の端子群集合に接続する場合に、前記第三の端子群集合の端子に、前記回路に接続されない端子が生じないようにすることができる。そして、第三回路群集合の端子群の各端子と外部との間で所定の信号の授受を行うことにより、第三回路群集合の端子群の各端子を通じて、前記回路のすべての端子と外部との間で所定の信号の授受を行うことができる。そのため、第三回路群集合の端子群の各端子に接続された前記回路を含む部分は所定の性能を発揮することができる。

次に、接続部材９００ｂを用いて、前記回路群に含まれる回路を前記第三の端子群集合に接続する場合を考える。上述のように、第三の端子群集合に含まれる端子群の数及びそれぞれの端子群の端子数は、第二の端子群集合２ｂに含まれる端子群の数及びそれぞれの端子群の端子数と等しい。そのため、前記第三の端子群集合に第二の端子群集合２ｂを接続した場合に、前記第三の端子群集合に接続されずに余る端子は存在しない。そして、前記第三の端子群集合の各端子と第二の端子群集合２ｂの各端子は接触しているので、接触している各端子間で信号の授受が行われ得る。また、第二の端子群集合２ｂの各端子と第一の端子群集合１ｂの各端子とは一対一接続されている。そのため、前記第三の端子群集合の各端子と第一の端子群集合１ｂの各端子の間で信号の授受が行われ得る。

さらに、第一の端子群集合１ｂ前記端子群各々の端子数は、図示しない回路の端子すべてについてある信号の授受があるときに当該回路を含む部分が所定の性能を発揮し得る当該回路からなる回路群に含まれる回路の端子数と等しい。従い、第三回路群集合の端子群の各端子と外部との間で所定の信号の授受を行うことにより、前記所定の回路のすべての端子と外部との間で所定の信号の授受を行うことができる。そのため、接続部材９００ｂを用いることにより、前記回路を含む部分が所定の性能を発揮することが可能になる。

前述のように、端子が余るということは、その端子に接続される配線やさらには、その配線との間で信号の授受を行う回路等の無駄につながる。接続部材９００ｂは、端子が余ることに起因する無駄を抑えることを可能にする。

そのため、接続部材９００ｂは、上記構成により、異なるポート数のインタフェースを備える回路を含む部分の所定の性能を確保しつつ、当該回路の設置コストを下げ得る。
［効果］
第二実施形態の接続部材の第三の端子群集合に含まれる端子群の数及びそれぞれの端子群の端子数は、第二の端子群集合に含まれる端子群の数及びそれぞれの端子群の端子数と等しい。そのため、前記第三の端子群集合に第二の端子群集合を接続した場合に、前記第三の端子群集合に接続されずに余る端子は存在しない。そして、前記第三の端子群集合の各端子と第二の端子群集合の各端子は接触しているので、接触している各端子間で信号の授受が行われ得る。また、第二の端子群集合の各端子と第一の端子群集合の各端子とは一対一接続されている。そのため、前記第三の端子群集合の各端子と第一の端子群集合の各端子の間で信号の授受が行われ得る。

さらに、第一の端子群集合前記端子群各々の端子数は、回路の端子すべてについてある信号の授受があるときに当該回路を含む部分が所定の性能を発揮し得る当該回路からなる回路群に含まれる回路の端子数と等しい。従い、第三回路群集合の端子群の各端子と外部との間で所定の信号の授受を行うことにより、前記所定の回路のすべての端子と外部との間で所定の信号の授受を行うことができる。そのため、第二実施形態の接続部材を用いることにより、前記回路を含む部分が所定の性能を発揮することが可能になる。

前述のように、端子が余るということは、その端子に接続される配線やさらには、その配線との間で信号の授受を行う回路等の無駄につながる。第二実施形態の接続部材は、端子が余ることに起因する無駄を抑えることを可能にする。

以上により、第二実施形態の接続部材、異なるポート数のインタフェースを備える回路を含む部分の所定の性能を確保しつつ、当該回路の設置コストを下げ得る。
＜本発明の最小構成の接続部材＞
図９は、本発明の接続部材の最小構成である接続部材９００ｘを表す概念図である。

接続部材９００ｘは、第一の端子群集合１ｘと第二の端子群集合２ｘとを備える。

第一の端子群集合１ｘは、一対一接続された複数の端子対の各々の一方の端子のすべてを含む。
第二の端子群集合２ｘは、一対一接続された複数の端子対の各々の他方の端子のすべてを含む。

第一の端子群集合１ｘと第二の端子群集合２ｘとは、各々互いに異なる数の端子群からなる。

本発明の接続部材は、所定の機能の実現に要する信号授受端子数が前記端子群のいずれかの端子数と一致する所定の回路の集合体と接続可能である。

上述のように、接続部材９００ｘは、所定の機能の実現に要する信号授受端子数が前記端子群のいずれかの端子数と一致する所定の回路の集合体と接続可能である。そのため、当該所定の回路の集合体を接続して、当該所定の回路間の所定の信号の授受を行わせた場合には、所定の機能を実現させることができる。

また、第一の端子群集合１ｘの各端子は第二の端子群集合２ｘの各端子と一対一接続されている。そのため、前記所定の回路の集合体を接続した場合に、接続されずに余る端子がないようにすることができる。 前述のように、端子が余るということは、その端子に接続される配線やさらには、その配線との間で信号の授受を行う回路等の無駄につながる。接続部材９００ｘは、端子が余ることに起因する無駄を抑えることを可能にする。

そのため、接続部材９００ｘは、上記構成により、［発明の効果］の項に記載した効果を奏する。

以上、本発明の各実施形態を説明したが、本発明は、上記した実施形態に限定されるものではなく、本発明の基本的技術的思想を逸脱しない範囲で更なる変形、置換、調整を加えることができる。例えば、各図面に示したネットワーク構成や要素の構成は、本発明の理解を助けるための一例であり、これらの図面に示した構成に限定されるものではない。

また、上記の実施形態の一部または全部は、以下の付記のようにも記述され得るが、以下には限られない。

（付記ａ１）
一対一接続された複数の端子対各々の一方の端子のすべてを含む第一の端子群集合と他方の端子すべてを含む第二の端子群集合とを備え、
前記第一の端子群集合及び前記第二の端子群集合各々は、互いに異なる数の端子群からなり、
所定の機能の実現に要する信号授受端子数が前記端子群のいずれかの端子数と一致する所定の回路の集合体と接続可能である、
接続部材。

（付記ａ１．１）
前記端子群各々の端子数は、前記集合体に含まれるある回路の端子数と等しい、付記ａ１に記載された接続部材。

（付記ａ１．２）
一対一接続された複数の端子対各々の一方の端子のすべてを含む第一の端子群集合と他方の端子すべてを含む第二の端子群集合とを備え、
前記第一の端子群集合及び前記第二の端子群集合各々は、互いに異なる数の端子群からなり、
前記端子群各々の端子数は、回路の端子すべてについてある信号の授受があるときに当該回路を含む部分が所定の性能を発揮し得る当該回路からなる回路群に含まれる回路の端子数と等しい、
接続部材。

（付記ａ２）
前記第一の端子群集合が含む端子群の数が一つである、付記ａ１乃至付記ａ１．１のうちのいずれか一に記載された接続部材。

（付記ａ３）
前記第二の端子群集合が含む各端子群の端子数が等しい、付記ａ１乃至付記ａ２のうちのいずれか一に記載された接続部材。

（付記ａ４）
前記第二の端子群集合が含む端子群の数が二である、付記ａ１乃至付記ａ３のうちのいずれか一に記載された接続部材。

（付記ａ５）
前記回路が、装置の備える回路である、付記ａ１乃至付記ａ４のうちのいずれか一に記載された接続部材。

（付記ａ６）
前記装置が記録装置である、付記ａ５に記載された接続部材。

（付記ａ７）
前記記録装置が、Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅである、付記ａ６に記載された接続部材。

（付記ｂ１）
付記ａ１乃至付記ａ７のうちのいずれか一の接続部材と、
前記第二の端子群集合のそれぞれの端子と前記回路とを接続する配線を備える第二の接続部材と、
を備える、接続構造。

（付記ｂ２）
前記第二の接続部材がミッドプレーンである、付記ｂ１に記載された接続構造。

（付記ｂ３）
前記第二の端子群集合と前記配線とを接続するコネクタをさらに備える、付記ｂ１又は付記ｂ２に記載された接続構造。

（付記ｃ１）
一以上の端子群からなる第１端子群と、複数の端子群からなる第２端子群と、を備え、
前記第１端子群の端子数が前記第２端子群の端子数と等しく、
前記第１端子群の任意の一つの端子が、前記第２端子群の異なる一つの端子と接続されており、
前記第１端子群及び前記第２端子群に含まれる任意の一つの端子群の各端子が、回路の備えるすべての端子に所定の信号が送られたときに前記回路の含まれる部分が所定の性能を発揮し得る前記回路の前記すべての所定の端子のうちの異なるいずれかの端子に接続し得る、
接続部材。

（付記Ａ１）
第一の回路に接続された所定の数の端子からなり、前記数の端子のすべての端子が第二の回路に接続された場合に前記第二の回路を含む物が想定された性能を発揮する、第一の端子群の各端子、と接続され得る前記数の端子からなる第二の端子群と、
第三の回路に接続された前記数の端子からなり、前記数の端子のすべての端子が前記第一の回路及び第四の回路に接続された場合に前記第四の回路を含む物が想定された性能を発揮する、第三の端子群の各端子、と接続し得る前記数の端子からなる第四の端子群と、
そのすべての端子が前記第一の回路及び前記第三の回路に接続された場合に、第五の回路を含む物が想定された性能を発揮する、第五の端子群の各端子、と接続し得る前記数の二倍の数の端子からなる第六の端子群と、
を備え、
前記第六の端子群のそれぞれの端子は、前記第二の端子群及び前記第四の端子群の、所定の異なる端子に接続されている、
接続部材。

（付記Ａ２）
前記第一の回路及び前記第二の回路は、前記第五の回路に対し、前記第五の回路を制御するための制御信号を送るための回路である、付記Ａ１に記載された接続部材。

（付記Ａ３）
前記第一の端子群のそれぞれの端子と前記第二の端子群のそれぞれの端子とが第一のコネクタにより接続されることが想定されており、前記第三の端子群のそれぞれの端子と前記第四の端子群のそれぞれの端子とが第二のコネクタにより接続されることが想定されている、付記Ａ１又は付記Ａ２に記載された接続部材。

（付記Ａ３．１）
前記第一のコネクタの接続部と前記第二のコネクタの接続部とは機械的接続及び電気的接続に関する互換性がある、付記Ａ１乃至付記Ａ３のうちのいずれか一に記載された接続部材。

（付記Ａ３．６）
前記第五の端子群のそれぞれの端子と前記第六の端子群のそれぞれの端子とが、第三のコネクタにより接続されることが想定されている、付記Ａ１乃至付記Ａ３．１のうちのいずれか一に記載された接続部材。

（付記Ａ３．７）
前記第三のコネクタは、前記第一のコネクタと接続部の仕様に関する互換性のあるコネクタである、付記Ａ３乃至付記Ａ３．６のうちのいずれか一（付記Ａ３の引用部分に限る）に記載された接続部材。

（付記Ａ４）
前記第一の端子群のそれぞれの端子と前記第一の回路とが第一の配線群により接続されることが想定されており、前記第三の端子群のそれぞれの端子と前記第二の回路とが第二の配線群により接続されることが想定されている、付記Ａ１乃至付記Ａ３．１のうちのいずれか一に記載された接続部材。

（付記Ａ５）
前記第五の回路が、装置の備える回路である、付記Ａ１乃至付記Ａ４のうちのいずれか一に記載された接続部材。

（付記Ａ６）
前記装置が記録装置である、付記Ａ５に記載された接続部材。

（付記Ａ７）
前記記録装置が、Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅである、付記Ａ６に記載された接続部材。

（付記Ｂ１）
付記Ａ１乃至付記Ａ７のうちのいずれか一の接続部材と、
前記第一の端子群のそれぞれの端子と前記第一の回路とを接続する配線からなる第一の配線群と、前記第三の端子群のそれぞれの端子と前記第二の回路とを接続する配線からなる第二の配線群とを備える第二の接続部材と、
を備える、接続構造。

（付記Ｂ２）
前記第二の接続部材がミッドプレーンである、付記Ｂ１に記載された接続構造。

（付記Ｂ３）
前記第一の端子群のそれぞれの端子と前記第二の端子群のそれぞれの端子とを接続する第一のコネクタと、前記第三の端子群のそれぞれの端子と前記第四の端子群のそれぞれの端子とを接続する第二のコネクタと、をさらに備える、付記Ｂ１又は付記Ｂ２に記載された接続構造。

（付記Ｂ４）
前記第一のコネクタの接続部の仕様と前記第二のコネクタの接続部の仕様とが同じである、付記Ｂ３に記載された接続構造。

（付記Ｂ５）
前記第二の接続部材は、前記第一の回路と第七の回路とを接続する配線からなる第三の配線群をさらに備える、付記Ｂ１乃至付記Ｂ４のうちのいずれか一に記載された接続構造。

（付記Ｂ６）
前記第七の回路は、前記第七の回路の備える前記数の端子のすべてが、前記第一の回路に接続された場合に、前記第七の回路を含む物について想定された性能が発揮され得る回路である、付記Ｂ５に記載された接続構造。

（付記Ｂ７）
前記第五の端子群のそれぞれの端子と前記第六の端子群のそれぞれの端子とを接続する第三のコネクタをさらに備える、付記Ｂ１乃至付記Ｂ６のうちのいずれか一に記載された接続構造。

（付記Ｂ８）
前記第三のコネクタは、前記第一のコネクタと接続部の仕様に関する互換性のあるコネクタである、付記Ｂ７に記載された接続構造。

１ｂ、１ｘ 第一の端子群集合
２ｂ、２ｘ 第二の端子群集合
６１ａ、６１ｂ、６１ｃ、６１ｄ、６１ｅ、６１ｆ、６２ａ、６２ｂ、６２ｃ、６２ｄ、６２ｅ、６２ｆ、６３ａ、６３ｂ、６３ｃ、６３ｄ、６３ｅ、６３ｆ、６４ａ、６４ｂ、６４ｃ、６４ｄ、６５ａ、６５ｂ、６５ｃ、６５ｄ、６７ａ、６７ｂ、６７ｃ、６７ｄ、６８ａ、６８ｂ、６８ｃ、６８ｄ、６８ｅ、６８ｆ 端子
７１ａ、７１ｂ、７１ｅ、７１ｆ、７２ａ、７２ｂ、７２ｃ、７２ｄ、８１ａ、８１ｂ、８１ｃ、８１ｄ、 導体
５３ａ、５３ｘ 第六の端子群
５４ａ、５４ｘ 第四の端子群
５５ａ、５５ｘ 第二の端子群
１００ 装置
１８１ａ、１８１ｂ、１８１ｃ、１８１ｄ 配線群
１９１ａ、１９１ｂ、１９１ｃ、１９１ｄ 点線
２００、２０１ 基板
３００、３０１ 制御用チップ
３０１ａ 第五の回路
３１１ａ 第一の回路
３１２ａ 第二の回路
４００、４００ａ ミッドプレーン
５００、５０１、５１０、５１０ａ、５１１、５１２、５１Ｎ、５２０ コネクタ
６００、６０２、６０Ｎ、８００ ドライブ
７００ａ、７００ｂ、７０１ａ、７０１ｂ 信号
９００、９００ｂ、９００ｘ 接続部材
９５０ａ 接続構造

Claims (9)

1. 一対一接続された複数の端子対各々の一方の端子のすべてを含む第一の端子群集合と他方の端子すべてを含む第二の端子群集合とを備え、
   前記第一の端子群集合及び前記第二の端子群集合の各々は、互いに異なる数の端子群からなり、
   前記第二の端子群集合の端子群の各々の端子数は、回路の回路端子すべてについて制御信号の授受があるときに、前記回路の前記回路端子の一部について信号の授受があるときと比較して、当該回路を含む部分が、より高速な動作を行う前記前記回路端子の数と等しい、
   接続部材と、
   前記回路と、
   を備え、
   前記接続部材と前記回路の接続部とは脱着可能である、
   回路装置。
2. 前記第一の端子群集合が含む端子群の数が一つである、請求項１に記載された回路装置。
3. 前記第二の端子群集合の端子群が含む任意の二つの前記第二の端子群集合の端子群の端子数が互いに等しい、請求項１又は請求項２に記載された回路装置。
4. 前記第二の端子群集合が含む端子群の数が二である、請求項１乃至請求項３のうちのいずれか一に記載された回路装置。
5. 前記回路が、記録装置に備えられる、請求項１乃至請求項４のうちのいずれか一に記載された回路装置。
6. 前記記録装置が、Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅである、請求項５に記載された回路装置。
7. 前記第二の端子群集合の端子群それぞれの前記端子と前記回路端子とを接続する配線を備える第二の接続部材をさらに備える、請求項１乃至請求項６のうちのいずれか一に記載された回路装置。
8. 前記第二の接続部材がミッドプレーンである、請求項７に記載された回路装置。
9. 前記第二の端子群集合と前記配線とを接続するコネクタをさらに備える、請求項７又は請求項８に記載された回路装置。

Images