JP6585307B2 - 受信回路および方法 - Google Patents

受信回路および方法 Download PDF

Info

Publication number
JP6585307B2
JP6585307B2 JP2018539966A JP2018539966A JP6585307B2 JP 6585307 B2 JP6585307 B2 JP 6585307B2 JP 2018539966 A JP2018539966 A JP 2018539966A JP 2018539966 A JP2018539966 A JP 2018539966A JP 6585307 B2 JP6585307 B2 JP 6585307B2
Authority
JP
Japan
Prior art keywords
sampling
cyclic prefix
sequence
ofdm symbols
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018539966A
Other languages
English (en)
Other versions
JP2019505130A (ja
Inventor
ユアン リウ，
ユアン リウ，
ヨアキム アクスモン，
ヨアキム アクスモン，
マイケル ブレシェル，
マイケル ブレシェル，
ヨハン ヒル，
ヨハン ヒル，
Original Assignee
テレフオンアクチーボラゲット エルエム エリクソン（パブル）
テレフオンアクチーボラゲット エルエム エリクソン（パブル）
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テレフオンアクチーボラゲット エルエム エリクソン（パブル）, テレフオンアクチーボラゲット エルエム エリクソン（パブル） filed Critical テレフオンアクチーボラゲット エルエム エリクソン（パブル）
Publication of JP2019505130A publication Critical patent/JP2019505130A/ja
Application granted granted Critical
Publication of JP6585307B2 publication Critical patent/JP6585307B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0624—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/0001—Arrangements for dividing the transmission path
    • H04L5/0003—Two-dimensional division
    • H04L5/0005—Time-frequency
    • H04L5/0007—Time-frequency the frequencies being orthogonal, e.g. OFDM(A), DMT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H03L7/0996—Selecting a signal among the plurality of phase-shifted signals produced by the ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H03M1/1255—Synchronisation of the sampling frequency or phase to the input frequency or phase
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2689—Link with other circuits, i.e. special connections between synchronisation arrangements and other circuits for achieving synchronisation

Description

本発明は、一般には受信回路に関し、より詳細には、アナログ-デジタル変換回路および対応する方法に関する。
いわゆるインターネット・オブ・シングス（IoT）は、単純なセンサから車両などの高度な機械までのあらゆるオブジェクトがインターネットに接続されているというビジョンを反映している。このビジョンをサポートするため、第３世代パートナーシッププロジェクト（3GPP）は現在、ロングタームエボリューション（LTE）との強力な共通性を持つ新たな種類の無線アクセス技術（RAT）を記述しているが、それは狭帯域幅で動作するものである。この新たなRATは、狭帯域IoT（NB-IoT）と呼ばれている。仕様作業は現在進行中であり、3GPPミーティングでは、デプロイメントシナリオおよびデュプレックスモード、ダウンリンクチャネルおよび信号、アップリンクチャネルおよび信号、ならびにチャネルラスタに関するいくつかの決定が行われている。
デプロイメントシナリオおよびデュプレックスモードに関しては、スタンドアロン・デプロイメント、従来のLTEセル間のガードバンドにおけるデプロイメント、および、従来のLTEセルのバンド内でのデプロイメント、の３つのデプロイメントシナリオが規定されている。
周波数分割複信（FDD）モードおよび時分割複信（TDD）モードの両方が3GPP標準化の取り組みの範囲内にあるが、異なるリリースでカバーされる予定である。より詳細には、FDDモードのサポートは、3GPP標準のリリース13にあるが、そのソリューションは、後のリリースで導入されるTDDと前方互換であるべきである。
ダウンリンクチャネル及び信号に関して、ダウンリンクサブキャリア間隔は15kHzであり、NB-IoTダウンリンクシステム帯域幅は200kHzであり、有効帯域幅は180kHz、すなわちサブキャリア間隔15kHzの12個のサブキャリアが提案されている。これは、従来のLTEセル内の単一の物理リソースブロックに相当する。ノーマルサイクリックプレフィックスと、より大きなセルのデプロイメントを容易にするために提供される拡張サイクリックプレフィックスの、２つのサイクリックプレフィックス（CP）のコンフィグレーションが検討されている。図１は、ノーマルサイクリックプレフィックス（NCP）および拡張サイクリックプレフィックス（ECP）の例示的な（時間−周波数表現における）ダウンリンクリソースグリッドを示しており、斜線領域は、NB-IoT固有同期信号がスケジュールされる領域である。
NB-IoT送信のためにネットワークノードによって使用される送信ポートの数は、この時点で、１つまたは２つであると仮定され、後者については、空間周波数ブロック符号化（SFBC）が想定される。これまでに規定されたNB-IoT固有チャネルは、ブロードキャストチャネル（NB-PBCH）、ダウンリンク制御チャネル（NB-PDCCH）、およびダウンリンク共有チャネル（NB-PDSCH）である。命名法はファイナライズされていないことに留意すべきである。示された名前は、通常のLTEセルの対応するチャネルと区別するために使用されている。NB-IoTのシステム情報は、NB-PBCH上で送信され、フォーマットおよび割り当てが事前に知られているマスター情報ブロックと、NB-PDSCH上で送信されるシステム情報ブロックを介して提供される。
さらに、例えばNB-PSSの単一のインスタンスおよびNB-SSSの504のインスタンスと共に、NBプライマリ同期信号（NB-PSS）およびNBセカンダリ同期信号（NB-SSS）などの、新しい同期信号が導入される。同期信号は、同期信号を搬送する各サブフレーム内の固定数の直交周波数分割多重（OFDM）シンボルを占有する。同期信号は、サブフレーム内の最初の３つのOFDMシンボルを占有せず、NB-IoTが通常のLTEセルの帯域幅内にデプロイされるシナリオでは、その通常のLTEセルのセル固有参照信号（CRS）は、必要に応じてNB-PSSまたはNB-SSSをパンクチャする。ノーマルサイクリックプレフィックスの場合、NB-PSSおよびNB-SSSは、（１つの値に絞り込み選択される）9個または11個のOFDMシンボルのスパンをもち、そのスパンにおける、（１つの値に絞り込み選択される）6個から11個のOFDMシンボルが同期情報を搬送すると仮定する。拡張サイクリックプレフィックスの場合、対応する数字はそれぞれ、9個のOFDMシンボルと6〜9個のOFDMシンボルである。インバンドのシナリオでは、NB-PSSおよびNB-SSSは、通常のLTEセルのセル固有リファレンス信号（CRS）パワーレベルに対して6dBだけブーストされる。また、NB-PSSとNB-SSSの反復率は異なる場合がある。例えば、それぞれ20ミリ秒および80インターバルの繰り返し間隔が提案されている。
アップリンクチャネルおよびNB-IoTの信号に関しては、アップリンク送信のために２つのソリューションが提案されている。例えば3.75kHz帯域幅および15kHz帯域幅の2つの構成のいずれかを使用する単一トーン送信と、シングルキャリア周波数分割多元接続（SC-FDMA）方式における15kHzサブキャリア間隔を使用するマルチトーン送信である。アップリンク信号に関する詳細は未だ審議中である。
チャネルラスタに関しては、チャネルラスタは100kHzであると仮定されているが、これは標準化団体で議論されているので、より狭いチャネルラスタを排除することはできない。
送信機および受信機のための既存のLTEソリューションはNB-IoTをサポートするように適合させることができるが、このアプローチは、IoT動作のための非常に低コストの数百万のデバイスのデプロイメントをサポートするには不適切であると考えられる。以下で詳述するように、既存のLTEソリューションでは、対応するデバイスの経済コストおよび／または電力コストが著しく増加してしまうようなサンプリングレートで動作するか、著しくパフォーマンスが低下してしまうようなコスト効率の高いサンプリングレートで動作することになる。しかし、サンプリングレートを低減することは、アップリンク送信タイミングに悪影響を与える可能性がある。このように、特にNB-IoTデバイスのために、処理およびタイミングの解決策の改善が必要である。
本明細書で開示される技術および装置の実施形態は、アナログ入力、クロック入力、およびデジタル出力を有するアナログ-デジタル変換(ADC)回路と、基準クロック入力および位相選択入力を有するとともに、前記ADC回路の前記クロック入力に結合されたクロック出力を有するクロック分周回路とを有する受信回路を含む。クロック分周回路は、基準クロック周波数がADCクロック周波数の整数N倍となるように、前記基準クロック入力に結合された基準クロック信号を分周して、前記クロック出力において前記ADCクロック周波数でクロック出力信号を生成するように構成される。前記クロック分周回路は、更に、前記位相選択入力に印加された位相選択信号に応答して、前記クロック出力信号の複数の選択可能な位相の中から選択するように構成される。いくつかの実施形態では、前記クロック分周回路は、前記クロック出力信号のN個の選択可能な位相の中から選択するように構成される。
本開示の技術の他の実施形態は、アナログ信号をデジタル化する対応する方法を含む。この方法は、基準クロック周波数を有する基準クロック信号を提供するステップと、前記基準クロック信号を整数Nで分周することによってクロック周波数のクロック出力信号を生成するステップとを含み、前記クロック出力信号を生成するステップは、位相選択信号に応答して、前記クロック出力信号の複数の選択可能な位相のうちの１つを選択する。この方法は、更に、前記クロック出力信号を、アナログ入力およびデジタル出力を有するADC回路のクロック入力に供給し、前記ADC回路の前記アナログ入力に提供されるアナログ信号を、前記ADC回路の前記デジタル出力におけるデジタル出力信号に変換するステップを有する。
本明細書で開示される他の実施形態は、受信回路において、整数Nsym個の直交周波数分割多重(OFDM)シンボルの第２シーケンスの周波数サブバンド内で送信されるNsym個のOFDMシンボルの第１シーケンスを含む信号を処理することを含み、前記OFDMシンボルの第１シーケンスと前記OFDMシンボルの第２シーケンスとは同じタイミングで送信され、前記OFDMシンボルの第２シーケンスの第１サイクリックプレフィックスは第１持続時間を有し、前記OFDMシンボルの第２シーケンスの第２サイクリックプレフィックスは第２持続時間を有し、前記第１サイクリックプレフィックスおよび前記第２サイクリックプレフィックスの両方を整数個の等距離サンプルでサンプリングするために第１サンプリングレートが必要とされるように、前記第２持続時間は前記第１持続時間よりも短い。この方法は、前記第１サンプリングレートよりも低い第２サンプリングレートで前記OFDMシンボルの第１シーケンスを含む前記信号をサンプリングするステップを含む。この方法は、サイクリックプレフィックス中のサンプリング位相を調整するステップを更に有する。
本明細書で説明されるいくつかの実施形態は、それぞれが先行するサイクリックプレフィックスを有するOFDMシンボルのシーケンスを含むアナログ信号をサンプリングする方法に関するものである。この方法は、第１周波数を有するサンプリングクロック信号を用いてアナログ信号をサンプリングするステップを有し、ここで、前記第１周波数は、前記サイクリックプレフィックスのうちの少なくとも第１サイクリックプレフィックスの各々が前記サンプリングクロック信号の整数個の周期とは等しくない長さを有するようにされている。この方法は、更に、前記サイクリックプレフィックスのうちの前記少なくとも第１サイクリックプレフィックスのそれぞれについて、前記サンプリングによって得られた各OFDMシンボルのサンプルが、対応するシンボルの終端に関して、他のOFDMシンボルのサンプルと同じタイミングを有するように、前記サンプリングクロックの位相を調整するステップを有する。
図１は、ノーマルサイクリックプレフィックスおよび拡張サイクリックプレフィックスの場合の例示的なダウンリンクリソース時間−周波数グリッドを示す。 図２は、ノーマルサイクリックプレフィックスの場合および拡張サイクリックプレフィックスの場合について、OFDMシンボルおよびサイクリックプレフィックスへの240KHzサンプリングクロックのサンプル間隔のマッピングを示す。 図３は、例示NB-IoT信号に240kHzサンプリングクロックを適用した場合のシンボル開始オフセットジッタおよびパス遅延のマージンを示す。 図４は、240kS/sサンプリングレートおよびノーマルサイクリックプレフィックスを有するサービングセルに対する、サンプルグリッドと無線フレーム開始との間の最適タイミング関係を示す。 図５は、本開示の技術および装置のいくつかの実施形態による例示的な受信機を示す。 図６は、本開示の技術および装置のいくつかの実施形態による、ADCクロック発生回路およびその制御を示す。 図７は、最小レートクロックに基づいて生成される低減レートクロックパルスを示す。 図８は、例示的なベースバンド処理回路の詳細を示す図である。 図９は、本開示の技術および装置のいくつかの実施形態による例示的な方法を示す処理フロー図である。 図１０は、本開示の技術および装置の他の実施形態による例示的な受信機を示す。 図１１は、本開示の技術および装置の例示的な実施形態によるサンプリング出力を示す。 図１２は、別の例示的な方法を示す処理フロー図である。 図１３は、さらに別の例示的な方法を示す処理フロー図である。 図１４は、1次デルタ-シグマADCの例を示す。 図１５は、SAR ADCの例を示す。
この文書では、LTE（Long-Term Evolution）システムのための3GPP仕様の用語を用いて、ここに開示されている本発明の技術および装置を説明する。ただし、これらの発明の技術および装置の実施形態は、この用語を使用する実装に限定されるものではない。したがって、例えば、用語「ユーザ装置」および「UE」は、本明細書ではアクセス端末を指すために使用されるが、本明細書に記載の技術はより一般的には無線端末に適用可能であり、さらに一般的には無線送信機に適用可能である。
アナログ-デジタル変換器（ADC）は、連続時間のアナログ信号を離散時間のデジタル信号に変換する。UEにおいて、１つまたは複数のADCは、より正確には受信機の、RF回路の一部を形成する。いくつかのタイプのADCが存在し、それぞれ異なる範囲の性能および演算量を有する、いくつかのタイプのADCがある。ADCのタイプの例には、デルタ-シグマ変換器（シグマ-デルタ変換器と呼ばれることもある）、および逐次比較レジスタ（SAR）変換器が含まれる。従来、デルタ-シグマADCは、LTEシステムで要求されてきたUE用の無線受信機デザインで使用されており、同相成分および直交位相成分の搬送波あたりのサンプルレートには、30.72MS/sが必要とされている。これは、UEが1.4MHzから20MHzまでのLTEシステム帯域幅の全範囲をサポートしなければならないためである。
図１４は、参考のため、1次デルタ-シグマADCの例を示す。デルタ-シグマADCにおいては、サンプルが出力されるレートよりも高いレートでアナログ信号がオーバーサンプリングされ、従って、デシメーションステージおよびデジタルローパスフィルタリングステージが含まれる。
一方、逐次比較型（successive approximation register：SAR）ADCは、サンプルがデバイスから出力されるレートと同じサンプルレートでアナログ信号をサンプリングするので、後続のデシメーションやデジタルローパスフィルタリングは不要である。図１５は、SAR ADCの例を示す。
表１は、さまざまなアプリケーションのADCのタイプの選択のための主要コンポーネントベンダーの推奨事項を示している。
Figure 0006585307
NB-IoTデバイスでは、従来のLTE受信機とは対照的に、200kHzのシステム帯域幅（180kHzの有効帯域幅を有する）をサポートすれば十分である。これは、システム帯域幅が比較的小さいNB-IoTおよび/または他の無線アクセス技術をサポートするためにのみ実装されたデバイスは、比較的複雑で（高価な）消費電力の高いデルタ-シグマADCを使用する必要がないことを意味する。代わりに、装置は、例えば、逐次比較型ADCを使用して設計することができ、これは、同相成分および直交位相成分あたり1.92MS/sのサンプリングレートでサンプリングするのに十分である。逐次比較型ADCは、SAR ADCとも呼ばれる。本明細書では、これらの用語は同じ意味で使用される。
NB-IoT受信機にSAR ADCを使用することにより得られる電力節約を最大限にするためには、可能な限り低いサンプリングレートでADCを動作させることが望ましく、これはNB-IoT受信機の場合には毎秒240キロサンプル（kS/s)である。NB LTEの有効帯域幅は、幅広いLTEキャリア内にデプロイされている場合でも、180kHzである。したがって、NB LTE受信機の無線周波数（RF）成分は、180kHzチャネル上で送信される無線信号を捕捉することのみが要求される。ナイキスト・サンプリング定理によれば、情報損失なしに信号を捕捉するには、受信機のベースバンドに180kHzサンプリングレートを持たせれば十分である。それぞれが15kHz帯域幅を有する12個のサブキャリアが存在するので、演算量をできるだけ小さく抑えながら高速フーリエ変換（FFT）処理を容易にするため、FFT/IFFTのサイズには16が選択される。その結果、ベースバンドサンプリングレートは、受信機のRF段の出力において15kHz×16=240kHzである。
複雑なのは、このような低いサンプリングレートの場合、ノーマルサイクリックプレフィックス・コンフィグレーションでは、OFDMシンボルのサイクリックプレフィックスが非整数のサンプル数に対応する長さを有することである。このことが図２に示されている。これは、240kS/sのサンプリングレート、１ミリ秒の１つのサブフレームにおける、ノーマルサイクリックプレフィックスの場合と拡張サイクリックプレフィックスの場合それぞれについての、サイクリックプレフィックスのサンプル間隔とシンボル時間の値を示している。図示されているように、ノーマルサイクリックプレフィックスの場合、サイクリックプレフィックスの大部分は1.125サンプルに対応する長さを有し、第１および第８サイクリックプレフィックスは1.25サンプルに対応する長さを有する。
等距離サンプリングを使用する場合には、これは、第１サンプルが収集されたときに注意が払われない限り、スロット内のサンプリングされたOFDMシンボルが、サイクリックプレフィックスの外側で徐々にスライドするシンボル開始時間に対応するサンプルインスタンスのために、シンボル間干渉が徐々に増加する場合があることを意味する。言い換えると、図２は、240kHzのサンプリングレートを使用すると、シンボル時間ごとに最低16のサンプルが存在することが可能になることを示しているが、ノーマルサイクリックプレフィックスのサイクリックプレフィックスはサンプリング時間の整数倍に対応しない長さを有することは、サブフレーム境界に関してサンプリング時間が非常に注意深くアライメントされないと、所与のOFDMシンボル時間に対する16個のサンプルのうちの１つが隣のシンボル時間にスライドする可能性があることを意味する。これによりシンボル間干渉（ISI）が発生してしまう。
したがって、240kS/sの均一なサンプリングレートを用いることに伴う問題は、無線受信機が開始されると（例えば、半二重送信後、間欠受信機（DRX）非アクティブ後など）、所与のOFDMシンボルのサンプルがサイクリックプレフィックス内にどれほど良好に留まることができるかを決定する、OFDMシンボルタイミングに関するサンプリング位相が、サービングセルタイミングに基づくことなく、既に固定されていることである。
この問題を解決するための１つのアプローチは、サンプリングインスタンスがISIを最小限にするように適切にアライメントされたままであることを保証するために、ADC（例えば、SAR ADC）のサンプル位相をベースバンド回路から制御することができる装置および技術を含む。別のアプローチは、不均一なサンプル間隔の使用を含む。これらの両方のアプローチのための実施例を以下に開示する。両方のアプローチは、NB-IoT無線受信機における低コスト、低電力SAR ADCの使用を容易にし、さらに、任意のOFDMシンボル間距離が整数個のサンプルとして記述できるサンプリングレートよりも低い低減されたサンプリングレートでそのようなNB-IoTデバイスを動作させることを容易にする。したがって、ここに開示される技術および装置によれば、従来品よりも１つのバッテリで長時間動作することができるより安価なデバイスを製造することが可能になる。したがって、ここに開示される技術は、NB-IoTデバイスの２つの重要な性能指標、すなわちコストおよびバッテリ寿命を改善するために使用することができる。
可変位相サンプリング
ここに開示されている技術および装置のいくつかの実施形態は、SAR ADCのようなADCをN個の位相のいずれかでクロックするように構成することができるクロック分周回路を使用する。各位相は、サンプル間隔の1/Nずつサンプリングタイミングをオフセットすることに対応する。
上記で簡単に説明したように、NB-IoTのために低減されたサンプリングレート（例えば240kS/s）を使用する場合の問題は、ノーマルサイクリックプレフィックスの場合、サイクリックプレフィックスが非整数サンプル数に対応する長さを有することである。これにより、スロット内の異なるシンボルについて、サンプリンググリッドに対する開始位置が異なる値にシフトする。このことが図３に示されている。これは、240kS/sサンプリングレート、１ミリ秒の１つのサブフレームにおける、ノーマルサイクリックプレフィックスの場合の、サイクリックプレフィックスのサンプル間隔の値を示している。図３はまた、この問題に起因するシンボル開始オフセットのジッタと、パス遅延の変化のマージンをサンプル間隔の観点から表している。
符号間干渉を防ぐために、所定のOFDMシンボルのサンプリングの開始は、そのシンボルのサイクリックプレフィックス内で行わなければならない。無線フレームの開始がサンプルグリッドと完全に揃っていると仮定すると、各OFDMシンボルのFFTの開始位置は、表２に示す通りである。
サンプル位相と無線フレームタイミングの正確なアラインメントに基づく図３に示すように、OFDMシンボルがサイクリックプレフィックスの外でサンプリングされることなく、最大0.25サンプルのパス遅延増加（またはセルタイミングのずれ）のマージンがある。同時に、わずか0.125サンプルに低減されたパス遅延（またはセルタイミングのずれ）のマージンがある。パス遅延の変化に対するマージンは、UEサンプル間隔が受信無線フレームとどのようにアライメントされるかにいくらかのオフセットを適用することによって調整することができる。特に、最適なサンプル位相を決定する際に0.0625サンプルのオフセットを適用することにより、それぞれ0.1875サンプルの対称的なサンプルオフセットマージンを得ることができる。このことが図４に示されている。図４は、240kS/sサンプリングレートおよびノーマルサイクリックプレフィックスを有するサービングセルに対する、サンプルグリッドと無線フレーム開始との間の最適タイミング関係を示している。
Figure 0006585307
ここで取り上げる問題は、サンプリングタイミングがフル・サンプルよりも小さく制御可能にオフセットされうるように、例えば、サンプル間隔と無線フレーム開始タイミングとの間の望ましいアラインメントを達成するため、サンプリングレート240kS/sを使用する場合１サンプルの1/8のステップで制御可能にオフセットされるように、低いサンプリングレートで動作するSAR ADC（例えば240kS/s）をどのように制御するかである。
図５は、本開示の技術および装置を実施することができる無線受信機の一例を示す。図示の無線受信機は、アンテナ100に接続され、フロントエンドRFフィルタ105および低雑音増幅器110を含む無線周波数（RF）フロントエンド回路を備える。このフロントエンド回路の後段には、局部発振器120によって駆動されて受信信号（NB-IoTの場合、200KHz幅のRF信号）をデジタル化のために中間周波数またはベースバンドに変換するミキサ115がある。IFフィルタ125は、ミキサ115の出力に結合され、フィルタリングされたIF信号を自動利得制御（AGC）増幅器130に供給する。AGC増幅器130の出力は、ADC135に供給される。ここでADC135は、図示の例では240kHzのサンプリングクロックによって駆動され、240kS/sのデジタル信号をベースバンド処理回路（図示せず）に、処理のために供給する。この第１の手法による技術の重要な側面は、ADCクロック発生回路140において、240kHzのサンプリング周波数のN倍の基準クロックから240kHzのサンプリングクロックを、選択可能な位相で生成することである。
本技術によれば、ADC135は、LTE受信機のデザインで一般的に使用される周波数である1.92MHzの代わりに、240kHzの周波数でクロックされる。この低いサンプリングレートは、RF受信機での演算量の低減、消費電力の低減、および直後のベースバンド信号処理におけるデータレートの低減を容易にする。ADCクロック発生回路140は、構成可能な位相シフトを有する240kHzのクロック信号をADC135に供給するために追加され、これにより所望のサンプリング時間精度を達成する。図５に示されるタイミング制御信号は、本質的には、ADCクロック発生回路の出力信号に対してN個の選択可能な位相のうちの１つを選択する位相選択信号であり、ベースバンド処理回路におけるタイミング追跡機能から来るものである。
ADCクロック発生回路140への入力基準クロックは、240kHzのサンプリング周波数よりもN倍高速である。ここで、Nはシステムの時間分解能要件に依存する値である。本明細書に記載された例示的なシステムにおいては、Nは8に選択される。これにより、既存の1.92MHzクロック回路を使用することができ、簡単なクロック分周器デザインの使用も容易になる。ただし、利用可能な基準クロックや調整可能な位相の分解能の要件に応じて、Nには他の値を使用してもよい。
図６は、例示的なADCクロック発生回路の詳細を示している。このADCクロック発生回路は、ADC200に結合された、クロック分周器205および位相選択210を含む。図６には、タイミング制御機能220およびIQデータコレクタ機能215も示されている。これらは多くの場合、ADC200とは別のベースバンド処理回路の一部であり、前者は一般にデジタル回路であり、後者はミックスド・シグナル回路である。クロック分周器205および位相セレクタ210は、非常に単純なデジタル論理回路で実現できるものであり、様々な実施形態において、単一のチップまたは単一のモジュールにおいて、ADC200と組み合わせてもよいし、IQデータコレクタ機能215およびタイミング制御機能230を含むベースバンド処理回路と組み合わせてもよいし、あるいは、クロック分周器205への基準クロック入力を生成する回路と組み合わせてもよい。
なお、図６に示す実施例は、所望のシステム性能を達成するために（1/1.92）マイクロ秒の時間分解能が必要であることを前提としている。すなわち、この例では、Nは8である。クロック分周器205は、入力周波数を8分の1に減少させることにより、位相セレクタ210からの出力によって決定される240kHzのクロック信号の位相（すなわち、時間オフセット）でもって、240kHzのクロックをADC200に提供する。図７は、8つの異なる位相を有するクロックデシメーションおよび例示的なADCクロックを示している。基本的なデジタル論理設計に精通している者であれば、本明細書で説明するクロック分周回路をモジュロカウンタとして容易に実現できることは理解されよう。この場合、低減されたレートクロックサンプルを生成するためにモジュロカウンタ出力が満たすべき値を変更することによってサンプリング位相をシフトさせることができ、これによりサンプル位相の絶対変化を生成することができる。したがって、例えば、1.92MHzの入力周波数で動作する８分周回路は、従来のデジタル回路設計技術で容易に設計することができ、簡単な例では、それぞれがその入力を２分周する、３つのカスケード接続されたフリップフロップから構成され、カウンタとして構成される。クロック分周器の複数の可能な位相の中から選択するためのデジタル位相セレクタは、例えばクロック分周器の出力信号をゲートするためにカウンタの出力の選択可能な組み合わせを使用して容易に設計することができる。同じ機能を提供する他のクロック分周回路も可能であることは理解されよう。
ベースバンド処理は、ダウンリンクタイミングを継続的にトラッキングする。このタイミングトラッキングからベースバンド処理回路によって決定される受信機タイミング調整が必要になると、ベースバンド処理はRF受信機にタイミング調整を与える。このタイミング調整は、例えば、サンプル間隔（240KS/sサンプリングレートに基づく）の整数および小数部分を含むことができる。これらの実施形態では、小数部分は位相セレクタ210に送られ、ADCクロックに対して複数の利用可能な位相の中から最良の位相を選択する。整数部はIQデータコレクタ機能215に与えられ、ADCが受信機（RX）信号の量子化されたサンプル値を書き込むIQデータバッファ内の適切な開始アドレスを決定する。なお、様々な実施形態において、IQデータコレクタ215およびタイミング制御部220は、ベースバンド処理回路および／または無線受信回路の一部であってもよい。IQデータコレクタ215は、複数の論理インスタンスにさらに存在してもよく、そのようなインスタンスの1つが、サービングセルまたは隣接セルの1つのセルにサービスを提供している。いくつかの実施形態では、IQデータコレクタ215の異なる論理インスタンスが、異なる場所に存在してもよい。例えば、サービングセルIQデータコレクタが無線受信機にあり、測定される隣接セルのIQデータコレクタがベースバンド内にあってもよい。IQデータコレクタの異なるインスタンスは、サービングセルにサービスを提供しているインスタンスが無線受信機からのサンプルを書き込む場所を指示する一方、隣接セルにサービスを提供しているインスタンスは、それぞれの隣接セルに関する特定の時間位置のサンプルを見つけるためにデータバッファのどこにあるかを指示するなど、異なる役割をさらに有することができる。
上述の詳細な例により、本明細書で開示される装置の実施形態は、例えば図６のADC200と同様の、アナログ入力、クロック入力、およびデジタル出力を有するADCを備える受信機を含む。これらの実施形態は、基準クロック入力および位相選択入力を有し、クロック出力がADC回路のクロック入力に結合された、例えば図６のクロック分周器205および位相セレクタ210に対応するクロック分周回路をさらに含む。これらの実施形態におけるクロック分周回路は、基準クロック周波数がADCクロック周波数の整数N倍となるように、基準クロック入力に結合された基準クロック信号を基準クロック周波数で分周して、クロック出力においてADCクロック周波数でクロック出力信号を生成する。前記クロック分周回路は、更に、位相選択入力に印加される位相選択信号に応答して、クロック出力信号の複数の選択可能な位相の中から選択する。いくつかの実施形態では、クロック分周回路は、クロック出力信号のN個の選択可能な位相の中から選択する。
いくつかの実施形態では、受信回路は、基準クロック入力に結合されたクロック回路を更に有する。このクロック回路は、例えば1.92MHzの周波数で基準クロック信号を供給するように構成されうる。これらの実施形態のいくつかでは、Nは8である。いくつかの実施形態では、ADC回路は逐次比較型ADC回路である。
いくつかの実施形態では、受信回路は、ADC回路のデジタル出力からサンプリングされた信号を受信し、さらに、サンプリングされた信号によって搬送されるOFDM信号を復調する、ベースバンド処理回路を更に有する。例示的なベースバンド処理回路が図８に示されており、以下、これについて詳しく説明する。処理は、例えば、OFDM信号を処理するための従来技術を用いて実施されてもよい。したがって、いくつかの実施形態では、ベースバンド処理回路は、15kHzのサブキャリア間隔で12個のサブキャリアからなるOFDM信号を復調するように構成され、これらの実施形態のいくつかでは、ベースバンド処理回路は、サンプリングされた信号を240kHzのサンプリングレートで受信するように構成される。同様に、これらの実施形態のいくつかにおいては、ベースバンド処理回路は、1msのサブフレームごとに14個のOFDMシンボルからなるOFDM信号を選択的に復調するように構成される。いくつかの実施形態では、これは、ノーマルサイクリックプレフィックスモードに対応することができ、ベースバンド処理回路は、例えば、拡張サイクリックプレフィックスモードに対応する1msのサブフレーム当たり12個のOFDMシンボルからなるOFDM信号を選択的に復調するように構成される。
図８には、関連するダウンリンク部分のための例示的なNB-IoT物理層アーキテクチャも示されている。RF回路370は、例えば240kS/sのサンプリングレートで、サンプルをベースバンド回路に供給する。サンプルは、PHY（物理層）データ復調部によるデータ復調（共通制御、専用制御、ブロードキャスト、ユニキャスト、マルチキャストデータ）に使用される。復調されるべき各時間領域OFDMシンボルは、FFT 300（例えば、240kS/sシステムの場合は16ポイントFFT）に供され、OFDMシンボルのリソース要素（REs）に対応する12個の出力は、シンボル開始ジッタを補償するジッタ補償ユニット305に供給される。その後、REサンプルは、チャネル推定器310、チャネル分析器315、およびコンバイナ・デマッパ325に供給される。チャネル推定器310は、パイロット／基準シンボル（共通であっても専用であってもよい）または同期信号などの、既知の信号を用いて伝搬チャネルを推定する。２つのアンテナポートがネットワークノードによって使用される場合、例示的なNB-IoT装置によって使用される単一の受信アンテナへの２つの無線経路が存在する。合成重み計算ユニット320は、チャネル推定値を取得し、２つの無線経路を介して受信されたデータを合成する最適な方法を決定する。これは、データを合成するときに重みを使用するコンバイナ・デマッパ325に合成重みを提供する。コンバイナ・デマッパ325は、REによって搬送された合成変調シンボルをソフトビットに変換する。変換されたソフトビットはその後、復号化のためにデータデコーダ335または制御デコーダ330に供給される。
RF回路から受信された同じサンプルは、新たな同一周波数隣接セル(intra-frequency neighbor cells)の検出のため、および検出された隣接セルの追跡および測定のためにも使用されうる。NB-PSS検出器365により、時間領域において、一次同期信号検出が実行される。NB-PSSが検出されると、セルの物理層識別子を一意に提供する関連するNB-SSSを検出することによって、検出されたセルの識別子が決定される。NB-SSSは、NB-SSS検出器360によって検出される。NB-SSSは周波数領域で動作するため、340で変換され345でジッタ補償されたREによってNB-SSSが搬送される。
どの隣接セルがサービングセルとして適しているかを決定するために、セルパワ・品質推定器350によって、検出された隣接セルの信号強度および信号品質が測定される。測定は、周波数領域において、例えば、パイロット／基準シンボル（共通でも専用でもよい）および／または同期信号などの既知の信号に対して実行される。
セル追跡器355により、サービングセルおよび隣接セルのフレームタイミングが追跡される。特定の実施例では、代わりに、チャネル分析器315によってサービングセルフレーム時間追跡が処理されてもよい。
ここに開示される技術および装置の他の態様は、アナログ信号をデジタル化する方法を含み、そのような方法の少なくともいくつかは、上記の装置に対応することができる。一般的なレベルでは、無線装置におけるそのような方法の１つは、サンプリング時間の端数でADCサンプリング位相を調整することであり、無線装置は、任意のシンボル間距離を整数個のサンプルで表すことができる最小サンプリングレートと比較して低減されたサンプリングレートによるサンプルで動作している。この方法では、無線装置は、少なくとも最小周波数に対応するクロッキングを提供する（すなわち、第１クロック信号を提供する）クロックと、低減された周波数に対応するクロッキングを提供する（すなわち、第２クロック信号を提供する）クロック分周器を含む。ここで、最小周波数および低減された周波数はそれぞれ、最小サンプリングレートおよび低減されたサンプリングレートに関連する。この方法は、望ましいサンプル位相補正を決定し、最小レートクロックサイクルのどの倍数が低減レートクロックサンプルを生成するかを選択するようクロック分周器を制御することを含む。
この一般化された方法のいくつかの実施形態では、クロック分周器はモジュロカウンタによって実現される。これにより、サンプリング位相の相対的な変化を達成するために、サンプリング位相シフトに比例する値をカウンタに加えるかまたはカウンタから減じることによって、サンプリング位相をシフトさせることができる。他の実施形態では、クロック分周器はモジュロカウンタによって実現され、サンプリング位相は、低減されたクロックサンプルを生成するためにモジュロカウンタ出力が満たすべき値を変更することによってシフトされ、これによりサンプル位相の絶対変化を生じさせることができる。いくつかのケースにおいて、サンプリングされたシンボルは、ダウンリンクOFDMシンボルでありうる。いくつかの実施形態では、最小データレートと低減されたデータレートとの間には整数Ｎの関係が存在する。例えば、最小データレートは1.92MS/sであり、低減されたデータレートは240, 320, または480kS/sのいずれかでありうる。
図９に方法の一例を示す。ブロック910に示すように、基準クロック周波数を有する基準クロック信号を提供する。ブロック920に示すように、基準クロック信号を整数Nで分周し、それによってクロック周波数でクロック出力信号を生成する。このクロック出力信号の生成は、位相選択信号に応答して、クロック出力信号の複数の選択可能な位相のうちの１つを選択することを含む。ブロック930に示すように、クロック出力信号は、アナログ入力およびデジタル出力を有するアナログ-デジタル（A/D）変換回路のクロック入力に印加される。ブロック940に示すように、ADC回路のアナログ入力に供給されるアナログ信号は、ADC回路のデジタル出力におけるデジタル出力信号に変換される。
図９に示す方法のいくつかの実施形態では、クロック出力信号を生成することは、位相選択信号に応答して、クロック出力信号のN個の選択可能な位相の中から選択することを含む。いくつかの実施形態では、基準クロック周波数は1.92MHzであり、Nは8である。いくつかの実施形態では、ADC回路は逐次比較型ADC回路である。
本明細書で説明される本発明の回路および技術は、OFDMを使用するシステムの文脈で説明されているが、実際の回路および技術は、より一般的に適用されうる。したがって、図９に示す方法の実施形態における全ての、あるいはその一部においては、アナログ信号はOFDM信号である。OFDM信号は、いくつかの実施形態では、15kHzのサブキャリア間隔で12個のサブキャリアからなり、いくつかの実施形態では、クロック信号は240kHzである。いくつかの実施形態では、OFDM信号は、例えば、ノーマルサイクリックプレフィックスモードに対応する、1msサブフレームあたり14個のOFDMシンボルからなる。図9に示す技術は、例えば、ノーマルサイクリックプレフィックスモード及び拡張サイクリックプレフィックスモードを有するシステムにおいて、異なる時間に異なるシンボルコンフィグレーションを有する信号に選択的に適用できることが理解されよう。
不均一サンプリング
上述のように、本開示の技術および装置のいくつかの実施形態は、SAR ADCのようなADCをN個の位相のいずれかを用いてクロックするように構成されうるクロック分周回路を使用する。各位相は、サンプル間隔の1/Nずつサンプルタイミングをオフセットすることに対応する。結果として生じるサンプルクロックは、調整可能な位相を有するが、そのような調整の間に均一なサンプリングレートを有する。
上述の問題、すなわち、低減されたサンプリングレート（例えば、240kS/s）をNB-IoT信号に適用するとサンプル間隔の整数倍ではないサイクリックプレフィックスが生じること、に対処する別のアプローチは、サイクリックプレフィックスのサンプリング時に不均一サンプリングを適用するようにデザインされたADCを使用することである。上述の他のアプローチと同様に、このアプローチは、適切なサイクリックプレフィックス除去を確実にするためにアップサンプリングを必要とせずにNB LTEを動作させる。したがって、このアプローチによれば、他のアプローチと同様、例えば、180kHzの有効NB-IoT帯域幅に対して1.92MHzのサンプリングレートを使用するシステムと比較して、チップセットのコストおよびチップセットの演算量を低減することができる。
図１０は、ダウンリンクNB-IoT受信機のアーキテクチャの例を示す。上述のように、NB LTEの有効帯域幅は、幅広いLTEキャリア内にデプロイされている場合でも、180kHzである。したがって、NB LTE受信機のRF成分405は、180kHzチャネル上で送信される無線信号を捕捉することのみが要求される。ナイキスト・サンプリング定理によれば、情報損失なしに信号を捕捉するには、ベースバンドに180kHzサンプリングレートを持たせれば十分である。それぞれが15kHz帯域幅を有する12個のサブキャリアが存在するので、演算量をできるだけ小さく抑えながらFFT処理を容易にするため、FFT/IFFTのサイズには16が選択される。その結果、ベースバンドサンプリングレートは、ダウンリンク受信機のRF成分の出力において、15kHz×16=240kHzである。
図１０の機能ブロックは、アナログ領域からデジタル領域に変換するためのADC410を含む。これは、例えば、シグマ-デルタADCまたは逐次比較型ADCとすることができる。ここに開示されている技術による実施形態では、このADC410は、変換の実行を瞬時に変更することが可能である。この特定のNB-LTEアプリケーションでは、ADC410の出力周波数は通常240kHzである。ただし、ADC410の内部周波数はさらに高くすることができ、実装の選択に依存する。
図１０の別の機能ブロックは、サンプリング実行制御部440である。これは、ADC410と共に、本開示の技術のいくつかの実施形態の受信機側コアブロックである。このブロックは、実際のサンプリング実行を制御する。それは、サブフレーム同期を得るために、システムの同期機能と相互通信する。ここに開示される技術の実施形態によれば、それはサンプルをカウントし、サイクリックプレフィックスがサンプリングされると、サンプリング位相を選択的に調整して、シンボルおよびサブフレームタイミングおよび位相アラインメントを維持する。より具体的には、ADC変換時間からサイクリックプレフィックスを完全に取り除くため、および、出力フィルタリング後に顕著な信号不連続性を伴わずに次のOFDMシンボルのサンプリング位置を設定するため、サブフレームのどのサイクリックプレフィックスがサンプリングされているかに応じて、240kHzドメインで表されている場合、ADCサンプリング周期時間の9/8または10/8がスキップされる。図２を参照すると、ノーマルサイクリックプレフィックスの場合、10/8（1.25）のサンプル間隔は、サブフレームにおける第１シンボルおよび第８シンボルのサイクリックプレフィックスの長さに対応し、9/8（1.125）のサンプル間隔は、残りのサイクリックプレフィックスの長さに対応する。
別のブロックは、RF受信機のデジタルフロントエンド（DFE）415である。これは、DC抑圧、IQインバランス補償、フィルタリングなどの既知の一般的なデジタル信号処理機能を含むことができる。16点FFT420を示すブロックは、サイクリックプレフィックスを除去する必要はない。なぜなら、それは既にAD変換時に除去されているからである。ダウンリンク受信機はまた、周波数領域等化器425及び復調器430を含む。
図１１は、サンプリング実行制御機能が上述のようにサンプリング位相を調整するとき、すなわちサンプリングを選択的にディスエーブルまたはイネーブルして、サイクリックプレフィックスを破棄し、かつ、サンプリング位相を補償するとき、のADCからの結果出力を示す。図からわかるように、ADCからの出力はサイクリックプレフィックスを省略し、各サイクリックプレフィックス間隔の後にサンプリングのタイミングを調整するので、各OFDMシンボルは、OFDMシンボルの終わりに対して同じインスタンスでサンプリングされる。
図１２は、OFDMシンボルの整数Nsym個の第２シーケンスの周波数サブバンド内で送信される、OFDMシンボルのNsym個の第１シーケンスを含む信号を処理する受信回路における、上述の技術による例示的な方法を示す。ここで、OFDMシンボルの第１シーケンスおよびOFDMシンボルの第２シーケンスは、同じタイミングで送信される。OFDMシンボルの第２シーケンスの第１サイクリックプレフィックスは第１持続時間を有し、OFDMシンボルの第２シーケンスの第２サイクリックプレフィックスは第２持続時間を有する。第２持続時間は第１持続時間よりも短く、整数の等距離サンプルで第１および第２サイクリックプレフィックスの両方をサンプリングするために、第１サンプリングレートが必要とされる。この方法は、ブロック1210に示すように、第１サンプリングレートよりも低い第２サンプリングレートでOFDMシンボルの第１シーケンスを含む信号をサンプリングするステップを含む。ブロック1220に示すように、この方法は、サイクリックプレフィックス中にサンプリング位相を調整することを更に含む。
例示された方法のいくつかの実施形態によれば、OFDMシンボルの第１シーケンスおよびOFDMシンボルの第２シーケンスのサブキャリア間隔は15kHzであり、第１持続時間は160/30.72μsであり、第２持続時間は144/30.72μsである。いくつかの実施形態では、OFDMシンボルの第１シーケンスのOFDMシンボルは、12個のサブキャリアを有する。第１サンプリングレートは、例えば、1.92MHzとすることができる。第２サンプリングレートは、例えば、240kHzとすることができる。
いくつかの実施形態では、第１サイクリックプレフィックスは、OFDMシンボルの第２シーケンスにおける初期サイクリックプレフィックスであり、OFDMシンボルの第２シーケンスにおける後続の全てのサイクリックプレフィックスは、第２持続時間を有する。これらの実施形態のいくつかでは、OFDMシンボルの第２シーケンスは、第３世代パートナーシッププログラム(3GPP)LTEシステムで送信され、スロットに対応する。
いくつかの実施形態では、サンプリング位相を調整することは、OFDMシンボル中の最初のサンプリング時点を、先行するOFDMシンボルの最後のサンプリング時点の後に第２サンプリングレートで非整数倍の周期を生じるように設定することを含む。
上述の技術のいくつかの実施形態は、それぞれが先行するサイクリックプレフィックスを有するOFDMシンボルのシーケンスを含むアナログ信号をサンプリングする方法に関するものでありうる。この方法は、第１周波数を有するサンプリングクロック信号を用いてアナログ信号をサンプリングすることを有し、ここで、第１周波数は、サイクリックプレフィックスのうちの少なくとも第１サイクリックプレフィックスの各々がサンプリングクロック信号の整数個の周期とは等しくない長さを有するようにされている。このサンプリングステップは、図１３のブロック1310に示されたものに対応する。この方法は、更に、サイクリックプレフィックスのうちの少なくとも第１サイクリックプレフィックスのそれぞれについて、サンプリングによって得られた各OFDMシンボルのサンプルが、対応するシンボルの終端に関して、他のOFDMシンボルのサンプルと同じタイミングを有するように、前記サンプリングクロックの位相を調整するステップを有する。これは、図１３のブロック1320に対応する。
いくつかの実施形態では、上記サンプリングするステップは、各OFDMシンボルのサンプリング中に等距離のサンプル間隔で実行される。いくつかの実施形態では、サンプリングは、サイクリックプレフィックスに対応するサンプルを破棄または省略することを含む。
いくつかの実施形態では、サイクリックプレフィックスは、第１持続時間を有する第１サイクリックプレフィックスと、第１持続時間とは異なる第２持続時間を有する第２サイクリックプレフィックスとを含む。例えばいくつかの実施形態では、OFDMシンボルは、15kHzのサブキャリア間隔をもつ12個のサブキャリアを有し、上記第１周波数は240kHzであり、OFDMシンボルのうちの少なくとも第１シーケンスの各々の持続時間は144/30.72μsである。これらの実施形態のいくつかでは、サイクリックプレフィックスのうちの第１サイクリックプレフィックスの各々は、240kHzのサンプリングクロック周波数に対して1.125サンプル間隔に等しい持続時間を有し、サイクリックプレフィックスのうちの第２サイクリックプレフィックスの各々は、240kHzのサンプリングクロック周波数に対して1.25サンプル間隔に等しい持続時間を有する。
本明細書に提示される解決策は、実施形態の本質的な特性から逸脱することなく、本明細書に具体的に示された解決策以外の方法で実施されうることは言うまでもない。本実施形態は、すべての点において例示であり、限定的なものではないと理解されるべきであり、添付の特許請求の範囲の主旨および均等な範囲内に入るすべての変更は、その中に包含されることが意図されている。

Claims (8)

  1. 整数Nsym個の直交周波数分割多重(OFDM)シンボルの第２シーケンスの周波数サブバンド内で送信されるNsym個のOFDMシンボルの第１シーケンスを含む信号を処理する、受信回路における方法であって、前記OFDMシンボルの第１シーケンスと前記OFDMシンボルの第２シーケンスとは同じタイミングで送信され、前記OFDMシンボルの第２シーケンスの第１サイクリックプレフィックスは第１持続時間を有し、前記OFDMシンボルの第２シーケンスの第２サイクリックプレフィックスは第２持続時間を有し、前記第１サイクリックプレフィックスおよび前記第２サイクリックプレフィックスの両方を整数個の等距離サンプルでサンプリングするために第１サンプリングレートが必要とされるように、前記第２持続時間は前記第１持続時間よりも短く、前記方法は、
    前記第１サンプリングレートよりも低い第２サンプリングレートで前記OFDMシンボルの第１シーケンスを含む前記信号をサンプリングするステップ(1210)と、
    サイクリックプレフィックス中のサンプリング位相を調整するステップ(1220)と
    を有することを特徴とする方法。
  2. 前記OFDMシンボルの第１シーケンスおよび前記OFDMシンボルの第２シーケンスのサブキャリア間隔は15kHzであり、前記第１持続時間は160/30.72μsであり、第２持続時間は144/30.72μsであることを特徴とする請求項１に記載の方法。
  3. 前記第１サンプリングレートは1.92MHzであることを特徴とする請求項１または２に記載の方法。
  4. 前記OFDMシンボルの第１シーケンスのOFDMシンボルは12個のサブキャリアを有することを特徴とする請求項１乃至３のいずれか１項に記載の方法。
  5. 前記第１サイクリックプレフィックスは、前記OFDMシンボルの第２シーケンスにおける初期サイクリックプレフィックスであり、前記OFDMシンボルの第２シーケンスにおける後続の全てのサイクリックプレフィックスは、前記第２持続時間を有することを特徴とする請求項１乃至４のいずれか１項に記載の方法。
  6. 前記OFDMシンボルの第２シーケンスは、第３世代パートナーシッププログラム(3GPP)ロングタームエボリューション(LTE)システムで送信され、スロットに対応することを特徴とする請求項５に記載の方法。
  7. 前記第２サンプリングレートは240kHzであることを特徴とする請求項１乃至６のいずれか１項に記載の方法。
  8. 前記サンプリング位相を調整するステップ(1220)は、OFDMシンボル中の最初のサンプリング時点を、前のOFDMシンボルの最後のサンプリング時点の後に前記第２サンプリングレートで非整数倍の周期を生じるように設定することを含むことを特徴とする請求項１乃至７のいずれか１項に記載の方法。
JP2018539966A 2016-02-15 2017-02-14 受信回路および方法 Active JP6585307B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662295327P 2016-02-15 2016-02-15
US62/295,327 2016-02-15
PCT/EP2017/053234 WO2017140651A1 (en) 2016-02-15 2017-02-14 Receiver circuit and methods

Publications (2)

Publication Number Publication Date
JP2019505130A JP2019505130A (ja) 2019-02-21
JP6585307B2 true JP6585307B2 (ja) 2019-10-02

Family

ID=58044069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018539966A Active JP6585307B2 (ja) 2016-02-15 2017-02-14 受信回路および方法

Country Status (7)

Country Link
US (2) US10797835B2 (ja)
EP (1) EP3417546B1 (ja)
JP (1) JP6585307B2 (ja)
BR (1) BR112018016564B1 (ja)
DK (1) DK3417546T3 (ja)
PH (1) PH12018501698A1 (ja)
WO (1) WO2017140651A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BR112018016564B1 (pt) * 2016-02-15 2024-03-12 Telefonaktiebolaget Lm Ericsson (Publ) Método em um circuito receptor de processamento de um sinal
ES2806848T3 (es) 2016-02-15 2021-02-18 Ericsson Telefon Ab L M Método y aparato para generar señales OFDM NB-IoT con una tasa menor de muestreo

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5671253A (en) 1995-07-12 1997-09-23 Thomson Consumer Electronics, Inc. Apparatus for demodulating and decoding video signals encoded in different formats
TWI252656B (en) 2003-03-21 2006-04-01 Realtek Semiconductor Corp Sampling clock compensation device of multi-carrier system and method thereof
US7251283B2 (en) 2003-10-20 2007-07-31 Mediatek, Inc. Timing offset compensation in orthogonal frequency division multiplexing systems
US8588203B2 (en) 2004-06-04 2013-11-19 Qualcomm Incorporated Wireless communication system with improved broadcast coverage
JP4304210B2 (ja) 2004-09-09 2009-07-29 パナソニック株式会社 位相誤差補正回路
US7573944B2 (en) 2004-10-21 2009-08-11 Samsung Electronics Co., Ltd Apparatus and method for canceling inter-symbol interference in a broadband wireless communication system
US7555661B2 (en) 2005-05-03 2009-06-30 Sirf Technology, Inc. Power management in digital receivers that adjusts at least one a of clock rate and a bit width based on received signal
CN101199148B (zh) 2005-06-15 2012-04-04 华为技术有限公司 一种产生二维导频图案的方法
CN101039292A (zh) 2006-03-16 2007-09-19 中国科学院上海微系统与信息技术研究所 在正交频分复用系统中纠正采样频率偏差的方法及装置
CN101277285A (zh) 2007-03-29 2008-10-01 深圳赛意法微电子有限公司 Drm接收机和解调方法
US8089856B2 (en) 2009-04-08 2012-01-03 Mitsubishi Electric Research Laboratories, Inc. Zero correlation zone based preamble for oversampled OFDM networks in URWIN
US8487795B1 (en) 2012-04-18 2013-07-16 Lsi Corporation Time-interleaved track-and-hold circuit using distributed global sine-wave clock
US8964881B2 (en) 2012-08-16 2015-02-24 Massachusetts Institute Of Technology Method and apparatus for high efficiency, high dynamic range digital RF power amplification
CN103095638B (zh) 2012-12-19 2016-06-08 西安电子科技大学 一种多径衰落信道下ofdm系统的采样频率偏移盲估算方法
KR20140111496A (ko) 2013-03-11 2014-09-19 삼성전자주식회사 이동 통신 시스템에서 등화기 수신기 및 그 방법
US20150181575A1 (en) 2013-11-01 2015-06-25 Samsung Electronics Co., Ltd. Methods and apparatus for enhanced coverage transmission for lte advanced
US9929891B2 (en) * 2013-11-05 2018-03-27 Eutelsat S A Radio communications system and method with increased transmission capacity
US9526050B2 (en) 2013-11-18 2016-12-20 Mbit Wireless, Inc. Method and apparatus for neighbor cell tracking
CN103986686A (zh) 2014-06-05 2014-08-13 北京科技大学 一种载波频率偏移、直流偏移以及i/q不平衡的盲估计方法
KR102039652B1 (ko) * 2014-08-18 2019-11-26 텔레호낙티에볼라게트 엘엠 에릭슨(피유비엘) 단순 rach(srach)
US10749724B2 (en) 2014-11-20 2020-08-18 Futurewei Technologies, Inc. System and method for setting cyclic prefix length
EP3326342B1 (en) 2015-07-20 2019-09-25 Telefonaktiebolaget LM Ericsson (publ) Transceiver architecture that maintains legacy timing by inserting and removing cyclic prefix at legacy sampling rate
US10863459B2 (en) 2015-07-24 2020-12-08 Apple Inc. Synchronization signals and channel structure for narrowband LTE deployments
US10341042B2 (en) 2015-07-27 2019-07-02 Qualcomm Incorporated Narrowband operation with reduced sampling rate
JP6738424B2 (ja) 2015-12-22 2020-08-12 ソニーモバイルコミュニケーションズ株式会社 狭帯域キャリア及び広帯域キャリアの同時配備
JP2019041135A (ja) 2016-01-07 2019-03-14 シャープ株式会社 端末装置、通信方法、および、集積回路
ES2806848T3 (es) * 2016-02-15 2021-02-18 Ericsson Telefon Ab L M Método y aparato para generar señales OFDM NB-IoT con una tasa menor de muestreo
BR112018016564B1 (pt) * 2016-02-15 2024-03-12 Telefonaktiebolaget Lm Ericsson (Publ) Método em um circuito receptor de processamento de um sinal
EP3417587A1 (en) 2016-02-15 2018-12-26 Telefonaktiebolaget LM Ericsson (PUBL) Nb-iot receiver operating at minimum sampling rate
US10313922B2 (en) * 2016-04-15 2019-06-04 Parallel Wireless, Inc. Mitigation of negative delay via half CP shift

Also Published As

Publication number Publication date
DK3417546T3 (da) 2021-05-31
WO2017140651A1 (en) 2017-08-24
BR112018016564B1 (pt) 2024-03-12
US10797835B2 (en) 2020-10-06
US11239961B2 (en) 2022-02-01
JP2019505130A (ja) 2019-02-21
EP3417546B1 (en) 2021-04-07
EP3417546A1 (en) 2018-12-26
BR112018016564A2 (pt) 2019-01-02
US20200112404A1 (en) 2020-04-09
PH12018501698A1 (en) 2019-06-10
US20200403742A1 (en) 2020-12-24

Similar Documents

Publication Publication Date Title
CN106972915B (zh) 一种信号传输方法和窄带无线终端
JP5393775B2 (ja) マルチキャリア無線通信システムにおける時間エラーおよび周波数エラーの補正
EP2248285B1 (en) Detection of time division duplex downlink / uplink configuration
EP2567522B1 (en) Inter-carrier bandwidth control for mitigating IQ imbalance
KR100913709B1 (ko) Ｏｆｄｍ 시스템에서 채널 추정을 위한 적응형 시간-필터링
US9479218B2 (en) Methods for LTE cell search with large frequency offset
US8744013B2 (en) Channel estimation for OFDM systems
JP5865393B2 (ja) 同相及び直交（ｉｑ）インバランス推定についての制御可能な周波数オフセット
US8416868B2 (en) Method and system for diversity and mask matching in channel estimation in OFDM communication networks using circular convolution
CN108605304B (zh) 采用降低的采样率的NB-IoT装置中的下行链路时间跟踪
RU2692481C1 (ru) Nb-iot приемник, работающий на минимальной частоте дискретизации
KR20120072262A (ko) 이동통신을 위한 디지털 수신기 및 그 동작 방법
US20090052582A1 (en) Method for improving the performance of ofdm receiver and a receiver using the method
US11239961B2 (en) Receiver circuit and methods
US20130208776A1 (en) Test Signal in Receiver
US9735997B2 (en) Method, device and computer program for correcting a frequency shift on symbols received by a receiver
TWI575890B (zh) 通訊接收端及其自動增益控制方法
US11356876B2 (en) Method and device for gain adjustment in mobility measurements
JP2000299676A (ja) 受信装置
WO2019197422A1 (en) Pbch detection using hypothesis testing of offset from raster frequency

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180911

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190904

R150 Certificate of patent or registration of utility model

Ref document number: 6585307

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250