JP6582759B2 - 電子デバイス及びその製造方法 - Google Patents

電子デバイス及びその製造方法 Download PDF

Info

Publication number
JP6582759B2
JP6582759B2 JP2015173228A JP2015173228A JP6582759B2 JP 6582759 B2 JP6582759 B2 JP 6582759B2 JP 2015173228 A JP2015173228 A JP 2015173228A JP 2015173228 A JP2015173228 A JP 2015173228A JP 6582759 B2 JP6582759 B2 JP 6582759B2
Authority
JP
Japan
Prior art keywords
graphene
electronic device
electrode
polarity
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015173228A
Other languages
English (en)
Other versions
JP2017050424A (ja
Inventor
原田　直樹
直樹 原田
秀幸 實宝
秀幸 實宝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2015173228A priority Critical patent/JP6582759B2/ja
Priority to US15/238,973 priority patent/US9786797B2/en
Publication of JP2017050424A publication Critical patent/JP2017050424A/ja
Application granted granted Critical
Publication of JP6582759B2 publication Critical patent/JP6582759B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/88—Tunnel-effect diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/041—Making n- or p-doped regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66022—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6603—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Thin Film Transistor (AREA)
  • Carbon And Carbon Compounds (AREA)

Description

本発明は、電子デバイス及びその製造方法に関するものである。
近年では、高速で大容量の無線通信に対する要求が高まっている。大量のデータを送信するためには広い周波数帯域が必要であることから、テラヘルツ帯の利用が検討されている。テラヘルツ帯とは一般に１００ＧＨｚから１０ＴＨｚの領域を示す。現在の半導体電子デバイスの限界周波数は１ＴＨｚ程度であることから、テラヘルツ帯利用のためには電子デバイスの更なる高速化が要求される。
無線通信の検波器としては、半導体ダイオードが使用される。特に超高周波帯では、化合物半導体を用いたヘテロ接合逆方向ダイオードが有力視されており、２２０ＧＨｚ〜３３０ＧＨｚ帯の動作が実験によって確認されている（非特許文献１を参照）。
ここで、ヘテロ接合逆方向ダイオードについて説明する。ヘテロ接合逆方向ダイオードは、所謂タイプＩＩのバンドラインアップを持ったヘテロｐｎ接合からなる。ヘテロ接合には、タイプＩとタイプＩＩの２種類がある。図１１（ａ）のように伝導帯と価電子帯が逆方向にずれているものがタイプＩであり、図１１（ｂ）のように同方向にずれているものがタイプＩＩである。
タイプＩの代表例としてはＧａＡｓ／ＡｌＧａＡｓ接合が、タイプＩＩの代表例としてはＩｎＡｓ／ＧａＳｂ接合がある。ヘテロ接合逆方向ダイオードは、タイプＩＩのヘテロ接合を用い、電子親和力χの大きい側（例えばＩｎＡｓ）をn型、小さい側（例えばＧａＳｂ）をｐ型にドープした構造を持つ。ｎ型領域をカソード、ｐ型領域をアノードと呼ぶことにする。ここで、ドーピング濃度は十分に高く、フェルミ準位はそれぞれ伝導帯下端、価電子帯上端の近くに位置するものとする。図１２（ａ）に平衡状態（ゼロバイアス）のヘテロ接合・逆方向ダイオードのバンド図、図１２（ｂ）に逆バイアス状態のバンド図を示す。図中、破線は擬フェルミ準位を示す。タイプＩＩヘテロ接合採用の効果として逆バイアス時の接合部の空乏層が狭まり、その結果、アノードの価電子帯にある電子がカソードの伝導帯へトンネル効果にて容易に移動することが可能となる。図１２（ｂ）の矢印は、電流の流れる方向を示す。トンネル電流は印加電圧に対して非線形性を持つことが知られており、ヘテロ接合逆方向ダイオードは検波機能を示す。また、トンネル電流は原点から直接的に立ち上がるために直流バイアスが不要であり、ヘテロ接合逆方向ダイオードは消費電力の低減、回路構成の簡易性の点で優れている。
特開２００４−２４０９号公報 特開２０１３−４６０２８号公報
M. Patrashin et al., IEEE Trans. Electron Devices 62, 1068 (2015). I. Bahl and P. Bhartia, Microwave Solid State Circuit Design, Wiley, New York, 1988. T. Takahashi et al., Jpn. J. Appl. Phys. 49, 104101 (2010). H. M. Manohara et al., Nano Lett. 5, 1469 (2005). Y. W. Son et al. Phys. Rev. Lett., 97, 216803 春山純志、単一電子トンネリング概論、コロナ社 ２００２年. J. Cai et al., Nature 466 (2010) 470. (2006).
ダイオードの性能は、電圧検出感度βVで表される。βVは、整合時のダイオードへの入力電力に対する出力電圧の比で定義される。βVが大きいほど、小さい入力電力で大きな出力電圧が得られる。βVは次式で表される（非特許文献２を参照）。
（１）式において、γはダイオード電流の非線形性の大きさを表すパラメータであり、γ＝（ｄ2Ｉ／ｄＶ2）／（ｄＩ／ｄＶ）で定義される。Ｒjは接合抵抗、θ＝Ｒs／Ｒjは半導体−電極間のコンタクト抵抗ＲsとＲjの比、Ｃjは接合容量である。これから、βVを大きくするには、γを大きくする方法と、Ｃjを小さくする方法とがあることが判る。非特許文献３において、ヘテロ接合逆方向ダイオードの接合面積を微細化することにより、βVが改善されることが示されている。例えば、接合の直径を３μｍから１μｍに縮小することにより、βVは２０８０Ｖ／Ｗから１０３００Ｖ／Ｗへ改善された。
以上より、ヘテロ接合逆方向ダイオードは、その微細化により性能向上を実現することができる。非特許文献１では、接合面積を０．８μｍ×０．８μｍまで微細化した結果、３００ＧＨｚにおいて１５００Ｖ／Ｗ程度のβVが実現された。しかしながら、そのカットオフ周波数ｆCは３２２ＧＨｚと見積もられており、１ＴＨｚ以上の領域では必ずしも十分な性能ではない。また、リソグラフィ技術の限界、化合物半導体の加工技術（エッチング）の寸法精度、微細化した接合上への金属電極形成の困難性等の理由により、更なる微細化は困難になりつつある。よって、加工技術による微細化に代わる高性能化の手法が求められている。
近年、加工技術による微細化でなく、物質が持つ本来的な微細構造を利用して微細な素子を作製するという試みがある。フラーレン、カーボンナノチューブやグラフェン等の所謂ナノカーボン、ナノマテリアルは、本来的にｎｍサイズの構造を有していることから、ｎｍサイズの素子を作製できる可能性がある。
そのような試みの一例として、カーボンナノチューブ／金属接合を用いたショットキダイオードが作製された。非特許文献４には、単層カーボンナノチューブ（ＳＷＮＴ）／Ｔｉ接合からなるショットキダイオードの例が示されている。ＳＷＮＴの直径は１ｎｍ〜３ｎｍ、長さは１．７μｍ〜２．５μｍと記載されていることから、接合面積としてはｎｍ×μｍのオーダーと考えられる。このように、カーボンナノチューブ／金属ショットキダイオードでは、チューブ径こそｎｍオーダーであるが、チューブの長さ方向はμｍオーダーに留まる。従って接合面積が比較的大きく、電圧検出感度は十分であるとは言い難い。また、ショットキダイオードは、動作にバイアス電圧が必要なため、消費電力及び回路構成の簡易性の点でヘテロ接合逆方向ダイオードよりも不利である。なお、２．５ＴＨｚにおけるヘテロ接合逆方向ダイオードのβVは２．６Ｖ／Ｗと見積もられた。
以上説明したように、加工技術による微細化に代わり、物質が持つ本来的な微細構造を利用する素子構成として、例えばナノチューブを用いた電子デバイスが検討されている。しかしながらこのような電子デバイスでは、電圧検出感度及び消費電力及び回路構成の簡易性の点で不十分である。現在のところ、例えばナノチューブを用いた電子デバイスよりも消費電力及び回路構成の簡易性に優れ、高い電圧検出感度を得ることができる電子デバイスの実現が待たれている現況にある。
本発明は、上記の課題に鑑みてなされたものであり、加工技術による微細化に代わり、物質が持つ本来的な微細構造を利用して、簡易な回路構成で消費電力を抑え、高い電圧検出感度を有する高性能で信頼性の高い微細な電子デバイス及びその製造方法を提供することを目的とする。
電子デバイスの一態様は、第１のグラフェン及び第２のグラフェンを有するグラフェンナノリボンと、前記第１のグラフェンと接続された第１の電極と、前記第２のグラフェンと接続された第２の電極とを含み、前記第１のグラフェンは、エッジが第１の終端基で終端されていると共に、第１の極性を有しており、前記第２のグラフェンは、エッジが前記第１の終端基と異なる第２の終端基で終端されていると共に、前記第１の極性と異なる第２の極性を有しており、前記第１のグラフェン及び前記第２のグラフェンは、短手方向の炭素原子数が２〜４３である。
電子デバイスの製造方法の一態様は、エッジが第１の終端基で終端されていると共に第１の極性を有する第１のグラフェンと、エッジが前記第１の終端基と異なる第２の終端基で終端されていると共に前記第１の極性と異なる第２の極性を有する第２のグラフェンとを有するグラフェンナノリボンを形成する工程と、前記第１のグラフェンに接続される第１の電極、及び前記第２のグラフェンと接続される第２の電極を形成する工程とを含み、前記第１のグラフェン及び前記第２のグラフェンは、短手方向の炭素原子数が２〜４３である。
上記の諸態様によれば、加工技術による微細化に代わり、物質が持つ本来的な微細構造を利用して、簡易な回路構成で消費電力を抑え、高い電圧検出感度を有する高性能で信頼性の高い微細な電子デバイスが実現する。
ＡＧＮＲの構造及びバンド構造の計算結果を示す模式図である。 各種原子（分子）によりエッジ終端されたＡＧＮＲのバンドラインアップの計算結果を示す特性図である。 Ｆ終端ＡＧＮＲの構造を示す模式図である。 本実施形態によるヘテロ接合逆方向ダイオードの構成を模式的に示す概略平面図である。 Ｈ終端ＧＮＲのバンドギャップの幅依存性を示す特性図である。 カソード電極とアノード電極の間に意図的にキャパシタを形成する場合を例示する概略平面図である。 本実施形態によるヘテロ接合逆方向ダイオードの構成を模式的に示す概略平面図である。 計算機シミュレーションに用いたヘテロ接合逆方向ダイオードの構成及び電流電圧特性を示す図である。 等価回路解析に用いた等価回路を示す結線図である。 本実施形態によるヘテロ接合逆方向ダイオードの製造方法を工程順に示す概略断面図である。 タイプＩとタイプＩＩのヘテロ接合を説明するための特性図である。 ヘテロ接合逆方向ダイオードのバンド図である。
本実施形態では、電子デバイスとしてヘテロ接合逆方向ダイオードを開示し、以下、その構成及び製造方法について説明する。
本実施形態のヘテロ接合逆方向ダイオードでは、グラフェンナノリボン（ＧＮＲ）をその構成材料とする。ＧＮＲは、一又は数原子層の炭素シートであるグラフェンを、ある結晶方向に沿って短冊状に切り出した一次元結晶であり、ｎｍレベルの幅及び厚みを有する。ＧＮＲは、幅及び切り出した結晶方位によって種々の電気的性質を持つが、ここでは半導体の性質を持つものを対象とする。
図１は、例えば幅方向（短手方向）の炭素原子数Ｎを７とし、アームチェア方向をエッジに持つＧＮＲ（ＡＧＮＲ）の構造及びバンド構造の計算結果を示す模式図である。ここで、エッジに位置する炭素原子は水素により終端されている。このＧＮＲは、バンドギャップＥｇ＝１．５４ｅＶの真性半導体であることが判る。
上述したように、ＧＮＲはｎｍレベルの幅及び厚さを有するため、一本の水素終端のＡＧＮＲ中に、隣接するようにｎ領域及びｐ領域を形成してｐｎ接合を形成すれば、ｎｍレベルの寸法を持つ微細な接合を形成することができる。しかしながらこの手法では、ヘテロ接合逆方向ダイオードに要求されるタイプＩＩのヘテロ接合が形成できていない。
本実施形態では、ＡＧＮＲのエッジ終端基を種々設定してバンド計算を行なうことにより、電子親和力がエッジ終端基に依存し、ひいてはタイプＩＩのヘテロ接合を形成することができることを見出した。計算方法は、密度汎函数法に基づく第一原理計算である。
図２は、各種原子（分子）によりエッジ終端されたＮ＝７のＡＧＮＲのバンドラインアップの計算結果を示す特性図である。ここでは、真空準位を０ｅＶに揃えている。このように、ＡＧＮＲの電子親和力χ（あるいは仕事函数φ）はエッジ終端基に依存する。
図３は、Ｆにより終端されたＡＧＮＲ（Ｆ終端ＡＧＮＲ）の構造を示す模式図である。
例えば、Ｆ終端ＡＧＮＲの仕事函数がＨにより終端されたＡＧＮＲ（Ｈ終端ＡＧＮＲ）よりも大きい理由は、次のように考えられる。Ｆの（ポーリングの）電気陰性度は３．９８であり、Ｃの電気陰性度（２．５５）よりも大きな値を持つ。Ｃ中の電子はＦ側へ引き寄せられ、Ｆは負に、Ｃは正に帯電する。その結果、ＦからＣに向かった双極子モーメントが形成される。ＡＧＮＲから電子を引き出すことを考えると、上記の双極子モーメントに打ち勝つだけのエネルギーが余分に要求される。これが、Ｆ終端ＡＧＮＲがＨ終端ＡＧＮＲよりも大きな仕事函数を持つ理由と考えられる。
以上の知見に鑑みれば、一本のＧＮＲ中に、隣接して異なる終端基により終端された領域を設けることにより、種々のヘテロ接合が形成できることが理解できる。ＡＧＮＲにおいて、例えば一方の終端基にＨを、他方の終端基にＦを採用することを考える。図２によれば、Ｆ終端ＡＧＮＲの伝導帯下端及び価電子帯上端は、Ｈ終端ＡＧＮＲのそれよりも低エネルギー側に配置され、タイプＩＩヘテロ接合が形成される。本実施形態では、上記の知見に基づき、ＧＮＲを用いたヘテロ接合逆方向ダイオードを提案する。
図４は、本実施形態によるヘテロ接合逆方向ダイオードの構成を模式的に示す概略平面図である。
このヘテロ接合逆方向ダイオードは、グラフェンナノリボン（ＧＮＲ）１と、ＧＮＲ１の一端部位に電気的に接続されたカソード電極２と、ＧＮＲ１の他端部位に電気的に接続されたアノード電極３とを備えて構成されている。
ＧＮＲ１は、第１のグラフェン１ａと第２のグラフェン１ｂとが連続的に接続されて形成されている。第１のグラフェン１ａは、そのエッジが第１の終端基で終端されており、第１の極性、ここではｎ型とされている。第２のグラフェン１ｂは、そのエッジが第２の終端基で終端されており、第２の極性、ここではｐ型とされている。第１のグラフェン１ａは、第２のグラフェン１ｂよりも電子親和力が大きい。
第１のグラフェン１ａの第１の終端基と、第２のグラフェン１ｂの第２の終端基との組み合わせ（第１の終端基，第２の終端基）は、例えば以下の組み合わせ群のうちから選ばれた１種が用いられる。これらの組み合わせは、図２に基づいて選択されたものである。
（Ｆ，Ｈ），（Ｃｌ，Ｈ），（Ｆ，ＯＨ），（Ｃｌ，ＯＨ），（Ｆ，ＮＨ2），（Ｃｌ,ＮＨ2），（Ｆ，ＣＨ3），（Ｃｌ，ＣＨ3），（Ｈ，ＮＨ2），（ＯＨ，ＮＨ2），（ＯＨ，ＣＨ3），（Ｈ，ＯＨ）
本実施形態では、（Ｆ，Ｈ）、即ち第１の終端基にＦが、第２の終端基にＨが適用される場合を例示する。
図４では、幅方向（短手方向）の炭素原子数Ｎを７とした場合を例示しているが、これに限定されるものではない。Ｎ（及び修飾基）によってＧＮＲ１のバンドギャップが決定されるため、動作温度、動作電圧等を考慮して所望のバンドギャップ値を決定した後にＮを決定する。また、図４ではカソード電極２とアノード電極３との間隔として、炭素原子列の数Ｍを１５とした場合を例示しているが、これに限定されるものではない。上記の間隔は、ヘテロｐｎ接合に形成される空乏層の長さよりも大きいという条件下で小さいことが望ましいが、加工技術を加味して決定される。
本実施形態によるヘテロ接合逆方向ダイオードでは、ＧＮＲ１の幅と厚みとを乗じた値が接合面積（ＧＮＲ１の第１のグラフェン１ａと第２のグラフェン１ｂとの接合部分の断面積）となる。この接合面積が小さいほど、電圧検出感度βVが大きく、ダイオードの性能が高い。本実施形態では、例えばナノチューブを用いた電子デバイスと同様に物質が持つ本来的な微細構造を利用するが、接合面積が数ｎｍ×数ｎｍ以下であり、例えばナノチューブを用いた電子デバイスと比較してβVが大幅に優れている。
幅方向の炭素原子数Ｎの選択について説明する。炭素原子数Ｎは、ＧＮＲ１の幅と実質的に等価である。非特許文献５によれば、ＧＮＲの幅とバンドギャップとは略反比例するが、図５に示すように、Ｎを３で除したときの剰余によって分類されることが知られている。ヘテロ接合逆方向ダイオードを室温で使用することを考えれば、バンドギャップとしては、凡そ熱エネルギーｋＴ（ｋ：ボルツマン定数、Ｔ：動作温度（絶対温度））＝２５ｍｅＶの１０倍である２５０ｍｅＶ程度以上が必要である。一方、バンドギャップが大きいとトンネル透過率が低下し、ひいてはトンネル電流が低下することから、２ｅＶ程度が上限と考えられる。図５に基づけば、候補となるＮは３ｐ＋２（ｐは自然数）の系列では２，５，８、３ｐ＋１の系列では７〜４３、３ｐの系列では３〜３９となる。この中で最大のＮ＝４３でもＧＮＲ１の幅は５ｎｍ程度であり、ＧＮＲ１の厚みは単層グラフェンで０．３４ｎｍ程度であって、接合面積は十分に小さく保たれていることから、ダイオード性能の優位性が損なわれることはない。
以上より、本実施形態では、ＧＮＲ１の幅方向（短手方向）の炭素原子数Ｎを２〜４３とする。これにより、接合面積が十分に小さくなり、大きな電圧検出感度βVが得られて高いダイオード性能が確保される。なお、Ｎの値は必ずしも限定されるものではなく、室温以外での利用、消費電力に対する制約、動作電圧の条件から臨機に選択することを禁ずるものではない。
本実施形態では、カソード電極２とアノード電極３の間に意図的にキャパシタを形成して、後述する付加的な静電容量Ｃｐを確保する。その場合のカソード電極２及びアノード電極３の構成を図６に例示する。
第１の例では、図６（ａ）に示すように、ＧＮＲ１から適宜離間した位置で、アノード電極３の一部上に所定の誘電体膜（ＳｉＮ等）を介してカソード電極２の一部が重畳され、当該重畳部位にキャパシタ４が形成されている。キャパシタ４は、その重畳面積や誘電体膜の種類・厚み等が調節され、所望の静電容量Ｃｐが確保される。
第２の例では、図６（ｂ）に示すように、ＧＮＲ１から適宜離間した位置で、カソード電極２とアノード電極３とが互いに側面で近接対向して、キャパシタ５が形成されている。キャパシタ５は、カソード電極２とアノード電極３との離間距離や両者の対向距離等が調節され、所望の静電容量Ｃｐが確保される。第２の例では、カソード電極２とアノード電極３との間に誘電体膜を形成し、静電容量Ｃｐを調節するようにしても良い。
ここで、本実施形態によるヘテロ接合逆方向ダイオードの他の例について説明する。図７は、本実施形態によるヘテロ接合逆方向ダイオードの構成を模式的に示す概略平面図である。このヘテロ接合逆方向ダイオードは、図１のヘテロ接合逆方向ダイオードと略同様の構成を有するが、ＧＮＲ１が若干異なる点で相違する。
このヘテロ接合逆方向ダイオードにおいて、ＧＮＲ１は、第１のグラフェン１ａと第２のグラフェン１ｂとが第３のグラフェン１ｃを挟んで連続的に接続されて形成されている。第３のグラフェン１ｃは、短手方向の幅、エッジの終端基、及び極性のうち、少なくとも１種が第１のグラフェン１ａ及び第２のグラフェン１ｂと異なるものである。第３のグラフェン１ｃとして、短手方向の幅、エッジの終端基、及び極性のうち、少なくとも１種が異なる複数のＧＮＲを形成するようにしても良い。ここでは、第３のグラフェン１ｃは、短手方向の幅が、第１のグラフェン１ａ及び第２のグラフェン１ｂよりも狭く（幅方向の炭素原子数Ｎ＝９）形成されている。第３のグラフェン１ｃを設けることにより、ＧＮＲ１はより大きなバンドギャップを有し、その結果、ＧＮＲ１の順方向に電圧が印加されたときのリーク電流が抑制される。
また、第３のグラフェン１ｃとして、極性を有しないノンドープＧＮＲを形成しても良い。この第３のグラフェン１ｃを設けることにより、ｐｎ接合部の電界を緩和することができ、ブレークダウンの可能性が回避される。
本実施形態によるヘテロ接合逆方向ダイオードの奏する効果を確認すべく、計算機シミュレーションを行なった。
計算機シミュレーションに用いたヘテロ接合逆方向ダイオードの構成を図８（ａ），（ｂ）に示す。ここで、ＧＮＲ１として、Ｎ＝１２のＡＧＮＲを仮定した。Ｆ終端でｎ型の第１のグラフェン１ａとｐ型でＨ終端の第２のグラフェン１ｂとが、極性を持たないノンドープの（ｉ型の）第３のグラフェン１ｃを挟んで連続的に接続されて形成されている。計算方法は密度汎函数法に基づいた伝導計算であり、非平衡グリーン函数から電子の透過率と電流を求めた。図８（ｃ）に電流電圧特性を示す。順方向特性は指数函数的特性を示し、通常のｐｎ接合に見られる熱励起電流である。逆方向は原点から立ち上がって非線形に増加するという、いわゆる逆方向ダイオードの特性が得られた。逆方向電流は、実際にアノードの価電子帯とカソードの伝導帯の間のバンド間トンネル伝導によるものであることを確認している。原点近傍における逆方向の抵抗は５８４ｋΩであった。また、原点近傍で１０Ｖ-1以上のγが得られた。以上、本実施形態のヘテロ接合逆方向ダイオードが非線形特性を示すことが、計算機シミュレーションにより確認された。
次に、等価回路解析の結果に基づいて、ヘテロ接合逆方向ダイオードの電圧検出感度βVを見積もった。図９は、当該解析に用いた等価回路である。ここでＣpは、カソード電極２とアノード電極３との間に存在する全静電容量のうち、接合容量Ｃj以外の容量であり、寄生的に存在するもの、意図的に存在するもの全てを含む。このときのβVは以下の（２）式で表される。
接合容量Ｃjは、図８（ｂ）に示したＧＮＲ１の幅Ｗ及び厚みｔ、更に接合の空乏層幅ｄから平行平板キャパシタを仮定して計算したところ、１．４×１０-21Ｆという値が得られた。また、Ｃj以外の寄生容量として、例えば接合周りのフリンジング容量、ＧＮＲ１と基板間の容量、配線の容量等がある。寄生容量を正確に求めることは必ずしも容易ではないが、ここでは非特許文献４に記載された値を参考にする。同文献では、長さ２．５μｍのカーボンナノチューブ／金属ショットキダイオードの全容量として７５ａＦを得た。カーボンナノチューブの直径とＧＮＲの幅が同程度であることから、ここでもＣpとして７５ａＦを仮定した。また、Ｒｃはこれまでのグラフェンに対する金属のコンタクト抵抗の知見から５．８４ｋΩと仮定した。他のパラメータ値、及びそれらから計算されたβVを以下の表１に示す。βVは非特許文献１に記載された化合物半導体ヘテロ接合逆方向ダイオードの値(βV＝１５００)と比較して１桁以上大きな値である。
ここで、静電容量の下限について説明しておく。微細な静電容量を持つトンネル接合では、いわゆるクーロンブロッケード現象が生じることが知られている。クーロンブロッケード現象は、微細容量の静電エネルギーＥQ＝ｑ2／２ＣTが熱エネルギーｋＴを上回ると発生する（非特許文献６を参照）。ここで、ｑは素電荷、ｋはボルツマン定数、Ｔは動作温度（絶対温度）、ＣTはカソード電極２とアノード電極３との間に存在する全静電容量（Ｃj＋ＣP）である。ＥQが室温の熱エネルギーを下回るためにはＣTはＱ2／２ｋＴ以上、ここでは３ａＦ以上であることが求められる。全容量を３ａＦ以上にするためには、Ｃjに対して付加的な静電容量ＣPが存在する必要がある。表１のＣPはこの条件を満たしている。
また、Ｃpが上記条件を満たしていない場合は、図６に示した如く、付加的なキャパシタを形成することにより所望の静電容量Ｃpを確保する。
以上により、本実施形態のヘテロ接合逆方向ダイオードによれば、テラヘルツ帯で高いβVを実現することができ、超高周波帯における電磁波検出技術の向上に寄与する。
以下、本実施形態によるヘテロ接合逆方向ダイオードの製造方法について説明する。
図１０は、本実施形態によるヘテロ接合逆方向ダイオードの製造方法を工程順に示す概略断面図である。
先ず、図１０（ａ）に示すように、Ｈ終端ＧＮＲ１２を形成する。
詳細には、端部がＨで終端された、ＧＮＲの前駆体であるアントラセンダイマーを用い、熱エネルギーによりＡｕ(１１１)基板１１上に重合する。Ａｕ(１１１)基板の代わりにＡｇ(１１１)基板を用いても良い。具体的には、非特許文献７と同様の手法を利用する。先ずアントラセンダイマー前駆体を、例えば１８０℃程度〜２５０℃程度に加熱したＡｕ(１１１)基板１１上に蒸着する。このとき、ラジカル重合によりアントラセンダイマー前駆体が直線上に連結する。
更に、基板温度を例えば３５０℃程度〜４５０℃程度に昇温して１０分間程度〜２０分間程度、温度を保持する。以上により、縮環反応により、０．７ｎｍ程度の均一な幅を有し、長手方向に沿ったエッジ構造が完全なアームチェア型のアントラセンＧＮＲが形成される。以上により、Ａｕ(１１１)基板１１上に、端部がＨ終端されたＨ終端ＧＮＲ１２が形成される。
続いて、図１０（ｂ）に示すように、Ｈ終端ＧＮＲ１２をシリコン基板１３上に転写する。
詳細には、表面に絶縁膜、ここではシリコン酸化膜１４を有するシリコン基板１３上に、Ｈ終端ＧＮＲ１２を転写する。このとき、大気中に晒されたＨ終端ＧＮＲ１２は、水分子の吸着によりｐ型となり、エッジがＨ終端されたｐ型の第２のグラフェン１ｂとされる。
なお、ｐ型のドーピングについては、大気中に晒すだけではなく積極的にｐ型ドーパント分子を有する有機物膜、例えばＦ4−ＴＣＮＱ（tetrafluoro-tetracyanoquinodimethane）を堆積する等してドーピング濃度を向上させる方法を採用することも可能である。
続いて、図１０（ｃ）に示すように、第２のグラフェン１ｂの左部分をＦ終端ＧＮＲ１２ａに形成する。
詳細には、先ず、シリコン酸化膜１４上に第２のグラフェン１ｂを覆うようにレジストを塗布し、リソグラフィ技術によりパターニングして、開口２１ａを有するレジストマスク２１を形成する。レジストマスク２１では、開口２１ａの底面に、第２のグラフェン１ｂの左部分が露出する。
次に、シリコン基板１３をフッ素雰囲気で加熱し、レジストマスク２１の開口２１ａから露出する第２のグラフェン１ｂの左部分におけるエッジをフッ化する。以上により、第２のグラフェン１ｂの左部分がＦ終端ＧＮＲ１２ａに形成される。
続いて、図１０（ｄ）に示すように、Ｆ終端ＧＮＲ１２ａを第１のグラフェン１ａに形成する。
詳細には、レジストマスク２１の開口２１ａから露出するＦ終端ＧＮＲ１２ａ上に、ｎ型ドーパント分子を有する有機物膜、例えばＰＥＩ（Polyethylenimine：Ｃ2Ｈ5Ｎ）１５を堆積する。ＰＥＩ１５の堆積により、Ｆ終端ＧＮＲ１２ａにｎ型ドーパント分子がドープされ、第１のグラフェン１ａが形成される。以上により、シリコン酸化膜１４上に、第１のグラフェン１ａと第２のグラフェン１ｂとが連続的に接続されてなるＧＮＲ１が形成される。
レジストマスク２１は、アッシング処理又はウェット処理により除去される。
続いて、図１０（ｅ）に示すように、カソード電極２及びアノード電極３を形成する。
詳細には、通常のフォトリソグラフィ又は電子線リソグラフィ技術を用いて、電極形成部位をパターニングし、引き続き真空蒸着、リフトオフ法を実行する。以上により、例えばＡｕ（厚み１００ｎｍ程度）／Ｔｉ(厚み１０ｎｍ程度)からなるカソード電極２及びアノード電極３が形成される。カソード電極２はＧＮＲ１の一端部位に電気的に接続され、アノード電極３はＧＮＲ１の他端部位に電気的に接続される。
しかる後、必要に応じて保護膜を形成する。以上により、本実施形態によるヘテロ接合逆方向ダイオードが形成される。
以上説明したように、本実施形態によれば、加工技術による微細化に代わり、物質が持つ本来的な微細構造を利用して、簡易な回路構成で消費電力を抑え、高い電圧検出感度を有する高性能で信頼性の高い微細な電子デバイスが実現する。
なお実際には、ヘテロ接合逆方向ダイオードはダイオード検出器として、周辺の回路と共に１つのチップ上に集積化されることもあり、その際には周辺回路素子（トランジスタなど）作製プロセスが付加される。また、その際にはＩｎＰ等の化合物半導体基板が採用されることも多い。
以下、電子デバイス及びその製造方法の諸態様を、付記としてまとめて記載する。
（付記１）第１のグラフェン及び第２のグラフェンを有するグラフェンナノリボンと、
前記第１のグラフェンと接続された第１の電極と、
前記第２のグラフェンと接続された第２の電極と
を含み、
前記第１のグラフェンは、エッジが第１の終端基で終端されていると共に、第１の極性を有しており、
前記第２のグラフェンは、エッジが前記第１の終端基と異なる第２の終端基で終端されていると共に、前記第１の極性と異なる第２の極性を有していることを特徴とする電子デバイス。
（付記２）前記第１のグラフェンの前記第１の極性はｎ型、前記第２のグラフェンの前記第２の極性はｐ型であり、
前記第１のグラフェンは前記第２のグラフェンよりも電子親和力が大きいことを特徴とする付記１に記載の電子デバイス。
（付記３）前記第１のグラフェン及び前記第２のグラフェンは、短手方向の炭素原子数が２〜４３であることを特徴とする付記１又は２に記載の電子デバイス。
（付記４）前記第１のグラフェンの前記第１の終端基と、前記第２のグラフェンの前記第２の終端基との組み合わせ（前記第１の終端基，前記第２の終端基）は、
（Ｆ，Ｈ），（Ｃｌ，Ｈ），（Ｆ，ＯＨ），（Ｃｌ，ＯＨ），（Ｆ，ＮＨ2），（Ｃｌ,ＮＨ2），（Ｆ，ＣＨ3），（Ｃｌ，ＣＨ3），（Ｈ，ＮＨ2），（ＯＨ，ＮＨ2），（ＯＨ，ＣＨ3），及び（Ｈ，ＯＨ）のうちから選ばれた１種であることを特徴とする付記１〜３のいずれか１項に記載の電子デバイス。
（付記５）前記グラフェンナノリボンは、前記第１のグラフェンと前記第２のグラフェンとの間に接続された第３のグラフェンを有しており、
前記第３のグラフェンは、短手方向の幅、エッジの終端基、及び極性のうち、少なくとも１種が前記第１のグラフェン及び前記第２のグラフェンと異なることを特徴とする付記１〜４のいずれか１項に記載の電子デバイス。
（付記６）前記第１の電極と前記第２の電極との間に静電容量が形成されていることを特徴とする付記１〜４のいずれか１項に記載の電子デバイス。
（付記７）前記第１の電極と前記第２の電極とが一部で誘電体を挟んで重畳されており、前記静電容量が形成されていることを特徴とする付記６に記載の電子デバイス。
（付記８）前記第１の電極と前記第２の電極とが側面同士で近接対向しており、前記静電容量が形成されていることを特徴とする付記６に記載の電子デバイス。
（付記９）前記第１の電極と前記第２の電極との間に存在する全静電容量は、素電荷をｑ、ボルツマン定数をｋ、動作温度（絶対温度）をＴとして、ｑ2／２ｋＴ以上であることを特徴とする付記６〜８のいずれか１項に記載の電子デバイス。
（付記１０）エッジが第１の終端基で終端されていると共に第１の極性を有する第１のグラフェンと、エッジが前記第１の終端基と異なる第２の終端基で終端されていると共に前記第１の極性と異なる第２の極性を有する第２のグラフェンとを有するグラフェンナノリボンを形成する工程と、
前記第１のグラフェンに接続される第１の電極、及び前記第２のグラフェンと接続される第２の電極を形成する工程と
を含むことを特徴とする電子デバイスの製造方法。
（付記１１）前記第１のグラフェンの前記第１の極性はｎ型、前記第２のグラフェンの前記第２の極性はｐ型であり、
前記第１のグラフェンは前記第２のグラフェンよりも電子親和力が大きいことを特徴とする付記１０に記載の電子デバイスの製造方法。
（付記１２）前記第１のグラフェン及び前記第２のグラフェンは、短手方向の炭素原子数が２〜４３であることを特徴とする付記１０又は１１に記載の電子デバイスの製造方法。
（付記１３）前記グラフェンナノリボンを大気中に晒すことでｐ型とし、前記グラフェンナノリボンの表面の一部にｎ型ドーピング層を積層することでｎ型として、前記第１のグラフェン及び前記第２のグラフェンを形成することを特徴とする付記１０〜１２のいずれか１項に記載の電子デバイスの製造方法。
（付記１４）前記グラフェンナノリボンの表面の一部にｐ型ドーピング層を積層することでｐ型とし、前記グラフェンナノリボンの表面の一部にｎ型ドーピング層を積層することでｎ型として、前記第１のグラフェン及び前記第２のグラフェンを形成することを特徴とする付記１０〜１２のいずれか１項に記載の電子デバイスの製造方法。
（付記１５）前記第１のグラフェンの前記第１の終端基と、前記第２のグラフェンの前記第２の終端基との組み合わせ（前記第１の終端基，前記第２の終端基）は、
（Ｆ，Ｈ），（Ｃｌ，Ｈ），（Ｆ，ＯＨ），（Ｃｌ，ＯＨ），（Ｆ，ＮＨ2），（Ｃｌ,ＮＨ2），（Ｆ，ＣＨ3），（Ｃｌ，ＣＨ3），（Ｈ，ＮＨ2），（ＯＨ，ＮＨ2），（ＯＨ，ＣＨ3），及び（Ｈ，ＯＨ）のうちから選ばれた１種であることを特徴とする付記１０〜１４のいずれか１項に記載の電子デバイスの製造方法。
（付記１６）前記グラフェンナノリボンは、前記第１のグラフェンと前記第２のグラフェンとの間に接続された第３のグラフェンを有しており、
前記第３のグラフェンは、短手方向の幅、エッジの終端基、及び極性のうち、少なくとも１種が前記第１のグラフェン及び前記第２のグラフェンと異なることを特徴とする付記１０〜１５のいずれか１項に記載の電子デバイスの製造方法。
（付記１７）前記第１の電極と前記第２の電極との間に静電容量が形成されることを特徴とする付記１０〜１６のいずれか１項に記載の電子デバイスの製造方法。
（付記１８）前記第１の電極と前記第２の電極とを一部で誘電体を挟んで重畳するように形成し、前記静電容量が形成されることを特徴とする付記１７に記載の電子デバイスの製造方法。
（付記１９）前記第１の電極と前記第２の電極とを側面同士で近接対向するように形成し、前記静電容量が形成されることを特徴とする付記１７に記載の電子デバイスの製造方法。
１ グラフェンナノリボン
１ａ 第１のグラフェン
１ｂ 第２のグラフェン
１ｃ 第３のグラフェン
２ カソード電極
３ アノード電極
４，５ キャパシタ
１１ Ａｕ（１１１）基板
１２ ｐ型のＨ終端グラフェン
１３ シリコン基板
１４ シリコン酸化膜
１５ ＰＥＩ
２１ レジストマスク
２１ａ 開口

Claims (13)

  1. 第１のグラフェン及び第２のグラフェンを有するグラフェンナノリボンと、
    前記第１のグラフェンと接続された第１の電極と、
    前記第２のグラフェンと接続された第２の電極と
    を含み、
    前記第１のグラフェンは、エッジが第１の終端基で終端されていると共に、第１の極性を有しており、
    前記第２のグラフェンは、エッジが前記第１の終端基と異なる第２の終端基で終端されていると共に、前記第１の極性と異なる第２の極性を有しており、
    前記第１のグラフェン及び前記第２のグラフェンは、短手方向の炭素原子数が２〜４３であることを特徴とする電子デバイス。
  2. 前記第１のグラフェンの前記第１の極性はｎ型、前記第２のグラフェンの前記第２の極性はｐ型であり、
    前記第１のグラフェンは前記第２のグラフェンよりも電子親和力が大きいことを特徴とする請求項１に記載の電子デバイス。
  3. 前記第１のグラフェンの前記第１の終端基と、前記第２のグラフェンの前記第２の終端基との組み合わせ（前記第１の終端基，前記第２の終端基）は、
    （Ｆ，Ｈ），（Ｃｌ，Ｈ），（Ｆ，ＯＨ），（Ｃｌ，ＯＨ），（Ｆ，ＮＨ2），（Ｃｌ,ＮＨ2），（Ｆ，ＣＨ3），（Ｃｌ，ＣＨ3），（Ｈ，ＮＨ2），（ＯＨ，ＮＨ2），及び（ＯＨ，ＣＨ 3 ）のうちから選ばれた１種であることを特徴とする請求項１又は２に記載の電子デバイス。
  4. 前記第１のグラフェンと前記第２のグラフェンとが直接的に接していることを特徴とする請求項１〜３のいずれか１項に記載の電子デバイス。
  5. 前記グラフェンナノリボンは、前記第１のグラフェンと前記第２のグラフェンとの間に接続された第３のグラフェンを有しており、
    前記第３のグラフェンは、短手方向の幅、エッジの終端基、及び極性のうち、少なくとも１種が前記第１のグラフェン及び前記第２のグラフェンと異なることを特徴とする請求項１〜３のいずれか１項に記載の電子デバイス。
  6. 前記第１の電極と前記第２の電極との間に静電容量が形成されていることを特徴とする請求項１〜３のいずれか１項に記載の電子デバイス。
  7. 前記第１の電極と前記第２の電極とが一部で誘電体を挟んで重畳されており、前記静電容量が形成されていることを特徴とする請求項６に記載の電子デバイス。
  8. 前記第１の電極と前記第２の電極とが側面同士で近接対向しており、前記静電容量が形成されていることを特徴とする請求項６に記載の電子デバイス。
  9. 前記第１の電極と前記第２の電極との間に存在する全静電容量は、素電荷をｑ、ボルツマン定数をｋ、動作温度（絶対温度）をＴとして、ｑ2／２ｋＴ以上であることを特徴とする請求項６〜８のいずれか１項に記載の電子デバイス。
  10. エッジが第１の終端基で終端されていると共に第１の極性を有する第１のグラフェンと、エッジが前記第１の終端基と異なる第２の終端基で終端されていると共に前記第１の極性と異なる第２の極性を有する第２のグラフェンとを有するグラフェンナノリボンを形成する工程と、
    前記第１のグラフェンに接続される第１の電極、及び前記第２のグラフェンと接続される第２の電極を形成する工程と
    を含み、
    前記第１のグラフェン及び前記第２のグラフェンは、短手方向の炭素原子数が２〜４３であることを特徴とする電子デバイスの製造方法。
  11. 前記第１のグラフェンの前記第１の極性はｎ型、前記第２のグラフェンの前記第２の極性はｐ型であり、
    前記第１のグラフェンは前記第２のグラフェンよりも電子親和力が大きいことを特徴とする請求項１０に記載の電子デバイスの製造方法。
  12. 前記グラフェンナノリボンを大気中に晒すことでｐ型とし、前記グラフェンナノリボンの表面の一部にｎ型ドーピング層を積層することでｎ型として、前記第１のグラフェン及び前記第２のグラフェンを形成することを特徴とする請求項１０又は１１に記載の電子デバイスの製造方法。
  13. 前記グラフェンナノリボンの表面の一部にｐ型ドーピング層を積層することでｐ型とし、前記グラフェンナノリボンの表面の一部にｎ型ドーピング層を積層することでｎ型として、前記第１のグラフェン及び前記第２のグラフェンを形成することを特徴とする請求項１０又は１１に記載の電子デバイスの製造方法。
JP2015173228A 2015-09-02 2015-09-02 電子デバイス及びその製造方法 Active JP6582759B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015173228A JP6582759B2 (ja) 2015-09-02 2015-09-02 電子デバイス及びその製造方法
US15/238,973 US9786797B2 (en) 2015-09-02 2016-08-17 Graphene nanoribbon electronic device and method of manufacturing thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015173228A JP6582759B2 (ja) 2015-09-02 2015-09-02 電子デバイス及びその製造方法

Publications (2)

Publication Number Publication Date
JP2017050424A JP2017050424A (ja) 2017-03-09
JP6582759B2 true JP6582759B2 (ja) 2019-10-02

Family

ID=58096815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015173228A Active JP6582759B2 (ja) 2015-09-02 2015-09-02 電子デバイス及びその製造方法

Country Status (2)

Country Link
US (1) US9786797B2 (ja)
JP (1) JP6582759B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6659956B2 (ja) * 2016-05-31 2020-03-04 富士通株式会社 ショットキーバリアダイオード及び電子装置
JP6920615B2 (ja) * 2017-09-12 2021-08-18 富士通株式会社 化合物
US10304967B1 (en) 2018-03-02 2019-05-28 Texas Instruments Incorporated Integration of graphene and boron nitride hetero-structure device over semiconductor layer
CN110416289B (zh) * 2018-04-26 2023-04-07 国家纳米科学中心 一种碳材料二极管及其制备方法
JP7052657B2 (ja) * 2018-09-14 2022-04-12 富士通株式会社 電子装置及びその製造方法
JP7226017B2 (ja) 2019-03-28 2023-02-21 富士通株式会社 グラフェンナノリボン前駆体及びグラフェンナノリボンの製造方法
JP7280568B2 (ja) * 2019-03-28 2023-05-24 富士通株式会社 グラフェンナノリボン、及びその製造方法、並びに電子装置
WO2020243435A2 (en) * 2019-05-31 2020-12-03 The Regents Of The University Of California Low band gap graphene nanoribbon electronic devices

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100571803B1 (ko) 2002-05-03 2006-04-17 삼성전자주식회사 수소로 기능화된 반도체 탄소나노튜브를 포함하는 전자 소자 및 그 제조방법
JP4501339B2 (ja) * 2002-11-29 2010-07-14 ソニー株式会社 ｐｎ接合素子の製造方法
JP4669957B2 (ja) * 2007-03-02 2011-04-13 日本電気株式会社 グラフェンを用いる半導体装置及びその製造方法
US20110089404A1 (en) * 2008-04-24 2011-04-21 President And Fellows Of Harvard College Microfabrication of Carbon-based Devices Such as Gate-Controlled Graphene Devices
GB2506558B (en) * 2011-07-22 2015-09-02 Ibm Tunnel field-effect transistor
JP5953675B2 (ja) 2011-08-26 2016-07-20 富士通株式会社 電子装置
US9059265B2 (en) * 2012-12-18 2015-06-16 The United States Of America, As Represented By The Secretary Of The Navy Graphene resonant tunneling transistor
US20150333124A1 (en) * 2012-12-20 2015-11-19 Basf Se Edge halogenation of graphene materials

Also Published As

Publication number Publication date
JP2017050424A (ja) 2017-03-09
US9786797B2 (en) 2017-10-10
US20170062627A1 (en) 2017-03-02

Similar Documents

Publication Publication Date Title
JP6582759B2 (ja) 電子デバイス及びその製造方法
Shen et al. Strain engineering for transition metal dichalcogenides based field effect transistors
Xiong et al. A transverse tunnelling field-effect transistor made from a van der Waals heterostructure
US7714386B2 (en) Carbon nanotube field effect transistor
KR102216543B1 (ko) 그래핀-금속 접합 구조체 및 그 제조방법, 그래핀-금속 접합 구조체를 구비하는 반도체 소자
Han et al. Current saturation in submicrometer graphene transistors with thin gate dielectric: Experiment, simulation, and theory
Zhou et al. Two-dimensional pnictogen for field-effect transistors
Lim et al. Temperature dependence of current-voltage characteristics of Ni–AlGaN/GaN Schottky diodes
Lim et al. Double negative differential transconductance characteristic: from device to circuit application toward quaternary inverter
KR101805827B1 (ko) 트랩층을 포함하는 부성 미분 저항 소자 및 그 제조 방법
Dragoman et al. 2D materials nanoelectronics: new concepts, fabrication, characterization from microwaves up to optical spectrum
Koo et al. Vertical-tunneling field-effect transistor based on MoTe2/MoS2 2D–2D heterojunction
CN111213244A (zh) 具有厚度沿晶体管宽度变化的半导体层的高电子迁移率晶体管
Fang et al. Junction-configuration-dependent interfacial electronic states of a monolayer MoS 2/metal contact
EP1743379A2 (en) Hot electron transistor
Zeng et al. Quantum well InAs/AlSb/GaSb vertical tunnel FET with HSQ mechanical support
Peng et al. Evidence of electric field-tunable tunneling probability in graphene and metal contact
CN105932049B (zh) 纳米二极管器件及其制备方法
US10283649B2 (en) Schottky barrier diode and electronic apparatus
Al-Dirini et al. Monolayer MoS2 self-switching diodes
Kumar et al. Performance analysis of charge plasma based five layered black phosphorus-silicon heterostructure tunnel field effect transistor
Lodha et al. Enhanced current densities in Au∕ molecule∕ GaAs devices
Kim et al. Emergence of Quantum Tunneling in Ambipolar Black Phosphorus Multilayers without Heterojunctions
US9425329B2 (en) Rectifying device and method for manufacturing the same
Yang et al. Geometrically enhanced graphene tunneling diode with lateral nano-scale gap

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190819

R150 Certificate of patent or registration of utility model

Ref document number: 6582759

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150