JP6576463B2 - Method for forming Cu plating and method for manufacturing substrate with Cu plating - Google Patents

Method for forming Cu plating and method for manufacturing substrate with Cu plating Download PDF

Info

Publication number
JP6576463B2
JP6576463B2 JP2017549942A JP2017549942A JP6576463B2 JP 6576463 B2 JP6576463 B2 JP 6576463B2 JP 2017549942 A JP2017549942 A JP 2017549942A JP 2017549942 A JP2017549942 A JP 2017549942A JP 6576463 B2 JP6576463 B2 JP 6576463B2
Authority
JP
Japan
Prior art keywords
seed layer
plating
oxide film
substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017549942A
Other languages
Japanese (ja)
Other versions
JPWO2017081797A1 (en
Inventor
佐藤 祐司
祐司 佐藤
藤田 淳
藤田  淳
基 吉田
基 吉田
加寿代 遠藤
加寿代 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2017081797A1 publication Critical patent/JPWO2017081797A1/en
Application granted granted Critical
Publication of JP6576463B2 publication Critical patent/JP6576463B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/12Semiconductors
    • C25D7/123Semiconductors first coated with a seed layer or a conductive layer
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02Electroplating of selected surface areas
    • C25D5/022Electroplating of selected surface areas using masking means
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02Electroplating of selected surface areas

Description

本発明は、Cuめっきの形成方法、Cuめっき付き基板の製造方法、および、Cuめっき付き基板に関する。   The present invention relates to a method for forming Cu plating, a method for manufacturing a substrate with Cu plating, and a substrate with Cu plating.

基板上に電解めっきによってCuめっきを形成するプロセスは、大きく2つの工程を有する。まず、めっきを形成させたい基板(ウエハ)表面に、電気を給電するための金属薄膜(シード層)を事前に形成する。その後、給電用の治具にシード層形成済み基板を固定してめっき液に浸し、シード層に給電することでめっきを形成する(例えば、特許文献1)。   The process of forming Cu plating by electrolytic plating on a substrate has two main steps. First, a metal thin film (seed layer) for supplying electricity is formed in advance on the surface of a substrate (wafer) on which plating is to be formed. Thereafter, the substrate having the seed layer formed thereon is fixed to a power supply jig, immersed in a plating solution, and power is supplied to the seed layer to form plating (for example, Patent Document 1).

なお、特許文献1では、めっき前の基板に形成したシード層のレジスト開口部に対して、酸素プラズマを照射している(段落[0008]〜[0010])。これは、酸素プラズマ照射によってシード層表面に薄い酸化膜を形成し、めっき液に対するシード層の濡れ性を改善するためである。   In Patent Document 1, oxygen plasma is irradiated to the resist opening of the seed layer formed on the substrate before plating (paragraphs [0008] to [0010]). This is because a thin oxide film is formed on the surface of the seed layer by oxygen plasma irradiation to improve the wettability of the seed layer with respect to the plating solution.

特開2006−45651号公報JP 2006-45651 A

シード層の作製は、バルクに近い特性の膜を得るため、成膜チャンバーの温度を上げて行うことが多い。しかし、Cuは温度を加えると結晶粒径(グレインサイズ)が大きくなるために内部応力が増大し、Cuシード層が形成された基板の反りが大きくなる。反りが大きくなると、めっき時に基板の裏面への回り込みが発生し、めっきの歩留り低下の原因となる。また、基板の薄板化を行うと応力が増大し、さらにめっきの歩留りが低下してしまう。   The seed layer is often manufactured by raising the temperature of the deposition chamber in order to obtain a film having characteristics close to the bulk. However, when the temperature is applied to Cu, the crystal grain size (grain size) increases, so the internal stress increases, and the warp of the substrate on which the Cu seed layer is formed increases. When the warpage becomes large, the wraparound to the back surface of the substrate occurs at the time of plating, which causes a decrease in the yield of plating. Further, when the substrate is thinned, the stress increases, and the plating yield decreases.

本発明は、上記の課題に鑑み、歩留りが向上したCuめっきの形成方法を提供することを目的とする。   An object of this invention is to provide the formation method of Cu plating which improved the yield in view of said subject.

本発明のCuめっきの形成方法は、
基板表面にCuシード層を平均結晶粒径が50nm以上300nm以下になるように形成する第1工程と、
酸素雰囲気中でCuシード層の表面に酸化膜を形成する第2工程と、
酸化膜の一部を除去する第3工程と、
Cuシード層に給電し、Cuシード層の酸化膜側の表面に、電解めっきによりCuめっきを形成する第4工程とを含む。
The method of forming the Cu plating of the present invention is as follows:
A first step of forming a Cu seed layer on the substrate surface such that the average crystal grain size is 50 nm or more and 300 nm or less;
A second step of forming an oxide film on the surface of the Cu seed layer in an oxygen atmosphere;
A third step of removing a portion of the oxide film;
A fourth step of supplying power to the Cu seed layer and forming Cu plating on the surface of the Cu seed layer on the oxide film side by electrolytic plating.

本発明によれば、Cuシード層の平均結晶粒径を50nm以上300nm以下とすることで、応力増大が抑えられ、基板の反りを軽減できため、めっき不良を抑制し、めっきの歩留りを向上させることができる。   According to the present invention, when the average crystal grain size of the Cu seed layer is 50 nm or more and 300 nm or less, the increase in stress can be suppressed and the warpage of the substrate can be reduced, so that the plating failure is suppressed and the plating yield is improved. be able to.

実施形態1のCuめっきの形成方法を説明するための断面模式図である。It is a cross-sectional schematic diagram for demonstrating the formation method of Cu plating of Embodiment 1. FIG. 実施形態1のCuめっきの形成方法のプロセスフロー図である。It is a process flow figure of the formation method of Cu plating of Embodiment 1. 実施形態1において、Cuシード層付き基板にシード層の結晶粒径を維持させる方法でめっき膜を形成した後におけるめっき膜付き基板の断面SIM像である。(b)は(a)の部分拡大図である。In Embodiment 1, it is a cross-sectional SIM image of the board | substrate with a plating film after forming a plating film in the method of maintaining the crystal grain diameter of a seed layer in the board | substrate with a Cu seed layer. (B) is the elements on larger scale of (a). 実施形態1におけるCuめっき付き基板の断面SIM像である。It is a cross-sectional SIM image of the board | substrate with Cu plating in Embodiment 1. FIG. 実施形態1におけるCuシード層とCuめっきとのエッチングレート比較図である。It is an etching rate comparison figure of Cu seed layer and Cu plating in Embodiment 1. 酸化膜の厚みと酸素プラズマ処理条件との関係を示すグラフである。It is a graph which shows the relationship between the thickness of an oxide film, and oxygen plasma processing conditions. Cuシード層の表面に形成された酸化膜表面の接触角と酸化膜の厚みとの関係を示すグラフである。It is a graph which shows the relationship between the contact angle of the oxide film surface formed in the surface of Cu seed layer, and the thickness of an oxide film. (a)は、酸化膜の厚みを5nm以上25nm以下の範囲外とした場合におけるCuシード層の表面写真である。(b)は、Cuめっきの表面写真である。(A) is a surface photograph of the Cu seed layer when the thickness of the oxide film is outside the range of 5 nm to 25 nm. (B) is a surface photograph of Cu plating. (a)は図8(b)に示すめっき膜付き基板の断面SEM像である。(b)は(a)の部分拡大図である。(A) is a cross-sectional SEM image of the board | substrate with a plating film shown in FIG.8 (b). (B) is the elements on larger scale of (a). (a)は、実施形態1における、酸素プラズマ処理後のCuシード層の表面写真である。(b)は、Cuめっきの表面写真である。(A) is a surface photograph of the Cu seed layer after the oxygen plasma treatment in the first embodiment. (B) is a surface photograph of Cu plating. 図10(b)に示すCuシード層の断面SEM像である。(b)は(a)の部分拡大図である。It is a cross-sectional SEM image of Cu seed layer shown in FIG.10 (b). (B) is the elements on larger scale of (a). Cuシード層の表面に形成された酸化膜の表面粗さと、酸素プラズマ処理条件との関係を示すグラフである。It is a graph which shows the relationship between the surface roughness of the oxide film formed in the surface of Cu seed layer, and oxygen plasma processing conditions. Cuシード層上に形成される酸化膜の厚みと、酸素プラズマ処理温度および試料吸着水分との関係を示すグラフである。It is a graph which shows the relationship between the thickness of the oxide film formed on a Cu seed layer, oxygen plasma processing temperature, and sample adsorption | suction moisture. (a)は、酸素プラズマ処理を行わずにCuシード層とCuめっきを形成した場合におけるレジスト剥離前の膜の断面SEM像である。(b)は(a)の部分拡大図である。(c)は、本実施形態におけるレジスト剥離前の膜の断面SEM像である。(A) is the cross-sectional SEM image of the film | membrane before resist peeling in the case of forming Cu seed layer and Cu plating, without performing oxygen plasma processing. (B) is the elements on larger scale of (a). (C) is the cross-sectional SEM image of the film | membrane before resist peeling in this embodiment.

以下、本発明の実施形態について、図面を参照して説明する。なお、図面において、同一の参照符号は、同一部分または相当部分を表す。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the drawings, the same reference numerals represent the same or corresponding parts.

[実施形態1]
図1は、実施形態1におけるCuめっきの形成方法を説明するための断面模式図である。図2は、実施形態1におけるCuめっきの形成方法のプロセスフロー図である。
[Embodiment 1]
FIG. 1 is a schematic cross-sectional view for explaining a method for forming Cu plating in the first embodiment. FIG. 2 is a process flow diagram of a Cu plating forming method according to the first embodiment.

始めに、Cu電解めっきを形成する基板1を準備する(図1(a))。
次に、Cuめっきを形成する基板1の一方の表面に、スパッタ装置を用いてCuシード層2(給電Cuシード層)を形成する(図1(b)、第1工程:図2のS10)。ここでCuシード層は、膜の平均結晶粒径が50nm以上300nm以下となるように形成される。例えば、温調機構を用いず室温設定下でスパッタ装置等を用いてCuシード層を形成することで、粒成長を抑え結晶粒径を小さくすることができる。
First, a substrate 1 on which Cu electrolytic plating is to be formed is prepared (FIG. 1 (a)).
Next, a Cu seed layer 2 (feed Cu seed layer) is formed on one surface of the substrate 1 on which Cu plating is to be formed using a sputtering apparatus (FIG. 1B, first step: S10 in FIG. 2). . Here, the Cu seed layer is formed so that the average crystal grain size of the film is 50 nm or more and 300 nm or less. For example, by forming a Cu seed layer using a sputtering apparatus or the like at room temperature without using a temperature control mechanism, grain growth can be suppressed and the crystal grain size can be reduced.

なお、本実施形態で用いる成膜条件の室温とは、広義に成膜開始時のチャンバー内雰囲気温度が室温(例えば20〜30℃)であることを指す。環境・使用条件によって室温は異なるため、温度範囲は上記の限りではない。なお、初期のチャンバー内温度が室温であっても、成膜を行うことによりスパッタエネルギーでチャンバー内温度が上昇するため、実成膜温度は室温以上(例えば50〜100℃)になっている場合がある。また、連続成膜を行う場合には、成膜チャンバー内温度が前回の成膜時の温度を引き継ぎ、室温設定であっても成膜開始時のチャンバー温度が高い場合もある(例えば30〜80℃)。このような場合も初期が室温設定である場合は、本実施形態における室温下での成膜に該当する。   Note that the room temperature in the film formation conditions used in the present embodiment broadly means that the atmospheric temperature in the chamber at the start of film formation is room temperature (for example, 20 to 30 ° C.). Since the room temperature varies depending on the environment and use conditions, the temperature range is not limited to the above. In addition, even if the initial chamber temperature is room temperature, the film deposition temperature increases the chamber temperature by sputtering energy, so the actual film deposition temperature is above room temperature (for example, 50 to 100 ° C.) There is. When performing continuous film formation, the temperature in the film formation chamber takes over the temperature at the time of the previous film formation, and the chamber temperature at the start of film formation may be high even when the room temperature is set (for example, 30 to 80). ° C). Even in such a case, when the initial setting is a room temperature setting, this corresponds to film formation at room temperature in the present embodiment.

次に、形成されたCuシード層2上に、フォトレジストを用いてレジスト3を形成する(図1(c))。レジスト3形成後、基板1上に形成されたCuシード層2のレジスト3の開口部の表面に対して酸素プラズマを照射して、酸化膜4を形成する(図1(d)、第2工程:図2のS20)。この酸素プラズマ処理において、形成される酸化膜4の厚みが5nm以上25nm以下になるように、酸素プラズマ処理の条件を制御する。なお、本発明において、酸化膜4は、Cuシード層2を構成するCuの最表面が酸化され、変質してなる層を含む。   Next, a resist 3 is formed on the formed Cu seed layer 2 using a photoresist (FIG. 1C). After forming the resist 3, the surface of the opening of the resist 3 of the Cu seed layer 2 formed on the substrate 1 is irradiated with oxygen plasma to form an oxide film 4 (FIG. 1 (d), second step : S20 in FIG. In this oxygen plasma treatment, the conditions of the oxygen plasma treatment are controlled so that the thickness of the oxide film 4 to be formed is 5 nm or more and 25 nm or less. In the present invention, the oxide film 4 includes a layer in which the outermost surface of Cu constituting the Cu seed layer 2 is oxidized and altered.

その後、希硫酸洗浄等のエッチング処理によって、Cuシード層2の開口部表面に形成された酸化膜4の一部を除去する(図1(e)、第3工程:図2のS30)。第3工程を実施するのは、第2工程で形成された酸化膜4の膜厚または表面を、めっき膜形成に適する厚さに再制御し、表面改質を行うためである。製造工程の都合上、Cuシード層の表面に酸化膜を形成する(第2工程)必要があるが、第2工程の酸素プラズマ処理では酸化膜が必要以上に厚く形成されてしまう。このため、第3工程の希硫酸洗浄で余分な酸化膜を除去する。   Thereafter, a part of the oxide film 4 formed on the surface of the opening of the Cu seed layer 2 is removed by an etching process such as dilute sulfuric acid cleaning (FIG. 1E, third step: S30 in FIG. 2). The reason why the third step is performed is to perform surface modification by re-controlling the thickness or surface of the oxide film 4 formed in the second step to a thickness suitable for plating film formation. For the convenience of the manufacturing process, it is necessary to form an oxide film on the surface of the Cu seed layer (second process). However, in the oxygen plasma treatment of the second process, the oxide film is formed thicker than necessary. For this reason, the excess oxide film is removed by the diluted sulfuric acid cleaning in the third step.

ただし、希硫酸洗浄(第3工程)を行えば必ず酸化膜を薄くできるというわけではなく、もとの酸化膜があまりにも厚すぎると、除去効果が発揮できない。そのため、第2工程の酸素プラズマ処理では、形成される酸化膜を希硫酸洗浄(第3工程)の効果が発揮できる膜厚範囲に制御する必要がある。また、この第3工程によって、酸化膜4の表面状態を第4工程でめっき膜形成に適したものとすることもできる。   However, if the diluted sulfuric acid cleaning (third step) is performed, the oxide film cannot always be made thin. If the original oxide film is too thick, the removal effect cannot be exhibited. Therefore, in the oxygen plasma treatment in the second step, it is necessary to control the oxide film to be formed in a film thickness range in which the effect of dilute sulfuric acid cleaning (third step) can be exhibited. Moreover, the surface state of the oxide film 4 can be made suitable for forming a plating film in the fourth step by this third step.

酸素プラズマ処理によって形成される酸化膜の除去方法としては、ドライエッチング、ウェットエッチングなどが挙げられる。ドライエッチングのガスの種類、ウェットエッチングに用いるエッチング液の種類などは特に限定されず、Cuめっきの形成に悪影響を及ぼさない方法であればどのような除去方法を用いてもよい。ただし、酸素プラズマ処理によるCuシード層の濡れ性改善効果を高めるためには、希硫酸などのウェットエッチングを行うことが好ましい。   Examples of the method for removing the oxide film formed by the oxygen plasma treatment include dry etching and wet etching. The type of dry etching gas, the type of etchant used for wet etching, etc. are not particularly limited, and any removal method may be used as long as it does not adversely affect the formation of Cu plating. However, in order to enhance the wettability improvement effect of the Cu seed layer by the oxygen plasma treatment, it is preferable to perform wet etching such as dilute sulfuric acid.

その後、Cuシード層2および一部が除去された酸化膜4を備える基板1をめっき液に浸し、Cuシード層2に給電することで、Cuシード層2の酸化膜4側の表面にCuめっき5を形成することができる(図1(f)、第4工程:図2のS40)。   Thereafter, the substrate 1 including the Cu seed layer 2 and the oxide film 4 from which a part thereof has been removed is immersed in a plating solution, and power is supplied to the Cu seed layer 2 so that the surface of the Cu seed layer 2 on the oxide film 4 side is plated with Cu. 5 can be formed (FIG. 1 (f), fourth step: S40 in FIG. 2).

めっき形成後の工程として、めっき形成済みの基板1を水洗処理により洗浄してもよい。また、Cuめっき5表面の酸化を防止するために酸化防止剤を塗布してもよい。   As a step after the plating formation, the substrate 1 on which the plating has been formed may be washed by a water washing treatment. Further, an antioxidant may be applied to prevent oxidation of the surface of the Cu plating 5.

本実施形態においては、上記のようにしてCuめっき付き基板を製造することができる。Cuめっき付き基板は、少なくとも基板とその一方の表面に形成されたCuめっきとを備える。   In the present embodiment, the substrate with Cu plating can be manufactured as described above. The substrate with Cu plating includes at least a substrate and Cu plating formed on one surface thereof.

基板1(被めっき材)の構造、材料、形状などは特に限定されないが、基板1としては、例えば、絶縁体基板、半導体基板(半導体ウエハ)などが挙げられる。半導体基板の材質としては、例えば、Si、SiC、GaNなどが挙げられる。   The structure, material, shape, and the like of the substrate 1 (material to be plated) are not particularly limited, and examples of the substrate 1 include an insulator substrate and a semiconductor substrate (semiconductor wafer). Examples of the material for the semiconductor substrate include Si, SiC, and GaN.

基板1は、例えば、半導体基板を用いて製造される半導体デバイス、半導体チップであってもよい。半導体デバイスの種類としては、IGBT(絶縁ゲートバイポーラトランジスタ)、MOSFET(metal-oxide-semiconductor field-effect transistor)、ダイオードなどが挙げられる。なお、基板は、半導体デバイス以外の用途へ適用される部材であってもよい。また、被めっき材(基板)の形状は、半導体デバイスに用いられることが多いウエハ、チップなどに限られず、めっきが可能なサイズおよび形状であればよい。   The substrate 1 may be, for example, a semiconductor device or a semiconductor chip manufactured using a semiconductor substrate. Examples of the semiconductor device include an IGBT (insulated gate bipolar transistor), a MOSFET (metal-oxide-semiconductor field-effect transistor), and a diode. The substrate may be a member that is used for purposes other than semiconductor devices. In addition, the shape of the material to be plated (substrate) is not limited to a wafer or a chip that is often used for a semiconductor device, and may be any size and shape that allows plating.

Cuシード層2は、Cuからなる層である。Cuシード層2の厚みは、電荷の供給(給電)が可能で、電解Cuめっきのシード層として十分に機能する厚みであれば、特に限定されない。一例としては、Cuシード層2の厚みは300nmである。   The Cu seed layer 2 is a layer made of Cu. The thickness of the Cu seed layer 2 is not particularly limited as long as it is capable of supplying (feeding) electric charges and sufficiently functions as a seed layer for electrolytic Cu plating. As an example, the thickness of the Cu seed layer 2 is 300 nm.

また、Cuシード層2以外に、例えば、基板1とCuシード層2との密着性向上等の目的のために、基板1とCuシード層2との間に密着層を形成してもよい。この場合、密着層の材料は、Cuめっきの形成に影響を与えない材料であれば、密着層を形成する目的に応じて選択可能である。密着層の材料としては、例えばTiなどが挙げられる。   In addition to the Cu seed layer 2, for example, an adhesion layer may be formed between the substrate 1 and the Cu seed layer 2 for the purpose of improving the adhesion between the substrate 1 and the Cu seed layer 2. In this case, the material of the adhesion layer can be selected according to the purpose of forming the adhesion layer as long as it does not affect the formation of Cu plating. Examples of the material for the adhesion layer include Ti.


また、密着層の厚みは、Cuめっきの形成に影響を与えない範囲であれば、特に限定されない。例えばTiを用いて密着層を形成する場合、密着層の厚みは10nm〜50nm程度である。また、基板1とCuシード層2との間に形成する密着層は、Cuめっきの形成に影響を与えなければ、2層以上積層してもよい。

The thickness of the adhesion layer is not particularly limited as long as it does not affect the formation of Cu plating. For example, when forming an adhesion layer using Ti, the thickness of the adhesion layer is about 10 nm to 50 nm. Further, two or more adhesion layers formed between the substrate 1 and the Cu seed layer 2 may be stacked as long as they do not affect the formation of Cu plating.

密着層としての機能を発揮させるためには、密着層を基板1とCuシード層2との界面全体にわたって形成することが好ましい。密着層の厚みが10nm以下である場合、密着層を界面全面に形成することができず、一部密着層のない領域が形成される可能性がある。したがって、密着層の厚みは10nm超であることが好ましい。   In order to exert the function as the adhesion layer, the adhesion layer is preferably formed over the entire interface between the substrate 1 and the Cu seed layer 2. When the thickness of the adhesion layer is 10 nm or less, the adhesion layer cannot be formed on the entire interface, and a region without a partial adhesion layer may be formed. Accordingly, the thickness of the adhesion layer is preferably more than 10 nm.

なお、密着層の厚みの上限値は適宜設定すればよい。ただし、密着層の厚みが100nm以上である場合、密着層としての機能は発揮できるが、必要以上に厚い膜を形成すると抵抗成分の増大を招き、デバイス特性に悪影響を与える。このため、密着層の厚みは100nm未満であることが好ましく、50nm以下であることがより好ましい。   In addition, what is necessary is just to set the upper limit of the thickness of an adhesion layer suitably. However, when the thickness of the adhesion layer is 100 nm or more, the function as the adhesion layer can be exhibited. However, if a film that is thicker than necessary is formed, the resistance component is increased and the device characteristics are adversely affected. For this reason, the thickness of the adhesion layer is preferably less than 100 nm, and more preferably 50 nm or less.

レジスト3の形成に用いるレジスト材料としては、Cuめっきの形成に影響を与えなければ、どのような種類のレジストを用いてもよく、ポジ型およびネガ型のいずれのレジスト材料を用いてもよい。また、レジスト形成の必要がなければ、レジストを形成せずに、直接Cuシード層2に対して次工程の酸素プラズマ処理を行ってもよい。   As a resist material used for forming the resist 3, any type of resist may be used as long as it does not affect the formation of Cu plating, and any positive or negative resist material may be used. If it is not necessary to form a resist, the next step of oxygen plasma treatment may be performed directly on the Cu seed layer 2 without forming a resist.

レジスト材料としてフォトレジスト(感光性のレジスト材料)を用いる場合、Cuシード層2上へのレジスト3の形成工程としては、例えば以下の工程が挙げられる。まず、フォトレジストを基板1上に形成されたCuシード層2の表面に塗布し、スピンコーターでCuシード層2の全面に均一にフォトレジストを塗り広げる。基板1上に均一に塗り広げられたフォトレジスト上に、フォトマスクを設置し、露光機で紫外線を照射する。その後、紫外線が照射されたフォトレジスト付きの基板1を現像液に浸し、硬化しなかったレジストを除去することで、レジスト3を形成することができる。   When a photoresist (photosensitive resist material) is used as the resist material, examples of the process for forming the resist 3 on the Cu seed layer 2 include the following processes. First, a photoresist is applied to the surface of the Cu seed layer 2 formed on the substrate 1, and the photoresist is uniformly spread over the entire surface of the Cu seed layer 2 by a spin coater. A photomask is placed on the photoresist uniformly spread on the substrate 1, and ultraviolet light is irradiated by an exposure machine. Then, the resist 3 can be formed by immersing the substrate 1 with a photoresist irradiated with ultraviolet rays in a developing solution and removing the resist that has not been cured.

図3は、室温下でCuシード層2が形成された基板(Cuシード層付き基板)に、シード層の結晶粒径を維持させる方法でめっき膜を形成した後におけるCuめっき付き基板の断面SIM像である。図3(b)は図3(a)の部分拡大図である。図3(b)より、Cuシード層2の結晶粒径を測定した結果、80%程度の結晶が70〜80nmの結晶粒径を有していた。これから、このCuシード層の平均結晶粒径は、概ねこれらの結晶粒径の上限値および下限値の単純平均である75nm程度であると考えられる。なお、厳密な平均結晶粒径は、断面SIM観察等の結晶粒を観察することのできる解析手法を用い、解析結果から結晶粒径を複数測定し平均化することによって、算出することができる。   FIG. 3 shows a cross-section SIM of a substrate with Cu plating after forming a plating film on a substrate (substrate with a Cu seed layer) on which a Cu seed layer 2 is formed at room temperature by maintaining the crystal grain size of the seed layer. It is a statue. FIG. 3B is a partially enlarged view of FIG. As shown in FIG. 3B, the crystal grain size of the Cu seed layer 2 was measured. As a result, about 80% of the crystals had a crystal grain size of 70 to 80 nm. From this, it is considered that the average crystal grain size of this Cu seed layer is approximately 75 nm, which is a simple average of the upper and lower limits of these crystal grain sizes. Note that the strict average crystal grain size can be calculated by measuring a plurality of crystal grain sizes from the analysis result and averaging the results using an analysis method capable of observing crystal grains such as cross-sectional SIM observation.

このように、室温下でCuシード層を形成することで、Cuシード層を高温で形成した場合に比べて、Cuシード層の結晶粒径を小さくすることができる。また、Cuシード層の平均結晶粒径を小さくする方法として、昇温機構を用いず室温下でCuシード層を形成すれば、昇温機構を用いないことで、成膜時間(Cuシード層の形成に要する時間)を短縮でき、設備投資を削減できるため、Cuめっきを安価で高効率に形成することができる。   Thus, by forming the Cu seed layer at room temperature, the crystal grain size of the Cu seed layer can be made smaller than when the Cu seed layer is formed at a high temperature. Further, as a method for reducing the average crystal grain size of the Cu seed layer, if the Cu seed layer is formed at room temperature without using the temperature raising mechanism, the film formation time (Cu seed layer Time required for formation) can be shortened, and capital investment can be reduced, so that Cu plating can be formed at low cost and high efficiency.

また、Cuシード層2中には、これ以外のサイズの結晶、例えば50nm、150nm、300nm等の大きさの結晶も存在しており、最大で300nmのものがあることが分かった。結晶粒径に幅がある理由としては、通常の成長モードとは異なり、何らかのエネルギーが加わることで、結晶粒同士の合体が起こり大きな結晶粒径が形成されたものと推測される。   In addition, in the Cu seed layer 2, there are crystals of other sizes, for example, crystals of a size of 50 nm, 150 nm, 300 nm, etc., and it has been found that some have a maximum of 300 nm. The reason why the crystal grain size varies is that, unlike the normal growth mode, it is presumed that the crystal grains are coalesced and a large crystal grain size is formed by applying some energy.

この結晶粒同士の合体は、形成するCuシード層の厚みにも依存しており、Cuシード層の厚みが厚くなるほど、最大の結晶粒径も大きくなる。しかしながら、本実施形態のように室温下でCuシード層を形成する場合には、厚みが300nm以上になると結晶粒の成長速度は急激に遅くなるため、結晶粒径の上限は300nm程度であると考えられる。また、成膜する際(Cuシード層を形成する際)には、室温下での成膜であっても、スパッタエネルギーが膜に付与されることで、ある程度の結晶成長が起きるため、結晶粒径の下限は50nm程度であると考えられる。以上より、Cuシード層の結晶粒径は50nm以上300nm以下とすることが好ましい。   The coalescence of the crystal grains also depends on the thickness of the Cu seed layer to be formed, and the maximum crystal grain size increases as the thickness of the Cu seed layer increases. However, when the Cu seed layer is formed at room temperature as in the present embodiment, the growth rate of the crystal grains is drastically reduced when the thickness is 300 nm or more. Therefore, the upper limit of the crystal grain size is about 300 nm. Conceivable. In addition, when forming a film (when forming a Cu seed layer), even if the film is formed at room temperature, a certain amount of crystal growth occurs by applying sputtering energy to the film. The lower limit of the diameter is considered to be about 50 nm. From the above, the crystal grain size of the Cu seed layer is preferably 50 nm or more and 300 nm or less.

なお、膜(Cuシード層)の応力は、基板の厚み変化の二乗に反比例して増大する。例えば、基板の厚みを従来の1/3の厚さにした場合には、膜応力は従来の9倍になる。そのため、基板厚を薄くして膜作製を実施する際には、膜応力を低減する策を講じることがより重要になる。   Note that the stress of the film (Cu seed layer) increases in inverse proportion to the square of the thickness change of the substrate. For example, when the thickness of the substrate is reduced to 1/3 of the conventional thickness, the film stress is 9 times that of the conventional one. For this reason, it is more important to take measures to reduce the film stress when the film thickness is made with a thin substrate.

Cuシード層2によって生じる応力を低減する方法としては、Cu膜の平均結晶粒径を小さくすることが挙げられる。平均結晶粒径が小さいときは、粒界が多いために発生した応力は粒界で緩和され、膜全体としての応力は小さくなる。一方、平均結晶粒径が大きくなると、粒界が少なくなり応力緩和効果が小さくなるため、膜全体の応力が増大する。Cu膜の平均結晶粒径により膜応力が変化することの例として、Cu膜へ行う熱処理の有無による膜応力変化が挙げられる。   As a method for reducing the stress generated by the Cu seed layer 2, it is possible to reduce the average crystal grain size of the Cu film. When the average crystal grain size is small, the stress generated due to the large number of grain boundaries is relaxed at the grain boundaries, and the stress of the entire film is reduced. On the other hand, when the average crystal grain size is increased, the grain boundary is reduced and the stress relaxation effect is reduced, so that the stress of the entire film is increased. An example of the change in film stress due to the average crystal grain size of the Cu film is a change in film stress due to the presence or absence of heat treatment performed on the Cu film.

Cuシート層(Cu膜)では、熱を加えることによって粒子がエネルギーを持ち表面マイグレーションが起こるため、結晶粒径が増大する。このため、高温状態にさらされ、結晶粒径が大きくなったCuシード層は、室温下で(アニールを行わずに)形成されたCuシード層に比べて、3〜10倍ほどに膜(Cuシード層)の応力が増大する。したがって、Cuシード層の平均結晶粒径を300nm以下に小さく保つことで、膜の応力を1/3〜1/10程に軽減することができる。このように、Cuシード層の平均結晶粒径を50nm以上300nm以下とすることは、基板の薄膜化に伴うCuシード層の応力増大への対応策として有効である。   In the Cu sheet layer (Cu film), since the particles have energy and surface migration occurs by applying heat, the crystal grain size increases. For this reason, a Cu seed layer that has been exposed to a high temperature state and has a large crystal grain size is about 3 to 10 times as thick as a Cu seed layer formed at room temperature (without annealing) (Cu The stress of the seed layer is increased. Therefore, the stress of the film can be reduced to about 1/3 to 1/10 by keeping the average crystal grain size of the Cu seed layer at 300 nm or less. Thus, setting the average crystal grain size of the Cu seed layer to 50 nm or more and 300 nm or less is effective as a countermeasure for increasing the stress of the Cu seed layer as the substrate is thinned.

本実施形態のCuシード層2は、電解めっきで作製したCuめっきに比べ平均結晶粒径が小さく、また面積密度(膜密度)が低い膜である。   The Cu seed layer 2 of this embodiment is a film having a smaller average crystal grain size and lower area density (film density) than Cu plating produced by electrolytic plating.

Cuシード層2として形成されたCuシード層2の平均結晶粒径は、上記のように50nm以上300nm以下である。このようにCuシード層2の平均結晶粒径を50nm以上300nm以下とするためのCuシード層2の形成方法としては、Cuシード層2形成時に、スパッタ装置の昇温機構を用いずに成膜チャンバー内の温度設定を室温にする方法が挙げられる。Cuシード層2形成時の温度を高温にすると、上記のアニールを行うのと同じ効果があり、平均結晶粒径が大きくなり応力が増大してしまう。   The average crystal grain size of the Cu seed layer 2 formed as the Cu seed layer 2 is 50 nm or more and 300 nm or less as described above. As described above, as a method for forming the Cu seed layer 2 in order to set the average crystal grain size of the Cu seed layer 2 to 50 nm or more and 300 nm or less, the Cu seed layer 2 is formed without using the temperature raising mechanism of the sputtering apparatus. There is a method of setting the temperature in the chamber to room temperature. When the temperature at the time of forming the Cu seed layer 2 is set to a high temperature, the same effect as that of the above-described annealing is obtained, and the average crystal grain size increases and the stress increases.

以上より、Cuシード層を昇温機構を用いずに室温下で形成することは、平均結晶粒径の小さなCuシード層を得る方法として有効である。そして、このような結晶粒径を持つCuシード層を形成することで、膜応力が低減されるため、Cuめっきの歩留りを向上させることができ、本実施形態のCuめっきの形成方法によって形成されるCuめっきを有する半導体デバイス等のCuめっき付き基板の信頼性を向上することが可能となる。   As described above, forming the Cu seed layer at room temperature without using a temperature raising mechanism is effective as a method for obtaining a Cu seed layer having a small average crystal grain size. And, since the film stress is reduced by forming the Cu seed layer having such a crystal grain size, the yield of Cu plating can be improved, and the Cu plating layer according to this embodiment is formed. It is possible to improve the reliability of a substrate with Cu plating, such as a semiconductor device having Cu plating.

シード層に対して濡れ性を改善する目的で行われる酸素プラズマ処理において(特許文献1参照)、照射される酸素プラズマのエネルギーを適切に制御しないと、Cuシード層上に酸化膜が過度に形成される。過度に形成された酸化膜は、めっき形成後も残渣(ボイド)として界面に残ってしまい、Cuシード層とCuめっきとの間の連続性を阻害する。これにより、電気特性や信頼性に悪影響を与え、めっきの歩留りが低下するという問題があった。これに対して、酸化膜の厚みを5nm以上25nm以下とすることで、めっき形成後に残る酸化膜の量が低減され、Cuシード層とCuめっきとの界面で結晶が一体化し良好な界面が形成されるため、めっきの歩留りを向上させ、デバイス(Cuめっき付き基板)の特性を向上させることができる。   In the oxygen plasma treatment performed for the purpose of improving the wettability with respect to the seed layer (see Patent Document 1), if the energy of the irradiated oxygen plasma is not appropriately controlled, an oxide film is excessively formed on the Cu seed layer. Is done. An excessively formed oxide film remains at the interface as a residue (void) even after the plating is formed, and inhibits continuity between the Cu seed layer and the Cu plating. As a result, there is a problem in that the electrical characteristics and reliability are adversely affected and the plating yield is reduced. On the other hand, by setting the thickness of the oxide film to 5 nm or more and 25 nm or less, the amount of oxide film remaining after plating formation is reduced, and crystals are integrated at the interface between the Cu seed layer and Cu plating to form a good interface. Therefore, the yield of plating can be improved and the characteristics of the device (substrate with Cu plating) can be improved.

図4は、Cuシード層上にCuめっきが形成された後のCuめっき付き基板の断面SIM像である。図4に示したように、本実施形態の方法を用いてCuシード層とCuめっきとを形成することで、Cuシード層とCuめっきとの界面で結晶が一体化し良好な界面が形成できることが分かる。これは、Cuシード層に対する酸素プラズマ処理によって形成される酸化膜の厚みが、5nm以上25nm以下となるように第2工程の処理を行った効果である。   FIG. 4 is a cross-sectional SIM image of the substrate with Cu plating after Cu plating is formed on the Cu seed layer. As shown in FIG. 4, by forming the Cu seed layer and the Cu plating using the method of this embodiment, the crystals can be integrated at the interface between the Cu seed layer and the Cu plating, and a good interface can be formed. I understand. This is an effect of performing the process of the second step so that the thickness of the oxide film formed by the oxygen plasma process on the Cu seed layer becomes 5 nm or more and 25 nm or less.

また、Cuめっきの面積密度を100%としたときに、Cuシード層の面積密度は60%以下であることが好ましい。このようにCuシード層の面積密度を低くすることで、Cuシード層の平均結晶粒径を本実施形態の範囲に制御することが可能である。例えば、室温下でスパッタ装置等を用いてシード層を形成することで、Cuシード層の面積密度を低くすることができる。   Further, when the area density of the Cu plating is 100%, the area density of the Cu seed layer is preferably 60% or less. Thus, by reducing the area density of the Cu seed layer, the average crystal grain size of the Cu seed layer can be controlled within the range of the present embodiment. For example, the area density of the Cu seed layer can be lowered by forming the seed layer using a sputtering apparatus or the like at room temperature.

図5は、Cuシード層とCuめっきとのエッチングレート比較図である。図5では、Cuシード層(給電シード層)およびCuめっき(電解Cuめっき膜)の各々にArプラズマを照射した際のエッチングレートをグラフで示している。比較の対象としたCuシード層およびCuめっきは、本実施形態において、図4に示すように良好な界面が形成できた(昇温機構を用いず)室温下で形成されたCuシード層(平均結晶粒径が概ね75nm)と、電解めっきで形成したCuめっきである。   FIG. 5 is an etching rate comparison diagram between the Cu seed layer and the Cu plating. In FIG. 5, the etching rate when Ar plasma is irradiated to each of the Cu seed layer (feeding seed layer) and Cu plating (electrolytic Cu plating film) is shown in a graph. In the present embodiment, the Cu seed layer and the Cu plating to be compared were able to form a good interface as shown in FIG. 4 (without using a temperature raising mechanism). And Cu plating formed by electrolytic plating.

図5に示されるように、CuめっきとCuシード層とはエッチングレートが異なっていおり、Cuめっきのエッチングレートに対して、Cuシード層のエッチングレートは2倍程度であった。一般的に、膜の面積密度が低く結晶欠陥が多い場合には、原子同士の結合が不安定になりより弱いエネルギーでも結合が切れ、エッチングが行われる。そのため、面積密度が低い膜では、面積密度が高い膜に比べ、Arプラズマ等でエッチングを行った際のエッチングレートが早くなる。このため、面積密度の比はエッチングレートの比から換算できる。つまり、本実施例における面積密度の比は、エッチングレートの比の逆数に相当する。   As shown in FIG. 5, the Cu plating and the Cu seed layer had different etching rates, and the etching rate of the Cu seed layer was about twice that of the Cu plating. In general, when the area density of a film is low and there are many crystal defects, bonding between atoms becomes unstable, and bonding is broken even with weaker energy, and etching is performed. For this reason, a film with a low area density has a higher etching rate when etching is performed with Ar plasma or the like than a film with a high area density. Therefore, the area density ratio can be converted from the etching rate ratio. That is, the area density ratio in this embodiment corresponds to the reciprocal of the etching rate ratio.

図5に示されるように、平均結晶粒径が75nmになるように形成されたCuシード層(給電シード層)のエッチングレートは、電解めっきで形成したCuめっき(電解Cuめっき膜)のエッチングレートの約2倍であった。このことから、Cuシード層の面積密度は、Cuめっきの面積密度の半分程度であると考えられる。   As shown in FIG. 5, the etching rate of the Cu seed layer (feeding seed layer) formed so that the average crystal grain size becomes 75 nm is the etching rate of Cu plating (electrolytic Cu plating film) formed by electrolytic plating. About twice as much. From this, it is considered that the area density of the Cu seed layer is about half of the area density of the Cu plating.

なお、Cu膜(Cuシード層)の面積密度は、成膜条件によっても変わる可能性があるため、概ね約10%(±5%)の誤差を考慮する必要がある。具体的には、エッチングレートの10%(±5%)の誤差、および、膜質の10%(±5%)の誤差を考慮する必要がある。このような誤差を考慮しても、上述のエッチングレートの比から、電解めっきで形成したCuめっきの面積密度を100%としたときに、室温下で形成されたCuシード層の面積密度は60%以下になっていると考えられる。   Note that the area density of the Cu film (Cu seed layer) may vary depending on the film formation conditions, and therefore it is necessary to consider an error of about 10% (± 5%). Specifically, it is necessary to consider an error of 10% (± 5%) of the etching rate and an error of 10% (± 5%) of the film quality. Even when such an error is taken into consideration, the area density of the Cu seed layer formed at room temperature is 60 when the area density of the Cu plating formed by electrolytic plating is 100% based on the ratio of the etching rate described above. % Or less.

なお、Cuシード層およびCuめっきの面積密度は、例えば、ラザフォード後方散乱分析(RBS)、X線反射率測定法(XRR)等を用いて求めてもよい。   In addition, you may obtain | require the area density of Cu seed layer and Cu plating, for example using Rutherford backscattering analysis (RBS), the X-ray reflectivity measuring method (XRR), etc.

図6は、酸素プラズマ処理によりCuシード層上に形成された酸化膜の厚みと酸素プラズマ処理条件との関係を示すグラフである。プラズマ処理装置としてRIE(反応性イオンエッチング)装置を用い、高周波出力(RF出力)の値(図6の横軸)と酸素流量(条件1〜4)を変化させて、酸素プラズマ処理を行った。また、基板上にCuシード層とレジストとを形成した直後の(プラズマ処理を行わない状態の)シード層表面に形成された自然酸化膜の厚みを測定したところ、自然酸化膜の厚みは、約7nmであった。この膜厚を図6中に点線で示した。   FIG. 6 is a graph showing the relationship between the thickness of the oxide film formed on the Cu seed layer by the oxygen plasma treatment and the oxygen plasma treatment conditions. An RIE (reactive ion etching) apparatus was used as the plasma processing apparatus, and the oxygen plasma processing was performed by changing the value of the high frequency output (RF output) (horizontal axis in FIG. 6) and the oxygen flow rate (conditions 1 to 4). . Further, when the thickness of the natural oxide film formed on the surface of the seed layer immediately after forming the Cu seed layer and the resist on the substrate (in the state where plasma treatment is not performed) was measured, the thickness of the natural oxide film was about It was 7 nm. This film thickness is indicated by a dotted line in FIG.

Cuシード層に対する酸素プラズマ処理の目的である濡れ性改善効果を得るためには、Cuシード層全体に均一に酸化膜が形成されていることが望ましい。例えば、膜表面にある結晶粒同士の間は谷間になっており、プラズマが侵入しにくく酸化膜が形成されにくい。このようなプラズマが侵入しにくい部分にも酸化膜を形成するためには、Cuシード層の全面において、酸化膜の厚みが5nm以上であることが好ましい。   In order to obtain the wettability improving effect, which is the purpose of the oxygen plasma treatment for the Cu seed layer, it is desirable that the oxide film be uniformly formed on the entire Cu seed layer. For example, there is a valley between the crystal grains on the film surface, and it is difficult for plasma to enter and an oxide film is difficult to be formed. In order to form an oxide film in such a portion where plasma is difficult to enter, the thickness of the oxide film is preferably 5 nm or more over the entire surface of the Cu seed layer.

なお、平均結晶粒径が大きく密度の高いCuシード層は酸化されにくいため、このようなCuシード層に通常のプラズマ処理を実施しても2〜3nm程度の厚みの酸化膜しか形成されない。   Since a Cu seed layer having a large average crystal grain size and a high density is difficult to be oxidized, only an oxide film having a thickness of about 2 to 3 nm is formed even if a normal plasma treatment is performed on such a Cu seed layer.

また、酸化膜の厚みを厚くするために、酸素プラズマ処理の処理時間を長くすると、プラズマ処理チャンバー内の温度がプラズマエネルギーによって上昇し、Cuシード層の温度が上昇することで応力が増大する可能性がある。このため、プラズマ処理時間は短くすることが望ましい。   In addition, if the processing time of the oxygen plasma processing is increased in order to increase the thickness of the oxide film, the temperature in the plasma processing chamber is increased by the plasma energy, and the temperature of the Cu seed layer is increased, thereby increasing the stress. There is sex. For this reason, it is desirable to shorten the plasma processing time.

Cuシード層の平均結晶粒径を50nm以上300nm以下にするために室温下で形成された本実施形態のCu膜(Cuシード層)は、膜の密度(面積密度)が低いため通常のCuよりも酸化が進行しやすい。そのため、チャンバー内温度の上昇がない短時間でも、上記のようにCuシード層上に5nm以上(例えば10nm程度)の従来よりも厚い酸化膜を形成することができる。なお、酸化膜の厚みの測定誤差として1または2nm程度を考慮しても、図6に示すように自然酸化膜の厚みが7nmである場合は、図6に示される酸化膜の最小の厚みは5nm程度であると考えられる。   The Cu film (Cu seed layer) of this embodiment formed at room temperature in order to set the average crystal grain size of the Cu seed layer to 50 nm or more and 300 nm or less is lower than normal Cu because the film density (area density) is lower. However, oxidation is likely to proceed. Therefore, an oxide film thicker than that of a conventional film having a thickness of 5 nm or more (for example, about 10 nm) can be formed on the Cu seed layer as described above, even in a short time when the temperature in the chamber does not increase. Even if the measurement error of the oxide film thickness is about 1 or 2 nm, if the thickness of the natural oxide film is 7 nm as shown in FIG. 6, the minimum thickness of the oxide film shown in FIG. It is considered to be about 5 nm.

また、図7は、酸素プラズマ処理済みのCuシード層の接触角を測定した結果を示したグラフである。なお、条件1、3および4は上記と図6と同様である。図7から、酸化膜の厚みが5nm以上の範囲では、いずれも良好な濡れ性を示していることが分かる。したがって、上記のとおり、酸素プラズマ処理後のCuシード層上に形成される酸化膜の厚みの下限は、膜形成に十分な厚みであり、且つ自然酸化膜の厚み程度である5nmとすることが好ましい。   FIG. 7 is a graph showing the results of measuring the contact angle of the Cu seed layer that has been subjected to the oxygen plasma treatment. Conditions 1, 3 and 4 are the same as above and in FIG. From FIG. 7, it can be seen that all oxide films show good wettability in the range of 5 nm or more. Therefore, as described above, the lower limit of the thickness of the oxide film formed on the Cu seed layer after the oxygen plasma treatment is 5 nm, which is a thickness sufficient for film formation and about the thickness of the natural oxide film. preferable.

なお、図6において、Cuシード層2上に過度の酸化膜が形成され、Cuシード層2の表面の色が変化した場合には、他より大きなマークでプロットしている。このように過度の酸化膜が形成された場合は、後工程の洗浄条件にもよるが、図4に示したような良好な界面を形成することができず、応力低減による信頼性向上ができない。   In FIG. 6, when an excessive oxide film is formed on the Cu seed layer 2 and the color of the surface of the Cu seed layer 2 changes, it is plotted with a larger mark than the others. When an excessive oxide film is formed in this way, although it depends on the cleaning conditions in the subsequent process, a good interface as shown in FIG. 4 cannot be formed, and reliability cannot be improved by reducing stress. .

図6に示したように、酸素プラズマ処理のRF出力や酸素流量を変化させた場合でも、複数の酸素プラズマ処理条件において酸化膜の厚みを5nm以上25nm以下に制御できていることが分かる。Cuシード層2上に形成される酸化膜が5nm以上25nm以下の範囲では、シード層の過度な酸化に伴う表面の変色は生じなかった。しかしながら、Cuシード層2上に形成される酸化膜が25nm以上の範囲では、いずれもCuシード層2表面が過度に酸化されたことで変色した。   As shown in FIG. 6, it can be seen that the thickness of the oxide film can be controlled to 5 nm or more and 25 nm or less under a plurality of oxygen plasma processing conditions even when the RF output and oxygen flow rate of the oxygen plasma processing are changed. When the oxide film formed on the Cu seed layer 2 was in the range of 5 nm or more and 25 nm or less, the surface discoloration due to excessive oxidation of the seed layer did not occur. However, when the oxide film formed on the Cu seed layer 2 was in a range of 25 nm or more, the color changed because the surface of the Cu seed layer 2 was excessively oxidized.

次に、Cuシード層に形成された酸化膜の厚みによる、希硫酸洗浄効果の変化を調べるための評価試験を行った。表1に、第3工程(図2のS30)(図1(e)参照)において、除去剤に希硫酸を用いた場合の酸化膜除去効果を検証した結果を示す。酸素プラズマ処理によって酸化膜の厚みが異なるCuシード層を用意し、希硫酸洗浄を行った。   Next, an evaluation test was conducted to examine the change in the dilute sulfuric acid cleaning effect depending on the thickness of the oxide film formed on the Cu seed layer. Table 1 shows the result of verifying the effect of removing the oxide film when dilute sulfuric acid is used as the remover in the third step (S30 in FIG. 2) (see FIG. 1 (e)). Cu seed layers having different oxide film thicknesses were prepared by oxygen plasma treatment, and diluted sulfuric acid cleaning was performed.

表1の結果では、25nmまでは酸化膜が除去できたが、Cuシード層の表面に過度に形成された25nm超(例えば50nm)の厚みの酸化膜については酸化膜が除去しきれず、酸化銅の色が膜表面に残った。酸化膜が残された状態でめっきを行うと、界面に酸化膜がボイドとして残るため、信頼性に影響を与える。このため、酸化膜の厚みは25nm以下に抑えることが好ましい。   According to the results in Table 1, the oxide film could be removed up to 25 nm, but the oxide film with a thickness of more than 25 nm (for example, 50 nm) formed excessively on the surface of the Cu seed layer could not be removed. Color remained on the membrane surface. If plating is performed with the oxide film left, the oxide film remains as a void at the interface, which affects reliability. For this reason, it is preferable to suppress the thickness of the oxide film to 25 nm or less.

また、図7から、酸化膜の厚みが5nm以上25nm以下の範囲では、接触角が最大でもおよそ15度で、十分な濡れ性を示した。このことより、本実施形態における酸素プラズマ処理により形成された酸化膜は、十分な濡れ性を備えており、かつ信頼性向上に寄与できることが分かる。そのため、本実施形態でCuシード層上に形成される酸化膜の厚みの上限は、希硫酸洗浄で除去可能な酸化膜の厚みの上限である25nmとすることが好ましい。   Further, from FIG. 7, when the thickness of the oxide film is in the range of 5 nm or more and 25 nm or less, the contact angle is about 15 degrees at the maximum and sufficient wettability is shown. From this, it can be seen that the oxide film formed by the oxygen plasma treatment in this embodiment has sufficient wettability and can contribute to the improvement of reliability. Therefore, the upper limit of the thickness of the oxide film formed on the Cu seed layer in this embodiment is preferably 25 nm, which is the upper limit of the thickness of the oxide film that can be removed by dilute sulfuric acid cleaning.

図8(a)は、酸化膜の厚みが5nm以上25nm以下の範囲外となるようにCuシード層に対する酸素プラズマ処理を行った場合における、酸素プラズマ処理後のCuシード層の表面写真である。実際の写真では、Cuシード層の(レジスト開口部の)表面が過度に酸化したことで酸化銅が厚く形成され、赤く変色している。図8(a)に示されるCuシード層付き基板に対し、希硫酸で洗浄した後に電解Cuめっきを実施してCuめっき付き基板を作製した。図8(b)は、そのCuシード層付き基板のCuめっきの表面写真である。実際の写真では、Cuめっきの表面に色のむらができている。   FIG. 8A is a photograph of the surface of the Cu seed layer after the oxygen plasma treatment when the oxygen plasma treatment is performed on the Cu seed layer so that the thickness of the oxide film is outside the range of 5 nm to 25 nm. In the actual photograph, the surface of the Cu seed layer (of the resist opening) is excessively oxidized, so that the copper oxide is formed thick and discolored red. The substrate with the Cu seed layer shown in FIG. 8A was washed with dilute sulfuric acid and then subjected to electrolytic Cu plating to produce a substrate with Cu plating. FIG. 8B is a surface photograph of Cu plating on the substrate with the Cu seed layer. In the actual photograph, color unevenness is formed on the surface of the Cu plating.

また、図9(a)は、図8(b)に示すCuめっき膜付き基板の断面SEM像である。図9(a)から、Cuシード層とCuめっきの界面に境界線ができていることが分かる。また、図9(a)の部分拡大図である図9(b)では、境界部分にボイドが観察された。すなわち、Cuシード層とCuめっきとの間の結晶連続性が阻害されている。   FIG. 9A is a cross-sectional SEM image of the substrate with the Cu plating film shown in FIG. FIG. 9A shows that a boundary line is formed at the interface between the Cu seed layer and the Cu plating. Further, in FIG. 9B, which is a partially enlarged view of FIG. 9A, voids are observed at the boundary portion. That is, the crystal continuity between the Cu seed layer and the Cu plating is hindered.

一方、図10(a)は、シード層表面へより弱いエネルギーで酸素プラズマが照射されるよう、酸素プラズマ処理条件の設定を変更し、Cuシード層への酸素プラズマ処理を実施した際の、酸素プラズマ処理後のCuシード層の表面写真である。変色は発生せず、過度な酸化膜の形成は抑制されている。また、図10(b)は、図10(a)の酸素プラズマ処理済みのCuシード層に、希硫酸洗浄を施した後に形成されたCuめっきの表面写真である。めっきに色むらは発生していない。   On the other hand, FIG. 10A shows the oxygen oxygen when oxygen plasma treatment conditions are changed and oxygen plasma treatment is performed on the Cu seed layer so that oxygen plasma is irradiated to the seed layer surface with weaker energy. It is a surface photograph of Cu seed layer after plasma processing. Discoloration does not occur and excessive oxide film formation is suppressed. FIG. 10B is a photograph of the surface of the Cu plating formed after dilute sulfuric acid cleaning is performed on the Cu seed layer that has been subjected to the oxygen plasma treatment in FIG. Color unevenness does not occur in the plating.

さらに、図11(a)は、図10(b)に示すCuシード層の断面SEM像である。図11(a)から、Cuシード層とCuめっきの界面に境界線はないことが分かる。また、図11(a)の部分拡大図である図11(b)では、Cuシード層とCuめっきとの境界部分にボイドは見られない。すなわち、Cuシード層とCuめっきとの間の結晶連続性は保たれている。   Further, FIG. 11A is a cross-sectional SEM image of the Cu seed layer shown in FIG. FIG. 11A shows that there is no boundary line at the interface between the Cu seed layer and the Cu plating. Moreover, in FIG.11 (b) which is the elements on larger scale of Fig.11 (a), a void is not seen in the boundary part of Cu seed layer and Cu plating. That is, the crystal continuity between the Cu seed layer and the Cu plating is maintained.

このように、酸化膜の厚みを5nm以上25nm以下の範囲に制御することで、Cuシード層とCuめっき間のボイド発生を抑制することができた。このことより、図4に示したような良好な界面が形成でき応力緩和が可能で、半導体デバイスの信頼性の向上が可能な酸化膜の厚みは、5nm以上25nm以下であることが分かる。   Thus, by controlling the thickness of the oxide film within the range of 5 nm or more and 25 nm or less, generation of voids between the Cu seed layer and the Cu plating could be suppressed. From this, it can be seen that the thickness of the oxide film that can form a good interface as shown in FIG. 4 and can relieve stress and improve the reliability of the semiconductor device is 5 nm or more and 25 nm or less.

また、シード層に酸素プラズマを照射することでシード層に及ぼす影響として、照射した酸素プラズマのエネルギーによって膜表面粗さが増大することがある。表面粗さが増大すると、その後のデバイス作成時に不良を起こす可能性があり、表面粗さが増大していないことを確認することが望ましい。   Further, as an influence on the seed layer by irradiating the seed layer with oxygen plasma, the film surface roughness may increase due to the energy of the irradiated oxygen plasma. Increasing the surface roughness can cause defects during subsequent device fabrication, and it is desirable to confirm that the surface roughness has not increased.

図12は、酸素プラズマ処理後のCuシード層の表面粗さが、適用した酸素プラズマ処理条件によってどのように変化するかを示すために、表面粗さ(算術平均粗さRa)の測定結果を示すグラフである。なお、条件1、3および4は図7と同様である。いずれのプラズマ処理条件を用いた場合でも、表面粗さは3nm以下となった。デバイス作成時に不良を起こさないようにするために、表面粗さの範囲はマイクロメートルオーダーであることが好ましく、本実施形態では表面粗さによる悪影響はないと判断できる。   FIG. 12 shows the measurement results of the surface roughness (arithmetic average roughness Ra) in order to show how the surface roughness of the Cu seed layer after the oxygen plasma treatment changes depending on the applied oxygen plasma treatment conditions. It is a graph to show. Conditions 1, 3 and 4 are the same as in FIG. Regardless of which plasma treatment condition was used, the surface roughness was 3 nm or less. In order to prevent the occurrence of defects during device creation, the surface roughness range is preferably in the order of micrometers, and in this embodiment, it can be determined that there is no adverse effect due to the surface roughness.

なお、図1(d)に示したCuシード層2への酸素プラズマ処理に用いる装置としては、RIE以外にもICP(高周波誘導結合プラズマ)、ECR(電子サイクロン共鳴)、平行平板型等を用いることが可能である。   As an apparatus used for the oxygen plasma treatment of the Cu seed layer 2 shown in FIG. 1D, ICP (high frequency inductively coupled plasma), ECR (electron cyclone resonance), a parallel plate type, etc. are used in addition to RIE. It is possible.

また、酸素プラズマ処理時の処理条件としては、RF出力、酸素流量、真空度、処理時間、処理チャンバーの大きさ、電極面積、プラズマ処理時の試料温度、試料の吸着水分等が変更可能なパラメータとして考えられる。これらのパラメータを調整することで、Cuシード層2の最表面に5nm以上25nm以下の酸化膜を形成することができる。Cuシード層2の最表面に5nm以上25nm以下の酸化膜が形成できれば、いずれの処理条件を設定してもよい。   The processing conditions for oxygen plasma processing include parameters that can change RF output, oxygen flow rate, degree of vacuum, processing time, processing chamber size, electrode area, sample temperature during plasma processing, moisture adsorbed on the sample, etc. Is considered. By adjusting these parameters, an oxide film of 5 nm or more and 25 nm or less can be formed on the outermost surface of the Cu seed layer 2. Any processing condition may be set as long as an oxide film of 5 nm or more and 25 nm or less can be formed on the outermost surface of the Cu seed layer 2.

図13は、Cuシード層上に形成される酸化膜の厚みと、酸素プラズマ処理温度および試料吸着水分との関係を示すグラフである。酸素プラズマ処理温度(試料温度)以外の条件は固定して、酸素プラズマ処理を行った。データをひし形でプロットした曲線(水洗あり)は、酸素プラズマ処理前にCuシード層2に水分を吸着させた試料の結果である。データを四角印でプロットした曲線(水洗無)は、酸素プラズマ処理前にCuシード層2に水分吸着を行わなかった試料の結果である。   FIG. 13 is a graph showing the relationship between the thickness of the oxide film formed on the Cu seed layer, the oxygen plasma treatment temperature, and the sample adsorbed moisture. Conditions other than the oxygen plasma treatment temperature (sample temperature) were fixed, and the oxygen plasma treatment was performed. A curve in which data is plotted with diamonds (with water washing) is a result of a sample in which moisture is adsorbed on the Cu seed layer 2 before the oxygen plasma treatment. A curve in which data is plotted with square marks (without water washing) is a result of a sample in which moisture adsorption was not performed on the Cu seed layer 2 before the oxygen plasma treatment.

図13に示したように、Cuシード層2への水分吸着の有無に関わらず、酸素プラズマ処理時の基板温度(プラズマ処理温度)によってCuシード層上に形成される酸化膜の厚みが変化した。また、同一の酸素プラズマ処理条件を用いた場合でも、水分吸着の有無によってCuシード層上に形成される酸化膜の厚みが変化した。しかしながら、図13に示される各プロットに対応した横軸の温度のような、通常酸素プラズマ処理が行われる処理温度範囲内においては、信頼性改善に効果のある5nm以上25nm以下の厚みを有する酸化膜を形成可能であることが分かる。   As shown in FIG. 13, the thickness of the oxide film formed on the Cu seed layer changed depending on the substrate temperature (plasma treatment temperature) during the oxygen plasma treatment, regardless of whether moisture was adsorbed on the Cu seed layer 2 or not. . Even when the same oxygen plasma treatment conditions were used, the thickness of the oxide film formed on the Cu seed layer changed depending on the presence or absence of moisture adsorption. However, in the processing temperature range in which the normal oxygen plasma processing is performed, such as the temperature on the horizontal axis corresponding to each plot shown in FIG. 13, an oxidation having a thickness of 5 nm to 25 nm that is effective in improving the reliability. It can be seen that a film can be formed.

また、実際のプロセスでは、デバイス上にレジストフレームが形成されているため、レジストフレームが酸化膜の形成に影響を与えていないかを検証した。その結果酸素プラズマ処理によってレジストのエッチングも同時に行われるが、酸化膜は正常に形成されていることが分かった。レジストがあることで、酸化膜の形成速度や酸化膜形成の温度依存性に変化があることも分かったが、対象とする5nm以上25nm以下の酸化膜を形成するには支障のない変化であり、酸化膜形成に影響はなかった。   In the actual process, since a resist frame is formed on the device, it was verified whether the resist frame had an influence on the formation of the oxide film. As a result, it was found that the resist film was etched simultaneously by the oxygen plasma treatment, but the oxide film was formed normally. It has been found that the formation rate of the oxide film and the temperature dependency of the oxide film formation change due to the presence of the resist. However, this is a change that does not hinder the formation of the target oxide film of 5 nm to 25 nm. There was no effect on the oxide film formation.

また、RIE装置は異方性エッチングが可能であるため、エッチング効果によってレジスト形状の改善が可能であるという付加的効果もある。酸素プラズマ処理を行わずにCuシード層とCuめっきを形成した場合におけるレジスト剥離前の膜の断面SEM像を図14(a)および(b)に示す。(b)は(a)の部分拡大図である。基板付近でレジストフレームの裾が広がり、レジストがめっきに食い込んでいる。   Further, since the RIE apparatus can perform anisotropic etching, there is an additional effect that the resist shape can be improved by the etching effect. FIGS. 14A and 14B show cross-sectional SEM images of the film before resist stripping when the Cu seed layer and the Cu plating are formed without performing the oxygen plasma treatment. (B) is the elements on larger scale of (a). The skirt of the resist frame spreads in the vicinity of the substrate, and the resist bites into the plating.

一方、本実施形態のCuめっきの形成方法を用いて、酸素プラズマ処理を行いCuシード層とCuめっきを形成した場合の、レジスト剥離前の膜の断面SEM像を図14(c)に示す。レジストフレームの裾の広がりがカットされていて、めっきへの食い込みが改善している。めっきへの食い込みがあると、めっきの密着性が低減したり、その後のプロセスでボイドの原因になるため、改善が必要である。図14のように、本実施形態における酸素プラズマ処理は、この課題の解決策になり、信頼性向上に寄与できる。   On the other hand, FIG. 14C shows a cross-sectional SEM image of the film before resist stripping when oxygen plasma treatment is performed to form a Cu seed layer and Cu plating using the Cu plating forming method of this embodiment. The spread of the skirt of the resist frame is cut, and the bite into the plating is improved. If there is any bite into the plating, the adhesion of the plating is reduced, and voids are caused in the subsequent process, so improvement is necessary. As shown in FIG. 14, the oxygen plasma treatment in the present embodiment is a solution to this problem and can contribute to the improvement of reliability.

以上のように、応力低減のためにCuシード層の平均結晶粒径と、Cuシード層上の酸化膜の厚みを制御する本実施形態のCuめっきの形成方法は、Cuシード層の膜特性に悪影響を与えずに、Cuシード層とCuめっきとの界面でのボイド発生の抑制と濡れ性改善とを同時に達成することができる。この結果、デバイスの信頼性を向上させることが可能となる。   As described above, the Cu plating forming method of the present embodiment that controls the average crystal grain size of the Cu seed layer and the thickness of the oxide film on the Cu seed layer to reduce the stress depends on the film characteristics of the Cu seed layer. Suppression of void generation and improvement of wettability at the interface between the Cu seed layer and Cu plating can be achieved at the same time without adverse effects. As a result, the reliability of the device can be improved.

今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。   It should be thought that embodiment disclosed this time is an illustration and restrictive at no points. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

1 基板、2 Cuシード層、3 レジスト、4 酸化膜、5 Cuめっき。   1 substrate, 2 Cu seed layer, 3 resist, 4 oxide film, 5 Cu plating.

Claims (5)

基板の一方の表面にCuシード層を平均結晶粒径が50nm以上300nm以下になるように形成する第1工程と、
酸素雰囲気中で前記Cuシード層の表面に酸化膜を形成する第2工程と、
前記酸化膜の一部を除去する第3工程と、
前記Cuシード層に給電し、前記Cuシード層の前記酸化膜の表面に、電解めっきによりCuめっきを形成する第4工程とを含む、Cuめっきの形成方法。
A first step of forming a Cu seed layer on one surface of the substrate such that the average crystal grain size is 50 nm or more and 300 nm or less;
A second step of forming an oxide film on the surface of the Cu seed layer in an oxygen atmosphere;
A third step of removing a portion of the oxide film;
A method of forming Cu plating, comprising: a fourth step of supplying power to the Cu seed layer and forming Cu plating on the surface of the oxide film of the Cu seed layer by electrolytic plating.
前記第2工程で形成される前記酸化膜の厚みが5nm以上25nm以下である、請求項1に記載のCuめっきの形成方法。   The formation method of Cu plating of Claim 1 whose thickness of the said oxide film formed at a said 2nd process is 5 nm or more and 25 nm or less. 前記Cuシード層の面積密度は、前記Cuめっきの面積密度の60%以下である、請求項1または2に記載のCuめっきの形成方法。   The Cu plating layer forming method according to claim 1, wherein an area density of the Cu seed layer is 60% or less of an area density of the Cu plating. 前記第1工程において、Cuシード層は室温下で形成される、請求項1〜3のいずれか1項に記載のCuめっきの形成方法。   The Cu plating layer forming method according to claim 1, wherein the Cu seed layer is formed at room temperature in the first step. 基板とその一方の表面に形成されたCuめっきとを備えるCuめっき付き基板の製造方法であって、
前記Cuめっきは、請求項1〜4のいずれか1項に記載のCuめっきの形成方法によって形成される、Cuめっき付き基板の製造方法。
A method for producing a substrate with Cu plating comprising a substrate and Cu plating formed on one surface thereof,
The said Cu plating is a manufacturing method of the board | substrate with Cu plating formed by the formation method of Cu plating of any one of Claims 1-4.
JP2017549942A 2015-11-12 2015-11-12 Method for forming Cu plating and method for manufacturing substrate with Cu plating Active JP6576463B2 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/081883 WO2017081797A1 (en) 2015-11-12 2015-11-12 Cu-PLATING FORMATION METHOD, METHOD FOR MANUFACTURING SUBSTRATE WITH Cu-PLATING, AND SUBSTRATE WITH Cu-PLATING

Publications (2)

Publication Number Publication Date
JPWO2017081797A1 JPWO2017081797A1 (en) 2018-08-02
JP6576463B2 true JP6576463B2 (en) 2019-09-18

Family

ID=58696003

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017549942A Active JP6576463B2 (en) 2015-11-12 2015-11-12 Method for forming Cu plating and method for manufacturing substrate with Cu plating

Country Status (5)

Country Link
US (1) US10697078B2 (en)
JP (1) JP6576463B2 (en)
CN (1) CN108350596B (en)
DE (1) DE112015007121B4 (en)
WO (1) WO2017081797A1 (en)

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6491806B1 (en) 2000-04-27 2002-12-10 Intel Corporation Electroplating bath composition
US6682642B2 (en) * 2000-10-13 2004-01-27 Shipley Company, L.L.C. Seed repair and electroplating bath
US6429523B1 (en) * 2001-01-04 2002-08-06 International Business Machines Corp. Method for forming interconnects on semiconductor substrates and structures formed
JP2002289559A (en) 2001-02-01 2002-10-04 Texas Instr Inc <Ti> Production method for integrated circuit
US7070687B2 (en) 2001-08-14 2006-07-04 Intel Corporation Apparatus and method of surface treatment for electrolytic and electroless plating of metals in integrated circuit manufacturing
JP3727277B2 (en) 2002-02-26 2005-12-14 Necエレクトロニクス株式会社 Manufacturing method of semiconductor device
US20040118697A1 (en) * 2002-10-01 2004-06-24 Applied Materials, Inc. Metal deposition process with pre-cleaning before electrochemical deposition
JP2004221334A (en) * 2003-01-15 2004-08-05 Seiko Epson Corp Method for forming metallic element, method for manufacturing semiconductor device and method for manufacturing electronic device, semiconductor device and electronic device, and electronic apparatus
CN1571121A (en) * 2003-07-11 2005-01-26 中芯国际集成电路制造(上海)有限公司 Copper electroplating method
US7112540B2 (en) 2004-01-28 2006-09-26 Texas Instruments Incorporated Pretreatment for an electroplating process and an electroplating process in including the pretreatment
JP2005340460A (en) 2004-05-26 2005-12-08 Renesas Technology Corp Process for forming semiconductor device
JP2006045651A (en) 2004-08-09 2006-02-16 Noge Denki Kogyo:Kk Method for producing copper post
TW200743676A (en) * 2006-05-30 2007-12-01 Jinn P Chu Copper seed layer for barrier-free metallization and the method for making the same
WO2013147050A1 (en) * 2012-03-30 2013-10-03 Dic株式会社 Laminate body, conductive pattern, electrical circuit, and method for producing laminate body
CN103794544B (en) * 2012-10-26 2016-04-13 中国科学院上海微系统与信息技术研究所 A kind of method of electro-coppering

Also Published As

Publication number Publication date
WO2017081797A1 (en) 2017-05-18
CN108350596A (en) 2018-07-31
US10697078B2 (en) 2020-06-30
DE112015007121B4 (en) 2023-10-05
US20190062938A1 (en) 2019-02-28
DE112015007121T5 (en) 2018-07-26
JPWO2017081797A1 (en) 2018-08-02
CN108350596B (en) 2020-06-09

Similar Documents

Publication Publication Date Title
US7528049B2 (en) Method for manufacturing bonded SOI wafer and bonded SOI wafer manufactured thereby
JP4755855B2 (en) Inspection method of semiconductor wafer
WO2004012268A1 (en) Soi wafer manufacturing method
JP4789713B2 (en) Wet etching method, damaged layer removal method, semiconductor device manufacturing method, and semiconductor substrate manufacturing method
JP2007335659A (en) Method of manufacturing semiconductor device
JP2016040795A (en) Method for dividing wafer
JP2006303403A (en) Flash memory element manufacturing method
JP6576463B2 (en) Method for forming Cu plating and method for manufacturing substrate with Cu plating
US10529587B2 (en) Semiconductor device and method of manufacturing semiconductor device
KR102299150B1 (en) Semiconductor-wafer cleaning tank and method for manufacturing bonded wafer
JP2010092909A (en) Method of manufacturing soi wafer
JP6760245B2 (en) Method for manufacturing an SOI wafer having a thin film SOI layer
US20040253780A1 (en) Method of manufacturing dual gate oxide film
JP2004260189A (en) Cleaning solution and board cleaning method using the same
KR100664797B1 (en) Method for inspecting a gate oxide layer in a semiconductor
KR100850134B1 (en) Measurement method of a thickness in an epitaxial process using a surface step
CN109300781B (en) Method for manufacturing ONO film layer
JP4992266B2 (en) Manufacturing method of semiconductor device
JP6864145B1 (en) Wafer surface shape adjustment method
TWI611568B (en) Method for manufacturing germanium on insulator
TW201812998A (en) Methods of enhancing polymer adhesion to copper
CN106531637A (en) Method for improving defects of aluminum film
KR100691101B1 (en) Method of fabricating semiconductor device using epitaxial growth
JP2005051185A (en) Heat treatment method and method for manufacturing semiconductor device
TW201324643A (en) Method of manufacturing semiconductor device and semiconductor manufacturing system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190820

R150 Certificate of patent or registration of utility model

Ref document number: 6576463

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250