JP2010092909A - Method of manufacturing soi wafer - Google Patents

Method of manufacturing soi wafer Download PDF

Info

Publication number
JP2010092909A
JP2010092909A JP2008258481A JP2008258481A JP2010092909A JP 2010092909 A JP2010092909 A JP 2010092909A JP 2008258481 A JP2008258481 A JP 2008258481A JP 2008258481 A JP2008258481 A JP 2008258481A JP 2010092909 A JP2010092909 A JP 2010092909A
Authority
JP
Japan
Prior art keywords
soi
wafer
soi layer
layer
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008258481A
Other languages
Japanese (ja)
Other versions
JP5320954B2 (en
Inventor
Koji Aga
浩司 阿賀
Nobuhiko Noto
宣彦 能登
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2008258481A priority Critical patent/JP5320954B2/en
Publication of JP2010092909A publication Critical patent/JP2010092909A/en
Application granted granted Critical
Publication of JP5320954B2 publication Critical patent/JP5320954B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing an SOI wafer, capable of reducing the thickness of an SOI layer at a low cost without reducing the accuracy of the thickness of the SOI layer. <P>SOLUTION: The method of manufacturing an SOI wafer sequentially executes a step of preparing an SOI wafer having an SOI layer formed on at least an insulating layer; a step of forming a thermal oxide film formed on the surface of the SOI layer; a step of measuring the thickness of the SOI layer while the thermal oxide layer is formed; a step of removing the thermal oxide film by an HF-containing solution; and a step of immersing the SOI layer in a cleaning liquid having etching property for the SOI layer without drying the surface of the SOI layer to etch the SOI layer, thereby reducing the thickness to a predetermined thickness. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、SOI(Silicon on Insulator)ウェーハの製造方法に関し、より詳しくは、SOI層の厚さを調整するSOIウェーハの製造方法に関する。   The present invention relates to a method for manufacturing an SOI (Silicon on Insulator) wafer, and more particularly to a method for manufacturing an SOI wafer in which the thickness of an SOI layer is adjusted.

従来、SOIウェーハのSOI層を薄膜化する方法の1つとして、SOIウェーハを熱処理し、SOI層の表面部のシリコンを酸化により酸化膜に変質させた後に、この表面酸化膜を除去する方法(犠牲酸化)が知られている。   Conventionally, as one method of thinning the SOI layer of an SOI wafer, a method of removing the surface oxide film after heat-treating the SOI wafer and converting the silicon on the surface of the SOI layer into an oxide film by oxidation (see FIG. Sacrificial oxidation) is known.

この方法によりSOI層の厚さ(単にSOI膜厚とも言う)を精度良く目的の値に薄膜化するには、酸化膜の厚さ(単に酸化膜厚とも言う)が狙い値になるよう正確に制御することが必要となる。しかし、実際に熱処理により成長する酸化膜の厚さにおいては、酸化時間中の大気圧の変動により酸化レートが変化し、表面酸化膜の厚さを正確に制御することは非常に困難であった。   In order to reduce the thickness of the SOI layer (also simply referred to as the SOI film thickness) to the target value with high accuracy by this method, the thickness of the oxide film (also simply referred to as the oxide film thickness) is accurately set to the target value. It is necessary to control. However, in the thickness of the oxide film that is actually grown by heat treatment, the oxidation rate changes due to fluctuations in atmospheric pressure during the oxidation time, and it is very difficult to accurately control the thickness of the surface oxide film. .

そこで、犠牲酸化によるSOI層の厚さの調整に代わる技術として、主に半導体ウェーハの洗浄液として使用されているSC−1洗浄液(NHOHとHの混合水溶液)のエッチング作用に着目し、これをSOI層の厚さの調整に利用する方法が用いられることもある(特許文献1及び特許文献2参照)。さらに、特許文献3の[0018]段落の(e)に記載されているように、犠牲酸化を行った後にSC−1洗浄によるエッチングを行う2段階の薄膜化の方法が用いられることもある。 Therefore, as an alternative to adjusting the thickness of the SOI layer by sacrificial oxidation, attention is focused on the etching action of SC-1 cleaning liquid (mixed aqueous solution of NH 4 OH and H 2 O 2 ) that is mainly used as a cleaning liquid for semiconductor wafers. However, a method of using this for adjusting the thickness of the SOI layer may be used (see Patent Document 1 and Patent Document 2). Furthermore, as described in (e) of paragraph [0018] of Patent Document 3, a two-stage thinning method in which etching is performed by SC-1 cleaning after performing sacrificial oxidation may be used.

このような犠牲酸化+SC−1洗浄による2段階のSOI層の厚さ調整は、例えば特許文献4の[0028]段落に記載されているように、SOIウェーハの製造プロセスにおいてSOI層の表面に必然的に酸化膜が形成される場合に好適に用いることができる。この場合、犠牲酸化後のSOI層の厚さ(SC−1洗浄を行う直前のSOI層の厚さ)が目的の値よりも若干厚くなるように犠牲酸化による薄膜化を行い、その後、別途、SC−1洗浄液のエッチング作用による薄膜化によって目的の値になるようにエッチング時間を制御する方法がとられる。この際、特許文献4の[0028]段落に示されているように、SOI層の表面に形成された酸化膜を除去した後にSOI層の厚さを測定し、その値を元に次段のエッチング工程の取り代を設定する方法がとられている。   Such a two-stage SOI layer thickness adjustment by sacrificial oxidation + SC-1 cleaning is inevitably applied to the surface of the SOI layer in the SOI wafer manufacturing process as described in paragraph [0028] of Patent Document 4, for example. In particular, it can be suitably used when an oxide film is formed. In this case, the thickness of the SOI layer after sacrificial oxidation (thickness of the SOI layer immediately before performing SC-1 cleaning) is reduced by sacrificial oxidation so that it is slightly thicker than the target value. A method is employed in which the etching time is controlled so that the target value is obtained by thinning the SC-1 cleaning liquid by etching. At this time, as shown in paragraph [0028] of Patent Document 4, after removing the oxide film formed on the surface of the SOI layer, the thickness of the SOI layer is measured, and the next level is measured based on the measured value. A method of setting a machining allowance for the etching process is used.

従来のSOI層の厚さを減少させる方法を図2を用いて説明する。
まず、図2(a)に示したように、支持層211の上に絶縁層212を挟んでSOI層213が形成されたSOIウェーハ210を準備する。
次に、図2(b)に示したように、SOI層213の表面に熱酸化膜221を形成する。この熱酸化膜221は、上記のようにSOIウェーハの製造プロセスにおいてSOI層の表面に必然的に酸化膜が形成されるものであってもよい。
A conventional method for reducing the thickness of the SOI layer will be described with reference to FIG.
First, as shown in FIG. 2A, an SOI wafer 210 in which an SOI layer 213 is formed on a support layer 211 with an insulating layer 212 interposed therebetween is prepared.
Next, as shown in FIG. 2B, a thermal oxide film 221 is formed on the surface of the SOI layer 213. The thermal oxide film 221 may be one in which an oxide film is necessarily formed on the surface of the SOI layer in the SOI wafer manufacturing process as described above.

次に、図2(c)に示したように、熱酸化膜221をHF水溶液により除去する。これにより、減厚されたSOI層213が露出される。そして、次のSOI膜厚の測定のためにIPA乾燥や吸引乾燥、スピン乾燥などの乾燥工程を行い乾燥させる。
次に、図2(d)に示したように、SOI層213の厚さを測定する。これにより、次の工程におけるSOI層213のエッチング量を決定する。
Next, as shown in FIG. 2C, the thermal oxide film 221 is removed with an HF aqueous solution. Thereby, the thinned SOI layer 213 is exposed. Then, drying is performed by performing a drying process such as IPA drying, suction drying, and spin drying in order to measure the next SOI film thickness.
Next, as shown in FIG. 2D, the thickness of the SOI layer 213 is measured. Thus, the etching amount of the SOI layer 213 in the next process is determined.

次に、図2(e)に示したように、SOI層213に対してエッチング性を有する洗浄液にSOI層を浸漬することによりSOI層213をエッチングして所定の厚さまで減少させる。その後、純水洗浄等を行ってSOI層213の厚さが所定の厚さまで減少したSOIウェーハ230を得る。   Next, as shown in FIG. 2E, the SOI layer 213 is etched and reduced to a predetermined thickness by immersing the SOI layer in a cleaning solution having etching properties with respect to the SOI layer 213. Thereafter, pure water cleaning or the like is performed to obtain an SOI wafer 230 in which the thickness of the SOI layer 213 is reduced to a predetermined thickness.

特開2000−173976号公報JP 2000-173976 A 特開2001−168308号公報JP 2001-168308 A 特開2004−311526号公報JP 2004-31526 A 特開2007−266059号公報JP 2007-266059 A

本発明は、SOI層の厚さの精度を低下させることなく低コストでSOI層の薄膜化を行うことができるSOIウェーハの製造方法を提供することを目的とする。   An object of the present invention is to provide an SOI wafer manufacturing method capable of reducing the thickness of an SOI layer at a low cost without reducing the accuracy of the thickness of the SOI layer.

上記目的達成のため、本発明は、SOIウェーハの製造方法であって、少なくとも、絶縁層上にSOI層が形成されたSOIウェーハを準備する工程と、前記SOI層の表面に熱酸化膜を形成する工程と、前記熱酸化膜が形成された状態で前記SOI層の厚さを測定する工程と、前記熱酸化膜をHF含有水溶液で除去した後、前記SOI層の表面を乾燥させることなく、前記SOI層に対してエッチング性を有する洗浄液に前記SOI層を浸漬することにより前記SOI層をエッチングして所定の厚さまで減少させる工程とを順次行うことを特徴とするSOIウェーハの製造方法を提供する(請求項1)。   To achieve the above object, the present invention is a method for manufacturing an SOI wafer, comprising at least a step of preparing an SOI wafer having an SOI layer formed on an insulating layer, and forming a thermal oxide film on the surface of the SOI layer. A step of measuring the thickness of the SOI layer in a state where the thermal oxide film is formed, and after removing the thermal oxide film with an HF-containing aqueous solution, without drying the surface of the SOI layer, A method of manufacturing an SOI wafer, comprising sequentially performing a step of etching the SOI layer to a predetermined thickness by immersing the SOI layer in a cleaning solution having an etching property with respect to the SOI layer. (Claim 1).

このように、熱酸化膜が形成された状態でSOI層の厚さを測定し、熱酸化膜をHF含有水溶液で除去した後、SOI層の表面を乾燥させることなく、連続してSOI層をエッチングして所定の厚さまで減少させるSOIウェーハの製造方法であれば、SOI層の薄膜化のプロセスを短縮しても精度良くSOI層の厚さの制御を行うことができるので、SOI層の厚さの精度を低下させることなくSOI層の薄膜化プロセス全体のコストを低減することができる。また、SOI層の表面が露出した状態で乾燥させることがないため、SOI層表面にキズや不純物汚染等が発生する機会が減り、最終的なSOIウェーハの品質と製造歩留りを向上させることができる。   In this way, the thickness of the SOI layer is measured in a state where the thermal oxide film is formed, and after removing the thermal oxide film with the HF-containing aqueous solution, the SOI layer is continuously formed without drying the surface of the SOI layer. If the SOI wafer manufacturing method is reduced to a predetermined thickness by etching, the thickness of the SOI layer can be accurately controlled even if the SOI layer thinning process is shortened. The overall cost of the SOI layer thinning process can be reduced without degrading the accuracy. In addition, since the SOI layer surface is not exposed and is not dried, the surface of the SOI layer is less likely to be scratched or contaminated with impurities, and the quality and manufacturing yield of the final SOI wafer can be improved. .

この場合、本発明のSOIウェーハの製造方法では、前記準備するSOIウェーハを、少なくとも、イオンの注入により形成された微小気泡層を有するボンドウェーハと支持基板となるベースウェーハとを接合する工程と、前記微小気泡層を境界としてボンドウェーハを剥離してベースウェーハ上に薄膜を形成する工程とを有するイオン注入剥離法によって作製されたSOIウェーハとすることができる(請求項2)。また前記準備するSOIウェーハをSIMOXウェーハとすることができる(請求項3)。
このように、本発明のSOIウェーハの製造方法は、薄膜化を行うSOIウェーハをイオン注入剥離法によって作製されたSOIウェーハやSIMOXウェーハ(SIMOX法によって作製されたSOIウェーハ)とした場合に好適に用いることができる。
In this case, in the method for manufacturing an SOI wafer of the present invention, the step of bonding the prepared SOI wafer to at least a bond wafer having a microbubble layer formed by ion implantation and a base wafer serving as a support substrate; An SOI wafer manufactured by an ion implantation separation method including a step of peeling a bond wafer with the microbubble layer as a boundary to form a thin film on a base wafer (claim 2). The prepared SOI wafer may be a SIMOX wafer.
As described above, the SOI wafer manufacturing method of the present invention is suitable when the SOI wafer to be thinned is an SOI wafer manufactured by an ion implantation separation method or a SIMOX wafer (an SOI wafer manufactured by a SIMOX method). Can be used.

また前記SOI層に対してエッチング性を有する洗浄液を、アンモニアと過酸化水素の混合水溶液とすることが好ましい(請求項4)。
このように、本発明のSOIウェーハの製造方法に用いる洗浄液をアンモニアと過酸化水素の混合水溶液とすれば、より精度良くSOI層の厚さの制御を行うことができる。
In addition, it is preferable that the cleaning liquid having etching properties with respect to the SOI layer is a mixed aqueous solution of ammonia and hydrogen peroxide.
Thus, if the cleaning liquid used in the method for manufacturing an SOI wafer of the present invention is a mixed aqueous solution of ammonia and hydrogen peroxide, the thickness of the SOI layer can be controlled with higher accuracy.

以上のように、本発明のSOIウェーハの製造方法に従えば、SOI層の薄膜化のプロセスを短縮しても精度良くSOI層の厚さの制御を行うことができるので、SOI層の厚さの精度を低下させることなくSOI層の薄膜化プロセス全体のコストを低減することができる。また、SOI層の表面が露出した状態で乾燥させることがないため、SOI層表面にキズや不純物汚染等が発生する機会が減り、最終的なSOIウェーハの品質と製造歩留りを向上させることができる。   As described above, according to the method for manufacturing an SOI wafer of the present invention, the thickness of the SOI layer can be accurately controlled even if the process of thinning the SOI layer is shortened. The overall cost of the SOI layer thinning process can be reduced without lowering the accuracy of the process. In addition, since the SOI layer surface is not exposed and is not dried, the surface of the SOI layer is less likely to be scratched or contaminated with impurities, and the quality and manufacturing yield of the final SOI wafer can be improved. .

以下、本発明を詳細に説明するが、本発明はこれらに限定されるものではない。
前記のように、従来の2段階の薄膜化によるSOIウェーハのSOI層の薄膜化の方法では、SOI層の薄膜化のためには、薄膜化を行うSOIウェーハを準備した後、(1)表面酸化工程、(2)酸化膜除去工程、(3)ウェーハ乾燥工程、(4)SOI膜厚測定工程、(5)SOI層エッチング+洗浄工程という、少なくとも5つの工程がこの順序で必要であり、全工程が長く、プロセスコストが増大していた。
Hereinafter, the present invention will be described in detail, but the present invention is not limited thereto.
As described above, in the conventional method of thinning an SOI layer of an SOI wafer by two-stage thinning, in order to thin the SOI layer, after preparing the SOI wafer to be thinned, (1) surface At least five steps of the oxidation step, (2) oxide film removal step, (3) wafer drying step, (4) SOI film thickness measurement step, and (5) SOI layer etching + cleaning step are required in this order. All processes were long and process costs were increasing.

また、従来法は、SOI層の厚さを精度よく測定する目的で、酸化膜除去後にSOI層の表面が露出した状態、あるいは、薄い自然酸化膜が形成された程度の状態で乾燥させた後にSOI膜厚測定が行われており、このため、SOI層表面にキズや不純物汚染等が発生しやすく、最終的なSOIウェーハの品質や製造歩留りを低下させる要因となっていた。   In addition, the conventional method is for the purpose of measuring the thickness of the SOI layer with high accuracy, after drying the oxide layer in a state where the surface of the SOI layer is exposed after the removal of the oxide film or in a state where a thin natural oxide film is formed. Since the SOI film thickness is measured, the surface of the SOI layer is likely to be scratched, contaminated with impurities, and the like, which has been a factor in reducing the quality and manufacturing yield of the final SOI wafer.

本発明は、犠牲酸化+エッチング性洗浄(以下、このエッチング性洗浄を、SOI膜厚調整洗浄と呼ぶことがある。)による2段の薄膜化プロセスにおいて、上記薄膜化プロセスを短縮する方法として、SOIウェーハの酸化後に、SOI層の表面に熱酸化膜が付いたままSOI層の層厚を測定し、測定したSOI層の厚さの値を元にSOI層のエッチング量を設定し、SOI酸化膜除去とエッチング性洗浄工程を同一工程で行う方法である。   The present invention provides a method for shortening the thinning process in a two-stage thinning process by sacrificial oxidation + etching cleaning (hereinafter, this etching cleaning may be referred to as SOI film thickness adjustment cleaning). After oxidizing the SOI wafer, measure the thickness of the SOI layer with the thermal oxide film on the surface of the SOI layer, and set the etching amount of the SOI layer based on the measured value of the SOI layer thickness. In this method, the film removal and the etching cleaning process are performed in the same process.

これにより薄膜化のプロセス全体が短縮され、プロセスコストを削減することができる。さらに、SOI層の厚さの測定は熱酸化膜が形成された状態で行うため、SOI層表面が保護され、キズや不純物汚染等の危険性が低下し、最終的なSOIウェーハの品質と製造歩留りを向上させることができる。   As a result, the entire thinning process is shortened, and the process cost can be reduced. Furthermore, since the thickness of the SOI layer is measured in a state where a thermal oxide film is formed, the surface of the SOI layer is protected, the risk of scratches and impurity contamination is reduced, and the quality and production of the final SOI wafer are reduced. Yield can be improved.

以下、本発明について図面を参照しながらさらに詳細に説明するが、本発明はこれらに限定されるものではない。
図1(a)〜(d)は、本発明に係るSOIウェーハの製造方法の一例を示すフローチャート図である。
Hereinafter, the present invention will be described in more detail with reference to the drawings, but the present invention is not limited thereto.
1A to 1D are flowcharts showing an example of a method for manufacturing an SOI wafer according to the present invention.

まず、図1(a)に示したように、絶縁層112上にSOI層113が形成されたSOIウェーハ110を準備する(工程a)。
なお、ここで準備するSOIウェーハ110は、少なくとも絶縁層112上にSOI層113が形成されたSOI構造を有するウェーハであればよい。例えば、図1(a)に示したように、単結晶シリコン等の支持層111上に絶縁層112が形成され(埋め込み絶縁層)、この埋め込み絶縁層112上にSOI層113が形成された構造を有するウェーハ等が挙げられる。
なおまた、本明細書中のSOI層とは、「絶縁層上のシリコン層(Silicon on Insulator)」を意味する。
First, as shown in FIG. 1A, an SOI wafer 110 having an SOI layer 113 formed on an insulating layer 112 is prepared (step a).
Note that the SOI wafer 110 prepared here may be a wafer having an SOI structure in which the SOI layer 113 is formed on at least the insulating layer 112. For example, as shown in FIG. 1A, a structure in which an insulating layer 112 (embedded insulating layer) is formed on a support layer 111 made of single crystal silicon or the like, and an SOI layer 113 is formed on the embedded insulating layer 112. And the like.
In addition, the SOI layer in this specification means “a silicon layer on an insulating layer (Silicon on Insulator)”.

また、工程aで準備するSOIウェーハ110はその作製方法等は特に限定されないが、準備するSOIウェーハ110を、例えばイオン注入剥離法によって作製されたSOIウェーハやSIMOXウェーハ等を好適に採用することができる。なお、イオン注入剥離法とは、イオンの注入により形成された微小気泡層を有するボンドウェーハと支持基板となるベースウェーハとを接合する工程と、前記微小気泡層を境界としてボンドウェーハを剥離してベースウェーハ上に薄膜を形成する工程とによって作製されたSOIウェーハであり、その剥離工程においては、熱処理を加えて剥離する方法や、プラズマ処理した表面を接合して接合強度を高めることにより熱処理を加えずに機械的に剥離する方法のいずれも適用することができる。また、SIMOXウェーハとは、単一のシリコンウェーハ表層から酸素イオンを注入し、その後の熱処理にて二層のシリコン単結晶層間にシリコン酸化膜を形成する、SIMOX法によって作製されたSOIウェーハである。   The manufacturing method and the like of the SOI wafer 110 prepared in the step a are not particularly limited. For example, an SOI wafer or a SIMOX wafer manufactured by an ion implantation delamination method can be suitably used as the SOI wafer 110 to be prepared. it can. The ion implantation separation method includes a step of bonding a bond wafer having a microbubble layer formed by ion implantation and a base wafer serving as a support substrate, and peeling the bond wafer with the microbubble layer as a boundary. This is an SOI wafer manufactured by a process of forming a thin film on a base wafer, and in the peeling process, a method of peeling by applying a heat treatment or a heat treatment by joining a plasma-treated surface to increase the bonding strength. Any method of mechanically peeling without adding can be applied. A SIMOX wafer is an SOI wafer manufactured by the SIMOX method in which oxygen ions are implanted from the surface layer of a single silicon wafer and a silicon oxide film is formed between two silicon single crystal layers by subsequent heat treatment. .

次に、図1(b)に示したように、SOI層113の表面に熱酸化膜121を形成する(工程b)。
この熱酸化膜121は、SOI層113のうち、表面に近い部分のシリコンが酸化により酸化膜に変質されるものである。
この熱酸化膜121の形成は、SOIウェーハの製造プロセスにおいてSOI層の表面に必然的に酸化膜が形成される場合に特に好適に用いることができる。ただし、これに限定されず、別工程を設けてもよい。
SOIウェーハの製造プロセスにおいてSOI層の表面に必然的に酸化膜が形成される場合とは、例えば、イオン注入剥離法等の二枚のウェーハを用いた貼り合わせによるSOIウェーハの製造プロセスにおいては、結合力を増すための結合熱処理の際に熱酸化膜121が形成される場合等である。SIMOXウェーハを用いる場合においては、シリコンウェーハに酸素イオンを注入した後の熱処理などの際に熱酸化膜121が形成される場合もある。
Next, as shown in FIG. 1B, a thermal oxide film 121 is formed on the surface of the SOI layer 113 (step b).
This thermal oxide film 121 is a film in which a portion of silicon close to the surface in the SOI layer 113 is transformed into an oxide film by oxidation.
The formation of the thermal oxide film 121 can be particularly suitably used when an oxide film is inevitably formed on the surface of the SOI layer in the SOI wafer manufacturing process. However, it is not limited to this, You may provide another process.
When an oxide film is inevitably formed on the surface of the SOI layer in the SOI wafer manufacturing process, for example, in an SOI wafer manufacturing process by bonding using two wafers such as an ion implantation separation method, This is the case, for example, when the thermal oxide film 121 is formed during the bonding heat treatment for increasing the bonding force. In the case of using a SIMOX wafer, the thermal oxide film 121 may be formed during a heat treatment after oxygen ions are implanted into the silicon wafer.

次に、図1(c)に示したように、熱酸化膜121が形成された状態でSOI層113の厚さを測定する(工程c)。
この段階ではSOI層113は熱酸化膜121に覆われているが、SOI層113の厚さは適切な測定方法によって測定することができる。なお、このSOI層の厚さの測定方法は特に限定されないが、エリプソメーターを用いた測定方法であれば、精度良くSOI層113の厚さを測定することができるので好ましい。なお、このとき測定されるSOI層113の厚さは、表面の熱酸化膜121の厚さは含まないものである。
このSOI層113の厚さの測定は熱酸化膜121が形成された状態で行うため、SOI層113の表面が保護され、キズや不純物汚染等の危険性が低下する。
そして、この工程で測定したSOI層113の厚さの値を元に、次の工程で行うSOI層113のエッチング量を設定する。
Next, as shown in FIG. 1C, the thickness of the SOI layer 113 is measured with the thermal oxide film 121 formed (step c).
At this stage, the SOI layer 113 is covered with the thermal oxide film 121, but the thickness of the SOI layer 113 can be measured by an appropriate measurement method. Note that a method for measuring the thickness of the SOI layer is not particularly limited, but a measurement method using an ellipsometer is preferable because the thickness of the SOI layer 113 can be accurately measured. Note that the thickness of the SOI layer 113 measured at this time does not include the thickness of the thermal oxide film 121 on the surface.
Since the thickness of the SOI layer 113 is measured in a state where the thermal oxide film 121 is formed, the surface of the SOI layer 113 is protected and the risk of scratches and impurity contamination is reduced.
Then, based on the thickness value of the SOI layer 113 measured in this step, the etching amount of the SOI layer 113 to be performed in the next step is set.

次に、熱酸化膜121をHF含有水溶液で除去する。これによりSOI層113を露出させるが、このとき、IPA乾燥や吸引乾燥、スピン乾燥などの乾燥工程を通してSOI層113の表面を乾燥させることなく、SOI層113に対してエッチング性を有する洗浄液(エッチング性洗浄液)にSOI層113を浸漬することによりSOI層をエッチングして所定の厚さまで減少させる(工程d)。その後、適宜純水リンスやSC−2(HClとHの混合水溶液)による洗浄などを行い、最終的なSOIウェーハ130を得る。
すなわち、熱酸化膜121の除去とSOI層113のエッチング性洗浄を連続したプロセスで行う。尚、これらの工程は枚葉処理又はバッチ処理(複数枚同一処理)のいずれでもよい。
Next, the thermal oxide film 121 is removed with an HF-containing aqueous solution. As a result, the SOI layer 113 is exposed. At this time, a cleaning liquid (etching) having an etching property with respect to the SOI layer 113 without drying the surface of the SOI layer 113 through a drying process such as IPA drying, suction drying, or spin drying. The SOI layer 113 is immersed in the cleaning solution) to etch the SOI layer and reduce it to a predetermined thickness (step d). Thereafter, cleaning with pure water rinse or SC-2 (mixed aqueous solution of HCl and H 2 O 2 ) is performed as appropriate to obtain a final SOI wafer 130.
That is, the removal of the thermal oxide film 121 and the etching cleaning of the SOI layer 113 are performed in a continuous process. These steps may be either single wafer processing or batch processing (same processing for a plurality of sheets).

この工程で行うSOI層113のエッチング量は、上記のように工程cで測定したSOI層113の厚さの値によって決定する。また、このSOI層113のエッチング量は、エッチング性を有する洗浄液の組成やエッチング温度、エッチング時間等を適切に設定することにより制御することができる。
なお、このエッチング性洗浄では、少なくともSOI層113のみエッチング性洗浄液に浸漬すれば十分であるが、SOIウェーハ全体を浸漬してもよい。
The etching amount of the SOI layer 113 performed in this step is determined by the thickness value of the SOI layer 113 measured in step c as described above. Further, the etching amount of the SOI layer 113 can be controlled by appropriately setting the composition of the cleaning liquid having etching properties, the etching temperature, the etching time, and the like.
In this etching cleaning, it is sufficient to immerse at least only the SOI layer 113 in the etching cleaning liquid, but the entire SOI wafer may be immersed.

なお、SOI層113に対してエッチング性を有する洗浄液としては、例えば、アンモニアと過酸化水素の混合水溶液(いわゆるSC−1洗浄液)を用いることができ、このようなSC−1洗浄液であれば、より精度良くSOI層の厚さの制御を行うことができるので好ましい。   As the cleaning liquid having etching properties for the SOI layer 113, for example, a mixed aqueous solution of ammonia and hydrogen peroxide (so-called SC-1 cleaning liquid) can be used. This is preferable because the thickness of the SOI layer can be controlled with higher accuracy.

以上のような工程を経るSOIウェーハの製造方法であれば、熱酸化膜121の除去とSOI層113のエッチング性洗浄工程を連続して行うことができ、特に同一バッチ内で行うこともできるので、これによりSOI層の薄膜化プロセス全体が短縮され、プロセスコストを削減することができる。さらに、SOI層113の測定は熱酸化膜が形成された状態で行うため、SOI層113の表面が保護され、キズや不純物汚染等の危険性が低下し、最終的なSOIウェーハの品質と製造歩留りを向上させることができる。   If it is the manufacturing method of the SOI wafer which passes through the above processes, since the removal of the thermal oxide film 121 and the etching cleaning process of the SOI layer 113 can be performed continuously, it can also be performed especially in the same batch. As a result, the entire SOI layer thinning process is shortened, and the process cost can be reduced. Furthermore, since the measurement of the SOI layer 113 is performed in a state where a thermal oxide film is formed, the surface of the SOI layer 113 is protected, the risk of scratches and impurity contamination is reduced, and the quality and production of the final SOI wafer are reduced. Yield can be improved.

以下、本発明の実施例および比較例を挙げて本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。   EXAMPLES Hereinafter, although an Example and comparative example of this invention are given and this invention is demonstrated more concretely, this invention is not limited to these.

(実施例)
図1に示した本発明のSOIウェーハの製造方法に従ってSOIウェーハを製造した。なお、目標膜厚として、SOI層113の厚さを70nm、埋め込み絶縁層112の厚さを150nmと設定した。
(Example)
An SOI wafer was manufactured according to the SOI wafer manufacturing method of the present invention shown in FIG. As the target film thickness, the thickness of the SOI layer 113 was set to 70 nm, and the thickness of the buried insulating layer 112 was set to 150 nm.

まず、以下のような手順に従って、イオン注入剥離法によってSOIウェーハ110を準備した(工程a)。
まず、SOIウェーハを作製するためのボンドウェーハ及びベースウェーハとしてシリコン単結晶ウェーハ(鏡面研磨、直径300mm、結晶方位<100>)を準備した。
次に、ボンドウェーハのみの表面に酸化膜を150nmの厚さで形成した。
次に、ボンドウェーハのみに水素イオンのイオン注入を、ドーズ量5×1016/cmとして行った。
次に、貼り合わせ前洗浄を行った後、室温にてボンドウェーハとベースウェーハとを上記のイオン注入した表面を貼り合わせ面として貼り合わせた。
次に、ボンドウェーハの剥離を行う剥離熱処理を、熱処理温度500℃、熱処理時間30分、窒素雰囲気下の条件で行った。
このようにして、支持層111上に埋め込み絶縁層112が形成され、さらにその上にSOI層113が形成されたSOIウェーハ110(剥離直後の剥離面が露出した状態、SOI層113の厚さ150nm、埋め込み絶縁層(埋め込み酸化膜)112の厚さ150nm)を作製した。
このようなSOIウェーハ110を25枚準備した。
First, an SOI wafer 110 was prepared by an ion implantation separation method according to the following procedure (step a).
First, a silicon single crystal wafer (mirror polishing, diameter 300 mm, crystal orientation <100>) was prepared as a bond wafer and a base wafer for producing an SOI wafer.
Next, an oxide film having a thickness of 150 nm was formed on the surface of only the bond wafer.
Next, hydrogen ions were implanted only into the bond wafer at a dose of 5 × 10 16 / cm 2 .
Next, after performing the pre-bonding cleaning, the bond wafer and the base wafer were bonded at the room temperature using the above-described ion-implanted surfaces as the bonding surfaces.
Next, peeling heat treatment for peeling the bond wafer was performed under conditions of a heat treatment temperature of 500 ° C., a heat treatment time of 30 minutes, and a nitrogen atmosphere.
In this way, the SOI wafer 110 in which the buried insulating layer 112 is formed on the support layer 111 and the SOI layer 113 is further formed thereon (with the peeled surface immediately after peeling exposed, the thickness of the SOI layer 113 being 150 nm). The buried insulating layer (buried oxide film) 112 has a thickness of 150 nm).
Twenty-five such SOI wafers 110 were prepared.

次に、SOIウェーハ110の結合熱処理を950℃、1時間、パイロジェニック酸化雰囲気下の条件で行った。
これにより、必然的にSOI層113の表面部が熱酸化膜121に変質し、SOI層113表面に熱酸化膜121が形成された(工程b)。
Next, the bonding heat treatment of the SOI wafer 110 was performed at 950 ° C. for 1 hour under a pyrogenic oxidizing atmosphere.
As a result, the surface portion of the SOI layer 113 inevitably changed into the thermal oxide film 121, and the thermal oxide film 121 was formed on the surface of the SOI layer 113 (step b).

次に、エリプソメーターを使用し、SOIウェーハのSOI層113の厚さを測定した(工程c)。25枚のSOIウェーハのSOI層113の厚さの測定値の平均は75.3nmであった。ここで測定したSOI層113の厚さの値を基に、後述のSOI膜厚調整洗浄(SC−1洗浄)の条件を決定した。
なお、同時に表面の熱酸化膜121の厚さを測定し、その厚さの平均は160nmであった。
Next, using an ellipsometer, the thickness of the SOI layer 113 of the SOI wafer was measured (step c). The average value of the measured thickness of the SOI layer 113 of the 25 SOI wafers was 75.3 nm. Based on the value of the thickness of the SOI layer 113 measured here, conditions for the SOI film thickness adjustment cleaning (SC-1 cleaning) described later were determined.
At the same time, the thickness of the thermal oxide film 121 on the surface was measured, and the average thickness was 160 nm.

次に、熱酸化膜121を形成したSOIウェーハに対して15%HF水溶液に100秒間浸漬し、熱酸化膜121を除去した。
続いて、SOI層113の表面を乾燥させることなく、上記で測定したSOI層113の厚さの値を基に決定したSOI層が5nmエッチングされる条件で、SOI膜厚調整洗浄としてSC−1洗浄を行った。具体的には、SC−1洗浄液(アンモニアと過酸化水素の混合水溶液、NHOH水溶液(29%):H水溶液(30%):水=1:1:5)を用いて、SC−1洗浄を76℃で560秒間行った(工程d)。
Next, the SOI wafer on which the thermal oxide film 121 was formed was immersed in a 15% HF aqueous solution for 100 seconds to remove the thermal oxide film 121.
Subsequently, SC-1 is performed as the SOI film thickness adjustment cleaning under the condition that the SOI layer determined based on the thickness value of the SOI layer 113 measured above is etched by 5 nm without drying the surface of the SOI layer 113. Washing was performed. Specifically, using SC-1 cleaning liquid (mixed aqueous solution of ammonia and hydrogen peroxide, NH 4 OH aqueous solution (29%): H 2 O 2 aqueous solution (30%): water = 1: 1: 5), SC-1 cleaning was performed at 76 ° C. for 560 seconds (step d).

このような一連のプロセスを行った25枚のSOIウェーハ130のSOI層113の厚さをエリプソメーターを使用して測定した。
その結果、測定値の平均は70.4nmであった。
The thickness of the SOI layer 113 of the 25 SOI wafers 130 subjected to such a series of processes was measured using an ellipsometer.
As a result, the average of the measured values was 70.4 nm.

(比較例)
図2に示した従来のSOIウェーハの製造方法に従ってSOIウェーハを製造した。なお、目標膜厚としては実施例と同様にSOI層213の厚さを70nm、埋め込み絶縁層212の厚さを150nmと設定した。
(Comparative example)
An SOI wafer was manufactured according to the conventional SOI wafer manufacturing method shown in FIG. As the target film thickness, the thickness of the SOI layer 213 was set to 70 nm and the thickness of the buried insulating layer 212 was set to 150 nm as in the example.

まず、実施例と同様にして、支持層211上に絶縁層212が形成され、さらにその上にSOI層213が形成されたSOIウェーハ210(剥離直後の剥離面が露出した状態、SOI層213の厚さ150nm、絶縁層(埋め込み酸化膜)212の厚さ150nm)を作製した。
このようなSOIウェーハ210を25枚準備した。
First, in the same manner as in the example, an SOI wafer 210 in which an insulating layer 212 is formed on a support layer 211 and an SOI layer 213 is further formed thereon (a state in which the peeled surface immediately after peeling is exposed, the SOI layer 213 is formed). 150 nm in thickness and 150 nm in thickness of the insulating layer (embedded oxide film) 212 were manufactured.
Twenty-five such SOI wafers 210 were prepared.

次に、SOIウェーハ210の結合熱処理を実施例と同様に、950℃、1時間、パイロジェニック酸化雰囲気下の条件で行った。
これにより、必然的にSOI層213表面に熱酸化膜221が形成された。
Next, the bonding heat treatment of the SOI wafer 210 was performed in a pyrogenic oxidizing atmosphere at 950 ° C. for 1 hour in the same manner as in the example.
As a result, a thermal oxide film 221 was inevitably formed on the surface of the SOI layer 213.

次に、エリプソメーターを使用し、熱酸化膜厚測定用のモニターウェーハ(シリコン単結晶ウェーハ)の熱酸化膜の厚さを測定した。モニターウェーハの熱酸化膜の厚さは160nmであった。   Next, using an ellipsometer, the thickness of the thermal oxide film of the monitor wafer (silicon single crystal wafer) for measuring the thermal oxide film thickness was measured. The thickness of the thermal oxide film on the monitor wafer was 160 nm.

次に、熱酸化膜221を形成したSOIウェーハに対して15%HF水溶液に100秒間浸漬し、熱酸化膜221を除去した。
次いで、露出したSOI層213の膜厚測定のため、IPA(イソプロピルアルコール)を用いてSOI層213の表面を乾燥させた。
Next, the SOI wafer on which the thermal oxide film 221 was formed was immersed in a 15% HF aqueous solution for 100 seconds to remove the thermal oxide film 221.
Next, in order to measure the thickness of the exposed SOI layer 213, the surface of the SOI layer 213 was dried using IPA (isopropyl alcohol).

次に、エリプソメーターを使用し、25枚のSOIウェーハのSOI層213の厚さを測定した。SOI層213の厚さの平均は74.4nmであった。ここで測定したSOI層213の厚さの値を基に、次のSOI膜厚調整洗浄(SC−1洗浄)の条件を決定した。   Next, the thickness of the SOI layer 213 of 25 SOI wafers was measured using an ellipsometer. The average thickness of the SOI layer 213 was 74.4 nm. Based on the thickness value of the SOI layer 213 measured here, conditions for the next SOI film thickness adjustment cleaning (SC-1 cleaning) were determined.

次に、前段階で測定したSOI層213の厚さの値を基に決定したSOI層が5nmエッチングされる条件で、SOI膜厚調整洗浄としてSC−1洗浄を行った。具体的には、SC−1洗浄液(アンモニアと過酸化水素の混合水溶液、NHOH水溶液(29%):H水溶液(30%):水=1:1:5)を用いて、SOIウェーハに対してSC−1洗浄を76℃で560秒間行った。 Next, SC-1 cleaning was performed as SOI film thickness adjustment cleaning under the condition that the SOI layer determined based on the thickness value of the SOI layer 213 measured in the previous stage was etched by 5 nm. Specifically, using SC-1 cleaning liquid (mixed aqueous solution of ammonia and hydrogen peroxide, NH 4 OH aqueous solution (29%): H 2 O 2 aqueous solution (30%): water = 1: 1: 5), SC-1 cleaning was performed on the SOI wafer at 76 ° C. for 560 seconds.

このような一連のプロセスを行ったSOIウェーハ230のSOI層213の厚さをエリプソメーターを使用して測定した。
その結果、測定値の平均は70.1nmであった。
The thickness of the SOI layer 213 of the SOI wafer 230 subjected to such a series of processes was measured using an ellipsometer.
As a result, the average of the measured values was 70.1 nm.

実施例、比較例のそれぞれの結合熱処理以降の各工程の条件と測定結果を相違点に着目して時系列順にまとめると以下の表1のようになる。   Table 1 below summarizes the conditions and measurement results of each step after the bonding heat treatment of each of the examples and comparative examples in order of time series, focusing on the differences.

Figure 2010092909
Figure 2010092909

実施例、比較例ともに、事前に設定した目標膜厚のSOI層の厚さ70nmに近いSOIウェーハが得られた。全体の工程時間は実施例の方が比較例よりも約25%短かった。   In both the example and the comparative example, an SOI wafer close to the thickness of the SOI layer having the target film thickness set in advance was obtained. The overall process time was about 25% shorter in the examples than in the comparative examples.

また、最終的に製造された実施例、比較例の各25枚のSOIウェーハの表面を光学式表面検査装置を用いて検査した結果、比較例の25枚中の1枚に、熱酸化膜除去からSOI膜厚測定の間の工程に起因すると見られる欠陥(LPD)が発見された。一方、実施例の25枚にはそのような欠陥は観察されなかった。   In addition, as a result of inspecting the surface of each of the 25 manufactured SOI wafers in the final example and the comparative example using an optical surface inspection apparatus, one of the 25 comparative examples was subjected to thermal oxide film removal. A defect (LPD) that was attributed to the process between the SOI film thickness measurement and the SOI film thickness measurement was discovered. On the other hand, such defects were not observed on the 25 sheets of the examples.

実施例のようにSOIウェーハの製造におけるSOI層の薄膜化のプロセスを短縮しても精度良く膜厚の制御が行えることから、SOI膜厚の精度を低下させることなくプロセスのコストを低減することができることが明らかとなった。それに加えて実施例では、SOI層表面が露出した状態で乾燥させる工程が削減されるため、SOI層表面にキズや不純物汚染等が発生する機会が減るので、最終的なSOIウェーハの品質と製造歩留りを向上させる効果が得られる。   Since the film thickness can be controlled with high accuracy even if the process of thinning the SOI layer in the manufacture of the SOI wafer is shortened as in the embodiment, the process cost can be reduced without reducing the accuracy of the SOI film thickness. It became clear that it was possible. In addition, in the embodiment, since the drying process is reduced with the surface of the SOI layer exposed, the chance of generating scratches or impurity contamination on the surface of the SOI layer is reduced, so that the quality and manufacturing of the final SOI wafer can be reduced. The effect of improving the yield is obtained.

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は単なる例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。   The present invention is not limited to the above embodiment. The above embodiment is merely an example, and the present invention has the same configuration as that of the technical idea described in the claims of the present invention, and any device that exhibits the same function and effect is the present invention. It is included in the technical scope of the invention.

本発明のSOIウェーハの製造方法の流れを示すフローチャート図である。It is a flowchart figure which shows the flow of the manufacturing method of the SOI wafer of this invention. 従来のSOIウェーハの製造方法の流れを示すフローチャート図である。It is a flowchart figure which shows the flow of the manufacturing method of the conventional SOI wafer.

符号の説明Explanation of symbols

110…準備するSOIウェーハ、 111…支持層、
112…(埋め込み)絶縁層、 113…SOI層、 121…熱酸化膜、
130…本発明により製造したSOIウェーハ。
110 ... SOI wafer to be prepared, 111 ... Support layer,
112 ... (embedded) insulating layer, 113 ... SOI layer, 121 ... thermal oxide film,
130: An SOI wafer manufactured according to the present invention.

Claims (4)

SOIウェーハの製造方法であって、少なくとも、
絶縁層上にSOI層が形成されたSOIウェーハを準備する工程と、
前記SOI層の表面に熱酸化膜を形成する工程と、
前記熱酸化膜が形成された状態で前記SOI層の厚さを測定する工程と、
前記熱酸化膜をHF含有水溶液で除去した後、前記SOI層の表面を乾燥させることなく、前記SOI層に対してエッチング性を有する洗浄液に前記SOI層を浸漬することにより前記SOI層をエッチングして所定の厚さまで減少させる工程と
を順次行うことを特徴とするSOIウェーハの製造方法。
A method for manufacturing an SOI wafer, comprising:
Preparing an SOI wafer having an SOI layer formed on an insulating layer;
Forming a thermal oxide film on the surface of the SOI layer;
Measuring the thickness of the SOI layer with the thermal oxide film formed;
After removing the thermal oxide film with an HF-containing aqueous solution, the SOI layer is etched by immersing the SOI layer in a cleaning solution having an etching property to the SOI layer without drying the surface of the SOI layer. And a step of reducing the thickness to a predetermined thickness in order.
前記準備するSOIウェーハを、少なくとも、イオンの注入により形成された微小気泡層を有するボンドウェーハと支持基板となるベースウェーハとを接合する工程と、前記微小気泡層を境界としてボンドウェーハを剥離してベースウェーハ上に薄膜を形成する工程とを有するイオン注入剥離法によって作製されたSOIウェーハとすることを特徴とする請求項1に記載のSOIウェーハの製造方法。   The SOI wafer to be prepared is bonded to at least a bond wafer having a microbubble layer formed by ion implantation and a base wafer serving as a support substrate, and the bond wafer is peeled off using the microbubble layer as a boundary. 2. The method for manufacturing an SOI wafer according to claim 1, wherein the SOI wafer is manufactured by an ion implantation separation method including a step of forming a thin film on a base wafer. 前記準備するSOIウェーハをSIMOXウェーハとすることを特徴とする請求項1に記載のSOIウェーハの製造方法。   The method for manufacturing an SOI wafer according to claim 1, wherein the prepared SOI wafer is a SIMOX wafer. 前記SOI層に対してエッチング性を有する洗浄液を、アンモニアと過酸化水素の混合水溶液とすることを特徴とする請求項1ないし請求項3のいずれか一項に記載のSOIウェーハの製造方法。   4. The method for manufacturing an SOI wafer according to claim 1, wherein the cleaning liquid having an etching property with respect to the SOI layer is a mixed aqueous solution of ammonia and hydrogen peroxide. 5.
JP2008258481A 2008-10-03 2008-10-03 Manufacturing method of SOI wafer Active JP5320954B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008258481A JP5320954B2 (en) 2008-10-03 2008-10-03 Manufacturing method of SOI wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008258481A JP5320954B2 (en) 2008-10-03 2008-10-03 Manufacturing method of SOI wafer

Publications (2)

Publication Number Publication Date
JP2010092909A true JP2010092909A (en) 2010-04-22
JP5320954B2 JP5320954B2 (en) 2013-10-23

Family

ID=42255382

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008258481A Active JP5320954B2 (en) 2008-10-03 2008-10-03 Manufacturing method of SOI wafer

Country Status (1)

Country Link
JP (1) JP5320954B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015194079A1 (en) * 2014-06-17 2015-12-23 信越半導体株式会社 Method for manufacturing soi wafer
JP2016181664A (en) * 2015-03-25 2016-10-13 信越半導体株式会社 Manufacturing method for bonded wafers
KR20170058924A (en) * 2014-09-24 2017-05-29 신에쯔 한도타이 가부시키가이샤 Soi wafer manufacturing method
KR20200019581A (en) * 2018-08-14 2020-02-24 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Method for forming thin semiconductor-on-insulator (soi) substrates
WO2021241044A1 (en) 2020-05-26 2021-12-02 信越半導体株式会社 Method for manufacturing soi wafer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03228330A (en) * 1990-02-02 1991-10-09 Nec Corp Etching device
JP2004311526A (en) * 2003-04-02 2004-11-04 Sumitomo Mitsubishi Silicon Corp Semiconductor substrate and its manufacturing method
JP2005209787A (en) * 2004-01-21 2005-08-04 Seiko Epson Corp Method of manufacturing semiconductor device and treatment device
JP2007266059A (en) * 2006-03-27 2007-10-11 Sumco Corp Method of manufacturing simox wafer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03228330A (en) * 1990-02-02 1991-10-09 Nec Corp Etching device
JP2004311526A (en) * 2003-04-02 2004-11-04 Sumitomo Mitsubishi Silicon Corp Semiconductor substrate and its manufacturing method
JP2005209787A (en) * 2004-01-21 2005-08-04 Seiko Epson Corp Method of manufacturing semiconductor device and treatment device
JP2007266059A (en) * 2006-03-27 2007-10-11 Sumco Corp Method of manufacturing simox wafer

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015194079A1 (en) * 2014-06-17 2015-12-23 信越半導体株式会社 Method for manufacturing soi wafer
JP2016004890A (en) * 2014-06-17 2016-01-12 信越半導体株式会社 Soi wafer manufacturing method
KR102241303B1 (en) * 2014-06-17 2021-04-16 신에쯔 한도타이 가부시키가이샤 Method for manufacturing soi wafer
CN106415784A (en) * 2014-06-17 2017-02-15 信越半导体株式会社 Method for manufacturing SOI wafer
KR20170018336A (en) 2014-06-17 2017-02-17 신에쯔 한도타이 가부시키가이샤 Method for manufacturing soi wafer
CN106415784B (en) * 2014-06-17 2019-06-07 信越半导体株式会社 The manufacturing method of silicon-on-insulator wafer
TWI611568B (en) * 2014-06-17 2018-01-11 Shin Etsu Handotai Co Ltd Method for manufacturing germanium on insulator
US9953860B2 (en) 2014-06-17 2018-04-24 Shin-Etsu Handotai Co., Ltd. Method of manufacturing SOI wafer
US10115580B2 (en) 2014-09-24 2018-10-30 Shin-Etsu Handotai Co., Ltd. Method for manufacturing an SOI wafer
KR20170058924A (en) * 2014-09-24 2017-05-29 신에쯔 한도타이 가부시키가이샤 Soi wafer manufacturing method
KR102259162B1 (en) * 2014-09-24 2021-06-01 신에쯔 한도타이 가부시키가이샤 Soi wafer manufacturing method
JP2016181664A (en) * 2015-03-25 2016-10-13 信越半導体株式会社 Manufacturing method for bonded wafers
KR20200019581A (en) * 2018-08-14 2020-02-24 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Method for forming thin semiconductor-on-insulator (soi) substrates
KR102309993B1 (en) 2018-08-14 2021-10-12 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Method for forming thin semiconductor-on-insulator (soi) substrates
US11264469B2 (en) 2018-08-14 2022-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming thin semiconductor-on-insulator (SOI) substrates
US11855159B2 (en) 2018-08-14 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming thin semiconductor-on-insulator (SOI) substrates
WO2021241044A1 (en) 2020-05-26 2021-12-02 信越半導体株式会社 Method for manufacturing soi wafer
KR20230014690A (en) 2020-05-26 2023-01-30 신에쯔 한도타이 가부시키가이샤 Manufacturing method of SOI wafer

Also Published As

Publication number Publication date
JP5320954B2 (en) 2013-10-23

Similar Documents

Publication Publication Date Title
JP4509488B2 (en) Manufacturing method of bonded substrate
JP5135935B2 (en) Manufacturing method of bonded wafer
US8236667B2 (en) Silicon on insulator (SOI) wafer and process for producing same
JP5415676B2 (en) Manufacturing method of SOI wafer
TWI588914B (en) Transparent SOI wafer manufacturing method
JPWO2003009386A1 (en) Manufacturing method of bonded wafer
EP3104395B1 (en) Method for manufacturing laminated wafer
JP2006210899A (en) Process for producing soi wafer, and soi wafer
JP4577382B2 (en) Manufacturing method of bonded wafer
WO2010098007A1 (en) Method for manufacturing soi wafer
KR20140121392A (en) Method for manufacturing bonded silicon-on-insulator (soi) wafer
JP5320954B2 (en) Manufacturing method of SOI wafer
JPWO2004075298A1 (en) Manufacturing method of SOI wafer and SOI wafer
KR20080003328A (en) Soi wafer manufacturing method and soi wafer manufactured by same
JP2011103409A (en) Wafer laminating method
JP2006303089A (en) Cleaning method of silicon substrate
JP2010098167A (en) Method of manufacturing laminated wafer
JP4016701B2 (en) Manufacturing method of bonded substrate
JP2007242972A (en) Manufacturing method for soi wafer
JP2016082093A (en) Bonded wafer manufacturing method
JP6273322B2 (en) Manufacturing method of SOI substrate
JP6152829B2 (en) Manufacturing method of SOI wafer
JP7251419B2 (en) Bonded SOI wafer manufacturing method
JP2010135538A (en) Method of manufacturing bonded wafer
JP2008227207A (en) Bonded wafer manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130701

R150 Certificate of patent or registration of utility model

Ref document number: 5320954

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250