JP6575075B2 - スイッチング電源 - Google Patents

Description

本発明は、スイッチング電源に関する。

スイッチング電源は、スイッチ素子を任意のスイッチング周波数でスイッチングさせることで、直流電圧を、任意の周波数を有する交流電圧に変換する。ここで、スイッチ素子として、互いに接続された２つのスイッチ素子を用い、これらのスイッチ素子を交互にオンオフするスイッチング電源がある（例えば、特許文献１参照。）。このようなスイッチング電源においては、スイッチング損失軽減のため、電圧推移時間として、２つのスイッチ素子が同時にオフとなるデッドタイムが必要となる。

図６は、従来のスイッチング電源における、スイッチ素子が発生する電圧を例示したグラフである。図６には、上記したデッドタイムが示されている。従来のスイッチング電源において、デッドタイムは、一定の値に固定されている。図６は、負荷が例えば１６０Ｗの場合を示している。図７は、無負荷の場合に、スイッチ素子が発生する電圧を例示したグラフである。

特開２０１４−０５４０４０号公報

上記したように、従来のスイッチング電源では、デッドタイムは、固定値である。デッドタイム中は、二次巻線側に対して電力が供給されないため、負荷が重いと、図６に示すように、電圧波形にディップ（くぼみ）が生じる。このディップは、電圧降下（電源インピーダンス：高）の原因、及び、ノイズ源となる。また、デッドタイムが固定値であると、スイッチング周波数を高周波化する場合に、デューティー比が制限される。

本発明の目的は、スイッチング電源において、負荷の軽重に応じて、２つのスイッチ素子が同時にオフとなるデッドタイムを変更可能とすることである。

第１の発明のスイッチング電源は、一次巻線と、二次巻線と、を有するトランスと、前記一次巻線に第１電位の電圧を供給する第１スイッチ素子と、前記一次巻線に第１電位よりも低い第２電位の電圧を供給する第２スイッチ素子と、を有するスイッチング回路と、前記スイッチング回路のスイッチングを制御するドライバ回路と、前記スイッチング回路が前記一次巻線に供給する電圧が、前記第１電位に一定の電圧を加えた値である第３電位となった場合に、第１検出信号を出力し、前記第２電位から一定の電圧を引いた値である第４電位となった場合に、第２検出信号を出力する検出回路と、を備え、前記ドライバ回路は、前記検出回路が前記第１検出信号を出力した場合に、前記第１スイッチ素子をオンし、前記検出回路が前記第２検出信号を出力した場合に、前記第２スイッチ素子をオンすることを特徴とする。

第１スイッチ素子がオフ、第２スイッチ素子がオンの状態から、第２スイッチ素子がオフの状態となると、スイッチング回路が一次巻線に供給する電圧は、第２電位から、第１電位に一定の電圧を加えた値である第３電位に変化する。また、第１スイッチ素子がオン、第２スイッチ素子がオフの状態から、第１スイッチ素子がオフの状態となると、スイッチング回路が一次巻線に供給する電圧は、第１電位から、第２電位から一定の電圧を引いた値である第４電位に変化する。ここで、一定の電圧とは、例えば、第１スイッチ素子、及び、第２スイッチ素子に付随する整流素子の順方向電圧である。第２電位から第３電位への変化時間、及び、第１電位から第４電位への変化時間は、負荷が重いほど、短くなる。本発明では、検出回路は、スイッチング回路が一次巻線に供給する電圧が、第３電位となった場合に、第１検出信号を出力し、第４電位となった場合に、第２検出信号を出力する。そして、ドライバ回路は、検出回路が第１検出信号を出力した場合に、第１スイッチ素子をオンし、検出回路が第２検出信号を出力した場合に、第２スイッチ素子をオンする。すなわち、ドライバ回路は、スイッチング回路が一次巻線に供給する電圧が、第３電位となった場合に、第１スイッチ素子をオンし、第４電位となった場合に、第２スイッチ素子をオンする。上記のように、第２電位から第３電位への変化時間、及び、第１電位から第４電位への変化時間は、負荷が重いほど、短くなるため、負荷が重いほど、デッドタイムが短くなる。従って、本発明によれば、負荷の軽重に応じて、デッドタイムを変更することができる。

第２の発明のスイッチング電源は、第１の発明のスイッチング電源において、前記一定の電圧は、前記第１スイッチ素子、及び、前記第２スイッチ素子に付随する整流素子の順方向電圧であることを特徴とする。

第３の発明のスイッチング電源は、第１又は第２の発明のスイッチング電源において、前記検出回路は、ベースに、前記第１電位の電圧が供給され、エミッタが、前記スイッチング回路と前記一次巻線との間に接続され、コレクタが、前記ドライバ回路に接続され、コレクタに、前記第１電位と前記第２電位との間の第５電位の電圧が供給される、ｐｎｐ型のバイポーラトランジスタと、ベースに、前記第２電位の電圧が供給され、エミッタが、前記スイッチング回路と前記一次巻線との間に接続され、コレクタが、前記ドライバ回路に接続され、コレクタに、前記第５電位の電圧が供給される、ｎｐｎ型のバイポーラトランジスタと、を有することを特徴とする。

本発明では、ｐｎｐ型のバイポーラトランジスタは、ベースに、第１電位の電圧が供給され、エミッタが、スイッチング回路と一次巻線との間に接続され、コレクタが、ドライバ回路に接続され、コレクタに、第１電位と第２電位との間の第５電位の電圧が供給される。スイッチング回路が一次巻線に供給する電圧が、第３電位となった場合に、バイポーラトランジスタは、ベース電圧がエミッタ電圧に対して低電位となり、ベース電流が流れ始める。すなわち、検出回路は、バイポーラトランジスタのコレクタからの出力電流として検出信号を出力する。

また、本発明では、ｎｐｎ型のバイポーラトランジスタは、ベースに、第２電位の電圧が供給され、エミッタが、スイッチング回路と一次巻線との間に接続され、コレクタが、ドライバ回路に接続され、コレクタに、第５電位の電圧が供給される。従って、スイッチング回路が一次巻線に供給する電圧が、第４電位となった場合に、バイポーラトランジスタは、ベース電圧がエミッタ電圧に対して高電位となり、ベース電流が流れ始める。すなわち、検出回路は、バイポーラトランジスタのコレクタからの出力電流として検出信号を出力する。

このように、本発明によれば、検出回路を、バイポーラトランジスタを用いた簡易な回路構成とすることができる。

第４の発明のスイッチング電源は、第１〜第３の発明のいずれかのスイッチング電源において、前記第１スイッチ素子、及び、前記第２スイッチ素子は、ｎ型のＭＯＳトランジスタであり、前記第１スイッチ素子は、ゲートが、前記ドライバ回路に接続され、ドレインに、前記第１電位の電圧が供給され、ソースが、前記一次巻線と前記第２スイッチ素子のドレインとに接続され、前記第２スイッチ素子は、ゲートが、前記ドライバ回路に接続され、ドレインが、前記一次巻線と前記第１スイッチ素子のソースとに接続され、ソースに前記第２電位の電圧が供給されることを特徴とする。

本発明では、スイッチ素子として、ＭＯＳトランジスタを用いることで、高いスイッチング周波数を実現することができる。

本発明によれば、負荷の軽重に応じて、デッドタイムを変更することができる。

本発明の実施形態に係るスイッチング電源の基本構成を示すブロック図である。 スイッチング回路等の具体的な回路構成を示す図である。 検出回路の出力を例示したグラフである。 検出回路の出力を例示したグラフである。 （ａ）は、本実施形態のスイッチング電源のスイッチング回路が一次巻線に供給する電圧を例示したグラフである。（ｂ）は、従来のスイッチング電源のスイッチング回路が一次巻線に供給する電圧を例示したグラフである。 従来のスイッチング電源における、スイッチ素子が発生する電圧を例示したグラフである。 従来のスイッチング電源における、スイッチ素子が発生する電圧を例示したグラフである。

以下、本発明の実施形態について説明する。図１は、本発明の実施形態に係るスイッチング電源の基本構成を示すブロック図である。スイッチング電源１は、整流回路２、ドライバ回路３、スイッチング回路４、トランス５、整流回路６、検出回路７を備える。

整流回路２は、交流電源８から入力される交流電圧を整流及び平滑して、スイッチング回路４のＭＯＳトランジスタＭ１、Ｍ２に供給する。ドライバ回路３は、スイッチング回路４のスイッチングを制御する。スイッチング回路４は、ドライバ回路３により制御され、任意のスイッチング周波数でスイッチングすることにより、任意の周波数の交流電圧をトランス５の一次巻線に供給する。トランス５は、一次巻線に供給された電圧を変圧して二次巻線から出力する。整流回路６は、負荷９に接続され、トランス５の二次巻線からの交流電圧を整流及び平滑し、電源電圧として、後段の負荷９に供給する。検出回路７については後述する。

図２は、スイッチング回路４等の具体的な回路構成を示す図である。スイッチング回路４は、ＭＯＳトランジスタＭ１と、ＭＯＳトランジスタＭ２と、を有する。ＭＯＳトランジスタＭ１（第１スイッチ素子）は、ｎ型、すなわち、ゲートの電圧がハイレベルの電位でオンの状態となるＭＯＳトランジスタである。ＭＯＳトランジスタＭ１は、ゲートが、ドライバ回路３に接続されている。また、ＭＯＳトランジスタＭ１は、ドレインが、コンデンサＣ１の一端（整流回路２の一方の出力）に接続され、例えば、１４０Ｖ（第１電位）の電源電圧が供給される。また、ＭＯＳトランジスタＭ１は、ソースが、トランス５の一次巻線５１と、ＭＯＳトランジスタＭ２のドレインと、に接続されている。ＭＯＳトランジスタＭ１とドライバ回路３との間には、抵抗Ｒ１、Ｒ２が接続されている。

ＭＯＳトランジスタＭ２は、ｎ型、すなわち、ゲートの電圧がハイレベルの電位でオンの状態となるＭＯＳトランジスタである。ＭＯＳトランジスタＭ２は、ゲートが、ドライバ回路３に接続されている。また、ＭＯＳトランジスタＭ２は、ソースが、コンデンサＣ２の他端（整流回路２の他方の出力）に接続され、例えば、接地電位（第２電位）の電圧が供給される。また、ＭＯＳトランジスタＭ２は、ドレインが、ＭＯＳトランジスタＭ１のソースと、トランス５の一次巻線５１と、に接続されている。ＭＯＳトランジスタＭ２とドライバ回路３との間には、抵抗Ｒ３、Ｒ４が接続されている。

コンデンサＣ１、Ｃ２は、整流回路２の一部を構成する、平滑用のコンデンサである。コンデンサＣ１は、一端が、ＭＯＳトランジスタＭ１のドレインに接続され、他端が、コンデンサＣ２の一端に接続されている。コンデンサＣ２は、一端が、コンデンサＣ１の他端に接続され、他端が、ＭＯＳトランジスタＭ２のソースに接続されている。

ドライバ回路３は、デッドタイムを除いて、スイッチング回路４のＭＯＳトランジスタＭ１、Ｍ２を交互にオンオフし、スイッチング回路４は、トランス５の一次巻線５１に、交流電圧を供給する。ドライバ回路３は、ＭＯＳトランジスタＭ１、Ｍ２をオンする場合、ＭＯＳトランジスタＭ１、Ｍ２のゲートに電位がハイレベルの電圧を供給する。スイッチング回路４は、ＭＯＳトランジスタＭ１がオン、ＭＯＳトランジスタＭ２がオフの場合、電源電圧（例えば、１４０Ｖの電圧）を一次巻線５１に供給する。また、スイッチング回路４は、ＭＯＳトランジスタＭ１がオフ、ＭＯＳトランジスタＭ２がオンの場合、接地電位を一次巻線５１に供給する。

トランス５は、一次巻線５１と、二次巻線５２と、を有する。一次巻線５１は、一端が、ＭＯＳトランジスタＭ１のソースと、ＭＯＳトランジスタＭ２のドレインと、に接続されている。また、一次巻線５１は、他端が、コンデンサＣ１、Ｃ２の接続接点に接続されている。二次巻線５２は、整流回路６に接続されている。トランス５は、上記のように、一次巻線５１に供給された電圧を変圧して二次巻線５２から出力する。なお、図２のＬ１は、一次巻線５１のリーケージインダクタンス（漏れインダクタンス）を示している。

検出回路７は、スイッチング回路４が一次巻線５１に供給する電圧が、電源電圧の電位（第１電位）にＭＯＳトランジスタＭ１のボディダイオード順方向電圧を加えた電位（第３電位）となった場合に、第１検出信号を出力する。また、検出回路７は、スイッチング回路４が一次巻線５１に供給する電圧が、接地電位（第２電位）からＭＯＳトランジスタＭ２のボディダイオード順方向電圧を引いた電位（第４電位）となった場合に、第２検出信号を出力する。具体的には、検出回路７は、バイポーラトランジスタＱ１、Ｑ２を有する。

バイポーラトランジスタＱ１は、ｐｎｐ型、すなわち、ベース電圧がエミッタ電圧に対して低電位でオンの状態となるバイポーラトランジスタである。バイポーラトランジスタＱ１は、ベースが、コンデンサＣ１の一端に接続され、電源電圧が供給される。また、バイポーラトランジスタＱ１は、エミッタが、スイッチング回路４と一次巻線５１との間に接続されている。また、バイポーラトランジスタＱ１は、コレクタが、抵抗Ｒ５を介して、コンデンサＣ１、Ｃ２の接続接点に接続され、コレクタに、電源電圧の電位と接地電位との間の電位（第５電位）、例えば、７０Ｖの電圧が供給される。また、バイポーラトランジスタＱ１は、コレクタが、ドライバ回路３に接続されている。

バイポーラトランジスタＱ２は、ｎｐｎ型、すなわち、ベース電圧がエミッタ電圧に対して高電位でオンの状態となるバイポーラトランジスタである。バイポーラトランジスタＱ２は、ベースが、コンデンサＣ２の他端に接続され、接地電位が供給される。また、バイポーラトランジスタＱ２は、エミッタが、スイッチング回路４と一次巻線５１との間に接続されている。また、バイポーラトランジスタＱ２は、コレクタが、抵抗Ｒ６を介して、コンデンサＣ１、Ｃ２の接続接点に接続され、コレクタに、電源電圧の電位と接地電位との間の電位（第５電位）、例えば、７０Ｖの電圧が供給される。また、バイポーラトランジスタＱ２は、コレクタが、ドライバ回路３に接続されている。

スイッチング回路４において、ＭＯＳトランジスタＭ１がオフ、ＭＯＳトランジスタＭ２がオンの状態から、ＭＯＳトランジスタＭ２がオフの状態となると、スイッチング回路４が一次巻線５１に供給する電圧は、ＭＯＳトランジスタＭ１のボディダイオードが導通することにより、電源電圧の電位にＭＯＳトランジスタＭ１のボディダイオード順方向電圧を加えた電位となる。このとき、バイポーラトランジスタＱ１は、ベース電圧がエミッタ電圧に対して低電位となり、ベース電流が流れ始める。すなわち、検出回路７は、バイポーラトランジスタＱ１のコレクタからの出力電流として検出信号を出力する。

また、ＭＯＳトランジスタＭ１がオン、ＭＯＳトランジスタＭ２がオフの状態から、ＭＯＳトランジスタＭ１がオフの状態となると、スイッチング回路４が一次巻線５１に供給する電圧は、ＭＯＳトランジスタＭ２のボディダイオードが導通することにより、接地電位からＭＯＳトランジスタＭ２のボディダイオード順方向電圧を引いた電位となる。このとき、バイポーラトランジスタＱ２は、ベース電圧がエミッタ電圧に対して高電位となり、ベース電流が流れ始める。すなわち、検出回路７は、バイポーラトランジスタＱ２のコレクタ電流からの出力信号として検出信号を出力する。

図３及び図４は、検出回路７の出力を例示したグラフである。横軸は、時間、縦軸は、電圧を示している。図３に示すように、スイッチング回路４が一次巻線５１に供給する電圧が、電源電圧の電位（１４０Ｖ）にＭＯＳトランジスタＭ１のボディダイオード順方向電圧を加えた電位となったときに、第１検出信号（電位がハイレベルの電圧）が出力されている。また、図４に示すように、スイッチング回路４が一次巻線５１に供給する電圧が、接地電位（０Ｖ）からＭＯＳトランジスタＭ２のボディダイオード順方向電圧を引いた電位となった場合に、第２検出信号（電位がローレベルの電圧）が出力されている。

ドライバ回路３は、検出回路７が第１検出信号を出力した場合に、ＭＯＳトランジスタＭ１をオンする。また、ドライバ回路３は、検出回路７が第２検出信号を出力した場合に、ＭＯＳトランジスタＭ２をオンする。図５（ａ）は、本実施形態のスイッチング電源１のスイッチング回路４が一次巻線５１に供給する電圧を例示したグラフである。図５（ｂ）は、従来のスイッチング電源のスイッチング回路が一次巻線に供給する電圧を例示したグラフである。本実施形態では、検出回路７が第１検出信号を出力した場合に、ドライバ回路３が、ＭＯＳトランジスタＭ１をオンし、検出回路７が第２検出信号を出力した場合に、ＭＯＳトランジスタＭ２をオンするため、図示するように、従来に比べて、デッドタイムが短くなっている。また、ディップも解消されている。

この結果、スイッチング電源１において、電圧降下を抑制することができる（電源レギュレーションの向上）。また、ノイズの発生源となる波形（ディップ）の発生が防止される（ノイズの低減）。また、スイッチング損失が低減される（ＭＯＳトランジスタＭ１、Ｍ２にかかる電圧が低い状態でのスイッチング）。また、デッドタイムを短くすることにより、スイッチング周波数を高くすることができるため、さらに、スイッチング損失が低減される。

以上説明したように、ＭＯＳトランジスタＭ１がオフ、ＭＯＳトランジスタＭ２がオンの状態から、ＭＯＳトランジスタＭ２がオフの状態となると、スイッチング回路４が一次巻線５１に供給する電圧は、接地電位から、電源電圧の電位にＭＯＳトランジスタＭ１のボディダイオード順方向電圧を加えた電位に変化する。また、ＭＯＳトランジスタＭ１がオン、ＭＯＳトランジスタＭ２がオフの状態から、ＭＯＳトランジスタＭ１がオフの状態になると、スイッチング回路４が一次巻線５１に供給する電圧は、電源電圧の電位から、接地電位からＭＯＳトランジスタＭ２のボディダイオード順方向電圧を引いた電位に変化する。接地電位から、電源電圧にＭＯＳトランジスタＭ１のボディダイオード順方向電圧を加えた電位の電位への変化時間、及び、電源電圧の電位から、接地電位からＭＯＳトランジスタＭ２のボディダイオード順方向電圧を引いた電位への変化時間は、負荷９が重いほど、短くなる。本実施形態では、検出回路７は、スイッチング回路４が一次巻線５１に供給する電圧が、電源電圧の電位にＭＯＳトランジスタＭ１のボディダイオード順方向電圧を加えた電位となった場合に、第１検出信号を出力し、接地電位からＭＯＳトランジスタＭ２のボディダイオード順方向電圧を引いた電位となった場合に、第２検出信号を出力する。そして、ドライバ回路３は、検出回路７が第１検出信号を出力した場合に、ＭＯＳトランジスタＭ１をオンし、検出回路７が第２検出信号を出力した場合に、ＭＯＳトランジスタＭ２をオンする。すなわち、ドライバ回路３は、スイッチング回路４が一次巻線５１に供給する電圧が、電源電圧の電位にＭＯＳトランジスタＭ１のボディダイオード順方向電圧を加えた電位となった場合に、ＭＯＳトランジスタＭ１をオンし、接地電位からＭＯＳトランジスタＭ２のボディダイオード順方向電圧を引いた電位となった場合に、ＭＯＳトランジスタＭ２をオンする。上記のように、接地電位から、電源電圧の電位にＭＯＳトランジスタＭ１のボディダイオード順方向電圧を加えた電位への変化時間、及び、電源電圧の電位から、接地電位からＭＯＳトランジスタＭ２のボディダイオード順方向電圧を引いた電位への変化時間は、負荷９が重いほど、短くなるため、負荷９が重いほど、デッドタイムが短くなる。従って、本実施形態によれば、負荷９の軽重に応じて、デッドタイムを変更することができる。

また、本実施形態では、ｐｎｐ型のバイポーラトランジスタＱ１は、ベースに、電源電圧が供給され、エミッタが、スイッチング回路４と一次巻線５１との間に接続され、コレクタが、ドライバ回路３に接続され、コレクタに、電源電圧の電位（例えば、１４０Ｖ）と接地電位との間の電位（例えば、７０Ｖ）の電圧が供給される。従って、スイッチング回路４が一次巻線５１に供給する電圧が、電源電圧の電位にＭＯＳトランジスタＭ１のボディダイオード順方向電圧を加えた電位となった場合に、バイポーラトランジスタＱ１は、ベース電圧がエミッタ電圧に対して低電位となり、ベース電流が流れ始める。すなわち、検出回路７は、バイポーラトランジスタＱ１のコレクタからの出力電流として検出信号を出力する。

また、本実施形態では、ｎｐｎ型のバイポーラトランジスタＱ２は、ベースに、接地電位の電圧が供給され、エミッタが、スイッチング回路４と一次巻線５１との間に接続され、コレクタが、ドライバ回路３に接続され、コレクタに、電源電圧の電位と接地電位との間の電位が供給される。従って、スイッチング回路４が一次巻線５１に供給する電圧が、接地電位からＭＯＳトランジスタＭ２のボディダイオード順方向電圧を引いた電位となった場合に、バイポーラトランジスタＱ２は、ベース電圧がエミッタ電圧に対して高電位となり、ベース電流が流れ始める。すなわち、検出回路７は、バイポーラトランジスタＱ２のコレクタからの出力電流として検出信号を出力する。

このように、本実施形態によれば、検出回路７を、バイポーラトランジスタＱ１、Ｑ２を用いた簡易な回路構成とすることができる。

また、本実施形態では、スイッチング回路４に、ＭＯＳトランジスタＭ１、Ｍ２を用いることで、高いスイッチング周波数を実現することができる、

以上、本発明の実施形態について説明したが、本発明を適用可能な形態は、上述の実施形態には限られるものではなく、以下に例示するように、本発明の趣旨を逸脱しない範囲で適宜変更を加えることが可能である。

上述の実施形態においては、検出回路７にｐｎｐ型のバイポーラトランジスタＱ１、ｎｐｎ型のバイポーラトランジスタＱ２を用いているが、これに限らず、他のスイッチ素子を用いてもよい。

本発明は、スイッチング電源に好適に採用され得る。

１ スイッチング電源
２ 整流回路
３ ドライバ回路
４ スイッチング回路
５ トランス
５１ 一次巻線
５２ 二次巻線
６ 整流回路
７ 検出回路
８ 交流電源
９ 負荷
Ｍ１ ＭＯＳトランジスタ（第１スイッチ素子）
Ｍ２ ＭＯＳトランジスタ（第２スイッチ素子）
Ｑ１、Ｑ２ バイポーラトランジスタ

Claims (3)

1. 一次巻線と、二次巻線と、を有するトランスと、
   前記一次巻線に第１電位の電圧を供給する第１スイッチ素子と、前記一次巻線に第１電位よりも低い第２電位の電圧を供給する第２スイッチ素子と、を有するスイッチング回路と、
   前記スイッチング回路のスイッチングを制御するドライバ回路と、
   前記スイッチング回路が前記一次巻線に供給する電圧が、前記第１電位に対し一定の電圧を加えた値である第３電位となった場合に、第１検出信号を出力し、前記第２電位に対し一定の電圧を引いた値である第４電位となった場合に、第２検出信号を出力する検出回路と、を備え、
   前記ドライバ回路は、
   前記検出回路が前記第１検出信号を出力した場合に、前記第１スイッチ素子をオンし、
   前記検出回路が前記第２検出信号を出力した場合に、前記第２スイッチ素子をオンし、
   前記検出回路は、
   ベースに、前記第１電位の電圧が供給され、エミッタが、前記スイッチング回路と前記一次巻線との間に接続され、コレクタが、前記ドライバ回路に接続され、コレクタに、前記第１電位と前記第２電位との間の第５電位の電圧が供給される、ｐｎｐ型のバイポーラトランジスタと、
   ベースに、前記第２電位の電圧が供給され、エミッタが、前記スイッチング回路と前記一次巻線との間に接続され、コレクタが、前記ドライバ回路に接続され、コレクタに、前記第５電位の電圧が供給される、ｎｐｎ型のバイポーラトランジスタと、
   を有することを特徴とするスイッチング電源。
2. 前記一定の電圧は、前記第１スイッチ素子、及び、前記第２スイッチ素子に付随する整
   流素子の順方向電圧であることを特徴とする請求項１に記載のスイッチング電源。
3. 前記第１スイッチ素子、及び、前記第２スイッチ素子は、ｎ型のＭＯＳトランジスタであり、
   前記第１スイッチ素子は、ゲートが、前記ドライバ回路に接続され、ドレインに、前記第１電位の電圧が供給され、ソースが、前記一次巻線と前記第２スイッチ素子のドレインとに接続され、
   前記第２スイッチ素子は、ゲートが、前記ドライバ回路に接続され、ドレインが、前記一次巻線と前記第１スイッチ素子のソースとに接続され、ソースに前記第２電位の電圧が供給されることを特徴とする請求項１又は２に記載のスイッチング電源。

Images