JP6554324B2 - Dc/acインバータ - Google Patents

Dc/acインバータ Download PDF

Info

Publication number
JP6554324B2
JP6554324B2 JP2015105507A JP2015105507A JP6554324B2 JP 6554324 B2 JP6554324 B2 JP 6554324B2 JP 2015105507 A JP2015105507 A JP 2015105507A JP 2015105507 A JP2015105507 A JP 2015105507A JP 6554324 B2 JP6554324 B2 JP 6554324B2
Authority
JP
Japan
Prior art keywords
normally
terminal
fet
diode
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015105507A
Other languages
English (en)
Other versions
JP2016220468A (ja
Inventor
静夫 森岡
静夫 森岡
鶴谷 守
守 鶴谷
彰 水谷
彰 水谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Development and Engineering Corp
Original Assignee
Toshiba Development and Engineering Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Development and Engineering Corp filed Critical Toshiba Development and Engineering Corp
Priority to JP2015105507A priority Critical patent/JP6554324B2/ja
Priority to PCT/JP2015/085542 priority patent/WO2016189768A1/ja
Publication of JP2016220468A publication Critical patent/JP2016220468A/ja
Application granted granted Critical
Publication of JP6554324B2 publication Critical patent/JP6554324B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
    • H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
    • H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
    • H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Description

実施形態は、DC/ACインバータに関する。
直流電力から交流電力を生成するために、DC(Direct Current)/AC(Alternative Current)インバータが利用される。DC/ACインバータでは、メインFET(Field Effect Transistor)のON/OFF動作に伴って、当該メインFETのボディ(寄生)ダイオードにリカバリ電流が発生することがある。このリカバリ電流は、スイッチング損失およびノイズを増大させるうえにメインFETの破損を引き起こすおそれもある。
従来、例えば、メインFETのボディダイオードの順方向電流を阻止する第1のダイオードを当該メインFETに直列接続し、電流を迂回させる第2のダイオードを当該第1のダイオードのアノードとメインFETのソース端子との間に接続することで、当該ボディダイオードにおけるリカバリ電流の発生を防止する技法が知られている。しかしながら、係る技法では、素子数の増大に伴うコスト上昇、上記第1のダイオードの順方向電圧による損失(すなわち、DC/ACインバータの効率低下)などが問題となる。
また、リカバリ電流へのさらなる対策として、SRB(Synchronous Reverse Blocking)回路が知られている。しかしながら、SRB回路は、高耐圧/高速環流ダイオードを必要とするので、損失が依然として問題となる。
さらに、メインFETをノーマリオン型トランジスタで実現することにより、リカバリ電流を削減する技法も知られている。しかしながら、係る技法では、メインFETのOFF期間に、外部回路の作用により当該メインFETのドレイン−ソース間電圧Vdsが変化すると、当該メインFETの帰還容量Cdg(またはCrss)を介してゲート−ソース間電圧Vgsが上昇し、当該メインFETが誤ってONとなる可能性がある。メインFETがOFF期間であるにも関わらず誤ってONとなれば、損失が増大するだけでなく当該メインFETが破損するおそれがある。なお、外部回路の共振周波数を低くしてVdsを緩やかに変化させることでVgsの上昇を抑えることも可能であるが、外部回路の大型化、デッドタイムの長期化による効率の低下などが問題となる。
特開2011−067051号公報
実施形態は、DC/ACインバータのメイントランジスタのボディダイオードにおけるリカバリ電流を削減することを目的とする。
実施形態によれば、DC/ACインバータは、第1の入力端子および第2の入力端子を介して直流電圧を入力し、当該直流電圧を変換することによって生成した交流電圧を第1の出力端子および第2の出力端子を介して出力する。DC/ACインバータは、第1のノーマリオフ型トランジスタ、第2のノーマリオフ型トランジスタ、第3のノーマリオフ型トランジスタ、第4のノーマリオフ型トランジスタ、第5のノーマリオフ型トランジスタ、第6のノーマリオフ型トランジスタ、第7のノーマリオフ型トランジスタ、第8のノーマリオフ型トランジスタ、第1の電圧源、第2の電圧源、第3の電圧源、第4の電圧源、第1の駆動回路、第2の駆動回路、第3の駆動回路および第4の駆動回路を含む。第1のノーマリオフ型トランジスタは、第1の入力端子と第1の出力端子との間に挿入される。第2のノーマリオフ型トランジスタは、第2の入力端子と第1の出力端子との間に挿入される。第3のノーマリオフ型トランジスタは、第1の入力端子と第2の出力端子との間に挿入される。第4のノーマリオフ型トランジスタは、第2の入力端子と第2の出力端子との間に挿入される。第5のノーマリオフ型トランジスタは、第1の端子、第2の端子および制御端子を備え、当該第1の端子を介して第1のノーマリオフ型トランジスタに直列接続される。第6のノーマリオフ型トランジスタは、第1の端子、第2の端子および制御端子を備え、当該第1の端子を介して第2のノーマリオフ型トランジスタに直列接続される。第7のノーマリオフ型トランジスタは、第1の端子、第2の端子および制御端子を備え、当該第1の端子を介して第3のノーマリオフ型トランジスタに直列接続される。第8のノーマリオフ型トランジスタは、第1の端子、第2の端子および制御端子を備え、当該第1の端子を介して第4のノーマリオフ型トランジスタに直列接続される。第1の電圧源は、第1のノーマリオフ型トランジスタの制御端子と第5のノーマリオフ型トランジスタの第2の端子との間の電位差を固定する。第2の電圧源は、第2のノーマリオフ型トランジスタの制御端子と第6のノーマリオフ型トランジスタの第2の端子との間の電位差を固定する。第3の電圧源は、第3のノーマリオフ型トランジスタの制御端子と第7のノーマリオフ型トランジスタの第2の端子との間の電位差を固定する。第4の電圧源は、第4のノーマリオフ型トランジスタの制御端子と第8のノーマリオフ型トランジスタの第2の端子との間の電位差を固定する。第1の駆動回路は、第5のノーマリオフ型トランジスタをON/OFF駆動する。第2の駆動回路は、第6のノーマリオフ型トランジスタをON/OFF駆動する。第3の駆動回路は、第7のノーマリオフ型トランジスタをON/OFF駆動する。第4の駆動回路は、第8のノーマリオフ型トランジスタをON/OFF駆動する。第5のノーマリオフ型トランジスタ、第6のノーマリオフ型トランジスタ、第7のノーマリオフ型トランジスタおよび第8のノーマリオフ型トランジスタの耐圧は、第1のノーマリオフ型トランジスタ、第2のノーマリオフ型トランジスタ、第3のノーマリオフ型トランジスタおよび第4のノーマリオフ型トランジスタの耐圧に比べて低い。
実施形態によれば、DC/ACインバータは、第1の入力端子および第2の入力端子を介して直流電圧を入力し、当該直流電圧を変換することによって生成した交流電圧を第1の出力端子および第2の出力端子を介して出力する。DC/ACインバータは、第1のノーマリオフ型トランジスタ、第2のノーマリオフ型トランジスタ、第3のノーマリオフ型トランジスタ、第4のノーマリオフ型トランジスタ、第1のノーマリオフ型トランジスタ対、第2のノーマリオフ型トランジスタ対、第3のノーマリオフ型トランジスタ対、第4のノーマリオフ型トランジスタ対、第1の電圧源、第2の電圧源、第3の電圧源、第4の電圧源、第1の駆動回路、第2の駆動回路、第3の駆動回路および第4の駆動回路を含む。第1のノーマリオフ型トランジスタは、第1の入力端子と第1の出力端子との間に挿入される。第2のノーマリオフ型トランジスタは、第2の入力端子と第1の出力端子との間に挿入される。第3のノーマリオフ型トランジスタは、第1の入力端子と第2の出力端子との間に挿入される。第4のノーマリオフ型トランジスタは、第2の入力端子と第2の出力端子との間に挿入される。第1のノーマリオフ型トランジスタ対は、第1のノーマリオフ型トランジスタに直列接続される。第2のノーマリオフ型トランジスタ対は、第2のノーマリオフ型トランジスタに直列接続される。第3のノーマリオフ型トランジスタ対は、第3のノーマリオフ型トランジスタに直列接続される。第4のノーマリオフ型トランジスタ対は、第4のノーマリオフ型トランジスタに直列接続される。第1の電圧源は、第1のノーマリオフ型トランジスタの制御端子と第1のノーマリオフ型トランジスタ対の共通端子との間の電位差を固定する。第2の電圧源は、第2のノーマリオフ型トランジスタの制御端子と第2のノーマリオフ型トランジスタ対の共通端子との間の電位差を固定する。第3の電圧源は、第3のノーマリオフ型トランジスタの制御端子と第3のノーマリオフ型トランジスタ対の共通端子との間の電位差を固定する。第4の電圧源は、第4のノーマリオフ型トランジスタの制御端子と第4のノーマリオフ型トランジスタ対の共通端子との間の電位差を固定する。第1の駆動回路は、第1のノーマリオフ型トランジスタ対をON/OFF駆動する。第2の駆動回路は、第2のノーマリオフ型トランジスタ対をON/OFF駆動する。第3の駆動回路は、第3のノーマリオフ型トランジスタ対をON/OFF駆動する。第4の駆動回路は、第4のノーマリオフ型トランジスタ対をON/OFF駆動する。第1のノーマリオフ型トランジスタ対、第2のノーマリオフ型トランジスタ対、第3のノーマリオフ型トランジスタ対および第4のノーマリオフ型トランジスタ対の耐圧は、第1のノーマリオフ型トランジスタ、第2のノーマリオフ型トランジスタ、第3のノーマリオフ型トランジスタおよび第4のノーマリオフ型トランジスタの耐圧に比べて低い。
第1の実施形態に係るDC/ACインバータを例示する回路図。 DC/ACインバータの基本回路を例示する回路図。 図2のDC/ACインバータにおいて発生するリカバリ電流の説明図。 比較例に係るDC/ACインバータを例示する回路図。 図4のDC/ACインバータの効果の説明図。 図1のDC/ACインバータの効果の説明図。 第2の実施形態に係るDC/ACインバータを例示する回路図。
以下、図面を参照しながら実施形態の説明が述べられる。尚、以降、説明済みの要素と同一または類似の要素には同一または類似の符号が付され、重複する説明は基本的に省略される。以降の説明では、FETは、例えば、窒素ガリウム(GaN)トランジスタ、炭化ケイ素(SiC)トランジスタなどの種々のノーマリオフ型トランジスタに置き換えられてもよい。
(第1の実施形態)
図2には、DC/ACインバータの基本回路が例示される。図2のDC/ACインバータは、リカバリ電流への対策が施されていないものの、基本的な動作原理では第1の実施形態に係るDC/ACインバータと共通する。
図2のDC/ACインバータは、第1の入力端子および第2の入力端子(接地)を介して直流電圧(Vin)を入力し、当該直流電圧を変換することによって生成した交流電圧を第1の出力端子OUT1および第2の出力端子OUT2を介して出力する。
図2のDC/ACインバータは、メインFET Q205と、メインFET Q206と、メインFET Q207と、メインFET Q208と、電圧源E201と、電圧源E202と、電圧源E203と、駆動回路Drive201と、駆動回路Drive202と、駆動回路Drive203と、駆動回路Drive204とを含む。
メインFET Q205は、そのドレイン端子がDC/ACインバータの第1の入力端子に接続され、そのゲート端子が抵抗器R202を介して駆動回路Drive201の出力端子(Out)に接続され、そのソース端子がインダクタL1を介してDC/ACインバータの第1の出力端子に接続される。図2には、メインFET Q205のボディダイオードD201も描かれている。駆動回路Drive201は、電圧源E201を電源として用いてメインFET Q205のON/OFFを制御するための制御信号を生成し、出力端子を介して出力する。
メインFET Q206は、そのドレイン端子がインダクタL1を介してDC/ACインバータの第1の出力端子に接続され、そのゲート端子が抵抗器R205を介して駆動回路Drive202の出力端子(Out)に接続され、そのソース端子がDC/ACインバータの第2の入力端子に接続される(すなわち、接地される)。図2には、メインFET Q206のボディダイオードD202も描かれている。駆動回路Drive202は、電圧源E202を電源として用いてメインFET Q206のON/OFFを制御するための制御信号を生成し、出力端子を介して出力する。
メインFET Q207は、そのドレイン端子がDC/ACインバータの第1の入力端子に接続され、そのゲート端子が抵抗器R208を介して駆動回路Drive203の出力端子(Out)に接続され、そのソース端子がインダクタL2を介してDC/ACインバータの第2の出力端子に接続される。図2には、メインFET Q207のボディダイオードD203も描かれている。駆動回路Drive203は、電圧源E203を電源として用いてメインFET Q207のON/OFFを制御するための制御信号を生成し、出力端子を介して出力する。
メインFET Q208は、そのドレイン端子がインダクタL2を介してDC/ACインバータの第2の出力端子に接続され、そのゲート端子が抵抗器R211を介して駆動回路Drive204の出力端子(Out)に接続され、そのソース端子がDC/ACインバータの第2の入力端子に接続される(すなわち、接地される)。図2には、メインFET Q208のボディダイオードD204も描かれている。駆動回路Drive204は、電圧源E202を電源として用いてメインFET Q208のON/OFFを制御するための制御信号を生成し、出力端子を介して出力する。
駆動回路Drive201、駆動回路Drive202、駆動回路Drive203および駆動回路Drive204は、メインFET Q205、メインFET Q206、メインFET Q207およびメインFET Q208をそれぞれON/OFF駆動することにより、DC/ACインバータの第1の出力端子OUT1および第2の出力端子OUT2へと交流電力を供給する。
図2のDC/ACインバータでは、各メインFETのボディダイオードにリカバリ電流が生じるおそれがある。例えば、メインFET Q208のドレイン電流がソース端子からドレイン端子の方向へと流れている状態で当該メインFET Q208がON状態からOFF状態へと切り替わると、その後のデッドタイムに亘ってボディダイオードD204に順方向電流が流れることになる。故に、デッドタイム終了時にメインFET Q207がOFF状態からON状態へと切り替わると、図3に例示されるように、ボディダイオードD204においてリカバリ電流が瞬間的に発生し、DC/ACインバータのスイッチング損失を増大させる。
図4には、比較例に係るDC/ACインバータが例示される。図4のDC/ACインバータは、第1の実施形態に係るDC/ACインバータと比べて、リカバリ電流の対策機構において異なるものの、基本的な動作原理では共通する。具体的には、図4のDC/ACインバータは、ダイオードD205、ダイオードD206、ダイオードD207、ダイオードD208、ダイオードD209、ダイオードD210、ダイオードD211およびダイオードD212を図2のDC/ACインバータに対して追加した構成に相当する。
ダイオードD205は、DC/ACインバータの第1の入力端子とメインFET Q205との間に挿入され、当該メインFET Q205のボディダイオードD201の順方向電流を阻止する。
ダイオードD206は、DC/ACインバータの第1の出力端子とメインFET Q206との間に挿入され、当該メインFET Q206のボディダイオードD202の順方向電流を阻止する。
ダイオードD207は、DC/ACインバータの第1の入力端子とメインFET Q207との間に挿入され、当該メインFET Q207のボディダイオードD203の順方向電流を阻止する。
ダイオードD208は、DC/ACインバータの第2の出力端子とメインFET Q208との間に挿入され、当該メインFET Q208のボディダイオードD204の順方向電流を阻止する。
ダイオードD209は、メインFET Q205のソース端子とダイオードD205のアノードとの間を接続し、電流の迂回路を形成する。ダイオードD209として、リカバリ電流が(各ボディダイオードに比べて)小さい若しくは問題とならない種別のダイオードが採用される。具体的には、ダイオードD209は、ショットキーバリアダイオードであってよい。
ダイオードD210は、メインFET Q206のソース端子とダイオードD206のアノードとの間を接続し、電流の迂回路を形成する。ダイオードD210として、リカバリ電流が(各ボディダイオードに比べて)小さい若しくは問題とならない種別のダイオードが採用される。具体的には、ダイオードD210は、ショットキーバリアダイオードであってよい。
ダイオードD211は、メインFET Q207のソース端子とダイオードD207のアノードとの間を接続し、電流の迂回路を形成する。ダイオードD211として、リカバリ電流が(各ボディダイオードに比べて)小さい若しくは問題とならない種別のダイオードが採用される。具体的には、ダイオードD211は、ショットキーバリアダイオードであってよい。
ダイオードD212は、メインFET Q208のソース端子とダイオードD208のアノードとの間を接続し、電流の迂回路を形成する。ダイオードD212として、リカバリ電流が(各ボディダイオードに比べて)小さい若しくは問題とならない種別のダイオードが採用される。具体的には、ダイオードD212は、ショットキーバリアダイオードであってよい。
図4のDC/ACインバータでは、図2のDC/ACインバータに比べてリカバリ電流が効果的に削減される。例えば、メインFET Q208のソース端子からドレイン端子の方向への電流はダイオードD208によって阻止されるので、当該メインFET Q208がON状態からOFF状態へと切り替わってもボディダイオードD204には順方向電流が流れない。他方、図5に例示されるように、ダイオードD212にはメインFET Q208を迂回したドレイン電流が順方向電流として流れるものの、前述のようにダイオードD212によるリカバリ電流の影響は小さい。従って、図4のDC/ACインバータによればリカバリ電流を効果的に削減することができる。反面、図4のDC/ACインバータでは、素子数の増大に伴うコスト上昇、ならびに、ダイオードD205、ダイオードD206、ダイオードD207およびダイオードD208の順方向電圧による損失(すなわち、DC/ACインバータの効率低下)などが問題となる。
第1の実施形態に係るDC/ACインバータは、各メインFETのゲート端子をバイアス用の電圧源に接続し、当該メインFETのON/OFFを当該メインFETに直列接続される(メインFETに比べて)低耐圧のスイッチングFETを介して制御する。本実施形態に係るDC/ACインバータが図1に例示される。
図1のDC/ACインバータは、第1の入力端子および第2の入力端子(接地)を介して直流電圧(Vin)を入力し、当該直流電圧を変換することによって生成した交流電圧を第1の出力端子OUT1および第2の出力端子OUT2を介して出力する。
図1のDC/ACインバータは、メインFET Q101と、メインFET Q102と、メインFET Q103と、メインFET Q104と、スイッチングFET Q105と、スイッチングFET Q106と、スイッチングFET Q107と、スイッチングFET Q108と、電圧源E101と、電圧源E102と、電圧源E103と、駆動回路Drive101と、駆動回路Drive102と、駆動回路Drive103と、駆動回路Drive104と、ダイオードD101と、ダイオードD102と、ダイオードD103と、ダイオードD104とを含む。なお、図1には、各FETのボディダイオードは描かれていない。
メインFET Q101は、そのドレイン端子がDC/ACインバータの第1の入力端子に接続され、そのゲート端子が電圧源E101の正極端子に接続され、そのソース端子がスイッチングFET Q105のドレイン端子およびダイオードD101のカソードに共通に接続される。メインFET Q101のゲート端子とスイッチングFET Q105のソース端子との電位差は電圧源E101によって固定されているので、スイッチングFET Q105を制御すればメインFET Q101のON/OFFを切り替えることができる。なお、電圧源E101の起電力は、メインFET Q101の閾値電圧を超えることとする。
メインFET Q102は、そのドレイン端子がインダクタL1を介してDC/ACインバータの第1の出力端子に接続され、そのゲート端子が電圧源E102の正極端子に接続され、そのソース端子がスイッチングFET Q106のドレイン端子およびダイオードD102のカソードに共通に接続される。メインFET Q102のゲート端子とスイッチングFET Q106のソース端子との電位差は電圧源E102によって固定されているので、スイッチングFET Q106を制御すればメインFET Q102のON/OFFを切り替えることができる。なお、電圧源E102の起電力は、メインFET Q102およびメインFET Q104の閾値電圧を超えることとする。
メインFET Q103は、そのドレイン端子がDC/ACインバータの第1の入力端子に接続され、そのゲート端子が電圧源E103の正極端子に接続され、そのソース端子がスイッチングFET Q107のドレイン端子およびダイオードD103のカソードに共通に接続される。メインFET Q103のゲート端子とスイッチングFET Q107のソース端子との電位差は電圧源E103によって固定されているので、スイッチングFET Q107を制御すればメインFET Q103のON/OFFを切り替えることができる。なお、電圧源E103の起電力は、メインFET Q103の閾値電圧を超えることとする。
メインFET Q104は、そのドレイン端子がインダクタL2を介してDC/ACインバータの第2の出力端子に接続され、そのゲート端子が電圧源E102の正極端子に接続され、そのソース端子がスイッチングFET Q108のドレイン端子およびダイオードD104のカソードに共通に接続される。メインFET Q104のゲート端子とスイッチングFET Q108のソース端子との電位差は電圧源E102によって固定されているので、スイッチングFET Q108を制御すればメインFET Q104のON/OFFを切り替えることができる。
なお、メインFET Q104およびスイッチングFET Q108を駆動するための補助電源は、メインFET Q102およびスイッチングFET Q106を駆動するための補助電源とは独立して設けることも可能であるが、図1の電圧源E102のように両者を共通化することで構成を簡略することができる。
スイッチングFET Q105は、そのドレイン端子がメインFET Q101のソース端子およびダイオードD101のカソードに共通に接続され、そのゲート端子が抵抗器R102を介して駆動回路Drive101の出力端子(Out)に接続され、そのソース端子がインダクタL1を介してDC/ACインバータの第1の出力端子に接続され、さらにダイオードD101のアノードに接続される。駆動回路Drive101は、電圧源E101を電源として用いてスイッチングFET Q105のON/OFFを制御するための制御信号を生成し、出力端子を介して出力する。
スイッチングFET Q106は、そのドレイン端子がメインFET Q102のソース端子およびダイオードD102のカソードに共通に接続され、そのゲート端子が抵抗器R105を介して駆動回路Drive102の出力端子(Out)に接続され、そのソース端子がダイオードD102のアノードおよびDC/ACインバータの第2の入力端子に共通に接続される(すなわち、接地される)。駆動回路Drive102は、電圧源E102を電源として用いてスイッチングFET Q106のON/OFFを制御するための制御信号を生成し、出力端子を介して出力する。
スイッチングFET Q107は、そのドレイン端子がメインFET Q103のソース端子およびダイオードD103のカソードに共通に接続され、そのゲート端子が抵抗器R108を介して駆動回路Drive103の出力端子(Out)に接続され、そのソース端子がインダクタL2を介してDC/ACインバータの第2の出力端子に接続され、さらにダイオードD103のアノードおよびメインFET Q104のドレイン端子に共通に接続される。駆動回路Drive103は、電圧源E103を電源として用いてスイッチングFET Q107のON/OFFを制御するための制御信号を生成し、出力端子を介して出力する。
スイッチングFET Q108は、そのドレイン端子がメインFET Q104のソース端子およびダイオードD104のカソードに共通に接続され、そのゲート端子が抵抗器R111を介して駆動回路Drive104の出力端子(Out)に接続され、そのソース端子がダイオードD104のアノードおよびDC/ACインバータの第2の入力端子に共通に接続される(すなわち、接地される)。駆動回路Drive104は、電圧源E102を電源として用いてスイッチングFET Q108のON/OFFを制御するための制御信号を生成し、出力端子を介して出力する。
ダイオードD101は、スイッチングFET Q105のドレイン−ソース間を接続する。ダイオードD101として、リカバリ電流が(各メインFETのボディダイオードに比べて)小さい若しくは問題とならない種別のダイオードが採用される。具体的には、ダイオードD101は、ショットキーバリアダイオードであってよい。
ダイオードD102は、スイッチングFET Q106のドレイン−ソース間を接続する。ダイオードD102として、リカバリ電流が(各メインFETのボディダイオードに比べて)小さい若しくは問題とならない種別のダイオードが採用される。具体的には、ダイオードD102は、ショットキーバリアダイオードであってよい。
ダイオードD103は、スイッチングFET Q107のドレイン−ソース間を接続する。ダイオードD103として、リカバリ電流が(各メインFETのボディダイオードに比べて)小さい若しくは問題とならない種別のダイオードが採用される。具体的には、ダイオードD103は、ショットキーバリアダイオードであってよい。
ダイオードD104は、スイッチングFET Q108のドレイン−ソース間を接続する。ダイオードD104として、リカバリ電流が(各メインFETのボディダイオードに比べて)小さい若しくは問題とならない種別のダイオードが採用される。具体的には、ダイオードD104は、ショットキーバリアダイオードであってよい。
駆動回路Drive101、駆動回路Drive102、駆動回路Drive103および駆動回路Drive104は、スイッチングFET Q105、スイッチングFET Q106、スイッチングFET Q107およびスイッチングFET Q108をそれぞれON/OFF駆動し、これらに連動してメインFET Q101、メインFET Q102、メインFET Q103およびメインFET Q104をON/OFFさせることにより、DC/ACインバータの第1の出力端子OUT1および第2の出力端子OUT2へと交流電力を供給する。
なお、メインFET Q101、メインFET Q102、メインFET Q103およびメインFET Q104の寄生容量(図示されない)を充電する電荷は、抵抗器R101、抵抗器R104、抵抗器R107および抵抗器R110を介してキャパシタC101、キャパシタC102、キャパシタC103およびキャパシタC104を充電する。故に、係る電荷の移動により、駆動回路Drive101、駆動回路Drive102、駆動回路Drive103および駆動回路Drive104の消費電力の一部または全部を賄うことが可能である。係る作用によって、DC/ACインバータの効率を向上させることができる。
図1のDC/ACインバータでは、図2のDC/ACインバータに比べてリカバリ電流が効果的に削減される。例えば、スイッチングFET Q108がOFF状態からON状態へと切り替わると、メインFET Q104のゲート−ソース間電圧Vgsは電圧源E102の起電力(>メインFET Q104の閾値電圧)に略一致するので、メインFET Q104はONとなる。
他方、スイッチングFET Q108のドレイン電流がソース端子からドレイン端子の方向へと流れている状態で当該スイッチングFET Q108がON状態からOFF状態へと切り替わったとしても、ダイオードD104は順方向バイアスされている(すなわち、導通している)のでメインFET Q104のソース電位は略維持され、メインFET Q104はON状態を継続する。故に、ダイオードD104の順方向電流は、メインFET Q104のチャンネルを通過して負荷へと供給される。より正確には、メインFET Q104のチャンネル抵抗による電圧降下が当該メインFET Q104のボディダイオードの順方向電圧よりも小さければ、メインFET Q104のチャンネルを電流が流れている間も当該ボディダイオードはカットオフ状態となる(すなわち、順方向電流が流れない)。故に、図6に例示されるように、デッドタイム終了後にスイッチングFET Q107およびメインFET Q103がOFF状態からON状態へと切り替わっても、メインFET Q104はそのボディダイオードにリカバリ電流が流れることなくOFF状態に切り替わることができる。
なお、スイッチングFET Q108のドレイン電流がドレイン端子からソース端子の方向へと流れている状態で当該スイッチングFET Q108がON状態からOFF状態へと切り替わったとすると、ダイオードD104は逆方向バイアスされているので、メインFET Q104のソース電位はゲート電位に略一致し、メインFET Q104もON状態からOFF状態へと切り替わる。そして、デッドタイムでは、メインFET Q104のボディダイオードは逆方向バイアスされているので順方向電流が流れない。故に、デッドタイム終了後にスイッチングFET Q107およびメインFET Q103がOFF状態からON状態へと切り替わっても、メインFET Q104はそのボディダイオードにリカバリ電流が流れることなくOFF状態に切り替わることができる。
以上説明したように、第1の実施形態に係るDC/ACインバータは、メインFETを直接駆動せずに当該メインFETに直列接続されたスイッチングFETをON/OFF駆動する。メインFETはそのゲート端子がバイアス用の電圧源に接続されているので、対応するスイッチングFETのドレイン電流がソース端子からドレイン端子の方向へと流れている状態で当該スイッチングFETがON状態からOFF状態へと切り替わってもON状態を維持し、当該ドレイン電流をボディダイオードではなくチャンネルに流すことができる。従って、このDC/ACインバータによれば、メインFETのボディダイオードにおいてリカバリ電流の発生を防止(少なくとも削減)することができる。なお、このDC/ACインバータによれば、メインFETはそのゲート端子がバイアス用の電圧源に接続されているので、外部回路によりドレイン−ソース間電圧Vdsが変化してもゲート−ソース間電圧Vgsは上昇せず、当該メインFETが誤オンして破損することもない。
また、このDC/ACインバータによれば、高耐圧(大型)のメインFETではなく低耐圧(小型)のスイッチングFETを駆動すればよいので、メインFETを直接的に駆動する場合に比べて消費電力を削減してDC/ACインバータの効率を向上させることができる。加えて、このDC/ACインバータは、高耐圧/高速環流ダイオードも不要であるから、小規模(低コスト)かつ低損失に実現可能である。
さらに、このDC/ACインバータによれば、スイッチングFETのドレイン−ソース間を接続するダイオードには、例えばショットキーバリアダイオードなどの順方向電圧の小さいダイオードが採用されるので、損失(すなわち、DC/ACインバータの効率低下)を抑制することができる。なお、係るダイオードを省略したとしても、当該ダイオードの役割をスイッチングFETのボディダイオードが担うことで、メインFETのボディダイオードに生じるリカバリ電流を削減することもできる。
(第2の実施形態)
前述の第1の実施形態に係るDC/ACインバータは、メインFETのチャンネル抵抗による電圧降下が当該メインFETのボディダイオードの順方向電圧よりも小さければ、リカバリ電流の発生を防止できる。他方、このDC/ACインバータは、メインFETのチャンネル抵抗による電圧降下が当該メインFETのボディダイオードの順方向電圧と同じである場合には、当該ボディダイオードにはある程度の順方向電流が流れるのでリカバリ電流が生じることになる。第2の実施形態に係るDC/ACインバータは、メインFETのチャンネル抵抗の大きさに関わらず、当該メインFETのボディダイオードに順方向電流が流れることを阻止し、リカバリ電流の発生を防止する。
第2の実施形態に係るDC/ACインバータは、各メインFETのゲート端子をバイアス用の電圧源に接続し、当該メインFETのON/OFFを当該メインFETに直列接続される(メインFETに比べて)低耐圧のスイッチングFET対(ソース共通)を介して制御する。本実施形態に係るDC/ACインバータが図7に例示される。
図7のDC/ACインバータは、第1の入力端子および第2の入力端子(接地)を介して直流電圧(Vin)を入力し、当該直流電圧を変換することによって生成した交流電圧を第1の出力端子OUT1および第2の出力端子OUT2を介して出力する。
図7のDC/ACインバータは、メインFET Q101と、メインFET Q102と、メインFET Q103と、メインFET Q104と、スイッチングFET Q305と、スイッチングFET Q306と、スイッチングFET Q307と、スイッチングFET Q308と、スイッチングFET Q309と、スイッチングFET Q310と、スイッチングFET Q311と、スイッチングFET Q312と、電圧源E101と、電圧源E102と、電圧源E103と、電圧源E304と、駆動回路Drive301と、駆動回路Drive302と、駆動回路Drive303と、駆動回路Drive304と、ダイオードD301と、ダイオードD302と、ダイオードD303と、ダイオードD304とを含む。なお、図7には、各FETのボディダイオードは描かれていない。
メインFET Q101は、そのドレイン端子がDC/ACインバータの第1の入力端子に加えてダイオードD301のカソードに接続され、そのゲート端子が電圧源E101の正極端子に接続され、そのソース端子がスイッチングFET Q305のドレイン端子に接続される。メインFET Q101のゲート端子とスイッチングFET Q305およびスイッチングFET Q306のソース端子との電位差は電圧源E101によって固定されているので、スイッチングFET Q305およびスイッチングFET Q306を制御すればメインFET Q101のON/OFFを切り替えることができる。なお、前述のように、電圧源E101の起電力は、メインFET Q101の閾値電圧を超えることとする。
メインFET Q102は、そのドレイン端子がインダクタL1を介してDC/ACインバータの第1の出力端子に接続され、さらにダイオードD302のカソードに接続され、そのゲート端子が電圧源E102の正極端子に接続され、そのソース端子がスイッチングFET Q307のドレイン端子に接続される。メインFET Q102のゲート端子とスイッチングFET Q307およびスイッチングFET Q308のソース端子との電位差は電圧源E102によって固定されているので、スイッチングFET Q307およびスイッチングFET Q308を制御すればメインFET Q102のON/OFFを切り替えることができる。なお、前述のように、電圧源E102の起電力は、メインFET Q102の閾値電圧を超えることとする。
メインFET Q103は、そのドレイン端子がDC/ACインバータの第1の入力端子に加えてダイオードD303のカソードに接続され、そのゲート端子が電圧源E103の正極端子に接続され、そのソース端子がスイッチングFET Q309のドレイン端子に接続される。メインFET Q103のゲート端子とスイッチングFET Q309およびスイッチングFET Q310のソース端子との電位差は電圧源E103によって固定されているので、スイッチングFET Q309およびスイッチングFET Q310を制御すればメインFET Q103のON/OFFを切り替えることができる。なお、前述のように、電圧源E103の起電力は、メインFET Q103の閾値電圧を超えることとする。
メインFET Q104は、そのドレイン端子がインダクタL2を介してDC/ACインバータの第2の出力端子に接続され、さらにダイオードD304のカソードに接続され、そのゲート端子が電圧源E304の正極端子に接続され、そのソース端子がスイッチングFET Q311のドレイン端子に接続される。メインFET Q104のゲート端子とスイッチングFET Q311およびスイッチングFET Q312のソース端子との電位差は電圧源E304によって固定されているので、スイッチングFET Q311およびスイッチングFET Q312を制御すればメインFET Q104のON/OFFを切り替えることができる。なお、電圧源E304の起電力は、メインFET Q104の閾値電圧を超えることとする。
スイッチングFET Q305は、そのドレイン端子がメインFET Q101のソース端子に接続され、そのゲート端子が抵抗器R102を介して駆動回路Drive301の出力端子(Out)に接続され、そのソース端子がスイッチングFET Q306のソース端子に接続される。
スイッチングFET Q306は、そのドレイン端子がインダクタL1を介してDC/ACインバータの第1の出力端子に接続され、さらにダイオードD301のアノードに接続され、そのゲート端子が抵抗器R301を介して駆動回路Drive301の出力端子(Out)に接続され、そのソース端子がスイッチングFET Q305のソース端子に接続される。
駆動回路Drive301は、電圧源E101を電源として用いてスイッチングFET Q305およびスイッチングFET Q306のON/OFFを制御するための制御信号を生成し、出力端子を介して出力する。なお、スイッチングFET Q305およびスイッチングFET Q306は、ゲート電位およびソース電位が共通であるから、ON/OFFの挙動も共通である。
スイッチングFET Q307は、そのドレイン端子がメインFET Q102のソース端子に接続され、そのゲート端子が抵抗器R302を介して駆動回路Drive302の出力端子(Out)に接続され、そのソース端子がスイッチングFET Q308のソース端子に接続される。
スイッチングFET Q308は、そのドレイン端子がDC/ACインバータの第2の入力端子およびダイオードD302のアノードに共通に接続され、そのゲート端子が抵抗器R302を介して駆動回路Drive302の出力端子(Out)に接続され、そのソース端子がスイッチングFET Q307のソース端子に接続される。
駆動回路Drive302は、電圧源E102を電源として用いてスイッチングFET Q307およびスイッチングFET Q308のON/OFFを制御するための制御信号を生成し、出力端子を介して出力する。なお、スイッチングFET Q307およびスイッチングFET Q308は、ゲート電位およびソース電位が共通であるから、ON/OFFの挙動も共通である。
スイッチングFET Q309は、そのドレイン端子がメインFET Q103のソース端子に接続され、そのゲート端子が抵抗器R303を介して駆動回路Drive303の出力端子(Out)に接続され、そのソース端子がスイッチングFET Q310のソース端子に接続される。
スイッチングFET Q310は、そのドレイン端子がインダクタL2を介してDC/ACインバータの第2の出力端子に接続され、さらにダイオードD303のアノードに接続され、そのゲート端子が抵抗器R303を介して駆動回路Drive303の出力端子(Out)に接続され、そのソース端子がスイッチングFET Q309のソース端子に接続される。
駆動回路Drive303は、電圧源E103を電源として用いてスイッチングFET Q309およびスイッチングFET Q310のON/OFFを制御するための制御信号を生成し、出力端子を介して出力する。なお、スイッチングFET Q309およびスイッチングFET Q310は、ゲート電位およびソース電位が共通であるから、ON/OFFの挙動も共通である。
スイッチングFET Q311は、そのドレイン端子がメインFET Q104のソース端子に接続され、そのゲート端子が抵抗器R304を介して駆動回路Drive304の出力端子(Out)に接続され、そのソース端子がスイッチングFET Q312のソース端子に接続される。
スイッチングFET Q312は、そのドレイン端子がDC/ACインバータの第2の入力端子およびダイオードD304のアノードに共通に接続され、そのゲート端子が抵抗器R304を介して駆動回路Drive304の出力端子(Out)に接続され、そのソース端子がスイッチングFET Q311のソース端子に接続される。
駆動回路Drive304は、電圧源E304を電源として用いてスイッチングFET Q311およびスイッチングFET Q312のON/OFFを制御するための制御信号を生成し、出力端子を介して出力する。なお、スイッチングFET Q311およびスイッチングFET Q312は、ゲート電位およびソース電位が共通であるから、ON/OFFの挙動も共通である。
ダイオードD301は、そのアノードがインダクタL1を介してDC/ACインバータの第1の出力端子に接続され、さらにスイッチングFET Q306のドレイン端子に接続され、そのカソードがメインFET Q101のドレイン端子およびDC/ACインバータの第1の入力端子に共通に接続される。ダイオードD301として、リカバリ電流が(各メインFETのボディダイオードに比べて)小さい若しくは問題とならない種別のダイオードが採用される。具体的には、ダイオードD301は、ショットキーバリアダイオードであってよい。
ダイオードD302は、そのアノードがスイッチングFET Q308のドレイン端子およびDC/ACインバータの第2の入力端子に共通に接続され、そのカソードがインダクタL1を介してDC/ACインバータの第1の出力端子に接続され、さらにメインFET Q102のドレイン端子に接続される。ダイオードD302として、リカバリ電流が(各メインFETのボディダイオードに比べて)小さい若しくは問題とならない種別のダイオードが採用される。具体的には、ダイオードD302は、ショットキーバリアダイオードであってよい。
ダイオードD303は、そのアノードがインダクタL2を介してDC/ACインバータの第2の出力端子に接続され、さらにスイッチングFET Q310のドレイン端子に接続され、そのカソードがメインFET Q103のドレイン端子およびDC/ACインバータの第1の入力端子に共通に接続される。ダイオードD303として、リカバリ電流が(各メインFETのボディダイオードに比べて)小さい若しくは問題とならない種別のダイオードが採用される。具体的には、ダイオードD303は、ショットキーバリアダイオードであってよい。
ダイオードD304は、そのアノードがスイッチングFET Q312のドレイン端子およびDC/ACインバータの第2の入力端子に共通に接続され、そのカソードがインダクタL2を介してDC/ACインバータの第2の出力端子に接続され、さらにメインFET Q104のドレイン端子に接続される。ダイオードD304として、リカバリ電流が(各メインFETのボディダイオードに比べて)小さい若しくは問題とならない種別のダイオードが採用される。具体的には、ダイオードD304は、ショットキーバリアダイオードであってよい。
駆動回路Drive301、駆動回路Drive302、駆動回路Drive303および駆動回路Drive304は、スイッチングFET Q305およびスイッチングFET Q306、スイッチングFET Q307およびスイッチングFET Q308、スイッチングFET Q309およびスイッチングFET Q310、ならびに、スイッチングFET Q311およびスイッチングFET Q312をそれぞれON/OFF駆動し、これらに連動してメインFET Q101、メインFET Q102、メインFET Q103およびメインFET Q104をON/OFFさせることにより、DC/ACインバータの第1の出力端子OUT1および第2の出力端子OUT2へと交流電力を供給する。
図7のDC/ACインバータでは、図2のDC/ACインバータに比べてリカバリ電流が効果的に削減される。例えば、スイッチングFET Q311およびスイッチングFET Q312がOFF状態からON状態へと切り替わると、メインFET Q104のゲート−ソース間電圧Vgsは電圧源E304の起電力(>メインFET Q104の閾値電圧)に略一致するので、メインFET Q104はONとなる。
他方、スイッチングFET Q311およびスイッチングFET Q312がON状態からOFF状態へと切り替わると、メインFET Q104のソース電位はゲート電位に略一致し、メインFET Q104もON状態からOFF状態へと切り替わる。そして、スイッチングFET Q311およびスイッチングFET Q312がOFF状態であって、かつ、これらのボディダイオードの方向は相反するので、デッドタイムでは、メインFET Q104のチャンネル抵抗の大きさに関わらずそのボディダイオードには電流が流れない。具体的には、メインFET Q104がON状態からOFF状態へと切り替わる直前に、当該メインFET Q104のドレイン電流がソース端子からドレイン端子の方向へと流れていたとしても、係る電流はOFF状態のスイッチングFET Q312およびそのボディダイオード(逆方向バイアス)によって阻止され、ダイオードD304を迂回することになる。故に、デッドタイム終了後にスイッチングFET Q309およびスイッチングFET Q310ならびにメインFET Q103がOFF状態からON状態へと切り替わっても、メインFET Q104はそのボディダイオードにリカバリ電流が流れない。
以上説明したように、第2の実施形態に係るDC/ACインバータは、メインFETを直接駆動せずに当該メインFETに直列接続されたスイッチングFET対をON/OFF駆動する。スイッチングFET対はソース端子が共通接続されているので、そのボディダイオードの方向は相反する。故に、スイッチングFET対がON状態からOFF状態へと切り替わると、対応するメインFETも連動してON状態からOFF状態へと切り替わり、当該メインFETのボディダイオードの順方向電流は、OFF状態のスイッチングFETおよびそのボディダイオード(逆バイアス)によって阻止される。従って、このDC/ACインバータによれば、メインFETのチャンネル抵抗の大きさに関わらず当該メインFETのボディダイオードにおけるリカバリ電流の発生を防止することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
C101,C102,C103,C104,C201,C202,C203,C204,CO・・・キャパシタ
D101,D102,D103,D104,D205,D206,D207,D208,D209,D210,D211,D212,D301,D302,D303,D304・・・ダイオード
D201,D202,D203,D204・・・ボディダイオード
Drive101,Drive102,Drive103,Drive104,Drive201,Drive202,Drive203,Drive204,Drive301,Drive302,Drive303,Drive304・・・駆動回路
E101,E102,E103,E201,E202,E203,E304・・・電圧源
L1,L2・・・インダクタ
OUT1,OUT2・・・出力端子
Q101,Q102,Q103,Q104,Q205,Q206,Q207,Q208・・・メインFET
Q105,Q106,Q107,Q108,Q305,Q306,Q307,Q308,Q309,Q310,Q311,Q312・・・スイッチングFET
R101,R102,R103,R104,R105,R106,R107,R108,R109,R110,R111,R112,R202,R203,R205,R206,R208,R209,R211,R212,R301,R302,R303,R304,R305,R306,R307,R308,R309,R310,R311,R312・・・抵抗器

Claims (2)

  1. 第1の入力端子および第2の入力端子を介して直流電圧を入力し、当該直流電圧を変換することによって生成した交流電圧を第1の出力端子および第2の出力端子を介して出力するDC/ACインバータであって、
    前記第1の入力端子と前記第1の出力端子との間に挿入される第1のノーマリオフ型トランジスタと、
    前記第2の入力端子と前記第1の出力端子との間に挿入される第2のノーマリオフ型トランジスタと、
    前記第1の入力端子と前記第2の出力端子との間に挿入される第3のノーマリオフ型トランジスタと、
    前記第2の入力端子と前記第2の出力端子との間に挿入される第4のノーマリオフ型トランジスタと、
    前記第1のノーマリオフ型トランジスタに直列接続される第1のノーマリオフ型トランジスタ対と、
    前記第2のノーマリオフ型トランジスタに直列接続される第2のノーマリオフ型トランジスタ対と、
    前記第3のノーマリオフ型トランジスタに直列接続される第3のノーマリオフ型トランジスタ対と、
    前記第4のノーマリオフ型トランジスタに直列接続される第4のノーマリオフ型トランジスタ対と、
    前記第1のノーマリオフ型トランジスタの制御端子と前記第1のノーマリオフ型トランジスタ対の共通端子との間の電位差を固定する第1の電圧源と、
    前記第2のノーマリオフ型トランジスタの制御端子と前記第2のノーマリオフ型トランジスタ対の共通端子との間の電位差を固定する第2の電圧源と、
    前記第3のノーマリオフ型トランジスタの制御端子と前記第3のノーマリオフ型トランジスタ対の共通端子との間の電位差を固定する第3の電圧源と、
    前記第4のノーマリオフ型トランジスタの制御端子と前記第4のノーマリオフ型トランジスタ対の共通端子との間の電位差を固定する第4の電圧源と、
    前記第1のノーマリオフ型トランジスタ対をON/OFF駆動する第1の駆動回路と、 前記第2のノーマリオフ型トランジスタ対をON/OFF駆動する第2の駆動回路と、 前記第3のノーマリオフ型トランジスタ対をON/OFF駆動する第3の駆動回路と、 前記第4のノーマリオフ型トランジスタ対をON/OFF駆動する第4の駆動回路と を具備し、
    前記第1のノーマリオフ型トランジスタ対、前記第2のノーマリオフ型トランジスタ対、前記第3のノーマリオフ型トランジスタ対および前記第4のノーマリオフ型トランジスタ対の耐圧は、前記第1のノーマリオフ型トランジスタ、前記第2のノーマリオフ型トランジスタ、前記第3のノーマリオフ型トランジスタおよび前記第4のノーマリオフ型トランジスタの耐圧に比べて低い、
    DC/ACインバータ。
  2. 前記第1の入力端子と前記第1の出力端子の間を接続する第1のダイオードと、
    前記第2の入力端子と前記第1の出力端子の間を接続する第2のダイオードと、
    前記第1の入力端子と前記第2の出力端子の間を接続する第3のダイオードと、
    前記第2の入力端子と前記第2の出力端子の間を接続する第4のダイオードと
    をさらに具備し、
    前記第1のダイオード、前記第2のダイオード、前記第3のダイオードおよび前記第4のダイオードの順方向電圧は、前記第1のノーマリオフ型トランジスタ、前記第2のノーマリオフ型トランジスタ、前記第3のノーマリオフ型トランジスタおよび前記第4のノーマリオフ型トランジスタの順方向電圧よりも小さい、
    請求項1記載のDC/ACインバータ。
JP2015105507A 2015-05-25 2015-05-25 Dc/acインバータ Active JP6554324B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015105507A JP6554324B2 (ja) 2015-05-25 2015-05-25 Dc/acインバータ
PCT/JP2015/085542 WO2016189768A1 (ja) 2015-05-25 2015-12-18 Dc/acインバータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015105507A JP6554324B2 (ja) 2015-05-25 2015-05-25 Dc/acインバータ

Publications (2)

Publication Number Publication Date
JP2016220468A JP2016220468A (ja) 2016-12-22
JP6554324B2 true JP6554324B2 (ja) 2019-07-31

Family

ID=57392669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015105507A Active JP6554324B2 (ja) 2015-05-25 2015-05-25 Dc/acインバータ

Country Status (2)

Country Link
JP (1) JP6554324B2 (ja)
WO (1) WO2016189768A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024127156A (ja) 2023-03-09 2024-09-20 シャープ株式会社 ハーフブリッジ回路および電源装置
JP2025074382A (ja) * 2023-10-30 2025-05-14 シャープ株式会社 整流回路および電源装置
JP7836348B2 (ja) * 2024-03-25 2026-03-26 シャープ株式会社 補助電源回路および電源装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5317413B2 (ja) * 2007-02-06 2013-10-16 株式会社東芝 半導体スイッチおよび当該半導体スイッチを適用した電力変換装置
JP2011067051A (ja) * 2009-09-18 2011-03-31 Sharp Corp インバータと、それを用いた電気機器および太陽光発電装置
JP5355756B2 (ja) * 2011-09-30 2013-11-27 シャープ株式会社 スイッチング電源装置と、それを用いたインバータ、コンバータ、エアーコンディショナー、ソーラーパワーコントローラ、および自動車

Also Published As

Publication number Publication date
WO2016189768A1 (ja) 2016-12-01
JP2016220468A (ja) 2016-12-22

Similar Documents

Publication Publication Date Title
JP6959694B2 (ja) デプリーションモードトランジスタを制御するための方法及び回路要素
JP5989265B2 (ja) 電力用半導体素子の駆動回路
JP6203097B2 (ja) 半導体装置
CN106688183B (zh) 自灭弧式半导体元件的短路保护电路
US9479159B2 (en) System and method for a switch having a normally-on transistor and a normally-off transistor
KR101311690B1 (ko) 단락 검출 회로 및 단락 검출 방법
KR102026931B1 (ko) 전력 스위치용 단락보호회로
JP2011211836A (ja) スイッチングデバイス駆動装置および半導体装置
US9621069B2 (en) Rectifier with voltage detection and controllable output path
US20130200938A1 (en) Systems and methods of level shifting for voltage drivers
JP6361531B2 (ja) 半導体装置およびモータ制御装置
US10715055B2 (en) Power semiconductor circuit having a field effect transistor with low energy losses
KR102284188B1 (ko) SiC MOSFET용 게이트 구동회로
WO2016189768A1 (ja) Dc/acインバータ
JP2014027872A (ja) モータ駆動過電流遮断回路、モータ駆動回路及びその過電遮断方法
CN103036406A (zh) 半导体装置
JP5837499B2 (ja) インバータ
CN115313809B (zh) 一种SiC MOSFET的驱动方法
CN116015029A (zh) 驱动装置、驱动方法及电力转换装置
CN106208628A (zh) 信号生成电路
CN118826443A (zh) 驱动装置和电力转换装置
JP7388749B2 (ja) 半導体回路
JP5644403B2 (ja) スイッチング回路、ハーフブリッジ回路および三相インバータ回路
TWI481185B (zh) 應用於馬達之驅動切換系統
JP6113489B2 (ja) 半導体回路及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190319

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190520

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190528

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190708

R150 Certificate of patent or registration of utility model

Ref document number: 6554324

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250