JP6552615B2 - 印刷デバイス - Google Patents

Description

印刷デバイスは、プリントヘッドからインクを吐出する際に使用される回路を含む。印刷デバイスのプリントヘッドに電流を印加することにより、インク滴は、噴射チャンバのインク供給部内に位置する抵抗素子を加熱することによって吐出される。この抵抗加熱により、気泡（バブル）がインクに形成され、結果として生じる圧力上昇により、インク滴は、噴射チャンバに流体結合されたノズルから押し出される。

添付図面は、本明細書で説明される原理の様々な例を示し、明細書の一部である。示された例は、単に例示のために与えられており、特許請求の範囲の範囲を制限しない。

本明細書で説明される原理の一例による、電力喪失保護回路を組み込む印刷デバイスの図である。 本明細書で説明される原理の別の例による、電力喪失保護回路を組み込む印刷デバイスの図である。 本明細書で説明される原理の一例による、電力喪失の事象中に最小数の噴射回路に電力を供給するためのオンダイのV_DD_plp電圧調整器（レギュレータ）ブロックを含む、図１Ａ及び図１Ｂの印刷デバイスの電力喪失保護回路の図である。 本明細書で説明される原理の一例による、電力喪失の事象中に全ての噴射回路に電力を供給するためのオンダイのV_DD_plp電圧調整ブロック及びオンダイで生成されたV_DD_plpを含む、図１Ａ及び図１Ｂの印刷デバイスの電力喪失保護回路の図である。 本明細書で説明される原理の一例による、電力喪失の事象が発生した場合に多数の噴射回路に電力を供給するためのオンダイのV_DD_plp電圧調整器ブロックを含む、図１Ａ及び図１Ｂの印刷デバイスの電力喪失保護回路の図である。 本明細書で説明される原理の一例による、多数の噴射回路に電力を供給するためのオンダイのV_DD_plp電圧調整器ブロック、及び組み合わされたV_PP及びV_PP_logic線を含む、図１Ａ及び図１Ｂの印刷デバイスの電力喪失保護回路の図である。 本明細書で説明される原理の別の例による、多数の噴射回路に電力を供給するためのオンダイのV_DD_plp電圧調整器ブロック、及び組み合わされたV_PP及びV_PP_logic線を含む、図１Ａ及び図１Ｂの印刷デバイスの電力喪失保護回路の図である。 本明細書で説明される原理の一例による、プリンタの制御されたパワーダウンのシーケンスを示すグラフである。 本明細書で説明される原理の一例による、図２〜図６の電力喪失保護回路を備えていない印刷デバイスの制御されていないパワーダウンのシーケンスを示すグラフである。 本明細書で説明される原理の一例による、図２〜図６の電力喪失保護回路の１つを備えた印刷デバイスの制御されていないパワーダウンのシーケンスを示すグラフである。 本明細書で説明される原理の一例による、電力喪失の事象中に印刷デバイスを動作させる方法を示す流れ図である。 本明細書で説明される原理の別の例による、電力喪失の事象中に印刷デバイスを動作させる方法を示す流れ図である。

図面の全体にわたって、同じ参照符号は、類似するが、必ずしも同じではない要素を示す。

詳細な説明
噴射チャンバ内のインク供給部内に位置する抵抗素子は、過剰な電流が抵抗素子に印加される場合、破壊される又はそうでなければ動作不能にされる可能性がある。従って、印刷デバイスに対する電力の予想外の又は制御されていない喪失による印刷デバイスの多数の回路の制御不能は、プリントヘッドからインクを吐出するために使用される抵抗素子を破壊する可能性がある。

本明細書で説明された例は、印刷デバイスの多数の高電圧回路におけるプリントヘッド抵抗素子および他の能動デバイス内で、当該抵抗素子および他の能動デバイスを動作不能にする可能性がある制御されていない高電圧消失の可能性を低減または取り除く回路トポロジーを提供する。プリントヘッドからインクを吐出するために使用される抵抗を含む抵抗における過剰なエネルギーの印加は、抵抗を破壊する可能性がある。抵抗が金属皮膜、ワイヤ、ガラス、ガラスセラミック、又は別の抵抗材料から作成されていることにかかわらず、その材料は、高過ぎる電圧の印加に起因して溶解する。結果として生じる高い温度は、抵抗器材料を破壊する。

印刷デバイスへの電力が予想外に失われる場合、印刷デバイスは、多数の高電圧回路に噴射制御信号を供給する多数の低電圧回路の制御を失う。プリントヘッドのノズルからのインクの噴射を制御するノズル噴射電界効果トランジスタ（ＦＥＴ）のような高電圧回路は、低電圧回路からの信号に基づいてイネーブル又はディスエーブルにされる。低電圧回路から高電圧回路への制御信号の喪失は、高電圧回路の制御の喪失という結果になり、それにより、プリントヘッド内の抵抗および他の能動デバイスに対する損傷またはそれらの破壊という結果になる可能性がある。これは、ページワイドアレイ又は他の固定の業務用サイズの印刷デバイスを駆動する印刷システムにおいて悪化させる可能性がある。その理由は、これらのより大きい印刷デバイスの回路内に蓄積されたエネルギーの量が、幾つかの要因により遙かに大きいからである。

本願の回路トポロジーは、噴射抵抗に電力を供給する供給電圧（V_PP）又は噴射抵抗にV_PPを接続する多数の電界効果トランジスタ（ＦＥＴ）を切り替えるための供給電圧（V_PP_logic supply）から補足的な又は専用の供給電圧（V_DD）源の生成を利用する。一例において、V_DD電圧生成またはV_DD_plp電圧生成は、オンダイの場所に移動する。V_DD_plpは、本願の回路トポロジーにより生成された「電力喪失保護された」供給電圧のV_DDを表し、V_PPが制御されていない状態で噴射抵抗をオンに切り替えることを防止するために印刷デバイスおよびプリントヘッドダイの中の回路に提供される。

本明細書および添付の特許請求の範囲において使用される限り、用語「電力喪失」、「制御されていない電力喪失」又は類似の用語は、印刷デバイス内のあらゆる数の回路に対する何らかの電源喪失として広く理解されるべきであることが意図されている。

更に、明細書および添付の特許請求の範囲において使用される限り、用語「多数の」又は類似の用語は、１〜無限大を含む任意の正数（ゼロは数ではないが、数がない）として広く理解されるべきであることが意図されている。

以下の説明において、説明の目的で、本システム及び方法の完全な理解を提供するために、多くの特定の細部が記載される。しかしながら、当業者には明らかなように、本装置、システム及び方法は、これら特定の細部を用いずに実施され得る。明細書において「例」又は類似の用語に対する言及は、その例に関連して説明された特定の特徴、構造または特性が説明されたように含まれるが、他の例において含まれることができないことを意味する。

さて、図面を参照すると、図１Ａは、本明細書で説明される原理の一例による、電力喪失保護回路を組み込む印刷デバイス（１００）の図である。印刷デバイス（１００）は、多数のプリントヘッド（１１０）を含むことができる。各プリントヘッドは、多数の抵抗インク噴射要素（１２０）及び当該抵抗インク噴射要素（１２０）を駆動するための多数の高電圧回路（１２１）を含む。高電圧源（V_PP）は、プリントヘッド（１１０）に電気結合されて、プリントヘッドの高電圧回路（１２１）に電力を供給する。

多数の低電圧回路（１２３）が高電圧回路（１２１）に結合されて、多数の噴射制御信号を高電圧回路に提供する。電圧調整器（１２４）によりもたらされる低電圧電源（V_DD_plp）（１２５）は、入力電圧を調整するために設けられる。V_DD_plpは、低電圧回路（１２３）に接続されて、低電圧回路（１２３）に電力を供給する。電力喪失検出デバイス（１２６）が、印刷デバイス（１００）に対する電力喪失を検出するために設けられる。さて、これら様々な要素が、図１Ｂ〜図１１に関連して、より詳細に説明される。

図１Ｂは、本明細書で説明される原理の一例による、電力喪失保護回路（１１２）を組み込む印刷デバイス（１００）の図である。印刷デバイス（１００）は、電子デバイスにおいて実施され得る。印刷デバイス（１００）は、スタンドアローンのハードウェア、モバイルアプリケーション、コンピューティングネットワーク経由、又はそれらの組み合わせを含む任意のデータ処理状況で利用され得る。更に、印刷デバイス（１００）は、コンピューティングネットワーク、パブリックなクラウド化ネットワーク、プライベートなクラウド化ネットワーク、ハイブリッドのクラウド化ネットワーク、他の形態のネットワーク、又はこれらの組み合わせにおいて使用され得る。

一例において、印刷デバイス（１００）により提供される方法は、例えばサードパーティによるネットワークを介したサービスとして提供される。この例において、当該サービスには、例えば、以下のものが含まれることができ、即ち、多数のアプリケーションをホスティングするサービス型ソフトウェア（Software as a Service：ＳａａＳ）；例えば数ある中でもオペレーティングシステム、ハードウェア、及び記憶装置を含むコンピューティングプラットフォームをホスティングするＰａａＳ（Platform as a Service）；例えば数ある中でもサーバ、記憶コンポーネント、ネットワーク、及びコンポーネントのような機器をホスティングするＩａａＳ（Infrastructure as a Service）；ＡＰＩａａＳ（Application Program Interface(API) as a Service）；他の形態のネットワークサービス、又はそれらの組み合わせである。本システムは、１つ又は複数のハードウェアプラットフォームで実施されることができ、この場合、システムのモジュールは、１つのプラットフォームで又は複数のプラットフォームを横切って実行され得る。係るモジュールは、クラウド技術およびハイブリッドクラウド技術の、又はクラウド上で又はクラウドから離れて実施され得るＳａａＳ（Software as a Service）として提供される様々な形態で実行することができる。別の例において、印刷デバイス（１００）により提供される方法は、ローカルアドミニストレータにより実行される。

その所望の機能を達成するために、印刷デバイス（１００）は、様々なハードウェア構成要素（コンポーネント）を含む。これらハードウェア構成要素の中で、多数のプロセッサ（１０１）、多数のデータ記憶デバイス（１０２）、多数の周辺デバイスアダプター（１０３）、及び多数のネットワークアダプター（１０４）が存在できる。これらハードウェア構成要素は、多数のバス及び／又はネットワーク接続の使用を通じて相互接続され得る。一例において、プロセッサ（１０１）、データ記憶デバイス（１０２）、周辺デバイスアダプター（１０３）、及びネットワークアダプター（１０４）は、バス（１０５）を介して通信可能に結合され得る。

プロセッサ（１０１）は、データ記憶デバイス（１０２）から実行可能コードを取り出して、当該実行可能コードを実行するためのハードウェアアーキテクチャを含むことができる。ここで説明される本明細書の方法に従って、プロセッサ（１０１）により実行される場合、実行可能コードにより、プロセッサ（１０１）は、多数の高電圧デバイスに対する制御されていない電力喪失を検出し、プリントヘッドの噴射制御回路に結合された電圧調整器を用いて、高電圧デバイスに対する高電圧源（V_PP）が閾値電圧よりも下がるまで、プリントヘッド噴射制御回路に対する電力喪失保護供給電圧（V_DD_plp）を維持することができる。コードの実行中、プロセッサ（１０１）は、多数の残りのハードウェアユニットから入力を受け取り、それらへ出力を提供することができる。

データ記憶デバイス（１０２）は、プロセッサ（１０１）又は他の処理デバイスにより実行される実行可能プログラムコードのようなデータを格納することができる。説明されるように、データ記憶デバイス（１０２）は特に、本明細書で説明された機能を少なくとも実施するようにプロセッサ（１０１）が実行する多数のアプリケーションを表すコンピュータコードを格納することができる。

データ記憶デバイス（１０２）は、揮発性および不揮発性メモリを含む様々なタイプのメモリモジュールを含むことができる。例えば、本例のデータ記憶デバイス（１０２）は、ランダムアクセスメモリ（ＲＡＭ）（１０６）及び読み出し専用メモリ（ＲＯＭ）（１０７）を含む。また、多くの他のタイプのメモリも利用されることができ、本明細書は、本明細書で説明された原理の特定の応用形態に適合することができるように、データ記憶デバイス（１０２）において多くの様々なタイプ（単数または複数）のメモリの使用を企図している。特定の例において、データ記憶デバイス（１０２）における異なるタイプのメモリは、異なるデータ記憶の要求（ニーズ）に使用され得る。例えば、特定の例において、プロセッサ（１０１）は、読み出し専用メモリ（ＲＯＭ）（１０７）からブート（起動）することができ、ランダムアクセスメモリ（ＲＡＭ）（１０６）に格納されたプログラムコードを実行することができる。

データ記憶デバイス（１０２）は、数ある中でも、コンピュータ可読媒体、コンピュータ可読記憶媒体、又は持続性コンピュータ可読媒体を含むことができる。例えば、データ記憶デバイス（１０２）は、以下に限定されないが、電子、磁気、光学、電磁気、赤外線、又は半導体のシステム、装置、又はデバイス、或いは上記の任意の適切な組み合わせとすることができる。コンピュータ可読記憶媒体の具体的な例は、例えば以下のものを含むことができ、即ち、多数のワイヤを有する電気接続、携帯用コンピュータのディスケット、ハードディスク、ランダムアクセスメモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、消去可能ＰＲＯＭ（ＥＰＲＯＭ又はフラッシュメモリ）、ポータブルＣＤ−ＲＯＭ、光学式記憶装置、磁気記憶装置、又は上記の任意の適切な組み合わせである。本明細書の文脈において、コンピュータ可読記憶媒体は、命令実行システム、装置、又はデバイスにより又はそれらに関連して使用するためのコンピュータ使用可能プログラムコードを含む又は格納することができる任意の有形媒体とすることができる。別の例において、コンピュータ可読記憶媒体は、命令実行システム、装置、又はデバイスにより又はそれらに関連して使用するためのプログラムを含む又は格納することができる任意の持続性媒体とすることができる。

印刷デバイス（１００）におけるハードウェアのアダプター（１０３、１０４）により、プロセッサ（１０１）が、印刷デバイス（１００）の外部および内部にある様々な他のハードウェア要素と接続して機能することが可能になる。例えば、周辺デバイスアダプター（１０３）は、例えばユーザインターフェース（１０９）、マウス、又はキーボードのような入力／出力デバイスに対するインターフェースを提供することができる。また、周辺デバイスアダプター（１０３）は、外部記憶デバイス、例えばサーバ、交換機およびルータのような多数のネットワークデバイス、クライアントデバイス、他のタイプのコンピューティングデバイス、及びそれらの組み合わせのような他の外部デバイスに対するアクセスを提供することができる。

ユーザインターフェース（１０９）は、印刷デバイス（１００）のユーザが印刷デバイス（１００）の機能と相互作用する及び当該機能を実施することを可能にするために設けられ得る。また、周辺デバイスアダプター（１０３）は、プロセッサ（１０１）とユーザインターフェース（１０９）、別の印刷デバイス又は他の媒体出力デバイスとの間のインターフェースを形成することができる。ネットワークアダプター（１０４）は、例えばネットワーク内の他のコンピューティングデバイスに対するインターフェースを提供することができ、それにより印刷デバイス（１００）とネットワーク内に位置する他のデバイスとの間でデータの伝送が可能になる。

印刷デバイス（１００）は、プロセッサ（１０１）により実行される場合、データ記憶デバイス（１０２）に格納された多数のアプリケーションを表す実行可能プログラムコードに関連した多数のグラフィカルユーザインターフェース（ＧＵＩ）をユーザインターフェース（１０９）に表示することができる。ＧＵＩは例えば、多数のユーザ対話型印刷オプションを表示することができる。

印刷デバイス（１００）は更に、印刷媒体上へインクを吐出するために使用される多数のプリントヘッド（１１０）を含む。プリントヘッド（１１０）は、コンピューティングデバイスから送られた印刷ジョブ内に含まれる命令に基づいて動作する。印刷ジョブは、例えばドキュメントを印刷するための命令を含む。プロセッサ（１０１）は、印刷ジョブを解釈し、印刷ジョブに含まれるドキュメントが印刷媒体上に描かれるように、プリントヘッド（１１０）が印刷媒体上にインクを吐出するようにする。

多数のプリントヘッド（１１０）のそれぞれは、プリントヘッドダイ（１１１）を含む。プリントヘッドダイ（１１１）は、本明細書で説明された機能回路が製造される半導体材料のブロックから作成され得る。一例において、プリントヘッドダイ（１１１）は、フォトリソグラフィーのようなプロセスを通じて電子グレードシリコン（ＥＧＳ）又は他の半導体のウェハー上に製造される。

印刷デバイス（１００）は更に、各プリントヘッド（１１０）のプリントヘッドダイ（１１１）の中へ製造された電力喪失保護回路（１１２）を含む。電力喪失保護回路（１１２）は、印刷デバイスに対する電力の予想外の又は制御されていない喪失によるプリントヘッドダイ（１１１）の多数の回路の制御において印刷デバイスを支援することができる。本明細書で説明されるように、印刷デバイスに対する電力の予想外の又は制御されていない喪失は、プリントヘッド（１１０）からインクを吐出するために使用される抵抗素子、又はプリントヘッドのプリントヘッドダイ（１１１）内に含まれる他の要素を破壊する可能性がある。

一例において、電力喪失保護回路（１１２）は、V_DD_plp電圧調整ブロック（図２〜図６、２１２）を含むことができる。一例において、V_DD_plp電圧調整ブロック（図２〜図６、２１２）は、電力喪失の事象が発生する前、発生中、及び発生後に、多数の高電圧回路の噴射を制御する多数の低電圧回路にV_DD_plpを連続して供給することができる。この例において、V_DD_plp電圧調整ブロック（図２〜図６、２１２）は、低電圧回路にV_DD_plpを連続して供給することができる。制御されていない電力喪失の事象が発生する場合、V_DD_plp電圧調整ブロック（図２〜図６、２１２）は、高電圧回路またはその関連した論理線（V_PP_logic）に印加される高電圧電源（V_PP）が閾値よりも下がるまで、低電圧回路に対するV_DD_plpを維持する。

別の例において、V_DD_plp電圧調整ブロック（図２〜図６、２１２）は、制御されていない電力喪失の事象が発生する場合に、低電圧回路にV_DD_plpを供給するが、当該制御されていない電力喪失の事象が発生するまでイナクティブのままであることができる。この例において、プリントヘッドダイ（１１１）から離れて又はその上で生成されるV_DD供給電圧は、制御されていない電力喪失の事象が発生するまで、デジタルの低電圧制御論理回路に電力を供給するために使用され得る。ひとたび電力喪失の事象が発生するならば、V_DD_plp電圧調整ブロック（図２〜図６、２１２）は、V_PP（２０９）及びV_PP_logic（２１０）が閾値よりも下がるまで、低電圧回路に対するV_DD_plpを維持する。

上記の例において、V_DD_plp電圧調整ブロック（図２〜図６、２１２）は、V_PP又は関連した論理線（V_PP_logic）からV_DD_plp用の電力を得る及び導出する。このように、高電圧回路は、低電圧回路が電力供給されて高電圧回路の制御が少なくとも高電圧回路が電力供給されている間に維持されることを確実にすることにより、損傷から保護される。別の例において、V_DD_plp電圧調整ブロック（図２〜図６、２１２）は、V_DDと同じ電圧レベルにV_DD_plpを維持する。高電圧回路は、噴射チャンバに流体結合された多数のノズルからインクが吐出されるプリントヘッド（１１０）の噴射チャンバのインク供給部内に位置する抵抗デバイスを含む。

本システム及び方法の機能を使用しない場合、プリントヘッド（１１０）に電力供給する多数の電源は、正しいシーケンス（順序）で電源が切られない（パワーダウンされない）場合には、プリントヘッド（１１０）及びそれらの個々のプリントヘッドダイ（１１１）内の多数の回路に損傷を与える可能性がある。例えば、デジタルの低電圧制御論理回路に電力供給するために使用されるV_DD供給電圧が失われるが、ノズル回路を駆動するために使用されるV_PP及びV_PP_logic供給電圧が依然として電力供給されている場合、プリントヘッド（１１０）は制御されていない噴射モードに入るかもしれない。この状況において、抵抗デバイスは、恐らく焼け切れて使用不能になり、プリントヘッド（１１０）を不良にし、何らかの後続の印刷において欠陥を残すであろう。また、他の回路の故障も、プリントヘッド（１１０）を使用不能にするかもしれない。電力喪失保護回路（１１２）の機能は、より詳細に後述される。

印刷デバイス（１００）は更に、本明細書で説明されたシステム及び方法の具現化形態において及びドキュメントを印刷する際に使用される多数のモジュールを含む。印刷デバイス（１００）内の様々なモジュールは、独立して実行され得る実行可能プログラムコードを含む。この例において、様々なモジュールは、別個のコンピュータプログラム製品として格納され得る。別の例において、印刷デバイス（１００）内の様々なモジュールは、多数のコンピュータプログラム製品内に統合されることができ、各コンピュータプログラム製品は、多数のモジュールを含む。印刷デバイス（１００）は、電力喪失保護モジュール（１１３）を含むことができ、係る電力喪失保護モジュール（１１３）は、プロセッサ（１０１）により実行された場合、本明細書で説明されたような制御されていない電力喪失の事象が発生した際に低電圧回路に流れるV_DD_plpを生成および維持する。

印刷デバイス（１００）は更に、印刷デバイス（１００）、及び電力喪失保護回路（１１２）を含むその様々なハードウェア構成要素に電力供給するための電源（１１４）を含む。より詳細に後述されるように、電源（１１４）は、電力喪失保護回路（１１２）により使用される多数のタイプの電源に分割され得る。

図２は、本明細書で説明される原理の一例による、電力喪失の事象中に最小数の噴射回路に電力を供給するためのオンダイのV_DD_plp電圧調整器ブロック（２１２）を含む、図１の印刷デバイス（１００）の電力喪失保護回路（１１２）の図である。電力喪失保護回路（１１２）の回路設計に関する幾つかの例は、図２〜図６に関連して説明される。図２の例は、V_PPが安全な閾値電圧レベルよりも下がるまで、プリントヘッド（１１０）内の抵抗の噴射の制御を維持することを必要とする排他的な数の回路に対する電力を維持しようとする。

図２の電力喪失保護回路（１１２）は、多数のサブ回路を含むことができる。サブ回路は、V_DD_plp検出および制御回路（２０１）及びV_DD_plp電圧調整器（２０２）を含むオンダイのV_DD_plp電圧調整器ブロック（２１２）を含むことができる。電力喪失保護回路（１１２）のサブ回路は更に、最小噴射列論理回路（２０３）、レベルシフタ論理回路（２０４）、多数のデジタル及びアナログ制御回路（２０５）、デジタル制御入力（２０６）、他のサブ回路、及びそれらの組み合わせを含むことができる。これらサブ回路は、多数の高電圧回路（２０７）に直接的または間接的に結合される。図２〜図６の回路設計に関連して説明されるように、電力喪失保護回路（１１２）は、これらサブ回路の組み合わせを含むことができる。

印刷デバイス（図１Ａ及び図１Ｂ、１００）は、主電源から電力を受け取り、当該電力を電力喪失保護回路（１１２）に供給する。図２に示されたように、高電圧電源（V_PP）（２０９）、高電圧論理回路電源（V_PP_logic）（２１０）及び低電圧源（V_DD）（２１１）が、電力喪失保護回路（１１２）に供給され得る。V_PP（２０９）は、プリントヘッド（１１０）の噴射チャンバ内に位置する噴射抵抗、電源パッド、信号パッド、信号受信器、及び高電圧電源を使用するプリントヘッドダイ（１１１）内の他の回路を含む多数の高電圧回路（２０７）に電力を供給するために使用される。一例において、V_PP（２０９）は、正または負の約３０Ｖを供給することができる。

V_PP_logic（２１０）は、噴射抵抗にV_PP（２０９）を接続する多数の電界効果トランジスタ（ＦＥＴ）を切り替えるために使用される第２の高電圧源である。一例において、V_PP_logic（２１０）はおおよそ、V_PP（２０９）引く２Ｖだけ供給される電圧を供給することができる。別の例において、V_PP_logic（２１０）は、正または負の約２８Ｖを供給することができる。かくして、一例において、V_PP_logic（２１０）は、V_PP（２０９）より僅かに異なる電圧に設定され得る。これにより、電力喪失保護回路（１１２）は、システムの寄生を考慮することが可能になり、ノズルに対するエネルギー調整が行われ、その結果、サーマルインクジェット噴射事象において、同じ量のエネルギーが分散される。

V_DD（２１１）は、デジタル及びアナログ制御回路（２０５）のような多数の低電圧回路に電力を供給するために使用される。V_DD（２１１）は、オンダイのV_DD_plp電圧調整器ブロック（２１２）内のV_DD_plp検出および制御回路（２０１）及びV_DD_plp電圧調整器（２０２）に電力供給するために使用され、この場合、これら要素は、V_PPが閾値よりも下がるまで、多数の低電圧回路に対するV_DD_plpを維持するために使用される。V_DD（２１１）は、高電圧回路（２０７）の機能を制御する、高電圧回路（２０７）に対するノズル噴射制御信号を伝達するために使用される低電圧回路制御論理回路およびアナログ機能に電力供給するために使用される。一例において、V_DD（２１１）は、正または負の約５Ｖを供給することができる。

低電圧回路（２０１、２０２、２０４、２０５及び２０６）は、印刷デバイス（図１Ａ及び図１Ｂ、１００）からデータ信号（２１９）を受け取り、本明細書で説明されるように、高電圧回路（２０７）内のノズルの噴射を制御するノズル噴射制御命令へと当該データ信号（２１９）を変換することができる。低電圧回路（２０１、２０２、２０４、２０５及び２０６）は更に、低電圧回路（２０１、２０２、２０４、２０５及び２０６）の動作用の電源として使用するためにV_DD（２１１）を受け取ることができる。

かくして、電力喪失保護回路（１１２）により制御されたプリントヘッドは、それ及びその様々なハードウェア構成要素に電力供給する複数の供給部を有する。しかしながら、V_PP（２０９）及びV_DD（２１１）が正確なシーケンス（順序）で電源が切られない場合には、高電圧回路（２０７）内の要素は、損傷を受けるかもしれない。例えば、V_DD（２１１）が失われるが、V_PP（２０９）及びV_PP_logic（２１０）が依然として電力供給されている場合、プリントヘッドは制御されていない噴射モードに入るかもしれない。この場合、噴射抵抗が焼け切れて使用不能になる可能性があり、任意の後続の印刷において不良にする。他の回路の故障は、プリントヘッドを使用不能にする可能性がある。

図２の電力喪失保護回路（１１２）は、デジタル及びアナログ制御回路（２０５）を含むことができる。通常動作中、V_DD（２１１）により駆動されるデジタル及びアナログ制御回路（２０５）は、線２１５により示されたようにレベルシフタ論理回路（２０４）および高電圧回路（２０７）に噴射制御信号を供給するための論理回路および回路を含む。噴射制御信号（２１５）は、レベルシフタ論理回路（２０４）および高電圧回路（２０７）の様々な機能を制御し、その結果、レベルシフタ論理回路（２０４）および高電圧回路（２０７）は、安全に制御された態様でプリントヘッド（１１０）からのインクの吐出をもたらすことができる。また、噴射制御信号（２１５）は、インク噴射抵抗を含む高電圧回路（２０７）がプロセッサ（図１Ａ、１０１）から電力損失保護回路（１１２）へ送られた印刷ジョブにより定義されたようにドキュメントを印刷するように、レベルシフタ論理回路（２０４）および高電圧回路（２０７）の様々な機能も制御する。

図２の電力喪失保護回路（１１２）は更に、レベルシフタ論理回路（２０４）を含むことができる。図２の例は、ハイサイドのスイッチ設計として分類され得る。ハイサイドのスイッチ回路設計は、V_PP（２０９）及びV_PP_logic（２１０）のような外部イネーブル信号により制御される回路設計であり、高電圧回路（２０７）のような所与の負荷に対して電源を接続または切り離す。対照的に、ローサイドのスイッチ設計は、接地に対して負荷を接続または切り離す回路設計であり、それ故に負荷から電流をシンクする。

図２のレベルシフタ論理回路（２０４）の説明を続けると、レベルシフタ論理回路（２０４）は、多数のトランジスタ及びそれらの関連したノズルを共用する多数のアクチュエータが噴射されるべきである際に、噴射制御信号（２１５）が当該トランジスタのゲートにゲート電圧を選択的に印加するスイッチング機構としての機能を果たす。デジタル及びアナログ制御回路（２０５）又は最小噴射列論理回路（２０３）からの低電圧デジタル信号を受信することに応じて、レベルシフタ論理回路（２０４）は、トランジスタのゲートにV_PP_logic（２１０）を供給する。かくして、レベルシフタ論理回路（２０４）は、線２１６を介して高電圧回路（２０７）に送られた高電圧信号を通じてプリントヘッド内の多数のノズルを駆動する。プロセッサから送られた印刷ジョブは、デジタル及びアナログ制御回路（２０５）により、ノズルから吐出されるべきインクを支配する噴射制御信号（２１５）へと変換される。

高電圧回路（２０７）は、デジタル及びアナログ制御回路（２０５）からの噴射制御信号（２１５）、及び線２１６を介してレベルシフタ論理回路（２０４）からのV_PP（２０９）及びV_PP_logic（２１０）を受け取り、これら信号および電圧を使用して、ノズルからインクを吐出するために使用される多数の抵抗素子を加熱する。

図２の電力喪失保護回路（１１２）が電力喪失事象を除いて如何にして動作するかを説明したが、図２の電力喪失保護回路（１１２）は更に、V_DD_plp検出および制御回路（２０１）及びV_DD_plp電圧調整器（２０２）を含むオンダイのV_DD_plp電圧調整器ブロック（２１２）、及び電力喪失事象が発生した場合に使用するための最小噴射列論理回路（２０３）を含むことができる。オンダイのV_DD_plp電圧調整器ブロック（２１２）のV_DD_plp検出および制御回路（２０１）は、低V_DD（２１１）電圧および高V_PP（２０９）又はV_PP_logic（２１０）を検出するために使用される。より具体的には、V_DD_plp検出および制御回路（２０１）は、V_DD（２１１）が第１の閾値電圧よりも下がったか否か、V_PP（２０９）又はV_PP_logic（２１０）が第２の閾値電圧を上回ったままであるか否か、及びそれらの組み合わせを判定する。このように、V_DD_plp検出および制御回路（２０１）は、印刷デバイス（図１Ａ及び図１Ｂ、１００）内で電力喪失事象が発生しているか否かを判断することができる。

V_DD_plp検出および制御回路（２０１）がそれぞれ、線２１８及び線２１７を介してV_DD（２１１）及びV_PP（２０９）又はV_PP_logic（２１０）に電気接続されているので、V_DD_plp検出および制御回路（２０１）は、印刷デバイス（図１Ａ及び図１Ｂ、１００）内で電力喪失事象が発生しているか否かを判断することができる。V_DD_plp検出および制御回路（２０１）は、V_DD（２１１）及びV_PP（２０９）又はV_PP_logic（２１０）を互いに及び上述した第１及び第２の閾値と比較する。図２において、V_DD_plp検出および制御回路（２０１）は、V_PP_logic（２１０）に結合され、V_PP（２０９）に結合されていなように示されている。しかしながら、V_DD_plp検出および制御回路（２０１）は、その所望の機能を達成するために、V_PP_logic（２１０）、V_PP（２０９）又は双方に結合され得る。

より具体的には、V_DD_plp検出および制御回路（２０１）が、電力喪失事象が発生していないと判断する場合、電力喪失保護回路（１１２）は、上述したように機能し、この場合、デジタル及びアナログ制御回路（２０５）及びレベルシフタ論理回路（２０４）が高電圧回路（２０７）を制御する。しかしながら、V_DD_plp検出および制御回路（２０１）が、電力喪失事象が発生していると判断する場合、V_DD_plp検出および制御回路（２０１）は、線２１３を介して、イネーブル命令をV_DD_plp電圧調整器（２０２）に送る。このように、V_DD_plp検出および制御回路（２０１）は、V_DD_plp電圧調整器（２０２）をイネーブル又はディスエーブルにすることができる。

図２の電力損失保護回路（１１２）は更に、V_DD_plp電圧調整器（２０２）を含むことができる。V_DD_plp電圧調整器（２０２）は、V_DD_plp検出および制御回路（２０１）によりイネーブルにされた場合、V_DD_plp（２１４、３１４、４１４、５１４）を生成して維持する。図２の例において、V_DD_plp電圧調整器（２０２）は、本明細書で説明されるように、V_DD_plp検出および制御回路（２０１）が印刷デバイス（図１Ａ及び図１Ｂ、１００）内で電力喪失事象が発生していることを検出する場合に、イネーブルにされる。V_DD_plp（２１４、３１４、４１４、５１４）が、V_PP（２０９）、V_PP_logic（２１０）又は双方から生成される。かくして、V_PP（２０９）、V_PP_logic（２１０）又は双方からの電力が、V_DD_plp検出および制御回路（２０１）及び線２１７を介してそれらの個々の線から引かれる。かくして、図２は、V_PP_logic（２１０）に接続されたV_DD_plp検出および制御回路（２０１）を示すが、他の例において、V_DD_plp検出および制御回路（２０１）は、V_PP（２０９）、V_PP_logic（２１０）又は双方に接続され得る。

図２の例において、V_DD_plp電圧調整器（２０２）は、V_DD_plp（２１４、３１４、４１４、５１４）を最小噴射列論理回路（２０３）に供給する。最小噴射列論理回路（２０３）は、V_PP（２０９）又はV_PP_logic（２１０）が閾値よりも下がるまで、高電圧回路（２０７）の制御を維持するための排他的および最小量の回路を含む。一例において、高電圧回路（２０７）の制御を維持するための排他的および最小量の回路は、デジタル及びアナログ制御回路（２０５）に類似した回路を含む。

図２の電力喪失保護回路（１１２）は更に、デジタル制御入力（２０６）を含むことができる。デジタル制御入力（２０６）は、印刷デバイス（図１Ａ及び図１Ｂ、１００）からデータ信号（２１９）を受け取り、上述したように、電力喪失保護回路（１１２）が当該データ信号（２１９）を噴射制御信号へと処理することを可能にする。印刷デバイス（図１Ａ及び図１Ｂ、１００）に送られた印刷ジョブに基づいたノズル噴射命令の形態のデータ信号（２１９）は、デジタル制御入力（２０６）により受け取られ、印刷デバイス（図１Ａ及び図１Ｂ、１００）のプリントヘッド（図１Ａ及び図１Ｂ、１１０）内の多数のノズルを駆動するために低電圧回路および高電圧回路（２０７）により使用される。

一例において、V_DD_plp電圧調整ブロック（図２〜図６、２１２）は、上述したように、電力喪失事象の発生前、発生中、及び発生後に多数の高電圧回路の噴射を制御する多数の低電圧回路に連続的にV_DD_plpを供給することができる。別の例において、V_DD_plp電圧調整ブロック（図２〜図６、２１２）は、制御されていない電力喪失事象が発生した場合に低電圧回路にV_DD_plpを供給することができるが、上述したように当該制御されていない電力喪失事象が発生するまでイナクティブのままである。

一例において、スタートアップ回路が、V_DD_plp電圧調整器（２０２）から上流に電力喪失保護回路（１１２）内に含められ得る。多くの回路は、２つ以上の安定動作モードを有する。電力喪失保護回路（１１２）の全体が正確に機能することを保証するために、その入力の１つ又は複数が、初期化され得る。スタートアップ回路を利用することができる回路の例は、フリップフロップ、発振器、及び電流基準を含むことができる。ノード上の電圧、又は電流をブランチへ強制的に送り込むことにより、スタートアップ回路は、V_DD_plp電圧調整器（２０２）を適切な初期状態にし、その後、通常動作を開始することができる。

一例において、V_DD_plp（２１４、３１４、４１４、５１４）が、高電圧回路（２０７）を制御する際に使用される全回路に供給される。この例において、電力喪失保護回路（１１２）は、全ての高電圧でない回路に対する電力喪失保護を行う。高電圧回路（２０７）を制御する際に使用される全回路にV_DD_plp（２１４、３１４、４１４、５１４）を供給することは、電力喪失保護回路（１１２）がまるで制御されていない電力喪失事象が発生していないように機能し続けることを確実にするが、そのように行うことは、電力喪失保護回路（１１２）を製造するコストを増加させる可能性がある。

別の例において、V_DD_plp（２１４、３１４、４１４、５１４）は、高電圧回路（２０７）を制御する際に使用される排他的な数の回路に供給される。この例において、V_DD_plp（２１４、３１４、４１４、５１４）により電力供給されるように選択された回路だけが、電流をほとんど引かないそれら回路であり、安全にパワーダウンすることを確実にするのに十分である。この例は、例えばデジタル及びアナログ制御回路（２０５）及び最小噴射列論理回路（２０３）の上流にノズルデータメモリを含む、ＤＣ電流を引くアナログ回路を除外する。また、これは、電力喪失保護回路（１１２）内の低電圧回路で見出されるような、高周波数デジタルスイッチング回路も除外する。

さて、電力喪失保護回路（１１２）に関するアーキテクチャの幾つかの異なる例が、図３〜図６に関連して説明される。類似した要素、及び図２に関連して上述されたそれらの説明は、図３〜図６の例に同様に適用される。

図３は、本明細書で説明される原理の一例による、電力喪失の事象中に全ての噴射回路に電力を供給するためのオンダイのV_DD_plp電圧調整ブロック及びオンダイで生成されたV_DD_plpを含む、図１の印刷デバイス（１００）の電力喪失保護回路（１１２）の図である。図３の例は、V_DD_plp電圧調整ブロック（図２〜図６、２１２）が、「V_DDinternal」（３１４）の形態でV_DD_plpを低電圧回路に連続して供給する状況を提供する。制御されていない電力喪失事象が発生した場合、V_DD_plp電圧調整ブロック（２１２）は、高電圧回路またはその関連した論理線（V_PP_logic）に印加される高電圧電源（V_PP）が閾値よりも下がるまで、低電圧回路に対するV_DD_plpを、最初に生成せずに維持する。

図３の例において、V_DD_plp検出および制御回路（２０１）は、V_PP_logic（２１０）から供給電圧を連続的に導出し、連続的にV_PP_logic（２１０）をイネーブルにしてV_DD_plp電圧調整器（２０２）に供給する。V_DD_plp電圧調整器（２０２）は、V_DDinternal（３１４）を、噴射制御信号（２１５）の生成のためにデジタル及びアナログ制御回路（２０５）に供給する。図３の例は、ハイサイドのスイッチ設計として分類され得るが、ローサイドのスイッチ回路設計にも適用され得る。

図３の例において、電力喪失保護回路（１１２）は、電力喪失事象の発生前、発生中および発生後に同様に機能する。この専用のV_DDinternal（３１４）供給電圧は、プリントヘッドダイ（１１１）上の回路をそれほど必要としないという利点を有する。これは、電力喪失保護回路（１１２）内で相互接続するコストを低減し、もしそうでなければ必要とされる相互接続に関連した信頼性リスクを取り除く。しかしながら、図３の例において、コストは、プリントヘッドダイ（１１１）並びにプリントヘッドダイ（１１１）上の追加の要素およびデバイスの複雑性に起因して高くなる可能性がある。

図４は、本明細書で説明される原理の一例による、電力喪失の事象が発生した場合に多数の噴射回路に電力を供給するためのオンダイのV_DD_plp電圧調整器ブロック（２１２）を含む、図１の印刷デバイス（１００）の電力喪失保護回路（１１２）の図である。図４の例は、V_DD_plp電圧調整ブロック（図２〜図６、２１２）が、V_DD_plpを低電圧回路（２０５）に連続して供給するように機能することができるか、又は制御されていない電力喪失事象が発生した場合にV_DD_plpを低電圧回路に供給することができるが、制御されてない電力喪失事象が発生するまでイナクティブのままである状況を提供する。

図４に示されるように、電力喪失保護回路（１１２）は、線２１７を介してV_PP_logic（２１０）からV_DD_plp（４１４）を導出し、V_DD_plp（４１４）を、V_DD_plp電圧調整器（２０２）及び線４１４を介してデジタル及びアナログ制御回路（２０５）に供給する。V_DD_plp検出および制御回路（２０１）はV_DD（２１１）及びV_PP_logic（２１０）を互いに及び上述した第１及び第２の閾値と比較するので、図４の例は、電力喪失の事象が発生し、V_DD_plp検出および制御回路（２０１）により検出された際にアクティブになる。しかしながら、図４の例は、連続的なV_DD_plp（４１４）生成器として利用され得る。図４の例は、ハイサイドのスイッチ設計として分類され得る。

図２の例と図４の例との間の１つの違いは、図４の例が、最小噴射列論理回路（２０３）にではなくて、デジタル及びアナログ制御回路（２０５）に直接的にV_DD_plp（４１４）を供給する点である。これは、電力損失保護回路（１１２）を簡素化し、製造する際のコストの低減という結果になることができる。

図５は、本明細書で説明される原理の一例による、多数の噴射回路に電力を供給するためのオンダイのV_DD_plp電圧調整器ブロック（２１２）、及び組み合わされたV_PP及びV_PP_logic線（２０９）を含む、図１の印刷デバイス（１００）の電力喪失保護回路（１１２）の図である。図５の例は、図４の例に類似するが、図５の例は、専用のV_PP_logic線（２１０）を含まない。この例において、V_DD_plp検出および制御回路（２０１）が、線５１７を介してV_PP（２０９）からV_DD_plp（５１４）を導出する。

更に、図５の例は、V_PP（２０９）からV_PP_logic線（２１０）を導出するレベルシフタ論理回路のV_PP_logic線（５１９）を含む。かくして、V_PP（２０９）は、組み合わされたV_PP（２０９）及びV_PP_logic（２１０）線として説明され得る。

図６は、本明細書で説明される原理の別の例による、多数の噴射回路に電力を供給するためのオンダイのV_DD_plp電圧調整器ブロック（２１２）、及び組み合わされたV_PP及びV_PP_logic線を含む、図１の印刷デバイス（１００）の電力喪失保護回路（１１２）の図である。図６の例は、ローサイドのスイッチ設計として分類されることができ、その理由は、高電圧回路（２０７）内のスイッチが、例えば接地のような低電源レールに接続されるからである。

図６の例において、噴射制御信号（２１５）は、レベルシフタ論理回路（２０４）を含まずに、デジタル及びアナログ制御回路（２０５）から高電圧回路（２０７）に直接的に送られる。更に、図６の例は、組み合わされたV_PP（２０９）及びV_PP_logic（２１０）線であるV_PP（２０９）線を含む。

図２〜図６の例の全体にわたって、V_DD_plp（２１４、３１４、４１４、５１４）がプリントヘッドダイ（１１１）上で生成される。プリントヘッドダイ（１１１）上でV_DD_plp（２１４、３１４、４１４、５１４）を生成することの１つの利点は、V_DD_plp電圧調整器ブロック（２１２）が物理的に、より小さくなることである。プリントヘッド（１１０）のプリントヘッドダイ（１１１）上の利用可能な面積は、プリントヘッドの製造コストの重大な原動力であるかもしれない。

更に、図２〜図６の例の幾つかは、V_DD_plp（２１４、３１４、４１４、５１４）を受け取ることから多数の回路を除外することができる。V_DD_plp（２１４、３１４、４１４、５１４）を受け取ることから多数の回路を除外する利点は、V_DD_plp（２１４、３１４、４１４、５１４）がオフダイで生成されて維持される場合、それが、V_DD_plp（２１４、３１４、４１４、５１４）にかかる負荷が小さい場合にプリントヘッドダイ（１１１）から離れてV_DD_plp（２１４、３１４、４１４、５１４）の電圧を維持する排他的回路を実現するためのコスト効率もより高くすることができることである。

更に、V_DD_plp電圧調整器ブロック（２１２）が多数の低電圧回路に連続的にV_DD_plp（２１４、３１４、４１４、５１４）を供給しないが、代わりとして、制御されていない電力喪失事象が発生した場合にアクティブになる図２〜図６の例の幾つかでは、V_DD_plp電圧調整器（２０２）がV_DD_plp検出および制御回路（２０１）から命令を受け取り、本明細書で説明されたように多数の低電圧回路にV_DD_plpを供給し始める。この例において、V_DD_plp電圧調整器ブロック（２１２）は、制御されていない電力喪失事象が発生するまで、イナクティブのままである。制御されていない電力喪失事象が発生したか否かに関係なく、V_DD_plp電圧調整器ブロック（２１２）が連続的にV_DD_plp（２１４、３１４、４１４、５１４）を多数の低電圧回路に供給する例において、V_DD_plp検出および制御回路（２０１）は、電力喪失保護回路（１１２）内のオプションとすることができる。

さて、印刷デバイス（図１Ａ及び図１Ｂ、１００）に対する電力の制御された又は制御されていない喪失、及びその電力喪失保護回路（１１２）に関連した潜在能力が、図７〜図９に関連して説明される。図７〜図９の数字、値、単位、曲線、直線または他の態様は、電力の制御された又は制御されていない喪失に関連したプロセスを説明する際に使用されるべき単なる例である。

図７は、本明細書で説明される原理の一例による、プリンタの制御されたパワーダウンのシーケンスを示すグラフである。印刷デバイス（図１Ａ及び図１Ｂ、１００）は、制御された及び安全な方法でプリントヘッド（図１Ａ及び図１Ｂ、１１０）及びそれらの個々の高電圧回路（２０７）をパワーダウン（電源を切る）するように設計される。この制御されたパワーダウンは、回路に損傷を与えないシーケンスで、印刷デバイス（図１Ａ及び図１Ｂ、１００）内の回路をパワーダウンするためのプロトコルを使用し、当該印刷デバイス（図１Ａ及び図１Ｂ、１００）は、V_DD_plp検出および制御回路（２０１）及びV_DD_plp電圧調整器（２０２）を含むV_DD_plp電圧調整器ブロック（２１２）、最小噴射列論理回路（２０３）、レベルシフタ論理回路（２０４）、デジタル及びアナログ制御回路（２０５）、デジタル制御回路（２０６）、及び高電圧回路（２０７）を含む。制御されたパワーダウンは、要求がそのように行うようにされた場合、例えばユーザが印刷デバイス（図１Ａ及び図１Ｂ、１００）の電源ボタンを押す場合、行われ得る。このシーケンスは、V_PP（図２〜図６、２０９）、V_PP_logic（図２〜図４、２１０）、及びV_DD（図２及び図３、２１１、２２１）のような、プリントヘッドで使用される複数の電源を、特定のシーケンスでパワーダウンすることを含むことができる。

図２及び図６に関連して説明された例において、V_DD_plp電圧調整器ブロック（２１２）の高電圧電源（V_PP）（２０９）、又は高電圧論理回路電源（V_PP_logic）（２１０）からの電力の導出は、V_DD_plp検出および制御回路（２０１）、V_DD_plp電圧調整器（２０２）、最小噴射列論理回路（２０３）、レベルシフタ論理回路（２０４）、デジタル及びアナログ制御回路（２０５）、及びデジタル制御回路（２０６）に供給されている電圧が、V_PPが安全なレベルまで下がった後に、安全な電圧レベルに下がることを確実にする。更に、電力喪失保護回路（１１２）が低電圧回路（２０１、２０２、２０３、２０４、２０５及び２０６）及び高電圧回路（２０７）をパワーダウンする方法は、電力喪失保護回路（１１２）内の電源のアーキテクチャに無関係であり、且つ例えば印刷デバイス（図１Ａ及び図１Ｂ、１００）のプロセッサ（図１Ａ、１０１）により提供されるファームウェアの順序制御に無関係である。

図７に示されるように、ｙ軸は、印刷デバイス（図１Ａ及び図１Ｂ、１００）の電力喪失保護回路（１１２）内の電圧レベルを表す。ｘ軸は時間を表す。一例において、印刷デバイス（図１Ａ及び図１Ｂ、１００）及びその様々な回路をパワーダウンするのにかかる時間は、マイクロ秒またはミリ秒のオーダーとすることができる。しかしながら、本システム及び方法は、V_DD_plp電圧調整器ブロック（２１２）が、本明細書で説明されたように、V_PP（２０９、２１９）の十分な降下まで、V_DD_plp（２１４）を供給することを確実にするので、ｘ軸およびその時間の表示は、何らかの必要な又は所定の時間期間に無関係である。

最初に、印刷デバイス（図１Ａ及び図１Ｂ、１００）は、ブラケット７０６により示されるように通常の電圧で動作している。制御されたパワーダウンのシーケンスが始まる前のこの期間中、V_PP（２０９）は例えば、約３０ボルトであることができ、V_DD（２１１）は例えば、５ボルトであることができる。これらは電圧の例であり、V_PP（２０９）及びV_DD（２１１）は、印刷デバイス（図１Ａ及び図１Ｂ、１００）内の回路の電圧要件に依存して、他の電圧または電圧範囲で動作することができる。図７〜図９において、線７０２は制御されたパワーダウンの前およびその間のV_PP（２０９）の電圧レベルを示し、線７０３は制御されたパワーダウンの前およびその間のV_DD（２１１）の電圧レベルを示す。

線７０１は、印刷デバイス（図１Ａ及び図１Ｂ、１００）が制御されたパワーダウンのシーケンスを開始する場合を示す。制御されたパワーダウンのシーケンスが７０１で開始する場合、V_PP（７０２）は降下し始める。制御されたパワーダウンのシーケンスが生じると、高電圧回路（２０７）内の多数のコンデンサのような多数の回路要素が、それらの蓄積したエネルギーを放散し始める。制御されたパワーダウン中、印刷デバイス（１００）は、V_PP（７０２）が閾値電圧（７０５）よりも下がるまで、V_DD（７０３）の電圧レベルを維持する。これにより、高電圧回路（２０７）が、高電圧回路（２０７）内の回路に損傷を与えずに、制御された態様で安全にパワーダウンすることが可能になる。

一例において、閾値電圧（７０５）は、約１２ボルトである。この例において、閾値電圧（７０５）は１２ボルトであり、その理由は、これがV_PP_logic（２１０）をプリントヘッド（図１Ａ及び図１Ｂ、１１０）内のノズルの噴射事象へと切り替えるために使用される多数の回路が動作可能である最小電圧レベルであるからである。しかしながら、V_PP_logic（２１０）を切り替えるために使用される回路の動作に必要な閾値電圧（７０５）は、任意の電圧レベルとすることができる。ひとたびV_PP_logic（２１０）により供給され且つ高電圧回路（２０７）内に蓄積された電圧が閾値電圧（７０５）よりも下がると、高電圧回路（２０７）に対する損傷の可能性は、軽減または除去される。

V_DD（７０３）は、V_DD_plp検出および制御回路（２０１）、V_DD_plp電圧調整器（２０２）、最小噴射列論理回路（２０３）、レベルシフタ論理回路（２０４）、デジタル及びアナログ制御回路（２０５）、及びデジタル制御回路（２０６）、又はそれらの組み合わせを含む、高電圧回路（２０７）を制御するために使用される多数の回路に電力供給するのに十分な電圧レベルに維持される。一例において、V_DD（７０３）により維持される電圧レベルは、５ボルトである。しかしながら、高電圧回路（２０７）を制御するために使用される回路の動作に必要な電圧レベルは、任意の電圧レベルとすることができる。

印刷デバイス（１００）が制御されたパワーダウンのシーケンス中にV_DD（７０３）の電圧レベルを維持する期間は、ブラケット７０７により示される。V_DD（７０３）をその動作電圧レベルに維持する期間（７０７）は、V_PP（７０２）が閾値電圧（７０５）よりも下がる線７０４で終了することができる。また、７０４において、V_DD（７０３）は、V_PP（７０２）が降下し続けるにつれて、降下することができる。

図８は、本明細書で説明される原理の一例による、図２〜図６の電力喪失保護回路（１１２）を備えていない印刷デバイス（図１Ａ及び図１Ｂ、１００）の制御されていないパワーダウンのシーケンスを示すグラフである。図７に関連して上述されたように、印刷デバイス（図１Ａ及び図１Ｂ、１００）は最初、ブラケット７０６により示されたような通常の電圧で動作する。制御されていない電力損失事象が線８０１で生じることができ、この場合、線８０３は、制御されていないパワーダウンの前およびその間のV_DD（２１１）の電圧レベルを示す。図８の制御されていないパワーダウンのシーケンスにおいて、V_DD（８０３）は即座に降下し始める。

線８０４は、低電圧回路（２０１、２０２、２０３、２０４、２０５及び２０６）が高電圧回路（２０７）を制御し続けることができる最小電圧レベルを示す。低電圧回路（２０１、２０２、２０３、２０４、２０５及び２０６）がこの低電圧閾値（８０４）を通過して降下する場合、低電圧回路（２０１、２０２、２０３、２０４、２０５及び２０６）は、高電圧回路（２０７）内で有害な高電圧駆動という結果になるかもしれない未知の状態になる可能性がある。

図８に示されるように、V_DD（８０３）は、高電圧回路（２０７）内の大きなキャパシタンスに部分的に起因して、V_PP（７０２）が降下する速さよりも速く降下する。８０２により示された領域内において、たとえプリントヘッドダイ（図２〜図６、１１１）が多数のリセット信号の印加によってリセットされることができたとしても、低電圧回路（２０１、２０２、２０３、２０４、２０５及び２０６）は、比較的低いV_DD（８０３）に起因して未知の状態になる可能性がある。これは、高電圧回路（２０７）の制御できない噴射という結果になる可能があり、高電圧回路（２０７）内の抵抗および他の能動デバイスに対する損傷またはそれらの破壊という結果になる可能性がある。この損傷の可能性を克服するために、電力喪失保護回路（１１２）は、ここで図９に関連して説明されるように、V_PP（７０２）が閾値電圧（７０５）から落ちる後まで、V_DD（８０３）をアクティブな電圧レベルに維持する。

図９は、本明細書で説明される原理の一例による、図２〜図６の電力喪失保護回路（１１２）を備えた印刷デバイス（図１Ａ及び図１Ｂ、１００）の制御されていないパワーダウンのシーケンスを示すグラフである。図８に関連して説明されたように、線８０３は、制御されていないパワーダウンの前およびその間の、V_DD（２１１）の電圧レベルを示す。V_PP（７０２）が閾値電圧（７０５）から落ちる後まで、V_DD（８０３）をアクティブな電圧レベルに維持するために、V_DD_plp電圧調整ブロック（図２〜図６、２１２）は、線９０１により示されるように、V_DD_plp（図２〜図６、２１４、３１４、４１４、５１４）を供給する。このように、多数の高電圧でない回路は、元のV_DD（２１１）の代わりにV_DD_plp（図２〜図６、２１４、３１４、４１４、５１４）を維持するためにV_DD_plp電圧調整ブロック（図２〜図６、２１２）を用いることにより、V_PP（７０２）が閾値電圧（７０５）から落ちる後まで、アクティブな電圧レベルに維持される。高電圧でない回路には、V_DD_plp検出および制御回路（２０１）及びV_DD_plp電圧調整器（２０２）を含むV_DD_plp電圧調整器ブロック（２１２）、最小噴射列論理回路（２０３）、レベルシフタ論理回路（２０４）、デジタル及びアナログ制御回路（２０５）、デジタル制御回路（２０６）、及びそれらの組み合わせが含まれる。かくして、図９に関連して説明されたように、V_DD_plp電圧調整ブロック（図２〜図６、２１２）は、印刷デバイス（図１Ａ及び図１Ｂ、１００）の多数の高電圧回路（図２〜図６、２０７）におけるプリントヘッド抵抗素子および他の能動デバイス内で制御されていない高電圧の放散の可能性を低減または除去し、係る高電圧の放散の可能性は、抵抗および他の能動デバイスを動作不能にする可能性がある。

図１０は、本明細書で説明される原理の一例による、電力喪失の事象中に印刷デバイス（図１Ａ及び図１Ｂ、１００）を動作させる方法（１０００）を示す流れ図である。図１０の方法（１０００）は、多数の高電圧デバイス（図２〜図６、２０７）に対する制御されていない電力喪失を検出すること（ブロック１００１）によって始めることができる。電力喪失の検出（ブロック１００１）は、V_DD_plp検出および制御回路（図２〜図６、２０１）のような電力喪失検出デバイスにより実行され得る。

方法（１０００）は、プリントヘッド噴射制御回路（図２〜図６、２０３、２０４、２０５）に結合されたV_DD_plp電圧調整器（図２〜図６、２０２）を用いて、高電圧デバイス（図２〜図６、２０７）に対する高電圧源V_PP（７０２）が閾値電圧（７０５）よりも下がるまで、プリントヘッド噴射制御回路に対する電力喪失保護供給電圧（V_DD_plp）を維持することを更に含むことができる。噴射制御回路は、最小噴射列論理回路（２０３）、レベルシフタ論理回路（２０４）、デジタル及びアナログ制御回路（２０５）、及びそれらの組み合わせを含むことができる。

このように、高電圧デバイス（図２〜図６、２０７）は、高電圧デバイス（図２〜図６、２０７）内の抵抗および他の能動デバイスに対する損傷またはそれらの破壊から保護される。このタイプの損傷は、高電圧デバイス（図２〜図６、２０７）が高電圧デバイス（図２〜図６、２０７）の噴射を制御するために使用される低電圧回路（図２〜図６、２０１、２０２、２０３、２０４、２０５及び２０６）及び他の回路により制御されずに噴射できるようになる場合に生じる可能性がある。

図１１は、本明細書で説明される原理の別の例による、電力喪失の事象中に印刷デバイス（図１Ａ及び図１Ｂ、１００）を動作させる方法を示す流れ図である。図１１の方法は、外部電圧電源（V_DD）を用いてプリントヘッドのダイ上でV_DD_plp電圧を生成すること（ブロック１１０１）によって始めることができる。一例において、外部電源は、図２、図４、図５及び図６に関連して上述されたように、例えばV_DDから直接的に、低電圧電源から得られることができる。別の例において、外部電源は、図３に関連して上述されたように、V_PP又はV_PP_logicのような高電圧電源から直接的に又は間接的に得られることができる。

方法（１１００）は、外部V_DDが第１の閾値よりも下がったか否かを判定する（ブロック１１０２）ことを続けることができる。これは、V_DD_plp検出および制御回路（図２〜図６、２０１）を用いて実行され得る。一例において、第１の閾値は、低電圧回路（２０１、２０２、２０３、２０４、２０５及び２０６）が高電圧回路（２０７）を制御し続けることができる任意の閾値電圧である。一例において、第１の閾値は、図８及び図９に示されるように、約３ボルトとすることができる。V_DDが第１の閾値よりも下がらない場合（ブロック１１０２、判定NO）、方法（１１００）は折り返してブロック１１０１に帰ることができ、V_DD_plpが生成され続けることができる。

V_DDが第１の閾値よりも下がった場合（ブロック１１０２、判定YES）、V_DD_plp検出および制御回路（図２〜図６、２０１）は、V_PPが第２の閾値を上回るか否かを判定する（ブロック１１０３）。一例において、第２の閾値は、高電圧デバイス（図２〜図６、２０７）が機能し続けることができる任意の閾値電圧である。一例において、第２の閾値は、図７〜図９に示されたように約１２ボルトとすることができる。V_PPが第２の閾値を上回っていない場合（ブロック１１０３、判定NO）、高電圧デバイス（図２〜図６、２０７）が制御できずに機能し続けて、高電圧デバイス（図２〜図６、２０７）内の抵抗素子または他の回路を破壊またはそうでなければ動作不能にするかもしれない危険はない。かくして、方法（１１００）は、折り返してブロック１１０１に帰ることができ、V_DD_plpが生成され続けることができる。

V_PPが第２の閾値を上回っている場合（ブロック１１０３、判定YES）、高電圧デバイス（図２〜図６、２０７）が制御できずに機能し続けて、高電圧デバイス（図２〜図６、２０７）内の抵抗素子または他の回路を破壊またはそうでなければ動作不能にするかもしれない危険がある。従って、方法（１１００）は、V_DD_plp電圧調整器（図２〜図６、２０２）によって、V_PP、又はV_PPに関連したV_PP論理回路電源（V_PP_logic）を用いてV_DD_plpを生成することができる（ブロック１１０４）。

本システム及び方法の態様は、本明細書で説明される原理の例による、方法、装置（システム）及びコンピュータプログラム製品の流れ図および／またはブロック図に関連して本明細書で説明される。流れ図およびブロック図の各ブロック、及び流れ図およびブロック図のブロックの組み合わせは、コンピュータ使用可能プログラムコードにより実現され得る。コンピュータ使用可能プログラムコードは、汎用コンピュータ、専用コンピュータ、又は他のプログラム可能データ処理装置のプロセッサに提供されてマシンをもたらすことができ、その結果、コンピュータ使用可能プログラムコードは、例えば印刷デバイス（１００）又は他のプログラム可能データ処理装置のプロセッサ（１０１）を介して実行された場合、流れ図および／またはブロック図のブロック（単数または複数）に指定された機能または動作を実現する。一例において、コンピュータ使用可能プログラムコードは、コンピュータ可読記憶媒体内に埋め込まれることができ、例えばコンピュータ可読記憶媒体はコンピュータプログラム製品の一部である。一例において、コンピュータ可読記憶媒体は、持続性コンピュータ可読媒体である。

本明細書および図面は、電力喪失事象中に印刷デバイスを動作させるためのシステム及び方法を説明する。方法は、電力喪失検出デバイスを用いて、多数の高電圧デバイスに対する制御されていない電力喪失を検出することを含むことができる。方法は更に、プリントヘッド噴射制御回路に結合された電圧調整器を用いて、高電圧デバイスに対する高電圧源（V_PP）が閾値電圧よりも下がるまで、プリントヘッド噴射制御回路に対する電力喪失保護供給電圧（V_DD_plp）を維持することを含む。印刷デバイスの回路トポロジーは、多数のプリントヘッドを噴射するために使用される多数の高電圧デバイスに接続された高電圧電源（V_PP）を含む。当該回路トポロジーは更に、印刷デバイスに対する電力の喪失を検出するための電力喪失検出デバイス、及び電力喪失保護供給電圧（V_DD_plp）を生成するために入力電圧を調整するための電圧調整器を含む。電力喪失検出デバイスが印刷デバイスに対する電力の喪失を検出する場合、V_DD_plpがプリントヘッド噴射制御回路に供給される。プリントヘッド噴射制御回路は、高電圧デバイス内の電流を制御する。

電力喪失事象中の印刷デバイスのこの動作は、多数の利点を有することができ、当該利点には、幾つかある利点の中でも特に、（１）高電圧回路内の抵抗および他の回路を、電力喪失事象に起因する損傷から保護する、（２）余分なシステムレベルの構成要素を必要としないことにより、及び既存のパワーダウン回路の考えられるコスト削減を可能にすることにより印刷デバイスの製造コストを低減する、及び（３）最小ダイ面積を用いてプリントヘッドダイ上に完全集積化電力喪失保護回路を提供することが含まれる。

上記の説明は、説明される原理の例を例示および説明するために提供された。この説明は、網羅的にする、又はこれらの原理を開示された任意の全く同一の形態に制限することは意図されていない。上記の教示に鑑みて、多くの変更および変形が可能である。

Claims (15)

1. 印刷デバイスの回路トポロジーであって、
   多数のプリントヘッドを噴射するために使用される多数の高電圧デバイスに接続された高電圧電源（V_PP）と、
   前記印刷デバイスに対する電力の喪失を検出するための電力喪失検出デバイスと、
   電力喪失保護供給（V_DD_plp）電圧を生成するために入力電圧を調整するための電圧調整器とを含み、前記電力喪失検出デバイスが前記印刷デバイスに対する電力の喪失を検出する場合、V_DD_plp電圧が、前記高電圧デバイス内の電流を制御するためのプリントヘッド噴射制御回路に供給され、
   前記プリントヘッド噴射制御回路を用いて前記高電圧デバイス内の電流を制御することは、V _PP 又はV _PP に関連したV _PP 論理回路電源（V _PP _logic）が放電閾値未満になるまで、全プリントヘッド噴射制御回路に電力供給することを含む、回路トポロジー。
2. 前記V_DD_plp電圧が、プリントヘッドダイ上で生成される、請求項１に記載の回路トポロジー。
3. 前記V_DD_plp電圧は、V_PPから及び／又はV_PPに関連したV_PP論理回路電源（V_PP_logic）から導出されている、請求項１又は２に記載の回路トポロジー。
4. 多数の低電圧回路に電力供給するために使用されるV_DD電源が第１の閾値よりも下がり、且つV_PP又はV_PPに関連したV_PP論理回路電源（V_PP_logic）が第２の閾値を上回ることを前記電力喪失検出デバイスが検出した際に、電力の喪失が起きたと判断される、請求項１から３の何れかに記載の回路トポロジー。
5. 前記V_DD_plp電圧が、外部電圧電源（V_DD）を用いて生成され、
   前記外部電圧電源V_DDが第１の閾値よりも下がり、且つV_PP又はV_PPに関連したV_PP論理回路電源（V_PP_logic）が第２の閾値を上回ることを前記電力喪失検出デバイスが検出した際に、電力損失が起きたと判断される、請求項１又は２に記載の回路トポロジー。
6. 前記外部電圧電源V_DDが第１の閾値よりも下がり、且つV_PP又はV_PPに関連したV_PP論理回路電源（V_PP_logic）が第２の閾値を上回ることを前記電力喪失検出デバイスが検出する場合、前記電圧調整器によって、前記V_PP及び／又はV_PPに関連したV_PP論理回路電源（V_PP_logic）を用いて前記V_DD_plpを生成する、請求項５に記載の回路トポロジー。
7. 前記プリントヘッド噴射制御回路が、前記高電圧デバイスの制御を維持するために使用される回路のみを含む、請求項１から６の何れかに記載の回路トポロジー。
8. 印刷デバイスであって、
   多数のプリントヘッドであって、各プリントヘッドが、
   多数の抵抗インク噴射要素と、
   前記抵抗インク噴射要素を駆動するための多数の高電圧回路とを含む、多数のプリントヘッドと、
   前記プリントヘッドに電力供給するための高電圧電源（V_PP）と、
   前記高電圧回路に多数の噴射制御信号を供給するための多数の低電圧回路と、
   入力電圧を調整するための電圧調整器によってもたらされ、前記低電圧回路に電力を供給するために前記低電圧回路に接続されている低電圧源（V_DD_plp）と、
   前記印刷デバイスに対する電力の喪失を検出するための電力喪失検出デバイスとを含む、印刷デバイス。
9. 前記印刷デバイスが、前記プリントヘッドのダイ上で前記V_DD_plp電圧を生成する、請求項８に記載の印刷デバイス。
10. 前記V _DD _plp電圧は、V _PP から及び／又はV _PP に関連したV _PP 論理回路電源（V _PP _logic）から導出されている、請求項８又は９に記載の印刷デバイス。
11. 前記印刷デバイスが、外部電圧電源（V_DD）を用いて前記V_DD_plp電圧を生成し、
    前記外部電圧電源V_DDが第１の閾値よりも下がり、且つV_PP又はV_PPに関連したV_PP論理回路電源（V_PP_logic）が第２の閾値を上回ることを前記電力喪失検出デバイスが検出した際に、電力の損失が起きたと判断され、
    前記電力の喪失が検出された場合、前記電圧調整器によって、前記V_PPを用いて及び／又は前記V_PPに関連したV_PP論理回路電源（V_PP_logic）を用いて前記V_DD_plpを生成する、請求項８又は９に記載の印刷デバイス。
12. 前記低電圧回路に電力を供給することは、V_PP又はV_PPに関連したV_PP論理回路電源（V_PP_logic）が放電閾値未満になるまで、全低電圧回路に電力供給することを含む、請求項８から１１の何れかに記載の印刷デバイス。
13. 前記V_PP及び／又は前記V_PP_logicを用いて前記電圧調整器に電力供給するために、前記電圧調整器のフロントエンドに結合されたスタートアップ回路を更に含み、
    前記スタートアップ回路が前記V_PP及び／又は前記V_PP_logicを検出する場合、デジタル制御信号が前記電圧調整器において受け取られることができるように、前記電圧調整器に電力を供給する、請求項１１、又は請求項１１を引用する請求項１２に記載の印刷デバイス。
14. 電力喪失事象中に印刷デバイスを動作させる方法であって、
    電力喪失検出デバイスを用いて、多数の高電圧デバイスに対する制御されていない電力喪失を検出し、
    プリントヘッド噴射制御回路に結合された電圧調整器を用いて、前記高電圧デバイスに対する高電圧源（V_PP）又はV_PPに関連したV_PP論理回路電源（V_PP_logic）が放電閾値電圧よりも下がるまで、前記プリントヘッド噴射制御回路に対する電力喪失保護供給電圧（V_DD_plp）を維持することを含む、方法。
15. 外部電圧電源（V_DD）を用いてプリントヘッドのダイ上で前記V_DD_plp電圧を生成することを更に含み、
    多数の高電圧デバイスに対する制御されていない電力喪失を検出することが、
    前記外部電圧電源V_DDが第１の閾値よりも下がり、且つV_PP又はV_PPに関連したV_PP論理回路電源（V_PP_logic）が第２の閾値を上回るかどうかを判定することを含み、
    電力喪失が検出された場合、前記電圧調整器によって、前記V_PPを用いて及び／又は前記V_PPに関連したV_PP論理回路電源（V_PP_logic）を用いて前記V_DD_plpを生成する、請求項１４に記載の方法。

Images