JP6551091B2 - 回路基板及び電子装置 - Google Patents

Description

本発明は、回路基板及び電子装置に関するものである。

筐体内に回路基板が収容されて構成される電子装置において、回路基板上には種々の素子がはんだを介して搭載されている。このような構成の電子装置では、落下等によって生じる衝撃によって回路基板が変形することがあり、当該回路基板の変形に追従できずにはんだにひび割れが生じる虞がある。そして、回路基板上のはんだにひび割れが発生すると、回路基板において素子への通電不良が生じ、電子装置が動作しなくなる虞がある。特に、近年小型化される傾向にある素子の接合に用いるはんだにおいては、塗布量が少なくなる等により耐久性が低くなりひび割れが生じ易くなってしまう。そのため、回路基板と素子との接続強度を向上させるように、素子の実装に用いるはんだの耐久性の向上が求められている。

特開２０１３−１５７９３９号公報

例えば、特許文献１に開示される回路基板は、実装される第１部品の裏側の角部に第２部品を接続することによって、回路基板と第１部品とを接続するはんだの強度を向上させる構成である。しかしながら、第１部品の裏側に第２部品を配置しようとする場合、他の部品との干渉や回路の動作保証の観点から、所望の位置に第２部品を配置できない虞がある。また、既に回路設計が完成している回路基板において、上記第２部品の実装のために部品配置の修正を行う場合には、多大な手間やコストを費やすこととなってしまうため現実的ではない。

また、回路基板上のはんだの耐久性を向上させるために、アンダーフィル材を用いる方法が知られている。すなわち、回路基板と素子との間にアンダーフィル材を充填させてはんだ部分を封止することで、はんだを衝撃から守る構成である。しかしながら、このような構成では、アンダーフィル材を塗布する位置や塗布量を正確に制御しなければ、アンダーフィル材が所望の範囲よりも広がる等によって回路動作の不具合を引き起こす虞がある。そのため、アンダーフィル材の塗布において、塗布位置や塗布量の正確な制御のために複雑な多くの工程が必要となり、コストの増大につながってしまう問題がある。

本発明は、上述した課題を解決するためになされたものであり、複数の素子が実装される回路基板の剛性を補強部材を別途設けることなく向上させ得る構成を提供することを目的とする。

上記目的を達成するため、請求項１の発明は、一面に少なくとも３つの素子がそれぞれ矩形状の実装領域にて表面実装されてなる回路基板であって、
前記一面において前記３つの素子のうち第１の素子が表面実装される領域を第１実装領域、第２の素子が表面実装される領域を第２実装領域、第３の素子が表面実装される領域を第３実装領域とするとき、
前記一面において、前記第１実装領域の第２実装領域側の縁部の少なくとも一部と前記第２実装領域の第１実装領域側の縁部の少なくとも一部とは、素子が実装されない第１非実装領域を介して平行となるように対向し、前記第１実装領域の第２実装領域側の縁部及び前記第２実装領域の第１実装領域側の縁部の双方に平行であって前記第１非実装領域を通る直線上に前記第３実装領域が位置し、前記第１実装領域の第３実装領域側の縁部の少なくとも一部と前記第３実装領域の第１実装領域側の縁部の少なくとも一部とは、素子が実装されない第２非実装領域を介して平行となるように対向し、前記第１実装領域の第３実装領域側の縁部及び前記第３実装領域の第１実装領域側の縁部の双方に平行であって前記第２非実装領域を通る直線上に前記第２実装領域が位置し、
前記第１実装領域と前記第２実装領域と前記第３実装領域とは、同じ形状の実装領域として形成され、前記実装領域には素子のみが設けられていることを特徴とする。

請求項１の発明では、回路基板の一面において、第１実装領域の第２実装領域側の縁部及び第２実装領域の第１実装領域側の縁部の双方に平行であって第１非実装領域を通る直線（以下、第１直線ともいう）上に第３実装領域が位置する構成である。これにより、第１実装領域及び第２実装領域よりも応力の影響を受けやすい第１非実装領域に対して上記第１直線に沿う方向の応力が作用しても、この応力が第３実装領域によって抑制される。すなわち、第３の素子が第１の素子と第２の素子との間の非実装領域に生じる応力を抑制する補強部材として機能する。また、本発明では、回路基板の一面において、第１実装領域の第３実装領域側の縁部及び第３実装領域の第１実装領域側の縁部の双方に平行であって第２非実装領域を通る直線（以下、第２直線ともいう）上に第２実装領域が位置する構成である。これにより、第１実装領域及び第３実装領域よりも応力の影響を受けやすい第２非実装領域に対して上記第２直線に沿う方向の応力が作用しても、この応力が第２実装領域によって抑制される。すなわち、第２の素子が第１の素子と第３の素子との間の非実装領域に生じる応力を抑制する補強部材として機能する。以上のように、各第１〜第３の素子が互いに補強しあう配置となるので、補強部材を別途設けることなく回路基板の剛性を向上させることができる。

請求項２の構成では、素子のパッケージ形態としてＢＧＡを採用することで、素子の高密度実装を実現しつつ、回路基板の剛性を向上させることができる。

請求項３の構成では、素子のパッケージ形態としてＱＦＰを採用することで、当該素子の回路基板への高い接合強度を確保することができ、回路基板の補強部分として当該回路基板の変形をより一層抑制し易くなる。

請求項４では、電子装置は、上述のように構成される回路基板が筐体に収容されて構成されている。これにより、電子装置に対して外部から衝撃が作用した際に、筐体を介して第１直線に沿う方向の応力や第２直線に沿う方向の応力が回路基板に伝わる場合でも、この応力が補強部材として機能する第３の素子や第２の素子によって抑制される。したがって、筐体内に収容した回路基板の変形を好適に抑制可能な電子装置を実現することができる。

請求項５では、回路基板は、第１非実装領域を通る第１直線及び第２非実装領域を通る第２直線のいずれか一方と、筐体の長手方向とが略直交するように、筐体に収容される。長手状に形成される筐体は、落下時には、長手方向一端または長手方向他端から落下して衝撃を受けやすく、この場合、筐体には、長手方向に直交する方向（以下、短手方向ともいう）に応力が作用することとなる。そうすると、筐体を介して第１直線に沿う方向の応力や第２直線に沿う方向の応力が回路基板に伝わる場合でも、この応力が補強部材として機能する第３の素子または第２の素子によって確実に抑制される。したがって、筐体内に収容した回路基板の変形をより好適に抑制可能な電子装置を実現することができる。

第１実施形態に係る電子装置の構成概要を示す説明図であり、図１（Ａ）は平面図を示し、図１（Ｂ）は側面図を示す。 図２（Ａ）は、図１の電子装置の電気的構成を例示するブロック図であり、図２（Ｂ）は、図２（Ａ）の無線タグ処理部を概略的に例示するブロック図であり、図２（Ｃ）は、図２（Ａ）の情報コード読取部を概略的に例示するブロック図である。 図２の回路基板の一部を概略的に示す平面図である。 図２の回路基板の一部を概略的に示す側面図である。 図５（Ａ）は、治具に固定される回路基板に実装される素子の配置構成の一例を説明する平面図であり、図５（Ｂ）は、その側面図である。 図５の回路基板に生じる歪みの解析結果を概略的に示す説明図である。 図７（Ａ）は、治具に固定される回路基板において、図５（Ａ）とは異なる素子の配置構成を説明する平面図であり、図７（Ｂ）は、その側面図である。 図７の回路基板に生じる歪みの解析結果を概略的に示す説明図である。

［第１実施形態］
以下、本発明に係る電子装置を具現化した第１実施形態について、図面を参照して説明する。
本実施形態に係る電子装置１０は、ユーザによって携帯されて様々な場所で用いられる携帯型の情報端末として構成されており、アンテナを介して送受信される電波を媒介として無線タグ（ＲＦＩＤタグ）５０に記憶されている情報を読み書きする機能に加えて、バーコードや二次元コードなどの情報コードを読み取る情報コードリーダとしての機能を兼ね備え、読み取りを二方式で行いうる構成となっている。

図１（Ａ），（Ｂ）に示すように、電子装置１０は、ＡＢＳ樹脂等の合成樹脂材料により形成される上側ケース１１ａおよび下側ケース１１ｂが組み付けられて構成される長手状の筐体１１によって外郭が形成されている。また、上側ケース１１ａには、所定の情報を入力する際に操作されるファンクションキーおよびテンキー等のキー操作部２５や、所定の情報を表示するための表示部２４等が配置されている。また、下側ケース１１ｂには、下方に向けて開口する読取口１２が形成されている。

図２（Ａ）に示すように、電子装置１０の筐体１１内には、電子装置１０全体を制御する制御部２１が設けられている。この制御部２１は、マイコンを主体として構成されるものであり、ＣＰＵ、システムバス、入出力インタフェース等を有し、メモリ２２とともに情報処理装置を構成している。メモリ２２には、無線通信処理等を実行するための所定のプログラム等が制御部２１により実行可能に予め格納されている。

また、制御部２１には、ＬＥＤ２３、表示部２４、キー操作部２５、バイブレータ２６、ブザー２７、外部インタフェース２８などが接続されている。キー操作部２５は、制御部２１に対して操作信号を与える構成をなしており、制御部２１は、この操作信号を受けて操作信号の内容に応じた動作を行う。また、ＬＥＤ２３、表示部２４、バイブレータ２６およびブザー２７は、制御部２１によって制御される構成をなしており、それぞれ、制御部２１からの指令を受けて動作する。外部インタフェース２８は、サーバ等の外部機器との間でネットワーク等を介してデータ通信を行うためのインタフェースとして構成されており、制御部２１と協働して通信処理を行う構成をなしている。また、筐体１１内には、電源部２９が設けられており、この電源部２９やバッテリ２９ａによって制御部２１や各種電気部品に電力が供給されるようになっている。

また、制御部２１には、無線タグ処理部３０および情報コード読取部４０が接続されている。
まず、無線タグ処理部３０について、図２（Ｂ）を用いて説明する。
無線タグ処理部３０は、アンテナ３４および制御部２１と協働して無線タグ５０との間で電磁波による通信を行ない、無線タグ５０に記憶されるデータの読取り、或いは無線タグ５０に対するデータの書込みを行なうように機能するものである。この無線タグ処理部３０は、公知の電波方式で伝送を行う回路として構成されており、図２（Ｂ）にて概略的に示すように、送信回路３１、受信回路３２、整合回路３３などを有している。

送信回路３１は、キャリア発振器、符号化部、増幅器、送信部フィルタ、変調部などによって構成されており、キャリア発振器から所定の周波数のキャリア（搬送波）が出力される構成をなしている。また、符号化部は、制御部２１に接続されており、当該制御部２１より出力される送信データを符号化して変調部に出力している。変調部は、キャリア発振器からのキャリア（搬送波）、及び符号化部からの送信データが入力される部分であり、キャリア発振器より出力されるキャリア（搬送波）に対し、通信対象へのコマンド送信時に符号化部より出力される符号化された送信符号（変調信号）によってＡＳＫ（Amplitude Shift Keying）変調された被変調信号を生成し、増幅器に出力している。増幅器は、入力信号（変調部によって変調された被変調信号）を所定のゲインで増幅し、その増幅信号を送信部フィルタに出力しており、送信部フィルタは、増幅器からの増幅信号をフィルタリングした送信信号を、整合回路３３を介してアンテナ３４に出力している。このようにしてアンテナ３４に送信信号が出力されると、その送信信号が送信電波として当該アンテナ３４より外部に放射される。

一方、アンテナ３４によって受信された応答信号は、整合回路３３を介して受信回路３２に入力される。この受信回路３２は、受信部フィルタ、増幅器、復調部、二値化処理部、複号化部などによって構成されており、アンテナ３４を介して受信された応答信号を受信部フィルタによってフィルタリングした後、増幅器によって増幅し、その増幅信号を復調部によって復調する。そして、その復調された信号波形を二値化処理部によって二値化し、復号化部にて復号化した後、その復号化された信号を受信データとして制御部２１に出力している。

次に、情報コード読取部４０について、図２（Ｃ）を用いて説明する。
情報コード読取部４０は、情報コードを光学的に読み取るように機能するもので、図２（Ｃ）に示すように、ＣＣＤエリアセンサからなる受光センサ４３、結像レンズ４２、複数個のＬＥＤやレンズ等から構成される照明部４１などを備えた構成をなしており、制御部２１と協働して読取対象Ｒに付された情報コードＣ（バーコードや二次元コード）を読み取るように機能する。

この情報コード読取部４０によって読み取りを行う場合、まず、制御部２１によって指令を受けた照明部４１から照明光Ｌｆが出射され、この照明光Ｌｆが読取口１２を通って読取対象Ｒに照射される。そして、照明光Ｌｆが情報コードＣにて反射した反射光Ｌｒは読取口１２を通って装置内に取り込まれ、結像レンズ４２を通って受光センサ４３に受光される。読取口１２と受光センサ４３との間に配される結像レンズ４２は、情報コードＣの像を受光センサ４３上に結像させる構成をなしており、受光センサ４３はこの情報コードＣの像に応じた受光信号を出力する。受光センサ４３から出力された受光信号は、画像データとしてメモリ２２（図２（Ａ））に記憶され、情報コードＣに含まれる情報を取得するためのデコード処理に用いられるようになっている。なお、情報コード読取部４０には、受光センサ４３からの信号を増幅する増幅回路や、その増幅された信号をデジタル信号に変換するＡＤ変換回路等が設けられているがこれらの回路については図示を省略している。

次に、電子装置１０に収容される回路基板６０について説明する。回路基板６０の一面（表面６０ａ）には、上記制御部２１、メモリ２２を実現するための第１〜第３の素子７１〜７３を含むＩＣチップや、抵抗、コンデンサ等の電子部品が実装されている。この回路基板６０は、セラミック材等によって板状に構成されており、例えば、図１（Ｂ）に示すように、筐体１１に固定されている。

第１の素子７１は、例えばＩＣチップとして構成され、ＢＧＡ（Ball Grid Array）型のパッケージ形態となっており、図３に示すように、平面視矩形の板状に形成されている。また、第１の素子７１は、図４に示すように、回路基板６０に対して、その表面６０ａに形成された電極（図示略）上におけるはんだボール６１ａを介して実装されている。このはんだボール６１ａは、回路基板６０の表面６０ａ上における矩形状（略正方形状）の実装領域（第１実装領域Ａ１１（図３参照））全体にアレイ状に配置されている。また、第２の素子７２、第３の素子７３も、第１の素子７１と同様の構成となっている。ここで、図３に示すように、回路基板６０の表面６０ａにおいて３つの素子７１〜７３のうち第１の素子７１が表面実装される領域を第１実装領域Ａ１１、第２の素子７２が表面実装される領域を第２実装領域Ａ１２、第３の素子７３が表面実装される領域を第３実装領域Ａ１３とする。なお、図３では、第１〜第３の素子７１〜７３のみを示し、他の実装部品は省略している。また、図４では、第２，第３の素子７２，７３の実装構造の図示を省略している。

図３に示すように、回路基板６０の表面６０ａにおいて、第１実装領域Ａ１１の第２実装領域側の縁部８１ａの一部と、第２実装領域Ａ１２の第１実装領域側の縁部８２ａの一部と、は素子が実装されない第１非実装領域Ａ９１を介して平行となるように対向している。具体的には、第１実装領域Ａ１１の縁部８１ａにおける第３実装領域Ａ１３側の半分と、第２実装領域Ａ１２の縁部８２ａにおける第３実装領域Ａ１３側とは反対側の半分と、が一定の距離隔てて平行となるように対向している。そして、第１実装領域Ａ１１の第２実装領域側の縁部８１ａ、及び第２実装領域Ａ１２の第１実装領域側の縁部８２ａの双方に平行であって第１非実装領域Ａ９１を通る直線（第１直線Ｌ１）上に、第３実装領域Ａ１３が位置している。具体的には、第１実装領域Ａ１１の縁部８１ａと第２実装領域Ａ１２の縁部８２ａの中央を通る第１直線Ｌ１が、第３実装領域Ａ１３の中央を通っている。

また、図３に示すように、回路基板６０の表面６０ａにおいて、第１実装領域Ａ１１の第３実装領域側の縁部８１ｂの一部と第３実装領域Ａ１３の第１実装領域側の縁部８３ａの一部とは、素子が実装されない第２非実装領域Ａ９２を介して平行となるように対向している。具体的には、第１実装領域Ａ１１の縁部８１ｂの第２非実装領域Ａ９２側の半分と、第３実装領域Ａ１３の縁部８３ａの第２非実装領域Ａ９２とは反対側の半分と、が一定の距離隔てて平行となるように対向している。そして、第１実装領域Ａ１１の第３実装領域側の縁部８１ｂ及び、第３実装領域Ａ１３の第１実装領域側の縁部８３ａの双方に平行であって第２非実装領域Ａ９２を通る直線（第２直線Ｌ２）上に、第２実装領域Ａ１２が位置している。具体的には、第１実装領域Ａ１１の縁部８１ｂと第３実装領域Ａ１３の縁部８３ａの中央を通る第２直線Ｌ２が、第２実装領域Ａ１２の第３実装領域Ａ１３寄りの領域を通っている。

また、回路基板６０は、第１非実装領域Ａ９１を通る第１直線Ｌ１と、筐体１１の長手方向とが略直交するように、筐体１１に収容されている。具体的には、回路基板６０は、図３の紙面上における上側縁部及び下側縁部が下側ケース１１ｂにおける短手方向で対向するように、筐体１１に固定されている。

次に、複数の素子を実装する回路基板に衝撃が加わった場合に生じる歪みについて説明する。ここでは、回路基板が筐体に収容された状態を想定して、回路基板を治具で固定し、その固定された状態の回路基板を床に落下させた際に当該回路基板に生じる歪みを解析する。また、治具は、回路基板に実装される各素子の実装領域や非実装領域に作用する外力の方向を制御するように機能する。

まず、図５（Ａ）（Ｂ）に示すような素子の配置構成である回路基板１６０において生じる歪みについて説明する。回路基板１６０には、第１〜第３の素子７１〜７３と同様の構成の第１〜第３の素子１７１〜１７３が、それぞれ表面１６０ａ上に形成された電極上のはんだボール１７１ａ〜１７３ａを介して表面実装されている。また、回路基板１６０の表面１６０ａにおいて、第１実装領域Ａ１１１の第２実装領域側の縁部１８１ａの一部と第２実装領域Ａ１１２の第１実装領域側の縁部１８２ａの一部とは、素子が実装されない第１非実装領域Ａ１７１を介して平行となるように対向している。しかしながら、図５（Ａ）（Ｂ）の構成は、本実施形態の回路基板６０と異なり、第１実装領域Ａ１１１の第２実装領域側の縁部１８１ａ及び第２実装領域Ａ１１２の第１実装領域側の縁部１８２ａの双方に平行であって第１非実装領域Ａ１７１を通る直線（第１直線Ｌ１０１）上に第３実装領域Ａ１１３が位置する構成ではない。この比較例では、第１実装領域Ａ１１１の第２実装領域側の縁部１８１ａと、第３実装領域Ａ１１３の第２実装領域側の縁部１８３ａと、が同一直線上に位置する構成となっている。そして、回路基板１６０における第１直線Ｌ１０１と平行な２つの相対向する縁部が治具１００によってそれぞれ固定されている。

図６は、図５（Ａ）（Ｂ）に示す治具１００で固定した回路基板１６０を床に落下させた際に生じる歪みの解析結果を概略的に示す説明図である。図６において、領域Ｂ１０１は、回路基板１６０を仮想的に示す領域であり、領域Ｊ１０１は、回路基板１６０を固定する治具１００を仮想的に示す領域である。また、図６において、領域Ｄ１０１〜Ｄ１０３は、それぞれ第１〜第３実装領域Ａ１１１〜Ａ１１３を仮想的に示す領域であり、第１直線ＬＬ１０１は、第１直線Ｌ１０１を仮想的に示す直線である。また、図６では、回路基板１６０に相当する領域Ｂ１０１における歪みの分布を等値線によって示している。この解析では、両治具１００が床に衝突することを想定し、回路基板１６０に治具１００に固定された両縁部から均等に所定の外力が加わる条件を用いている。

図６に示すように、領域Ｂ１０１における領域Ｄ１０１と領域Ｄ１０２の間を通る第１直線ＬＬ１０１の近辺に強い歪が生じ、特に領域Ｄ１０２と領域Ｄ１０１及び領域Ｄ１０３との間の領域により強い歪が生じている。すなわち、図５（Ａ）（Ｂ）に示す回路基板１６０の構成では、回路基板１６０における第１直線Ｌ１０１に沿った部分に強い歪が生じることになる。このような結果から、図５（Ａ）（Ｂ）に示すように各素子が配置される回路基板１６０に対して第１直線Ｌ１０１に直交する方向から外力が作用する場合、第１直線Ｌ１０１に沿って歪が生じ易いことが分かる。なお、図６の解析結果から、第２実装領域Ａ１１２と第１実装領域Ａ１１１及び第３実装領域Ａ１１３との間の部分における歪みの大きさが、およそ３０００μεと分かる。

次に、図７（Ａ）（Ｂ）に示すような素子の配置構成である回路基板２６０において生じる歪みについて説明する。回路基板２６０には、第１〜第３の素子７１〜７３と同様の構成の第１〜第３の素子２７１〜２７３が、それぞれ表面２６０ａ上に形成された電極上のはんだボール２７１ａ〜２７３ａを介して表面実装されている。また、回路基板２６０の表面２６０ａにおいて、第１実装領域Ａ２１１の第２実装領域側の縁部２８１ａと第２実装領域Ａ２１２の第１実装領域側の縁部２８２ａとは、素子が実装されない第１非実装領域Ａ２７１を介して平行となるように対向している。そして、上記本実施形態の回路基板６０の構成（第１直線Ｌ１上に第３実装領域Ａ１３が位置する構成）と同様に、第１実装領域Ａ２１１の第２実装領域側の縁部２８１ａ及び第２実装領域Ａ２１２の第１実装領域側の縁部２８２ａの双方に平行であって第１非実装領域Ａ２７１を通る直線（第１直線Ｌ２０１）上に第３実装領域Ａ２１３が位置する構成となっている。また、回路基板２６０における第１直線Ｌ２０１と平行な２つの相対向する縁部が治具１００によってそれぞれ固定されている。

図８は、図７（Ａ）（Ｂ）に示す治具１００で固定した回路基板２６０を床に落下させた際に生じる歪みの解析結果を概略的に示す説明図である。図８において、領域Ｂ２０１は、回路基板２６０を仮想的に示す領域であり、領域Ｊ２０１は、回路基板２６０を固定する治具１００を仮想的に示す領域である。また、図８において、領域Ｄ２０１〜Ｄ２０３は、それぞれ第１〜第３実装領域Ａ２１１〜Ａ２１３を仮想的に示す領域であり、第１直線ＬＬ２０１は、第１直線Ｌ２０１を仮想的に示す直線である。また、図８では、回路基板２６０に相当する領域Ｂ２０１における歪みの分布を等値線によって示している。この解析においても、両治具１００が床に衝突することを想定し、回路基板２６０に治具１００に固定された両縁部から均等に所定の外力が加わる条件を用いている。

図８に示すように、領域Ｂ２０１における領域Ｄ２０１と領域Ｄ２０２の間を通る第１直線ＬＬ２０１の近辺に歪みが生じている。すなわち、図７（Ａ）（Ｂ）に示す回路基板２６０の構成において、回路基板２６０における第１直線Ｌ２０１に沿った部分に強い歪が生じることになる。そして、図８の解析結果から、回路基板２６０における最も強い歪みが生じる部分（第１実装領域Ａ２１１と第２実装領域Ａ２１２の間の部分）の歪みの大きさは、およそ１５００μεと分かる。しかしながら、このような回路基板２６０における最も強い歪みが生じる部分の歪みの大きさ（およそ１５００με）は、上記図５（Ａ）（Ｂ）の構成における同様の箇所（第１実装領域Ａ１１１と第２実装領域Ａ１１２との間の第１非実装領域Ａ１７１）の歪みの大きさ（およそ３０００με）に対して大幅に小さい値になっている。これは、強い歪みが発生し易い第１直線Ｌ２０１上に第３実装領域Ａ１３が位置することで、第１直線Ｌ２０１に沿う方向の応力の作用が抑制されるためである。すなわち、第３の素子７３が歪みを抑制する補強部材として機能しているためである。

以上のように、図５（Ａ）（Ｂ）や図７（Ａ）（Ｂ）に示すような治具１００で両縁を固定した回路基板が床に落下する場合、治具１００で固定される回路基板の縁に平行な直線であって、回路基板の中心付近を通る直線に沿って強い歪みが生じ易くなる。特に、このような強い歪みが生じ易い箇所に、図５（Ａ）（Ｂ）に示す構成のように、素子の実装領域に挟まれた非実装領域が位置することで、応力の影響を受け易く、より強い歪みが生じることになってしまう。そこで、図７（Ａ）（Ｂ）に示すように、このような強い歪みが発生し易い第１直線Ｌ１上に第３実装領域Ａ１３を位置させることで、第３の素子７３を歪みを抑制する補強部材として機能させることができる。

上記本実施形態の電子装置１０は、図２に示すように、回路基板６０が、第１非実装領域Ａ９１を通る第１直線Ｌ１と、筐体１１の長手方向とが略直交するように、筐体１１に収容される構成となっている。長手状に形成される筐体１１は、落下時には、長手方向一端または長手方向他端から落下して衝撃を受け易く、この場合、筐体１１には、短手方向に応力が作用することとなる。しかしながら、筐体１１を介して第１直線Ｌ１に沿う方向の応力が回路基板６０に伝わる場合であっても、この応力が補強部材として機能する第２の素子７２によって抑制されることになる。そのため、回路基板６０は、強い応力が生じ易い方向における剛性を向上させることができる。

さらに、上記本実施形態の電子装置１０は、図２に示すように、回路基板６０において、第１実装領域Ａ１１と第３実装領域Ａ１３との間の第２直線Ｌ２上に第２実装領域Ａ１２が位置する構成となっている。そのため、筐体１１を介して第２直線Ｌ２に沿う方向の応力が回路基板６０に伝わる場合でも、この応力が補強部材として機能する第２の素子７２によって抑制される。これにより、回路基板６０の剛性をより一層向上させることができる。

以上説明したように、本第１実施形態では、回路基板６０の一面（表面６０ａ）において、第１実装領域Ａ１１の第２実装領域側の縁部８１ａ及び第２実装領域Ａ１２の第１実装領域側の縁部８２ａの双方に平行であって第１非実装領域Ａ９１を通る第１直線Ｌ１上に第３実装領域Ａ１３が位置する構成である。これにより、第１実装領域Ａ１１及び第２実装領域Ａ１２よりも応力の影響を受けやすい第１非実装領域Ａ９１に対して上記第１直線Ｌ１に沿う方向の応力が作用しても、この応力が第３実装領域Ａ１３によって抑制される。すなわち、第３の素子７３が第１の素子７１と第２の素子７２との間の非実装領域（第１非実装領域Ａ９１）に生じる応力を抑制する補強部材として機能する。また、本発明では、回路基板６０の一面（表面６０ａ）において、第１実装領域Ａ１１の第３実装領域側の縁部８１ｂ及び第３実装領域Ａ１３の第１実装領域側の縁部８３ａの双方に平行であって第２非実装領域Ａ９２を通る第２直線Ｌ２上に第２実装領域Ａ１２が位置する構成である。これにより、第１実装領域Ａ１１及び第３実装領域Ａ１３よりも応力の影響を受けやすい第２非実装領域Ａ９２に対して上記第２直線Ｌ２に沿う方向の応力が作用しても、この応力が第２実装領域Ａ１２によって抑制される。すなわち、第２の素子７２が第１の素子７１と第３の素子７３との間の非実装領域に生じる応力を抑制する補強部材として機能する。以上のように、各第１〜第３の素子７１〜７３が互いに補強しあう配置となるので、補強部材を別途設けることなく回路基板６０の剛性を向上させることができる。

また、図４に示すような素子の実装構造において、回路基板６０が衝撃を受けることによって変形する場合、一般に、回路基板６０の変形に追従して実装領域の外周側に位置するはんだにクラック（ひび割れ）が発生し易くなる。しかしながら、本実施形態の構成のように、回路基板６０の剛性が向上することで、回路基板６０の変形が生じ難くなり、回路基板６０の変形（歪み）に追従して各実装領域のはんだにひび割れが発生することを抑制することができる。

また、第１〜第３の素子７１〜７３は、ＢＧＡ（Ball Grid Array）型のパッケージ形態となっている。
このように、素子のパッケージ形態としてＢＧＡを採用することで、素子の高密度実装を実現しつつ、回路基板６０の剛性を向上させることができる。

また、電子装置１０は、回路基板６０が筐体１１に収容されて構成されている。
このような構成では、電子装置１０に対して外部から衝撃が作用した際に、筐体１１を介して第１直線Ｌ１に沿う方向の応力や第２直線Ｌ２に沿う方向の応力が回路基板６０に伝わる場合でも、この応力が補強部材として機能する第３の素子７３や第２の素子７２によって抑制される。したがって、筐体１１内に収容した回路基板６０の変形を好適に抑制可能な電子装置１０を実現することができる。

また、筐体１１は、長手形状に形成され、回路基板６０は、第１非実装領域Ａ９１を通る第１直線Ｌ１と、筐体１１の長手方向とが略直交するように、筐体１１に収容される構成となっている。
長手状に形成される筐体１１は、落下時には、長手方向一端または長手方向他端から落下して衝撃を受けやすく、この場合、筐体１１には、短手方向に応力が作用することとなる。そうすると、筐体１１を介して第１直線Ｌ１に沿う方向の応力が回路基板６０に伝わる場合でも、この応力が補強部材として機能する第３の素子７３によって確実に抑制される。したがって、筐体１１内に収容した回路基板６０の変形をより好適に抑制可能な電子装置１０を実現することができる。

［他の実施形態]
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。

上記第１実施形態において、第１〜第３の素子７１〜７３を、ＢＧＡ型のパッケージ形態とする構成を例示したが、第２の素子７２及び第３の素子７３のうち少なくともいずれか１つがＢＧＡ型のパッケージ形態であれば、その他の構成であってもよい。このような構成によって、素子の高密度実装を実現しつつ、回路基板６０の剛性を向上させることができる。

また、上記第１実施形態において、第１〜第３の素子７１〜７３を、ＢＧＡ型のパッケージ形態とする構成を例示したが、第２の素子７２及び第３の素子７３のうち少なくともいずれか１つをＱＦＰ（Quad Flat Package）型のパッケージ形態とする構成であってもよい。このように素子のパッケージ形態としてＱＦＰ型を採用することで、当該素子の回路基板６０への高い接合強度を確保することができ、回路基板６０の補強部分として当該回路基板６０の変形をより一層抑制し易くなる。

また、上記第１実施形態において、回路基板６０に第１〜第３の素子７１〜７３が実装される構成を例示したが、これら第１〜第３の素子７１〜７３に加えて同様の構成の素子が４つ以上実装される構成であってもよい。

また、上記第１実施形態において、第１〜第３実装領域Ａ１１〜Ａ１３が略正方形状の領域である構成を例示したが、第１〜第３実装領域Ａ１１〜Ａ１３の少なくとも１つが略長方形状の領域である構成であってもよい。

また、上記第１実施形態において、回路基板６０が、第１非実装領域Ａ９１を通る第１直線Ｌ１と、筐体１１の長手方向とが略直交するように、筐体１１に収容される構成を例示したが、回路基板６０が、第２非実装領域Ａ９２を通る第２直線Ｌ２と、筐体１１の長手方向とが略直交するように、筐体１１に収容される構成であってもよい。このような構成では、筐体１１を介して第２直線Ｌ２に沿う方向の応力が回路基板６０に伝わる場合でも、この応力が補強部材として機能する第２の素子７２によって確実に抑制される。そのため、筐体１１内に収容した回路基板６０の変形をより好適に抑制可能な電子装置１０を実現することができる。

また、上記第１実施形態において、回路基板６０が携帯型の情報コード読取装置として構成される電子装置１０に収容される例を示したが、携帯電話機やスマートフォン等の携帯型情報処理端末として構成される電子装置に収容される構成であってもよい。また、回路基板６０が、据置型の情報コード読取装置や据置型のＩＣカードリーダ等として構成される電子装置に収容される構成であってもよい。

１０…電子装置
１１…筐体
６０…回路基板
６０ａ…表面（一面）
７１…第１の素子 ７２…第２の素子 ７３…第３の素子
Ａ１１…第１実装領域 Ａ１２…第２実装領域 Ａ１３…第３実装領域
Ａ９１…第１非実装領域 Ａ９２…第２非実装領域
Ｌ１…第１直線 Ｌ２…第２直線

Claims (5)

1. 一面に少なくとも３つの素子がそれぞれ矩形状の実装領域にて表面実装されてなる回路基板であって、
   前記一面において前記３つの素子のうち第１の素子が表面実装される領域を第１実装領域、第２の素子が表面実装される領域を第２実装領域、第３の素子が表面実装される領域を第３実装領域とするとき、
   前記一面において、前記第１実装領域の第２実装領域側の縁部の少なくとも一部と前記第２実装領域の第１実装領域側の縁部の少なくとも一部とは、素子が実装されない第１非実装領域を介して平行となるように対向し、前記第１実装領域の第２実装領域側の縁部及び前記第２実装領域の第１実装領域側の縁部の双方に平行であって前記第１非実装領域を通る直線上に前記第３実装領域が位置し、前記第１実装領域の第３実装領域側の縁部の少なくとも一部と前記第３実装領域の第１実装領域側の縁部の少なくとも一部とは、素子が実装されない第２非実装領域を介して平行となるように対向し、前記第１実装領域の第３実装領域側の縁部及び前記第３実装領域の第１実装領域側の縁部の双方に平行であって前記第２非実装領域を通る直線上に前記第２実装領域が位置し、
   前記第１実装領域と前記第２実装領域と前記第３実装領域とは、同じ形状の実装領域として形成され、前記実装領域には素子のみが設けられていることを特徴とする回路基板。
2. 前記第２の素子及び前記第３の素子のうち少なくともいずれか１つはＢＧＡ型のパッケージ形態であることを特徴とする請求項１に記載の回路基板。
3. 前記第２の素子及び前記第３の素子のうち少なくともいずれか１つはＱＦＰ型のパッケージ形態であることを特徴とする請求項１に記載の回路基板。
4. 請求項１から請求項３のいずれか一項に記載の回路基板が筐体に収容されて構成されることを特徴とする電子装置。
5. 前記筐体は、長手形状に形成され、
   前記回路基板は、前記第１非実装領域を通る前記直線及び前記第２非実装領域を通る前記直線のいずれか一方と、前記筐体の長手方向とが略直交するように、前記筐体に収容されることを特徴とする請求項４に記載の電子装置。

Images