JP6548582B2

JP6548582B2 - 電力変換器

Info

Publication number: JP6548582B2
Application number: JP2016005535A
Authority: JP
Inventors: 明磊顧; 雄生森
Original assignee: Toyo Electric Manufacturing Ltd
Current assignee: Toyo Electric Manufacturing Ltd
Priority date: 2016-01-14
Filing date: 2016-01-14
Publication date: 2019-07-24
Anticipated expiration: 2036-01-14
Also published as: JP2017127142A

Description

本発明は、直流電力を異なる値の直流電力に変換する電力変換器に関する。

架線から直流電力を取り入れて動作する鉄道車両（電気車）には、一般的に、架線電圧の急変への対策として、補助電源装置への入力電力を安定化する直流−直流電力変換器（以下、電力変換器と称する）が搭載されている。このような電力変換器として、非特許文献１には、直並列連続切り替えチョッパ（ＳＰＣＨ：Ｓｅｒｉａｌ−ＰａｒａｌｌｅｌＣｏｎｔｉｎｕｏｕｓｌｙＲｅｇｕｌａｔｅｄＣｈｏｐｐｅｒ）が記載されている。

図８は、上述した直並列連続切り替えチョッパである電力変換器１０ａの構成を示す回路図である。

図８に示す電力変換器１０ａは、スイッチング素子１０１〜１０４と、コンデンサ１０５，１０７と、負荷１０６，１０８と、インダクタ１０９，１１０とを備える。

スイッチング素子１０１〜１０４はそれぞれ、オンオフ可能なＩＧＢＴ（ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ）などのスイッチング素子とダイオードとが逆並列接続されて構成される。

スイッチング素子１０１（第１のスイッチング素子）とスイッチング素子１０３（第３のスイッチング素子）とは直列に接続され、レグ１１３（第１のレグ）を構成する。スイッチング素子１０２（第２のスイッチング素子）とスイッチング素子１０４（第４のスイッチング素子）とは直列に接続され、レグ１１４（第２のレグ）を構成する。

レグ１１３には、コンデンサ１０５（第１のコンデンサ）と負荷１０６（第１の負荷）とが並列に接続される。また、レグ１１４には、コンデンサ１０７（第２のコンデンサ）と負荷１０８（第２の負荷）とが並列に接続される。負荷１０６，１０８はそれぞれ、例えば、コンデンサと抵抗とが並列に接続された抵抗負荷、インバータなどであるが、これらに限られるものではない。

スイッチング素子１０３のスイッチング素子１０１と接続されていない端と、スイッチング素子１０２とスイッチング素子１０４との接続点との間には、インダクタ１０９（第１のインダクタ）が接続される。また、スイッチング素子１０１とスイッチング素子１０３との接続点と、スイッチング素子１０４のスイッチング素子１０２と接続されていない端との間には、インダクタ１１０（第２のインダクタ）が接続される。

スイッチング素子１０１のスイッチング素子１０３と接続されていない端と、スイッチング素子１０２のスイッチング素子１０４と接続されていない端との間には、直流電源２０が接続される。なお、直流電源２０は、電力変換器１０ａが電気車に搭載される場合には、架線に相当する。

以下では、直流電源２０の電源電圧をＥ、インダクタ１０９に流れる電流をＩ_L1、インダクタ１１０に流れる電流をＩ_L2、コンデンサ１０５の電圧をＶ_C1、コンデンサ１０７の電圧をＶ_C2、負荷１０６への出力負荷電流をＩ_out1、負荷１０８への出力負荷電流をＩ_out2と定義する。また、以下では、コンデンサ１０５のキャパシタンスをＣ₁、コンデンサ１０７のキャパシタンスをＣ₂、インダクタ１０９のインダクタンスをＬ₁、インダクタ１１０のインダクタンスをＬ₂と定義する。

Ｌ₁＝Ｌ₂＝Ｌ、Ｃ₁＝Ｃ₂＝Ｃ、Ｉ_L1＝Ｉ_L2＝Ｉ_L、Ｖ_C1＝Ｖ_C2＝Ｖ_C、Ｉ_out1＝Ｉ_out2＝Ｉ_outと設定すると、図８に示す電力変換器１０ａにおいては、以下の式（１）により決定される値Ｄ₁，Ｄ₂をそれぞれ、スイッチング素子１０１，１０２のデューティー比（通流率）を制御するデューティー指令値として、スイッチング素子１０１〜１０４のスイッチングが制御される。

森雄生、中村将之、牧島信吾、上園恵一「直並列連続切替チョッパにおける不平衡出力時の動作および基本特性の実験検証」、平成２６年電気学会産業応答部門大会、Ｎｏ．１−２２，ｐｐ．Ｉ−１２７−Ｉ−１３０，２０１４年８月

鉄道車両用電源システムでは、高周波の電磁波ノイズによる影響（ＥＭＩ（Ｅｌｅｃｔｒｏ−ＭａｇｎｅｔｉｃＩｎｔｅｒｆｅｒｅｎｃｅ）影響）を低減するために、架線と電力変換器との間に、ＬＣフィルタが設けられることが多い。

上述した非特許文献１においては、電力変換器１０ａが備えるインダクタおよびコンデンサによる共振を抑制する方法について提案されている。しかしながら、ＥＭＩ影響の低減のためにＬＣフィルタを備えた電力変換器においては、ＬＣフィルタによる共振と、電力変換器内のＬＣ成分による共振という二重共振が発生することから、システムが複雑となり、ＥＭＩ影響を低減しつつ、共振を抑制することが困難であった。非特許文献１においても、ＬＣフィルタを備えた電力変換器ＥＭＩ影響を低減しつつ、システムにおける共振を抑制する方法については検討されていない。

本発明の目的は、上述した課題を解決し、ＥＭＩ影響を低減しつつ、システムにおける共振を抑制することができる電力変換器を提供することにある。

上記課題を解決するため、本発明に係る電力変換器は、第１のスイッチング素子と第３のスイッチング素子とを直列接続した第１のレグと、前記第１のレグと並列接続された第１のコンデンサおよび第１の負荷と、第２のスイッチング素子と第４のスイッチング素子とを直列接続した第２のレグと、前記第２のレグと並列接続された第２のコンデンサおよび第２の負荷と、前記第３のスイッチング素子の前記第１のスイッチング素子と接続されていない端と、前記第２のスイッチング素子と前記第４のスイッチング素子との接続点との間に接続された第１のインダクタと、前記第１のスイッチング素子と前記第３のスイッチング素子との接続点と、前記第４のスイッチング素子の前記第２のスイッチング素子と接続されていない端との間に接続された第２のインダクタと、前記第１のスイッチング素子の前記第３のスイッチング素子と接続されていない端と、前記第２のスイッチング素子の前記第４のスイッチング素子と接続されていない端とに接続された第３のコンデンサと、前記第１のスイッチング素子の前記第３のスイッチング素子と接続されていない端と一端が接続された第３のインダクタとを備え、前記第３のインダクタの他端と前記第２のスイッチング素子の前記第４のスイッチング素子と接続されていない端との間に直流電源が接続された電力変換器であって、前記第１のコンデンサに流れる電流および前記第２のコンデンサに流れる電流を検出する電流検出部と、前記電流検出部により検出された前記第１のコンデンサに流れる電流から高周波信号を取り除き、所定の値を乗算した信号を、前記第１の負荷に対する出力電圧指令に加算した第１の補正出力電圧指令と、前記電流検出部により検出された前記第２のコンデンサに流れる電流から高周波信号を取り除き、所定の値を乗算した信号を、前記第２の負荷に対する出力電圧指令に加算した第２の補正出力電圧指令とに基づき、前記第１から第４のスイッチング素子のスイッチングを制御する制御部と、を備える。

また、本発明に係る電力変換器において、前記制御部は、前記第１のコンデンサに流れる電流および前記第２のコンデンサに流れる電流の高周波成分を取り除く低域通過フィルタを備え、前記低域通過フィルタの遮断周波数は、前記第３のインダクタのインダクタンスをＬ_fとし、前記第３のコンデンサのキャパシタンスをＣ_fとし、前記第１のインダクタおよび前記第２のインダクタのインダクタンスをＬとし、前記第１のコンデンサおよび第２のコンデンサのキャパシタンスをＣとし、前記第１のスイッチング素子を制御するデューティー指令値および前記第２のスイッチング素子を制御するデューティー指令値をＤとし、ｓをラプラス演算子とした場合に、以下の式（１）において、分母をゼロとして根を算出して求められる前記電力変換器における最大共振周波数に基づき決定されることが望ましい。

また、本発明に係る電力変換器において、前記制御部は、前記第１のコンデンサに流れる電流および前記第２のコンデンサに流れる電流から高周波成分が取り除かれた信号をＫ倍する乗算部を備え、前記第１の補正出力電圧指令および前記第２の補正出力電圧指令は、前記乗算部により前記第１のコンデンサに流れる電流および前記第２のコンデンサに流れる電流から高周波成分が取り除かれた信号がＫ倍された信号をそれぞれ、前記第１の補正出力電圧指令と、前記第２の補正出力電圧指令とに加算することで生成され、前記第３のインダクタのインダクタンスをＬ_fとし、前記第３のコンデンサのキャパシタンスをＣ_fとし、前記第１のインダクタおよび前記第２のインダクタのインダクタンスをＬとし、前記第１のコンデンサおよび第２にコンデンサのキャパシタンスをＣとし、前記第１のスイッチング素子を制御するデューティー指令値および前記第２のスイッチング素子を制御するデューティー指令値をＤとし、Ｔを定数とし、共振減衰率をζとすると、以下の式（２）に従って、Ｋが決定されることが望ましい。

本発明に係る電力変換器によれば、ＥＭＩ影響を低減しつつ、システムにおける共振を抑制することができる。

本発明の一実施形態に係る電力変換器の構成を示す回路図である。図１に示す電流検出部の構成の一例を示す図である。図１に示す制御部の構成を示す図である。本発明を適用しない場合のＩ_L／Ｉ_out伝達関数のボード線図である。本発明を適用した場合のＩ_L／Ｉ_out伝達関数のボード線図である。本発明を適用しない場合のコンデンサ電圧Ｖ_cfを示す図である。本発明を適用した場合のコンデンサ電圧Ｖ_cfを示す図である。従来の電力変換器の構成を示す図である。

以下、本発明の実施の形態について説明する。

図１は、本発明の一実施形態に係る電力変換器１０の構成を示す図である。図１において、図８と同様の構成については同じ符号を付し、説明を省略する。

図１に示す電力変換器１０は、直流電力を異なる値の直流電力に変換するものであり、図８に示す電力変換器１０ａと比較して、コンデンサ１１５（第３のコンデンサ）、インダクタ１１６（第３のインダクタ）、電流検出部１２０および制御部１３０を追加した点が異なる。

コンデンサ１１５は、スイッチング素子１０１のスイッチング素子１０３と接続されていない端と、スイッチング素子１０２のスイッチング素子１０４と接続されていない端とに接続される。

インダクタ１１６は、一端がスイッチング素子１０１のスイッチング素子１０３と接続されていない端と接続され、他端が直流電源２０と接続される。すなわち、インダクタ１１６は、直流電源２０とスイッチング素子１０１のスイッチング素子１０３と接続されていない端との間に接続されている。

コンデンサ１１５およびインダクタ１１６は、ＬＣフィルタ１１７を構成し、直流電源２０（架線）からの入力電圧を平滑化するために設けられている。

コンデンサ１１５のキャパシタンスをＣ_f、インダクタ１１６のインダクタンスをＬ_f、コンデンサ１１５の電圧をＶ_Cf、インダクタ１１６に流れる電流をＩ_Lfと定義すると、ＬＣフィルタ１１７の共振周波数ｆ₁は式（２）より算出することができる。なお、式（２）において、ｓはラプラス演算子である。

電流検出部１２０は、コンデンサ１０５へ流れ込む電流Ｉ_C1およびコンデンサ１０７へ流れ込む電流Ｉ_C2を検出し、検出結果を制御部１３０に出力する。電流検出部１２０による電流Ｉ_C1および電流Ｉ_C2の検出方法としては、電流センサを用いて直接、電流Ｉ_C1および電流Ｉ_C2を検出する方法と、コンデンサ１０５の電圧Ｖ_C1およびコンデンサ１０７の電圧Ｖ_C2を検出し、検出した電圧Ｖ_C1および電圧Ｖ_C2から電流Ｉ_C1および電流Ｉ_C2を検出（算出）する方法とがある。

制御部１３０は、電流検出部１２０により検出された電流Ｉ_C1および電流Ｉ_C2などに基づき、スイッチング素子１０１〜１０４それぞれを制御するＰＷＭ制御信号Ｓ₁〜Ｓ₄を、各スイッチング素子１０１〜１０４に出力する。

上述したように、ＬＣフィルタ１１７を備えた電力変換器１０においては、ＬＣフィルタ１１７による共振と、電力変換器１０内のＬＣ成分（インダクタ１０９，１１０およびコンデンサ１０５，１０７）による共振という二重共振が発生する。以下では、ＬＣフィルタ１１７を備えた電力変換器１０における共振周波数（システム全体の共振周波数）の算出について説明する。

ＬＣフィルタ１１７を備えない、図８に示す電力変換器１０ａの状態空間方程式は以下の式（３）となる。なお、式（３）において、Ｄはスイッチング素子１０１，１０２のデューティー比（通流率）を制御するデューティー指令値である。

式（３）のＩ_LおよびＶ_cそれぞれについての伝達関数は以下の式（４）、（５）となる。

ここで、ＬＣフィルタ１１７を備える電力変換器１０の場合、ＬＣフィルタ１１７のインダクタンス誘導電圧を引いて、式（４）は以下の式（６）となる。式（５）はそのままである。

一方、ＬＣフィルタ１１７の伝達関数は以下の式（７）、（８）となる。

上述した式（５）〜式（８）を用いて、電力変換器１０全体のシステムのＩ_L／（Ｅ，Ｉ_out）伝達関数を算出すると、以下の式（９）となる。

式（９）において、分母＝０として根をとると、以下の式（１０）となる。

式（１０）から得られる４つの複素解は共役複素数であるため、式（１０）より電力変換器１０全体の共振周波数として２つの共振周波数を求めることができる。なお、式（１０）において、共振周波数は、Ｄの増加に伴って、小さくなるものとした。

したがって、コンデンサ１０５，１０７，１１５のキャパシタンス、インダクタ１０９，１１０，１１６のインダクタンス、デューティー指令値Ｄ₁，Ｄ₂などを設定することで、電力変換器１０全体の共振周波数を算出することができる。

次に、電流検出部１２０の構成について説明する。なお、以下では、電流検出部１２０は、コンデンサ１０５，１０７の電圧Ｖ_C1，Ｖ_C2からから電流Ｉ_C1，Ｉ_C2を検出（算出）するものとする。

図２は、電流検出部１２０の構成を示す図である。

図２に示す電流検出部１２０は、遅延部（Ｚ^-1）１２１，１２２と、減算器１２３，１２４と、演算部１２５，１２６とを備える。

電流検出部１２０には、所定の周期で、コンデンサ１０５，１０７の電圧Ｖ_C1，Ｖ_C2の検出結果が入力される。

遅延部１２１は、コンデンサ１０５の電圧Ｖ_C1の検出結果が入力され、入力された電圧Ｖ_C1の検出結果を１周期分だけ遅延させて、減算器１２３に出力する。遅延部１２２は、コンデンサ１０７の電圧Ｖ_C2の検出結果が入力され、入力された電圧Ｖ_C2の検出結果を１周期分だけ遅延させて、減算器１２４に出力する。

減算器１２３は、今回の周期における電圧Ｖ_C1から遅延部１２１より出力された電圧Ｖ_C1（１周期前の電圧Ｖ_C1）を減算して得られる差分ΔＶ_C1を演算部１２５に出力する。減算器１２４は、今回の周期における電圧Ｖ_C2から遅延部１２２より出力された電圧Ｖ_C2（１周期前の電圧Ｖ_C2）を減算して得られる差分ΔＶ_C2を演算部１２６に出力する。

演算部１２５は、以下の式（１１）に基づき、コンデンサ１０５に流れる電流Ｉ_C1を算出する。すなわち、演算部１２５は、減算器１２３から出力された差分ΔＶ_C1にＣ₁を乗算し、その乗算値をスイッチング素子１０１〜１０４のＰＷＭ制御におけるキャリア周期Ｔ_PWMで除算することで電流Ｉ_C1を算出する。

また、演算部１２６は、以下の式（１２）に基づき、コンデンサ１０７に流れる電流Ｉ_C2を算出する。すなわち、減算器１２４から出力された差分ΔＶ_C2にＣ₂を乗算し、その乗算値をスイッチング素子１０１〜１０４のＰＷＭ制御におけるキャリア周期Ｔ_PWMで除算することで電流Ｉ_C2を算出する。

演算部１２５，１２６はそれぞれ、算出した電流Ｉ_C1，Ｉ_C2を制御部１３０に出力する。

なお、上述したように、電流検出部１２０は、電流センサを用いて直接、電流Ｉ_C1，Ｉ_C2を検出してもよい。

次に、制御部１３０の構成について、図３を参照して説明する。

図３に示す制御部１３０は、低域通過フィルタ（ＬＰＦ：ＬｏｗＰａｓｓＦｉｌｔｅｒ）１３１，１３２と、比例部１３３，１３４（乗算部）と、加算器１３５，１３６と、演算部１３７と、制御信号発生器１３８とを備える。

制御部１３０には、コンデンサ１０５，１０７に流れる電流Ｉ_C1，Ｉ_C2の検出結果が電流検出部１２０から入力される。また、制御部１３０には、負荷１０６に対する出力電圧を指示する出力電圧指令Ｖ_C1__REFと、負荷１０８に対する出力電圧を指示する出力電圧指令Ｖ_C2__REFと、直流電源２０の電圧Ｅとが入力される。

ＬＰＦ１３１は、電流Ｉ_C1が入力され、電流Ｉ_C1から高周波数成分を取り除いた信号ＬＰＦ［Ｉ_C1］を生成し、比例部１３３に出力する。ＬＰＦ１３２は、電流Ｉ_C2が入力され、電流Ｉ_C2から高周波数成分を取り除いた信号ＬＰＦ［Ｉ_C2］を生成し、比例部１３４に出力する。

比例部１３３は、ＬＰＦ１３１から出力された信号ＬＰＦ［Ｉ_C1］をＫ倍（Ｋ＜１）した信号Ｖ_VR1を加算器１３５に出力する。比例部１３４は、ＬＰＦ１３２から出力された信号ＬＰＦ［Ｉ_C2］をＫ倍した信号Ｖ_VR2を加算器１３６に出力する。

加算器１３５は、出力電圧指令Ｖ_C1__REFが入力され、入力された出力電圧指令Ｖ_C1__REFと比例部１３３から出力された信号Ｖ_VR1とを加算して補正出力電圧指令Ｖ_C1＿REF’（第１の補正出力電圧指令）を生成し、生成した補正出力電圧指令Ｖ_C1__REF’を演算部１３７に出力する。

加算器１３６は、出力電圧指令Ｖ_C2__REFが入力され、入力された出力電圧指令Ｖ_C2__REFと比例部１３４から出力された信号Ｖ_VR2とを加算して補正出力電圧指令Ｖ_C2__REF’（第２の補正出力電圧指令）を生成し、生成した補正出力電圧指令Ｖ_C2__REF’を演算部１３７に出力する。

演算部１３７は、加算器１３５から出力された補正出力電圧指令Ｖ_C1__REF’と、加算器１３６から出力された補正出力電圧指令Ｖ_C2__REF’と、直流電源２０の電圧Ｅとに基づき、デューティー指令値Ｄ₁，Ｄ₂を算出する。具体的には、演算部１３７は、以下の式（１３）に基づきデューティー指令値Ｄ₁を算出し、式（１４）に基づきデューティー指令値Ｄ₂を算出する。

演算部１３７は、算出したデューティー指令値Ｄ₁，Ｄ₂を制御信号発生器１３８に出力する。

制御信号発生器１３８は、演算部１３７から出力されたデューティー指令値Ｄ₁，Ｄ₂とキャリア信号（三角波キャリア信号）とを比較して、スイッチング素子１０１〜１０４を制御するためのＰＷＭ制御信号Ｓ₁〜Ｓ₄を生成し、各スイッチング素子１０１〜１０４に出力する。

このように、制御部１３０は、電流Ｉ_C1から高周波信号を取り除き、所定の値Ｋを乗算した信号Ｖ_VR1を出力電圧指令Ｖ_C1__REFに加算した補正出力電圧指令Ｖ_C1__REF’と、電流Ｉ_C2から高周波信号を取り除き、所定の値（Ｋ）を乗算した信号Ｖ_VR2を出力電圧指令Ｖ_C2__REFに加算した補正出力電圧指令Ｖ_C2__REF’とに基づき、スイッチング素子１０１〜１０４のスイッチングを制御する。

電流Ｉ_C1，Ｉ_C2から高周波信号を取り除くことで、高周波成分によるＥＭＩ影響を低減することができる。また、所定の値Ｋを乗算することで、共振成分を抑制することができる。したがって、出力電圧指令Ｖ_C1__REF，Ｖ_C2__REFに信号Ｖ_VR1,Ｖ_VR2を加算した補正出力電圧指令Ｖ_C1__REF’，Ｖ_C2__REF’に基づき、スイッチング素子１０１〜１０４のスイッチングを制御することで、ＥＭＩ影響を低減しつつ、システム（ＬＣフィルタ１１７を備えた電力変換器１０）における共振を抑制することができる。

次に、ＬＰＦ１３１，１３２の遮断周波数について説明する。

上述したように、式（１０）に基づき、システム（電力変換器１０）全体における共振周波数として、２つの共振周波数が求められる。本実施形態においては、ＬＰＦ１３１，１３２の遮断周波数は、式（１０）に基づき算出される共振周波数のうち、最大の共振周波数Ｆ_MAXよりも大きくする。すなわち、ＬＰＦ１３１，１３２の伝達関数ＬＰＦは、以下の式（１５）、式（１６）に基づき設定することができる。

式（１０）において、Ｃ，Ｃ_f，Ｌ，Ｌ_fなどの値を設定すれば、共振周波数Ｆ_MAXを求めることができる。したがって、式（１５）における係数Ｔは定数として扱うことができる。

ＬＰＦ１３１，１３２の遮断周波数を高くし過ぎると、高周波帯域でのノイズを悪化させてしまうことがある。本実施形態のように、式（１５）、（１６）を用いてＬＰＦ１３１，１３２を設計することで、共振を抑制しつつ、高周波帯域でのノイズの悪化も抑制することができる。

次に、Ｋの値について説明する。

上述したＬＰＦ１３１，１３２による高周波成分の除去、および、比例部１３３，１３４によるＫ倍処理を考慮すると、式（６）は式（１７）のようになる。

式（１７），（５），（７），（８）を用いて、Ｉ_L／（Ｅ，Ｉ_out）伝達関数を求めると、以下の式（１８）となる。

式（１８）において、ｓの３次以上の項は小さいため、ゼロと近似することができる。ここで、一般的な二次の伝達関数は、式（１９）に示される。なお、式（１９）において、ζは共振減衰率を示し、ω_nは角周波数を示す。

式（１８）においてｓの３次以上の項をゼロと近似した近似式と式（１９）との比較により、Ｋは以下の式（２０）で求めることができる。

式（２０）より、Ｃ，Ｃ_f，Ｌ，Ｌ_fなどの値を設定すればＫの値を求めることができる。式（２０）により求められるＫの値を用いることで、Ｋの値を大きくするほど、共振を素早く抑制することができるが、高周波帯域での伝達関数のゲイン特性が悪くなってしまう。そのため、一般には、Ｋの値は、０．１Ω〜０．９Ω程度とすることが望ましい。

本発明による効果を、具体例を用いて説明する。

以下では、Ｄ＝０．１、Ｌ＝０．００３Ｈ、Ｃ＝０．００１Ｆ、Ｌ_f＝０．００３Ｈ、Ｅ＝６００Ｖ、Ｖ_C__REF＝５００Ｖであるとする。

図４は、本発明を適用しない場合（Ｔ＝０、Ｋ＝０）とした場合の、式（９）に示すＩ_L／Ｉ_OUT伝達関数のボード線図である。

本発明を適用しない場合、図４に示すように、１８３．２Ｈｚと５０．６Ｈｚにおけるゲインが無限大となり、共振が抑制できていないことが分かる。

図５は、本発明において、Ｋ＝０．５Ωとした場合の、式（１８）に示すＩ_L／Ｉ_OUT伝達関数のボード線図である。なお、図５においては、ＬＰＦ１３１，１３２による高周波成分の除去を行わない場合（破線）と、ＬＰＦ１３１，１３２による高周波成分の除去を行う場合（実線）とを示している。

ＬＰＦ１３１，１３２による高周波成分の除去を行わない場合、すなわち、Ｔ＝０とした場合、図５に示すように、共振は抑制することができているが、高周波領域でのゲインが悪化している。

一方、ＬＰＦ１３１，１３２による高周波成分の除去を行う場合、式（１８）において、Ｄ＝０とすると、最大共振周波数Ｆ_MAXは１９９．６Ｈｚとなるため、ＬＰＦ１３１，１３２の遮断周波数は３１８Ｈｚとした（すなわち、Ｔ＝０．０００５とした）。

この場合、図５に示すように、共振を抑制することができるとともに、２ｋＨｚ以上の高周波領域でのゲインの悪化も抑制することができた。

図６は、本発明を適用しない場合のコンデンサ１１５の電圧Ｖ_Cfを示す図である。なお、図６においては、１００ｋＷの定電力負荷状態であるとする。

本発明を適用しない場合、図６に示すように、振幅が小さく、周波数が高い共振６１と、振幅が大きく、周波数が低い共振６２という２つの共振が同時に発生しており、これらの共振が減衰していないことが分かる。

一方、本発明を適用した場合、図７に示すように、時間の経過とともに共振が抑制されていることが分かる。

このように本実施形態によれば、電力変換器１０は、スイッチング素子１０１とスイッチング素子１０３とを直列接続したレグ１１３と、レグ１１３と並列接続されたコンデンサ１０５および負荷１０６と、スイッチング素子１０２とスイッチング素子１０４とを直列接続したレグ１１４と、レグ１１４と並列接続されたコンデンサ１０７および負荷１０８と、スイッチング素子１０３のスイッチング素子１０１と接続されていない端と、スイッチング素子１０２とスイッチング素子１０４との接続点との間に接続されたインダクタ１０９と、スイッチング素子１０１とスイッチング素子１０３との接続点と、スイッチング素子１０４のスイッチング素子１０２と接続されていない端との間に接続されたインダクタ１１０と、スイッチング素子１０１のスイッチング素子１０３と接続されていない端と、スイッチング素子１０２のスイッチング素子１０４と接続されていない端とに接続されたコンデンサ１１５と、スイッチング素子１０１のスイッチング素子１０３と接続されていない端と一端が接続されたインダクタ１１６とを備え、インダクタ１１６の他端とスイッチング素子１０２のスイッチング素子１０４と接続されていない端との間に直流電源が接続されている。そして、電力変換器１０は、コンデンサ１０５，１０６に流れる電流Ｉ_C1，Ｉ_C2を検出する電流検出部１２０と、電流検出部１２０により検出された電流Ｉ_C1から高周波信号を取り除き、所定の値Ｋを乗算した信号Ｖ_VR1を、レグ１１３の出力電圧指令Ｖ_C1＿REFに加算した補正出力電圧指令Ｖ_C1__REF’と、電流検出部１２０により検出され電流Ｉ_C2から高周波信号を取り除き、所定の値Ｋを乗算した信号Ｖ_VR2を、レグ１１４の出力電圧指令Ｖ_C1__REFに加算した補正出力電圧指令Ｖ_C1__REF’とに基づき、スイッチング素子１０１〜１０４のスイッチングを制御する制御部１３０とを備える。

本発明を図面および実施形態に基づき説明してきたが、当業者であれば本開示に基づき種々の変形または修正を行うことが容易であることに注意されたい。したがって、これらの変形または修正は本発明の範囲に含まれることに留意されたい。例えば、各ブロックなどに含まれる機能などは論理的に矛盾しないように再配置可能であり、複数のブロックを１つに組み合わせたり、或いは分割したりすることが可能である。

１０電力変換器
２０直流電源
１０１，１０２，１０３，１０４スイッチング素子
１０５，１０６，１１５コンデンサ
１０６，１０８負荷
１０９，１１０，１１６インダクタ
１１３，１１４レグ
１２０電流検出部
１２１，１２２遅延部
１２３，１２４減算器
１２５，１２６演算部
１３０制御部
１３１，１３２ＬＰＦ
１３３，１３４比例部
１３５，１３６加算器
１３７演算部
１３８制御信号発生器

Claims

第１のスイッチング素子と第３のスイッチング素子とを直列接続した第１のレグと、
前記第１のレグと並列接続された第１のコンデンサおよび第１の負荷と、
第２のスイッチング素子と第４のスイッチング素子とを直列接続した第２のレグと、
前記第２のレグと並列接続された第２のコンデンサおよび第２の負荷と、
前記第３のスイッチング素子の前記第１のスイッチング素子と接続されていない端と、前記第２のスイッチング素子と前記第４のスイッチング素子との接続点との間に接続された第１のインダクタと、
前記第１のスイッチング素子と前記第３のスイッチング素子との接続点と、前記第４のスイッチング素子の前記第２のスイッチング素子と接続されていない端との間に接続された第２のインダクタと、
前記第１のスイッチング素子の前記第３のスイッチング素子と接続されていない端と、前記第２のスイッチング素子の前記第４のスイッチング素子と接続されていない端とに接続された第３のコンデンサと、
前記第１のスイッチング素子の前記第３のスイッチング素子と接続されていない端と一端が接続された第３のインダクタとを備え、
前記第３のインダクタの他端と前記第２のスイッチング素子の前記第４のスイッチング素子と接続されていない端との間に直流電源が接続された電力変換器であって、
前記第１のコンデンサに流れる電流および前記第２のコンデンサに流れる電流を検出する電流検出部と、
前記電流検出部により検出された前記第１のコンデンサに流れる電流から高周波信号を取り除き、所定の値を乗算した信号を、前記第１の負荷に対する出力電圧指令に加算した第１の補正出力電圧指令と、前記電流検出部により検出された前記第２のコンデンサに流れる電流から高周波信号を取り除き、所定の値を乗算した信号を、前記第２の負荷に対する出力電圧指令に加算した第２の補正出力電圧指令とに基づき、前記第１から第４のスイッチング素子のスイッチングを制御する制御部と、を備えることを特徴とする電力変換器。
請求項１に記載の電力変換器において、
前記制御部は、前記第１のコンデンサに流れる電流および前記第２のコンデンサに流れる電流の高周波成分を取り除く低域通過フィルタを備え、
前記低域通過フィルタの遮断周波数は、前記第３のインダクタのインダクタンスをＬ_fとし、前記第３のコンデンサのキャパシタンスをＣ_fとし、前記第１のインダクタおよび前記第２のインダクタのインダクタンスをＬとし、前記第１のコンデンサおよび第２のコンデンサのキャパシタンスをＣとし、前記第１のスイッチング素子を制御するデューティー指令値および前記第２のスイッチング素子を制御するデューティー指令値をＤとし、ｓをラプラス演算子とした場合に、以下の式（１）において、分母をゼロとして根を算出して求められる前記電力変換器における最大共振周波数に基づき決定されることを特徴とする電力変換器。
請求項１または２に記載の電力変換器において、
前記制御部は、前記第１のコンデンサに流れる電流および前記第２のコンデンサに流れる電流から高周波成分が取り除かれた信号をＫ倍する乗算部を備え、
前記第１の補正出力電圧指令および前記第２の補正出力電圧指令は、前記乗算部により前記第１のコンデンサに流れる電流および前記第２のコンデンサに流れる電流から高周波成分が取り除かれた信号がＫ倍された信号をそれぞれ、前記第１の補正出力電圧指令と、前記第２の補正出力電圧指令とに加算することで生成され、
前記第３のインダクタのインダクタンスをＬ_fとし、前記第３のコンデンサのキャパシタンスをＣ_fとし、前記第１のインダクタおよび前記第２のインダクタのインダクタンスをＬとし、前記第１のコンデンサおよび第２にコンデンサのキャパシタンスをＣとし、前記第１のスイッチング素子を制御するデューティー指令値および前記第２のスイッチング素子を制御するデューティー指令値をＤとし、Ｔを定数とし、共振減衰率をζとすると、以下の式（２）に従って、Ｋが決定されることを特徴とする電力変換器。