JP6545325B1

JP6545325B1 - 電力変換装置

Info

Publication number: JP6545325B1
Application number: JP2018110834A
Authority: JP
Inventors: 哲郎藤原
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2018-06-11
Filing date: 2018-06-11
Publication date: 2019-07-17
Anticipated expiration: 2038-06-11
Also published as: JP2019216492A

Abstract

【課題】電力変換装置において、浮遊コンデンサの容量を削減し、充放電電流による基板配線での発熱を抑える。【解決手段】スイッチング回路と、絶縁トランスと、整流回路と、多層配線基板と、を備え、スイッチング回路出力側配線は、第１のトランス１次側配線または第２のトランス１次側配線と接続されており、整流回路入力側配線は、第１のトランス２次側配線または第２のトランス２次側配線と接続されており、多層配線基板の配線層には、スイッチング回路入力側配線とスイッチング回路出力側配線、第１のトランス１次側配線と第２のトランス１次側配線、第１のトランス２次側配線と第２のトランス２次側配線、および、整流回路入力側配線と整流回路出力側配線、の４組のペア配線のうち、少なくとも１組のペア配線が形成されており、このペア配線が形成されている配線層は、絶縁層を介して、シールド導体配線層と積層されている電力変換装置。【選択図】図１

Description

本願は、半導体スイッチング素子のオン操作およびオフ操作を繰り返して電力変換を行う、電力変換装置に関するものである。

電力変換装置は、半導体スイッチング素子（スイッチング回路）のオン操作およびオフ操作を繰り返して、電力変換を行う。高周波のスイッチング制御を行う電力変換装置には、小型かつ高効率であることが求められている。電力変換装置の電子回路は、複数の配線層からなる多層配線基板に実装されているため、多層配線基板に対しては、高周波での抵抗を抑制した低損失な基板配線設計が必要になる。高周波のスイッチング制御は、一般的には、２０ｋＨｚ以上の周波数にて実行されている。

この種の電力変換装置では、それぞれ相反する方向に電流が流れる２本の配線を平面視で重ねて近接配置する手法が提案されている（例えば、特許文献１を参照）。相反して流れる電流により発生する磁束を用いることで、配線のインピーダンスが有効的に低減する。この場合、重ねて近接配置した２本の配線の間には、浮遊コンデンサが形成される。浮遊コンデンサには、半導体スイッチング素子のスイッチングによって、配線間の電圧が変動することに起因して、充放電電流が流れる。

充放電電流は、電流経路にある、配線、半導体スイッチング素子などにて消費され、発熱が生じる。そこで、電圧が変動する配線間を基板に対し平面視で互いに平行にして重ならないように配置し、配線間の浮遊コンデンサを削減する手法が提案されている（特願２０１７−１０４２４５号）。浮遊コンデンサの削減によって、配線間の電圧が変動することに起因して生じる充放電電流が減少し、配線、半導体スイッチング素子などでの発熱が低減する。

ここで、それぞれ相反する方向に電流が流れる２本の配線を平行にして配置すると、表皮効果および近接効果により、互いに近い面に電流の集中が発生する。配線の抵抗は、高周波になるほど、増大する。すなわち、特許文献２の技術による基板配線の配置では、表皮効果および近接効果により、高周波での抵抗が増加する。電力変換装置は、動作周波数が高くなるにつれ、配線の発熱が顕著になるため、効率の低下、冷却器の大型化、コストアップなどに対処する必要が生じる。

特開平６−２２５５４５号公報

本願は、上記課題を解決するためになされたものである。すなわち、電力変換装置の多層配線基板に実装されている、電子回路部品（スイッチング回路、絶縁トランス、整流回路など）を接続する配線に関わる。相対する２本の配線には、それぞれ相反する方向に電流が流れ、配線間の電圧が変動する。配線間には浮遊コンデンサが生じるため、浮遊コンデンサの充放電電流が流れる。このような電力変換装置の多層配線基板において、浮遊コンデンサの充放電電流による、配線、スイッチング回路などでの発熱を抑えつつ、高周波での基板配線の抵抗増加を効果的に抑制できる電力変換装置を提供することを目的とする。

本願に開示される電力変換装置は、入力側端子と半導体スイッチング素子の一端を接続しているスイッチング回路入力側配線、および、出力側端子と前記半導体スイッチング素子の他端を接続しているスイッチング回路出力側配線、を有するスイッチング回路と、第１のトランス１次側配線、第２のトランス１次側配線、第１のトランス２次側配線、および、第２のトランス２次側配線、と接続されている絶縁トランスと、入力側端子と整流素子の一端を接続している整流回路入力側配線、および、出力側端子と前記整流素子の他端を接続している整流回路出力側配線、を有する整流回路と、シールド導体配線が形成されているシールド導体配線層、配線層、および絶縁層、を有する多層配線基板と、を備え、前記スイッチング回路のスイッチング回路出力側配線は、前記第１のトランス１次側配線または前記第２のトランス１次側配線と、前記スイッチング回路の出力側端子で接続されており、前記整流回路の整流回路入力側配線は、前記第１のトランス２次側配線または前記第２のトランス２次側配線と、前記整流回路の入力側端子で接続されており、前記多層配線基板の配線層には、前記スイッチング回路入力側配線と前記スイッチング回路出力側配線、前記第１のトランス１次側配線と前記第２のトランス１次側配線、前記第１のトランス２次側配線と前記第２のトランス２次側配線、および、前記整流回路入力側配線と前記整流回路出力側配線、の４組のペア配線のうち、少なくともスイッチング回路入力側配線とスイッチング回路出力側配線からなるペア配線、または、整流回路入力側配線と整流回路出力側配線からなるペア配線が、前記多層配線基板の同じ高さの層に、対をなして平行配置されて、形成されており、この多層配線基板の同じ高さの層に、対をなして平行配置されているペア配線が形成されている配線層は、前記絶縁層を介して、前記シールド導体配線層と積層されていることを特徴とするものである。

また、別形態の本願に開示される電力変換装置は、半導体スイッチング素子の一端に接続されているスイッチング回路入力側配線、および、前記半導体スイッチング素子の他端に接続されているスイッチング回路出力側配線、を有するスイッチング回路と、第１のトランス１次側配線、第２のトランス１次側配線、第１のトランス２次側配線、および、第２のトランス２次側配線、と接続されている絶縁トランスと、整流素子の一端に接続されている整流回路入力側配線、および、前記整流素子の他端に接続されている整流回路出力側配線、を有する整流回路と、第１のシールド導体配線が形成されている第１の配線層、第２のシールド導体配線が形成されている第２の配線層、および、絶縁層を有する多層配線基板と、を備え、前記スイッチング回路のスイッチング回路出力側配線は、前記第１のトランス１次側配線または前記第２のトランス１次側配線と接続されており、前記整流回路の整流回路入力側配線は、前記第１のトランス２次側配線または前記第２のトランス２次側配線と接続されており、前記スイッチング回路入力側配線と前記スイッチング回路出力側配線、前記第１のトランス１次側配線と前記第２のトランス１次側配線、前記第１のトランス２次側配線と前記第２のトランス２次側配線、および、前記整流回路入力側配線と前記整流回路出力側配線、の４組のペア配線のうち、少なくとも１組のペア配線は、片方の配線が前記第１の配線層に形成されていて、他方の配線が前記第２の配線層に形成されており、前記第１の配線層は、前記絶縁層を介して前記第２の配線層と積層されていることを特徴とするものである。

本願に開示される電力変換装置は、入力側端子と半導体スイッチング素子の一端を接続しているスイッチング回路入力側配線、および、出力側端子と前記半導体スイッチング素子の他端を接続しているスイッチング回路出力側配線、を有するスイッチング回路と、第１のトランス１次側配線、第２のトランス１次側配線、第１のトランス２次側配線、および、第２のトランス２次側配線、と接続されている絶縁トランスと、入力側端子と整流素子の一端を接続している整流回路入力側配線、および、出力側端子と前記整流素子の他端を接続している整流回路出力側配線、を有する整流回路と、シールド導体配線が形成されているシールド導体配線層、配線層、および絶縁層、を有する多層配線基板と、を備え、前記スイッチング回路のスイッチング回路出力側配線は、前記第１のトランス１次側配線または前記第２のトランス１次側配線と、前記スイッチング回路の出力側端子で接続されており、前記整流回路の整流回路入力側配線は、前記第１のトランス２次側配線または前記第２のトランス２次側配線と、前記整流回路の入力側端子で接続されており、前記多層配線基板の配線層には、前記スイッチング回路入力側配線と前記スイッチング回路出力側配線、前記第１のトランス１次側配線と前記第２のトランス１次側配線、前記第１のトランス２次側配線と前記第２のトランス２次側配線、および、前記整流回路入力側配線と前記整流回路出力側配線、の４組のペア配線のうち、少なくともスイッチング回路入力側配線とスイッチング回路出力側配線からなるペア配線、または、整流回路入力側配線と整流回路出力側配線からなるペア配線が、前記多層配線基板の同じ高さの層に、対をなして平行配置されて、形成されており、この多層配線基板の同じ高さの層に、対をなして平行配置されているペア配線が形成されている配線層は、前記絶縁層を介して、前記シールド導体配線層と積層されていることを特徴とすることにより、配線間に生じる浮遊コンデンサの充放電電流による、配線、スイッチング回路などでの発熱を抑えつつ、高周波での基板配線の抵抗増加を効果的に抑制することできる。

また、別形態の本願に開示される電力変換装置は、半導体スイッチング素子の一端に接続されているスイッチング回路入力側配線、および、前記半導体スイッチング素子の他端に接続されているスイッチング回路出力側配線、を有するスイッチング回路と、第１のトランス１次側配線、第２のトランス１次側配線、第１のトランス２次側配線、および、第２のトランス２次側配線、と接続されている絶縁トランスと、整流素子の一端に接続されている整流回路入力側配線、および、前記整流素子の他端に接続されている整流回路出力側配線、を有する整流回路と、第１のシールド導体配線が形成されている第１の配線層、第２のシールド導体配線が形成されている第２の配線層、および、絶縁層を有する多層配線基板と、を備え、前記スイッチング回路のスイッチング回路出力側配線は、前記第１のトランス１次側配線または前記第２のトランス１次側配線と接続されており、前記整流回路の整流回路入力側配線は、前記第１のトランス２次側配線または前記第２のトランス２次側配線と接続されており、前記スイッチング回路入力側配線と前記スイッチング回路出力側配線、前記第１のトランス１次側配線と前記第２のトランス１次側配線、前記第１のトランス２次側配線と前記第２のトランス２次側配線、および、前記整流回路入力側配線と前記整流回路出力側配線、の４組のペア配線のうち、少なくとも１組のペア配線は、片方の配線が前記第１の配線層に形成されていて、他方の配線が前記第２の配線層に形成されており、前記第１の配線層は、前記絶縁層を介して前記第２の配線層と積層されていることを特徴とすることにより、配線間に生じる浮遊コンデンサの充放電電流による、配線、スイッチング回路などでの発熱を抑えつつ、高周波での基板配線の抵抗増加を効果的に抑制することできる。

実施の形態に関わる電力変換装置の構造を示している平面図である。実施の形態に関わる電力変換装置の構造を示している断面図である。実施の形態に関わる電力変換装置（フルブリッジ型ＤＣ／ＤＣコンバータ）の構成を示している電気回路図である。半導体スイッチング素子における、スイッチングによるゲート電圧の推移の概略を示している図である。図４Ａは、半導体スイッチング素子１０２ａのゲート電圧の推移を示している図である。図４Ｂは、半導体スイッチング素子１０２ｂのゲート電圧の推移を示している図である。図４Ｃは、半導体スイッチング素子１０２ｄのゲート電圧の推移を示している図である。図４Ｄは、半導体スイッチング素子１０２ｄのゲート電圧の推移を示している図である。半導体スイッチング素子における、スイッチングによる両端電圧の推移の概略を示している図である。図５Ａは、半導体スイッチング素子１０２ａの両端電圧Ｖ_１０２ａの推移を示している図である。図５Ｂは、半導体スイッチング素子１０２ｂの両端電圧Ｖ_１０２ｂの推移を示している図である。図５Ｃは、半導体スイッチング素子１０２ｃの両端電圧Ｖ_１０２ｃの推移を示している図である。図５Ｄは、半導体スイッチング素子１０２ｄの両端電圧Ｖ_１０２ｄの推移を示している図である。整流素子における、スイッチングによる両端電圧の推移の概略を示している図である。図６Ａは、整流素子１０４ａの両端電圧Ｖ_１０４ａの推移を示している図である。図６Ｂは、整流素子１０４ｂの両端電圧Ｖ_１０４ｂの推移を示している図である。図６Ｃは、整流素子１０４ｃの両端電圧Ｖ_１０４ｃの推移を示している図である。図６Ｄは、整流素子１０４ｄの両端電圧Ｖ_１０４ｄの推移を示している図である。スイッチングによるノード電位の推移の概略を示している図である。図７Ａは、絶縁トランス１０３の１次側両端電圧Ｖ_１０３ａの推移を示している図である。図７Ｂは、絶縁トランス１０３の２次側両端電圧Ｖ_１０３ｂの推移を示している図である。図７Ｃは、整流回路（整流素子１０４ａ〜整流素子１０４ｄ）の出力電圧Ｖ_１０４の推移を示している図である。スイッチングによるドレイン-ソース電流の推移の概略を示している図である。図８Ａは、半導体スイッチング素子１０２ａのドレイン-ソース電流Ｉ_１０２ａの推移を示している図である。図８Ｂは、半導体スイッチング素子１０２ｂのドレイン-ソース電流Ｉ_１０２ｂの推移を示している図である。図８Ｃは、半導体スイッチング素子１０２ｃのドレイン-ソース電流Ｉ_１０２ｃの推移を示している図である。図８Ｄは、半導体スイッチング素子１０２ｄのドレイン-ソース電流Ｉ_１０２ｄの推移を示している図である。スイッチングによるアノード-カソード電流の推移の概略を示している図である。図９Ａは、整流素子１０４ａのアノード-カソード電流Ｉ_１０４ａの推移を示している図である。図９Ｂは、整流素子１０４ｂのアノード-カソード電流Ｉ_１０４ｂの推移を示している図である。図９Ｃは、整流素子１０４ｃのアノード-カソード電流Ｉ_１０４ｃの推移を示している図である。図９Ｄは、整流素子１０４ｄのアノード-カソード電流Ｉ_１０４ｄの推移を示している図である。スイッチングによるノード電流の推移の概略を示している図である。図１０Ａは、絶縁トランス１０３の１次側電流Ｉ_１０３ａの推移を示している図である。図１０Ｂは、絶縁トランス１０３の２次側電流Ｉ_１０３ｂの推移を示している図である。図１０Ｃは、リアクトル１０５の電流Ｉ_１０５の推移を示している図である。実施の形態１に関わる多層配線基板の構成を示している断面図である。実施の形態１に関わるトランス１次側配線およびトランス２次側配線の構成を示している図である。浮遊コンデンサの大きさを説明するための第１の図である。図１３Ａは、電極の構造を表す平面図である。図１３Ｂは、電極の構造を表す断面図である。実施の形態および比較の形態に関わる、式（１）から式（６）を示している図である。浮遊コンデンサの大きさを説明するための第２の図である。図１５Ａは、電極の構造を表す平面図である。図１５Ｂは、電極の構造を表す断面図である。実施の形態１に関わるトランス１次側配線およびシールド導体配線の構成を示している図である。図１６Ａは、電極の構造を表す平面図である。図１６Ｂは、電極の構造を表す断面図である。実施の形態１に関わるトランス１次側配線に生じる浮遊コンデンサを概略的に示している図である。実施の形態２に関わるトランス１次側配線およびトランス２次側配線の構成を示している図である。実施の形態２に関わる多層配線基板の構成を示している断面図である。実施の形態２に関わるトランス１次側配線およびシールド導体配線の構成を示している図である。図２０Ａは、電極の構造を表す平面図である。図２０Ｂは、電極の構造を表す断面図である。実施の形態２に関わるトランス１次側配線に生じる浮遊コンデンサを概略的に示している図である。実施の形態３に関わるトランス１次側配線およびトランス２次側配線の構成を示している図である。実施の形態３に関わる多層配線基板の構成を示している断面図である。実施の形態３に関わるトランス１次側配線およびシールド導体配線の構成を示している図である。図２４Ａは、電極の構造を表す平面図である。図２４Ｂは、電極の構造を表す断面図である。実施の形態４に関わるトランス１次側配線およびトランス２次側配線の構成を示している図である。実施の形態４に関わる多層配線基板の構成を示している断面図である。実施の形態４に関わるトランス１次側配線およびシールド導体配線の構成を示している図である。図２７Ａは、電極の構造を表す平面図である。図２７Ｂは、電極の構造を表す断面図である。実施の形態４に関わるトランス１次側配線に生じる浮遊コンデンサを概略的に示している図である。実施の形態５に関わる半導体スイッチング素子における配線構成を示している図である。実施の形態５に関わる多層配線基板の構成を示している断面図である。実施の形態６に関わる整流素子における配線構成を示している図である。実施の形態６に関わる多層配線基板の構成を示している断面図である。

実施の形態１.
図１は、実施の形態に関わる電力変換装置の構造を示している平面図である。電力変換装置１００は、多層配線基板１０、半導体スイッチング素子１０２ａ〜半導体スイッチング素子１０２ｄ、絶縁トランス１０３、整流素子１０４ａ〜整流素子１０４ｄなどから構成されている。半導体スイッチング素子１０２ａ〜半導体スイッチング素子１０２ｄは、フルブリッジ型に接続されており、スイッチング回路として、機能する。スイッチング回路の出力は、トランス１次側配線２０１ａ（第１のトランス１次側配線）およびトランス１次側配線２０１ｂ（第２のトランス１次側配線）を使って、絶縁トランス１０３の１次側に接続されている。

トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂは、第１のペア回路配線をなしている。トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂは、シールド導体配線３０１で遮蔽されている。整流素子１０４ａ〜整流素子１０４ｄは、フルブリッジ型に接続されており、整流回路として、機能する。整流回路には、絶縁トランス１０３の２次側出力が、トランス２次側配線２０２ａ（第１のトランス２次側配線）およびトランス２次側配線２０２ｂ（第２のトランス２次側配線）を使って、入力される。

トランス２次側配線２０２ａおよびトランス２次側配線２０２ｂは、第２のペア回路配線をなしている。トランス２次側配線２０２ａおよびトランス２次側配線２０２ｂは、シールド導体配線３０２で遮蔽されている。多層配線基板１０は、複数の配線層からなる。絶縁シート６０２の上には、半導体スイッチング素子１０２ａ〜半導体スイッチング素子１０２ｄ、および整流素子１０４ａ〜整流素子１０４ｄが搭載されている。放熱板６０３は、冷却機能を有する冷却器として作用する。放熱絶縁樹脂６０４は、絶縁トランス１０３の周囲に充てんされている。

なお、図において、「Ｓ」は、半導体スイッチング素子１０２ａ〜半導体スイッチング素子１０２ｄのソース端子を、「Ｇ」は、半導体スイッチング素子１０２ａ〜半導体スイッチング素子１０２ｄのゲート端子を、「Ｄ」は、半導体スイッチング素子１０２ａ〜半導体スイッチング素子１０２ｄのドレイン端子を、それぞれ示している。また、図において、「Ａ」は、整流素子１０４ａ〜整流素子１０４ｄのアノードを、「Ｋ」は、整流素子１０４ａ〜整流素子１０４ｄのカソードを、それぞれ示している。

図２は、実施の形態に関わる電力変換装置１００の構造を示す断面図である。半導体スイッチング素子１０２ａ〜半導体スイッチング素子１０２ｄ、絶縁トランス１０３、整流素子１０４ａ〜整流素子１０４ｄは、同一の多層配線基板１０の下（または上）に実装されている。半導体スイッチング素子１０２ａ〜半導体スイッチング素子１０２ｄ、整流素子１０４ａ〜整流素子１０４ｄなどの発熱素子は、絶縁シート６０２（絶縁体）を介して、冷却機能を持つ放熱板６０３（冷却器および筐体）に取り付けられている。

絶縁トランス１０３は、放熱絶縁樹脂６０４を介して、同じく放熱板６０３（冷却器および筐体）に取り付けられている。トランス１次側配線２０１ａ、トランス１次側配線２０１ｂ、トランス２次側配線２０２ａ、トランス２次側配線２０２ｂ、シールド導体配線３０１、およびシールド導体配線３０２は、複数の配線層からなる多層配線基板１０に、形成されている。電力変換装置１００は、フルブリッジ型ＤＣ／ＤＣコンバータとして機能する。

図３は、実施の形態に関わるフルブリッジ型ＤＣ／ＤＣコンバータの概略構成を示している回路図である。同図に示しているように、電力変換装置１００（フルブリッジ型ＤＣ／ＤＣコンバータ）は、スイッチング回路２０、絶縁トランス１０３、整流回路３０、リアクトル１０５、平滑コンデンサ１０６などの要素で構成されている。直流電源１０１は、スイッチング回路２０の入力側に接続される。負荷１０７は、整流回路３０の出力側に接続される。半導体スイッチング素子１０２ａ〜半導体スイッチング素子１０２ｄ、絶縁トランス１０３、整流素子１０４ａ〜整流素子１０４ｄ、リアクトル１０５、平滑コンデンサ１０６などの回路素子は、複数の配線層からなる多層配線基板１０に実装されている。多層配線基板１０には、回路配線（トランス１次側配線２０１ａ、トランス１次側配線２０１ｂ、トランス２次側配線２０２ａ、トランス２次側配線２０２ｂなど）が形成されている。

これらの回路配線は、コンバータを構成する回路素子を接続する。直流電源１０１は、電圧Ｖ_ＤＣを出力し、半導体スイッチング素子１０２ａ〜半導体スイッチング素子１０２ｄからなるフルブリッジ回路（スイッチング回路２０）に接続されている。スイッチング回路２０は、第１の入力側端子２０ａと、第２の入力側端子２０ｂと、第１の出力側端子２０ｃと、第２の出力側端子２０ｄとを有している。

直流電源１０１の正極側は、スイッチング回路２０の入力側の一端（第１の入力側端子２０ａ）と、電源正極側配線２０４ａで接続されている。直流電源１０１の負極側は、スイッチング回路２０の入力側の他端（第２の入力側端子２０ｂ）と、電源負極側配線２０４ｂで接続されている。半導体スイッチング素子１０２ａ〜半導体スイッチング素子１０２ｄからなるフルブリッジ回路の出力には、トランス１次側配線２０１ａとトランス１次側配線２０１ｂを経由して、絶縁トランス１０３の１次側が接続されている。絶縁トランス１０３は、第１のトランス１次側端子１０３ａ、第２のトランス１次側端子１０３ｂ、第１のトランス２次側端子１０３ｃ、および第２のトランス２次側端子１０３ｄと、を有している。

絶縁トランス１０３の２次側には、トランス２次側配線２０２ａおよびトランス２次側配線２０２ｂを経由して、整流素子１０４ａ〜整流素子１０４ｄからなるフルブリッジ回路（整流回路３０）の入力側が接続されている。整流回路３０は、第１の入力側端子３０ａと、第２の入力側端子３０ｂと、第１の出力側端子３０ｃと、第２の出力側端子３０ｄとを有している。整流素子１０４ａ〜整流素子１０４ｄからなる整流回路３０の出力側には、リアクトル１０５と平滑コンデンサ１０６が接続されている。整流回路３０の正極側（第１の出力側端子３０ｃ）とリアクトル１０５は、負荷正極側配線２０３ａで接続されている。整流回路３０の負極側（第２の出力側端子３０ｄ）と負荷１０７の負極側は、負荷負極側配線２０３ｂで接続されている。リアクトル１０５の後段には、平滑コンデンサ１０６が接続されている。

回路素子の一つである半導体スイッチング素子１０２ａ〜半導体スイッチング素子１０２ｄは、例えば、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−ＳｅｍｉｃｏｎｄｕｃｔｏｒＦｉｅｌｄ−ＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）で構成される。なお、半導体スイッチング素子１０２ａ〜半導体スイッチング素子１０２ｄは、ダイオードが逆並列接続されたＩＧＢＴ（ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ）などの自己消弧型半導体スイッチング素子、ＳｉＣ（ＳｉｌｉｃｏｎＣａｒｂｉｄｅ）、ＧａＮ（ＧａｌｌｉｕｍＮｉｔｒｉｄｅ）などのワイドバンドギャップ半導体でもよい。

回路素子の一つである整流素子１０４ａ〜整流素子１０４ｄは、例えば、ダイオードで構成される。なお、整流素子１０４ａ〜整流素子１０４ｄは、ダイオードに限るものではなく、ＩＧＢＴ、ＭＯＳＦＥＴなどの半導体スイッチング素子、あるいは、ＳｉＣ、ＧａＮなどのワイドバンドギャップ半導体を用いて構成されるものであっても良い。整流素子１０４ａ〜整流素子１０４ｄに半導体スイッチング素子（ワイドバンドギャップ半導体含む）を用いると、導通損失を低減できて、効率上昇の効果を奏する。本実施の形態では、半導体スイッチング素子１０２ａ〜半導体スイッチング素子１０２ｄは、ＭＯＳＦＥＴを用い、整流素子１０４ａ〜整流素子１０４ｄは、ダイオードを用いるものとして説明する。

半導体スイッチング素子１０２ａには、ドレイン-ソース電流Ｉ_１０２ａが流れており、両端電圧Ｖ_１０２ａが発生している。半導体スイッチング素子１０２ｂには、ドレイン-ソース電流Ｉ_１０２ｂが流れており、両端電圧Ｖ_１０２ｂが発生している。半導体スイッチング素子１０２ｃには、ドレイン-ソース電流Ｉ_１０２ｃが流れており、両端電圧Ｖ_１０２ｃが発生している。半導体スイッチング素子１０２ｄには、ドレイン-ソース電流Ｉ_１０２ｄが流れており、両端電圧Ｖ_１０２ｄが発生している。回路素子の一つである絶縁トランス１０３の巻き数比は、１：Ｎとする。絶縁トランス１０３には、１次側電流Ｉ_１０３ａが流れており、１次側両端電圧Ｖ_１０３ａが発生している。また、絶縁トランス１０３には、２次側電流Ｉ_１０３ｂが流れており、２次側両端電圧Ｖ_１０３ｂが発生している。

整流回路３０（整流素子１０４ａ〜整流素子１０４ｄ）には、出力電圧Ｖ_１０４が発生している。負荷１０７には、出力電流Ｉ_ＤＣが流れている。整流素子１０４ａには、アノード-カソード電流Ｉ_１０４ａが流れており、両端電圧Ｖ_１０４ａが発生している。整流素子１０４ｂには、アノード-カソード電流Ｉ_１０４ｂが流れており、両端電圧Ｖ_１０４ｂが発生している。整流素子１０４ｃには、アノード-カソード電流Ｉ_１０４ｃが流れており、両端電圧Ｖ_１０４ｃが発生している。整流素子１０４ｄは、アノード-カソード電流Ｉ_１０４ｄが流れており、両端電圧Ｖ_１０４ｄが発生している。回路素子の一つであるリアクトル１０５には、電流Ｉ_１０５が流れている。

続いて、図を参照して、半導体スイッチング素子１０２ａ〜半導体スイッチング素子１０２ｄのスイッチングによる、各ノードにおける電位の推移および電流の推移を説明する。半導体スイッチング素子１０２ａには制御装置からゲート電圧Ｖｇ（１０２ａ）が印加される。半導体スイッチング素子１０２ｂには制御装置からゲート電圧Ｖｇ（１０２ｂ）が印加される。半導体スイッチング素子１０２ｃには制御装置からゲート電圧Ｖｇ（１０２ｃ）が印加される。半導体スイッチング素子１０２ｄには制御装置からゲート電圧Ｖｇ（１０２ｄ）が印加される。

図４Ａは、半導体スイッチング素子１０２ａのゲート電圧（Ｖｇ）の推移を示している。図４Ｂは、半導体スイッチング素子１０２ｂのゲート電圧（Ｖｇ）の推移を示している。図４Ｃは、半導体スイッチング素子１０２ｃのゲート電圧（Ｖｇ）の推移を示している。図４Ｄは、半導体スイッチング素子１０２ｄのゲート電圧（Ｖｇ）の推移を示している。半導体スイッチング素子１０２ａと半導体スイッチング素子１０２ｄは、同じ位相でオンオフする。半導体スイッチング素子１０２ｂと半導体スイッチング素子１０２ｃは、同じ位相でオンオフする。

図５Ａは、半導体スイッチング素子１０２ａの両端電圧Ｖ_１０２ａの推移を示している。図５Ｂは、半導体スイッチング素子１０２ｂの両端電圧Ｖ_１０２ｂの推移を示している。図５Ｃは、半導体スイッチング素子１０２ｃの両端電圧Ｖ_１０２ｃの推移を示している。図５Ｄは、半導体スイッチング素子１０２ｄの両端電圧Ｖ_１０２ｄの推移を示している。両端電圧Ｖ_１０２ａおよび両端電圧Ｖ_１０２ｄは、半導体スイッチング素子１０２ｂおよび半導体スイッチング素子１０２ｃがオンのとき、電圧Ｖ_ＤＣを示す。両端電圧Ｖ_１０２ｂおよび両端電圧Ｖ_１０２ｃは、半導体スイッチング素子１０２ａおよび半導体スイッチング素子１０２ｄがオンのとき、電圧Ｖ_ＤＣを示す。

図６Ａは、整流素子１０４ａの両端電圧Ｖ_１０４ａの推移を示している。図６Ｂは、整流素子１０４ｂの両端電圧Ｖ_１０４ｂの推移を示している。図６Ｃは、整流素子１０４ｃの両端電圧Ｖ_１０４ｃの推移を示している。図６Ｄは、整流素子１０４ｄの両端電圧Ｖ_１０４ｄの推移を示している。整流素子１０４ａの両端電圧Ｖ_１０４ａおよび整流素子１０４ｄの両端電圧Ｖ_１０４ｄは、半導体スイッチング素子１０２ｂおよび半導体スイッチング素子１０２ｃがオンのとき、Ｎ×電圧Ｖ_ＤＣを示す。整流素子１０４ｂの両端電圧Ｖ_１０４ｂおよび整流素子１０４ｃの両端電圧Ｖ_１０４ｃは、半導体スイッチング素子１０２ａおよび半導体スイッチング素子１０２ｄがオンのとき、Ｎ×電圧Ｖ_ＤＣを示す。

図７Ａは、絶縁トランス１０３の１次側両端電圧Ｖ_１０３ａの推移を示している。図７Ｂは、絶縁トランス１０３の２次側両端電圧Ｖ_１０３ｂの推移を示している。図７Ｃは、整流回路３０（整流素子１０４ａ〜整流素子１０４ｄ）の出力電圧Ｖ_１０４の推移を示している。１次側両端電圧Ｖ_１０３ａは、半導体スイッチング素子１０２ａおよび半導体スイッチング素子１０２ｄがオンのとき、電圧Ｖ_ＤＣを示し、半導体スイッチング素子１０２ｂおよび半導体スイッチング素子１０２ｃがオンのとき、電圧−Ｖ_ＤＣを示す。

２次側両端電圧Ｖ_１０３ｂは、半導体スイッチング素子１０２ａおよび半導体スイッチング素子１０２ｄがオンのとき、Ｎ×電圧Ｖ_ＤＣを示し、半導体スイッチング素子１０２ｂおよび半導体スイッチング素子１０２ｃがオンのとき、Ｎ×電圧−Ｖ_ＤＣを示す。出力電圧Ｖ_１０４は、半導体スイッチング素子１０２ａおよび半導体スイッチング素子１０２ｄがオンのとき、および、半導体スイッチング素子１０２ｂおよび半導体スイッチング素子１０２ｃがオンのとき、Ｎ×電圧Ｖ_ＤＣを示す。

図８Ａは、半導体スイッチング素子１０２ａのドレイン-ソース電流Ｉ_１０２ａの推移を示している。図８Ｂは、半導体スイッチング素子１０２ｂのドレイン-ソース電流Ｉ_１０２ｂの推移を示している。図８Ｃは、半導体スイッチング素子１０２ｃのドレイン-ソース電流Ｉ_１０２ｃの推移を示している。図８Ｄは、半導体スイッチング素子１０２ｄのドレイン-ソース電流Ｉ_１０２ｄの推移を示している。ドレイン-ソース電流Ｉ_１０２ａおよびドレイン-ソース電流Ｉ_１０２ｄは、半導体スイッチング素子１０２ａおよび半導体スイッチング素子１０２ｄがオンのとき、Ｎ×出力電流Ｉ_ＤＣが流れる。ドレイン-ソース電流Ｉ_１０２ｂおよびドレイン-ソース電流Ｉ_１０２ｃは、半導体スイッチング素子１０２ｂおよび半導体スイッチング素子１０２ｃがオンのとき、Ｎ×出力電流Ｉ_ＤＣが流れる。

図９Ａは、整流素子１０４ａのアノード-カソード電流Ｉ_１０４ａの推移を示している。図９Ｂは、整流素子１０４ｂのアノード-カソード電流Ｉ_１０４ｂの推移を示している。図９Ｃは、整流素子１０４ｃのアノード-カソード電流Ｉ_１０４ｃの推移を示している。図９Ｄは、整流素子１０４ｄのアノード-カソード電流Ｉ_１０４ｄの推移を示している。アノード-カソード電流Ｉ_１０４ａおよびアノード-カソード電流Ｉ_１０４ｄは、半導体スイッチング素子１０２ａおよび半導体スイッチング素子１０２ｄがオンのとき、出力電流Ｉ_ＤＣが流れる。アノード-カソード電流Ｉ_１０４ｂおよびアノード-カソード電流Ｉ_１０４ｃは、半導体スイッチング素子１０２ｂおよび半導体スイッチング素子１０２ｃがオンのとき、出力電流Ｉ_ＤＣが流れる。

図１０Ａは、絶縁トランス１０３の１次側電流Ｉ_１０３ａの推移を示している。図１０Ｂは、絶縁トランス１０３の２次側電流Ｉ_１０３ｂの推移を示している。図１０Ｃは、リアクトル１０５の電流Ｉ_１０５の推移を示している。１次側電流Ｉ_１０３ａは、半導体スイッチング素子１０２ａおよび半導体スイッチング素子１０２ｄがオンのとき、Ｎ×出力電流Ｉ_ＤＣが流れ、半導体スイッチング素子１０２ｂおよび半導体スイッチング素子１０２ｃがオンのとき、Ｎ×出力電流−Ｉ_ＤＣが流れる。

２次側電流Ｉ_１０３ｂは、半導体スイッチング素子１０２ａおよび半導体スイッチング素子１０２ｄがオンのとき、出力電流Ｉ_ＤＣが流れ、半導体スイッチング素子１０２ｂおよび半導体スイッチング素子１０２ｃがオンのとき、出力電流−Ｉ_ＤＣが流れる。電流Ｉ_１０５は、半導体スイッチング素子１０２ａ〜半導体スイッチング素子１０２ｄのオンオフに伴い、出力電流Ｉ_ＤＣが流れる。

半導体スイッチング素子１０２ａ〜半導体スイッチング素子１０２ｄの両端電圧（Ｖ_１０２ａ〜Ｖ_１０２ｄ）、絶縁トランス１０３の１次側両端電圧（Ｖ_１０３ａ）、絶縁トランス１０３の２次側両端電圧（Ｖ_１０３ｂ）、整流素子１０４ａ〜整流素子１０４ｄの両端電圧（Ｖ_１０４ａ〜Ｖ_１０４ｄ）、および、出力電圧（Ｖ_１０４）は、半導体スイッチング素子１０２ａ〜半導体スイッチング素子１０２ｄのスイッチングに伴い、高周波で電位が変動する。詳しくは、絶縁トランス１０３の１次側を一例とすると、スイッチングに伴い、ΔＶ_ＤＣの電位が変動する。

また、半導体スイッチング素子１０２ａ〜半導体スイッチング素子１０２ｄのドレイン-ソース電流（Ｉ_１０２ａ〜Ｉ_１０２ｄ）、絶縁トランス１０３の１次側電流（Ｉ_１０３ａ）、絶縁トランス１０３の２次側電流（Ｉ_１０３ｂ）、整流素子１０４ａ〜整流素子１０４ｄのアノード-カソード電流（Ｉ_１０４ａ〜Ｉ_１０４ｄ）、および、リアクトル１０５の電流（Ｉ_１０５）は、半導体スイッチング素子１０２ａ〜半導体スイッチング素子１０２ｄのスイッチングに伴い、高周波で電流が変動する。

このように接続される電力変換装置は、半導体スイッチング素子１０２ａ〜半導体スイッチング素子１０２ｄを交互にオンオフさせて、入力の直流電力を高周波の交流電力に変換する。絶縁トランス１０３の２次側端子の間には電圧が生じ、整流素子１０４ａ〜整流素子１０４ｄで整流する。絶縁トランス１０３の２次側へ電圧が生じた時、リアクトル１０５にエネルギーが蓄積される。それ以外の期間では、リアクトル１０５に発生する逆起電力によって蓄積されたエネルギーは、負荷１０７に伝達される。このとき、半導体スイッチング素子１０２ａ〜半導体スイッチング素子１０２ｄのオンオフのパルス幅を制御して、出力電流を制御することができる。

フルブリッジ型ＤＣ／ＤＣコンバータ（電力変換装置１００）の電子回路は、複数の配線層からなる多層配線基板１０に実装されている。図１１は、本実施の形態に関わる多層配線基板１０の断面を概略的に示している。複数の配線層からなる多層配線基板１０には、スイッチング回路２０、絶縁トランス１０３、整流回路３０を接続する、回路配線（トランス１次側配線２０１ａ、トランス１次側配線２０１ｂ、トランス２次側配線２０２ａ、トランス２次側配線２０２ｂなど）が形成されている。多層配線基板１０は、絶縁層１０ａ、配線層１０ｂ（シールド導体配線層）、絶縁層１０ｃ、配線層１０ｄ（トランス１次側配線層およびトランス２次側配線層）、絶縁層１０ｅなどから構成されている。

トランス１次側配線２０１ａ（第１のトランス１次側配線）とトランス１次側配線２０１ｂ（第２のトランス１次側配線）は、１組のペア配線を構成し、多層配線基板１０の配線層１０ｄ（トランス１次側配線層）に、すなわち、多層配線基板の同じ高さの層に形成されている。トランス２次側配線２０２ａ（第１のトランス２次側配線）とトランス２次側配線２０２ｂ（第２のトランス２次側配線）は、１組のペア配線を構成し、多層配線基板１０の配線層１０ｄ（トランス２次側配線層）に、すなわち、多層配線基板の同じ高さの層に形成されている。同図では、トランス１次側配線層とトランス２次側配線層が、同層（配線層１０ｄ）に設置されているが、トランス１次側配線層とトランス２次側配線層は、別層に設置されていてもよい。

トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂは、同層に形成されているため、重ねずに配置されている。トランス２次側配線２０２ａおよびトランス２次側配線２０２ｂは、同層に形成されているため、重ねずに配置されている。シールド導体配線３０１とシールド導体配線３０２は、多層配線基板１０の配線層１０ｂ（シールド導体配線層）に形成されている。配線層１０ｂ（シールド導体配線層）は、配線層１０ｄ（トランス１次側配線層またはトランス２次側配線層）に絶縁層１０ｃを介して積層されている。同図では、シールド導体配線３０１とシールド導体配線３０２が、同層（配線層１０ｂ）に設置されているが、シールド導体配線３０１とシールド導体配線３０２は、別層に設置されていてもよい。シールド導体配線３０１は、トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂに対し、多層配線基板の平面視で重ねるように配置している。シールド導体配線３０２は、トランス２次側配線２０２ａおよびトランス２次側配線２０２ｂに対し、多層配線基板の平面視で重ねるように配置している。シールド導体配線３０１およびシールド導体配線３０２には、スイッチング回路の電流が流れない。

図１２は、トランス１次側配線２０１ａ、トランス１次側配線２０１ｂ、トランス２次側配線２０２ａ、および、トランス２次側配線２０２ｂの配置を模式的に示している。トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂの下層には、絶縁層を介して、シールド導体配線３０１が形成されている。トランス２次側配線２０２ａおよびトランス２次側配線２０２ｂの下層には、絶縁層を介して、シールド導体配線３０２が形成されている。図中の「Ｓ」は、半導体スイッチング素子１０２ａ〜半導体スイッチング素子１０２ｄのソース端子を、図中の「Ｄ」は、半導体スイッチング素子１０２ａ〜半導体スイッチング素子１０２ｄのドレイン端子を、それぞれ示している。また、図中の「Ａ」は、整流素子１０４ａ〜整流素子１０４ｄのアノードを、図中の「Ｋ」は、整流素子１０４ａ〜整流素子１０４ｄのカソードを、それぞれ示している。

２本の配線を重ねて配置すると、浮遊コンデンサが形成される。浮遊コンデンサには、配線間の電圧が変動することに起因して、充放電電流が流れる。トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂを重ねず配置することで、配線間の浮遊コンデンサ容量を低減し、浮遊コンデンサの充放電電流を抑制できる。同様に、トランス２次側配線２０２ａおよびトランス２次側配線２０２ｂを重ねず配置することで、配線間の浮遊コンデンサ容量を低減し、浮遊コンデンサの充放電電流を抑制できる。

また、シールド導体配線３０１をトランス１次側配線２０１ａおよびトランス１次側配線２０１ｂに対し重ねて配置することで、高周波での配線抵抗が減少でき、基板配線の発熱を抑制することができる。また、シールド導体配線３０２をトランス２次側配線２０２ａおよびトランス２次側配線２０２ｂに対し重ねて配置することで、高周波での配線抵抗が減少でき、基板配線の発熱を抑制することができる。

つぎに、本実施の形態の効果を、比較の形態１および比較の形態２と参照しながらより詳しく説明する。図１３Ａは、比較の形態１における、トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂの配置を示している平面図である。図１３Ｂは、比較の形態１における、トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂの配置を示している断面図である。トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂの間には、浮遊コンデンサＣ_２０１が形成される。

浮遊コンデンサＣ_２０１の容量Ｃ_２０１＿_Ｗは、真空の誘電率ε₀、多層配線基板の比誘電率ε_ｒ、トランス１次側配線２０１ａとトランス１次側配線２０１ｂの間の距離ｄ、トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂの対向面積Ｓ、トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂの対向する配線幅ｗ、トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂの対向する配線長ｌ、を使って、図１４に示されている式（１）で表される。なお、図１４に示されている、式（１）から式（６）は、実施の形態および比較の形態に関わるものである。

トランス１次側配線の電位変動をｄＶ_１０３／ｄｔとすると、浮遊コンデンサＣ_２０１の充放電電流Ｉ_２０１は、図１４に示されている式（２）で表される。式（１）および式（２）より、浮遊コンデンサ容量Ｃ_２０１＿_Ｗおよび充放電電流Ｉ_２０１は、トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂの対向面積Ｓが大きいほど、大きくなることが分かる。充放電電流Ｉ_２０１は、電流経路にある、配線、半導体スイッチング素子などにて、消費、および発熱されるので、極力抑える必要がある。

図１５Ａは、比較の形態２における、トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂの配置を示している平面図である。図１５Ｂは、比較の形態２における、トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂの配置を示している断面図である。トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂを多層配線基板の平面視で重ねず、平行に配置した場合の平面図と断面図を示している。なお、平面図（図１５Ａ）の矢印は，絶縁トランスの１次側電流Ｉ_１０３ａの向きを表している。トランス１次側配線２０１ａでは、断面図（図１５Ｂ）の裏側から表側へ電流が流れている。トランス１次側配線２０１ｂでは、断面図（図１５Ｂ）の表側から裏側へ電流が流れている。

トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂの間には、浮遊コンデンサＣ_２０１が形成される。この浮遊コンデンサＣ_２０１の容量Ｃ_２０１＿_ｔは、真空の誘電率ε₀、多層配線基板の比誘電率ε_ｒ、トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂの距離ｄ、トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂの対向面積Ｓ、トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂの対向する配線厚みｔ、トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂの対向する配線長ｌ、を使って、図１４に示されている式（３）で表される。

一般的に、ｋＷオーダーの電力変換装置における基板配線では、配線幅はｍｍオーダー、配線厚みはμｍオーダーで表される。式（１）および式（３）における配線幅ｗと配線厚みｔは、配線幅ｗ＞＞配線厚みｔとなり、容量Ｃ_２０１＿_Ｗ＞＞容量Ｃ_２０１＿_ｔとなる。つまり、配線同士を重ねずに配置することで、配線間の対向面積および浮遊コンデンサを小さくすることができる。配線間の電位変動による充放電電流を大幅に抑制し、配線、半導体スイッチング素子などの発熱を抑えることもできる。

ここで、斜線部４０１ａおよび斜線部４０１ｂは、トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂの内、電流密度が高い箇所を示している。それぞれ相反する方向に電流が流れる２本の配線を平行して配置すると、表皮効果および近接効果により、斜線部４０１ａおよび斜線部４０１ｂのように互いに近い面に、電流が集中する。配線の抵抗は、高周波になるほど、増大する。詳しくは、スイッチングに伴う絶縁トランスの１次側電流Ｉ_１０３ａの変化により磁束φ_１０３ａが発生し、それを打ち消す方向に渦電流Ｉｅと磁束φ_ｅが発生する。

それぞれ相反する方向に電流が流れる２本の配線を平行配置した場合では、配線内部の電流は、渦電流Ｉｅが打ち消す方向に流れて電流密度は低くなり、互いに近い面の電流は渦電流Ｉｅが強め合う方向に流れて電流密度は高くなる。この場合、電流が流れる断面積は、配線厚みｔに支配的である。上述した通り、配線幅ｗと配線厚みｔは、配線幅ｗ＞＞配線厚みｔとなり、電流が流れる断面積が非常に小さくなる。

つまり、互いに近い面に電流が集中し、電流が流れる断面積が非常に小さくなるため、高周波での配線抵抗が増大し、基板配線の発熱が増大する。上記の課題に対処すべく、本実施の形態における、高周波での基板配線の抵抗増加を有効的に抑制できる効果について、図を参照しながら以下に説明する。

図１６Ａは、本実施の形態における、トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂの配置を模式的に示している平面図である。図１６Ｂは、本実施の形態における、トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂの配置を模式的に示している断面図である。トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂは、多層配線基板の平面視で重ねずに配置し、シールド導体配線３０１をトランス１次側配線２０１ａおよび２０１ｂに対し、多層配線基板の平面視で重ねるように配置している。

平面図（図１６Ａ）の矢印は、絶縁トランスの１次側電流Ｉ_１０３ａの向きを表している。トランス１次側配線２０１ａでは、断面図（図１６Ｂ）の裏側から表側へ電流が流れている。トランス１次側配線２０１ｂでは、断面図（図１６Ｂ）の表側から裏側へ電流が流れている。また、断面図の斜線部４０１ａおよび斜線部４０１ｂは、トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂの内、電流密度が高い箇所を示している。

シールド導体配線３０１をトランス１次側配線２０１ａおよびトランス１次側配線２０１ｂに対し、重ねて配置することで、シールド導体配線３０１方向への絶縁トランスの１次側電流Ｉ_１０３ａの変化により発生する磁束φ_１０３ａおよび渦電流Ｉｅを抑制することができる。斜線部４０１ａおよび斜線部４０１ｂのように、シールド導体配線と重なっている面にも電流が流れるようになる。つまり、導体配線幅方向に電流が流れるようになり、シールド導体配線３０１を設けない場合に比べて、電流が流れる断面積が増える。高周波での配線の抵抗が減少でき、基板配線の発熱を抑制することができる。

なお、シールド導体配線３０１は、トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂに対し、少なくとも一部が重なっていれば良い。重なる部分があれば、重なってない場合に比べ、高周波での配線の抵抗が減少することができる。また、多層配線基板の配線層の内、シールド導体配線３０１を少なくとも一層に配置していれば、配置されてない場合に比べて高周波での配線の抵抗を減少することができる。

シールド導体配線３０１は、グランド（筐体）に接続して、接地させても良い。シールド導体配線３０１をグランドに接続することで、基板の放熱性が上がり、基板配線の発熱を抑制することができる。また、シールド導体配線３０１の電位は、独立（フローティング）としても良い。

重ねて配置することで、トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂとシールド導体配線３０１との間には、浮遊コンデンサが形成され得る。浮遊コンデンサにはスイッチングによる電位の変動により、充放電電流が流れる。例えば、シールド導体配線３０１とグランド（筐体）を接続すると、コモンモード電流となり得る。シールド導体配線３０１の電位は独立（フローティング）しておくことで、コモンモード電流の経路を遮断でき、ノイズ性能を改善することができる。

図１７は、本実施の形態における、配線間に生じる浮遊コンデンサの概略回路図を示している。配線間の浮遊コンデンサの合成容量は、図１４に示されている式（４）で表される。ここで、容量Ｃ_５０１は、トランス１次側配線２０１ａとシールド導体配線３０１の間の浮遊コンデンサ５０１の容量を表している。容量Ｃ_５０２は、トランス１次側配線２０１ｂとシールド導体配線３０１の間の浮遊コンデンサ５０２の容量を表している。容量Ｃ_５０３は、トランス１次側配線２０１ａとトランス１次側配線２０１ｂの間の浮遊コンデンサ５０３の容量を表している。容量Ｃ_５０１および容量Ｃ_５０２を構成する配線対向面積（ｓ）は、配線幅ｗ×配線長ｌとなる。容量Ｃ_５０３を構成する配線対向面積（ｓ）は、配線厚みｔ×配線長ｌとなる。上述した通り、配線幅ｗと配線厚みｔは、配線幅ｗ＞＞配線厚みｔとなるので、式（１）および式（３）より、容量Ｃ_５０１、容量Ｃ_５０２＞＞容量Ｃ_５０３となる。

本実施の形態に関わる電力変換装置は、第１の出力側端子と第２の出力側端子を有しているスイッチング回路と、第１のトランス１次側端子、第２のトランス１次側端子、第１のトランス２次側端子、および第２のトランス２次側端子を有している絶縁トランスと、第１の入力側端子と第２の入力側端子を有している整流回路と、前記スイッチング回路の第１の出力側端子と前記絶縁トランスの第１のトランス１次側端子とを接続する第１のトランス１次側配線と、前記スイッチング回路の第２の出力側端子と前記絶縁トランスの第２のトランス１次側端子とを接続する第２のトランス１次側配線と、前記絶縁トランスの第１のトランス２次側端子と前記整流回路の第１の入力側端子とを接続する第１のトランス２次側配線と、前記絶縁トランスの第２のトランス２次側端子と前記整流回路の第２の入力側端子とを接続する第２のトランス２次側配線と、トランス１次側配線層、トランス２次側配線層、およびシールド導体配線層を有する多層配線基板と、を備え、前記トランス１次側配線層には、前記第１のトランス１次側配線と前記第２のトランス１次側配線が形成されていて、前記トランス２次側配線層には、前記第１のトランス２次側配線と前記第２のトランス２次側配線が形成されていて、前記シールド導体配線層には、シールド導体配線が形成されており、前記シールド導体配線層は、前記トランス１次側配線層または前記トランス２次側配線層に、絶縁層を介して積層されていることを特徴とするものである。

以上のように構成されている本実施の形態に関わる電力変換装置は、浮遊コンデンサの充放電電流による、配線、半導体スイッチング素子などの発熱を抑えつつ、高周波での基板配線の抵抗増加を効果的に抑制することができる。さらに、変換効率の低下を抑制し、冷却器の小型化、低コスト化が可能となり、電力変換装置の小型化、高効率化が実現可能となる。

実施の形態２．
図１８は、本実施の形態に関わる、トランス１次側配線２０１ａ、トランス１次側配線２０１ｂ、トランス２次側配線２０２ａ、および、トランス２次側配線２０２ｂの配置を示している。トランス１次側配線２０１ａの下層には、絶縁層を介して、シールド導体配線３０１ａが形成されている。トランス１次側配線２０１ｂの下層には、絶縁層を介して、シールド導体配線３０１ｂが形成されている。トランス２次側配線２０２ａの下層には、絶縁層を介して、シールド導体配線３０２ａが形成されている。トランス２次側配線２０２ｂの下層には、絶縁層を介して、シールド導体配線３０２ｂが形成されている。

本実施の形態の構成にすると、実施の形態１の構成よりも配線間の浮遊コンデンサをさらに小さくすることができる。なお、図中の「Ｓ」は、半導体スイッチング素子１０２ａ〜半導体スイッチング素子１０２ｄのソース端子を、図中の「Ｄ」は、半導体スイッチング素子１０２ａ〜半導体スイッチング素子１０２ｄのドレイン端子を、それぞれ示している。また、図中の「Ａ」は、整流素子１０４ａ〜整流素子１０４ｄのアノードを、図中の「Ｋ」は、整流素子１０４ａ〜整流素子１０４ｄのカソードを、それぞれ示している。

フルブリッジ型ＤＣ／ＤＣコンバータ（電力変換装置１００）の電子回路は、複数の配線層からなる多層配線基板１０に実装されている。図１９は、本実施の形態に関わる多層配線基板１０の断面を概略的に示している。複数の配線層からなる多層配線基板１０には、半導体スイッチング素子を有するスイッチング回路などを実装している。多層配線基板１０は、絶縁層１０ａ、配線層１０ｂ、絶縁層１０ｃ、配線層１０ｄ、絶縁層１０ｅなどから構成されている。

トランス１次側配線２０１ａとトランス１次側配線２０１ｂが、多層配線基板１０の同層（配線層１０ｄ）に形成されている。シールド導体配線３０１ａ（第１のシールド導体配線）とシールド導体配線３０１ｂ（第２のシールド導体配線）は、多層配線基板１０の配線層１０ｂ（シールド導体配線層）に形成されている。シールド導体配線３０１ａは、トランス１次側配線２０１ａに対し、多層配線基板の平面視で重ねるように配置している。シールド導体配線３０１ｂは、トランス１次側配線２０１ｂに対し、多層配線基板の平面視で重ねるように配置している。

トランス２次側配線２０２ａとトランス２次側配線２０２ｂが、多層配線基板１０の同層（配線層１０ｄ）に形成されている。シールド導体配線３０２ａ（第１のシールド導体配線）とシールド導体配線３０２ｂ（第２のシールド導体配線）は、多層配線基板１０の配線層１０ｂ（シールド導体配線層）に形成されている。シールド導体配線３０２ａは、トランス２次側配線２０２ａに対し、多層配線基板の平面視で重ねるように配置している。シールド導体配線３０２ｂは、トランス２次側配線２０２ｂに対し、多層配線基板の平面視で重ねるように配置している。

シールド導体配線３０１ａ、シールド導体配線３０１ｂ、シールド導体配線３０２ａ、およびシールド導体配線３０２ｂには、スイッチング回路の電流が流れない。トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂを重ねずに配置することで、配線間の浮遊コンデンサ容量を低減し、浮遊コンデンサの充放電電流を抑制することができる。同様に、トランス２次側配線２０２ａおよびトランス２次側配線２０２ｂを重ねずに配置することで、配線間の浮遊コンデンサ容量を低減し、浮遊コンデンサの充放電電流を抑制することができる。

また、シールド導体配線３０１ａをトランス１次側配線２０１ａに対し多層配線基板の平面視で重ねて配置し、しかもシールド導体配線３０１ｂをトランス１次側配線２０１ｂに対し多層配線基板の平面視で重ねて配置することで、高周波での配線抵抗が減少でき、基板配線の発熱を抑制することができる。また、シールド導体配線３０２ａをトランス２次側配線２０２ａに対し多層配線基板の平面視で重ねて配置し、しかもシールド導体配線３０２ｂをトランス２次側配線２０２ｂに対し多層配線基板の平面視で重ねて配置することで、高周波での配線抵抗が減少でき、基板配線の発熱を抑制することができる。

図２０Ａは、本実施の形態における、トランス１次側配線２０１ａ、トランス１次側配線２０１ｂ、シールド導体配線３０１ａ（第１のシールド導体配線）、および、シールド導体配線３０１ｂ（第２のシールド導体配線）の配置を模式的に示している平面図である。図２０Ｂは、本実施の形態における、トランス１次側配線２０１ａ、トランス１次側配線２０１ｂ、シールド導体配線３０１ａ、および、シールド導体配線３０１ｂの配置を模式的に示している断面図である。

トランス１次側配線２０１ａおよび２０１ｂを多層配線基板の平面視で重ねずに配置し、シールド導体配線３０１ａをトランス１次側配線２０１ａに対し、多層配線基板の平面視で重ねるように配置している。同じく、シールド導体配線３０１ｂをトランス１次側配線２０１ｂに対し、多層配線基板の平面視で重ねるように配置し、シールド導体配線３０１ａおよび３０１ｂは多層配線基板の平面視で重ならないように配置している。

平面図（図２０Ａ）の矢印は、絶縁トランスの１次側電流Ｉ_１０３ａの向きを表している。トランス１次側配線２０１ａでは、断面図（図２０Ｂ）の裏側から表側へ電流が流れている。トランス１次側配線２０１ｂでは、断面図（図２０Ｂ）の表側から裏側へ電流が流れている。また、断面図の斜線部４０１ａおよび斜線部４０１ｂは、トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂの内、電流密度が高い箇所を示している。

図２１は、本実施の形態における、配線間に生じる浮遊コンデンサの概略回路図を示している。配線間の浮遊コンデンサの合成容量は、図１４に示されている式（５）で表される。ここで、容量Ｃ_５０３は、トランス１次側配線２０１ａとトランス１次側配線２０１ｂの間の浮遊コンデンサ５０３の容量を表している。容量Ｃ_５０４は、トランス１次側配線２０１ａとシールド導体配線３０１ａの間の浮遊コンデンサ５０４の容量を表している。容量Ｃ_５０５は、シールド導体配線３０１ａとシールド導体配線３０１ｂの間の浮遊コンデンサ５０５の容量を表している。容量Ｃ_５０６は、トランス１次側配線２０１ｂとシールド導体配線３０１ｂの間の浮遊コンデンサ５０６の容量を表している。

容量Ｃ_５０４および容量Ｃ_５０６を構成する配線対向面積（ｓ）は、配線幅ｗ×配線長ｌとなる。容量Ｃ_５０３および容量Ｃ_５０５を構成する配線対向面積（ｓ）は、配線厚みｔ×配線長ｌとなる。上述した通り、配線幅ｗと配線厚みｔは、配線幅ｗ＞＞配線厚みｔとなるので、式（１）および式（３）より、容量Ｃ_５０４、容量Ｃ_５０６＞＞容量Ｃ_５０３、容量Ｃ_５０５となる。よって、式（４）に比べ、式（５）は小さくなり、浮遊コンデンサの合成容量を小さくすることができる。これにより、浮遊コンデンサの充放電電流による、配線、半導体スイッチング素子などの発熱を抑えつつ、高周波での基板配線の抵抗増加を効果的に抑制することができる。さらに、変換効率の低下を抑制し、冷却器の小型化、低コスト化が可能となり、電力変換装置の小型化、高効率化が実現可能となる。

実施の形態３．
図２２は、本実施の形態に関わる、トランス１次側配線２０１ａ、トランス１次側配線２０１ｂ、トランス２次側配線２０２ａ、および、トランス２次側配線２０２ｂの配置を示している。トランス１次側配線２０１ａは、下層には絶縁層を介してシールド導体配線３０１ａが、上層には絶縁層を介してシールド導体配線３０１ｃが形成されている。トランス１次側配線２０１ｂは、下層には絶縁層を介してシールド導体配線３０１ｂが、上層には絶縁層を介してシールド導体配線３０１ｄが形成されている。

トランス２次側配線２０２ａは、下層には絶縁層を介してシールド導体配線３０２ａが、上層には絶縁層を介してシールド導体配線３０２ｃが形成されている。トランス２次側配線２０２ｂは、下層には絶縁層を介してシールド導体配線３０２ｂが、上層には絶縁層を介してシールド導体配線３０２ｄが形成されている。本実施の形態の構成にすると、実施の形態１の構成よりも、高周波での配線の抵抗を減少することができる。

なお、図中の「Ｓ」は、半導体スイッチング素子１０２ａ〜半導体スイッチング素子１０２ｄのソース端子を、図中の「Ｄ」は、半導体スイッチング素子１０２ａ〜半導体スイッチング素子１０２ｄのドレイン端子を、それぞれ示している。また、図中の「Ａ」は、整流素子１０４ａ〜整流素子１０４ｄのアノードを、図中の「Ｋ」は、整流素子１０４ａ〜整流素子１０４ｄのカソードを、それぞれ示している。

以上説明したように、トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂの下層に、シールド導体配線３０１ａおよびシールド導体配線３０１ｂを配線し、上層に、シールド導体配線３０１ｃおよびシールド導体配線３０１ｄを配線している。本実施の形態では、以下に示すように、トランス１次側配線２０１とシールド導体配線３０１を、交互に配線することもできる。交互配線を行うことで、さらに、高周波での配線の抵抗を減少することができる。また、トランス２次側配線２０２とシールド導体配線３０２を、交互に配線することで、さらに、高周波での配線の抵抗を減少することができる。

フルブリッジ型ＤＣ／ＤＣコンバータ（電力変換装置１００）の電子回路は、複数の配線層からなる多層配線基板１０に実装されている。図２３は、交互配線された多層配線基板１０の断面をより具体的に示している。複数の配線層からなる多層配線基板１０には、半導体スイッチング素子を有するスイッチング回路などを実装している。多層配線基板１０は、絶縁層１０ａ、配線層１０ｂ（シールド導体配線層）、絶縁層１０ｃ、配線層１０ｄ（トランス１次側配線層ならびにトランス２次側配線層）、絶縁層１０ｅ、配線層１０ｆ（第２のシールド導体配線層）、絶縁層１０ｇ、配線層１０ｈ（トランス１次側配線層ならびにトランス２次側配線層）、絶縁層１０ｉ、配線層１０ｊ（第３のシールド導体配線層）、絶縁層１０ｋなどから構成されている。配線層１０ｄ（トランス１次側配線層ならびにトランス２次側配線層）は、配線層１０ｂ（シールド導体配線層）と配線層１０ｆ（第２のシールド導体配線層）の間に挟まれている。

シールド導体配線３０１ａ（第１のシールド導体配線）とシールド導体配線３０１ｂ（第２のシールド導体配線）は、多層配線基板１０の配線層１０ｂ（シールド導体配線層）に形成されている。トランス１次側配線２０１ａ（第１のトランス１次側配線）とトランス１次側配線２０１ｂ（第２のトランス１次側配線）が、多層配線基板１０の配線層１０ｄ（トランス１次側配線層）に形成されている。シールド導体配線３０１ｃ（第３のシールド導体配線）とシールド導体配線３０１ｄ（第４のシールド導体配線）は、多層配線基板１０の配線層１０ｆ（第２のシールド導体配線層）に形成されている。トランス１次側配線２０１ｃ（第３のトランス１次側配線）およびトランス１次側配線２０１ｄ（第４のトランス１次側配線）が、多層配線基板１０の配線層１０ｈに形成されている。シールド導体配線３０１ｅ（第５のシールド導体配線）およびシールド導体配線３０１ｆ（第６のシールド導体配線）は、多層配線基板１０の配線層１０ｊに形成されている。

同様に、シールド導体配線３０２ａ（第１のシールド導体配線）とシールド導体配線３０２ｂ（第２のシールド導体配線）は、多層配線基板１０の配線層１０ｂ（シールド導体配線層）に形成されている。トランス２次側配線２０２ａ（第１のトランス２次側配線）とトランス２次側配線２０２ｂ（第２のトランス２次側配線）が、多層配線基板１０の配線層１０ｄ（トランス２次側配線層）に形成されている。シールド導体配線３０２ｃ（第３のシールド導体配線）とシールド導体配線３０２ｄ（第４のシールド導体配線）は、多層配線基板１０の配線層１０ｆ（第２のシールド導体配線層）に形成されている。トランス２次側配線２０２ｃ（第３のトランス２次側配線）およびトランス２次側配線２０２ｄ（第４のトランス２次側配線）が、多層配線基板１０の配線層１０ｈに形成されている。シールド導体配線３０２ｅ（第５のシールド導体配線）およびシールド導体配線３０２ｆ（第６のシールド導体配線）は、多層配線基板１０の配線層１０ｊに形成されている。

トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂを重ねずに配置することで、配線間の浮遊コンデンサ容量を低減し、浮遊コンデンサの充放電電流を抑制することができる。同様に、トランス２次側配線２０２ａおよびトランス２次側配線２０２ｂを重ねずに配置することで、配線間の浮遊コンデンサ容量を低減し、浮遊コンデンサの充放電電流を抑制することができる。

また、シールド導体配線３０１ａとシールド導体配線３０１ｃをトランス１次側配線２０１ａに対し多層配線基板の平面視で重ねて配置し、しかもシールド導体配線３０１ｂとシールド導体配線３０１ｄをトランス１次側配線２０１ｂに対し多層配線基板の平面視で重ねて配置することで、高周波での配線抵抗が減少でき、基板配線の発熱を抑制することができる。また、シールド導体配線３０２ａとシールド導体配線３０２ｃをトランス２次側配線２０２ａに対し多層配線基板の平面視で重ねて配置し、しかもシールド導体配線３０２ｂとシールド導体配線３０２ｄをトランス２次側配線２０２ｂに対し多層配線基板の平面視で重ねて配置することで、高周波での配線抵抗が減少でき、基板配線の発熱を抑制することができる。

図２４Ａは、本実施の形態における、トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂの配置を模式的に示している平面図である。図２４Ｂは、本実施の形態における、トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂの配置を模式的に示している断面図である。トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂを多層配線基板の平面視で重ねずに配置し、さらに、シールド導体配線３０１ａおよびシールド導体配線３０１ｂを、多層配線基板の平面視で重ならないように配置している。シールド導体配線３０１ａをトランス１次側配線２０１ａに対し、多層配線基板の平面視で重ねるように配置している。シールド導体配線３０１ｂをトランス１次側配線２０１ｂに対し、多層配線基板の平面視で重ねるように配置している。

同じく、トランス１次側配線２０１ｃおよびトランス１次側配線２０１ｄを多層配線基板の平面視で重ねずに配置し、さらに、シールド導体配線３０１ｃおよびシールド導体配線３０１ｄを、多層配線基板の平面視で重ならないように配置している。シールド導体配線３０１ｃをトランス１次側配線２０１ｃに対し、多層配線基板の平面視で重ねるように配置している。シールド導体配線３０１ｄをトランス１次側配線２０１ｄに対し、多層配線基板の平面視で重ねるように配置している。

また、シールド導体配線３０１ｅおよびシールド導体配線３０１ｆを、多層配線基板の平面視で重ならないように配置している。シールド導体配線３０１ｅをトランス１次側配線２０１ｃに対し、多層配線基板の平面視で重ねるように配置している。シールド導体配線３０１ｆをトランス１次側配線２０１ｄに対し、多層配線基板の平面視で重ねるように配置している。したがって、本実施の形態では、トランス１次側配線２０１とシールド導体配線３０１を交互に配線している。

平面図（図２４Ａ）の矢印は、絶縁トランスの１次側電流Ｉ_１０３ａの向きを表している。トランス１次側配線２０１ａおよびトランス１次側配線２０１ｃでは、断面図（図２４Ｂ）の裏側から表側へ電流が流れている。トランス１次側配線２０１ｂおよびトランス１次側配線２０１ｄでは、断面図（図２４Ｂ）の表側から裏側へ電流が流れている。また、断面図の斜線部４０１ａは、トランス１次側配線２０１ａおよびトランス１次側配線２０１ｃの内、電流密度が高い箇所を示している。また、断面図の斜線部４０１ｂは、トランス１次側配線２０１ｂおよびトランス１次側配線２０１ｄの内、電流密度が高い箇所を示している。

シールド導体配線３０１をトランス１次側配線２０１に対し、交互に、または上下に配置することで、シールド導体配線３０１方向への絶縁トランスの１次側電流Ｉ_１０３ａの変化により発生する磁束φ_１０３ａおよび渦電流Ｉｅを抑制することができる。また、シールド導体配線３０２をトランス２次側配線２０２に対し、交互に、または上下に配置することで、シールド導体配線３０２方向への絶縁トランスの１次側電流Ｉ_１０３ａの変化により発生する磁束φ_１０３ａおよび渦電流Ｉｅを抑制することができる。

さらに、図の斜線部４０１ａおよび斜線部４０１ｂのように、シールド導体配線３０１と重なっている面にも電流が流れるようになる。つまり、シールド導体配線３０１およびトランス１次側配線２０１を交互に、または上下に配置することで、片側に配置している場合より、電流が流れる断面積が増え、より高周波での配線抵抗が減少できる。同じく、シールド導体配線３０２およびトランス２次側配線２０２を交互に、または上下に配置することで、片側に配置している場合より、電流が流れる断面積が増え、より高周波での配線抵抗が減少できる。

実施の形態４．
図２５は、本実施の形態に関わる、トランス１次側配線２０１ａ、トランス１次側配線２０１ｂ、トランス２次側配線２０２ａ、および、トランス２次側配線２０２ｂの配置を示している。トランス１次側配線２０１ａの下層には、絶縁層を介して、シールド導体配線３０１ａが形成されている。トランス１次側配線２０１ｂの上層には、絶縁層を介して、シールド導体配線３０１ｂが形成されている。トランス２次側配線２０２ａの下層には、絶縁層を介して、シールド導体配線３０２ａが形成されている。トランス２次側配線２０２ｂの上層には、絶縁層を介して、シールド導体配線３０２ｂが形成されている。

フルブリッジ型ＤＣ／ＤＣコンバータ（電力変換装置１００）の電子回路は、複数の配線層からなる多層配線基板１０に実装されている。図２６は、本実施の形態に関わる多層配線基板１０の断面をより具体的に示している。複数の配線層からなる多層配線基板１０には、半導体スイッチング素子を有するスイッチング回路などを実装している。多層配線基板１０は、絶縁層１０ａ、配線層１０ｂ、絶縁層１０ｃ、配線層１０ｄ、絶縁層１０ｅなどから構成されている。

シールド導体配線３０１ａ（第１のシールド導体配線）とトランス１次側配線２０１ｂ（第１のトランス１次側配線）が、多層配線基板１０の配線層１０ｂ（第１の配線層）に形成されている。トランス１次側配線２０１ａ（第２のトランス１次側配線）とシールド導体配線３０１ｂ（第２のシールド導体配線）が、多層配線基板１０の配線層１０ｄ（第２の配線層）に形成されている。配線層１０ｂ（第１の配線層）は、配線層１０ｄ（第２の配線層）に、絶縁層１０ｃを介して積層されている。

シールド導体配線３０２ａ（第３のシールド導体配線）とトランス２次側配線２０２ｂ（第１のトランス２次側配線）が、多層配線基板１０の配線層１０ｂ（第１の配線層および第３の配線層）に形成されている。トランス２次側配線２０２ａ（第２のトランス２次側配線）とシールド導体配線３０２ｂ（第４のシールド導体配線）が、多層配線基板１０の配線層１０ｄ（第２の配線層および第４の配線層）に形成されている。配線層１０ｂは、配線層１０ｄに、絶縁層１０ｃを介して積層されている。なお、同図では、シールド導体配線３０１ａとトランス１次側配線２０１ｂとシールド導体配線３０２ａとトランス２次側配線２０２ｂが、同層に配置されているが、シールド導体配線３０１ａとトランス１次側配線２０１ｂとトランス２次側配線２０２ａとシールド導体配線３０２ｂとが、同層に配置されていてもよい。

シールド導体配線３０１ａは、トランス１次側配線２０１ａに対し、多層配線基板の平面視で重ねるように配置している。シールド導体配線３０１ｂは、トランス１次側配線２０１ｂに対し、多層配線基板の平面視で重ねるように配置している。シールド導体配線３０２ａは、トランス２次側配線２０２ａに対し、多層配線基板の平面視で重ねるように配置している。シールド導体配線３０２ｂは、トランス２次側配線２０２ｂに対し、多層配線基板の平面視で重ねるように配置している。

トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂを、多層配線基板の平面視で重ねずに配置することで、配線間の浮遊コンデンサ容量を低減し、浮遊コンデンサによる充放電電流を抑制することができる。同様に、トランス２次側配線２０２ａおよびトランス２次側配線２０２ｂを、多層配線基板の平面視で重ねずに配置することで、配線間の浮遊コンデンサ容量を低減し、浮遊コンデンサによる充放電電流を抑制することができる。

図２７Ａは、本実施の形態における、トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂの配置を模式的に示している平面図である。図２７Ｂは、本実施の形態における、トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂの配置を模式的に示している断面図である。トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂを多層配線基板の平面視で重ねずに、且つ、それぞれを別の配線層に配置し、シールド導体配線３０１ａをトランス１次側配線２０１ａに対し、多層配線基板の平面視で重ねるように配置している。同じく、シールド導体配線３０１ｂをトランス１次側配線２０１ｂに対し、多層配線基板の平面視で重ねるように配置し、シールド導体配線３０１ａおよびシールド導体配線３０１ｂは、多層配線基板の平面視で重ならないように配置している。

平面図（図２７Ａ）の矢印は、絶縁トランスの１次側電流Ｉ_１０３ａの向きを表している。トランス１次側配線２０１ａでは、断面図（図２７Ｂ）の裏側から表側へ電流が流れている。トランス１次側配線２０１ｂでは、断面図（図２７Ｂ）の表側から裏側へ電流が流れている。また、断面図の斜線部４０１ａおよび斜線部４０１ｂは、トランス１次側配線２０１ａおよびトランス１次側配線２０１ｂの内、電流密度が高い箇所を示している。

図２８は、本実施の形態における、配線間に生じる浮遊コンデンサの概略回路図を示している。配線間の浮遊コンデンサの合成容量は、図１４に示されている式（６）で表される。ここで、容量Ｃ_５０４は、トランス１次側配線２０１ａとシールド導体配線３０１ａの間の浮遊コンデンサ５０４の容量を表している。容量Ｃ_５０６は、トランス１次側配線２０１ｂとシールド導体配線３０１ｂの間の浮遊コンデンサ５０６の容量を表している。容量Ｃ_５０７は、トランス１次側配線２０１ｂとシールド導体配線３０１ａの間の浮遊コンデンサ５０７の容量を表している。容量Ｃ_５０８は、トランス１次側配線２０１ａとシールド導体配線３０１ｂの間の浮遊コンデンサ５０８の容量を表している。

容量Ｃ_５０４および容量Ｃ_５０６を構成する配線対向面積（ｓ）は、配線幅ｗ×配線長ｌとなる。容量Ｃ_５０７および容量Ｃ_５０８を構成する配線対向面積（ｓ）は、配線厚みｔ×配線長ｌとなる。上述した通り、配線幅ｗと配線厚みｔは、配線幅ｗ＞＞配線厚みｔとなるので、式（１）および式（３）より、容量Ｃ_５０４、容量Ｃ_５０６＞＞容量Ｃ_５０７、容量Ｃ_５０８となる。よって、式（４）に比べ、式（６）は小さくなり、浮遊コンデンサの合成容量を小さくすることができる。これにより、浮遊コンデンサの充放電電流による、配線、半導体スイッチング素子などの発熱を抑えつつ、高周波での基板配線の抵抗増加を効果的に抑制することができる。さらに、変換効率の低下を抑制し、冷却器の小型化、低コスト化が可能となり、電力変換装置の小型化、高効率化が実現可能となる。

本実施の形態に関わる電力変換装置は、第１の出力側端子と第２の出力側端子を有しているスイッチング回路と、第１のトランス１次側端子、第２のトランス１次側端子、第１のトランス２次側端子、および第２のトランス２次側端子を有している絶縁トランスと、第１の入力側端子と第２の入力側端子を有している整流回路と、前記スイッチング回路の第１の出力側端子と前記絶縁トランスの第１のトランス１次側端子とを接続する第１のトランス１次側配線と、前記スイッチング回路の第２の出力側端子と前記絶縁トランスの第２のトランス１次側端子とを接続する第２のトランス１次側配線と、前記絶縁トランスの第１のトランス２次側端子と前記整流回路の第１の入力側端子とを接続する第１のトランス２次側配線と、前記絶縁トランスの第２のトランス２次側端子と前記整流回路の第２の入力側端子とを接続する第２のトランス２次側配線と、第１の配線層、第２の配線層、第３の配線層、および第４の配線層を有する多層配線基板と、を備え、前記第１の配線層には、第１のシールド導体配線と前記第１のトランス１次側配線が形成されていて、前記第２の配線層には、第２のシールド導体配線と前記第２のトランス１次側配線が形成されていて、前記第３の配線層には、第３のシールド導体配線と前記第１のトランス２次側配線が形成されていて、前記第４の配線層には、第４のシールド導体配線と前記第２のトランス２次側配線が形成されており、前記第１の配線層は、前記第２の配線層に、絶縁層を介して積層されていて、前記第３の配線層は、前記第４の配線層に、絶縁層を介して積層されていることを特徴とするものである。

実施の形態５．
実施の形態１〜実施の形態４では、トランス１次側配線２０１ａ（第１のトランス１次側配線）およびトランス１次側配線２０１ｂ（第２のトランス１次側配線）と、トランス２次側配線２０２ａ（第１のトランス２次側配線）およびトランス２次側配線２０２ｂ（第２のトランス２次側配線）を、回路配線におけるペア配線の例として、説明してきた。図２９は、半導体スイッチング素子１０２ａ〜半導体スイッチング素子１０２ｄからなるスイッチング回路２０を示している。スイッチング回路２０でも、スイッチングに伴い電位が変動し、高周波の電流が流れる。スイッチング回路入力側配線（第１のスイッチング回路入力側配線２２０ａ〜第４のスイッチング回路入力側配線２２０ｄ）およびスイッチング回路出力側配線（第１のスイッチング回路出力側配線２２１ａ〜第４のスイッチング回路出力側配線２２１ｄ）に、シールド導体配線を配置した場合であっても同様の効果が得られる。

フルブリッジ型ＤＣ／ＤＣコンバータ（電力変換装置１００）の電子回路は、複数の配線層からなる多層配線基板１０に実装されている。スイッチング回路入力側配線およびスイッチング回路出力側配線には、相反する方向に電流が流れるので、対をなして平行配置される。フルブリッジ型ＤＣ／ＤＣコンバータでは、スイッチング回路入力側配線およびスイッチング回路出力側配線からなるペア配線は、４組存在するが、ハーフブリッジ型ＤＣ／ＤＣコンバータでは、スイッチング回路入力側配線およびスイッチング回路出力側配線からなるペア配線は、２組存在する。図３０は、本実施の形態に関わる多層配線基板１０の断面をより具体的に示している。複数の配線層からなる多層配線基板１０には、半導体スイッチング素子を有するスイッチング回路などが実装されている。多層配線基板１０は、絶縁層１０ａ、配線層１０ｂ（シールド導体配線層）、絶縁層１０ｃ、配線層１０ｄ（第１の半導体スイッチング素子両端配線層、第２の半導体スイッチング素子両端配線層、第３の半導体スイッチング素子両端配線層、および、第４の半導体スイッチング素子両端配線層）、絶縁層１０ｅ、などから構成されている。

第１のスイッチング回路入力側配線２２０ａは、スイッチング回路２０の第１の入力側端子２０ａと半導体スイッチング素子１０２ａ（第１の半導体スイッチング素子）の一端を接続している。第２のスイッチング回路入力側配線２２０ｂは、スイッチング回路２０の第２の入力側端子２０ｂと半導体スイッチング素子１０２ｂ（第２の半導体スイッチング素子）の一端を接続している。第３のスイッチング回路入力側配線２２０ｃは、スイッチング回路２０の第１の入力側端子２０ａと半導体スイッチング素子１０２ｃ（第３の半導体スイッチング素子）の一端を接続している。第４のスイッチング回路入力側配線２２０ｄは、スイッチング回路２０の第２の入力側端子２０ｂと半導体スイッチング素子１０２ｄ（第４の半導体スイッチング素子）の一端を接続している。

第１のスイッチング回路出力側配線２２１ａは、スイッチング回路２０の第１の出力側端子２０ｃと半導体スイッチング素子１０２ａ（第１の半導体スイッチング素子）の他端を接続している。第２のスイッチング回路出力側配線２２１ｂは、スイッチング回路２０の第１の出力側端子２０ｃと半導体スイッチング素子１０２ｂ（第２の半導体スイッチング素子）の他端を接続している。第３のスイッチング回路出力側配線２２１ｃは、スイッチング回路２０の第２の出力側端子２０ｄと半導体スイッチング素子１０２ｃ（第３の半導体スイッチング素子）の他端を接続している。第４のスイッチング回路出力側配線２２１ｄは、スイッチング回路２０の第２の出力側端子２０ｄと半導体スイッチング素子１０２ｄ（第４の半導体スイッチング素子）の他端を接続している。

ペア配線をなす第１のスイッチング回路入力側配線２２０ａと第１のスイッチング回路出力側配線２２１ａは、配線層１０ｄ（第１の半導体スイッチング素子両端配線層）に形成されている。シールド導体配線３２１は、配線層１０ｂ（第１のシールド導体配線層）に形成されている。同様に、ペア配線をなす第２のスイッチング回路入力側配線２２０ｂと第２のスイッチング回路出力側配線２２１ｂは、配線層１０ｄ（第２の半導体スイッチング素子両端配線層）に形成されている。シールド導体配線３２２は、配線層１０ｂ（第２のシールド導体配線層）に形成されている。

同様に、ペア配線をなす第３のスイッチング回路入力側配線２２０ｃと第３のスイッチング回路出力側配線２２１ｃは、配線層１０ｄ（第３の半導体スイッチング素子両端配線層）に形成されている。シールド導体配線３２３は、配線層１０ｂ（第３のシールド導体配線層）に形成されている。同様に、ペア配線をなす第４のスイッチング回路入力側配線２２０ｄと第４のスイッチング回路出力側配線２２１ｄは、配線層１０ｄ（第４の半導体スイッチング素子両端配線層）に形成されている。シールド導体配線３２４は、配線層１０ｂ（第４のシールド導体配線層）に形成されている。

なお、同図では、第１の半導体スイッチング素子両端配線層、第２の半導体スイッチング素子両端配線層、第３の半導体スイッチング素子両端配線層、および、第４の半導体スイッチング素子両端配線層は、同層に形成されている。また、第１の半導体スイッチング素子両端配線層〜第４の半導体スイッチング素子両端配線層のすべての配線層が、同一の絶縁層１０ｃを介して、配線層１０ｂ（第１のシールド導体配線層〜第４のシールド導体配線層）と積層されている。本実施の形態の効果を得るには、第１の半導体スイッチング素子両端配線層〜第４の半導体スイッチング素子両端配線層のうち、少なくとも一つの配線層が、絶縁層を介して、シールド導体配線層と積層されていればよい。

実施の形態６．
実施の形態１〜実施の形態４では、トランス１次側配線２０１ａ（第１のトランス１次側配線）およびトランス１次側配線２０１ｂ（第２のトランス１次側配線）と、トランス２次側配線２０２ａ（第１のトランス２次側配線）およびトランス２次側配線２０２ｂ（第２のトランス２次側配線）を、回路配線におけるペア配線の例として、説明してきた。図３１は、整流素子１０４ａ〜整流素子１０４ｄからなる整流回路３０を示している。整流回路３０（整流素子１０４ａ〜整流素子１０４ｄ）でも、スイッチングに伴い電位が変動し、高周波の電流が流れる。整流回路入力側配線（第１の整流回路入力側配線２１０ａ〜第４の整流回路入力側配線２１０ｄ）および整流回路出力側配線（第１の整流回路出力側配線２１１ａ〜第４の整流回路出力側配線２１１ｄ）に、シールド導体配線を配置した場合であっても同様の効果が得られる。

フルブリッジ型ＤＣ／ＤＣコンバータ（電力変換装置１００）の電子回路は、複数の配線層からなる多層配線基板１０に実装されている。整流回路入力側配線および整流回路出力側配線には、相反する方向に電流が流れるので、対をなして平行配置される。フルブリッジ型ＤＣ／ＤＣコンバータでは、整流回路入力側配線および整流回路出力側配線からなるペア配線は、４組存在するが、ハーフブリッジ型ＤＣ／ＤＣコンバータでは、整流回路入力側配線および整流回路出力側配線からなるペア配線は、２組存在する。図３２は、本実施の形態に関わる多層配線基板１０の断面をより具体的に示している。複数の配線層からなる多層配線基板１０には、整流素子１０４ａ〜整流素子１０４ｄを有する整流回路３０が実装されている。多層配線基板１０は、絶縁層１０ａ、配線層１０ｂ（シールド導体配線層）、絶縁層１０ｃ、配線層１０ｄ（第１の整流素子両端配線層、第２の整流素子両端配線層、第３の整流素子両端配線層、および、第４の整流素子両端配線層）、絶縁層１０ｅ、などから構成されている。

第１の整流回路入力側配線２１０ａは、整流回路３０の第１の入力側端子３０ａと整流素子１０４ａ（第１の整流素子）の一端を接続している。第２の整流回路入力側配線２１０ｂは、整流回路３０の第１の入力側端子３０ａと整流素子１０４ｂ（第２の整流素子）の一端を接続している。第３の整流回路入力側配線２１０ｃは、整流回路３０の第２の入力側端子３０ｂと整流素子１０４ｃ（第３の整流素子）の一端を接続している。第４の整流回路入力側配線２１０ｄは、整流回路３０の第２の入力側端子３０ｂと整流素子１０４ｄ（第４の整流素子）の一端を接続している。

第１の整流回路出力側配線２１１ａは、整流回路３０の第１の出力側端子３０ｃと整流素子１０４ａ（第１の整流素子）の他端を接続している。第２の整流回路出力側配線２１１ｂは、整流回路３０の第２の出力側端子３０ｄと整流素子１０４ｂ（第２の整流素子）の他端を接続している。第３の整流回路出力側配線２１１ｃは、整流回路３０の第１の出力側端子３０ｃと整流素子１０４ｃ（第３の整流素子）の他端を接続している。第４の整流回路出力側配線２１１ｄは、整流回路３０の第２の出力側端子３０ｄと整流素子１０４ｄ（第４の整流素子）の他端を接続している。

ペア配線をなす第１の整流回路入力側配線２１０ａと第１の整流回路出力側配線２１１ａは、配線層１０ｄ（第１の整流素子両端配線層）に形成されている。シールド導体配線３１１は、配線層１０ｂ（第１のシールド導体配線層）に形成されている。同様に、ペア配線をなす第２の整流回路入力側配線２１０ｂと第２の整流回路出力側配線２１１ｂは、配線層１０ｄ（第２の整流素子両端配線層）に形成されている。シールド導体配線３１２は、配線層１０ｂ（第２のシールド導体配線層）に形成されている。

同様に、ペア配線をなす第３の整流回路入力側配線２１０ｃと第３の整流回路出力側配線２１１ｃは、配線層１０ｄ（第３の整流素子両端配線層）に形成されている。シールド導体配線３１３は、配線層１０ｂ（第３のシールド導体配線層）に形成されている。同様に、ペア配線をなす第４の整流回路入力側配線２１０ｄと第４の整流回路出力側配線２１１ｄは、配線層１０ｄ（第４の整流素子両端配線層）に形成されている。シールド導体配線３１４は、配線層１０ｂ（第４のシールド導体配線層）に形成されている。

なお、同図では、第１の整流素子両端配線層、第２の整流素子両端配線層、第３の整流素子両端配線層、および、第４の整流素子両端配線層は、同層に形成されている。また、第１の整流素子両端配線層〜第４の整流素子両端配線層のすべての配線層が、同一の絶縁層１０ｃを介して、配線層１０ｂ（第１のシールド導体配線層〜第４のシールド導体配線層）と積層されている。本実施の形態の効果を得るには、第１の整流素子両端配線層〜第４の整流素子両端配線層のうち、少なくとも一つの配線層が、絶縁層を介して、シールド導体配線層と積層されていればよい。

また、多層配線基板１０には、スイッチング回路入力側配線（第１のスイッチング回路入力側配線２２０ａ〜第４のスイッチング回路入力側配線２２０ｄ）とスイッチング回路出力側配線（第１のスイッチング回路出力側配線２２１ａ〜第４のスイッチング回路出力側配線２２１ｄ）、第１のトランス１次側配線（トランス１次側配線２０１ａ）と第２のトランス１次側配線（トランス１次側配線２０１ｂ）、第１のトランス２次側配線（トランス２次側配線２０２ａ）と第２のトランス２次側配線（トランス２次側配線２０２ｂ）、および、整流回路入力側配線（第１の整流回路入力側配線２１０ａ〜第４の整流回路入力側配線２１０ｄ）と整流回路出力側配線（第１の整流回路出力側配線２１１ａ〜第４の整流回路出力側配線２１１ｄ）、の４組のペア配線が形成されている。

したがって、本願に開示される電力変換装置は、半導体スイッチング素子の一端に接続されているスイッチング回路入力側配線、および、前記半導体スイッチング素子の他端に接続されているスイッチング回路出力側配線、を有するスイッチング回路と、第１のトランス１次側配線、第２のトランス１次側配線、第１のトランス２次側配線、および、第２のトランス２次側配線、と接続されている絶縁トランスと、整流素子の一端に接続されている整流回路入力側配線、および、前記整流素子の他端に接続されている整流回路出力側配線、を有する整流回路と、シールド導体配線が形成されているシールド導体配線層、配線層、および絶縁層、を有する多層配線基板と、を備え、前記スイッチング回路のスイッチング回路出力側配線は、前記第１のトランス１次側配線または前記第２のトランス１次側配線と接続されており、前記整流回路の整流回路入力側配線は、前記第１のトランス２次側配線または前記第２のトランス２次側配線と接続されており、前記多層配線基板の配線層には、前記スイッチング回路入力側配線と前記スイッチング回路出力側配線、前記第１のトランス１次側配線と前記第２のトランス１次側配線、前記第１のトランス２次側配線と前記第２のトランス２次側配線、および、前記整流回路入力側配線と前記整流回路出力側配線、の４組のペア配線のうち、少なくとも１組のペア配線が形成されており、このペア配線が形成されている配線層は、前記絶縁層を介して、前記シールド導体配線層と積層されていることを特徴とするものである。

半導体スイッチング素子１０２ａ〜半導体スイッチング素子１０２ｄをＭＯＳＦＥＴ、整流素子１０４ａ〜整流素子１０４ｄをダイオードとして説明したが、スイッチング速度（ｄｖ/ｄｔ、ｄｉ/ｄｔ）が速く、高周波駆動が可能であるＳｉＣ、ＧａＮなどのワイドバンドギャップ半導体を用いて構成しても良い。ワイドバンドギャップ半導体で高周波化した場合、スイッチング回数が増えるので、浮遊コンデンサが充放電する回数も増えるため、充放電電流による損失が増大する。

また、高周波になるほど、表皮効果および近接効果により、電流はより互いに近い面に電流が集中し、電流が流れる断面積が小さくなるため、高周波での配線抵抗が増大し、基板配線が発熱する。すなわち、ワイドバンドギャップ半導体を用いて、本願に関わる電力変換装置を構成すれば、浮遊コンデンサの充放電電流と基板配線の高周波抵抗を抑制できるので、高周波において、半導体スイッチング素子の発熱、基板配線の発熱などを有効的に低減させ、より電力変換装置の小型化と高効率化を実現できる。

本願は、複数の配線層からなる多層配線基板上に、半導体スイッチング素子を有するスイッチング回路を配線した電力変換装置において、前記多層配線基板は、前記スイッチング回路を構成する第１の回路配線と、前記半導体スイッチング素子のスイッチングにより前記第１の回路配線との電位差が変化し、且つ、前記スイッチング回路を構成する第２の回路配線と、前記スイッチング回路の電流が流れないシールド導体配線を有し、前記第１の回路配線および前記第２の回路配線は、前記多層配線基板の平面視で、互いに離隔されて重ならないように、且つ、互いに逆方向に電流が流れるように配置され、前記第１の回路配線および前記第２の回路配線に対し、前記シールド導体配線は、前記多層配線基板の平面視で、少なくとも一部が重なるように配置されたことを、特徴とする電力変換装置に関わる。

また、前記シールド導体配線は、前記第１の回路配線と前記多層配線基板の平面視で、少なくとも一部が重なるように配置された第１のシールド導体配線と、前記第２の回路配線と前記多層配線基板の平面視で、少なくとも一部が重なるように配置された第２のシールド導体配線から構成され、前記第１のシールド導体配線および前記第２のシールド導体配線は前記多層配線基板の平面視で、互いに離隔されて重ならないように配置されたことを、特徴とする電力変換装置に関わる。

また、前記多層配線基板の配線層の内、少なくとも一層は前記第１のシールド導体配線および前記第２のシールド導体配線から構成されていることを、特徴とする電力変換装置に関わる。また、前記多層配線基板は、前記第１の回路配線および前記第２の回路配線と前記第１のシールド導体配線および前記第２のシールド導体配線が、交互の配線層にて構成されることを、特徴とする電力変換装置に関わる。

また、前記多層配線基板の配線層の内、前記第１の回路配線および前記第２の回路配線の上下の配線層に前記第１のシールド導体配線および前記第２のシールド導体配線が配置されることを、特徴とする電力変換装置に関わる。また、前記多層配線基板の配線層の内、前記第１の回路配線と前記第２の回路配線が別の配線層に配置されることを、特徴とする電力変換装置に関わる。

また、前記シールド導体配線はグランドに接続されることを、特徴とする電力変換装置に関わる。前記シールド導体配線の電位が独立されていることを、特徴とする電力変換装置に関わる。また、前記第１の回路配線は前記半導体スイッチング素子の第１の端子に接続され、前記第２の回路配線は前記半導体スイッチング素子の第２の端子に接続されることを、特徴とする電力変換装置に関わる。

また、前記スイッチング回路は、整流素子を有し、前記第１の回路配線は前記整流素子の第１の端子に接続され、前記第２の回路配線は前記整流素子の第２の端子に接続されることを、特徴とする電力変換装置に関わる。また、前記スイッチング回路は、１次巻き線および２次巻き線を備えた絶縁トランスを有し、前記第１の回路配線は前記トランスの１次巻き線の第１の端子に接続され、前記第２の回路配線は前記トランスの１次巻き線の第２の端子に接続されることを、特徴とする電力変換装置に関わる。

また、前記スイッチング回路は、１次巻き線および２次巻き線を備えた絶縁トランスを有し、前記第１の回路配線は前記トランスの２次巻き線の第１の端子に接続され、前記第２の回路配線は前記トランスの２次巻き線の第２の端子に接続されることを、特徴とする電力変換装置に関わる。また、前記半導体スイッチング素子、前記整流素子はワイドバンドギャップ半導体によって構成されることを特徴とする電力変換装置に関わる。

なお、本願の明細書に開示された技術は、上記の各実施の形態１〜４に限定されるものではなく、これらの実施の形態の可能な組み合わせを全て含むことは言うまでもない。また、本願の明細書に開示された技術は、開示された技術思想の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。

１０:多層配線基板、１０１：直流電源、１０２ａ：半導体スイッチング素子、１０２ｂ：半導体スイッチング素子、１０２ｃ：半導体スイッチング素子、１０２ｄ：半導体スイッチング素子、１０３：絶縁トランス、１０４ａ：整流素子、１０４ｂ：整流素子、１０４ｃ：整流素子、１０４ｄ：整流素子、１０５：リアクトル、１０６：平滑コンデンサ、１０７：負荷、２０１ａ：トランス１次側配線、２０１ｂ：トランス１次側配線、２０２ａ：トランス２次側配線、２０２ｂ：トランス２次側配線、３０１：シールド導体配線、３０１ａ：シールド導体配線、３０１ｂ：シールド導体配線、３０２ａ：シールド導体配線、３０２ｂ：シールド導体配線、４０１ａ：斜線部、４０１ｂ：斜線部、５０１：トランス１次側配線２０１ａとシールド導体配線３０１の間の浮遊コンデンサ、５０２：トランス１次側配線２０１ｂとシールド導体配線３０１の間の浮遊コンデンサ、５０３：トランス１次側配線２０１ａとトランス１次側配線２０１ｂの間の浮遊コンデンサ、５０４：トランス１次側配線２０１ａとシールド導体配線３０１ａの間の浮遊コンデンサ、５０５：シールド導体配線３０１ａとシールド導体配線３０１ｂの間の浮遊コンデンサ、５０６：トランス１次側配線２０１ｂとシールド導体配線３０１ｂの間の浮遊コンデンサ、５０７：トランス１次側配線２０１ｂとシールド導体配線３０１ａの間の浮遊コンデンサ、５０８：トランス１次側配線２０１ａとシールド導体配線３０１ｂの間の浮遊コンデンサ、６０２：絶縁シート、６０３：放熱板、６０４：放熱絶縁樹脂

Claims

入力側端子と半導体スイッチング素子の一端を接続しているスイッチング回路入力側配線、および、出力側端子と前記半導体スイッチング素子の他端を接続しているスイッチング回路出力側配線、を有するスイッチング回路と、
第１のトランス１次側配線、第２のトランス１次側配線、第１のトランス２次側配線、および、第２のトランス２次側配線、と接続されている絶縁トランスと、
入力側端子と整流素子の一端を接続している整流回路入力側配線、および、出力側端子と前記整流素子の他端を接続している整流回路出力側配線、を有する整流回路と、
シールド導体配線が形成されているシールド導体配線層、配線層、および絶縁層、を有する多層配線基板と、を備え、
前記スイッチング回路のスイッチング回路出力側配線は、前記第１のトランス１次側配線または前記第２のトランス１次側配線と、前記スイッチング回路の出力側端子で接続されており、
前記整流回路の整流回路入力側配線は、前記第１のトランス２次側配線または前記第２のトランス２次側配線と、前記整流回路の入力側端子で接続されており、
前記多層配線基板の配線層には、前記スイッチング回路入力側配線と前記スイッチング回路出力側配線、前記第１のトランス１次側配線と前記第２のトランス１次側配線、前記第１のトランス２次側配線と前記第２のトランス２次側配線、および、前記整流回路入力側配線と前記整流回路出力側配線、の４組のペア配線のうち、少なくともスイッチング回路入力側配線とスイッチング回路出力側配線からなるペア配線、または、整流回路入力側配線と整流回路出力側配線からなるペア配線が、前記多層配線基板の同じ高さの層に、対をなして平行配置されて、形成されており、
この多層配線基板の同じ高さの層に、対をなして平行配置されているペア配線が形成されている配線層は、前記絶縁層を介して、前記シールド導体配線層と積層されていることを特徴とする電力変換装置。
前記シールド導体配線層と積層されている配線層に形成されているペア配線は、前記シールド導体配線と、多層配線基板の平面視で、重なる位置に配置されていることを特徴とする請求項１に記載の電力変換装置。
前記シールド導体配線は、第１のシールド導体配線と第２のシールド導体配線からなることを特徴とする請求項２に記載の電力変換装置。
前記シールド導体配線層と積層されている配線層に形成されているペア配線は、
片方の配線が前記第１のシールド導体配線と、多層配線基板の平面視で、重なる位置に配置されていて、
他方の配線が前記第２のシールド導体配線と、多層配線基板の平面視で、重なる位置に配置されていることを特徴とする請求項３に記載の電力変換装置。
前記多層配線基板は、第２のシールド導体配線が形成されている第２のシールド導体配線層をさらに有しており、
前記シールド導体配線層と積層されている配線層は、前記第２のシールド導体配線層と絶縁層を介して積層されていて、
前記配線層は、前記シールド導体配線層と前記第２のシールド導体配線層の間に挟まれていることを特徴とする請求項１に記載の電力変換装置。
前記第２のシールド導体配線は、第３のシールド導体配線と第４のシールド導体配線からなることを特徴とする請求項５に記載の電力変換装置。
前記シールド導体配線層と積層されている配線層に形成されているペア配線は、
片方の配線が前記第３のシールド導体配線と、多層配線基板の平面視で、重なる位置に配置されていて、
他方の配線が前記第４のシールド導体配線と、多層配線基板の平面視で、重なる位置に配置されていることを特徴とする請求項６に記載の電力変換装置。
半導体スイッチング素子の一端に接続されているスイッチング回路入力側配線、および、前記半導体スイッチング素子の他端に接続されているスイッチング回路出力側配線、を有するスイッチング回路と、
第１のトランス１次側配線、第２のトランス１次側配線、第１のトランス２次側配線、および、第２のトランス２次側配線、と接続されている絶縁トランスと、
整流素子の一端に接続されている整流回路入力側配線、および、前記整流素子の他端に接続されている整流回路出力側配線、を有する整流回路と、
第１のシールド導体配線が形成されている第１の配線層、第２のシールド導体配線が形成されている第２の配線層、および、絶縁層を有する多層配線基板と、を備え、
前記スイッチング回路のスイッチング回路出力側配線は、前記第１のトランス１次側配線または前記第２のトランス１次側配線と接続されており、
前記整流回路の整流回路入力側配線は、前記第１のトランス２次側配線または前記第２のトランス２次側配線と接続されており、
前記スイッチング回路入力側配線と前記スイッチング回路出力側配線、前記第１のトランス１次側配線と前記第２のトランス１次側配線、前記第１のトランス２次側配線と前記第２のトランス２次側配線、および、前記整流回路入力側配線と前記整流回路出力側配線、の４組のペア配線のうち、少なくとも１組のペア配線は、片方の配線が前記第１の配線層に形成されていて、他方の配線が前記第２の配線層に形成されており、
前記第１の配線層は、前記絶縁層を介して前記第２の配線層と積層されていることを特徴とする電力変換装置。
前記第１の配線層に形成されている片方の配線は、前記第２のシールド導体配線と、多層配線基板の平面視で、重なる位置に配置されていて、
前記第２の配線層に形成されている他方の配線は、前記第１のシールド導体配線と、多層配線基板の平面視で、重なる位置に配置されていることを特徴とする請求項８に記載の電力変換装置。
前記スイッチング回路は、第１の半導体スイッチング素子、第２の半導体スイッチング素子、第３の半導体スイッチング素子、および第４の半導体スイッチング素子、を有しており、
前記第１の半導体スイッチング素子、前記第２の半導体スイッチング素子、前記第３の半導体スイッチング素子、および前記第４の半導体スイッチング素子は、フルブリッジ型に接続されていることを特徴とする請求項１または８に記載の電力変換装置。
前記整流回路は、第１の整流素子、第２の整流素子、第３の整流素子、および第４の整流素子、を有しており、
前記第１の整流素子、前記第２の整流素子、前記第３の整流素子、および前記第４の整流素子は、フルブリッジ型に接続されていることを特徴とする請求項１または８に記載の電力変換装置。
前記半導体スイッチング素子、または、前記整流素子は、ワイドバンドギャップ半導体によって構成されていることを特徴とする請求項１または８に記載の電力変換装置。
前記シールド導体配線層は、接地されていることを特徴する請求項１に記載の電力変換装置。
前記シールド導体配線は、電位が独立していることを特徴する請求項１に記載の電力変換装置。
前記第１のシールド導体配線と前記第２のシールド導体配線は、接地されていることを特徴する請求項８に記載の電力変換装置。
前記第１のシールド導体配線と前記第２のシールド導体配線は、電位が独立していることを特徴する請求項８に記載の電力変換装置。
第１の半導体スイッチング素子と第２の半導体スイッチング素子とが接続されている第１の出力側端子と、第３の半導体スイッチング素子と第４の半導体スイッチング素子とが接続されている第２の出力側端子を有しているスイッチング回路と、
第１のトランス１次側端子、第２のトランス１次側端子、第１のトランス２次側端子、および第２のトランス２次側端子を有している絶縁トランスと、
第１の整流素子と第２の整流素子とが接続されている第１の入力側端子と、第３の整流素子と第４の整流素子とが接続されている第２の入力側端子を有している整流回路と、
前記スイッチング回路の第１の出力側端子と前記絶縁トランスの第１のトランス１次側端子とを接続する第１のトランス１次側配線と、
前記スイッチング回路の第２の出力側端子と前記絶縁トランスの第２のトランス１次側端子とを接続する第２のトランス１次側配線と、
前記絶縁トランスの第１のトランス２次側端子と前記整流回路の第１の入力側端子とを接続する第１のトランス２次側配線と、
前記絶縁トランスの第２のトランス２次側端子と前記整流回路の第２の入力側端子とを接続する第２のトランス２次側配線と、
トランス１次側配線層、トランス２次側配線層、およびシールド導体配線層を有する多層配線基板と、を備え、
前記トランス１次側配線層には、前記第１のトランス１次側配線と前記第２のトランス１次側配線が形成されていて、
前記トランス２次側配線層には、前記第１のトランス２次側配線と前記第２のトランス２次側配線が形成されていて、
前記シールド導体配線層には、シールド導体配線が形成されており、
前記シールド導体配線層は、前記トランス１次側配線層または前記トランス２次側配線層に、絶縁層を介して積層されていることを特徴とする電力変換装置。