JP6543938B2 - 回路装置、電子機器、移動体及び物理量検出装置の製造方法 - Google Patents

回路装置、電子機器、移動体及び物理量検出装置の製造方法 Download PDF

Info

Publication number
JP6543938B2
JP6543938B2 JP2015010021A JP2015010021A JP6543938B2 JP 6543938 B2 JP6543938 B2 JP 6543938B2 JP 2015010021 A JP2015010021 A JP 2015010021A JP 2015010021 A JP2015010021 A JP 2015010021A JP 6543938 B2 JP6543938 B2 JP 6543938B2
Authority
JP
Japan
Prior art keywords
frequency
circuit
fos
physical quantity
oscillation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015010021A
Other languages
English (en)
Other versions
JP2016133469A5 (ja
JP2016133469A (ja
Inventor
敦嗣 田中
敦嗣 田中
哲平 樋口
哲平 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2015010021A priority Critical patent/JP6543938B2/ja
Publication of JP2016133469A publication Critical patent/JP2016133469A/ja
Publication of JP2016133469A5 publication Critical patent/JP2016133469A5/ja
Application granted granted Critical
Publication of JP6543938B2 publication Critical patent/JP6543938B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、回路装置、電子機器、移動体及び物理量検出装置の製造方法等に関する。
従来より、物理量トランスデューサーからの検出信号に基づいて物理量を検出する回路装置が知られている。ジャイロセンサーを例にとれば、回路装置は物理量として角速度等を検出する。ジャイロセンサーは、例えばデジタルカメラ、スマートフォン等の電子機器や車、飛行機等の移動体に組み込まれ、検出された角速度等の物理量を用いて、手振れ補正、姿勢制御、ＧＰＳ自律航法等が行われる。ジャイロセンサーの回路装置の従来技術としては例えば特許文献１、特許文献２に開示される技術が知られている。
特開２００８−１３９２８７号公報 特開２００９−１６２６４５号公報
特許文献１の従来技術では、検出回路を、物理量トランスデューサーを駆動する駆動回路の駆動信号に基づく信号により動作させているが、駆動信号の駆動周波数はそれほど高くない（例えば５０〜１５０ＫＨｚ）。このため、例えば検出回路にＡ／Ｄ変換回路やＤＳＰ部（デジタル信号処理部）などの物理量の検出用の回路を設けた場合に、これらの回路の高速動作の実現が難しいという問題がある。
この場合に、発振回路を有するクロック信号生成回路を回路装置に設け、このクロック信号生成回路により高速のクロック信号を生成する手法を採用すれば、これらの回路の高速動作の実現が可能になる。
しかしながら、この手法を採用すると、物理量トランスデューサーを駆動する駆動信号の駆動周波数成分が、クロック信号生成回路により生成されたクロック信号に基づく信号により動作する回路に対して影響を及ぼし、検出性能が劣化する可能性がある。
なお、特許文献２には、回路装置にＣＲ発振回路を設け、このＣＲ発振回路により異常検知回路のクロック信号を生成する手法が開示されているが、特許文献２においてクロック信号に基づく信号により動作する回路は、Ａ／Ｄ変換回路やＤＳＰ部などの物理量の検出用の回路ではない。
本発明の幾つかの態様によれば、物理量トランスデューサーの駆動周波数成分が、クロック信号生成回路により生成されたクロック信号に基づく信号により動作する回路を有する検出回路に対して影響を及ぼすことによって発生する検出性能の劣化を低減できる回路装置、電子機器、移動体及び物理量検出装置の製造方法等を提供できる。
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または態様として実現することが可能である。
本発明の一態様は、物理量トランスデューサーからのフィードバック信号を受けて、前記物理量トランスデューサーを駆動する駆動回路と、発振回路を有し、前記発振回路によりクロック信号を生成するクロック信号生成回路と、前記クロック信号に基づく動作用信号により動作する回路を有し、前記物理量トランスデューサーからの検出信号が入力される検出回路と、前記発振回路の発振周波数をｆｏｓとし、ｉを１以上の整数とし、ｊを１以上の整数とし、前記動作用信号の周波数をｆｏｓ／ｉとした場合に、ｊ×ｆｄｒ≠ｆｏｓ／ｉとなるように前記発振周波数ｆｏｓを調整する周波数調整値を記憶する記憶部と、を含む回路装置に関係する。
本発明の一態様によれば、フィードバック信号を受けた駆動回路により物理量トランスデューサーが駆動され、物理量トランスデューサーからの検出信号が検出回路に入力される。また発振回路を有するクロック信号生成回路により生成されたクロック信号に基づく動作用信号により、検出回路の回路が動作する。そして、発振回路の発振周波数をｆｏｓとし、動作用信号の周波数をｆｏｓ／ｉとした場合に、ｊ×ｆｄｒ≠ｆｏｓ／ｉとなるように発振周波数ｆｏｓを調整する周波数調整値が、記憶部に記憶される。このようにすれば、記憶部に記憶された周波数調整値を用いて、駆動周波数の高調波成分や基本波成分と動作用信号の周波数成分との干渉を避けた周波数に、発振周波数を設定できるようになる。これにより、物理量トランスデューサーの駆動周波数成分が、クロック信号に基づく信号により動作する回路に対して影響を及ぼすことによって発生する検出性能の劣化を低減することが可能になる。
また本発明の一態様では、前記記憶部は、ｋを１以上の整数とした場合に、ｊ×ｆｄｒ≠ｋ×ｆｏｓ／ｉが、ｋ＝１のときに成り立ち、且つ、ｋが２以上の整数のときに成り立つように、前記発振周波数ｆｏｓを調整する前記周波数調整値を記憶してもよい。
このようにすれば、ｊ×ｆｄｒ＝ｋ×ｆｏｓ／ｉが成り立つ干渉周波数のうち、ｋ＝１の場合の干渉周波数のみならず、ｋ≧２の場合の干渉周波数についても、これを避けた周波数に発振周波数を設定して、検出性能の劣化等を低減できるようになる。
また本発明の一態様では、ｊ×ｆｄｒ＝ｋ×ｆｏｓ／ｉが成り立つときの前記発振周波数を干渉周波数とし、複数の前記干渉周波数のうち隣り合う干渉周波数を第１の干渉周波数、第２の干渉周波数とした場合に、前記記憶部は、前記第１の干渉周波数と前記第２の干渉周波数との間の周波数に前記発振周波数を設定する前記周波数調整値を記憶してもよい。
このようにすれば、第１の干渉周波数と第２の干渉周波数との間の周波数に発振周波数を設定できるようになる。これにより、干渉周波数を避けた周波数への発振周波数の設定が、例えば温度変化等により発振周波数が変動した場合等にも維持できるようになり、検出性能の劣化等を更に効果的に低減できるようになる。
また本発明の一態様では、前記第２の干渉周波数と隣り合う干渉周波数を第３の干渉周波数とし、前記第１の干渉周波数と前記第２の干渉周波数との間の周波数範囲を第１の周波数範囲とし、前記第２の干渉周波数と前記第３の干渉周波数との間の周波数範囲を第２の周波数範囲とした場合に、前記記憶部は、前記第１の周波数範囲及び前記第２の周波数範囲のうち広い方の周波数範囲に前記発振周波数を設定する前記周波数調整値を記憶してもよい。
このようにすれば、第１、第２の周波数範囲のうち、より広い方の周波数範囲に発振周波数が設定されるようになるため、例えば温度変化等により発振周波数が変動した場合等にも、発振周波数が干渉周波数に一致してしまう事態を、より効果的に抑制できるようになる。
また本発明の一態様では、前記検出回路には、前記物理量トランスデューサーである第１の物理量トランスデューサーからの第１の検出信号と、第２の物理量トランスデューサーからの第２の検出信号が入力されてもよい。
このようにすれば第１、第２の物理量トランスデューサーの第１、第２の検出信号に基づいて、第１の物理量トランスデューサーに対応する第１の物理量と、第２の物理量トランスデューサーに対応する第２の物理量の検出が可能になる。
また本発明の一態様では、前記第１の物理量トランスデューサーの前記駆動周波数を第１の駆動周波数ｆｄｒ１とし、前記第２の物理量トランスデューサーの前記駆動周波数を第２の駆動周波数ｆｄｒ２とし、ｍを１以上の整数とした場合に、前記記憶部は、ｊ×ｆｄｒ１≠ｆｏｓ／ｉ、且つ、ｍ×ｆｄｒ２≠ｆｏｓ／ｉとなるように前記発振周波数ｆｏｓを調整する周波数調整値を記憶してもよい。
このようにすれば、第１の駆動周波数及び第２の駆動周波数の高調波成分や基本波成分と、動作用信号の周波数成分との干渉を避けた周波数に、発振周波数を設定できるようになる。これにより、第１の物理量トランスデューサーの第１の駆動周波数成分と、第２の物理量トランスデューサーの第２の駆動周波数成分とが、クロック信号に基づく信号により動作する回路に対して影響を及ぼすことによって発生する検出性能の劣化を低減することが可能になる。
また本発明の一態様では、前記検出回路は、前記第１の検出信号に対応する第１の入力信号と前記第２の検出信号に対応する第２の入力信号のサンプリング動作を、前記動作用信号であるサンプリングクロック信号に基づいて行うＡ／Ｄ変換回路を含んでもよい。
このようにすれば、クロック信号生成回路により生成されたクロック信号に基づくサンプリングクロック信号を、Ａ／Ｄ変換回路に供給して、第１、第２の検出信号に対応する第１、第２の入力信号のサンプリング動作を、Ａ／Ｄ変換回路に行わせることが可能になる。
また本発明の一態様では、前記回路部は、前記動作用信号である動作クロック信号に基づいて、デジタルフィルター処理を行うデジタル信号処理部を含んでもよい。
このようにすれば、クロック信号生成回路により生成されたクロック信号に基づく動作クロック信号を、デジタル信号処理部に供給して、デジタル信号処理部に各種のデジタル信号処理を行わせることが可能になる。
また本発明の一態様では、前記記憶部は不揮発性メモリーであってもよい。
このようにすれば、例えば回路装置の電源投入時等に不揮発性メモリーから周波数調整値を読み出して、発振回路の発振周波数を調整し、駆動周波数の高調波成分や基本波成分と動作用信号の周波数成分との干渉を避けた周波数に、発振周波数を設定できるようになる。
また本発明の他の態様は、第１の物理量トランスデューサーからの第１のフィードバック信号を受けて、前記第１の物理量トランスデューサーを駆動し、第２の物理量トランスデューサーからの第２のフィードバック信号を受けて、前記第２の物理量トランスデューサーを駆動する駆動回路と、発振回路を有し、前記発振回路によりクロック信号を生成するクロック信号生成回路と、前記クロック信号に基づく動作用信号により動作する回路を有し、前記第１の物理量トランスデューサーからの第１の検出信号と前記第２の物理量トランスデューサーからの第２の検出信号が入力される検出回路と、を含み、前記発振回路の発振周波数をｆｏｓとし、前記第１の物理量トランスデューサーの駆動周波数を第１の駆動周波数ｆｄｒ１とし、前記第２の物理量トランスデューサーの駆動周波数を第２の駆動周波数ｆｄｒ２とし、ｉを１以上の整数とし、ｊを１以上の整数とし、ｍを１以上の整数とし、前記動作用信号の周波数をｆｏｓ／ｉとした場合に、ｊ×ｆｄｒ１≠ｆｏｓ／ｉ、且つ、ｍ×ｆｄｒ２≠ｆｏｓ／ｉとなるように前記発振周波数ｆｏｓが調整されている回路装置に関係する。
本発明の他の態様によれば、第１、第２のフィードバックを信号を受けた駆動回路により第１、第２の物理量トランスデューサーが駆動され、第１、第２の物理量トランスデューサーからの第１、第２の検出信号が検出回路に入力される。また発振回路を有するクロック信号生成回路により生成されたクロック信号に基づく動作用信号により、検出回路の回路が動作する。そして、発振回路の発振周波数をｆｏｓとし、動作用信号の周波数をｆｏｓ／ｉとし、第１、第２の物理量トランスデューサーの駆動周波数を第１、第２の駆動周波数ｆｄｒ１、ｆｄｒ２とした場合に、ｊ×ｆｄｒ１≠ｆｏｓ／ｉ、且つ、ｍ×ｆｄｒ２≠ｆｏｓ／ｉとなるように発振周波数ｆｏｓが調整される。このようにすれば、第１、第２の物理量トランスデューサーの第１、第２の駆動周波数の高調波成分や基本波成分と、動作用信号の周波数成分との干渉を避けた周波数に、発振周波数を設定できるようになる。これにより、第１、第２の物理量トランスデューサーの第１、第２の駆動周波数成分が、クロック信号に基づく信号により動作する回路に対して影響を及ぼすことによって発生する検出性能の劣化を低減することが可能になる。
また本発明の他の態様では、前記駆動回路は、第３の物理量トランスデューサーからの第３のフィードバック信号を受けて、前記第３の物理量トランスデューサーを駆動し、前記検出回路には、前記第３の物理量トランスデューサーからの第３の検出信号が入力され、前記第３の物理量トランスデューサーの駆動周波数を第３の駆動周波数ｆｄｒ３とし、ｐを１以上の整数とした場合に、ｊ×ｆｄｒ１≠ｆｏｓ／ｉ、ｍ×ｆｄｒ２≠ｆｏｓ／ｉ、且つ、ｐ×ｆｄｒ３≠ｆｏｓ／ｉとなるように前記発振周波数ｆｏｓが調整されていてもよい。
このようにすれば、第１、第２、第３の物理量トランスデューサーの第１、第２、第３の駆動周波数の高調波成分や基本波成分と、動作用信号の周波数成分との干渉を避けた周波数に、発振周波数を設定できるようになる。これにより、第１、第２、第３の物理量トランスデューサーの第１、第２、第３の駆動周波数成分が、クロック信号に基づく信号により動作する回路に対して影響を及ぼすことによって発生する検出性能の劣化を低減することが可能になる。
また本発明の他の態様では、ｋを１以上の整数とし、ｎを１以上の整数とし、ｑを１以上の整数とした場合に、ｊ×ｆｄｒ１≠ｋ×ｆｏｓ／ｉ、ｍ×ｆｄｒ２≠ｎ×ｆｏｓ／ｉ、且つ、ｐ×ｆｄｒ３≠ｑ×ｆｏｓ／ｉとなるように前記発振周波数ｆｏｓが調整されていてもよい。
このようにすれば、ｊ×ｆｄｒ１＝ｋ×ｆｏｓ／ｉ、ｍ×ｆｄｒ２＝ｎ×ｆｏｓ／ｉ、ｐ×ｆｄｒ３＝ｑ×ｆｏｓ／ｉが成り立つ干渉周波数のうち、ｋ＝１、ｎ＝１、ｑ＝１の場合の干渉周波数のみならず、ｋ≧２、ｎ≧２、ｑ≧２の場合の干渉周波数についても、これを避けた周波数に発振周波数を設定して、検出性能の劣化等を低減できるようになる。
本発明の他の態様は、上記のいずれかに記載の回路装置を含む電子機器に関係する。
本発明の他の態様は、上記のいずれかに記載の回路装置を含む移動体に関係する。
また本発明の他の態様は、物理量トランスデューサーと回路装置を有する物理量検出装置の製造方法であって、前記物理量トランスデューサーからのフィードバック信号を受けて、前記物理量トランスデューサーを駆動する駆動回路と、発振回路を有し、前記発振回路によりクロック信号を生成するクロック信号生成回路と、前記クロック信号に基づく動作用信号により動作する回路を有し、前記物理量トランスデューサーからの検出信号が入力される検出回路と、を含む前記回路装置を製造する工程と、前記発振回路の発振周波数をｆｏｓとし、ｉを１以上の整数とし、ｊを１以上の整数とし、前記動作用信号の周波数をｆｏｓ／ｉとした場合に、ｊ×ｆｄｒ≠ｆｏｓ／ｉとなるように前記発振周波数ｆｏｓを調整する周波数調整工程と、を含む物理量検出装置の製造方法に関係する。
本発明の他の態様によれば、発振周波数をｆｏｓとし、動作用信号の周波数をｆｏｓ／ｉとした場合に、ｊ×ｆｄｒ≠ｆｏｓ／ｉとなるように、周波数調整工程により発振周波数ｆｏｓが調整される。このようにすれば、駆動周波数の高調波成分や基本波成分と動作用信号の周波数成分との干渉を避けた周波数に、発振周波数を設定でき、検出性能の劣化が低減された物理量検出装置の製造が可能になる。
また本発明の他の態様は、第１、第２の物理量トランスデューサーと回路装置を有する物理量検出装置の製造方法であって、前記第１の物理量トランスデューサーからの第１のフィードバック信号を受けて、前記第１の物理量トランスデューサーを駆動し、前記第２の物理量トランスデューサーからの第２のフィードバック信号を受けて、前記第２の物理量トランスデューサーを駆動する駆動回路と、発振回路を有し、前記発振回路によりクロック信号を生成するクロック信号生成回路と、前記クロック信号に基づく動作用信号により動作する回路を有し、前記第１の物理量トランスデューサーからの第１の検出信号と前記第２の物理量トランスデューサーからの第２の検出信号が入力される検出回路と、を含む前記回路装置を製造する工程と、前記発振回路の発振周波数をｆｏｓとし、前記第１の物理量トランスデューサーの駆動周波数を第１の駆動周波数ｆｄｒ１とし、前記第２の物理量トランスデューサーの前記駆動周波数を第２の駆動周波数ｆｄｒ２とし、ｉを１以上の整数とし、ｊを１以上の整数とし、ｍを１上の整数とし、前記動作用信号の周波数をｆｏｓ／ｉとした場合に、ｊ×ｆｄｒ１≠ｆｏｓ／ｉ、且つ、ｍ×ｆｄｒ２≠ｆｏｓ／ｉとなるように前記発振周波数ｆｏｓを調整する周波数調整工程と、を含む物理量検出装置の製造方法に関係する。
本発明の他の態様によれば、発振周波数をｆｏｓとし、動作用信号の周波数をｆｏｓ／ｉとし、第１、第２の駆動周波数をｆｄｒ１、ｆｄｒ２とした場合に、ｊ×ｆｄｒ１≠ｆｏｓ／ｉ、且つ、ｍ×ｆｄｒ２≠ｆｏｓ／ｉとなるように、周波数調整工程により発振周波数ｆｏｓが調整される。このようにすれば、第１、第２の物理量トランスデューサーの第１、第２の駆動周波数の高調波成分や基本波成分と、動作用信号の周波数成分との干渉を避けた周波数に、発振周波数を設定でき、検出性能の劣化が低減された物理量検出装置の製造が可能になる。
本実施形態の回路装置の構成例。 図２（Ａ）〜図２（Ｃ）は、干渉周波数を避けた周波数に発振周波数を設定する手法の説明図。 クロック信号生成回路の構成例。 本実施形態の回路装置、電子機器、ジャイロセンサー（物理量検出装置）の構成例。 本実施形態の回路装置の詳細な構成例。 クロック信号に基づく動作用信号による検出回路の動作の説明図。 干渉周波数についての説明図。 干渉周波数を避けた周波数に発振周波数を設定する手法の説明図。 多軸ジャイロセンサーの場合の回路装置の構成例。 多軸ジャイロセンサーの場合の干渉周波数についての説明図。 干渉周波数を避けた周波数に発振周波数を設定する手法の説明図。 本実施形態の発振周波数設定手法を説明するフローチャート。 本実施形態の発振周波数設定手法の説明図。 本実施形態の発振周波数設定手法の説明図。 クロック信号生成回路の詳細な構成例。 図１６（Ａ）は電源電圧固定時の発振周波数の温度特性、図１６（Ｂ）は電源電圧生成回路により生成された電源電圧の温度特性を示す図。 発振周波数の変動率の温度特性を示す図。 本実施形態の物理量検出装置の製造方法を説明するフロー図。 発振周波数の粗調整である第１の周波数調整についての説明図。 発振周波数の微調整である第２の周波数調整についての説明図。 検出回路の詳細な構成例。 移動体の一具体例としての自動車の構成を概略的に示す概念図。
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
１．回路装置
図１に本実施形態の回路装置（検出装置）の基本的な構成例を示す。本実施形態の回路装置は、駆動回路３０と、検出回路６０と、記憶部１３０と、クロック信号生成回路１５０を含む。この回路装置と物理量トランスデューサー１８により物理量検出装置（センサーデバイス）が構成される。なお本実施形態の回路装置、物理量検出装置は図１の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
駆動回路３０は、物理量トランスデューサー１８からのフィードバック信号ＤＩを受けて、物理量トランスデューサー１８を駆動する。例えば駆動回路３０は、物理量トランスデューサー１８からのフィードバック信号ＤＩを受けて、矩形波や正弦波の駆動信号ＤＱを物理量トランスデューサー１８に出力する。これにより物理量トランスデューサー１８は一定の駆動周波数で駆動されるようになり、例えば駆動周波数に応じた周波数で振動等するようになる。
記憶部１３０は発振周波数の周波数調整値を記憶する。例えば記憶部１３０は不揮発性メモリーにより構成できる。不揮発性メモリーとしては、例えばＥＰＲＯＭ、ＥＥＰＲＯＭ、或いはフラッシュメモリーなどを用いることができる。ＥＰＲＯＭとしては、例えばＯＴＰ（ワンタイムＰＲＯＭ）などを用いることができ、ＯＴＰとしては、例えばＭＯＮＯＳ（Metal-Oxide-Nitride-Oxide-Silicon）などを用いることができる。なお記憶部１３０として不揮発性メモリー以外の記憶装置（例えばヒューズを用いた記憶装置等）を採用してもよい。
クロック信号生成回路１５０は、発振回路１９０を有し、この発振回路１９０によりクロック信号を生成する。即ち発振回路１９０の発振動作によりクロック信号を生成する。発振回路１９０としては、抵抗と容量を用いて発振するＣＲ発振回路などを用いることができる。
検出回路６０には、物理量トランスデューサー１８からの検出信号が入力される。そして検出回路６０は、物理量トランスデューサー１８からの検出信号に基づいて物理量（所望信号）の検出処理を行う。また検出回路６０は、クロック信号生成回路１５０により生成されたクロック信号に基づく動作用信号により動作する回路を有する。図１では、クロック信号に基づく動作用信号により動作する回路として、Ａ／Ｄ変換回路１００とＤＳＰ部１１０（デジタル信号処理部）が、検出回路６０に設けられている。
なお、クロック信号に基づく動作用信号により動作する回路は、これらの回路には限定されない。例えば動作用信号により動作する回路として、Ａ／Ｄ変換回路１００とＤＳＰ部１１０の一方のみを設けてもよいし、Ａ／Ｄ変換回路１００とＤＳＰ部１１０とは異なる物理量の検出用の回路を設けてもよい。
またクロック信号に基づく動作用信号は、クロック信号を分周した信号であってもよいし、クロック信号と同一周波数の信号（クロック信号自体又はクロック信号をバッファリングした信号）であってもよい。
例えば図１では、クロック信号に基づく動作用信号は、Ａ／Ｄ変換回路１００のサンプリングクロック信号やＤＳＰ部１１０の動作クロック信号である。これらのサンプリングクロック信号、動作クロック信号は、クロック信号を分周した信号である。例えばＡ／Ｄ変換回路１００は、動作用信号であるサンプリングクロック信号に基づいて、入力信号のサンプリング動作を行う。そして、サンプリングクロック信号に基づいてサンプリングされた信号のＡ／Ｄ変換を行う。またＤＳＰ部１１０は、動作用信号である動作クロック信号に基づいて、デジタル信号処理を行う。例えばデジタル信号処理として、デジタルフィルター処理（ローパスフィルター処理等）を行う。或いは各種のデジタル補正処理を行う。
ここで発振回路１９０の発振周波数をｆｏｓとし、ｉ、ｊを１以上の整数とし、サンプリングクロック信号等の動作用信号の周波数をｆｏｓ／ｉとしたとする。ｉ≧２の場合は、ｉはクロック信号の分周比に相当し、ｆｏｓ／ｉは、分周比ｉで分周されたサンプリングクロック信号等の動作用信号の周波数になる。
この場合に本実施形態では、記憶部１３０は、ｊ×ｆｄｒ≠ｆｏｓ／ｉとなるように発振周波数ｆｏｓを調整する周波数調整値を記憶する。換言すれば、記憶部１３０に記憶された周波数調整値により、ｊ×ｆｄｒとｆｏｓ／ｉとが異なるように、発振周波数ｆｏｓが設定されている。更に望ましくは、ｋを１以上の整数とした場合に、記憶部１３０は、ｊ×ｆｄｒ≠ｋ×ｆｏｓ／ｉとなるように発振周波数ｆｏｓを調整する周波数調整値を記憶する。例えば、ｊ×ｆｄｒ≠ｋ×ｆｏｓ／ｉが、ｋ＝１のときに成り立ち、且つ、ｋが２以上の整数のときに成り立つように、発振周波数ｆｏｓを調整する周波数調整値を記憶する。即ち、干渉周波数を避けた周波数に発振周波数ｆｏｓを設定するための周波数調整値を、記憶部１３０は記憶する。後述する図３の可変容量回路１９７により発振周波数を調整する場合には、可変容量回路１９７の容量調整値が周波数調整値になり、この容量調整値が記憶部１３０に記憶される。
ここで記憶部１３０は例えば不揮発性メモリーである。この場合には、この不揮発性メモリーに周波数調整値が書き込まれて記憶される。こうすることで、回路装置の電源投入時等に、記憶部１３０である不揮発性メモリーから周波数調整値が読み出され、この周波数調整値により発振回路１９０の発振周波数の調整が行われるようになる。即ち、干渉周波数を避けた周波数に発振周波数が設定され、当該発振周波数で発振する発振回路１９０によりクロック信号が生成される。そして、このクロック信号に基づくサンプリングクロック信号や動作クロック信号に基づいて、検出回路６０のＡ／Ｄ変換回路１００やＤＳＰ部１１０が動作するようになる。
図２（Ａ）〜図２（Ｃ）は干渉周波数を避けた周波数に発振周波数を設定する本実施形態の手法の説明図である。
図２（Ａ）では、横軸は発振周波数であり、縦軸が検出値ばらつき（角速度コードばらつき等）を示している。図２（Ａ）では、ｆｉｎ１、ｆｉｎ２、ｆｉｎ３が干渉周波数であり、これらの干渉周波数では、検出回路６０の検出値ばらつきが発生している。例えば後述するように、本実施形態の回路装置の構成では、駆動周波数成分（高調波成分、基本波成分）が、駆動回路３０側から検出回路６０側に回り込んでしまう事態が発生する。そして駆動周波数成分のノイズが乗った入力信号が、Ａ／Ｄ変換回路１００に入力される。この場合にＡ／Ｄ変換回路１００が、クロック信号を分周したサンプリングクロック信号でサンプリングすると、駆動周波数成分とサンプリング周波数成分とが一致する干渉周波数において、検出値ばらつきが生じ、検出回路６０の検出性能が劣化する。
例えば図２（Ａ）に示すように、干渉周波数はｊ×ｆｄｒ＝ｆｏｓ／ｉが成り立つときの発振周波数である。即ち、干渉周波数をｆｉｎとすると、ｆｏｓ＝ｆｉｎの場合に、ｊ×ｆｄｒ＝ｆｏｓ／ｉの関係式が成り立つ。例えば図２（Ａ）において、ｆｉｎ１、ｆｉｎ２、ｆｉｎ３が干渉周波数であり、ｆｏｓ＝ｆｉｎ１、ｆｉｎ２、ｆｉｎ３の場合に、各々、ｊ×ｆｄｒ＝ｆｏｓ／ｉ＝ｆｉｎ１／ｉ、ｊ×ｆｄｒ＝ｆｏｓ／ｉ＝ｆｉｎ２／ｉ、ｊ×ｆｄｒ＝ｆｏｓ／ｉ＝ｆｉｎ３／ｉの干渉条件が成り立っている。
そして図２（Ａ）に示すように、本実施形態では、干渉周波数ｆｉｎ１、ｆｉｎ２、ｆｉｎ３を避けた周波数に、発振周波数ｆｏｓが設定される。例えば発振周波数ｆｏｓ＝ｆｏｓ１は、干渉周波数ｆｉｎ１とｆｉｎ２の中間の周波数であり、発振周波数ｆｏｓ＝ｆｏｓ２は、干渉周波数ｆｉｎ２とｆｉｎ３の中間の周波数である。
このように本実施形態では、ｊ×ｆｄｒ＝ｆｏｓ／ｉが成り立つ干渉周波数ｆｉｎ１、ｆｉｎ２、ｆｉｎ３を避けた周波数に発振周波数ｆｏｓを設定する。即ち、ｊ×ｆｄｒ≠ｆｏｓ／ｉとなるように発振周波数ｆｏｓが調整され、その周波数調整値が記憶部１３０に記憶される。このように干渉周波数を避けた周波数に発振周波数を設定することで、検出値ばらつきの発生による検出回路６０の検出性能の劣化を低減できるようになる。
図２（Ｂ）においても、横軸は発振周波数であり、縦軸が検出値ばらつきを示している。図２（Ｂ）では、ｆｉｎ１〜ｆｉｎ３、ｆｉｎ４〜ｆｉｎ８が干渉周波数であり、これらの干渉周波数では、検出回路６０の検出値ばらつきが発生している。そして干渉周波数ｆｉｎ１〜ｆｉｎ３では、検出値ばらつきが大きく、干渉周波数ｆｉｎ４〜ｆｉｎ８では、ｆｉｎ１〜ｆｉｎ３に比べて、検出値ばらつきは小さい。
そして図２（Ｂ）では、干渉周波数は、ｊ×ｆｄｒ＝ｋ×ｆｏｓ／ｉが成り立つときの発振周波数である。即ち、図２（Ａ）は、ｊ×ｆｄｒ＝ｋ×ｆｏｓ／ｉの干渉条件において、ｋ＝１となる場合である。一方、図２（Ｂ）は、ｊ×ｆｄｒ＝ｋ×ｆｏｓ／ｉの干渉条件において、ｋ＝１となる場合及びｋ≧２となる場合である。ｋ＝１となる場合の干渉周波数がｆｉｎ１〜ｆｉｎ３であり、これらの干渉周波数では、検出値ばらつきは大きい。一方、ｋ≧２となる場合の干渉周波数がｆｉｎ４〜ｆｉｎ８であり、これらの干渉周波数では、ｆｉｎ１〜ｆｉｎ３に比べて、検出値ばらつきは小さい。
そして図２（Ｂ）に示すように、本実施形態では、干渉周波数ｆｉｎ１〜ｆｉｎ３、ｆｉｎ４〜ｆｉｎ８を避けた周波数に、発振周波数ｆｏｓが設定される。例えば発振周波数ｆｏｓ＝ｆｏｓ３は、干渉周波数ｆｉｎ５とｆｉｎ２の中間の周波数である。干渉周波数ｆｉｎ５とｆｉｎ２の間の周波数範囲は、他の干渉周波数のペア間の周波数範囲よりも広い周波数範囲になっている。
このように本実施形態では、ｊ×ｆｄｒ＝ｋ×ｆｏｓ／ｉが成り立つ干渉周波数ｆｉｎ１〜ｆｉｎ３、ｆｉｎ３〜ｆｉｎ８を避けた周波数に発振周波数ｆｏｓを設定する。即ち、ｊ×ｆｄｒ≠ｋ×ｆｏｓ／ｉとなるように発振周波数ｆｏｓが調整され、その周波数調整値が記憶部１３０に記憶される。これにより検出値ばらつきの発生による検出回路６０の検出性能の劣化を低減できるようになる。
例えば、ｊ×ｆｄｒ＝ｋ×ｆｏｓ／ｉが成り立つときの発振周波数ｆｏｓを干渉周波数とし、複数の干渉周波数のうち隣り合う干渉周波数を第１の干渉周波数、第２の干渉周波数としたとする。例えば図２（Ｂ）では、第１の干渉周波数はｆｉｎ５であり、第２の干渉周波数はｆｉｎ２である。この場合に記憶部１３０は、第１の干渉周波数ｆｉｎ２と第２の干渉周波数ｆｉｎ５の間の周波数に発振周波数ｆｏｓ＝ｆｏｓ３を設定する周波数調整値を記憶する。即ち、その周波数ｆｏｓ３に発振周波数ｆｏｓを設定するための周波数調整値が、記憶部１３０に記憶される。
図２（Ａ）においても、第１の周波数ｆｉｎ１と第２の周波数ｆｉｎ２の間の周波数に発振周波数ｆｏｓ＝ｆｏｓ１が設定され、その周波数ｆｏｓ１に発振周波数ｆｏｓを設定するための周波数調整値が記憶部１３０に記憶される。或いは、第１の周波数ｆｉｎ２と第２の周波数ｆｉｎ３の間の周波数に発振周波数ｆｏｓ＝ｆｏｓ２が設定され、その周波数ｆｏｓ２に発振周波数ｆｏｓを設定するための周波数調整値が記憶部１３０に記憶される。図２（Ａ）では、ｆｉｎ１とｆｉｎ２の間の周波数範囲の方が、ｆｉｎ２とｆｉｎ３の間の周波数範囲よりも広いため、ｆｉｎ１とｆｉｎ２の間の周波数であるｆｏｓ１に、発振周波数ｆｏｓを設定することが望ましい。
また図２（Ｃ）では、複数の干渉周波数ｆｉｎａ、ｆｉｎｂ、ｆｉｎｃ、ｆｉｎｄ、ｆｉｎｅは、ｊ×ｆｄｒ＝ｋ×ｆｏｓ／ｉが成り立つときの発振周波数である。これらの複数の干渉周波数ｆｉｎａ〜ｆｉｎｅのうち隣り合う干渉周波数を、第１の干渉周波数ｆｉｎａ、第２の干渉周波数ｆｉｎｂとする。また第２の干渉周波数ｆｉｎｂと隣り合う干渉周波数を第３の干渉周波数ｆｉｎｃとする。そして第１の干渉周波数ｆｉｎａと第２の干渉周波数ｆｉｎｂの間の周波数範囲を第１の周波数範囲ＦＧ１とし、第２の干渉周波数ｆｉｎｂと第３の干渉周波数ｆｉｎｃの間の周波数範囲を第２の周波数範囲ＦＧ２とする。
この場合に本実施形態では、第１の周波数範囲ＦＧ１と第２の周波数範囲ＦＧ２のうち広い方の周波数範囲に発振周波数を設定する。即ち、記憶部１３０は、第１、第２の周波数ＦＧ１、ＦＧ２のうち広い方の周波数範囲に発振周波数を設定する周波数調整値を記憶する。
例えば図２（Ｃ）では、第２の周波数範囲ＦＧ２に比べて第１の周波数範囲ＦＧ１の方が周波数範囲が広い。従って、この場合には、第１の周波数範囲ＦＧ１内に発振周波数ｆｏｓ＝ｆｏｓａｂが設定される。そして、発振周波数ｆｏｓ＝ｆｏｓａｂに設定するための周波数調整値が、記憶部１３０に記憶される。
より具体的には、図２（Ｃ）において、隣合う干渉周波数の周波数範囲ＦＧ１、ＦＧ２、ＦＧ３、ＦＧ４のうち、最も広い周波数範囲が検索され、その最も広い周波数範囲に発振周波数が設定される。例えば図２（Ｃ）では、周波数範囲ＦＧ１〜ＦＧ４の中で、周波数範囲ＦＧ１が最も広い周波数範囲になっている。従って、この場合には周波数範囲ＦＧ１に発振周波数ｆｏｓ＝ｆｏｓａｂを設定する周波数調整値が求められ、この周波数調整値が記憶部１３０に記憶されることになる。
図３にクロック信号生成回路１５０の構成例を示す。図３では、図１の発振回路１９０がＣＲ発振回路１７０により実現されている。なおクロック信号生成回路１５０は図３の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
電圧生成回路１６０は電源電圧ＶＤＯＳを生成して、ＣＲ発振回路１７０に供給する。例えば後述するように仕事関数差に基づく電源電圧ＶＤＯＳを生成して供給する。
ＣＲ発振回路１７０は、キャパシターＣと、可変抵抗回路１９６と、可変容量回路１９７と、増幅回路１８０（バッファー回路）を有する。ＣＲ発振回路１７０は、電源電圧ＶＤＯＳが供給されて動作して、クロック信号ＣＬＫ（発振信号）を生成する。具体的にはＣＲ発振回路１７０は、キャパシターと抵抗で構成されるＲＣ回路を用いて、信号を入力に帰還して発振信号を生成する。そして、生成された発振信号を波形整形した信号がクロック信号ＣＬＫとして出力される。
増幅回路１８０（反転増幅回路）はインバーター回路ＩＶ０、ＩＶ１、ＩＶ２を有する。インバーター回路ＩＶ１の出力は、キャパシターＣを介して、増幅回路１８０の入力ノードＮＩに帰還される。インバーター回路ＩＶ２の出力は、可変抵抗回路１９６（Ｒ）を介して、増幅回路１８０の入力ノードＮＩに帰還される。インバーター回路ＩＶ０の入力が増幅回路１８０の入力になる。
インバーター回路ＩＶ２から出力される発振信号はインバーター回路ＩＶ３により波形整形されて、矩形波のクロック信号ＣＬＫとして出力される。例えば発振信号は、立ち上がりエッジ及び立ち下がりエッジが鈍った波形となっている。インバーター回路ＩＶ３は、このような波形の発振信号を、立ち上がりエッジ及び立ち下がりエッジが急峻な矩形波に、波形整形する。なお、インバーター回路ＩＶ３の後段に分周回路を設け、クロック信ＣＬＫを分周することで得られた１又は複数のクロック信号を出力するようにしてもよい。
このように図３では、図１の発振回路１９０がＣＲ発振回路１７０により実現される。そしてＣＲ発振回路１７０の可変抵抗回路１９６が、第１の周波数調整部として機能し、発振周波数の第１の周波数調整が実現される。この可変抵抗回路１９６は、増幅回路１８０の信号を増幅回路１８０の入力ノードＮＩに帰還する抵抗回路になっている。
またＣＲ発振回路１７０の可変容量回路１９７が、第２の周波数調整部として機能し、発振周波数の第２の周波数調整が実現される。この可変容量回路１９７は、増幅回路１８０の出力ノードＮＱに設けられる。即ち、可変容量回路１９７の容量の一端が増幅回路１８０の出力ノードＮＱに接続される。
なお可変抵抗回路１９６や可変容量回路１９７の接続構成は図３に限定されず、種々の変形実施が可能である。例えば図３では、増幅回路１８０の最終段のインバーター回路ＩＶ２の出力を、可変抵抗回路１９６を介して増幅回路１８０の入力ノードＮＩに帰還している。しかし、例えば増幅回路１８０の１段目のインバーター回路ＩＶ０の出力を、可変抵抗回路１９６を介して増幅回路１８０の入力ノードＮＩに帰還する構成にしてもよい。また可変容量回路１９７の接続位置も図３の位置に限定されず、ＲＣ回路の容量値を変更できる接続構成であれば、種々の変形実施が可能である。
例えば図３では、物理量トランスデューサー１８と回路装置とが接続される前において、ＣＲ発振回路１７０の発振周波数が、第１の周波数調整部として機能する可変抵抗回路１９６により調整される。即ち、可変抵抗回路１９６は、その抵抗値が可変に調整可能な回路になっており、可変抵抗回路１９６の抵抗値を変化させることで、ＲＣ回路の抵抗値が変化して、ＣＲ発振回路１７０の発振周波数が調整される。
一方、物理量トランスデューサー１８と回路装置とが接続された状態において、ＣＲ発振回路１７０の発振周波数が、第２の周波数調整部として機能する可変容量回路１９７により調整される。即ち、可変容量回路１９７は、その容量値が可変に調整可能な回路になっており、可変容量回路１９７の容量値を変化させることで、ＲＣ回路の容量値が変化して、発振回路１７０の発振周波数が調整される。
このようにすることで、物理量トランスデューサー１８と回路装置とが接続される前の状態での、発振周波数の第１の周波数調整（粗調整）と、物理量トランスデューサー１８と回路装置とが接続された状態での、発振周波数の第２の周波数調整（微調整）を実現できる。
ここで、可変抵抗回路１９６（広義には第１の周波数調整部）が行う第１の周波数調整は、例えば発振回路１９０の発振周波数の粗調整である。可変容量回路１９７（広義には第２の周波数調整部）が行う第２の周波数調整は、例えば発振周波数の微調整である。例えば第２の周波数調整は第１の周波数調整よりも調整分解能が高い。また例えば第１の周波数調整の調整範囲は広く、第２の周波数調整の調整範囲は第１の周波数調整の調整範囲よりも狭い。
例えば回路装置のチップは半導体ウェハーをダイシングすることで形成される。この回路装置と物理量トランスデューサー１８は、物理量検出装置（センサーデバイス）のパッケージに収納される。そして回路装置の端子と物理量トランスデューサー１８の端子とが金属製のワイヤー等により電気的に接続される。即ち、物理量検出装置は、パッケージと、物理量トランスデューサー１８と、物理量トランスデューサー１８に接続されて物理量トランスデューサー１８と共にパッケージに収納される回路装置（半導体チップ）と、により構成される。可変抵抗回路１９６が行う第１の周波数調整は、このような回路装置と物理量トランスデューサー１８の接続前に行われる発振周波数の調整である。一方、可変容量回路１９７が行う第２の周波数調整は、回路装置と物理量トランスデューサー１８の接続後に行われる発振周波数の調整である。
例えば第１の周波数調整は、半導体ウェハーの状態での検査において行われる。例えば、複数の回路装置が形成された半導体ウェハーが製造され、この半導体ウェハーの状態で、テスターにより各回路装置のパッドへのプロービングが行われて、各回路装置の検査が実行される。そして、この検査において、例えば各回路装置の発振周波数が測定され、可変抵抗回路１９６による発振周波数の調整（粗調整）が行われる。この発振周波数の調整は、例えば後述するヒューズカットなどにより実現できる。なお第１の周波数調整は、回路装置と物理量トランスデューサー１８の接続前に行われるものであればよく、このような半導体ウェハーの状態で行われる発振周波数の調整には限定されない。
このようにして第１の周波数調整が行われた後、半導体ウェハーのダイシングが行われ、各回路装置のチップが分離される。そして、回路装置と物理量トランスデューサー１８がパッケージに収納される共に電気的に接続されて、物理量検出装置が製造される。この物理量検出装置のモジュール検査において、可変容量回路１９７による第２の周波数調整が行われる。即ち、粗調整であった第１の周波数調整に対して、微調整の第２の周波数調整が行われる。具体的には、例えば後述するように、駆動周波数が測定され、干渉周波数を避けた周波数に、発振回路１９０の発振周波数を設定する第２の周波数調整が行われる。
例えば物理量トランスデューサー１８により物理量を検出するこれまでの回路装置では、検出回路６０が有する回路において、物理量トランスデューサー１８の駆動周波数に起因する干渉により検出性能が劣化する可能性があった。即ち、検出回路６０は、クロック信号生成回路１５０により生成されたクロック信号に基づく信号（サンプリングクロック信号、動作クロック信号）により動作する回路であるＡ／Ｄ変換回路１００やＤＳＰ部１１０を有する。そして、これらの回路を有する検出回路６０に対して、物理量トランスデューサー１８の駆動周波数に起因する干渉の影響が及び、検出回路６０の検出性能の劣化等が生じる可能性がある。例えば回路装置に物理量トランスデューサー１８が接続されると、駆動回路３０の駆動周波数成分と、検出回路６０の動作周波数との干渉により、検出回路６０の検出性能が劣化する場合がある。
この点、本実施形態によれば、物理量トランスデューサー１８と回路装置が接続された後にも、可変容量回路１９７による発振周波数の第２の周波数調整が可能になる。従って、この第２の周波数調整により、発振回路１９０の発振周波数を微調整することで、物理量トランスデューサー１８の駆動周波数に起因する干渉による検出回路６０の検出性能の劣化を低減することが可能になる。
例えば、検出回路６０側へ駆動周波数成分が回り込むと、図２（Ａ）〜図２（Ｃ）で説明したように、駆動周波数成分と、クロック信号に基づく動作用信号（サンプリングクロック信号等）の周波数成分とが一致してしまうという干渉周波数の問題が生じる。このような干渉周波数の問題が生じると、検出回路６０の検出値ばらつき等が発生し、検出性能が劣化する。
本実施形態によれば、このような場合にも、可変容量回路１９７による周波数調整（第２の周波数調整）により、干渉周波数を避けた周波数に発振周波数を設定することが可能になり、上記のような検出性能の劣化を低減できる。具体的には図２（Ａ）、図２（Ｂ）で説明したように、ｊ×ｆｄｒ≠ｋ×ｆｏｓ／ｉ（ｊ×ｆｄｒ≠ｆｏｓ／ｉ）となるように、発振周波数ｆｏｓを調整する周波数調整値が求められ、記憶部１３０に記憶される。即ち、ｊ×ｆｄｒ≠ｋ×ｆｏｓ／ｉに設定する周波数調整値として、可変容量回路１９７の容量調整値が求められ、この容量調整値が記憶部１３０に記憶される。そして、回路装置の電源投入時等には、例えば不揮発性メモリーである記憶部１３０から、容量調整が読み出されて、可変容量回路１９７の容量値が調整される。このようにすることで、干渉周波数を避けた周波数に発振周波数を設定することが可能になる。
特に駆動回路３０により物理量トランスデューサー１８を駆動する場合には、物理量トランスデューサー１８の素子ばらつきにより、駆動周波数にもばらつきが生じる。このため、駆動周波数成分に基づく干渉周波数にもばらつきによる変動が生じる。また発振回路１９０の発振周波数も、温度変化により変動する。このように駆動周波数や発振周波数が変動した場合にも、本実施形態によれば、粗調整である可変抵抗回路１９６による第１の周波数調整の後に、微調整である可変容量回路１９７による第２の周波数調整を行うことで、干渉周波数を避けた周波数への発振周波数の設定が容易になるという利点がある。
また本実施形態では、発振回路１９０を有するクロック信号生成回路１５０を回路装置に設け、生成されたクロック信号に基づく動作用信号により、検出回路６０のＡ／Ｄ変換回路１００やＤＳＰ部１１０を動作させている。従って、駆動回路３０の駆動信号に基づく信号によりこれらの回路を動作させる場合に比べて、回路の高速動作を実現できる。
即ち、従来では、駆動回路３０の駆動信号に基づく信号により、検出回路６０の回路を動作させており、駆動信号の周波数はそれほど高くないため（例えば５０〜１５０ＫＨｚ）、当該回路の高速動作を実現できなかった。例えばＡ／Ｄ変換回路１００の高速なＡ／Ｄ変換動作や、ＤＳＰ部１１０の高速なデジタル信号処理を実現できなかった。
この点、本実施形態では、クロック信号生成回路１５０の発振回路１９０により、例えば５ＭＨｚ以上というような高速な原振クロックを生成し、この原振クロックを分周したサンプリングクロック信号や動作クロック信号を用いて、Ａ／Ｄ変換回路１００やＤＳＰ部１１０を動作させることができる。従って、これらの各回路での処理を高速に終了させたり、駆動信号に基づく信号では実現できなかった処理を実現することなどが可能になる。
そして、このような回路動作の高速化のために、クロック信号生成回路１５０のクロック信号に基づく動作用信号により、検出回路６０の回路を動作させると、駆動信号に基づく信号により、検出回路６０の回路を動作させる場合には発生していなかった問題が生じることが判明した。即ち図２（Ａ）〜図２（Ｃ）で説明したように、駆動信号の周波数成分と、サンプリングクロック信号等の動作用信号の周波数成分との干渉の問題が生じ、検出回路６０の検出性能の劣化等の問題を招く。
この点、本実施形態では、物理量トランスデューサー１８と回路装置の接続前の第１の周波数調整に加えて、物理量トランスデューサー１８と回路装置の接続後の第２の周波数調整が可能になっている。そして、可変容量回路１９７による第２の周波数調整により、ｊ×ｆｄｒ≠ｋ×ｆｏｓ／ｉとなるように、発振周波数ｆｏｓを調整する周波数調整値（容量調整値）が求められ、記憶部１３０に記憶される。従って、物理量トランスデューサー１８と回路装置が接続されて、駆動回路３０側から検出回路６０側に駆動周波数成分が回り込むことで発生する干渉周波数の問題を、可変容量回路１９７による周波数調整により回避することが可能になる。従って、検出回路６０の回路の高速動作を実現しながら、物理量トランスデューサー１８の駆動周波数成分が、クロック信号に基づく信号により動作する回路に対して及ぼす悪影響についても、低減できるようになる。
２．電子機器、ジャイロセンサー、回路装置の詳細な構成
図４に、本実施形態の回路装置２０、この回路装置２０を含むジャイロセンサー５１０（広義には物理量検出装置）、このジャイロセンサー５１０を含む電子機器５００の詳細な構成例を示す。
なお回路装置２０、電子機器５００、ジャイロセンサー５１０は図４の構成に限定されず、その構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。また本実施形態の電子機器５００としては、デジタルカメラ、ビデオカメラ、スマートフォン、携帯電話機、カーナビゲーションシステム、ロボット、ゲーム機、時計、健康器具、或いは携帯型情報端末等の種々の機器を想定できる。また以下では、物理量トランスデューサーが圧電型の振動片（振動ジャイロ）であり、センサーがジャイロセンサーである場合を例にとり説明するが、本発明はこれに限定されない。例えばシリコン基板などから形成された静電容量検出方式の振動ジャイロや、角速度情報と等価な物理量や角速度情報以外の物理量を検出する物理量トランスデューサー等にも本発明は適用可能である。
電子機器５００はジャイロセンサー５１０と処理部５２０を含む。またメモリー５３０、操作部５４０、表示部５５０を含むことができる。処理部５２０（ＣＰＵ、ＭＰＵ等）はジャイロセンサー５１０等の制御や電子機器５００の全体制御を行う。また処理部５２０は、ジャイロセンサー５１０により検出された角速度情報（広義には物理量）に基づいて処理を行う。例えば角速度情報に基づいて、手ぶれ補正、姿勢制御、ＧＰＳ自律航法などのための処理を行う。メモリー５３０（ＲＯＭ、ＲＡＭ等）は、制御プログラムや各種データを記憶したり、ワーク領域やデータ格納領域として機能する。操作部５４０はユーザーが電子機器５００を操作するためのものであり、表示部５５０は種々の情報をユーザーに表示する。
ジャイロセンサー５１０（物理量検出装置）は、振動片１０と回路装置２０を含む。図４の振動片１０（広義には物理量トランスデューサー）は、水晶などの圧電材料の薄板から形成される音叉型の圧電振動片であり、駆動用振動片１１、１２と、検出用振動片１６、１７を有する。駆動用振動片１１、１２には駆動端子２、４が設けられ、検出用振動片１６、１７には検出端子６、８が設けられている。
回路装置２０は、駆動回路３０、検出回路６０、記憶部１３０、制御部１４０、クロック信号生成部１５０を含む。なお、これらの構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
駆動回路３０は、駆動信号（駆動電圧）を出力して振動片１０を駆動する。そして振動片１０からフィードバック信号を受け、これにより振動片１０を励振させる。検出回路６０は、駆動信号により駆動される振動片１０から検出信号（検出電流、電荷）を受け、検出信号から、振動片１０に印加された物理量に応じた所望信号（コリオリ力信号）を検出（抽出）する。
具体的には、駆動回路３０からの交流の駆動信号（駆動電圧）が駆動用振動片１１の駆動端子２に印加される。すると逆圧電効果によって駆動用振動片１１が振動を開始し、音叉振動により駆動用振動片１２も振動を開始する。この時、駆動用振動片１２の圧電効果によって発生する電流（電荷）が、駆動端子４からフィードバック信号として駆動回路３０にフィードバックされる。これにより振動片１０を含む発振ループが形成される。
駆動用振動片１１、１２が振動すると、検出用振動片１６、１７が図４に示す方向に振動速度ｖで振動する。すると、検出用振動片１６、１７の圧電効果によって発生する電流（電荷）が、検出信号（第１、第２の検出信号）として検出端子６、８から出力される。すると、検出回路６０は、この振動片１０からの検出信号を受け、コリオリ力に応じた信号である所望信号（所望波）を検出する。即ち、検出軸１９を中心に振動片１０（ジャイロセンサー）が回転すると、振動速度ｖの振動方向と直交する方向にコリオリ力Ｆｃが発生する。例えば検出軸１９を中心に回転したときの角速度をωとし、振動片の質量をｍとし、振動片の振動速度をｖとすると、コリオリ力はＦｃ＝２ｍ・ｖ・ωと表される。従って検出回路６０が、コリオリ力に応じた信号である所望信号を検出することで、ジャイロセンサーの回転角速度ωを求めることができる。そして求められた角速度ωを用いることで、処理部５２０は、手振れ補正、姿勢制御、或いはＧＰＳ自律航法等のための種々の処理を行うことができる。
制御部１４０は、クロック信号生成回路１５０からのクロック信号に基づいて、各種の制御処理を行う。例えばクロック信号（クロック信号を分周した信号）に基づいて駆動回路３０及び検出回路６０を制御する。
また制御部１４０は、記憶部１３０への周波数調整値の書き込み処理（記憶処理）や、記憶部１３０からの周波数調整値の読み出し処理も行う。
クロック信号生成回路１５０は、パワーオンリセット解除によって動作イネーブル状態に設定されて、制御部１４０に対してクロック信号を供給する。そしてクロック信号の供給によって動作を開始した制御部１４０が、駆動回路３０、検出回路６０を起動して、これらの回路の動作を開始させる。
検出回路６０はＡ／Ｄ変換回路１００とＤＳＰ部１１０を有する。Ａ／Ｄ変換回路１００は、クロック信号生成回路１５０からのクロック信号に基づくサンプリングクロック信号により、入力信号のサンプリング動作を行って、Ａ／Ｄ変換を実行する。例えばアナログの検出信号（所望信号）をデジタル信号（デジタルデータ）に変換する。ＤＳＰ部１１０は、Ａ／Ｄ変換回路１００からのデジタル信号を受け、デジタル信号に対してデジタル信号処理を行う。このＤＳＰ（Digital Signal Processing）部１１０は、クロック信号生成回路１５０からのクロック信号に基づく動作クロック信号により動作して、フィルター処理等の各種のデジタル信号処理を実行する。
なお図４では、振動片１０が音叉型である場合の例を示しているが、本実施形態の振動片１０はこのような構造に限定されない。例えばＴ字型やダブルＴ字型等であってもよい。また振動片１０の圧電材料は水晶以外であってもよい。
図５に本実施形態の回路装置２０の更に詳細な構成例を示す。回路装置２０は、振動片１０（物理量トランスデューサー）からのフィードバック信号ＤＩを受けて、振動片１０を駆動する駆動回路３０と、振動片１０からの検出信号ＩＱ１、ＩＱ２を受けて、所望信号を検出する検出回路６０を含む。また回路装置２０は、制御部１４０、クロック信号生成回路１５０を含む。更に、電源電圧ＶＤＤが入力される電源端子ＴＶＤＤと、レギュレーター回路２２と、バッファー回路２４を含むことができる。
電源端子ＴＶＤＤには、例えば外部電源電圧ＶＤＤが入力される。この電源電圧ＶＤＤはレギュレーター回路２２やバッファー回路２４に供給される。電源端子ＴＶＤＤは例えば回路装置（ＩＣチップ）におけるパッドである。
レギュレーター回路２２は、電源端子ＴＶＤＤから供給される電源電圧ＶＤＤを降圧する電圧調整を行う。そして電圧調整により得られたレギュレート電源電圧ＶＤＤＬを、動作電源電圧として駆動回路３０及び検出回路６０に供給する。またレギュレーター回路２２は、レギュレート電源電圧ＶＤＤＬを制御部１４０、クロック信号生成回路１５０に供給する。例えば外部からの電源電圧ＶＤＤとして２．７Ｖ〜３．３Ｖの電圧が供給された場合に、レギュレーター回路２２は、この電源電圧ＶＤＤを降圧する電圧調整を行って、例えば１．８Ｖの一定電圧のレギュレート電源電圧ＶＤＤＬを駆動回路３０、検出回路６０、制御部１４０、クロック信号生成回路１５０に供給する。
そして図３に示すクロック信号生成回路１５０の電圧生成回路１６０は、このレギュレート電源電圧ＶＤＤＬに基づいて電源電圧ＶＤＯＳを生成する。例えばレギュレート電源電圧ＶＤＤＬを更に降圧した電源電圧ＶＤＯＳを生成する。
バッファー回路２４には、電源電圧ＶＤＤが供給される。この電源電圧ＶＤＤはバッファー回路２４の高電位側電源電圧として用いられる。そしてバッファー回路２４は、駆動回路３０からの駆動信号ＤＱを受けて、駆動信号ＤＱの振幅を増加させた高振幅の駆動信号（増幅駆動信号）ＤＱＢを振動片１０（物理量トランスデューサー）に出力する。例えば駆動信号ＤＱの振幅を第１の振幅とした場合に、第１の振幅よりも大きい第２の振幅の駆動信号ＤＱＢを振動片１０に出力する。この場合に駆動信号ＤＱ、ＤＱＢは矩形波の信号であってもよいし、正弦波の信号であってもよい。
駆動回路３０は、振動片１０からのフィードバック信号ＤＩが入力される増幅回路３２と、自動ゲイン制御を行うゲイン制御回路４０と、駆動信号ＤＱを振動片１０に出力する駆動信号出力回路５０を含む。また同期信号ＳＹＣを検出回路６０に出力する同期信号出力回路５２を含む。なお、駆動回路３０の構成は図５に限定されず、これらの構成要素の一部を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。
増幅回路３２（Ｉ／Ｖ変換回路）は、振動片１０からのフィードバック信号ＤＩを増幅する。例えば振動片１０からの電流の信号ＤＩを電圧の信号ＤＶに変換して出力する。この増幅回路３２は、キャパシター、抵抗素子、演算増幅器などにより実現できる。
駆動信号出力回路５０は、増幅回路３２による増幅後の信号ＤＶに基づいて、駆動信号ＤＱを出力する。例えば駆動信号出力回路５０が、矩形波（又は正弦波）の駆動信号を出力する場合には、駆動信号出力回路５０はコンパレーター等により実現できる。
ゲイン制御回路４０（ＡＧＣ）は、駆動信号出力回路５０に制御電圧ＤＳを出力して、駆動信号ＤＱの振幅を制御する。具体的には、ゲイン制御回路４０は、信号ＤＶを監視して、発振ループのゲインを制御する。例えば駆動回路３０では、ジャイロセンサーの感度を一定に保つために、振動片１０（駆動用振動片）に供給する駆動電圧の振幅を一定に保つ必要がある。このため、駆動振動系の発振ループ内に、ゲインを自動調整するためのゲイン制御回路４０が設けられる。ゲイン制御回路４０は、振動片１０からのフィードバック信号ＤＩの振幅（振動片の振動速度ｖ）が一定になるように、ゲインを可変に自動調整する。このゲイン制御回路４０は、増幅回路３２の出力信号ＤＶを全波整流する全波整流器や、全波整流器の出力信号の積分処理を行う積分器などにより実現される。
同期信号出力回路５２は、増幅回路３２による増幅後の信号ＤＶを受け、同期信号ＳＹＣ（参照信号）を検出回路６０に出力する。この同期信号出力回路５２は、正弦波（交流）の信号ＤＶの２値化処理を行って矩形波の同期信号ＳＹＣを生成するコンパレーターや、同期信号ＳＹＣの位相調整を行う位相調整回路（移相器）などにより実現できる。
検出回路６０は、増幅回路６１、同期検波回路８１、Ａ／Ｄ変換回路１００、ＤＳＰ部１１０を含む。増幅回路６１は、振動片１０からの第１、第２の検出信号ＩＱ１、ＩＱ２を受けて、差動の信号増幅や電荷−電圧変換を行う。同期検波回路８１は、駆動回路３０からの同期信号ＳＹＣに基づいて同期検波を行う。Ａ／Ｄ変換回路１００は、同期検波後の信号のＡ／Ｄ変換を行う。ＤＳＰ部１１０はＡ／Ｄ変換回路１００からのデジタル信号に対してデジタルフィルター処理やデジタル補正処理などのデジタル信号処理を行う。
制御部１４０は、回路装置２０の制御処理を行う。この制御部１４０は、ロジック回路（ゲートアレイ等）やプロセッサー等により実現できる。回路装置２０での各種のスイッチ制御やモード設定等はこの制御部１４０により行われる。
３．干渉周波数
振動片１０を駆動して角速度等の物理量を検出する回路装置においては、振動片１０の駆動周波数と、検出回路６０のＡ／Ｄ変換回路１００のサンプリングクロック信号等（動作用信号）との干渉により検出性能が劣化する可能性がある。例えば、駆動周波数成分とＡ／Ｄ変換回路１００のサンプリング周波数成分とが一致する干渉周波数において、角速度コードのばらつき等が発生し、検出性能が劣化する。
なお、本実施形態では、駆動周波数の基本波成分（基本周波数成分）や高調波成分（高調波周波数成分）を、駆動周波数成分と呼び、Ａ／Ｄ変換回路１００のサンプリング周波数の基本周波数成分及び高調波周波数成分を、サンプリング周波数成分と呼ぶこととする。
図６は、検出回路６０に供給されるＡ／Ｄ変換回路１００のサンプリングクロック信号やＤＳＰ部１１０の動作クロック信号についての説明図である。
図６に示すように、振動片１０は駆動周波数ｆｄｒで駆動される。また同期検波回路８１は、この駆動周波数ｆｄｒの同期信号に基づいて同期検波処理を行う。この駆動周波数ｆｄｒには、振動片１０の個体差によるばらつきがある。
ここで、本実施形態の比較例の手法として、検出回路６０のＡ／Ｄ変換回路１００やＤＳＰ部１１０等についても、駆動周波数ｆｄｒの駆動信号に基づく信号により動作させる手法が考えられる。しかしながら、この比較例の手法では、駆動周波数ｆｄｒが例えば１００ＫＨｚ程度である場合に、駆動信号に基づく信号は１００ＫＨｚ以下となるため、Ａ／Ｄ変換回路１００やＤＳＰ部１１０の高速動作を実現できない。
このため本実施形態では、発振回路１９０を有するクロック信号生成回路１５０を設け、生成されたクロック信号に基づく動作用信号により、Ａ／Ｄ変換回路１００やＤＳＰ部１１０等を動作させる手法を採用している。例えば図６では、発振周波数ｆｏｓのクロック信号をｉ分周し、分周により得られたサンプリング周波数ｆｓｍ＝ｆｏｓ／ｉのサンプリングクロック信号に基づいて、Ａ／Ｄ変換回路１００を動作させる。また、発振周波数ｆｏｓのクロック信号を分周することにより得られたクロック周波数ｆｄｓｐの動作クロック信号に基づいて、ＤＳＰ部１１０を動作させる。
このような本実施形態の回路装置においては、駆動信号の周波数との干渉を原因とする角速度コードのばらつきの問題が発生する可能性がある。
図７は干渉周波数についての説明図である。図７の横軸は発振周波数であり、縦軸は角速度コードばらつきの大きさを示したものである。駆動周波数成分と検出回路６０側の動作周波数との干渉を原因とする角速度コードばらつきの問題が生じる。
例えば発振回路１９０の発振周波数をｆｏｓとし、ｉ、ｊ、ｋを１以上の整数とし、サンプリングクロック信号等の動作用信号の周波数をｆｏｓ／ｉとする。ｉ≧２の場合は、ｉはクロック信号の分周比に相当し、ｆｏｓ／ｉは、分周比ｉで分周されたサンプリングクロック信号等の動作用信号の周波数になる。
この場合に干渉周波数はｊ×ｆｄｒ＝ｋ×ｆｏｓ／ｉが成り立つときの発振周波数である。即ち、干渉周波数をｆｉｎとすると、ｆｏｓ＝ｆｉｎの場合に、ｊ×ｆｄｒ＝ｋ×ｆｏｓ／ｉの関係式が成り立つ。
例えば図７のＩ１に示す干渉周波数では、１×ｆｄｒ＝ｆｓｍ＝ｆｏｓ／ｉが成り立っている。例えばＩ１の干渉周波数をｆｏｓ＝ｆｉｎ１とすると、１×ｆｄｒ＝ｆｏｓ／ｉ＝ｆｉｎ１／ｉが成り立つ。これはｊ×ｆｄｒ＝ｋ×ｆｏｓ／ｉの関係式（干渉条件）において、ｊ＝１、ｋ＝１の場合に相当する。
またＩ２に示す干渉周波数では、２×ｆｄｒ＝ｆｓｍ＝ｆｏｓ／ｉが成り立っている。例えばＩ２に示す干渉周波数をｆｏｓ＝ｆｉｎ２とすると、２×ｆｄｒ＝ｆｏｓ／ｉ＝ｆｉｎ２／ｉが成り立つ。これはｊ×ｆｄｒ＝ｋ×ｆｏｓ／ｉの関係式において、ｊ＝２、ｋ＝１の場合に相当する。
またＩ３に示す干渉周波数では、３×ｆｄｒ＝ｆｓｍ＝ｆｏｓ／ｉが成り立っている。例えばＩ３に示す干渉周波数をｆｏｓ＝ｆｉｎ３とすると、３×ｆｄｒ＝ｆｏｓ／ｉ＝ｆｉｎ３／ｉが成り立つ。これはｊ×ｆｄｒ＝ｋ×ｆｏｓ／ｉの関係式において、ｊ＝３、ｋ＝１の場合に相当する。
Ｉ４に示す干渉周波数では、３×ｆｄｒ＝２×ｆｓｍ＝２×ｆｏｓ／ｉが成り立っている。例えばＩ４に示す干渉周波数をｆｏｓ＝ｆｉｎ４とすると、３×ｆｄｒ＝２×ｆｏｓ／ｉ＝２×ｆｉｎ４／ｉが成り立つ。これはｊ×ｆｄｒ＝ｋ×ｆｏｓ／ｉの関係式において、ｊ＝３、ｋ＝２の場合に相当する。
Ｉ５に示す干渉周波数では、５×ｆｄｒ＝２×ｆｓｍ＝２×ｆｏｓ／ｉが成り立っている。例えばＩ５に示す干渉周波数をｆｏｓ＝ｆｉｎ５とすると、５×ｆｄｒ＝２×ｆｏｓ／ｉ＝２×ｆｉｎ５／ｉが成り立つ。これはｊ×ｆｄｒ＝ｋ×ｆｏｓ／ｉの関係式において、ｊ＝５、ｋ＝２の場合に相当する。
このように干渉周波数においては、ｊ×ｆｄｒ＝ｋ×ｆｓｍ＝ｋ×ｆｏｓ／ｉの関係式で表される干渉条件が成り立つ。ここで、ｊ×ｆｄｒは、駆動周波数ｆｄｒの高調波成分（ｊ≧２）や基本波成分（ｊ＝１）に相当する。またｆｓｍ＝ｆｏｓ／ｉは、Ａ／Ｄ変換回路１００のサンプリング周波数（広義には動作用信号の周波数）である。従って、干渉条件であるｊ×ｆｄｒ＝ｋ×ｆｏｓ／ｉは、駆動周波数ｆｄｒの高調波成分（ｊ≧２）や基本波成分（ｊ＝１）が、サンプリング周波数ｆｏｓ／ｉのｋ倍に一致するという条件になる。
なお、図７に示す干渉周波数での角速度コードばらつきは、Ａ／Ｄ変換回路１００の入力信号に混入した不要信号の周波数成分（駆動周波数成分）が、Ａ／Ｄ変換回路１００のサンプリング動作により、信号帯域に折り返すことなどが原因で発生する。従って、干渉周波数での角速度コードばらつきは、実際には、ｊ×ｆｄｒとｋ×ｆｓｍとが完全に一致する場合ではなく、ｊ×ｆｄｒとｋ×ｆｓｍの周波数差Δｆが十分に小さい場合に、顕著に現れる。具体的には、周波数差Δｆが、所望信号の周波数帯域である信号帯域の周波数（例えば２００Ｈｚ〜１０Ｈｚ）よりも低い場合には、周波数差Δｆによる折り返しノイズが信号帯域に現れるため、角速度コードばらつき（揺れ）の問題が生じることになる。周波数差Δｆが大きい場合には、ＤＳＰ部１１０の帯域制限用のローパスフィルターにより、折り返しノイズは十分に低減されるため、角速度コードばらつきも発生しないようになる。このように、本実施形態において避けるべき干渉周波数は、所与の周波数幅（信号帯域幅、Δｆ）を有するものと言うことができる。
そして本実施形態では、発振回路１９０の発振周波数を、このような干渉周波数を避けた周波数に設定する手法を採用している。即ち、発振周波数をｆｏｓとし、ｉ、ｊを１以上の整数とし、動作用信号の周波数をｆｏｓ／ｉとした場合に、ｊ×ｆｄｒ≠ｆｏｓ／ｉとなるように発振周波数ｆｏｓを設定する。動作用信号の周波数ｆｏｓ／ｉは、Ａ／Ｄ変換回路１００のサンプリングクロック信号やＤＳＰ部１１０の動作クロック信号（出力データレート）の周波数である。
このように、ｊ×ｆｄｒ≠ｆｏｓ／ｉとなるように発振周波数ｆｏｓを設定すれば、図７のＩ１、Ｉ２、Ｉ３に示す干渉周波数を避けた周波数に、発振周波数ｆｏｓを設定できるようになる。従って、Ｉ１、Ｉ２、Ｉ３に示す大きな値の角速度コードばらつきの発生を低減できるようになり、検出性能の劣化を低減できる。
更に本実施形態では、ｋを１以上の整数とした場合に、ｊ×ｆｄｒ≠ｋ×ｆｏｓ／ｉとなるように発振周波数ｆｏｓを設定することが望ましい。即ち、図７のＩ１、Ｉ２、Ｉ３に示すようなｋ＝１の場合の干渉周波数のみならず、Ｉ４、Ｉ５に示すようなｋ≧２の場合の干渉周波数についても避けた周波数に、発振周波数ｆｏｓを設定する。このようにすれば、Ｉ１、Ｉ２、Ｉ３に示すような大きな値の角速度コードばらつきの発生のみならず、Ｉ４、Ｉ５に示すような比較的小さな値の角速度コードばらつきの発生についても抑制できるようになる。
そして本実施形態では、このようなｊ×ｆｄｒ≠ｋ×ｆｏｓ／ｉとなる発振周波数ｆｏｓの調整を、図３の可変容量回路１９７の容量値の調整等により実現している。そして、発振周波数の周波数調整値（容量調整値）を記憶部１３０に記憶する。
例えば駆動信号に基づく信号により、検出回路６０の回路を動作させる比較例の手法では、図７に示すような干渉周波数の問題は生じない。
これに対して本実施形態では、検出回路６０の回路の高速動作を実現するために、発振回路１９０を有するクロック信号生成回路１６０を設け、生成されたクロック信号に基づく動作用信号により、検出回路６０の回路（Ａ／Ｄ変換回路、ＤＳＰ部）を動作させている。そして駆動信号の駆動周波数と、発振回路１９０の発振周波数とは、別個独立のものであり、相関性がない。このため図７に示すような干渉周波数の問題が発生してしまう。そして、このような干渉周波数の問題を解消するために、本実施形態では以下に説明するような発振周波数の調整手法を採用している。
図８は本実施形態の発振周波数の調整手法の説明図である。図８において横軸は駆動周波数であり、縦軸は周波数調整のターゲット発振周波数である。
図８においてＩＬ１、ＩＬ２は図７で説明した干渉周波数のラインである。この干渉周波数ラインＩＬ１、ＩＬ２上では、角速度コードばらつきの問題が発生する。また図８では、振動片Ａと振動片Ｂの例が示されている。振動片Ａと振動片Ｂとでは、駆動周波数（ティピカル値）が異なっている。例えば回路装置とペアとなってパッケージに組み込まれる振動片として、２種類の振動片Ａ、Ｂがある。駆動周波数が異なる振動片Ａ、Ｂを用いることで例えば多軸ジャイロセンサーにおける軸間干渉の低減等も可能になる。
図８に示すように振動片Ａ、Ｂの駆動周波数には個体差があり、振動片Ａの駆動周波数はＲＤＡの範囲でばらつき、振動片Ｂの駆動周波数はＲＤＢの範囲でばらつく。ＲＤＡは、振動片Ａの駆動周波数のティピカル値ｆｄａを中心とする駆動周波数のばらつきの範囲である。ＲＤＢは、振動片Ｂの駆動周波数のティピカル値ｆｄｂを中心とする駆動周波数のばらつき範囲である。
そして、回路装置に振動片Ａと振動片Ｂのいずれが接続されたかに応じて（いずれの振動片と回路装置とで物理量検出装置が構成されたかに応じて）、図８のＲＣＡの範囲の粗調整を行う。この粗調整は、図３の電圧生成回路１６０が供給する電源電圧ＶＤＯＳの電圧調整により実現する。図８では電源電圧ＶＤＯＳの電圧調整により、例えば５００ＫＨｚ／ステップでの発振周波数の粗調整が可能になる。
例えば回路装置に接続される振動片が振動片Ａ（広義には第１の物理量トランスデューサー）である場合には、電圧生成回路１６０は電源電圧ＶＤＯＳとして第１の電圧を供給する。一方、回路装置に接続される振動片が、振動片Ａとは駆動周波数が異なる振動片Ｂ（広義には第２の物理量トランスデューサー）である場合には、電圧生成回路１６０は電源電圧ＶＤＯＳとして第１の電圧と異なる第２の電圧を供給する。
具体的には、振動片Ａは振動片Ｂに比べて駆動周波数が低い。このため、回路装置に振動片Ａが接続されて物理量検出装置が構成される場合には、振動片Ａの低い駆動周波数に対応して、発振周波数の調整範囲も低い周波数範囲に設定することが望ましい。従って、振動片Ａが接続される場合には、電圧生成回路１６０は、電源電圧ＶＤＯＳとして、第２の電圧に比べて低い第１の電圧を、ＣＲ発振回路１７０（広義には発振回路１９０）に供給する。こうすることで、ＣＲ発振回路１７０の発振周波数が低くなり、振動片Ａの低い駆動周波数に対応して、発振周波数の調整範囲を低い周波数範囲に設定できるようになる。
一方、振動片Ｂは振動片Ａに比べて駆動周波数が高い。このため、回路装置に振動片Ｂが接続されて物理量検出装置が構成される場合には、振動片Ｂの高い駆動周波数に対応して、発振周波数の調整範囲も高い周波数範囲に設定することが望ましい。従って、振動片Ｂが接続される場合には、電圧生成回路１６０は、電源電圧ＶＤＯＳとして、第１の電圧に比べて高い第２の電圧を、ＣＲ発振回路１７０に供給する。こうすることで、ＣＲ発振回路１７０の発振周波数が高くなり、振動片Ｂの高い駆動周波数に対応して、発振周波数の調整範囲を高い周波数範囲に設定できるようになる。
また図８において、ＶＬＡは振動片Ａの場合の発振周波数の調整ラインであり、ＶＬＢは振動片Ｂの場合の発振周波数の調整ラインである。例えば振動片Ａが回路装置に接続された場合には、調整ラインＶＬＡを用いて発振周波数を調整する。この調整ラインＶＬＡは、干渉周波数ラインＩＬ１とＩＬ２の中間に設定されるラインである。
図８のＲＤＡに示すように、振動片Ａの駆動周波数には個体差によるばらつきが存在する。一方、振動片Ａに回路装置が接続されて、物理量検出装置としてパッケージされた状態においては、駆動周波数を測定することで、振動片Ａの駆動周波数を一意に特定できる。そして測定された駆動周波数がｆｄｒ＝ｆｄ１である場合には、図８に示すように、ｆｄｒ＝ｆｄ１と調整ラインＶＬＡとから、ターゲット発振周波数ｆｔ１を求める。例えばｆｄｒ＝ｆｄ１のラインと調整ラインＶＬＡの交点から、ターゲット発振周波数ｆｔ１を求めることができる。そして発振周波数がｆｏｓ＝ｆｔ１に設定されるように、可変容量回路１９６により周波数調整を行う。即ち可変容量回路１９７の容量値を調整する。
また、測定された駆動周波数がｆｄｒ＝ｆｄ２である場合には、ｆｄｒ＝ｆｄ２と調整ラインＶＬＡとから、ターゲット発振周波数ｆｔ２を求める。そして発振周波数がｆｏｓ＝ｆｔ２に設定されるように、可変容量回路１９７により周波数調整を行う。
同様に、図８のＲＤＢに示すように、振動片Ｂの駆動周波数には個体差によるばらつきが存在するが、振動片Ｂに回路装置が接続された状態においては、駆動周波数を測定することで、振動片Ｂの駆動周波数を一意に特定できる。そして測定された駆動周波数がｆｄｒ＝ｆｄ３である場合には、ｆｄｒ＝ｆｄ３と調整ラインＶＬＢとから、ターゲット発振周波数ｆｔ３を求める。そして発振周波数がｆｏｓ＝ｆｔ３に設定されるように、可変容量回路１９７により周波数調整を行う。
以上のようにすることで本実施形態では、干渉周波数を避けた周波数に発振周波数ｆｏｓを設定できるようになる。即ち、ｊ×ｆｄｒ≠ｋ×ｆｏｓ／ｉとなるように発振周波数ｆｏｓを設定できる。
そして図８に示すように、発振周波数の調整ラインＶＬＡ、ＶＬＢは干渉周波数ラインＩＬ１、ＩＬ２の中間に位置する。従って、後述する図１７のように、温度変化によって発振周波数が変動した場合にも、図７で説明した干渉周波数による角速度コードばらつきの発生を低減できるようになる。例えば駆動周波数がｆｄｒ＝ｆｄ１である場合には、温度変化による発振周波数の変動が、周波数範囲ＲＳ１内に収まっていれば、干渉周波数ラインＩＬ１、ＩＬ２との干渉を回避できる。駆動周波数がｆｄｒ＝ｆｄ２である場合には、温度変化による発振周波数の変動が、周波数範囲ＲＳ２内に収まっていれば、干渉周波数ラインＩＬ１、ＩＬ２との干渉を回避できる。ｆｄｒ＝ｆｄ３の場合も同様である。
４．多軸ジャイロセンサー
次に多軸ジャイロセンサーにおける本実施形態の発振周波数設定手法について説明する。図９は、複数の軸回りでの回転角速度の検出を行う多軸ジャイロセンサーに用いられる回路装置２０の構成例である。この構成例の回路装置２０は、複数の振動片１０-１、１０-２、１０-３の駆動及び検出を行う。ここで、例えば、振動片１０-１は、Ｘ軸（広義には第１の軸）の回りでの回転角速度を検出するための振動片である。振動片１０-２は、Ｙ軸（広義には第２の軸）の回りでの回転角速度を検出するための振動片である。振動片１０-３は、Ｚ軸（広義には第３の軸）の回りでの回転角速度を検出するための振動片である。
図９では、回路装置２０の検出回路６０には、振動片１０-１（広義には第１の物理量トランスデューサー）からの第１の検出信号と、振動片１０-２（広義には第２の物理量トランスデューサー）からの第２の検出信号が入力される。また検出回路６０には、振動片１０-３（広義には第３の物理量トランスデューサー）からの第３の検出信号が入力される。そして検出回路６０には、振動片１０-１用の回路として、増幅回路６１-１、同期検波回路８１-１、フィルター部９０-１、Ａ／Ｄ変換器ＡＤＣＸが設けられている。また検出回路６０には、振動片１０-２用の回路として、増幅回路６１-２、同期検波回路８１-２、フィルター部９０-２、Ａ／Ｄ変換器ＡＤＣＹが設けられる。また振動片１０-３用の回路として、増幅回路６１-３、同期検波回路８１-３、フィルター部９０-３、Ａ／Ｄ変換器ＡＤＣＺが設けられている。
検出回路６０のＡ／Ｄ変換回路１００（ＡＤＣＸ〜ＡＤＣＺ）は、クロック信号生成回路１５０からのクロック信号を分周したサンプリング周波数ｆｓｍ＝ｆｏｓ／ｉ１のサンプリングクロック信号に基づいて、入力信号のサンプリング動作を行う。具体的には、Ａ／Ｄ変換回路１００（ＡＤＣＸ、ＡＤＣＹ）は、振動片１０-１からの第１の検出信号に対応する第１の入力信号と、振動片１０-２からの第２の検出信号に対応する第２の入力信号のサンプリング動作を、動作用信号であるサンプリングクロック信号に基づいて行う。またＡ／Ｄ変換回路１００（ＡＤＣＺ）は、振動片１０-３からの第３の検出信号に対応する第３の入力信号のサンプリング動作を、サンプリングクロック信号に基づいて行う。
検出回路６０のＤＳＰ部１１０は、クロック信号を分周したクロック周波数ｆｄｓｐ＝ｆｏｓ／ｉ２の動作クロック信号に基づいて、Ａ／Ｄ変換回路１００（ＡＤＣＸ〜ＡＤＣＺ）からのデジタル信号に対するデジタル信号処理を行う。
なお図９では駆動回路の構成については図示を省略しているが、実際には、振動片１０-１用、振動片１０-２用、振動片１０-３用の駆動回路が設けられている。この場合に、駆動回路は、振動片１０-１（第１の物理量トランスデューサー）からの第１のフィードバック信号を受けて、振動片１０-１を駆動し、振動片１０-２（第２の物理量トランスデューサー）からの第２のフィードバック信号を受けて、振動片１０-２を駆動する。また駆動回路は、振動片１０-３（第３の物理量トランスデューサー）からの第３のフィードバック信号を受けて、振動片１０-３を駆動する。
また増幅回路６１-１〜６１-３、同期検波回路８１-１〜８１-３、フィルター部９０-１〜９０-３、Ａ／Ｄ変換器ＡＤＣＸ〜ＡＤＣＺの構成・動作については、図４、図５の増幅回路６１、同期検波回路８１、Ａ／Ｄ変換回路１００、フィルター部９０、ＤＳＰ部１１０と同様であるため、詳細な説明は省略する。また図９のＡ／Ｄ変換回路１１０では、振動片１０-１〜振動片１０-３用に別個にＡ／Ｄ変換器ＡＤＣＸ〜ＡＤＣＺが設けられているが、１つのＡ／Ｄ変換器による時分割処理で、振動片１０-１〜振動片１０-３の検出信号についてのＡ／Ｄ変換を行ってもよい。また図９では、多軸ジャイロセンサーが３軸のジャイロセンサーである場合について示したが、多軸ジャイロセンサーは２軸のジャイロセンサーであってもよい。この場合には例えば振動片１０-１、１０-２に対応する検出回路６０の各回路や駆動回路を設ければよい。
多軸ジャイロセンサーでは、いわゆる軸間干渉が問題になる。図９では、この軸間干渉の影響を低減するために振動片１０-１、１０-２、１０-３の駆動周波数を異ならせている。具体的には、不図示の駆動回路により、Ｘ軸用の振動片１０-１については駆動周波数ｆｄｒ１で駆動する。Ｙ軸用の振動片１０-２についてはｆｄｒ１と異なる駆動周波数ｆｄｒ２で駆動する。Ｚ軸用の振動片１０-３についてはｆｄｒ１及びｆｄｒ２の両方と異なる駆動周波数ｆｄｒ３で駆動する。このように各軸の駆動周波数を異ならせることで、軸間干渉の影響を低減して、検出性能の低下を低減できるようになる。
そして本実施形態では、このように振動片１０-１（第１の物理量トランスデューサー）の駆動周波数を第１の駆動周波数ｆｄｒ１とし、振動片１０-２（第２の物理量トランスデューサー）の駆動周波数を第２の駆動周波数ｆｄｒ２とした場合に、ｊ×ｆｄｒ１≠ｆｏｓ／ｉ、且つ、ｍ×ｆｄｒ２≠ｆｏｓ／ｉとなるように発振周波数ｆｏｓを調整する。ここで、ｉ、ｊ、ｍは１以上の整数である。具体的には本実施形態では、記憶部１３０は、ｊ×ｆｄｒ１≠ｆｏｓ／ｉ、且つ、ｍ×ｆｄｒ２≠ｆｏｓ／ｉとなるように発振周波数ｆｏｓを調整する周波数調整値を記憶する。更に望ましくは、ｋ、ｎを１以上の整数とした場合に、ｊ×ｆｄｒ１≠ｋ×ｆｏｓ／ｉ、且つ、ｍ×ｆｄｒ２≠ｎ×ｆｏｓ／ｉとなるように発振周波数ｆｏｓを調整して、記憶部１３０に記憶する。この記憶部１３０への記憶処理は図４の制御部１４０により行われる。
また本実施形態では、振動片１０-３（第３の物理量トランスデューサー）の駆動周波数を第３の駆動周波数ｆｄｒ３とした場合に、ｊ×ｆｄｒ１≠ｆｏｓ／ｉ、ｍ×ｆｄｒ２≠ｆｏｓ／ｉ、且つ、ｐ×ｆｄｒ３≠ｆｏｓ／ｉとなるように発振周波数ｆｏｓを調整する。ここで、ｐは１以上の整数である。具体的には本実施形態では、記憶部１３０は、ｊ×ｆｄｒ１≠ｆｏｓ／ｉ、ｍ×ｆｄｒ２≠ｆｏｓ／ｉ、且つ、ｐ×ｆｄｒ３≠ｆｏｓ／ｉとなるように発振周波数ｆｏｓを調整する周波数調整値を記憶する。更に望ましくは、ｋ、ｎ、ｑを１以上の整数とした場合に、ｊ×ｆｄｒ１≠ｋ×ｆｏｓ／ｉ、ｍ×ｆｄｒ２≠ｎ×ｆｏｓ／ｉ、且つ、ｐ×ｆｄｒ３≠ｑ×ｆｏｓ／ｉとなるように発振周波数ｆｏｓを調整して、記憶部１３０に記憶する。
図１０は、多軸ジャイロセンサーにおける干渉周波数を説明する図である。図１０の横軸は発振周波数であり、縦軸は角速度コードばらつきを示したものである。図７の１軸のジャイロセンサーの場合に比べて、図１０の多軸ジャイロセンサーでは、駆動周波数成分とサンプリング周波数成分（動作用信号の周波数成分）が一致する干渉周波数が多く発生する。即ち、多くの干渉周波数において角速度コードばらつきが発生している。これは、図９に示すように、多軸ジャイロセンサーでは、軸間干渉の低減のために、各振動片１０-１、１０-２、１０-３の駆動周波数ｆｄｒ１、ｆｄｒ２、ｆｄｒ３を異ならせているからである。
例えば図１１は多軸ジャイロセンサーにおける発振周波数の調整手法の説明図である。図１１において横軸は駆動周波数であり、縦軸は発振周波数である。
図１１においてＩＭ１、ＩＭ２、ＩＭ３は、図１０の干渉周波数のラインである。ＲＳＸは、Ｘ軸用である振動片１０-１において、干渉周波数を避けることができる周波数範囲である。ＲＳＹは、Ｙ軸用である振動片１０-２において、干渉周波数を避けることができる周波数範囲である。ＲＳＺは、Ｚ軸用である振動片１０-３において、干渉周波数を避けることができる周波数範囲である。Ｘ軸、Ｙ軸、Ｚ軸の駆動周波数ｆｄｒ１、ｆｄｒ２、ｆｄｒ３が異なるため、干渉周波数を避けることができる周波数範囲ＲＳＸ、ＲＳＹ、ＲＳＺも異なった周波数範囲になる。従って、Ｘ軸、Ｙ軸、Ｚ軸の全てについての干渉周波数を避けるためには、これらの周波数範囲ＲＳＸ、ＲＳＹ、ＲＳＺの重複範囲である周波数範囲ＲＳＸＹＺに、発振周波数を設定する必要がある。即ち、図７、図８の１軸のジャイロセンサーの場合に比べて、干渉周波数を避けた発振周波数の設定は、厳しい条件となる。
図１１において、Ｘ軸用の振動片１０-１の駆動周波数をｆｄｒ１とした場合に、ｊ×ｆｄｒ１≠ｆｏｓ／ｉとなるように発振周波数ｆｏｓを調整することで、Ｘ軸用の周波数範囲ＲＳＸ内に入るように発振周波数を設定できる。またＹ軸用の振動片１０-２の駆動周波数をｆｄｒ２とした場合に、ｍ×ｆｄｒ２≠ｆｏｓ／ｉとなるように発振周波数ｆｏｓを調整することで、Ｙ軸用の周波数範囲ＲＳＹ内に入るように発振周波数を設定できる。またＺ軸用の振動片１０-３の駆動周波数をｆｄｒ３とした場合に、ｐ×ｆｄｒ３≠ｆｏｓ／ｉとなるように発振周波数ｆｏｓを調整することで、Ｚ軸用の周波数範囲ＲＳＺ内に入るように発振周波数を設定できる。
従って、Ｘ軸、Ｙ軸、Ｚ軸の全てについての干渉周波数を避けるためには、ｊ×ｆｄｒ１≠ｆｏｓ／ｉ、ｍ×ｆｄｒ２≠ｆｏｓ／ｉ、且つ、ｐ×ｆｄｒ３≠ｆｏｓ／ｉとなるように発振周波数ｆｏｓが調整すればよい。このようにすれば、周波数範囲ＲＳＸ、ＲＳＹ、ＲＳＺの重複範囲である周波数範囲ＲＳＸＹＺ内に入るように、発振周波数を設定できる。これにより、Ｘ軸、Ｙ軸、Ｚ軸の全てについての干渉周波数を避けた周波数に発振周波数を設定することが可能になる。この結果、多軸ジャイロセンサーにおいて、角速度コードばらつきが発生して検出性能が劣化してしまう事態を、効果的に抑制できるようになる。
さて、図１１の周波数範囲ＲＳＸＹＺに示すように、多軸ジャイロセンサーにおいて干渉周波数を避けた発振周波数の設定は、１軸のジャイロセンサーに比べて厳しい条件となる。そこで本実施形態では図１２に示す発振周波数設定手法で、多軸ジャイロセンサーにおける発振周波数の調整を実現している。
図１２の発振周波数設定手法では、まず、Ｘ軸用、Ｙ軸用、Ｚ軸用の振動片１０-１、１０-２、１０-３の駆動周波数を測定する（ステップＳ１１）。具体的には、振動片１０-１、１０-２、１０-３と回路装置が接続されて、物理検出装置としてモジュール化された状態で、振動片１０-１、１０-２、１０-３の駆動周波数を測定する。即ち、振動片１０-１、１０-２、１０-３の駆動周波数には、振動片の個体差によるばらつきがある。例えば図１１のＲＳＸ、ＲＳＹ、ＲＳＺの周波数範囲で、振動片１０-１、１０-２、１０-３の駆動周波数はばらつく。そこで、この駆動周波数のばらつきの影響を無くすために、図１２のステップＳ１１に示すように、物理検出装置のモジュールの状態で、Ｘ軸、Ｙ軸、Ｚ軸用の振動片１０-１、１０-２、１０-３の駆動周波数を実測する。
例えば図１３において、縦軸は駆動周波数であり、横軸は発振周波数であり、ＩＭ１〜ＩＭ３は干渉周波数のラインである。そして図１３では、Ｘ軸、Ｙ軸、Ｚ軸の駆動周波数ｆｄｒ１、ｆｄｒ２、ｆｄｒ３が測定されている。
次に、干渉周波数を数式化した干渉式を用いて、Ｘ軸、Ｙ軸、Ｚ軸の各々について、干渉する発振周波数を算出する（ステップＳ１２）。これは図１３において、Ｘ軸の駆動周波数ｆｄｒ１のラインＬＦＸ、Ｙ軸の駆動周波数ｆｄｒ２のラインＬＦＹ、Ｚ軸の駆動周波数ｆｄｒ３のラインＬＦＺの各々と、干渉式を表す干渉周波数のラインＩＭ１〜ＩＭ３との交点を算出することに相当する。なお、干渉式を表す干渉周波数のラインＩＭ１〜ＩＭ３は、多数の物理検出装置のサンプルを測定することで、予め求めておく。
次に、干渉する発振周波数のヒストグラムを作成する（ステップＳ１３）。即ち、ステップＳ１２で算出された発振周波数のヒストグラムを作成する。図１４は、このようにして作成されたヒストグラムの例である。図１４の横軸は発振周波数であり、算出された発振周波数の頻度である。
次に、ステップＳ１３で作成されたヒストグラムを用いて、隣合う干渉周波数の間の周波数範囲のうち、最も広い周波数範囲の中央値になるように、発振周波数を調整する（ステップＳ１４）。具体的には図３の可変容量回路１９７により発振周波数を調整する。
例えば図１４のヒストグラムにおいて、隣合う干渉周波数ｆｉｎａ、ｆｉｎｂの間の周波数範囲はＦＧ１であり、隣合う干渉周波数ｆｉｎｂ、ｆｉｎｃの間の周波数範囲はＦＧ２であり、隣合う干渉周波数ｆｉｎｃ、ｆｉｎｄの間の周波数範囲はＦＧ３である。そして、これらの周波数範囲ＦＧ１、ＦＧ２、ＦＧ３のうち、最も広い周波数範囲はＦＧ２である。従って、この場合には周波数範囲ＦＧ２の中央値になるように、発振周波数が設定される。そして、この発振周波数に設定するための周波数調整値が、不揮発性メモリーである記憶部１３０に記憶される。即ち、この発振周波数に設定するための可変容量回路１９７の容量調整値が、記憶部１３０に記憶される。そして物理検出装置の動作時には、この容量調整値が記憶部１３０から読み出され、読み出された容量調整に基づいて可変容量回路１９７の容量値が調整される。こうすることで、図１４の周波数範囲ＦＧ２の中央値の発振周波数で、ＣＲ発振回路１７０を発振させることが可能になる。
以上のような周波数設定手法を採用することで、図１１のＲＳＸＹＺに示すように、干渉周波数を回避できる周波数範囲が狭くなる多軸ジャイロセンサーにおいても、角速度コードばらつき等の不具合の発生を抑制できる周波数に、発振周波数を調整することが可能になる。特に本実施形態では、図１４に示すように、隣合う干渉周波数の間の周波数範囲が最も広い周波数範囲ＦＧ２の中央値に発振周波数を設定している。従って、後述する図１７に示すように温度変化に伴い発振周波数が変動した場合にも、発振周波数が干渉周波数に一致して角速度コードばらつき等の不具合が発生してしまう事態を、効果的に抑制することが可能になる。
５．クロック信号生成回路の詳細な構成
次に図１５を用いてクロック信号生成回路１５０の詳細な構成例を説明する。図１５には、電圧生成回路１６０や、ＣＲ発振回路１７０を構成する増幅回路１８０、可変抵抗回路１９６及び可変容量回路１９７の詳細な構成例が示されている。
電圧生成回路１６０は演算増幅器ＯＰＡ、抵抗素子ＲＢ１、ＲＢ２、ＲＢ３、スイッチ素子ＳＢ１、ＳＢ２を有する。抵抗素子ＲＢ１、ＲＢ２、ＲＢ３は、電源電圧ＶＤＯＳの出力ノードとＶＳＳのノードの間に直列接続される。演算増幅器ＯＰＡの反転入力端子（第１の端子）は、演算増幅器ＯＰＡの出力ノードに接続される。演算増幅器ＯＰＡの非反転入力端子（第２の端子）は、スイッチ素子ＳＢ１を介して抵抗素子ＲＢ１とＲＢ２の接続ノードに接続されると共に、スイッチ素子ＳＢ２を介して抵抗素子ＲＢ２とＲＢ３の接続ノードに接続される。演算増幅器ＯＰＡの反転入力端子と非反転入力端子の間には、仕事関数差に基づく電圧が発生している。
図８で説明した電源電圧に基づく粗調整（ＲＣＡ）は、スイッチ素子ＳＢ１、ＳＢ２のオン・オフ制御により実現される。例えば回路装置に振動片Ａが接続される場合には、スイッチ素子ＳＢ２をオンにして、スイッチ素子ＳＢ１をオフにする。こうすること、電源電圧ＶＤＯＳが低い第１の電圧に設定されて、ＣＲ発振回路１７０の発振周波数は低くなる。これにより図８の調整ラインＶＬＡでの発振周波数の調整が可能になる。
一方、回路装置に振動片Ｂが接続される場合には、スイッチ素子ＳＢ１をオンにして、スイッチ素子ＳＢ２をオフにする。こうすることで、電源電圧ＶＤＯＳが高い第２の電圧に設定されて、ＣＲ発振回路１７０の発振周波数は高くなる。これにより調整ラインＶＬＢでの発振周波数の調整が可能になる。
増幅回路１８０は、ＮＡＮＤ回路ＮＡ、インバーター回路ＩＶ１、ＩＶ２を有する。インバーター回路ＩＶ１の出力は、キャパシターＣを介して、増幅回路１８０の入力ノードＮＩに帰還される。インバーター回路ＩＶ２の出力は、可変抵抗回路１９６を介して、増幅回路１８０の入力ノードＮＩに帰還される。ＮＡＮＤ回路ＮＡの第１の入力が、増幅回路１８０の入力になり、ＮＡＮＤ回路ＮＡの第２の入力にはイネーブル信号ＥＮが入力される。イネーブル信号ＥＮがＨレベルになるとＣＲ発振回路１７０が動作イネーブル状態に設定され、イネーブル信号ＥＮがＬレベルになると動作ディスエーブル状態に設定される。
可変抵抗回路１９６は、直列接続される複数の抵抗素子Ｒ１〜Ｒ６と、複数の抵抗素子Ｒ１〜Ｒ６の各抵抗素子に対して各ヒューズ素子が並列に接続される複数のヒューズ素子ＦＵ１〜ＦＵ６（広義にはスイッチ素子）を有する。例えばヒューズ素子ＦＵ１は抵抗素子Ｒ１と並列に接続され、ヒューズ素子ＦＵ２は抵抗素子Ｒ２と並列に接続される。ヒューズ素子ＦＵ３〜ＦＵ６と抵抗素子Ｒ３〜Ｒ６の接続構成も同様である。また可変抵抗回路１９６は、複数の抵抗素子Ｒ１〜Ｒ６に直列接続される基準抵抗素子Ｒ７を有する。即ち、複数の抵抗素子Ｒ１〜Ｒ６及び基準抵抗素子Ｒ７は、増幅回路１８０の出力ノードＮＱと入力ノードＮＩとの間に直列接続される。
可変容量回路１９７は、可変容量素子ＣＶ１〜ＣＶ４と容量制御電圧出力回路ＢＣ１〜ＢＣ４を有する。可変容量素子ＣＶ１〜ＣＶ４の一端は、増幅回路１８０の出力ノードＮＱに接続され、他端は容量制御電圧出力回路ＢＣ１〜ＢＣ４の出力に接続されている。可変容量素子ＣＶ１〜ＣＶ４は、容量制御電圧出力回路ＢＣ１〜ＢＣ４が出力した容量制御電圧により容量が変化する素子である。可変容量素子ＣＶ１〜ＣＶ４は例えばバリキャップ（バラクター）などにより実現できる。可変容量回路１９７は、例えばバイナリーに重みづけられた可変容量素子のアレイにより実現することができ、この場合には容量制御電圧による制御はハイレベルとローレベルの２値制御になる。この可変容量回路１９７によれば例えば３０ＫＨｚ／ステップでの発振周波数の微調整が可能になる。
電圧生成回路１６０は、トランジスターの仕事関数差に基づいて、例えば負の温度特性（第１の温度特性）を有する電源電圧ＶＤＯＳを生成して、ＣＲ発振回路１７０の増幅回路１８０の電源として供給する。例えば電圧生成回路１６０（レギュレーター回路）には高電位側の電源電圧ＶＤＤＬと低電位側の電源電圧ＶＳＳ（ＧＮＤ）が供給される。そして電圧生成回路１６０は、第１のトランジスターと、第１のトランジスターとはゲート電極の導電性が異なる第２のトランジスターを有する。例えば第１のトランジスターのゲート電極がＮ型である場合には、第２のトランジスターのゲート電極はＰ型となっている。そして電圧生成回路１６０は、第１、第２のトランジスターの仕事関数差に対応する電圧を、電源電圧ＶＤＯＳとして供給する。即ち、異種ゲートの仕事関数差に基づく電源電圧ＶＤＯＳを供給する。仕事関数差に基づく電源電圧ＶＤＯＳは、例えば負の温度特性を有しており、温度が上昇すると電源電圧ＶＤＯＳは低くなる。
一方、ＣＲ発振回路１７０の発振周波数は、電源電圧ＶＤＯＳが固定電圧（一定）の場合には正の温度特性を有する。即ち、電源電圧ＶＤＯＳが固定となる条件では、温度が上昇すると発振周波数は高くなる。
例えばＮＡＮＤ回路ＮＡやインバーター回路ＩＶ１、ＩＶ２の各回路の信号遅延の影響を除外した場合のＣＲ発振回路１７０の発振周波数をｆ０とする。するとＣＲ発振回路１７０の発振周波数ｆ０は、一般的には下式（１）のように表される。
ｆ０＝１／（２．２×Ｃ×Ｒ） （１）
本実施形態では、抵抗Ｒ（Ｒ１〜Ｒ７）として負の温度特性の抵抗を使用している。例えば抵抗Ｒ（Ｒ１〜Ｒ７）としてポリシリコン抵抗等を使用する。ポリシリコン抵抗は負の温度特性を有するため、温度が上昇すると抵抗Ｒの抵抗値は低くなる。従って、温度が上昇すると、発振周波数ｆ０＝１／（２．２×Ｃ×Ｒ）は高くなる。即ち、ＮＡＮＤ回路等の各回路の信号遅延の影響を除外した発振周波数ｆ０は正の温度特性を有する。
またＮＡＮＤ回路ＮＡ、インバーター回路ＩＶ１、ＩＶ２の各回路を構成するＭＯＳのトランジスターのしきい値電圧は負の温度特性を有しており、温度が上昇するとしきい値電圧は低下する。しきい値電圧が低下すると、ＮＡＮＤ回路等の各回路での信号の遅延時間は短くなり、ＣＲ発振回路１７０の発振周波数は上昇する。例えば各回路の負荷容量をＣＬとし、ドレイン電流をＩＤとし、電源電圧をＶＤＯＳとし、所定係数をｋとすると、各回路での遅延時間は下式（２）のように表すことができる。
ｔｄ＝ｋ｛（ＣＬ×ＶＤＯＳ）／ＩＤ｝ （２）
上式（２）より、温度が上昇して、しきい値電圧が低下すると、ドレイン電流ＩＤが増加することで、遅延時間ｔｄは短くなり、電源電圧ＶＤＯＳが固定の場合の発振周波数は上昇する。
図１６（Ａ）は、電源電圧ＶＤＯＳが固定の場合の発振周波数の温度特性（シミュレーション結果）を示す図である。上述したように、温度が上昇すると、抵抗Ｒ（Ｒ１〜Ｒ７）の抵抗値が低くなってｆ０＝１／（２．２×Ｃ×Ｒ）が高くなると共に、ＮＡＮＤ回路等の各回路の遅延時間ｔｄが短くなる。従って、図１６（Ａ）に示すように、電源電圧ＶＤＯＳが固定の場合のＣＲ発振回路１７０の発振周波数は、温度が上昇すると高くなり、正の温度特性を有する。
図１６（Ｂ）は、電源電圧ＶＤＯＳの温度特性（シミュレーション結果）を示す図である。上述したように本実施形態では、電圧生成回路１６０が、トランジスターの仕事関数差に基づいて負の温度特性の電源電圧ＶＤＯＳを生成する。従って、図１６（Ｂ）に示すように、電源電圧ＶＤＯＳは温度が上昇すると減少し、負の温度特性を有する。
図１７は、ＣＲ発振回路１７０の発振周波数の変動率（実機測定結果）を示す図である。本実施形態では、図１６（Ａ）のように電源電圧ＶＤＯＳが固定の場合に発振周波数が正の温度特性を有するＣＲ発振回路１７０に対して、図１６（Ｂ）に示すように負の温度特性の電源電圧ＶＤＯＳを供給する。このようにすれば、ＣＲ発振回路１７０の単体での発振周波数が持つ正の温度特性（図１６（Ａ））を、電源電圧ＶＤＯＳの負の温度特性（図１６（Ｂ））で打ち消すことが可能になる。これにより図１７に示すように、温度変動に対する発振周波数の変動率を低く抑えることができる。このように本実施形態によれば、発振周波数の適正な温度補償が可能になり、温度変動に対する周波数の変動率が低いクロック信号を供給できるようになる。
次に可変抵抗回路１９６を用いた発振周波数の調整手法について説明する。発振周波数の調整については、半導体ウェハープロセスによるトランジスターや抵抗などの素子ばらつきに対して、可変抵抗回路１９６を用いて所望の発振周波数に調整することを目的としている。
図１５の可変抵抗回路１９６の抵抗素子Ｒ１〜Ｒ６の抵抗値は例えばバイナリーで重み付けされている。例えばＲ１〜Ｒ６の各抵抗素子は、１又は複数のユニット抵抗により構成されている。例えばＲ１は２０＝１個の抵抗ユニットで構成され、Ｒ２は直列接続された２１＝２個の抵抗ユニットにより構成され、Ｒ３は直列接続された２２個の抵抗ユニットにより構成される。同様に、Ｒ４、Ｒ５、Ｒ６は、各々、直列接続された２３個、２４個、２５個の抵抗ユニットにより構成される。従って、ユニット抵抗の抵抗値をＲＵとすると、Ｒ１の抵抗値は２０×ＲＵ（＝ＲＵ）、Ｒ２の抵抗値は２１×ＲＵ（＝２×ＲＵ）、Ｒ３の抵抗値は２２×ＲＵ、Ｒ４の抵抗値は２３×ＲＵ、Ｒ５の抵抗値は２４×ＲＵ、Ｒ６の抵抗値は２５×ＲＵに設定される。
一方、Ｒ７は、基準となる発振周波数を設定するための基準抵抗素子であり、Ｒ７の抵抗値である基準抵抗値をＲＢとすると、ＲＢは例えばＲ６と同程度の抵抗値に設定できる。このように設定することで、可変抵抗回路１９６の抵抗値を所定範囲内（例えばＲＢ〜ＲＢ＋ＲＵ×（２６−１）の範囲）で可変に設定できるようになる。
図１５に示すように、ＦＵ１〜ＦＵ６の各ヒューズ素子は、Ｒ１〜Ｒ６の各抵抗素子と並列に設けられている。そしてヒューズカット前においては、全てのヒューズ素子ＦＵ１〜ＦＵ６が非カット状態となっている。従って、可変抵抗回路１９６の抵抗値は、Ｒ７の基準抵抗値ＲＢ（正確には、ＲＢ＋ヒューズ素子等の寄生抵抗値）に設定される。そして、この状態でＣＲ発振回路１７０の発振周波数が計測される。計測された発振周波数をｆｒとすると、例えば下式（３）に示すようにｆｒの一次式で表されるトリミング式によりヒューズ値が計算される。なおａ、ｂは定数である。
ヒューズ値＝ａ×ｆｒ＋ｂ （３）
計算されたヒューズ値に基づいて、ヒューズ素子ＦＵ１〜ＦＵ６のいずれをカット（トリミング）するかが決定される。例えばトリミング式で計算されたヒューズ値に基づいて、ヒューズＦＵ１、ＦＵ３、ＦＵ４、ＦＵ５がカットされたとする。この場合には、可変抵抗回路１９６の抵抗値は、ＲＢ＋Ｒ１＋Ｒ３＋Ｒ４＋Ｒ５（＋寄生抵抗値）になる。
具体的にはヒューズ値（整数に変換した後のヒューズ値）をバイナリー表現のデータに変換することで、カットするヒューズ素子を決定できる。例えばヒューズ値＝１＝２０であれば、ヒューズ素子ＦＵ１をカットし、ヒューズ値＝２＝２１であれば、ヒューズ素子ＦＵ２をカットする。また、ヒューズ値＝３＝２０＋２１であれば、ヒューズ素子ＦＵ１及びＦＵ２をカットし、ヒューズ値＝４＝２２であれば、ヒューズ素子ＦＵ３をカットし、ヒューズ値＝５＝２０＋２２であれば、ヒューズ素子ＦＵ１及びＦＵ３をカットする。即ち、ヒューズＦＵ１がバイナリー表現のヒューズ値のＬＳＢに相当し、ヒューズＦＵ２がＬＳＢの次のビットに相当し、ヒューズＦＵ３がその次のビットに相当する。同様にヒューズＦＵ６はバイナリー表現のヒューズ値のＭＳＢに相当する。そしてヒューズ値のＬＳＢが１であれば、ヒューズＦＵ１をカットし、０であればカットしない。ＬＳＢの次のビットが１であれば、ヒューズＦＵ２をカットし、０であればカットしない。
６．物理量検出装置の製造方法
次に物理量トランスデューサーと回路装置を有する物理量検出装置の製造方法（発振周波数の調整方法）について図１８のフロー図を用いて説明する。
まず、半導体ウェハー（回路装置）を製造する（ステップＳ１）。即ち、公知の製造方法により、半導体ウェハーの基板（シリコン基板）に、回路装置（半導体チップ）を構成するトランジスターや抵抗素子や容量素子等の回路素子や、配線を形成する。即ち、成膜、現像、露光、レジスト塗布、エッチング、レジスト剥離、不純物注入等の製造工程により回路素子や配線を形成し、これにより複数の回路装置が形成された半導体ウェハーが製造される。
次に半導体ウェハーの状態での検査を行う（ステップＳ２）。具体的には、各回路装置の発振回路１９０の発振周波数を測定する（ステップＳ３）。例えば半導体ウェハーの回路装置へのプロービングを行って、発振周波数を測定する。そして発振周波数をターゲット発振周波数に設定する周波数調整値を求める（ステップＳ４）。例えば周波数調整値としてヒューズ値を求める。そして求められた周波数調整値（ヒューズ値）に基づいて、ヒューズをカットする（ステップＳ５）。即ち、ヒューズ値で特定されるヒューズ素子をカットする。このようにして半導体ウェハーでの検査が行われた後、半導体ウェハーのダイシングが行われて、回路装置のチップが製造される。
次に、振動片１０（物理量トランスデューサー）と回路装置（ＩＣ）のパッケージング後の検査を行う（ステップＳ６）。即ち、振動片１０と回路装置を接続してパッケージに収納することで構成される物理量検出装置のモジュール検査を行う。具体的には、まず駆動周波数を測定する（ステップＳ７）。つまり、回路装置と接続された振動片１０の駆動周波数の実測値を測定する。そして、干渉周波数を避けた発振周波数に設定する周波数調整値を求める（ステップＳ８）。
即ち図８で説明したように、測定された駆動周波数（ｆｄ１、ｆｄ２、ｆｄ３）を用いて、干渉周波数を避けることができるターゲット発振周波数（ｆｔ１、ｆｔ２、ｆｔ３）を求める。そして、求められたターゲット発振周波数に設定するための周波数調整値を求める。具体的には、ターゲット発振周波数に設定するための周波数調整値として、可変容量回路１９７の容量調整値を求める。そして、求められた周波数調整値（容量調整値）を記憶部１３０に記憶する（ステップＳ９）。例えば記憶部１３０は不揮発性メモリーであり、この不揮発性メモリーに周波数調整値を書き込む。こうすることで、回路装置の電源投入時等に、記憶部１３０である不揮発性メモリーから周波数調整値が読み出され、この周波数調整値により発振回路１９０の発振周波数の調整が行われるようになる。具体的には、周波数調整値である容量調整値に基づいて、可変容量回路１９７の容量値が調整されることで、干渉周波数を避けた周波数に発振周波数が設定される。
以上のように本実施形態の製造方法では、駆動回路３０、検出回路６０、記憶部１３０、クロック信号生成回路１５０等を有する回路装置が製造される（図１８のステップＳ１）。そして、発振回路１９０の発振周波数をｆｏｓとし、サンプリングクロック信号等の動作用信号の周波数をｆｏｓ／ｉとした場合に、ｊ×ｆｄｒ≠ｆｏｓ／ｉとなるように発振周波数ｆｏｓを調整する（ステップＳ７、Ｓ８）。更に望ましくは、ｊ×ｆｄｒ≠ｋ×ｆｏｓ／ｉとなるように周波数調整が行われる。なお図９で説明した多軸ジャイロセンサーでは、ｊ×ｆｄｒ１≠ｆｏｓ／ｉ、ｍ×ｆｄｒ２≠ｆｏｓ／ｉ、且つ、ｐ×ｆｄｒ３≠ｆｏｓ／ｉとなるように発振周波数ｆｏｓが調整される。更に望ましくは、ｊ×ｆｄｒ１≠ｋ×ｆｏｓ／ｉ、ｍ×ｆｄｒ２≠ｎ×ｆｏｓ／ｉ、且つ、ｐ×ｆｄｒ３≠ｑ×ｆｏｓ／ｉとなるように発振周波数ｆｏｓが調整される。
より具体的には本実施形態の製造方法では、振動片１０（物理量トランスデューサー）と回路装置とが接続される前において、発振回路１９０の発振周波数を調整する第１の周波数調整が行われる（ステップＳ３、Ｓ４、Ｓ５）。この第１の周波数調整は可変抵抗回路１９６（第１の周波数調整部）により行われる。例えば図１９に、第１の周波数調整での周波数調整値（ヒューズ値）と発振周波数の関係を示す。図１９に示すように、第１の周波数調整では、発振周波数の調整範囲は広いが、発振周波数の調整ステップは粗く、発振周波数の粗調整を実現できる。
次に、振動片１０と回路装置とが接続された状態において、発振回路１９０の発振周波数を調整する第２の周波数調整が行われる（ステップＳ７、Ｓ８）。この第２の周波数調整は可変容量回路１９７（第２の周波数調整部）により行われる。例えば図２０に、第２の周波数調整での周波数調整値（容量調整値）と発振周波数の関係を示す。図２０に示すように、第２の周波数調整では、発振周波数の調整範囲は狭いが、発振周波数の調整ステップは細かく、発振周波数の微調整を実現できる。
以上のようにすることで、本実施形態によれば、振動片の駆動周波数成分が、クロック信号に基づく信号により動作する回路に対して影響を及ぼすことによって発生する検出性能の劣化を、低減できる物理量検出装置の製造が可能になる。
７．検出回路
図２１に検出回路６０の詳細な構成例を示す。図２１は全差動スイッチングミキサー方式の検出回路６０の例である。
Ｑ／Ｖ変換回路６２、６４（電荷−電圧変換回路）には振動片１０からの差動の第１、第２の検出信号ＩＱ１、ＩＱ２が入力される。そしてＱ／Ｖ変換回路６２、６４は振動片１０で発生した電荷（電流）を電圧に変換する。これらのＱ／Ｖ変換回路６２、６４は帰還抵抗を有する連続型の電荷−電圧変換回路である。
ゲイン調整アンプ７２、７４は、Ｑ／Ｖ変換回路６２、６４の出力信号ＱＡ１、ＱＡ２をゲイン調整して増幅する。ゲイン調整アンプ７２、７４は、いわゆるプログラマブルゲインアンプであり、設定されたゲインで信号ＱＡ１、ＱＡ２を増幅する。例えばＡ／Ｄ変換回路１００の電圧変換範囲に適合する振幅の信号に増幅する。
スイッチングミキサー８０は、駆動回路３０からの同期信号ＳＹＣに基づいて差動の同期検波を行うミキサーである。具体的にはスイッチングミキサー８０では、ゲイン調整アンプ７２の出力信号ＱＢ１が第１の入力ノードＮＩ１に入力され、ゲイン調整アンプ７４の出力信号ＱＢ２が第２の入力ノードＮＩ２に入力される。そして駆動回路３０からの同期信号ＳＹＣにより差動の同期検波を行って、差動の第１、第２の出力信号ＱＣ１、ＱＣ２を第１、第２の出力ノードＮＱ１、ＮＱ２に出力する。このスイッチングミキサー８０により、前段の回路（Ｑ／Ｖ変換回路、ゲイン調整アンプ）が発生したノイズ（１／ｆノイズ）などの不要信号が高周波帯域に周波数変換される。また、コリオリ力に応じた信号である所望信号が直流信号に落とし込まれる。
フィルター９２には、スイッチングミキサー８０の第１の出力ノードＮＱ１からの第１の出力信号ＱＣ１が入力される。フィルター９４には、スイッチングミキサー８０の第２の出力ノードＮＱ２からの第２の出力信号ＱＣ２が入力される。これらのフィルター９２、９４は、例えば不要信号を除去（減衰）して所望信号を通過させる周波数特性を有するローパスフィルターである。例えばスイッチングミキサー８０により高周波帯域に周波数変換された１／ｆノイズ等の不要信号は、フィルター９２、９４により除去される。またフィルター９２、９４は、例えばパッシブ素子（抵抗素子、キャパシター等）で構成されるパッシブフィルターである。
Ａ／Ｄ変換回路１００は、フィルター９２からの出力信号ＱＤ１とフィルター９４からの出力信号ＱＤ２を受けて、差動のＡ／Ｄ変換を行う。具体的には、Ａ／Ｄ変換回路１００は、フィルター９２、９４をアンチエイリアシング用のフィルター（前置きフィルター）として、出力信号ＱＤ１、ＱＤ２のサンプリングを行ってＡ／Ｄ変換を行う。そして本実施形態では、フィルター９２からの出力信号ＱＤ１及びフィルター９４からの出力信号ＱＤ２は、アクティブ素子を介さずにＡ／Ｄ変換回路１００に入力される。
Ａ／Ｄ変換回路１００としては、例えばデルタシグマ型や逐次比較型などの種々の方式のＡ／Ｄ変換回路を採用できる。デルタシグマ型を採用する場合には、例えば１／ｆノイズ低減のためのＣＤＳ（Correlated double sampling）やチョッパーの機能などを有し、例えば２次のデルタシグマ変調器などにより構成されるＡ／Ｄ変換回路を用いることができる。また逐次比較型を採用する場合には、例えばＤＡＣの素子ばらつきよるＳ／Ｎ比の劣化を低減するＤＥＭ（Dynamic Element Matching）の機能などを有し、容量ＤＡＣ及び逐次比較制御ロジックにより構成されるＡ／Ｄ変換回路を用いることができる。
ＤＳＰ部１１０は、各種のデジタル信号処理を行う。例えばＤＳＰ部１１０は、所望信号のアプリケーションに応じた帯域制限のデジタルフィルター処理や、Ａ／Ｄ変換回路１００等により発生したノイズを除去するデジタルフィルター処理を行う。また、ゲイン補正（感度調整）、オフセット補正などのデジタル補正処理を行う。
なお本実施形態の回路装置２０は全差動スイッチングミキサー方式の構成には限定されない。例えば離散型Ｑ／Ｖ変換回路と当該離散型Ｑ／Ｖ変換回路にダイレクトに接続されるＡ／Ｄ変換回路からなるダイレクトサンプリング方式の構成など、種々の構成を採用できる。
図２２に本実施形態の回路装置２０を含む移動体の例を示す。本実施形態の回路装置２０は、例えば、車、飛行機、バイク、自転車、或いは船舶等の種々の移動体に組み込むことができる。移動体は、例えばエンジンやモーター等の駆動機構、ハンドルや舵等の操舵機構、各種の電子機器を備えて、地上や空や海上を移動する機器・装置である。図２２は移動体の具体例としての自動車２０６を概略的に示している。自動車２０６には、振動片１０と回路装置２０を有するジャイロセンサー５１０（センサー）が組み込まれている。ジャイロセンサー５１０は車体２０７の姿勢を検出することができる。ジャイロセンサー５１０の検出信号は車体姿勢制御装置２０８に供給されることができる。車体姿勢制御装置２０８は例えば車体２０７の姿勢に応じてサスペンションの硬軟を制御したり個々の車輪２０９のブレーキを制御したりすることができる。その他、こういった姿勢制御は二足歩行ロボットや航空機、ヘリコプター等の各種の移動体において利用されることができる。姿勢制御の実現にあたってジャイロセンサー５１０は組み込まれることができる。
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語（物理量検出装置、物理量トランスデューサー等）と共に記載された用語（ジャイロセンサー、振動片等）は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また、回路装置や物理量検出装置や電子機器や移動体の構成、振動片の構造等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。
ＯＰＡ 演算増幅器、Ｃ キャパシター、ＮＡ ＮＡＮＤ回路、
ＩＶ０〜ＩＶ３ インバーター回路、Ｒ１〜Ｒ７、ＲＢ１〜ＲＢ３ 抵抗素子、
Ｒ７ 基準抵抗素子、ＦＵ１〜ＦＵ６ ヒューズ素子、ＣＶ１〜ＣＶ４ 可変容量素子、ＢＣ１〜ＢＣ４ 容量制御電圧出力回路、
１０、１０-１〜１０-３ 振動片、１８ 物理量トランスデューサー、２０ 回路装置、
２２ レギュレーター回路、２４ バッファー回路、３０、駆動回路、
３２ 増幅回路（Ｉ／Ｖ変換回路）、４０ ゲイン制御回路、５２ 同期信号出力回路、
６０ 検出回路、６１、６１-１〜６１-３ 増幅回路、６２、６４ Ｑ／Ｖ変換回路、
７２、７４ ゲイン調整アンプ、８０ スイッチングミキサー、
８１、８１-１〜８１-３ 同期検波回路、９０、９０-１〜９０-３ フィルター部、
９２、９４ フィルター、１００ Ａ／Ｄ変換回路、１１０ ＤＳＰ部、
１３０ 記憶部、１４０ 制御部、１５０ クロック信号生成回路、
１６０ 電圧生成回路、１７０ ＣＲ発振回路、１８０ 増幅回路、１９０ 発振回路、
１９６ 可変抵抗回路、１９７ 可変容量回路、
２０６ 移動体（自動車）、２０７ 車体、２０８ 車体姿勢制御装置、２０９ 車輪、
５００ 電子機器、５１０ ジャイロセンサー、５２０ 処理部、５３０ メモリー、
５４０ 操作部、５５０ 表示部

Claims (18)

  1. 物理量トランスデューサーからのフィードバック信号を受けて、前記物理量トランスデューサーを駆動する駆動回路と、
    発振回路を有し、前記発振回路によりクロック信号を生成するクロック信号生成回路と、
    前記クロック信号に基づく動作用信号により動作する回路を有し、前記物理量トランスデューサーからの検出信号が入力される検出回路と、
    前記発振回路の発振周波数をｆｏｓとし、前記物理量トランスデューサーの駆動周波数をｆｄｒとし、ｉを１以上の整数とし、ｊを１以上の整数とし、前記動作用信号の周波数をｆｏｓ／ｉとした場合に、ｊ×ｆｄｒ≠ｆｏｓ／ｉ、且つ、ｆｏｓ／ｉ＞ｆｄｒとなるように前記発振周波数ｆｏｓを調整する周波数調整値を記憶する記憶部と、
    を含むことを特徴とする回路装置。
  2. 請求項１において、
    前記記憶部は、
    ｋを１以上の整数とした場合に、ｊ×ｆｄｒ≠ｋ×ｆｏｓ／ｉが、ｋ＝１のときに成り立ち、且つ、ｋが２以上の整数のときに成り立つように、前記発振周波数ｆｏｓを調整する前記周波数調整値を記憶することを特徴とする回路装置。
  3. 請求項２に記載の回路装置において、
    ｊ×ｆｄｒ＝ｋ×ｆｏｓ／ｉが成り立つときの前記発振周波数を干渉周波数とし、複数の前記干渉周波数のうち隣り合う干渉周波数を第１の干渉周波数、第２の干渉周波数とした場合に、
    前記記憶部は、
    前記第１の干渉周波数と前記第２の干渉周波数との間の周波数に前記発振周波数を設定する前記周波数調整値を記憶することを特徴とする回路装置。
  4. 物理量トランスデューサーからのフィードバック信号を受けて、前記物理量トランスデューサーを駆動する駆動回路と、
    発振回路を有し、前記発振回路によりクロック信号を生成するクロック信号生成回路と、
    前記クロック信号に基づく動作用信号により動作する回路を有し、前記物理量トランスデューサーからの検出信号が入力される検出回路と、
    前記発振回路の発振周波数をｆｏｓとし、前記物理量トランスデューサーの駆動周波数をｆｄｒとし、ｉを１以上の整数とし、ｊを１以上の整数とし、ｋを１以上の整数とし、前記動作用信号の周波数をｆｏｓ／ｉとした場合に、ｊ×ｆｄｒ≠ｋ×ｆｏｓ／ｉとなるように前記発振周波数ｆｏｓを調整する周波数調整値を記憶する記憶部と、
    を含み、
    ｊ×ｆｄｒ＝ｋ×ｆｏｓ／ｉが成り立つときの前記発振周波数を干渉周波数とし、複数の前記干渉周波数のうち隣り合う干渉周波数を第１の干渉周波数、第２の干渉周波数とした場合に、
    前記記憶部は、
    前記第１の干渉周波数と前記第２の干渉周波数との間の周波数に前記発振周波数を設定する前記周波数調整値を記憶することを特徴とする回路装置。
  5. 請求項３又は４に記載の回路装置において、
    前記第２の干渉周波数と隣り合う干渉周波数を第３の干渉周波数とし、
    前記第１の干渉周波数と前記第２の干渉周波数との間の周波数範囲を第１の周波数範囲
    とし、
    前記第２の干渉周波数と前記第３の干渉周波数との間の周波数範囲を第２の周波数範囲とした場合に、
    前記記憶部は、
    前記第１の周波数範囲及び前記第２の周波数範囲のうち広い方の周波数範囲に前記発振周波数を設定する前記周波数調整値を記憶することを特徴とする回路装置。
  6. 請求項１乃至５のいずれか一項に記載の回路装置において、
    前記検出回路には、前記物理量トランスデューサーである第１の物理量トランスデューサーからの第１の検出信号と、第２の物理量トランスデューサーからの第２の検出信号が入力されることを特徴とする回路装置。
  7. 請求項６に記載の回路装置において、
    前記第１の物理量トランスデューサーの前記駆動周波数を第１の駆動周波数ｆｄｒ１とし、前記第２の物理量トランスデューサーの前記駆動周波数を第２の駆動周波数ｆｄｒ２とし、ｍを１以上の整数とした場合に、
    前記記憶部は、
    ｊ×ｆｄｒ１≠ｆｏｓ／ｉ、且つ、ｍ×ｆｄｒ２≠ｆｏｓ／ｉとなるように前記発振周波数ｆｏｓを調整する周波数調整値を記憶することを特徴とする回路装置。
  8. 請求項６又は７に記載の回路装置において、
    前記検出回路は、
    前記第１の検出信号に対応する第１の入力信号と前記第２の検出信号に対応する第２の入力信号のサンプリング動作を、前記動作用信号であるサンプリングクロック信号に基づいて行うＡ／Ｄ変換回路を含むことを特徴とする回路装置。
  9. 請求項１乃至８のいずれか一項に記載の回路装置において、
    前記回路部は、
    前記動作用信号である動作クロック信号に基づいて、デジタルフィルター処理を行うデジタル信号処理部を含むことを特徴とする回路装置。
  10. 請求項１乃至９のいずれか一項に記載の回路装置において、
    前記記憶部は不揮発性メモリーであることを特徴とする回路装置。
  11. 第１の物理量トランスデューサーからの第１のフィードバック信号を受けて、前記第１の物理量トランスデューサーを駆動し、第２の物理量トランスデューサーからの第２のフィードバック信号を受けて、前記第２の物理量トランスデューサーを駆動する駆動回路と、
    発振回路を有し、前記発振回路によりクロック信号を生成するクロック信号生成回路と、
    前記クロック信号に基づく動作用信号により動作する回路を有し、前記第１の物理量トランスデューサーからの第１の検出信号と前記第２の物理量トランスデューサーからの第２の検出信号が入力される検出回路と、
    を含み、
    前記発振回路の発振周波数をｆｏｓとし、前記第１の物理量トランスデューサーの駆動周波数を第１の駆動周波数ｆｄｒ１とし、前記第２の物理量トランスデューサーの駆動周波数を第２の駆動周波数ｆｄｒ２とし、ｉを１以上の整数とし、ｊを１以上の整数とし、ｍを１以上の整数とし、前記動作用信号の周波数をｆｏｓ／ｉとした場合に、
    ｊ×ｆｄｒ１≠ｆｏｓ／ｉ、且つ、ｍ×ｆｄｒ２≠ｆｏｓ／ｉ、且つ、ｆｏｓ／ｉ＞ｆｄｒ１、且つ、ｆｏｓ／ｉ＞ｆｄｒ２となるように前記発振周波数ｆｏｓが調整されていることを特徴とする回路装置。
  12. 請求項１１に記載の回路装置において、
    前記駆動回路は、
    第３の物理量トランスデューサーからの第３のフィードバック信号を受けて、前記第３の物理量トランスデューサーを駆動し、
    前記検出回路には、
    前記第３の物理量トランスデューサーからの第３の検出信号が入力され、
    前記第３の物理量トランスデューサーの駆動周波数を第３の駆動周波数ｆｄｒ３とし、ｐを１以上の整数とした場合に、
    ｊ×ｆｄｒ１≠ｆｏｓ／ｉ、ｍ×ｆｄｒ２≠ｆｏｓ／ｉ、且つ、ｐ×ｆｄｒ３≠ｆｏｓ／ｉとなるように前記発振周波数ｆｏｓが調整されていることを特徴とする回路装置。
  13. 請求項１２において、
    ｋを１以上の整数とし、ｎを１以上の整数とし、ｑを１以上の整数とした場合に、
    ｊ×ｆｄｒ１≠ｋ×ｆｏｓ／ｉ、ｍ×ｆｄｒ２≠ｎ×ｆｏｓ／ｉ、且つ、ｐ×ｆｄｒ３≠ｑ×ｆｏｓ／ｉとなるように前記発振周波数ｆｏｓが調整されていることを特徴とする回路装置。
  14. 請求項１乃至１３のいずれか一項に記載の回路装置を含むことを特徴とする電子機器。
  15. 請求項１乃至１３のいずれか一項に記載の回路装置を含むことを特徴とする移動体。
  16. 物理量トランスデューサーと回路装置を有する物理量検出装置の製造方法であって、
    前記物理量トランスデューサーからのフィードバック信号を受けて、前記物理量トランスデューサーを駆動する駆動回路と、発振回路を有し、前記発振回路によりクロック信号を生成するクロック信号生成回路と、前記クロック信号に基づく動作用信号により動作する回路を有し、前記物理量トランスデューサーからの検出信号が入力される検出回路と、を含む前記回路装置を製造する工程と、
    前記発振回路の発振周波数をｆｏｓとし、前記物理量トランスデューサーの駆動周波数をｆｄｒとし、ｉを１以上の整数とし、ｊを１以上の整数とし、前記動作用信号の周波数をｆｏｓ／ｉとした場合に、ｊ×ｆｄｒ≠ｆｏｓ／ｉ、且つ、ｆｏｓ／ｉ＞ｆｄｒとなるように前記発振周波数ｆｏｓを調整する周波数調整工程と、
    を含むことを特徴とする物理量検出装置の製造方法。
  17. 第１、第２の物理量トランスデューサーと回路装置を有する物理量検出装置の製造方法であって、
    前記第１の物理量トランスデューサーからの第１のフィードバック信号を受けて、前記第１の物理量トランスデューサーを駆動し、前記第２の物理量トランスデューサーからの第２のフィードバック信号を受けて、前記第２の物理量トランスデューサーを駆動する駆動回路と、発振回路を有し、前記発振回路によりクロック信号を生成するクロック信号生成回路と、前記クロック信号に基づく動作用信号により動作する回路を有し、前記第１の物理量トランスデューサーからの第１の検出信号と前記第２の物理量トランスデューサーからの第２の検出信号が入力される検出回路と、を含む前記回路装置を製造する工程と、
    前記発振回路の発振周波数をｆｏｓとし、前記第１の物理量トランスデューサーの駆動周波数を第１の駆動周波数ｆｄｒ１とし、前記第２の物理量トランスデューサーの前記駆動周波数を第２の駆動周波数ｆｄｒ２とし、ｉを１以上の整数とし、ｊを１以上の整数とし、ｍを１上の整数とし、前記動作用信号の周波数をｆｏｓ／ｉとした場合に、ｊ×ｆｄｒ１≠ｆｏｓ／ｉ、且つ、ｍ×ｆｄｒ２≠ｆｏｓ／ｉ、且つ、ｆｏｓ／ｉ＞ｆｄｒ１、且つ、ｆｏｓ／ｉ＞ｆｄｒ２となるように前記発振周波数ｆｏｓを調整する周波数調整工程と、
    を含むことを特徴とする物理量検出装置の製造方法。
  18. 物理量トランスデューサーと回路装置を有する物理量検出装置の製造方法であって、
    前記物理量トランスデューサーからのフィードバック信号を受けて、前記物理量トランスデューサーを駆動する駆動回路と、発振回路を有し、前記発振回路によりクロック信号を生成するクロック信号生成回路と、前記クロック信号に基づく動作用信号により動作する回路を有し、前記物理量トランスデューサーからの検出信号が入力される検出回路と、を含む前記回路装置を製造する工程と、
    前記発振回路の発振周波数をｆｏｓとし、前記物理量トランスデューサーの駆動周波数をｆｄｒとし、ｉを１以上の整数とし、ｊを１以上の整数とし、ｋを１以上の整数とし、前記動作用信号の周波数をｆｏｓ／ｉとした場合に、ｊ×ｆｄｒ≠ｋ×ｆｏｓ／ｉとなるように前記発振周波数ｆｏｓを調整する周波数調整工程と、
    を含み、
    ｊ×ｆｄｒ＝ｋ×ｆｏｓ／ｉが成り立つときの前記発振周波数を干渉周波数とし、複数の前記干渉周波数のうち隣り合う干渉周波数を第１の干渉周波数、第２の干渉周波数とした場合に、
    前記周波数調整工程では、
    前記第１の干渉周波数と前記第２の干渉周波数との間の周波数に前記発振周波数を調整することを特徴とする物理量検出装置の製造方法。
JP2015010021A 2015-01-22 2015-01-22 回路装置、電子機器、移動体及び物理量検出装置の製造方法 Active JP6543938B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015010021A JP6543938B2 (ja) 2015-01-22 2015-01-22 回路装置、電子機器、移動体及び物理量検出装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015010021A JP6543938B2 (ja) 2015-01-22 2015-01-22 回路装置、電子機器、移動体及び物理量検出装置の製造方法

Publications (3)

Publication Number Publication Date
JP2016133469A JP2016133469A (ja) 2016-07-25
JP2016133469A5 JP2016133469A5 (ja) 2018-03-01
JP6543938B2 true JP6543938B2 (ja) 2019-07-17

Family

ID=56426153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015010021A Active JP6543938B2 (ja) 2015-01-22 2015-01-22 回路装置、電子機器、移動体及び物理量検出装置の製造方法

Country Status (1)

Country Link
JP (1) JP6543938B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018163037A (ja) 2017-03-27 2018-10-18 セイコーエプソン株式会社 回路装置、物理量検出装置、電子機器及び移動体

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011069628A (ja) * 2009-09-24 2011-04-07 Seiko Epson Corp 物理量測定装置及び電子機器

Also Published As

Publication number Publication date
JP2016133469A (ja) 2016-07-25

Similar Documents

Publication Publication Date Title
JP6241246B2 (ja) 検出装置、センサー、電子機器及び移動体
JP6277689B2 (ja) 検出装置、センサー、電子機器及び移動体
JP6303411B2 (ja) 検出装置、センサー、電子機器及び移動体
US10704907B2 (en) Circuit device, electronic apparatus, moving object and method of manufacturing of physical quantity detection device
JP2013211654A (ja) 発振器、電子機器及び発振器の温度補償方法
JP6123983B2 (ja) 発振回路、半導体集積回路装置、振動デバイス、電子機器、および移動体
JP6307840B2 (ja) 検出装置、センサー、電子機器及び移動体
JP6288411B2 (ja) 発振回路、発振器、電子機器および移動体
JP6524673B2 (ja) 回路装置、物理量検出装置、電子機器及び移動体
JP6543938B2 (ja) 回路装置、電子機器、移動体及び物理量検出装置の製造方法
JP2018163037A (ja) 回路装置、物理量検出装置、電子機器及び移動体
US11108357B2 (en) Circuit device, oscillator, electronic apparatus, and vehicle
US11209272B2 (en) Circuit device, physical quantity measurement device, electronic apparatus, and vehicle
JP6213165B2 (ja) 検出装置、センサー、電子機器及び移動体
JP6620423B2 (ja) 回路装置、電子機器及び移動体
JP2020150482A (ja) 回路装置、発振器、電子機器及び移動体
JP7039986B2 (ja) 回路装置、発振器、電子機器及び移動体
CN110324005B (zh) 电路装置、物理量测量装置、振荡器、电子设备及移动体
JP2016223782A (ja) 回路装置、電子機器及び移動体

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180116

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190521

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190603

R150 Certificate of patent or registration of utility model

Ref document number: 6543938

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150