JP6520685B2 - Noise filter - Google Patents
Noise filter Download PDFInfo
- Publication number
- JP6520685B2 JP6520685B2 JP2015242003A JP2015242003A JP6520685B2 JP 6520685 B2 JP6520685 B2 JP 6520685B2 JP 2015242003 A JP2015242003 A JP 2015242003A JP 2015242003 A JP2015242003 A JP 2015242003A JP 6520685 B2 JP6520685 B2 JP 6520685B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- capacitive element
- ground connection
- main
- connection wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004020 conductor Substances 0.000 claims description 32
- 239000010410 layer Substances 0.000 description 80
- 239000003990 capacitor Substances 0.000 description 57
- 239000011229 interlayer Substances 0.000 description 44
- 230000003071 parasitic effect Effects 0.000 description 17
- 230000008878 coupling Effects 0.000 description 14
- 238000010168 coupling process Methods 0.000 description 14
- 238000005859 coupling reaction Methods 0.000 description 14
- 230000000694 effects Effects 0.000 description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 240000004050 Pentaglottis sempervirens Species 0.000 description 1
- 235000004522 Pentaglottis sempervirens Nutrition 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Landscapes
- Filters And Equalizers (AREA)
- Structure Of Printed Boards (AREA)
Description
この発明は、電磁ノイズを除去するノイズフィルタに関する。 The present invention relates to a noise filter that removes electromagnetic noise.
プリント基板には、半導体集積素子などの種々の回路素子を実装することができる。また、プリント基板には、当該プリント基板で発生した高周波の電磁ノイズを除去するノイズフィルタとしてバイパスコンデンサが実装されていることが多い。たとえば、プリント基板の電源ノイズの低減のためには、電源インピーダンスを低減することが求められる。そのために、プリント基板上の電源端子と回路素子との間にバイパスコンデンサからなるノイズフィルタが実装されている。 Various circuit elements such as semiconductor integrated elements can be mounted on the printed circuit board. In addition, a bypass capacitor is often mounted on the printed circuit board as a noise filter for removing high frequency electromagnetic noise generated in the printed circuit board. For example, to reduce the power supply noise of the printed circuit board, it is required to reduce the power supply impedance. For that purpose, a noise filter consisting of a bypass capacitor is mounted between the power supply terminal on the printed circuit board and the circuit element.
しかしながら、電子部品としてのバイパスコンデンサは、有限の導電率の材料により構成され、有限の大きさ及び形状を持つことから、キャパシタンスのみならず、寄生インダクタンス及び寄生抵抗などの寄生成分を有している。その寄生インダクタンスの影響により、入力信号の周波数の上昇とともにバイパスコンデンサのインピーダンスが増加するので、ノイズフィルタとしてのバイパスコンデンサのノイズ低減効果が損なわれる。また、ノイズフィルタ全体が、バイパスコンデンサの実装の際に使用される配線の寄生インダクタンスの影響を受けるので、ノイズ低減効果が更に損なわれることとなる。したがって、ノイズフィルタの性能改善のためには、バイパスコンデンサ及び配線のそれぞれの寄生インダクタンスを減らすことが要求される。 However, since the bypass capacitor as an electronic component is made of a material of finite conductivity and has finite size and shape, it has not only capacitance but also parasitic components such as parasitic inductance and parasitic resistance. . Due to the influence of the parasitic inductance, the impedance of the bypass capacitor increases with the increase of the frequency of the input signal, so the noise reduction effect of the bypass capacitor as a noise filter is lost. In addition, since the entire noise filter is affected by the parasitic inductance of the wiring used when mounting the bypass capacitor, the noise reduction effect is further impaired. Therefore, in order to improve the performance of the noise filter, it is required to reduce the parasitic inductance of each of the bypass capacitor and the wiring.
たとえば、特許文献1における図1〜図4及び段落0020〜0030には、共通外部電極と並列に接続された複数個のコンデンサを有するチップ型コンデンサアレイが開示されている。複数個のコンデンサの並列接続によってチップ型コンデンサアレイの寄生インダクタンスを低減させることができる。
For example, FIGS. 1 to 4 and paragraphs 0020 to 0030 in
従来技術では、チップ型コンデンサアレイ自身の寄生インダクタンスを低減することができるが、このチップ型コンデンサアレイの実装に使用される配線の寄生インダクタンスを低減することができない。この配線の寄生インダクタンスを磁気的に打ち消すためにインダクタなどの電子部品を追加で実装する対策が考えられるが、新たな電子部品の追加は、プリント基板の製造コストの増加を招く。また、新たに追加された電子部品がプリント基板上の他の配線や他の電子部品に電磁的に作用して悪影響を与えるおそれが生じるという課題がある。
本発明は、上記のような課題を解決するためになされたもので、新たな電子部品を追加することなく、コンデンサに接続される配線でのノイズ低減効果を向上させることができるノイズフィルタ及びプリント基板を提供することを目的とする。
The prior art can reduce the parasitic inductance of the chip-type capacitor array itself, but can not reduce the parasitic inductance of the wiring used to mount the chip-type capacitor array. Although measures may be taken to additionally mount an electronic component such as an inductor in order to magnetically cancel the parasitic inductance of the wiring, the addition of the new electronic component causes an increase in the manufacturing cost of the printed circuit board. In addition, there is a problem that the newly added electronic component may electromagnetically act on other wirings and other electronic components on the printed circuit board to adversely affect.
The present invention has been made to solve the above-described problems, and a noise filter and a print that can improve the noise reduction effect in the wiring connected to the capacitor without adding a new electronic component. The purpose is to provide a substrate.
この発明に係るノイズフィルタは、主配線と、前記主配線から分岐点で分岐した容量素子接続配線と、電気的に接地されたグラウンド接続配線と、一方が前記容量素子接続配線に接続され、他方が前記グラウンド接続配線に接続された一対の端子を有する容量素子とを備え、前記主配線は、前記主配線の一端から前記分岐点までの間に前記容量素子接続配線または前記容量素子または前記グラウンド接続配線の片側に並行して配置された第1の配線部分、及び、前記分岐点から前記主配線の他端までの間に前記容量素子接続配線または前記容量素子または前記グラウンド接続配線に並行して前記第1の配線部分と異なる片側に配置された第2の配線部分、を含み、前記主配線の周囲は、前記主配線の配置されるプリント基板を除いて、空気又は空気と同等であり、前記第1の配線部分の前記容量素子実装側と異なる側には、前記第1の配線部分と前記容量素子接続配線または前記容量素子または前記グラウンド接続配線との間隔以上の空隙を有し、前記第2の配線部分の前記容量素子実装側と異なる側には、前記第2の配線部分と前記容量素子接続配線または前記容量素子または前記グラウンド接続配線との間隔以上の空隙を有することを特徴とする。
In the noise filter according to the present invention, one of the main wiring, the capacitive element connection wiring branched at the branch point from the main wiring, the ground connection wiring electrically grounded, and one of the capacitive element connection wirings are connected And a capacitive element having a pair of terminals connected to the ground connection line, wherein the main line is the capacitive element connection line or the capacitive element or the ground between one end of the main line and the branch point A first wiring portion disposed parallel to one side of the connection wiring, and parallel to the capacitive element connection wiring or the capacitive element or the ground connection wiring between the branch point and the other end of the main wiring A second wiring portion disposed on one side different from the first wiring portion, and the periphery of the main wiring is air or air except for the printed circuit board on which the main wiring is arranged. Ri equivalent der and air, the the different sides first of said capacitive element mounting side of the wiring portion, the first wiring portion and the capacitor element connection wiring or the capacitor element or more distance between the ground connection wiring And the space between the second wiring portion and the capacitive element connection wiring or the capacitive element or the ground connection wiring on the side different from the capacitive element mounting side of the second wiring portion. It is characterized by having a void .
この発明のノイズフィルタによれば、新たな電子部品を追加することなく、主配線の一端から他端の方向に流出するノイズに対して、従来技術よりも高いノイズ低減効果を発揮するノイズフィルタを提供することができる。 According to the noise filter of the present invention, a noise filter that exhibits a noise reduction effect higher than that of the prior art against noise flowing out from one end to the other end of the main wiring without adding a new electronic component Can be provided.
実施の形態1.
以下、図面を参照しつつ、この発明の実施の形態1に係るノイズフィルタについて説明する。なお、図面において同一符号を付された構成要素は、同一機能及び同一構成を有するものとする。
Hereinafter, a noise filter according to
図1は、本発明の実施の形態1に係るノイズフィルタを有するプリント基板1Aの層構造の概略図である。図1において、プリント基板1Aは、第1の配線層2Aが絶縁層3Aの厚み方向Zに積層された層構造を有する。このプリント基板1Aは片面基板である。第1の配線層2Aは、厚み方向Zと直交するX−Y平面上に分布している。このプリント基板1Aの表面には、LSI(Large Scale Integration)またはIC(Integrated Circuit)などの電子部品10、電源素子11、及びバイパスコンデンサ12が実装されている。絶縁層3Aは、たとえば、エポキシ樹脂またはポリイミド樹脂などの電気絶縁性の樹脂材料で構成することができる。
FIG. 1 is a schematic view of a layer structure of a printed
図2は、実施の形態1のノイズフィルタ4Aの主要構成を概略的に示す斜視図である。このノイズフィルタ4Aは、主配線のパターンを示す主配線パターン20と、この主配線パターン20から分岐する容量素子接続配線21と、グラウンド接続配線22とを備える。これら主配線パターン20、容量素子接続配線21及びグラウンド接続配線22は、第1の配線層2Aの構成要素群として、絶縁層3Aの表層に形成されている。また、第1の配線層2Aは、銅箔などの導電体で構成される。
FIG. 2 is a perspective view schematically showing the main configuration of the
主配線パターン20は、電子部品10と電源素子11との間を接続する電源供給用の導体パターンである。主配線パターン20の一端部20cは、電子部品10の電源端子と電気的に接続され、主配線パターン20の他端部20dは、電源素子11の正極と電気的に接続されている。容量素子接続配線21は、この主配線パターン20における一端部20cと他端部20dとの間の分岐点から分岐している。なお、本実施の形態では、プリント基板1Aに電源素子11が実装されているが、これに限定されるものでない。プリント基板1Aに実装される電源素子11に代えて、外部の電源素子を採用してもよい。
The
また、ノイズフィルタ4Aは、図2に示されるように容量素子であるバイパスコンデンサ12を備えている。このバイパスコンデンサ12は、第1の配線層2Aに配置されるようにプリント基板の表面に実装されている。バイパスコンデンサ12の一方の電極端子は、容量素子接続配線21の端部と電気的に接続され、その他方の電極端子は、グラウンド接続配線22の一端と電気的に接続されている。このグラウンド接続配線22は、電気的に接地されている。
Further, as shown in FIG. 2, the
なお、本実施の形態では、バイパスコンデンサ12として積層型のチップコンデンサが使用されているが、これに限定されるものではない。チップコンデンサに代えて、電解コンデンサまたはフィルムコンデンサが使用されてもよい。後述する実施の形態2で使用されるバイパスコンデンサ12についても同様である。
Although a multilayer chip capacitor is used as the
ノイズフィルタ4Aは、電子部品10で高周波電磁ノイズが発生したときにノイズフィルタとして機能し、主配線パターン20に入力されたノイズ電流をバイパスコンデンサ12経由でグラウンド接続配線22に流すことができる。なお、ノイズフィルタ4Aは、ノイズ電流の除去により電源電圧を安定化させる機能をも有する。
The
図2に示されるように、主配線パターン20は、主配線パターン20の一端から容量素子接続配線21の分岐点までの間に、容量素子接続配線21またはバイパスコンデンサ12またはグラウンド接続配線22と並行してY軸正方向に延在する第1の並行配線部分20aを含み、かつ、容量素子接続配線21の分岐点から主配線パターン20の他端までの間に、容量素子接続配線21またはバイパスコンデンサ12またはグラウンド接続配線22と並行してY軸正方向に延在し、第1の並行配線部分20aと逆側に形成される第2の並行配線部分20bを含む。これにより、容量素子接続配線21またはバイパスコンデンサ12またはグラウンド接続配線22と第1の並行配線部分20aとが互いに近接することで磁気結合を形成し、同時に容量素子接続配線21またはバイパスコンデンサ12またはグラウンド接続配線22と第2の並行配線部分20bとが互いに近接することで磁気結合を形成することが可能となる。
As shown in FIG. 2, the
図3は実施の形態1のノイズ低減効果の原理を説明するためのノイズフィルタ4Aの平面図である。図3に示されるように、主配線パターン20にノイズ電流InAが生じたとき、このノイズ電流InAは、主配線パターン20の一端部20cから流入し、第1の並行配線部分20aを通過して、主配線パターン20と容量素子接続配線21の分岐点に至る。この時、ノイズ電流InAはバイパスコンデンサ12の高周波フィルタ機能により主配線パターン20から容量素子接続配線21に流れ込むノイズ電流InBと、電源素子11に向けて第2の並行配線部分20bを流れるノイズ電流InCとに分配される。
FIG. 3 is a plan view of the
その際、第1の並行配線部分20aのインダクタと、容量素子接続配線21またはバイパスコンデンサ12またはグラウンド接続配線22の電流バイパス経路のインダクタの間に磁気結合が形成される。この磁気結合により、第1の並行配線部分20aに電流が流れた際に、容量素子接続配線21またはバイパスコンデンサ12またはグラウンド接続配線22には、ノイズ電流InAにより発生した磁界を打ち消す向きの誘導電流IL1が発生する。この誘導電流IL1はY軸負方向に流れ、バイパスされる電流が増加する。このとき、キルヒホフの法則より、入力したノイズ電流InAは、バイパスされる電流と、電源素子11に流出する電流の和に等しくなければならない。そのため、誘導電流IL1が発生すると、バイパスされる電流(InB+IL1)が増加した分流出する電流(=InC−IL1)が減少する。
At that time, a magnetic coupling is formed between the inductor of the first
さらに、容量素子接続配線21またはバイパスコンデンサ12またはグラウンド接続配線22の電流バイパス経路のインダクタと第2の並行配線部分20bのインダクタの間に磁気結合が形成される。この磁気結合により、第2の並行配線部分20bには、バイパスされる電流(=InB+IL1)により発生した磁界を打ち消す向きの誘導電流IL2が発生する。この誘導電流IL2が流出する電流(=InC−IL1)を打ち消すため、最終的に電源素子11側へ流出するノイズ電流(=InC−IL1−IL2)が減少する。したがって、容量素子接続配線21またはバイパスコンデンサ12またはグラウンド接続配線22の電流バイパス経路の寄生インダクタンスによる影響を抑制しつつ、ノイズ電流を除去することができる。また、この誘導電流IL2が発生することにより、キルヒホフの法則によって、バイパスコンデンサ12によりバイパスされる電流は(InB+IL1+IL2)に増加することになる。
Furthermore, a magnetic coupling is formed between the inductor of the current bypass path of the capacitive
以上に説明したように、実施の形態1によれば、主配線パターン20は、容量素子接続配線21またはバイパスコンデンサ12またはグラウンド接続配線22と並行して配置される第1の並行配線部分20aと第2の並行配線部分20bとを含み、主配線パターン20にノイズ電流が流入した際に、第1の並行配線部分20aと容量素子接続配線21またはバイパスコンデンサ12またはグラウンド接続配線22の間の磁気結合と、容量素子接続配線21またはバイパスコンデンサ12またはグラウンド接続配線22と第2の並行配線部分20bの間の磁気結合により、電源素子11側へ流出するノイズ電流を打ち消すことができる。このノイズ電流を打ち消す電流は、ノイズ電流の大きさに応じて大きくなるため、ノイズ電流を弱める効果がある。したがって、容量素子接続配線21またはバイパスコンデンサ12またはグラウンド接続配線22の電流バイパス経路の寄生インダクタンスによる影響を抑制しつつ、新たな電子部品を追加することなく、主配線の一端から他端の方向に流出するノイズに対して、高いノイズ低減効果を実現することができる。
As described above, according to the first embodiment,
なお、本実施の形態のプリント基板1Aは、片面プリント実装基板であるので、第1の配線層2Aは、当該両面プリント実装基板の外層として構成されているが、これに限定されるものではない。たとえば、第1の配線層2Aが、3層以上の配線層を含む多層プリント基板に内層として構成されてもよい。ここで、「外層」とは、プリント基板の複数の配線層のうち最も外側に配置された配線層を意味し、「内層」とは、プリント基板の複数の配線層のうち内部に配置された配線層を意味する。
In addition, since the printed
また、これまでの説明では、第1の並行配線部分20a、第2の並行配線部分20b、容量素子接続配線21、グラウンド接続配線22は、それぞれ線状に延在しているが、これに限定されるものではない。
Further, in the above description, the first
このように、実施の形態1に係るノイズフィルタは、主配線パターン20として表される主配線と、前記主配線から分岐する容量素子接続配線21と、電気的に接地されたグラウンド接続配線32と、一方が前記容量素子接続配線21に接続され、他方がグラウンド接続配線32に接続された一対の端子を有する容量素子とを備え、前記主配線は、前記主配線の一端から前記容量素子接続配線21に分岐される分岐点までの間に前記容量素子接続配線21または前記容量素子または前記グラウンド接続配線32の片側に並行して配置された第1の並行配線部分20a、及び、前記分岐点から前記主配線の他端までの間に前記容量素子接続配線21または前記容量素子または前記グラウンド接続配線32に並行して前記第1の配線部分の逆側に配置された第2の並行配線部分20bを含むことを特徴とする。この構成によって、新たな電子部品を追加することなく、主配線の一端から他端の方向に流出するノイズに対して、従来技術よりも高いノイズ低減効果を発揮することができる。
As described above, the noise filter according to the first embodiment includes the main wiring represented as the
実施の形態2.
本実施の形態では、実施の形態1を多層基板の構成に拡張した際に、ビアの磁気結合を利用することによりノイズ低減効果を向上することのできるノイズフィルタを開示する。以下、実施の形態2について説明する。
Second Embodiment
In the present embodiment, a noise filter that can improve the noise reduction effect by utilizing the magnetic coupling of vias when the first embodiment is extended to the configuration of the multilayer substrate is disclosed. The second embodiment will be described below.
図4は本発明の実施の形態2に係るノイズフィルタを有するプリント基板1Bの層構造を説明するための概略図である。図4に示されるプリント基板1Bは、第1の配線層2Bと第2の配線層4Bと第3の配線層6Bとが絶縁層3Bと絶縁層4Bを介して厚み方向Zに積層された層構造を有する。このプリント基板1Bは、3層プリント基板である。第1の配線層2B、第2の配線層4B及び第3の配線層6Bの各々は、厚み方向Zと直交するX−Y平面上に分布している。また、このプリント基板1Aの表面には、LSI(Large Scale Integration)またはIC(Integrated Circuit)などの電子部品10、電源素子11及びバイパスコンデンサ12が実装されている。また第1の配線層2Bには、容量素子であるバイパスコンデンサ12が実装されている。一方、第3の配線層6Bには、LSIまたはICなどの電子部品10及び電源素子11が実装されている。
FIG. 4 is a schematic diagram for explaining the layer structure of a printed
絶縁層3Bは、たとえば、エポキシ樹脂またはポリイミド樹脂などの電気絶縁性の樹脂材料で構成することができる。また、図4には示されていないが、絶縁層3Bを厚み方向Zに貫通して、第1の配線層2Bと第2の配線層4Bまたは、第1の配線層2Bと第3の配線層6Bとの間を電気的に接続する接続導体であるビアもしくはスルーホールと呼ばれる層間接続孔が形成されている。
The insulating
図5は、実施の形態2のノイズフィルタ7Bの主要構成を概略的に示す斜視図である。このノイズフィルタ7Bは、主配線パターン30と、この主配線パターン30から分岐する容量素子接続配線31と、グラウンド接続配線32と、電子部品接続配線30cと、電源素子接続配線30dとを備える。これら主配線パターン30、分岐する容量素子接続配線31及びグラウンド接続配線32は、第1の配線層2Bの構成要素群として、絶縁層3Bの表面に形成されている。また、電子部品接続配線30c及び電源素子接続配線30dは、第3の配線層6Bの構成要素群として、絶縁層4Bの表面に形成されている。また、第1の配線層2B及び第3の配線層6Bは、銅箔などの導電体で構成される。
FIG. 5 is a perspective view schematically showing the main configuration of the
図5に示されるように、主配線パターン30は、主配線パターン30の一端から容量素子接続配線31の分岐点までの間に、容量素子接続配線31または、バイパスコンデンサ12または、グラウンド接続配線32と並行してY軸正方向に延在する第1の並行配線部分30aを含み、かつ、容量素子接続配線31の分岐点から主配線パターン30の他端までの間に、容量素子接続配線31またはバイパスコンデンサ12またはグラウンド接続配線32と並行してY軸正方向に延在し、第1の並行配線部分30aと逆側に形成される第2の並行配線部分30bを含む。また、ノイズフィルタ7Bは、電気的に接地されたグラウンド導体33を第2の配線層4Bの構成要素として備える。グラウンド導体33は、銅箔などの導電性材料からなり、シート状に形成されている。さらに、ノイズフィルタ7Bは、絶縁層3Aを厚み方向Zに貫通する第1の層間接続孔30eと、第2の層間接続孔30fと、第3の層間接続孔36とを備えている。第1の層間接続孔30eと、第2の層間接続孔30fと、第3の層間接続孔36との内部には、導電性ペーストまたは金属メッキ層などの接続導体が形成されている。
As shown in FIG. 5, in the
そのため、第1の配線層2Bでは、第1の並行配線部分30aの一端と第1の層間接続孔30e、第2の並行配線部分30bの一端と第2の層間接続孔30f、グラウンド接続配線32と第3の層間接続孔36が電気的に接続している。第2の配線層4Bでは、グラウンド導体33と第3の層間接続孔36が電気的に接続している。第1の層間接続孔30eの周辺には第1のクリアランス34が形成されており、第2の層間接続孔30fの周辺には第2のクリアランス35が形成されている。そのため、第1の層間接続孔30e及び第2の層間接続孔30fは、グラウンド導体33と電気的に絶縁されている。第3の配線層6Bでは、電子部品接続配線30cと第1の層間接続孔30e、電源素子接続配線30dと第2の層間接続孔30fが電気的に接続されている。
Therefore, in the
以上より、第1の層間接続孔30eは、第1の配線層2Bと第3の配線層6Bの間を電気的に接続して、第1の並行配線部分30aの一端と電子部品接続配線30cを導通する接続導体である。また、第2の層間接続孔30fは、第1の配線層2Bと第3の配線層6Bの間を電気的に接続して、第2の並行配線部分30bの一端と電源素子接続配線30dを導通する接続導体である。また、第3の層間接続孔36は、第1の配線層2Bと第2の配線層4Bの間を電気的に接続して、グラウンド接続配線32とグラウンド導体33を導通する接続導体である。
From the above, the first
また、電子部品接続配線30cは、電子部品10の電源端子と電気的に接続され、電源素子接続配線30dは、電源素子11の正極と電気的に接続されている。したがって、電源素子接続配線30dから、第2の層間接続孔30f、主配線パターン30と第1の層間接続孔30e、電子部品接続配線30cの経路で電子部品10と電源素子11の間が接続されており、電源供給される。
The electronic
また、容量素子接続配線31は、この主配線パターン30における一端部と他端部の間の分岐点から分岐している。なお、本実施の形態では、プリント基板1Bに電源素子11が実装されているが、これに限定されるものでない。電源素子11に代えて外部の電源素子を採用してもよい。
In addition, the capacitive element connection wiring 31 branches from a branch point between one end and the other end of the
また、ノイズフィルタ7Bは、図5に示されるように容量素子であるバイパスコンデンサ12を備えている。このバイパスコンデンサ12は、第1の配線層2Bに配置されるようにプリント基板の表面に実装されている。バイパスコンデンサ12の一方の電極端子は、容量素子接続配線31の端部と電気的に接続され、その他方の電極端子は、グラウンド接続配線32と一端と電気的に接続されている。上記したノイズフィルタ7Bは、電子部品10で高周波電磁ノイズが発生したときにノイズフィルタとして機能し、電子部品接続配線30cに入力されたノイズ電流をバイパスコンデンサ12経由でグラウンド導体33に流すことができる。なお、ノイズフィルタ7Bは、ノイズ電流の除去により電源電圧を安定化させる機能をも有する。
In addition, as shown in FIG. 5, the
図5に示されるように、第1の配線層2Bにおいて、主配線パターン30と、容量素子接続配線31と、バイパスコンデンサ12と、グラウンド接続配線32の形態は実施の形態1と同様である。そのため、同様の効果を得ることできる。さらに、実施の形態1の効果に加えて、実施の形態2では、第1の層間接続孔30eと第3の層間接続孔36とが互いに近接し、第2の層間接続孔30fと第3の層間接続孔36とが互いに近接することで磁気結合を形成することが可能となる。
As shown in FIG. 5, in the
本実施の形態でも、実施の形態1と同様の原理でノイズ低減効果を実現することができる。すなわち、電子部品接続配線30cにノイズ電流が入力したとき、このノイズ電流は、第1の層間接続孔30eを通過して主配線パターン30に流入する。このとき、容量素子接続配線31に分岐し、バイパスコンデンサ12とグラウンド接続配線32及び第3の層間接続孔36を通過してグラウンド導体33にバイパスされるノイズ電流と、電源素子11に向けて第2の層間接続孔30fと電源素子接続配線30dを通過するノイズ電流とに分配される。
Also in the present embodiment, the noise reduction effect can be realized by the same principle as that of the first embodiment. That is, when the noise current is input to the electronic
その際、第1の層間接続孔30e及び第1の並行配線部分30aの寄生インダクタと第3の層間接続孔36と容量素子接続配線31または、バイパスコンデンサ12または、グラウンド接続配線32のバイパス経路の寄生インダクタとの間に磁気結合が形成させる。同時に第2の層間接続孔30f及び第1の並行配線部分30bの寄生インダクタと第3の層間接続孔36と容量素子接続配線31または、バイパスコンデンサ12または、グラウンド接続配線32のバイパス経路の寄生インダクタとの間に磁気結合が形成させる。
At that time, in the bypass path of the parasitic inductor and the third
これら磁気結合により、電源素子11側へ流出するノイズ電流全部または一部を打ち消す誘導電流が発生する。よって、バイパスコンデンサ12を含むバイパス経路の寄生インダクタンスによる影響を抑制しつつ、ノイズ電流を除去することができる。
The magnetic coupling generates an induced current that cancels all or part of the noise current flowing to the
なお、本実施の形態のノイズフィルタ7Bは3層のプリント実装基板で構成され、第1の配線層2Bは、当該両面プリント実装基板の外層として構成されているが、これに限定されるものではない。たとえば、第1の配線層2Bが、4層以上の配線層を含む多層プリント基板に内層として構成されてもよい。ここで、「外層」とは、プリント基板の複数の配線層のうち最も外側に配置された配線層を意味し、「内層」とは、プリント基板の複数の配線層のうち内部に配置された配線層を意味する。また、上記した第1の並行配線部分30a、第2の並行配線部分30b、容量素子接続配線31、グラウンド接続配線32は、それぞれ線状に延在しているが、これに限定されるものではない。
In addition, although the
このように、実施の形態2に係るノイズフィルタでは、主配線パターン30で示される主配線及び容量素子接続配線31及びバイパスコンデンサ12で示される容量素子及びグラウンド接続配線32がプリント基板の一つの配線層に配置され、プリント基板は複数の配線層を有することを特徴とする。また、グラウンド接続配線32に接続される層間接続孔36で示されるグラウンド接続導体と、前記主配線の一端に接続され、前記グラウンド接続導体に並行して配置される層間接続孔30eで示される第1の接続導体と、前記主配線の他端に接続され、前記グラウンド接続導体に並行して前記第1の接続導体の逆側に配置される層間接続孔30fで示される第2の接続導体とを備え、前記グラウンド接続導体及び前記第1及び前記第2の接続導体はともに前記プリント基板に含まれる複数の配線層を電気的に接続することを特徴とする。この構成によって、第1の層間接続孔30eと第3の層間接続孔36とが互いに近接し、第2の層間接続孔30fと第3の層間接続孔36とが互いに近接することで磁気結合を形成することが可能となり、電子部品10及び電源素子11と接続する接続配線が多層に配置される場合にも、従来技術より高いノイズ低減効果を発揮することができる。
As described above, in the noise filter according to the second embodiment, the main wiring and the capacitive element connection wiring 31 indicated by the
以上、図面を参照して本発明に係る実施の形態1、2について述べたが、これら実施の形態は本発明の例示であり、これら実施の形態以外の様々な形態を採用することもできる。たとえば、実施の形態1、2で示したノイズフィルタは1個に限らず、複数個実装されてもよい。また、実施の形態1、2で示したノイズフィルタの複数個を縦列接続して構成されるフィルタアレイを1つのプリント基板に実装することができる。 Although the first and second embodiments according to the present invention have been described with reference to the drawings, these embodiments are merely examples of the present invention, and various modes other than these embodiments can be adopted. For example, the noise filters shown in the first and second embodiments are not limited to one, and a plurality of noise filters may be mounted. Further, a filter array configured by connecting a plurality of noise filters shown in the first and second embodiments in tandem can be mounted on one printed circuit board.
実施の形態1、2の層間接続孔は、円柱形状を有しているが、これに限定されるものではない。この円柱形状に代えて多角柱形状を採用してもよい。実施の形態1、2のノイズフィルタ4A、7Bの基本構成は、プリント基板だけでなく、半導体集積回路などの層構造の回路に適用可能である。また、本発明の範囲内において、実施の形態1、2の自由な組み合わせ、各実施の形態の任意の構成要素の変形、または各実施の形態の任意の構成要素の省略が可能である。
Although the interlayer connection hole of
1A、1B:プリント基板、2A、2B、4B、6B:配線層、3A、3B、5B:絶縁層、4A、7B:ノイズフィルタ、10:電子部品、11:電源素子、12:バイパスコンデンサ、20、30:主配線パターン、20a、30a:第1の配線部分、20b、30b:第2の配線部分、20c、20d:主配線パターン20の端部、21:容量素子接続配線、22:グラウンド接続配線、30c:電子部品接続配線、30d:電源素子接続配線、30e:第1の層間接続孔、30f:第2の層間接続孔、31:容量素子接続配線、32:グラウンド接続配線、36:第3の層間接続孔、33:グラウンド接続導体、34:第1のクリアランス、35:第2のクリアランス
1A, 1B: printed circuit board, 2A, 2B, 4B, 6B: wiring layer, 3A, 3B, 5B: insulating layer, 4A, 7B: noise filter, 10: electronic component, 11: power supply element, 12: bypass capacitor, 20 , 30: main wiring pattern, 20a, 30a: first wiring portion, 20b, 30b: second wiring portion, 20c, 20d: end of
Claims (4)
前記主配線から分岐点で分岐した容量素子接続配線と、
電気的に接地されたグラウンド接続配線と、
一方が前記容量素子接続配線に接続され、他方が前記グラウンド接続配線に接続された一対の端子を有する容量素子とを備え、
前記主配線は、前記主配線の一端から前記分岐点までの間に前記容量素子接続配線または前記容量素子または前記グラウンド接続配線の片側に並行して配置された第1の配線部分、及び、前記分岐点から前記主配線の他端までの間に前記容量素子接続配線または前記容量素子または前記グラウンド接続配線に並行して前記第1の配線部分と異なる片側に配置された第2の配線部分、を含み、
前記主配線の周囲は、前記主配線の配置されるプリント基板を除いて、空気又は空気と同等であり、
前記第1の配線部分の前記容量素子実装側と異なる側には、前記第1の配線部分と前記容量素子接続配線または前記容量素子または前記グラウンド接続配線との間隔以上の空隙を有し、
前記第2の配線部分の前記容量素子実装側と異なる側には、前記第2の配線部分と前記容量素子接続配線または前記容量素子または前記グラウンド接続配線との間隔以上の空隙を有する
ことを特徴とするノイズフィルタ。 Main wiring,
Capacitive element connection wiring branched from the main wiring at a branch point;
Electrically connected ground connection wiring,
And a capacitive element having a pair of terminals, one of which is connected to the capacitive element connection wiring and the other of which is connected to the ground connection wiring,
The main wiring is a first wiring portion disposed parallel to one side of the capacitive element connection wiring, the capacitive element, or the ground connection wiring between one end of the main wiring and the branch point; A second wiring portion disposed on one side different from the first wiring portion in parallel with the capacitive element connection wiring, the capacitive element, or the ground connection wiring between a branch point and the other end of the main wiring; Including
Periphery of said main line, except for the printed board arranged in the main line, Ri equivalent der air or air,
On the side different from the capacitive element mounting side of the first wiring portion, there is an air gap equal to or larger than the distance between the first wiring portion and the capacitive element connection wiring or the capacitive element or the ground connection wiring,
On the side different from the capacitive element mounting side of the second wiring portion, there is an air gap larger than the distance between the second wiring portion and the capacitive element connection wiring or the capacitive element or the ground connection wiring <br / > A noise filter characterized by
ことを特徴とする請求項1に記載のノイズフィルタ。 The noise filter according to claim 1, wherein the main wiring, the capacitive element connection wiring, the capacitive element, and the ground connection wiring are disposed in one wiring layer of a printed circuit board.
前記主配線の一端に接続され、前記グラウンド接続導体に並行して配置される第1の接続導体と、
前記主配線の他端に接続され、前記グラウンド接続導体に並行して前記第1の接続導体の逆側に配置される第2の接続導体とを備え、
前記グラウンド接続導体及び前記第1及び前記第2の接続導体はともに前記プリント基板に含まれる複数の配線層を電気的に接続する
ことを特徴とする請求項3に記載のノイズフィルタ。 A ground connection conductor connected to the ground connection wire;
A first connection conductor connected to one end of the main wiring and disposed parallel to the ground connection conductor;
And a second connection conductor connected to the other end of the main wiring and disposed on the opposite side of the first connection conductor in parallel with the ground connection conductor,
4. The noise filter according to claim 3, wherein the ground connection conductor and the first and second connection conductors electrically connect a plurality of wiring layers included in the printed circuit board.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015242003A JP6520685B2 (en) | 2015-12-11 | 2015-12-11 | Noise filter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015242003A JP6520685B2 (en) | 2015-12-11 | 2015-12-11 | Noise filter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017108042A JP2017108042A (en) | 2017-06-15 |
JP6520685B2 true JP6520685B2 (en) | 2019-05-29 |
Family
ID=59059986
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015242003A Active JP6520685B2 (en) | 2015-12-11 | 2015-12-11 | Noise filter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6520685B2 (en) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6232624U (en) * | 1985-08-13 | 1987-02-26 | ||
JPS63133719U (en) * | 1987-02-21 | 1988-09-01 | ||
JPS6472612A (en) * | 1987-09-12 | 1989-03-17 | Tokin Corp | Noise filter |
JP2002252468A (en) * | 2001-02-26 | 2002-09-06 | Kubota Corp | Multilayer board |
-
2015
- 2015-12-11 JP JP2015242003A patent/JP6520685B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017108042A (en) | 2017-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7672112B2 (en) | Component-embedded substrate and component package using component-embedded substrate | |
JP4273098B2 (en) | Multilayer printed circuit board | |
TWI558291B (en) | Multilayer circuit board and semiconductor device | |
JP2016031965A (en) | Printed circuit board | |
JP2010050298A (en) | Printed circuit board | |
JP2016006816A (en) | Transformer and multilayer substrate | |
JP6472344B2 (en) | Noise filter and printed circuit board | |
US10863616B1 (en) | Circuit board including noise removing unit | |
JP6504960B2 (en) | Printed board | |
JP6338784B1 (en) | Noise filter | |
JP6671551B1 (en) | Multilayer printed circuit board | |
EP2728976B1 (en) | Printed circuit board with reduced emission of electro-magnetic radiation | |
WO2018229978A1 (en) | Printed circuit board | |
JP6520685B2 (en) | Noise filter | |
JP4967164B2 (en) | Multilayer printed wiring board and electronic device using the same | |
JP6425632B2 (en) | Printed board | |
JP5882001B2 (en) | Printed wiring board | |
JP7226899B2 (en) | Electronic equipment and wiring boards | |
JP2010062180A (en) | Multilayer printed wiring board | |
WO2012153835A1 (en) | Printed wiring board | |
US20230047936A1 (en) | Filter circuit | |
WO2017033949A1 (en) | Electronic device | |
JP6012539B2 (en) | Noise filter | |
WO2020235092A1 (en) | Filter circuit | |
JP2005203420A (en) | Electronic circuit board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170921 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180413 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180417 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180525 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180918 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190402 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190415 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6520685 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |