JP6472344B2 - Noise filter and printed circuit board - Google Patents
Noise filter and printed circuit board Download PDFInfo
- Publication number
- JP6472344B2 JP6472344B2 JP2015131126A JP2015131126A JP6472344B2 JP 6472344 B2 JP6472344 B2 JP 6472344B2 JP 2015131126 A JP2015131126 A JP 2015131126A JP 2015131126 A JP2015131126 A JP 2015131126A JP 6472344 B2 JP6472344 B2 JP 6472344B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- parallel
- wiring pattern
- layer
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010410 layer Substances 0.000 claims description 205
- 239000004020 conductor Substances 0.000 claims description 101
- 230000009467 reduction Effects 0.000 claims description 81
- 239000011229 interlayer Substances 0.000 claims description 39
- 239000003990 capacitor Substances 0.000 description 80
- 230000008878 coupling Effects 0.000 description 59
- 238000010168 coupling process Methods 0.000 description 59
- 238000005859 coupling reaction Methods 0.000 description 59
- 230000003071 parasitic effect Effects 0.000 description 52
- 230000000694 effects Effects 0.000 description 41
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 239000011889 copper foil Substances 0.000 description 8
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 238000007747 plating Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 5
- 230000000087 stabilizing effect Effects 0.000 description 5
- 239000003822 epoxy resin Substances 0.000 description 4
- 230000006698 induction Effects 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 239000009719 polyimide resin Substances 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000001914 filtration Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Landscapes
- Structure Of Printed Boards (AREA)
- Filters And Equalizers (AREA)
Description
本発明は、高周波の電磁ノイズを除去するノイズフィルタ及びこのノイズフィルタを有するプリント基板に関するものである。 The present invention relates to a noise filter for removing high-frequency electromagnetic noise and a printed circuit board having the noise filter.
プリント基板には、半導体集積素子などの種々の回路素子を実装することができる。また、プリント基板には、当該プリント基板で発生した高周波の電磁ノイズを除去するノイズフィルタとしてバイパスコンデンサが実装されていることが多い。たとえば、プリント基板の電源ノイズの低減のためには、電源インピーダンスを低減することが求められる。そのために、プリント基板上の電源端子と回路素子との間にバイパスコンデンサからなる電源フィルタが実装されている。 Various circuit elements such as semiconductor integrated elements can be mounted on the printed board. In many cases, a bypass capacitor is mounted on a printed circuit board as a noise filter for removing high-frequency electromagnetic noise generated on the printed circuit board. For example, in order to reduce power supply noise of a printed circuit board, it is required to reduce power supply impedance. For this purpose, a power supply filter composed of a bypass capacitor is mounted between the power supply terminal on the printed circuit board and the circuit element.
しかしながら、電子部品としてのバイパスコンデンサは、有限の導電率の材料により構成され、有限の大きさ及び形状を持つことから、キャパシタンスのみならず、寄生インダクタンス及び寄生抵抗などの寄生成分を有している。その寄生インダクタンスの影響により、入力信号の周波数の上昇とともにバイパスコンデンサのインピーダンスが増加するので、ノイズフィルタとしてのバイパスコンデンサのノイズ低減効果が損なわれる。また、ノイズフィルタ全体が、バイパスコンデンサの実装の際に使用される配線の寄生インダクタンスの影響を受けるので、ノイズ低減効果が更に損なわれることとなる。したがって、ノイズフィルタの性能改善のためには、バイパスコンデンサ及び配線のそれぞれの寄生インダクタンスを減らすことが要求される。 However, a bypass capacitor as an electronic component is made of a material having a finite conductivity and has a finite size and shape, and thus has a parasitic component such as a parasitic inductance and a parasitic resistance as well as a capacitance. . Due to the influence of the parasitic inductance, the impedance of the bypass capacitor increases as the frequency of the input signal increases, so that the noise reduction effect of the bypass capacitor as a noise filter is impaired. Moreover, since the entire noise filter is affected by the parasitic inductance of the wiring used when the bypass capacitor is mounted, the noise reduction effect is further impaired. Therefore, in order to improve the performance of the noise filter, it is required to reduce the parasitic inductances of the bypass capacitor and the wiring.
たとえば、特許文献1(特開2005−303193号公報)には、共通外部電極と並列に接続された複数個のコンデンサを有するチップ型コンデンサアレイが開示されている。複数個のコンデンサの並列接続によってチップ型コンデンサアレイの寄生インダクタンスを低減させることができる。 For example, Patent Document 1 (Japanese Patent Application Laid-Open No. 2005-303193) discloses a chip capacitor array having a plurality of capacitors connected in parallel with a common external electrode. Parasitic inductance of the chip-type capacitor array can be reduced by connecting a plurality of capacitors in parallel.
特許文献1の従来技術では、チップ型コンデンサアレイ自身の寄生インダクタンスを低減することができるが、このチップ型コンデンサアレイの実装に使用される配線の寄生インダクタンスを低減することができない。この点については、当該配線の寄生インダクタンスを磁気的に打ち消すためにインダクタなどの電子部品を追加で実装する対策が考えられる。しかしながら、新たな電子部品の追加は、プリント基板の製造コストの増加を招くとともに、当該電子部品がプリント基板上の他の配線や他の電子部品に電磁的に作用して悪影響を与えるおそれがある。 In the prior art of Patent Document 1, the parasitic inductance of the chip capacitor array itself can be reduced, but the parasitic inductance of the wiring used for mounting the chip capacitor array cannot be reduced. Regarding this point, a measure to additionally mount an electronic component such as an inductor in order to magnetically cancel the parasitic inductance of the wiring can be considered. However, the addition of a new electronic component causes an increase in the manufacturing cost of the printed circuit board, and the electronic component may adversely affect other wiring and other electronic components on the printed circuit board. .
上記に鑑みて本発明の目的は、新たな電子部品を追加することなく、ノイズ低減効果を向上させることができるノイズフィルタ及びプリント基板を提供する点にある。 In view of the above, an object of the present invention is to provide a noise filter and a printed circuit board that can improve the noise reduction effect without adding new electronic components.
本発明の第1の態様によるノイズフィルタは、主配線パターンと、前記主配線パターンから分岐するノイズ低減用配線パターンと、一対の電極端子を有し、前記一対の電極端子のうちの一方の電極端子が前記ノイズ低減用配線パターンと接続されている少なくとも1個の容量素子と、前記一対の電極端子のうちの他方の電極端子をグラウンド導体に導通させる接続導体とを備え、前記ノイズ低減用配線パターンは、前記主配線パターンの一部をなす配線ラインと並行して延在する並行配線部を含み、前記並行配線部と前記配線ラインとの間の対向距離は、前記並行配線部の延在方向と直交する方向における前記並行配線部と前記グラウンド導体との間の間隔以下である、
ことを特徴とする。
The noise filter according to the first aspect of the present invention includes a main wiring pattern, a noise reduction wiring pattern branched from the main wiring pattern, and a pair of electrode terminals, and one electrode of the pair of electrode terminals. The noise reduction wiring comprising: at least one capacitive element having a terminal connected to the noise reduction wiring pattern; and a connection conductor for electrically connecting the other electrode terminal of the pair of electrode terminals to a ground conductor. The pattern includes a parallel wiring portion that extends in parallel with a wiring line that forms a part of the main wiring pattern, and an opposing distance between the parallel wiring portion and the wiring line is an extension of the parallel wiring portion. The distance between the parallel wiring portion and the ground conductor in a direction orthogonal to the direction is equal to or less than
It is characterized by that.
本発明の第2の態様によるプリント基板は、前記第1の態様によるノイズフィルタを備えることを特徴とする。 A printed circuit board according to a second aspect of the present invention includes the noise filter according to the first aspect.
本発明の第3の態様によるノイズフィルタは、第1の主配線パターンと、前記第1の主配線パターンから分岐するノイズ低減用配線パターンと、一対の電極端子を有し、前記一対の電極端子のうちの一方の電極端子が前記ノイズ低減用配線パターンと接続されている少なくとも1個の容量素子と、前記一対の電極端子のうちの他方の電極端子をグラウンド導体に導通させる接続導体と、前記第1の主配線パターンと電気的に接続された第2の主配線パターンとを備え、前記ノイズ低減用配線パターンは、前記第2の主配線パターンの一部をなす配線ラインと対向し且つ該配線ラインと並行して延在する並行配線部を含み、前記並行配線部と前記配線ラインとは、互いに離れた異なる層にそれぞれ形成されており、前記配線ラインは、右巻きまたは左巻きのいずれか一方で渦巻き状に形成され、前記並行配線部は、前記配線ラインに沿って前記配線ラインの渦巻き方向と同一の方向で渦巻き状に形成され、前記並行配線部と前記配線ラインとの間の対向距離が、前記並行配線部の延在方向と直交する方向における前記並行配線部と前記グラウンド導体との間の間隔以下であることを特徴とする。 A noise filter according to a third aspect of the present invention includes a first main wiring pattern, a noise reduction wiring pattern branched from the first main wiring pattern, and a pair of electrode terminals, and the pair of electrode terminals At least one capacitive element in which one electrode terminal is connected to the wiring pattern for noise reduction, a connection conductor for electrically connecting the other electrode terminal of the pair of electrode terminals to a ground conductor, A second main wiring pattern electrically connected to the first main wiring pattern, wherein the noise reduction wiring pattern is opposed to a wiring line forming a part of the second main wiring pattern, and A parallel wiring portion extending in parallel with the wiring line, wherein the parallel wiring portion and the wiring line are respectively formed in different layers separated from each other, and the wiring line is clockwise. Is formed in a spiral shape in one of the left-handed turns, and the parallel wiring portion is formed in a spiral shape in the same direction as the spiral direction of the wiring line along the wiring line, and the parallel wiring portion and the wiring line The distance between the parallel wiring portion and the ground conductor in a direction orthogonal to the extending direction of the parallel wiring portion is equal to or less than the distance between the parallel wiring portion and the ground conductor.
本発明の第4の態様によるプリント基板は、前記第3の態様によるノイズフィルタを備えることを特徴とする。 A printed circuit board according to a fourth aspect of the present invention includes the noise filter according to the third aspect.
本発明によれば、ノイズ低減用配線パターンは、主配線パターンの一部をなす配線ラインと並行して延在する並行配線部を含む。このノイズ低減用配線パターンにノイズ電流が流入すると、並行配線部と配線ラインとの間に磁気結合が生じて、当該配線ラインに流れるノイズ電流を打ち消す誘導電流を発生させることができる。また、並行配線部と配線ラインとの間の対向距離は、並行配線部とグラウンド導体との間の間隔以下となるように設定されるので、並行配線部とグラウンド導体との間の磁気結合が当該誘導電流に与える影響を抑制することができる。したがって、新たな電子部品を追加することなく、高いノイズ低減効果を発揮するノイズフィルタを提供することができる。 According to the present invention, the noise reduction wiring pattern includes a parallel wiring portion extending in parallel with a wiring line forming a part of the main wiring pattern. When a noise current flows into the noise reduction wiring pattern, magnetic coupling occurs between the parallel wiring portion and the wiring line, and an induced current that cancels the noise current flowing through the wiring line can be generated. In addition, since the facing distance between the parallel wiring portion and the wiring line is set to be equal to or less than the distance between the parallel wiring portion and the ground conductor, the magnetic coupling between the parallel wiring portion and the ground conductor is reduced. The influence on the induced current can be suppressed. Therefore, it is possible to provide a noise filter that exhibits a high noise reduction effect without adding new electronic components.
以下、図面を参照しつつ、本発明に係る種々の実施の形態について詳細に説明する。なお、図面において同一符号を付された構成要素は、同一機能及び同一構成を有するものとする。 Hereinafter, various embodiments according to the present invention will be described in detail with reference to the drawings. In addition, the component which attached | subjected the same code | symbol in drawing shall have the same function and the same structure.
実施の形態1.
図1は、本発明に係る実施の形態1のノイズフィルタを有するプリント基板1Aの層構造を説明するための概略図である。図1に示されるプリント基板1Aは、第1配線層2Aと第2配線層4Aとが絶縁層3Aを介して厚み方向Zに積層された層構造を有する。このプリント基板1Aは、両面プリント実装基板である。第1配線層2A及び第2配線層4Aの各々は、厚み方向Zと直交するX−Y平面上に分布している。また、このプリント基板1Aの表面には、LSIまたはICなどの電子部品10、電源素子11及びバイパスコンデンサ12が実装されている。
Embodiment 1 FIG.
FIG. 1 is a schematic diagram for explaining the layer structure of a printed
絶縁層3Aは、たとえば、エポキシ樹脂またはポリイミド樹脂などの電気絶縁性の樹脂材料で構成することができる。また、図1には示されていないが、絶縁層3Aを厚み方向Zに貫通して、第1配線層2Aと第2配線層4Aとの間を電気的に接続するビアもしくはスルーホールと呼ばれる層間接続孔が形成されている。
The
図2は、実施の形態1のノイズフィルタ7Aの主要構成を概略的に示す斜視図である。このノイズフィルタ7Aは、主配線パターン21と、この主配線パターン21から分岐するノイズ低減用配線パターンである分岐配線パターン22と、接地用配線23とを備える。これら主配線パターン21、分岐配線パターン22及び接地用配線23は、第1配線層2Aの構成要素群として、絶縁層3Aのおもて面に形成されている。また、第1配線層2Aは、銅箔などの導電体で構成される。
FIG. 2 is a perspective view schematically showing the main configuration of the
主配線パターン21は、電子部品10と電源素子11との間を接続する電源供給用の導体パターンである。主配線パターン21の一端部21eは、電子部品10の電源端子と電気的に接続され、主配線パターン21の他端部21fは、電源素子11の正極と電気的に接続されている。分岐配線パターン22は、この主配線パターン21における一端部21eと他端部21fとの間の分岐点から分岐している。なお、本実施の形態では、プリント基板1Aに電源素子11が実装されているが、これに限定されるものでない。電源素子11に代えて外部の電源を採用してもよい。
The
また、ノイズフィルタ7Aは、図2に示されるように容量素子であるバイパスコンデンサ12を備えている。このバイパスコンデンサ12は、第1配線層2Aに配置されるようにプリント基板の表面に実装されている。バイパスコンデンサ12の一方の電極端子は、分岐配線パターン22の端部と電気的に接続され、その他方の電極端子は、接地用配線23の一端と電気的に接続されている。
Further, the
なお、本実施の形態では、バイパスコンデンサ12として積層型のチップコンデンサが使用されているが、これに限定されるものではない。チップコンデンサに代えて、電解コンデンサまたはフィルムコンデンサが使用されてもよい。後述する実施の形態2〜6で使用されるバイパスコンデンサ12についても同様である。
In the present embodiment, a multilayer chip capacitor is used as the
また、ノイズフィルタ7Aは、電気的に接地されたグラウンド導体25を第2配線層4Aの構成要素として備える。グラウンド導体25は、銅箔などの導電性材料からなり、シート状に形成されている。
The
更に、ノイズフィルタ7Aは、絶縁層3Aを厚み方向Zに貫通する層間接続孔24を備えている。この層間接続孔24の内部には、導電性ペーストまたは金属メッキ層などの接続導体が形成されているので、層間接続孔24は、第1配線層2Aと第2配線層4Aとの間を電気的に接続して接地用配線23をグラウンド導体25に導通させることができる。
Furthermore, the
上記したノイズフィルタ7Aは、電子部品10で高周波電磁ノイズが発生したときに電源フィルタとして機能し、主配線パターン21に入力されたノイズ電流をバイパスコンデンサ12経由でグラウンド導体25に流すことができる。なお、ノイズフィルタ7Aは、ノイズ電流の除去により電源電圧を安定化させる機能をも有する。
The
図2に示されるように、分岐配線パターン22は、主配線パターン21の一部をなす配線ライン21aと並行してX軸正方向に延在する並行配線部22aを有している。並行配線部22aと配線ライン21aとは、X軸方向と直交するY軸方向において互いに対向する。並行配線部22aと配線ライン21aとの間の対向距離D1は、並行配線部22aとグラウンド導体25との間の間隔D3以下となるように設計される。これにより、配線ライン21aと並行配線部22aとが互いに近接し、配線ライン21aの寄生インダクタと並行配線部22aの寄生インダクタとの間に磁気結合を形成することが可能となる。
As shown in FIG. 2, the
一方、接地用配線23も、配線ライン21aと並行してX軸正方向に延在し、Y軸方向において配線ライン21aと対向している。接地用配線23と配線ライン21aとの間の対向距離D2は、間隔D3以下となるように設計される。これにより、配線ライン21aと接地用配線23とが互いに近接し、配線ライン21aの寄生インダクタと接地用配線23の寄生インダクタとの間に磁気結合を形成することが可能となる。
On the other hand, the grounding
ここで、間隔D3は、絶縁層3Aの厚みにほぼ等しく、たとえば、0.8mm〜1.6mm程度である。対向距離D1は、D1≦D3との条件下で、たとえば、0.05mm〜0.5mmの範囲内で設定可能である。対向距離D2も、D2≦D3との条件下で、たとえば、0.05mm〜0.5mmの範囲内で設定可能である。
Here, the interval D 3 is substantially equal to the thickness of the insulating
図3は、実施の形態1のノイズ低減効果の原理を説明するためのノイズフィルタ7Aの平面図である。図3に示されるように、主配線パターン21にノイズ電流InAが生じたとき、このノイズ電流InAは、バイパスコンデンサ12の高周波フィルタ機能により主配線パターン21から分岐配線パターン22に流れ込むノイズ電流InBと、電源素子11に向けて配線ライン21aを流れるノイズ電流InCとに分配される。
FIG. 3 is a plan view of the
その際、並行配線部22a、バイパスコンデンサ12及び接地用配線23を含むバイパス経路の寄生インダクタと、配線ライン21aの寄生インダクタとの間に磁気結合が形成される。この磁気結合により、配線ライン21aには、ノイズ電流InCにより発生した磁界を打ち消す向きの誘導電流ILが発生する。この誘導電流ILがノイズ電流InCを打ち消すため、電源素子11側へ流出するノイズ電流(=InC−IL)が減少すると考えられる。また、図3に示されるように、誘導電流ILの一部は、分岐配線パターン22、バイパスコンデンサ12及び接地用配線23を介してグラウンド導体25にバイパスされる。したがって、バイパスコンデンサ12を含むバイパス経路の寄生インダクタンスによる影響を抑制しつつ、ノイズ電流を除去することができる。
At that time, a magnetic coupling is formed between the parasitic inductor in the bypass path including the
また、対向距離D1,D2を間隔D3以下とする理由は以下の通りである。対向距離D1,D2を間隔D3以下にするとの制限を設けずにプリント基板が設計されると、主配線パターン21の配線ライン21aと並行配線部22aとの間に磁気結合が生ずる場合でも、低いノイズ低減効果しか得られず、同一基板に実装される複数のバイパスコンデンサ間でノイズ低減効果にバラツキが生じることがある。本発明者らは、鋭意研究を行った結果、この問題の原因が、分岐配線パターン22とグラウンド導体25との間に生じる磁気結合にあるとの知見を得た。上述の通り、分岐配線パターン22と主配線パターン21との間の磁気結合によりノイズ電流InCを打ち消す誘導電流ILが発生する。対向距離D1が間隔D3よりも大きいと、分岐配線パターン22とグラウンド導体25との間の磁気結合が当該誘導電流を減少させるのである。本実施の形態では、対向距離D1が間隔D3以下となるように分岐配線パターン22を配置することによって、分岐配線パターン22とグラウンド導体25との間の磁気結合が当該誘導電流に与える影響を抑制することができる。これにより、高いノイズ低減効果を発揮することができ、複数のバイパスコンデンサ間のノイズ低減効果のバラツキを抑制することができる。更に、対向距離D2が間隔D3以下となるように接地用配線23を配置することにより、ノイズ低減効果の更なる向上が可能となる。
Further, the reason why the facing distances D 1 and D 2 are set to the distance D 3 or less is as follows. When the printed circuit board is designed without providing a restriction that the facing distances D 1 and D 2 are set to be equal to or less than the distance D 3 , magnetic coupling occurs between the
以上に説明したように実施の形態1によれば、分岐配線パターン22は、主配線パターン21の一部をなす配線ライン21aと並行して延在する並行配線部22aを含み、この並行配線部22aと配線ライン21aとの間の対向距離D1は、並行配線部22aとグラウンド導体25との間の間隔D3以下となるように設定される。分岐配線パターン22にノイズ電流が流れると、並行配線部22aと配線ライン21aとの間の磁気結合により配線ライン21aに誘導電流が発生し、これにより配線ライン21aを流れるノイズ電流を打ち消すことができる。したがって、バイパスコンデンサ12を含むバイパス経路の寄生インダクタンスによる影響を抑制しつつ、新たな電子部品を追加することなく、高いノイズ低減効果を実現することができる。
As described above, according to the first embodiment, the
また、本実施の形態では、接地用配線23も配線ライン21aと並行して延在しており、この接地用配線23と配線ライン21aとの間の対向距離D2が間隔D3以下となるように設定される。したがって、新たな電子部品を追加することなく、高いノイズ低減効果の更なる向上が可能となる。
Further, in the present embodiment, even grounding
なお、本実施の形態のプリント基板1Aは、両面プリント実装基板であるので、第1配線層2A及び第2配線層4Aは、当該両面プリント実装基板の外層として構成されているが、これに限定されるものではない。たとえば、第2配線層4Aが、3層以上の配線層を含む多層プリント基板に内層として構成されてもよい。ここで、「外層」とは、プリント基板の複数の配線層のうち最も外側に配置された配線層を意味し、「内層」とは、プリント基板の複数の配線層のうち内部に配置された配線層を意味する。
Since the printed
上記した配線ライン21a、並行配線部22a及び接地用配線23は、それぞれ線状に延在しているが、これに限定されるものではない。
The
また、本実施の形態では、主配線パターン21の一端部21eが電子部品10と電気的に接続され、主配線パターン21の他端部21fが電源素子11の正極と電気的に接続されているが、これに限定されるものではない。たとえば、一端部21eが電源の正極と電気的に接続され、他端部21fが電子部品と電気的に接続されてもよい。この場合でも、ノイズ低減効果を実現することができる。図4は、このノイズ低減効果の原理を説明するためのノイズフィルタ7Aの平面図である。
In the present embodiment, one
図4に示されるように、主配線パターン21にノイズ電流InAが生じたとき、このノイズ電流InAは、配線ライン21aを通過し、バイパスコンデンサ12の高周波フィルタ機能により主配線パターン21から分岐配線パターン22に流れ込むノイズ電流InBと、電源に向けて流れるノイズ電流InCとに分配される。その際、並行配線部22a、バイパスコンデンサ12及び接地用配線23を含むバイパス経路の寄生インダクタと、配線ライン21aの寄生インダクタとの間に磁気結合が形成される。この磁気結合により、バイパスコンデンサ12及び接地用配線23を含むバイパス経路には、ノイズ電流InCにより発生した磁界を打ち消す向きの誘導電流ILが発生する。この誘導電流ILは、電源端子端より供給されて電源ノイズ電流InCを打ち消すので、電源側へ流出するノイズ電流(=InC−IL)が減少すると考えられる。また、図4に示されるように、誘導電流ILの一部は、分岐配線パターン22、バイパスコンデンサ12及び接地用配線23を介してグラウンド導体25にバイパスされる。したがって、図4の場合でも、バイパスコンデンサ12を含むバイパス経路の寄生インダクタンスによる影響を抑制しつつ、ノイズ電流を除去することができる。
As shown in FIG. 4, when the noise current I nA occurs in the
実施の形態2.
次に、本発明に係る実施の形態2について説明する。本実施の形態のノイズフィルタは、バイパスコンデンサの実装数を増すことで実施の形態1よりもノイズ低減効果を向上し得るものである。
Next, a second embodiment according to the present invention will be described. The noise filter of the present embodiment can improve the noise reduction effect as compared with the first embodiment by increasing the number of bypass capacitors mounted.
図5は、実施の形態2のノイズフィルタ7Bの主要構成を概略的に示す斜視図である。本実施の形態に係るプリント基板は、第1配線層2Bと第2配線層4Bとが絶縁層3Bを介して厚み方向Zに積層された層構造を有する。このプリント基板の層構造は、ノイズフィルタ7Bの構成を除いて、実施の形態1に係るプリント基板1Aの層構造と同一である。
FIG. 5 is a perspective view schematically showing the main configuration of the noise filter 7B of the second embodiment. The printed circuit board according to the present embodiment has a layer structure in which a
図5に示されるように、このノイズフィルタ7Bは、主配線パターン31と、この主配線パターン31から互いに逆方向に突出して分岐する一対の分岐配線パターン32,36からなるノイズ低減用配線パターンと、接地用配線33,37とを備える。これら主配線パターン31、一対の分岐配線パターン32,36及び接地用配線33,37は、第1配線層2Bの構成要素群として、絶縁層3Bのおもて面に形成されている。また、第1配線層2Bは、銅箔などの導電体で構成される。
As shown in FIG. 5, the noise filter 7B includes a
主配線パターン31は、電子部品10と電源素子11との間を接続する電源供給用の導体パターンである。主配線パターン31の一端部31eは、電子部品10の電源端子と電気的に接続され、主配線パターン31の他端部31fは、電源素子11の正極と電気的に接続されている。分岐配線パターン32,36は、この主配線パターン31における一端部31eと他端部31fとの間の分岐点から分岐している。なお、プリント基板に実装された電源素子11に代えて、外部の電源を採用してもよい。
The
このノイズフィルタ7Bは、図5に示されるように、容量素子であるバイパスコンデンサ12,13を備えている。これらバイパスコンデンサ12,13は、第1配線層2Bに配置されるようにプリント基板の表面に実装されている。一方のバイパスコンデンサ12の一方の電極端子は、分岐配線パターン32の端部と電気的に接続され、他方の電極端子が接地用配線33の一端と電気的に接続されている。他方のバイパスコンデンサ13の電極端子は、分岐配線パターン36の端部と電気的に接続され、バイパスコンデンサ13の他方の電極端子は、接地用配線37の一端と電気的に接続されている。なお、本実施の形態では、バイパスコンデンサ12,13として積層型のチップコンデンサが使用されるが、これに限定されるものではない。チップコンデンサに代えて、電解コンデンサまたはフィルムコンデンサが使用されてもよい。
As shown in FIG. 5, the noise filter 7B includes
また、ノイズフィルタ7Bは、電気的に接地されたグラウンド導体25を第2配線層4Bの構成要素として備えている。グラウンド導体25は、シート状に形成されている。
The noise filter 7B includes a
更に、ノイズフィルタ7Bは、絶縁層3Bを厚み方向Zに貫通するビアまたはスルーホールと呼ばれる層間接続孔34,38を備えている。これら層間接続孔34,38の内部には、導電性ペーストまたは金属メッキ層などの接続導体が形成されているので、層間接続孔34,38は、第1配線層2Bと第2配線層4Bとの間を電気的に接続して、接地用配線34,38をグラウンド導体25に導通させることができる。
Further, the noise filter 7B includes interlayer connection holes 34 and 38 called vias or through holes penetrating the insulating
本実施の形態のノイズフィルタ7Bは、電源フィルタとして機能し、主配線パターン31に入力されたノイズ電流をバイパスコンデンサ12,13経由でグラウンド導体25に流すことができる。なお、ノイズフィルタ7Bは、ノイズ電流の除去により電源電圧を安定化させる機能をも有する。
The noise filter 7B according to the present embodiment functions as a power supply filter, and can pass the noise current input to the
図5に示されるように、一対の分岐配線パターン32,36は、主配線パターン31の一部をなす配線ライン31aと並行してX軸方向に延在する一対の並行配線ライン32a,36aを有しており、これら並行配線ライン32a,36aは、当該配線ライン31aを挟み込むように形成されている。また、並行配線ライン32a,36aは、Y軸方向において配線ライン31aと対向している。一方の並行配線ライン32aと配線ライン31aとの間の対向距離D1Aは、当該並行配線ライン32aとグラウンド導体25との間の間隔D3A以下となるように設計される。これにより、配線ライン31aと並行配線ライン32aとが互いに近接し、配線ライン31aの寄生インダクタと並行配線ライン32aの寄生インダクタとの間に磁気結合を形成することが可能となる。同様に、他方の並行配線ライン36aと配線ライン31aとの間の対向距離D1Bは、当該並行配線ライン36aとグラウンド導体25との間の間隔D3B以下となるように設計される。これにより、配線ライン31aと並行配線ライン36aとが互いに近接し、配線ライン31aの寄生インダクタと並行配線ライン36aの寄生インダクタとの間に磁気結合を形成することが可能となる。
As shown in FIG. 5, the pair of
接地用配線33,37も、配線ライン31aと並行してX軸方向に延在し、Y軸方向において配線ライン31aと対向している。一方の接地用配線33と配線ライン31aとの間の対向距離D2Aは、間隔D3A以下となるように設計される。これにより、配線ライン31aと接地用配線33とが互いに近接し、配線ライン31aの寄生インダクタと接地用配線33の寄生インダクタとの間に磁気結合を形成することが可能となる。同様に、他方の接地用配線37と配線ライン31aとの間の対向距離D2Bは、間隔D3B以下となるように設計される。これにより、配線ライン31aと接地用配線37とが互いに近接し、配線ライン31aの寄生インダクタと接地用配線37の寄生インダクタとの間に磁気結合を形成することが可能となる。
The grounding wirings 33 and 37 also extend in the X-axis direction in parallel with the
本実施の形態では、間隔D3A,D3Bは、絶縁層3Bの厚みにほぼ等しく、たとえば、0.8mm〜1.6mm程度である。また、対向距離D1A,D1Bは、D1A≦D3A及びD1B≦D3Bとの条件下で、たとえば、0.05mm〜0.5mmの範囲内で設定可能である。対向距離D2A,D2Bも、D2A≦D3A及びD2B≦D3Bとの条件下で、たとえば、0.05mm〜0.5mmの範囲内で設定可能である。
In the present embodiment, the distances D 3A and D 3B are substantially equal to the thickness of the insulating
本実施の形態でも、上記実施の形態1と同様の原理でノイズ低減効果を実現することができる。すなわち、主配線パターン31にノイズ電流が生じたとき、このノイズ電流は、主配線パターン31から分岐配線パターン32,36に流れ込むノイズ電流と、電源素子11に向けて配線ライン31aを流れるノイズ電流とに分配される。その際、並行配線ライン32a、バイパスコンデンサ12及び接地用配線33を含むバイパス経路の寄生インダクタと、配線ライン31aとの間に磁気結合が形成される。同時に、並行配線ライン36a、バイパスコンデンサ13及び接地用配線37を含むバイパス経路の寄生インダクタと、配線ライン31aとの間にも磁気結合が形成される。これら磁気結合により、配線ライン31aには、当該配線ライン31aを流れるノイズ電流の全部または一部を打ち消す誘導電流が発生する。よって、バイパスコンデンサ12,13を含むバイパス経路の寄生インダクタンスによる影響を抑制しつつ、ノイズ電流を除去することができる。
Also in the present embodiment, the noise reduction effect can be realized by the same principle as in the first embodiment. That is, when a noise current is generated in the
また、対向距離D1A,D2Aが間隔D3A以下となるように分岐配線パターン32及び接地用配線33が配置されるので、分岐配線パターン32とグラウンド導体25との間、及び、接地用配線33とグラウンド導体25との間の磁気結合が当該誘導電流に与える影響を抑制することができる。更に、対向距離D1B,D2Bが間隔D3B以下となるように分岐配線パターン36及び接地用配線37が配置されるので、分岐配線パターン36とグラウンド導体25との間、及び、接地用配線37とグラウンド導体25との間の磁気結合が当該誘導電流に与える影響を抑制することができる。したがって、バイパス経路と配線ライン31aとの間の磁気結合により、高いノイズ低減効果を発揮することができる。
Further, since the
以上に説明したように実施の形態2によれば、主配線パターン31の配線ライン31aを挟み込むように一対の並行配線ライン32a,36a、一対のバイパスコンデンサ12,13及び一対の接地用配線33,37が配置されるので、実施の形態1の場合よりも強い磁気結合を形成することができる。したがって、新たな電子部品を追加することなく、実施の形態1のノイズフィルタよりも高いノイズ低減効果を発揮することができる。
As described above, according to the second embodiment, the pair of
なお、本実施の形態のプリント基板は、両面プリント実装基板であるので、第1配線層2B及び第2配線層4Bは、当該両面プリント実装基板の外層として構成されているが、これに限定されるものではない。たとえば、第2配線層4Bが、3層以上の配線層を含む多層プリント基板に内層として構成されてもよい。
Since the printed circuit board of the present embodiment is a double-sided printed mounting board, the
また、上記した配線ライン31a、並行配線ライン32a,36a及び接地用配線33,37は、それぞれ線状に延在しているが、これに限定されるものではない。
Further, although the
本実施の形態では、主配線パターン31の一端部31eが電子部品10と電気的に接続され、主配線パターン31の他端部31fが電源素子11の正極と電気的に接続されているが、これに限定されるものではない。一端部31eが電源の正極と電気的に接続され、他端部31fが電子部品と電気的に接続されるように実施の形態2の構成を変更してもよい。この場合も、図4の場合と同様の原理で、バイパスコンデンサ12,13を含むバイパス経路の寄生インダクタンスによる影響を抑制しつつ、ノイズ電流を除去することができる。
In the present embodiment, one
実施の形態3.
次に、本発明に係る実施の形態3について説明する。図6は、実施の形態3のノイズフィルタ7Cの主要構成を概略的に示す斜視図である。本実施の形態のプリント基板は、第1配線層2C及び第2配線層4Cとが絶縁層3Cを介して厚み方向Zに積層された層構造を有する。このプリント基板の層構造は、ノイズフィルタ7Cの構成を除いて、実施の形態1に係るプリント基板1Aの層構造と同一である。
Embodiment 3 FIG.
Next, a third embodiment according to the present invention will be described. FIG. 6 is a perspective view schematically showing the main configuration of the
図6に示されるように、このノイズフィルタ7Cは、一対の分岐配線パターン41A,41Bを有する主配線パターン41と、この主配線パターン41からX軸正方向に突出して分岐するノイズ低減用配線パターンである並行配線部44と、接地用配線45とを備える。これら主配線パターン41、並行配線部44及び接地用配線45は、第1配線層2Cの構成要素群として、絶縁層3Cのおもて面に形成されている。第1配線層2Cは、銅箔などの導電体で構成される。
As shown in FIG. 6, the noise filter 7 </ b> C includes a main wiring pattern 41 having a pair of branch wiring patterns 41 </ b> A and 41 </ b> B and a noise reduction wiring pattern that branches from the main wiring pattern 41 in the positive X-axis direction. The
主配線パターン41は、電子部品10と電源素子11との間を接続する電源供給用の導体パターンである。この主配線パターン41の一端部41eは、電子部品10の電源端子と電気的に接続され、主配線パターン41の他端部41fは、電源素子11の正極と電気的に接続されている。なお、プリント基板に実装された電源素子11に代えて、外部の電源を採用してもよい。
The main wiring pattern 41 is a power supply conductor pattern that connects between the
図6に示されるように、このノイズフィルタ7Cは、容量素子であるバイパスコンデンサ12を備えている。このバイパスコンデンサ12は、第1配線層2Cに配置されるようにプリント基板の表面に実装されている。バイパスコンデンサ12の一方の電極端子は、並行配線部44の一端と電気的に接続され、その他方の電極端子は、接地用配線45と電気的に接続されている。
As shown in FIG. 6, the noise filter 7 </ b> C includes a
また、ノイズフィルタ7Cは、電気的に接地されたグラウンド導体25を第2配線層4Cの構成要素として備える。グラウンド導体25は、銅箔などの導電性材料からなり、シート状に形成されている。
The
更に、ノイズフィルタ7Cは、絶縁層3Cを厚み方向Zに貫通するビアまたはスルーホールと呼ばれる層間接続孔46を備えている。この層間接続孔46の内部には、導電性ペーストまたは金属メッキ層などの接続導体が形成されているので、層間接続孔46は、接地用配線45をグラウンド導体25に導通させることができる。
Further, the
図6に示されるように、一対の分岐配線パターン41A,41Bは、主配線パターン41における一端部41e側の分岐点から互いに逆方向に突出して分岐し、主配線パターン41の他端部41fで合流している。分岐配線パターン41A,41Bは、並行配線部44及び接地用配線45を挟み込むようにX軸方向に延在する分岐配線ライン41Aa,41Baをそれぞれ有している。これら分岐配線ライン41Aa,41Baは、Y軸方向において並行配線部44及び接地用配線45と対向している。一方の分岐配線ライン41Aaと並行配線部44との間の対向距離D4Aは、当該並行配線部44とグラウンド導体25との間の間隔D6以下となるように設計され、他方の分岐配線ライン41Baと並行配線部44との間の対向距離D4Bも間隔D6以下となるように設計される。これにより、分岐配線ライン41Aa,41Baと並行配線部44とが互いに近接し、分岐配線ライン41Aa,41Baの各寄生インダクタと並行配線部44の寄生インダクタとの間に磁気結合を形成することが可能となる。
As shown in FIG. 6, the pair of branch wiring patterns 41 </ b> A and 41 </ b> B branches from the branch point on the one
また、一方の分岐配線ライン41Aaと接地用配線45との間の対向距離D5Aは、当該接地用配線45とグラウンド導体25との間の間隔D6以下となるように設計され、他方の分岐配線ライン41Baと接地用配線45との間の対向距離D5Bも間隔D6以下となるように設計される。これにより、分岐配線ライン41Aa,41Baと接地用配線45とが互いに近接し、分岐配線ライン41Aa,41Baの各寄生インダクタと接地用配線45の寄生インダクタとの間に磁気結合を形成することが可能となる。
Further, the facing distance D 5A between one branch wiring line 41Aa and the
間隔D6は、絶縁層3Cの厚みにほぼ等しく、たとえば、0.8mm〜1.6mm程度である。また、対向距離D4A,D4Bは、D4A≦D6及びD4B≦D6の条件下で、たとえば、0.05mm〜0.5mmの範囲内で設定可能である。対向距離D5A,D5Bも、D5A≦D6及びD5B≦D6の条件下で、たとえば、0.05mm〜0.5mmの範囲内で設定可能である。
Distance D 6 is approximately equal to the thickness of the insulating
本実施の形態でも、上記実施の形態1と同様の原理でノイズ低減効果を実現することができる。すなわち、主配線パターン41にノイズ電流が生じたとき、このノイズ電流は、主配線パターン41から並行配線部44に流れ込むノイズ電流と、電源素子11に向けて分岐配線ライン41Aa,41Baに流れるノイズ電流とに分配される。その際、並行配線部44、バイパスコンデンサ12及び接地用配線45を含むバイパス経路の寄生インダクタと分岐配線ライン41Aaとの間、及び、当該バイパス経路の寄生インダクタと分岐配線ライン41Baとの間にそれぞれ磁気結合が形成される。これら磁気結合により、分岐配線ライン41Aa,41Baには、これら分岐配線ライン41Aa,41Baを流れるノイズ電流の全部または一部を打ち消す誘導電流が発生すると考えられる。よって、バイパスコンデンサ12を含むバイパス経路の寄生インダクタンスによる影響を抑制しつつ、ノイズ電流を除去することができる。
Also in the present embodiment, the noise reduction effect can be realized by the same principle as in the first embodiment. That is, when a noise current is generated in the main wiring pattern 41, the noise current flows into the
また、対向距離D4A,D4Bが間隔D6以下となるように並行配線部44及び分岐配線ライン41Aa,41Baが配置されるので、並行配線部44とグラウンド導体25との間の磁気結合が当該誘導電流に与える影響を抑制することができる。したがって、並行配線部44と分岐配線ライン41Aa,41Baとの間の磁気結合により、高いノイズ低減効果を発揮することができる。更に、対向距離D5A,D5Bが間隔D6以下となるように接地用配線45及び分岐配線ライン41Aa,41Baが配置されるので、接地用配線45とグラウンド導体25との間の磁気結合による影響を抑制することができる。したがって、接地用配線45と分岐配線ライン41Aa,41Baとの間の磁気結合により、ノイズ低減効果の更なる向上を発揮することができる。
Further, since the
以上に説明したように実施の形態3によれば、並行配線部44、バイパスコンデンサ12及び接地用配線45を挟み込むように一対の分岐配線ライン41Aa,41Baが配置されているので、実施の形態1の場合よりも強い磁気結合を形成することができる。したがって、新たな電子部品を追加することなく、実施の形態1よりも高いノイズ低減効果を実現し得るノイズフィルタ7Cを提供することができる。
As described above, according to the third embodiment, since the pair of branch wiring lines 41Aa and 41Ba are arranged so as to sandwich the
なお、本実施の形態のプリント基板は、両面プリント実装基板であるので、第1配線層2C及び第2配線層4Cは、当該両面プリント実装基板の外層として構成されているが、これに限定されるものではない。たとえば、第2配線層4Cが、3層以上の配線層を含む多層プリント基板に内層として構成されてもよい。 In addition, since the printed circuit board of this Embodiment is a double-sided printed mounting board, although the 1st wiring layer 2C and the 2nd wiring layer 4C are comprised as an outer layer of the said double-sided printed mounting board, it is limited to this. It is not something. For example, the second wiring layer 4C may be configured as an inner layer on a multilayer printed board including three or more wiring layers.
また、上記した分岐配線ライン41Aa,41Ba、並行配線部44及び接地用配線45は、それぞれ線状に延在しているが、これに限定されるものではない。
Further, the branch wiring lines 41Aa and 41Ba, the
本実施の形態では、主配線パターン41の一端部41eが電子部品10と電気的に接続され、主配線パターン41の他端部41fが電源素子11の正極と電気的に接続されているが、これに限定されるものではない。一端部41eが電源の正極と電気的に接続され、他端部41fが電子部品と電気的に接続されるように実施の形態3の構成を変更してもよい。この場合も、図4の場合と同様の原理で、バイパスコンデンサ12を含むバイパス経路の寄生インダクタンスによる影響を抑制しつつ、ノイズ電流を除去することができる。
In the present embodiment, one
実施の形態4.
次に、本発明に係る実施の形態4について説明する。本実施の形態のノイズフィルタは、渦巻き状の配線を利用して同一の配線層内で強い磁気結合を生じさせることで高いノイズ低減効果を実現し得るものである。
Embodiment 4 FIG.
Next, a fourth embodiment according to the present invention will be described. The noise filter of this embodiment can realize a high noise reduction effect by generating strong magnetic coupling in the same wiring layer using spiral wiring.
図7は、実施の形態4のノイズフィルタ7Dの主要構成を概略的に示す斜視図である。本実施の形態のプリント基板は、第1配線層2Dと第2配線層4Dとが絶縁層3Dを介して厚み方向Zに積層された層構造を有する。絶縁層3Dは、たとえば、エポキシ樹脂またはポリイミド樹脂などの電気絶縁性の樹脂材料で構成することができる。
FIG. 7 is a perspective view schematically showing the main configuration of the
図7に示されるように、このノイズフィルタ7Dは、主配線パターン51と、この主配線パターン51と並列に接続され且つ主配線パターン51よりも内側に配置されたノイズ低減用配線パターン52と、接地用配線53とを備える。これら主配線パターン51、ノイズ低減用配線パターン52及び接地用配線53は、第1配線層2Dの構成要素群として、絶縁層3Dのおもて面に形成されている。また、第1配線層2Dは、銅箔などの導電体で構成される。
As shown in FIG. 7, the
主配線パターン51は、電子部品と電源素子との間を接続する電源供給用の導体パターンである。主配線パターン51の一端部51eは、プリント基板に実装された電子部品(図示せず)の電源端子と電気的に接続されており、主配線パターン51の他端部51fは、プリント基板に実装された電源素子または外部電源の正極と電気的に接続されている。ノイズ低減用配線パターン52は、この主配線パターン51における一端部51eと他端部51fとの間の分岐点から分岐している。
The
主配線パターン51は、ノイズ低減用配線パターン52の外周を取り囲む渦巻状配線ライン51aを有し、この渦巻状配線ライン51aは、右巻き方向で渦巻き状に形成されている。これに対し、ノイズ低減用配線パターン52は、渦巻状配線ライン51aと並行して延在する渦巻き状の並行配線部52aを有し、この並行配線部52aは、渦巻状配線ライン51aの渦巻き方向(すなわち右巻き方向)とは逆の方向(すなわち左巻き方向)で渦巻き状に形成されている。渦巻状配線ライン51aの巻き数は、並行配線部52aの巻き数よりも多い。
The
なお、本明細書では、右巻き方向とは、Z軸正方向側からノイズフィルタを視たときに、内側から外側へ向かうにつれて時計回りで配線が延在する方向をいう。逆に、左巻き方向とは、Z軸正方向側からノイズフィルタを視たときに、内側から外側へ向かうにつれて反時計回りで配線が延在する方向をいう。 In this specification, the right-handed direction refers to a direction in which the wiring extends in a clockwise direction from the inside toward the outside when the noise filter is viewed from the positive direction of the Z axis. Conversely, the left-handed direction refers to a direction in which the wiring extends counterclockwise from the inside toward the outside when the noise filter is viewed from the Z-axis positive direction side.
また、ノイズフィルタ7Dは、容量素子であるバイパスコンデンサ12を備えており、このバイパスコンデンサ12は、第1配線層2Dに配置されるようにプリント基板の表面に実装されている。バイパスコンデンサ12の一方の電極端子は、ノイズ低減用配線パターン52の内側端部と電気的に接続され、その他方の電極端子は、接地用配線53の一端と電気的に接続されている。
The
また、ノイズフィルタ7Dは、電気的に接地されたグラウンド導体25を第2配線層4Dの構成要素として備える。グラウンド導体25はシート状に形成されている。
The
更に、ノイズフィルタ7Dは、絶縁層3Dを厚み方向Zに貫通するビアまたはスルーホールと呼ばれる層間接続孔54を備えている。この層間接続孔54の内部には、導電性ペーストまたは金属メッキ層などの接続導体が形成されているので、層間接続孔54は、接地用配線53をグラウンド導体25に導通させることができる。
Furthermore, the
本実施の形態のノイズフィルタ7Dは、電源フィルタとして機能し、主配線パターン51に入力されたノイズ電流を、並行配線部52a、バイパスコンデンサ及び接地用配線53を介してグラウンド導体25に流すことができる。なお、ノイズフィルタ7Dは、ノイズ電流の除去により電源電圧を安定化させる機能をも有する。
The
図7に示されるように、並行配線部52aは、渦巻状配線ライン51aの内側部分と対向している。並行配線部52aと渦巻状配線ライン51aとの間の対向距離D7は、並行配線部52aとグラウンド導体25との間の間隔D8以下となるように設計される。これにより、並行配線部52aと渦巻状配線ライン51aとが互いに近接し、渦巻状配線ライン51aの寄生インダクタと並行配線部52aの寄生インダクタとの間に磁気結合を形成することが可能となる。
As shown in FIG. 7, the
ここで、間隔D8は、絶縁層3Dの厚みにほぼ等しく、たとえば、0.8mm〜1.6mm程度である。対向距離D7は、D7≦D8の条件下で、たとえば、0.05mm〜0.5mmの範囲内で設定可能である。
Here, the interval D 8 is approximately equal to the thickness of the insulating
図8は、実施の形態4のノイズ低減効果の原理を説明するためのノイズフィルタ7Dの平面図である。図8に示されるように、主配線パターン51にノイズ電流InAが入力されたとき、このノイズ電流InAは、バイパスコンデンサ12の高周波フィルタ機能により主配線パターン51からノイズ低減用配線パターン52に流れ込むノイズ電流InBと、電源素子に向けて渦巻状配線ライン51aを流れるノイズ電流InCとに分配される。
FIG. 8 is a plan view of a
その際、並行配線部52a、バイパスコンデンサ12及び接地用配線53を含むバイパス経路の寄生インダクタと、渦巻状配線ライン51aとの間に磁気結合が形成される。この磁気結合により、渦巻状配線ライン51aには、ノイズ電流InCにより発生した磁界を打ち消す向きの誘導電流ILが発生する。このとき、渦巻状配線ライン51aのうち並行配線部52aと対向する内側の配線ライン部分と並行配線部52aとの間の磁気結合だけでなく、渦巻状配線ライン51aのうちの外側の配線ライン部分と並行配線部52aとの間の磁気結合が形成されるので、実施の形態1の場合と比べると、強い誘導電流ILを発生させることができる。この誘導電流ILがノイズ電流InCを打ち消すため、電源素子側へ流出するノイズ電流(=InC−IL)が減少する。したがって、ノイズ低減用配線パターン52、バイパスコンデンサ12及び接地用配線53を含むバイパス経路の寄生インダクタンスによる影響を抑制しつつ、ノイズ電流を除去することができる。
At that time, magnetic coupling is formed between the parasitic inductor in the bypass path including the
また、対向距離D7が間隔D8以下となるように主配線パターン51及びノイズ低減用配線パターン52が配置されるので、実施の形態1の場合と同様、ノイズ低減用配線パターン52とグラウンド導体25との間の磁気結合による影響を抑制することができる。したがって、バイパス経路と渦巻状配線ライン51aとの間の磁気結合により、高いノイズ低減効果を発揮することができる。
In addition, since the
以上に説明したように実施の形態4では、主配線パターン51の渦巻状配線ライン51aに沿って渦巻き状の並行配線部52aが形成されているので、実施の形態1の場合よりも強い誘導電流ILを発生させることができる。したがって、新たな電子部品を追加することなく、実施の形態1よりも高いノイズ低減効果を発揮することができる。
As described above, in the fourth embodiment, since the spiral
また、主配線パターン51の渦巻状配線ライン51aは、並行配線部52aの外周を取り囲むように配置されているので、外側の渦巻状配線ライン51aの巻き数を内側の並行配線部52aの巻き数よりも多くすることができる。これにより、誘導電流量を増やしてノイズ低減効果を増大させることが可能である。
Further, since the
なお、本実施の形態では、渦巻状配線ライン51aは右巻き状に形成され、且つ並行配線部52aは左巻き状に形成されている。この代わりに、渦巻状配線ライン51aが左巻き状に形成され、且つ並行配線部52aが右巻き状に形成されるようにノイズフィルタ7Dの構成を変更してもよい。
In the present embodiment, the
また、上記第1配線層2D及び第2配線層4Dのうちの少なくとも一方が、3層以上の配線層を含む多層プリント基板の内層として構成されてもよい。
Further, at least one of the
また、渦巻状配線ライン51a及び並行配線部52aの渦形状は、方形状を有しているが、これに限定されるものではない。その渦形状は、円形状、または三角形状もしくは五角形状など多角形状を有していてもよい。更に、上記した主配線パターン51及びノイズ低減用配線パターン52は、線状に延在しているが、これに限定されるものではない。
Moreover, although the spiral shape of the
本実施の形態では、主配線パターン51の一端部51eが電子部品と電気的に接続され、主配線パターン51の他端部51fが電源の正極と電気的に接続されている。この代わりに、一端部51eが電源の正極と電気的に接続され、他端部51fが電子部品と電気的に接続されるように実施の形態4の構成を変更してもよい。
In the present embodiment, one
実施の形態5.
次に、本発明に係る実施の形態5について説明する。本実施の形態のノイズフィルタは、異なる配線層間で磁気結合を生じさせることでノイズ低減効果を実現し得るものである。
Embodiment 5. FIG.
Next, a fifth embodiment according to the present invention will be described. The noise filter of the present embodiment can realize a noise reduction effect by causing magnetic coupling between different wiring layers.
図9は、本発明に係る実施の形態5のノイズフィルタを有するプリント基板1Eの層構造を説明するための概略図である。図1に示されるプリント基板1Eは、第1配線層2Eと第2配線層4Eとが絶縁層3Eを介して厚み方向Zに積層された層構造を有する両面プリント実装基板である。第1配線層2E及び第2配線層4Eの各々は、厚み方向Zと直交するX−Y平面上に分布している。また第1配線層2Eには、LSIまたはICなどの電子部品10及び電源素子11が実装されている。一方、第2配線層4Eには、容量素子であるバイパスコンデンサ12が実装されている。
FIG. 9 is a schematic diagram for explaining the layer structure of printed
絶縁層3Eは、たとえば、エポキシ樹脂またはポリイミド樹脂などの電気絶縁性の樹脂材料で構成することができる。また、図9に示されていないが、絶縁層3Eを厚み方向Zに貫通して、第1配線層2Eと第2配線層4Eとの間を電気的に接続するビアもしくはスルーホールと呼ばれる層間接続孔が形成されている。
The insulating
図10は、本発明の実施の形態5のノイズフィルタ7Eの主要構成を概略的に示す斜視図である。このノイズフィルタ7Eでは、第1配線層2Eは、絶縁層3Eのおもて面に形成された主配線パターン61を有するとともに、第2配線層4Eは、絶縁層3Eの裏面に形成された並行配線部62、接地用配線63及びグラウンド導体26を有している。第1配線層2E及び第2配線層4Eは、銅箔などの導電体で構成される。
FIG. 10 is a perspective view schematically showing a main configuration of a
主配線パターン61は、電子部品10と電源素子11との間を接続する電源供給用の導体パターンである。図10に示されるように、主配線パターン61は、厚み方向Zに直交するX軸方向に延在している。主配線パターン61の一端部61eは、電子部品10の電源端子と電気的に接続され、主配線パターン61の他端部61fは、電源素子11の正極と電気的に接続されている。なお、本実施の形態では、プリント基板1Eに電源素子11が実装されているが、これに限定されるものでない。電源素子11に代えて外部の電源を採用してもよい。
The
一方、並行配線部62は、ノイズ低減用配線パターンであり、図10に示されるようにグラウンド導体26が形成されない領域に形成されている。また、容量素子であるバイパスコンデンサ12も、グラウンド導体26が形成されない領域に配置されている。このバイパスコンデンサ12の一方の電極端子は、並行配線部62と電気的に接続され、その他方の電極端子は、接地用配線63を介してグラウンド導体26と電気的に接続されている。
On the other hand, the
また、ノイズフィルタ7Eは、絶縁層3Eを厚み方向Zに貫通する層間接続孔64を備えている。この層間接続孔64の内部には、導電性ペーストまたは金属メッキ層などの接続導体が形成されているので、層間接続孔24は、第1配線層2Eと第2配線層4Eとの間を電気的に接続して、主配線パターン61を並行配線部62に導通させることができる。
Further, the
本実施の形態のノイズフィルタ7Eは、電源フィルタとして機能し、主配線パターン61に入力されたノイズ電流を、層間接続孔64、並行配線部62及びバイパスコンデンサ12を介してグラウンド導体25に流すことができる。なお、ノイズフィルタ7Eは、ノイズ電流の除去により電源電圧を安定化させる機能をも有する。
The
図10に示されるように、並行配線部62は、主配線パターン61の一部をなす配線ライン61aと並行してX軸正方向に延在し、厚み方向Zにおいて配線ライン61aと対向している。また、並行配線部62は、層間接続孔64から主配線パターン61の他端部61f側の方向へ延在している。この並行配線部62と配線ライン61aとの間の対向距離D10は、Y軸方向における並行配線部62とグラウンド導体26との間の間隔D9以下となるように設定される。言い換えれば、間隔D9が対向距離D10を超えるように並行配線部62及びグラウンド導体26が形成される。
As shown in FIG. 10, the
同様に、接地用配線63は、配線ライン61aと並行してX軸正方向に延在し、厚み方向Zにおいて配線ライン61aと対向している。この接地用配線63と配線ライン61aとの間の対向距離D10は、Y軸方向における接地用配線63とグラウンド導体26との間の間隔D11以下となるように設定される。
Similarly, the grounding
本実施の形態でも、上記実施の形態1と同様の原理でノイズ低減効果を実現することができる。すなわち、主配線パターン61にノイズ電流が生じたとき、このノイズ電流は、主配線パターン61から並行配線部62に流れ込むノイズ電流と、電源素子11に向けて配線ライン61aを流れるノイズ電流とに分配される。その際、並行配線部62、バイパスコンデンサ12及び接地用配線63を含むバイパス経路の寄生インダクタと、配線ライン61aの寄生インダクタとの間に磁気結合(以下、本実施の形態について「層間磁気結合」という。)が形成される。このような層間磁気結合により、配線ライン61aには、当該配線ライン61aを流れるノイズ電流の全部または一部を打ち消す誘導電流が発生する。ここで、対向距離D10は、間隔D9以下であり、且つ間隔D11以下であるので、並行配線部62及び接地用配線63の組とグラウンド導体26との間で磁気結合が生じても、この磁気結合は弱く、この磁気結合が当該誘導電流に与える影響が抑制される。したがって、層間磁気結合により高いノイズ低減効果を発揮することができる。
Also in the present embodiment, the noise reduction effect can be realized by the same principle as in the first embodiment. That is, when a noise current is generated in the
以上に説明したように実施の形態5では、新たな電子部品を追加することなく、ノイズ低減効果の向上を実現することができる。特に、主配線パターン61とバイパスコンデンサ12とを異なる配線層に配置する場合でも、新たな電子部品を追加することなく、ノイズ低減効果の向上を実現することができるという利点がある。
As described above, in the fifth embodiment, the noise reduction effect can be improved without adding a new electronic component. In particular, even when the
なお、上記第1配線層2E及び第2配線層4Eのうちの少なくとも一方が、3層以上の配線層を含む多層プリント基板に内層として構成されてもよい。
Note that at least one of the
また、上記した主配線パターン61、並行配線部62及び接地用配線63は、X軸方向に沿って線状に延在しているが、これに限定されるものではない。
Further, the
本実施の形態では、主配線パターン61の一端部61eが電子部品10と電気的に接続され、主配線パターン61の他端部61fが電源素子11の正極と電気的に接続されている。この代わりに、一端部61eが電源の正極と電気的に接続され、他端部61fが電子部品と電気的に接続されるように実施の形態5の構成を変更してもよい。この場合も、図4の場合と同様の原理で、バイパスコンデンサ12を含むバイパス経路の寄生インダクタンスによる影響を抑制しつつ、ノイズ電流を除去することができる。
In the present embodiment, one
実施の形態6.
次に、本発明に係る実施の形態6について説明する。本実施の形態のノイズフィルタは、渦巻き状の配線を用いて異なる配線層間で磁気結合を生じさせることで高いノイズ低減効果を実現し得るものである。
Embodiment 6 FIG.
Next, a sixth embodiment according to the present invention will be described. The noise filter of the present embodiment can realize a high noise reduction effect by generating magnetic coupling between different wiring layers using spiral wiring.
図11は、実施の形態6のノイズフィルタ5Fの主要構成を概略的に示す斜視図である。本実施の形態のプリント基板は、第1配線層2F、第2配線層4F及び第3配線層6Fが厚み方向Zに順次積層された層構造を有する。第1配線層2Fと第2配線層4Fとの間には絶縁層3Fが介在し、第2配線層4Fと第3配線層6Fとの間には絶縁層5Fが介在している。第1配線層2F、第2配線層4F及び第3配線層6Fの各々は、厚み方向Zと直交するX−Y平面上に分布している。絶縁層3F,5Fは、たとえば、エポキシ樹脂またはポリイミド樹脂などの電気絶縁性の樹脂材料で構成することができる。
FIG. 11 is a perspective view schematically showing the main configuration of the noise filter 5F of the sixth embodiment. The printed circuit board according to the present embodiment has a layer structure in which a
図11に示されるように、このノイズフィルタ7Fにおいては、第1配線層2Fは、第1主配線パターン71と、この第1主配線パターン71と並列に接続されたノイズ低減用配線パターンである渦巻き状の並行配線部73と、接地用配線74とを有する。また、第2配線層4Fは、プリント基板の内層を構成し、渦巻状配線ライン72aを含む第2主配線パターン72を有している。そして、第3配線層6Fは、シート状に形成されたグラウンド導体27を有する。第1配線層2F、第2配線層4F及び第3配線層6Fは、銅箔などの導電体で構成される。
As shown in FIG. 11, in the
第1主配線パターン71の一端部71eと第2主配線パターン72の一端部72eとは、絶縁層3Fを厚み方向Zに貫通する層間接続孔75を介して互いに電気的に接続されている。この層間接続孔75の内部には、導電性ペーストまたは金属メッキ層などの接続導体が形成されているので、層間接続孔75は、第1主配線パターン71を第2主配線パターン72に導通させることができる。
One
これら第1主配線パターン71及び第2主配線パターン72は、本実施の形態のプリント基板に実装されたLSIやICなどの電子部品と、当該プリント基板に実装された電源素子または外部電源素子との間を接続する電源供給用の導体パターンである。第1主配線パターン71の一端部71eは、本実施の形態のプリント基板に実装されたLSIやICなどの電子部品の電源端子と電気的に接続されている。一方、第2主配線パターン72の他端部72fは、図示されない電源層を介して、当該プリント基板に実装された電源素子または外部電源素子の正極と電気的に接続されている。なお、当該電源層は、第2配線層4Fと第3配線層6Fとの間に、あるいは、第3配線層6Fよりも裏面側に配置されればよい。
The first
また、ノイズフィルタ7Fは、絶縁層3F,5Fを厚み方向Zに貫通する層間接続孔76を備えている。この層間接続孔76の内部には、導電性ペーストまたは金属メッキ層などの接続導体が形成されているので、層間接続孔76は、第1配線層2Fと第3配線層6Fとの間を電気的に接続して、接地用配線74をグラウンド導体27に導通させることができる。
The
更に、ノイズフィルタ7Fは、容量素子であるバイパスコンデンサ12を備えている。このバイパスコンデンサ12は、第1配線層2Fに実装されている。バイパスコンデンサ12の一方の電極端子は、渦巻き状の並行配線部73の内側一端と電気的に接続されており、その他方の電極端子は、接地用配線74と電気的に接続されている。
Furthermore, the
本実施の形態のノイズフィルタ7Fは、電源フィルタとして機能し、第1主配線パターン71に入力されたノイズ電流を、並行配線部73、バイパスコンデンサ12、接地用配線74及び層間接続孔76を介してグラウンド導体27に流すことができる。なお、ノイズフィルタ7Fは、ノイズ電流の除去により電源電圧を安定化させる機能をも有する。
The
図11に示されるように、並行配線部73は、第2配線層4Fの渦巻状配線ライン72aと並行して渦巻き状に延在し、且つ、渦巻状配線ライン72aと厚み方向Zにおいて対向している。これにより、渦巻状配線ライン72aの寄生インダクタと並行配線部73の寄生インダクタとの間に磁気結合を形成することが可能となる。また、渦巻状配線ライン72aは、左巻き方向で渦巻き状に形成されている。これに対し、並行配線部73は、渦巻状配線ライン51aの渦巻き方向(すなわち左巻き方向)と同一の方向(すなわち左巻き方向)で渦巻き状に形成されている。渦巻状配線ライン72aの巻き数は、並行配線部73の巻き数よりも多い。
As shown in FIG. 11, the
並行配線部73と渦巻状配線ライン72aとの間の対向距離D12は、絶縁層3Fの厚みにほぼ等しい。また、並行配線部73とグラウンド導体27との間の間隔D13は、絶縁層3F,5Fの厚みの合計にほぼ等しい。よって、対向距離D12は、常に間隔D13よりも短くなる。
Opposing distance D 12 between the
本実施の形態でも、上記実施の形態1と同様の原理でノイズ低減効果を実現することができる。すなわち、第1主配線パターン71にノイズ電流が生じたとき、このノイズ電流は、第1主配線パターン71から並行配線部73に流れ込むノイズ電流と、電源素子に向けて第2主配線パターン72を流れるノイズ電流とに分配される。その際、並行配線部73、バイパスコンデンサ12及び接地用配線74を含むバイパス経路の寄生インダクタと、渦巻状配線ライン72aの寄生インダクタとの間に磁気結合(以下、本実施の形態について「層間磁気結合」という。)が形成される。このような層間磁気結合により、渦巻状配線ライン72aには、当該渦巻状配線ライン72aを流れるノイズ電流の全部または一部を打ち消す誘導電流が発生する。ここで、並行配線部73と渦巻状配線ライン72aとの間の対向距離D12は、並行配線部73とグラウンド導体27との間の間隔D13よりも短いので、当該バイパス経路とグラウンド導体27との間で磁気結合が生じても、この磁気結合は弱く、この磁気結合が当該誘導電流に与える影響を抑制することができる。したがって、層間磁気結合により高いノイズ低減効果を発揮することができる。
Also in the present embodiment, the noise reduction effect can be realized by the same principle as in the first embodiment. That is, when a noise current is generated in the first
以上に説明したように実施の形態6では、新たな電子部品を追加することなく、ノイズ低減効果の向上を実現することができる。特に、渦巻状配線ライン72aが内層の第2配線層4Fに配置されており、この渦巻状配線ライン72aと並行配線部73との間で層間磁気結合が生ずるので、ノイズフィルタ7FのX−Y平面における実装面積を小さくすることができるという利点がある。
As described above, in the sixth embodiment, the noise reduction effect can be improved without adding a new electronic component. In particular, the
また、渦巻状配線ライン72aは、並行配線部73とは異なる配線層4Fに配置されているので、渦巻状配線ライン72aの巻き数を並行配線部73の巻き数よりも多くすることができる。これにより、誘導電流量を増やしてノイズ低減効果を増大させることが可能である。
Further, since the
なお、本実施の形態では、渦巻状配線ライン72a及び並行配線部73は左巻き状に形成されているが、この代わりに、渦巻状配線ライン72a及び並行配線部73を右巻き状に形成してもよい。
In this embodiment, the
また、本実施の形態のノイズフィルタ7Fは、4層以上の配線層を有する多層プリント基板に実装されてもよい。この場合、第1主配線パターン71及び並行配線部73は、多層プリント基板の内層に形成されてもよいし、グラウンド導体27は、多層プリント基板の外層または内層に形成されてよい。
Further, the
また、渦巻状配線ライン72a及び並行配線部73の渦形状は、方形状を有しているが、これに限定されるものではない。その渦形状は、円形状、または三角形状もしくは五角形状など多角形状を有していてもよい。更に、上記した第1主配線パターン71、並行配線部73及び第2主配線パターン72は、線状に延在しているが、これに限定されるものではない。
Moreover, although the spiral shape of the
本実施の形態では、第1主配線パターン71の一端部71eが電子部品と電気的に接続され、第2主配線パターン72の他端部72fが電源素子の正極と電気的に接続されている。この代わりに、一端部71eが電源の正極と電気的に接続され、他端部72fが電子部品と電気的に接続されるように実施の形態6の構成を変更してもよい。
In the present embodiment, one
実施の形態1〜6の変形例.
以上、図面を参照して本発明に係る種々の実施の形態について述べたが、これら実施の形態は本発明の例示であり、これら実施の形態以外の様々な形態を採用することもできる。たとえば、上記の各実施の形態のノイズフィルタは、1個に限らず、複数個実装されてもよい。また、上記実施の形態のノイズフィルタの複数個を縦列接続して構成されるフィルタアレイを1つのプリント基板に実装することができる。
Modified examples of the first to sixth embodiments.
Although various embodiments according to the present invention have been described above with reference to the drawings, these embodiments are examples of the present invention, and various forms other than these embodiments can be adopted. For example, the noise filter of each embodiment described above is not limited to one, and a plurality of noise filters may be mounted. In addition, a filter array configured by cascading a plurality of the noise filters of the above embodiment can be mounted on one printed board.
また、上記実施の形態1〜6の層間接続孔は、円柱形状を有しているが、これに限定されるものではない。当該円柱形状に代えて多角柱形状を採用してもよい。 Moreover, although the interlayer connection hole of the said Embodiment 1-6 has a column shape, it is not limited to this. Instead of the cylindrical shape, a polygonal column shape may be adopted.
また、上記実施の形態1〜6のノイズフィルタ7A〜7Fの基本構成は、プリント基板だけでなく、半導体集積回路などの層構造の回路に適用可能である。 The basic configurations of the noise filters 7A to 7F of the first to sixth embodiments can be applied not only to a printed circuit board but also to a layered circuit such as a semiconductor integrated circuit.
なお、本発明の範囲内において、実施の形態1〜6の自由な組み合わせ、各実施の形態の任意の構成要素の変形、または各実施の形態の任意の構成要素の省略が可能である。 In addition, within the scope of the present invention, the free combination of the first to sixth embodiments, the modification of any component in each embodiment, or the omission of any component in each embodiment is possible.
1A,1E プリント基板、2A〜2F,4A〜4F,6F 配線層、3A〜3F,5F 絶縁層、7A〜7F ノイズフィルタ、10 電子部品、11 電源素子、12,13 バイパスコンデンサ、21,31,41,51,61 主配線パターン、21a,31a,61a 配線ライン、22 分岐配線パターン、22a,44,52a,62,73 並行配線部、23,33,37,45,53,63,74 接地用配線、24,34,38,46,54,64,75,76 層間接続孔、25,26,27 グラウンド導体、32,36 分岐配線パターン、32a,36a 並行配線ライン、41A,41B 分岐配線パターン、41Aa,41Ba 分岐配線ライン、51a 渦巻状配線ライン、52 ノイズ低減用配線パターン、71 第1主配線パターン、72 第2主配線パターン、72a 渦巻状配線ライン。 1A, 1E Printed circuit board, 2A-2F, 4A-4F, 6F Wiring layer, 3A-3F, 5F Insulating layer, 7A-7F Noise filter, 10 Electronic component, 11 Power supply element, 12, 13 Bypass capacitor, 21, 31, 41, 51, 61 Main wiring pattern, 21a, 31a, 61a wiring line, 22 branch wiring pattern, 22a, 44, 52a, 62, 73 Parallel wiring section, 23, 33, 37, 45, 53, 63, 74 For grounding Wiring, 24, 34, 38, 46, 54, 64, 75, 76 Interlayer connection hole, 25, 26, 27 Ground conductor, 32, 36 Branch wiring pattern, 32a, 36a Parallel wiring line, 41A, 41B Branch wiring pattern, 41Aa, 41Ba Branch wiring line, 51a Spiral wiring line, 52 Noise reduction wiring pattern, 71 Main wiring pattern, 72 the second main wiring pattern, 72a spiral wire line.
Claims (14)
前記主配線パターンから分岐するノイズ低減用配線パターンと、
一対の電極端子を有し、前記一対の電極端子のうちの一方の電極端子が前記ノイズ低減用配線パターンと接続されている少なくとも1個の容量素子と、
前記一対の電極端子のうちの他方の電極端子をグラウンド導体に導通させる接続導体とを備え、
前記ノイズ低減用配線パターンは、前記主配線パターンの一部をなす配線ラインと並行して延在する並行配線部を含み、
前記並行配線部と前記配線ラインとの間の対向距離は、前記並行配線部の延在方向と直交する方向における前記並行配線部と前記グラウンド導体との間の間隔以下である、
ことを特徴とするノイズフィルタ。 A main wiring pattern;
A noise reduction wiring pattern branched from the main wiring pattern;
At least one capacitive element having a pair of electrode terminals, wherein one electrode terminal of the pair of electrode terminals is connected to the wiring pattern for noise reduction;
A connection conductor for conducting the other electrode terminal of the pair of electrode terminals to a ground conductor;
The noise reduction wiring pattern includes a parallel wiring portion extending in parallel with a wiring line forming a part of the main wiring pattern,
The facing distance between the parallel wiring portion and the wiring line is equal to or less than the distance between the parallel wiring portion and the ground conductor in a direction orthogonal to the extending direction of the parallel wiring portion.
A noise filter characterized by that.
前記第1配線層の構成要素として形成された主配線パターンと、
前記第1配線層の構成要素として形成され、前記主配線パターンから分岐するノイズ低減用配線パターンと、
前記第1配線層に配置されており、一対の電極端子を有し、前記一対の電極端子のうちの一方の電極端子が前記ノイズ低減用配線パターンと接続されている少なくとも1個の容量素子と、
前記第2配線層の構成要素として形成されたグラウンド導体と、
前記絶縁層を貫通して形成され、前記一対の電極端子のうちの他方の電極端子を前記グラウンド導体に導通させる接続導体とを備え、
前記ノイズ低減用配線パターンは、前記主配線パターンの一部をなす配線ラインと並行して延在する並行配線部を含み、
前記並行配線部と前記配線ラインとの間の対向距離は、前記絶縁層の厚み方向における前記並行配線部と前記グラウンド導体との間の間隔以下である、
ことを特徴とするノイズフィルタ。 A noise filter mounted on a printed circuit board having a structure in which a first wiring layer and a second wiring layer are laminated via an insulating layer,
A main wiring pattern formed as a component of the first wiring layer;
A noise reduction wiring pattern formed as a component of the first wiring layer and branched from the main wiring pattern;
At least one capacitive element disposed in the first wiring layer, having a pair of electrode terminals, wherein one of the pair of electrode terminals is connected to the noise reduction wiring pattern; ,
A ground conductor formed as a component of the second wiring layer;
A connection conductor formed through the insulating layer and electrically connecting the other electrode terminal of the pair of electrode terminals to the ground conductor;
The noise reduction wiring pattern includes a parallel wiring portion extending in parallel with a wiring line forming a part of the main wiring pattern,
The facing distance between the parallel wiring portion and the wiring line is equal to or less than the distance between the parallel wiring portion and the ground conductor in the thickness direction of the insulating layer.
A noise filter characterized by that.
前記主配線パターンは、電子部品の電源端子と電気的に接続される一端部と、電源の正極と電気的に接続される他端部とを有し、
前記ノイズ低減用配線パターンは、前記主配線パターンにおける前記一端部と前記他端部との間の分岐点から分岐し、
前記並行配線部は、前記他端部側の方向へ前記配線ラインに沿って延在している、
ことを特徴とするノイズフィルタ。 The noise filter according to claim 1 or 2,
The main wiring pattern has one end electrically connected to the power supply terminal of the electronic component and the other end electrically connected to the positive electrode of the power supply,
The noise reduction wiring pattern branches off from a branch point between the one end and the other end of the main wiring pattern,
The parallel wiring portion extends along the wiring line in the direction of the other end portion.
A noise filter characterized by that.
前記接地用配線と前記配線ラインとの間の対向距離は、前記接地用配線の延在方向と直交する方向における前記接地用配線と前記配線ラインとの間の間隔以下であることを特徴とするノイズフィルタ。 4. The noise filter according to claim 1, wherein the noise filter extends in parallel with the wiring line and electrically connects the other electrode terminal to the connection conductor. 5. Further comprising wiring,
An opposing distance between the grounding wiring and the wiring line is equal to or less than an interval between the grounding wiring and the wiring line in a direction orthogonal to the extending direction of the grounding wiring. Noise filter.
前記ノイズ低減用配線パターンは、前記主配線パターンから互いに逆方向に突出して分岐する一対の分岐配線パターンからなり、
前記一対の分岐配線パターンは、前記配線ラインを挟み込むように形成された一対の並行配線ラインを前記並行配線部として含む、
ことを特徴とするノイズフィルタ。 The noise filter according to any one of claims 1 to 4,
The noise reduction wiring pattern is composed of a pair of branch wiring patterns that branch out from the main wiring pattern in opposite directions.
The pair of branch wiring patterns include a pair of parallel wiring lines formed so as to sandwich the wiring line as the parallel wiring portion.
A noise filter characterized by that.
前記主配線パターンは、当該主配線パターンの一端部から互いに逆方向に突出して分岐する一対の分岐配線パターンを含み、
前記一対の分岐配線パターンは、前記並行配線部を挟み込むように延在する一対の分岐配線ラインを前記配線ラインとして含み、
前記一対の分岐配線ラインのうちの一方と前記並行配線部との間の対向距離は、前記並行配線部と前記グラウンド導体との間の間隔以下であり、且つ、前記一対の分岐配線ラインのうちの他方と前記並行配線部との間の対向距離は、前記並行配線部と前記グラウンド導体との間の間隔以下である、
ことを特徴とするノイズフィルタ。 The noise filter according to any one of claims 1 to 4,
The main wiring pattern includes a pair of branch wiring patterns that branch from one end portion of the main wiring pattern in opposite directions.
The pair of branch wiring patterns includes, as the wiring lines, a pair of branch wiring lines extending so as to sandwich the parallel wiring portion.
A facing distance between one of the pair of branch wiring lines and the parallel wiring portion is equal to or less than an interval between the parallel wiring portion and the ground conductor, and of the pair of branch wiring lines The opposing distance between the other of the parallel wiring portion and the parallel wiring portion is equal to or less than the distance between the parallel wiring portion and the ground conductor.
A noise filter characterized by that.
前記配線ラインと前記並行配線部とは、同一層内に形成されており、
前記配線ラインは、前記並行配線部の外周を取り囲むように右巻きまたは左巻きのいずれか一方の方向で渦巻き状に形成され、
前記並行配線部は、前記配線ラインに沿って、前記配線ラインの渦巻き方向とは逆方向で渦巻き状に形成されている、
ことを特徴とするノイズフィルタ。 The noise filter according to claim 1 or 2,
The wiring line and the parallel wiring portion are formed in the same layer,
The wiring line is formed in a spiral shape in either the right-handed or left-handed direction so as to surround the outer periphery of the parallel wiring part,
The parallel wiring portion is formed in a spiral shape in a direction opposite to the spiral direction of the wiring line along the wiring line.
A noise filter characterized by that.
前記第1配線層の構成要素として形成された主配線パターンと、
前記第2配線層の構成要素として形成されたグラウンド導体と、
前記グラウンド導体が形成されない領域に前記第2配線層の構成要素として形成されたノイズ低減用配線パターンと、
前記絶縁層を貫通して形成され、前記ノイズ低減用配線パターンを前記主配線パターンに導通させる層間接続孔と、
前記第2配線層に配置されており、一対の電極端子を有し、前記一対の電極端子のうちの一方の電極端子が前記ノイズ低減用配線パターンと接続されている少なくとも1個の容量素子と、
前記第2配線層の構成要素として形成され、前記一対の電極端子のうちの他方の電極端子を前記グラウンド導体と電気的に接続する接地用配線とを備え、
前記ノイズ低減用配線パターンは、前記主配線パターンの一部をなす配線ラインと並行して延在する並行配線部を含み、
前記並行配線部と前記配線ラインとの間の対向距離は、前記並行配線部の延在方向と直交する方向における当該並行配線部と前記グラウンド導体との間の間隔以下である、
ことを特徴とするノイズフィルタ。 A noise filter mounted on a printed circuit board having a structure in which at least a first wiring layer and a second wiring layer are stacked via an insulating layer;
A main wiring pattern formed as a component of the first wiring layer;
A ground conductor formed as a component of the second wiring layer;
A noise reduction wiring pattern formed as a component of the second wiring layer in a region where the ground conductor is not formed;
An interlayer connection hole formed through the insulating layer and conducting the noise reducing wiring pattern to the main wiring pattern;
At least one capacitive element disposed in the second wiring layer, having a pair of electrode terminals, wherein one of the pair of electrode terminals is connected to the noise reduction wiring pattern; ,
A grounding wiring that is formed as a component of the second wiring layer and electrically connects the other electrode terminal of the pair of electrode terminals to the ground conductor;
The noise reduction wiring pattern includes a parallel wiring portion extending in parallel with a wiring line forming a part of the main wiring pattern,
The facing distance between the parallel wiring portion and the wiring line is equal to or less than the distance between the parallel wiring portion and the ground conductor in a direction orthogonal to the extending direction of the parallel wiring portion.
A noise filter characterized by that.
前記主配線パターンは、電子部品の電源端子と電気的に接続される一端部と、電源の正極と電気的に接続される他端部とを有し、
前記並行配線部は、前記層間接続孔から前記他端部側の方向へ前記配線ラインに沿って延在している、
ことを特徴とするノイズフィルタ。 The noise filter according to claim 8,
The main wiring pattern has one end electrically connected to the power supply terminal of the electronic component and the other end electrically connected to the positive electrode of the power supply,
The parallel wiring portion extends along the wiring line from the interlayer connection hole toward the other end side.
A noise filter characterized by that.
前記接地用配線は、前記配線ラインと並行して延在し、
前記接地用配線と前記配線ラインとの間の対向距離は、前記接地用配線の延在方向と直交する方向における当該接地用配線と前記グラウンド導体との間の間隔以下である、
ことを特徴とするノイズフィルタ。 The noise filter according to claim 8 or 9, wherein
The grounding wiring extends in parallel with the wiring line,
The facing distance between the grounding wiring and the wiring line is equal to or less than the distance between the grounding wiring and the ground conductor in a direction orthogonal to the extending direction of the grounding wiring.
A noise filter characterized by that.
前記第1の主配線パターンから分岐するノイズ低減用配線パターンと、
一対の電極端子を有し、前記一対の電極端子のうちの一方の電極端子が前記ノイズ低減用配線パターンと接続されている少なくとも1個の容量素子と、
前記一対の電極端子のうちの他方の電極端子をグラウンド導体に導通させる接続導体と、
前記第1の主配線パターンと電気的に接続された第2の主配線パターンと
を備え、
前記ノイズ低減用配線パターンは、前記第2の主配線パターンの一部をなす配線ラインと対向し且つ該配線ラインと並行して延在する並行配線部を含み、
前記並行配線部と前記配線ラインとは、互いに離れた異なる層にそれぞれ形成されており、
前記配線ラインは、右巻きまたは左巻きのいずれか一方で渦巻き状に形成され、
前記並行配線部は、前記配線ラインに沿って前記配線ラインの渦巻き方向と同一の方向で渦巻き状に形成され、
前記並行配線部と前記配線ラインとの間の対向距離が、前記並行配線部の延在方向と直交する方向における前記並行配線部と前記グラウンド導体との間の間隔以下である、
ことを特徴とするノイズフィルタ。 A first main wiring pattern;
A noise reduction wiring pattern branched from the first main wiring pattern;
At least one capacitive element having a pair of electrode terminals, wherein one electrode terminal of the pair of electrode terminals is connected to the wiring pattern for noise reduction;
A connection conductor for conducting the other electrode terminal of the pair of electrode terminals to a ground conductor;
A second main wiring pattern electrically connected to the first main wiring pattern,
The noise reduction wiring pattern includes a parallel wiring portion facing a wiring line forming a part of the second main wiring pattern and extending in parallel with the wiring line,
The parallel wiring portion and the wiring line are respectively formed in different layers separated from each other,
The wiring line is formed in a spiral shape on either the right hand or the left hand,
The parallel wiring portion is formed in a spiral shape in the same direction as the spiral direction of the wiring line along the wiring line,
The facing distance between the parallel wiring portion and the wiring line is equal to or less than the distance between the parallel wiring portion and the ground conductor in a direction orthogonal to the extending direction of the parallel wiring portion.
A noise filter characterized by that.
前記第1配線層の構成要素として形成された第1の主配線パターンと、
前記第1配線層の構成要素として形成され、前記第1の主配線パターンから分岐するノイズ低減用配線パターンと、
前記第1配線層に配置されており、一対の電極端子を有し、前記一対の電極端子のうちの一方の電極端子が前記ノイズ低減用配線パターンと接続されている少なくとも1個の容量素子と、
前記第2配線層の構成要素として形成された第2の主配線パターンと、
前記第3配線層の構成要素として形成されたグラウンド導体と、
前記第1の絶縁層及び前記第2の絶縁層を貫通して形成され、前記一対の電極端子のうちの他方の電極端子を前記グラウンド導体に導通させる第1の層間接続孔と
前記第1の絶縁層を貫通して形成され、前記第1の主配線パターンを前記第2の主配線パターンに導通させる第2の層間接続孔とを備え、
前記ノイズ低減用配線パターンは、前記第2の主配線パターンの一部をなす配線ラインと対向し且つ該配線ラインと並行して延在する並行配線部を含み、
前記配線ラインは、右巻きまたは左巻きのいずれか一方で渦巻き状に形成され、
前記並行配線部は、前記配線ラインに沿って、前記配線ラインの渦巻き方向と同一の方向で渦巻き状に形成されている、
ことを特徴とするのノイズフィルタ。 A first insulating layer having a structure in which at least a first wiring layer, a second wiring layer, and a third wiring layer are sequentially stacked, and interposed between the first wiring layer and the second wiring layer; A noise filter mounted on a printed circuit board comprising a second wiring layer and a second insulating layer interposed between the third wiring layer,
A first main wiring pattern formed as a component of the first wiring layer;
A noise reduction wiring pattern formed as a component of the first wiring layer and branched from the first main wiring pattern;
At least one capacitive element disposed in the first wiring layer, having a pair of electrode terminals, wherein one of the pair of electrode terminals is connected to the noise reduction wiring pattern; ,
A second main wiring pattern formed as a component of the second wiring layer;
A ground conductor formed as a component of the third wiring layer;
A first interlayer connection hole formed through the first insulating layer and the second insulating layer and electrically connecting the other electrode terminal of the pair of electrode terminals to the ground conductor; A second interlayer connection hole formed through the insulating layer and conducting the first main wiring pattern to the second main wiring pattern;
The noise reduction wiring pattern includes a parallel wiring portion facing a wiring line forming a part of the second main wiring pattern and extending in parallel with the wiring line,
The wiring line is formed in a spiral shape on either the right hand or the left hand,
The parallel wiring portion is formed in a spiral shape along the wiring line in the same direction as the spiral direction of the wiring line.
A noise filter characterized by that.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015131126A JP6472344B2 (en) | 2015-06-30 | 2015-06-30 | Noise filter and printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015131126A JP6472344B2 (en) | 2015-06-30 | 2015-06-30 | Noise filter and printed circuit board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017017470A JP2017017470A (en) | 2017-01-19 |
JP6472344B2 true JP6472344B2 (en) | 2019-02-20 |
Family
ID=57831104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015131126A Active JP6472344B2 (en) | 2015-06-30 | 2015-06-30 | Noise filter and printed circuit board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6472344B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108463048B (en) * | 2017-02-21 | 2022-04-15 | 拉碧斯半导体株式会社 | Substrate circuit device |
DE112017007836B4 (en) * | 2017-09-12 | 2021-10-21 | Mitsubishi Electric Corporation | NOISE FILTER CIRCUIT |
WO2021250822A1 (en) * | 2020-06-10 | 2021-12-16 | 三菱電機株式会社 | Filter circuit |
CN116848783B (en) | 2021-03-09 | 2024-06-14 | 三菱电机株式会社 | Circuit substrate |
WO2023281716A1 (en) * | 2021-07-08 | 2023-01-12 | 日本たばこ産業株式会社 | Power supply unit for aerosol generation device |
JP7529628B2 (en) | 2021-07-26 | 2024-08-06 | 株式会社日立製作所 | Printed wiring board and information processing device |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0420295U (en) * | 1990-06-12 | 1992-02-20 | ||
JPH07283582A (en) * | 1994-04-14 | 1995-10-27 | Canon Inc | Printed wiring board |
JP3116782B2 (en) * | 1994-09-19 | 2000-12-11 | 株式会社日立製作所 | Circuit board with inductive cancellation capacitor |
JPH11307894A (en) * | 1998-04-27 | 1999-11-05 | Kenichi Ito | Printed wiring board |
US6937115B2 (en) * | 2002-02-25 | 2005-08-30 | Massachusetts Institute Of Technology | Filter having parasitic inductance cancellation |
KR100789040B1 (en) * | 2004-05-28 | 2007-12-26 | 마츠시타 덴끼 산교 가부시키가이샤 | Common mode noise filter |
JP2006179596A (en) * | 2004-12-21 | 2006-07-06 | Mitsubishi Electric Corp | Semiconductor device |
JP5084153B2 (en) * | 2005-08-15 | 2012-11-28 | キヤノン株式会社 | Printed board |
JP2007235836A (en) * | 2006-03-03 | 2007-09-13 | Omron Corp | Electronic circuit board connected with noise removing capacitor |
JP4801538B2 (en) * | 2006-09-01 | 2011-10-26 | 株式会社日立製作所 | Unnecessary electromagnetic radiation suppression circuit, mounting structure, and electronic device mounting the same |
JP2010098162A (en) * | 2008-10-17 | 2010-04-30 | Hitachi Ltd | Printed circuit board and design support system |
WO2014115434A1 (en) * | 2013-01-22 | 2014-07-31 | 株式会社村田製作所 | Lc composite component |
JP5987782B2 (en) * | 2013-05-27 | 2016-09-07 | 株式会社デンソー | Power converter |
JP2016031965A (en) * | 2014-07-28 | 2016-03-07 | 三菱電機株式会社 | Printed circuit board |
-
2015
- 2015-06-30 JP JP2015131126A patent/JP6472344B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017017470A (en) | 2017-01-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6472344B2 (en) | Noise filter and printed circuit board | |
US10784039B2 (en) | Inductor component and inductor-component incorporating substrate | |
US7672112B2 (en) | Component-embedded substrate and component package using component-embedded substrate | |
JP5034453B2 (en) | Electronic component built-in multilayer board | |
TWI558291B (en) | Multilayer circuit board and semiconductor device | |
JP2016031965A (en) | Printed circuit board | |
US10863616B1 (en) | Circuit board including noise removing unit | |
JP6064860B2 (en) | Composite electronic component and method of manufacturing composite electronic component | |
JP6642742B2 (en) | Common mode choke coils, module components and electronic equipment | |
JP6125274B2 (en) | Electronic circuits and electronic equipment | |
JP2016006816A (en) | Transformer and multilayer substrate | |
WO2018229978A1 (en) | Printed circuit board | |
JP6504960B2 (en) | Printed board | |
JP6338784B1 (en) | Noise filter | |
JP6425632B2 (en) | Printed board | |
JP6520685B2 (en) | Noise filter | |
KR102667536B1 (en) | Hybrid inductor | |
JP5786120B2 (en) | Common mode noise filter | |
WO2018008422A1 (en) | Inductor with esd protection function | |
JP2010062180A (en) | Multilayer printed wiring board | |
JP6012539B2 (en) | Noise filter | |
US20230047936A1 (en) | Filter circuit | |
JP5141806B2 (en) | Multilayer wiring board | |
WO2020235092A1 (en) | Filter circuit | |
US9236847B2 (en) | Common mode filter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170912 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180809 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180911 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181225 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190122 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6472344 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |