JP6472344B2 - Noise filter and printed circuit board - Google Patents
Noise filter and printed circuit board Download PDFInfo
- Publication number
- JP6472344B2 JP6472344B2 JP2015131126A JP2015131126A JP6472344B2 JP 6472344 B2 JP6472344 B2 JP 6472344B2 JP 2015131126 A JP2015131126 A JP 2015131126A JP 2015131126 A JP2015131126 A JP 2015131126A JP 6472344 B2 JP6472344 B2 JP 6472344B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- parallel
- wiring pattern
- layer
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010410 layer Substances 0.000 claims description 205
- 239000004020 conductor Substances 0.000 claims description 101
- 230000009467 reduction Effects 0.000 claims description 81
- 239000011229 interlayer Substances 0.000 claims description 39
- 239000003990 capacitor Substances 0.000 description 80
- 230000008878 coupling Effects 0.000 description 59
- 238000010168 coupling process Methods 0.000 description 59
- 238000005859 coupling reaction Methods 0.000 description 59
- 230000003071 parasitic effect Effects 0.000 description 52
- 230000000694 effects Effects 0.000 description 41
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 239000011889 copper foil Substances 0.000 description 8
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 238000007747 plating Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 5
- 230000000087 stabilizing effect Effects 0.000 description 5
- 239000003822 epoxy resin Substances 0.000 description 4
- 230000006698 induction Effects 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 239000009719 polyimide resin Substances 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000001914 filtration Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Landscapes
- Structure Of Printed Boards (AREA)
- Filters And Equalizers (AREA)
Description
本発明は、高周波の電磁ノイズを除去するノイズフィルタ及びこのノイズフィルタを有するプリント基板に関するものである。 The present invention relates to a noise filter for removing high-frequency electromagnetic noise and a printed circuit board having the noise filter.
プリント基板には、半導体集積素子などの種々の回路素子を実装することができる。また、プリント基板には、当該プリント基板で発生した高周波の電磁ノイズを除去するノイズフィルタとしてバイパスコンデンサが実装されていることが多い。たとえば、プリント基板の電源ノイズの低減のためには、電源インピーダンスを低減することが求められる。そのために、プリント基板上の電源端子と回路素子との間にバイパスコンデンサからなる電源フィルタが実装されている。 Various circuit elements such as semiconductor integrated elements can be mounted on the printed board. In many cases, a bypass capacitor is mounted on a printed circuit board as a noise filter for removing high-frequency electromagnetic noise generated on the printed circuit board. For example, in order to reduce power supply noise of a printed circuit board, it is required to reduce power supply impedance. For this purpose, a power supply filter composed of a bypass capacitor is mounted between the power supply terminal on the printed circuit board and the circuit element.
しかしながら、電子部品としてのバイパスコンデンサは、有限の導電率の材料により構成され、有限の大きさ及び形状を持つことから、キャパシタンスのみならず、寄生インダクタンス及び寄生抵抗などの寄生成分を有している。その寄生インダクタンスの影響により、入力信号の周波数の上昇とともにバイパスコンデンサのインピーダンスが増加するので、ノイズフィルタとしてのバイパスコンデンサのノイズ低減効果が損なわれる。また、ノイズフィルタ全体が、バイパスコンデンサの実装の際に使用される配線の寄生インダクタンスの影響を受けるので、ノイズ低減効果が更に損なわれることとなる。したがって、ノイズフィルタの性能改善のためには、バイパスコンデンサ及び配線のそれぞれの寄生インダクタンスを減らすことが要求される。 However, a bypass capacitor as an electronic component is made of a material having a finite conductivity and has a finite size and shape, and thus has a parasitic component such as a parasitic inductance and a parasitic resistance as well as a capacitance. . Due to the influence of the parasitic inductance, the impedance of the bypass capacitor increases as the frequency of the input signal increases, so that the noise reduction effect of the bypass capacitor as a noise filter is impaired. Moreover, since the entire noise filter is affected by the parasitic inductance of the wiring used when the bypass capacitor is mounted, the noise reduction effect is further impaired. Therefore, in order to improve the performance of the noise filter, it is required to reduce the parasitic inductances of the bypass capacitor and the wiring.
たとえば、特許文献１（特開２００５−３０３１９３号公報）には、共通外部電極と並列に接続された複数個のコンデンサを有するチップ型コンデンサアレイが開示されている。複数個のコンデンサの並列接続によってチップ型コンデンサアレイの寄生インダクタンスを低減させることができる。 For example, Patent Document 1 (Japanese Patent Application Laid-Open No. 2005-303193) discloses a chip capacitor array having a plurality of capacitors connected in parallel with a common external electrode. Parasitic inductance of the chip-type capacitor array can be reduced by connecting a plurality of capacitors in parallel.
特許文献１の従来技術では、チップ型コンデンサアレイ自身の寄生インダクタンスを低減することができるが、このチップ型コンデンサアレイの実装に使用される配線の寄生インダクタンスを低減することができない。この点については、当該配線の寄生インダクタンスを磁気的に打ち消すためにインダクタなどの電子部品を追加で実装する対策が考えられる。しかしながら、新たな電子部品の追加は、プリント基板の製造コストの増加を招くとともに、当該電子部品がプリント基板上の他の配線や他の電子部品に電磁的に作用して悪影響を与えるおそれがある。 In the prior art of Patent Document 1, the parasitic inductance of the chip capacitor array itself can be reduced, but the parasitic inductance of the wiring used for mounting the chip capacitor array cannot be reduced. Regarding this point, a measure to additionally mount an electronic component such as an inductor in order to magnetically cancel the parasitic inductance of the wiring can be considered. However, the addition of a new electronic component causes an increase in the manufacturing cost of the printed circuit board, and the electronic component may adversely affect other wiring and other electronic components on the printed circuit board. .
上記に鑑みて本発明の目的は、新たな電子部品を追加することなく、ノイズ低減効果を向上させることができるノイズフィルタ及びプリント基板を提供する点にある。 In view of the above, an object of the present invention is to provide a noise filter and a printed circuit board that can improve the noise reduction effect without adding new electronic components.
本発明の第１の態様によるノイズフィルタは、主配線パターンと、前記主配線パターンから分岐するノイズ低減用配線パターンと、一対の電極端子を有し、前記一対の電極端子のうちの一方の電極端子が前記ノイズ低減用配線パターンと接続されている少なくとも１個の容量素子と、前記一対の電極端子のうちの他方の電極端子をグラウンド導体に導通させる接続導体とを備え、前記ノイズ低減用配線パターンは、前記主配線パターンの一部をなす配線ラインと並行して延在する並行配線部を含み、前記並行配線部と前記配線ラインとの間の対向距離は、前記並行配線部の延在方向と直交する方向における前記並行配線部と前記グラウンド導体との間の間隔以下である、
ことを特徴とする。
The noise filter according to the first aspect of the present invention includes a main wiring pattern, a noise reduction wiring pattern branched from the main wiring pattern, and a pair of electrode terminals, and one electrode of the pair of electrode terminals. The noise reduction wiring comprising: at least one capacitive element having a terminal connected to the noise reduction wiring pattern; and a connection conductor for electrically connecting the other electrode terminal of the pair of electrode terminals to a ground conductor. The pattern includes a parallel wiring portion that extends in parallel with a wiring line that forms a part of the main wiring pattern, and an opposing distance between the parallel wiring portion and the wiring line is an extension of the parallel wiring portion. The distance between the parallel wiring portion and the ground conductor in a direction orthogonal to the direction is equal to or less than
It is characterized by that.
本発明の第２の態様によるプリント基板は、前記第１の態様によるノイズフィルタを備えることを特徴とする。 A printed circuit board according to a second aspect of the present invention includes the noise filter according to the first aspect.
本発明の第３の態様によるノイズフィルタは、第１の主配線パターンと、前記第１の主配線パターンから分岐するノイズ低減用配線パターンと、一対の電極端子を有し、前記一対の電極端子のうちの一方の電極端子が前記ノイズ低減用配線パターンと接続されている少なくとも１個の容量素子と、前記一対の電極端子のうちの他方の電極端子をグラウンド導体に導通させる接続導体と、前記第１の主配線パターンと電気的に接続された第２の主配線パターンとを備え、前記ノイズ低減用配線パターンは、前記第２の主配線パターンの一部をなす配線ラインと対向し且つ該配線ラインと並行して延在する並行配線部を含み、前記並行配線部と前記配線ラインとは、互いに離れた異なる層にそれぞれ形成されており、前記配線ラインは、右巻きまたは左巻きのいずれか一方で渦巻き状に形成され、前記並行配線部は、前記配線ラインに沿って前記配線ラインの渦巻き方向と同一の方向で渦巻き状に形成され、前記並行配線部と前記配線ラインとの間の対向距離が、前記並行配線部の延在方向と直交する方向における前記並行配線部と前記グラウンド導体との間の間隔以下であることを特徴とする。 A noise filter according to a third aspect of the present invention includes a first main wiring pattern, a noise reduction wiring pattern branched from the first main wiring pattern, and a pair of electrode terminals, and the pair of electrode terminals At least one capacitive element in which one electrode terminal is connected to the wiring pattern for noise reduction, a connection conductor for electrically connecting the other electrode terminal of the pair of electrode terminals to a ground conductor, A second main wiring pattern electrically connected to the first main wiring pattern, wherein the noise reduction wiring pattern is opposed to a wiring line forming a part of the second main wiring pattern, and A parallel wiring portion extending in parallel with the wiring line, wherein the parallel wiring portion and the wiring line are respectively formed in different layers separated from each other, and the wiring line is clockwise. Is formed in a spiral shape in one of the left-handed turns, and the parallel wiring portion is formed in a spiral shape in the same direction as the spiral direction of the wiring line along the wiring line, and the parallel wiring portion and the wiring line The distance between the parallel wiring portion and the ground conductor in a direction orthogonal to the extending direction of the parallel wiring portion is equal to or less than the distance between the parallel wiring portion and the ground conductor.
本発明の第４の態様によるプリント基板は、前記第３の態様によるノイズフィルタを備えることを特徴とする。 A printed circuit board according to a fourth aspect of the present invention includes the noise filter according to the third aspect.
本発明によれば、ノイズ低減用配線パターンは、主配線パターンの一部をなす配線ラインと並行して延在する並行配線部を含む。このノイズ低減用配線パターンにノイズ電流が流入すると、並行配線部と配線ラインとの間に磁気結合が生じて、当該配線ラインに流れるノイズ電流を打ち消す誘導電流を発生させることができる。また、並行配線部と配線ラインとの間の対向距離は、並行配線部とグラウンド導体との間の間隔以下となるように設定されるので、並行配線部とグラウンド導体との間の磁気結合が当該誘導電流に与える影響を抑制することができる。したがって、新たな電子部品を追加することなく、高いノイズ低減効果を発揮するノイズフィルタを提供することができる。 According to the present invention, the noise reduction wiring pattern includes a parallel wiring portion extending in parallel with a wiring line forming a part of the main wiring pattern. When a noise current flows into the noise reduction wiring pattern, magnetic coupling occurs between the parallel wiring portion and the wiring line, and an induced current that cancels the noise current flowing through the wiring line can be generated. In addition, since the facing distance between the parallel wiring portion and the wiring line is set to be equal to or less than the distance between the parallel wiring portion and the ground conductor, the magnetic coupling between the parallel wiring portion and the ground conductor is reduced. The influence on the induced current can be suppressed. Therefore, it is possible to provide a noise filter that exhibits a high noise reduction effect without adding new electronic components.
以下、図面を参照しつつ、本発明に係る種々の実施の形態について詳細に説明する。なお、図面において同一符号を付された構成要素は、同一機能及び同一構成を有するものとする。 Hereinafter, various embodiments according to the present invention will be described in detail with reference to the drawings. In addition, the component which attached | subjected the same code | symbol in drawing shall have the same function and the same structure.
実施の形態１．
図１は、本発明に係る実施の形態１のノイズフィルタを有するプリント基板１Ａの層構造を説明するための概略図である。図１に示されるプリント基板１Ａは、第１配線層２Ａと第２配線層４Ａとが絶縁層３Ａを介して厚み方向Ｚに積層された層構造を有する。このプリント基板１Ａは、両面プリント実装基板である。第１配線層２Ａ及び第２配線層４Ａの各々は、厚み方向Ｚと直交するＸ−Ｙ平面上に分布している。また、このプリント基板１Ａの表面には、ＬＳＩまたはＩＣなどの電子部品１０、電源素子１１及びバイパスコンデンサ１２が実装されている。
Embodiment 1 FIG.
FIG. 1 is a schematic diagram for explaining the layer structure of a printed
絶縁層３Ａは、たとえば、エポキシ樹脂またはポリイミド樹脂などの電気絶縁性の樹脂材料で構成することができる。また、図１には示されていないが、絶縁層３Ａを厚み方向Ｚに貫通して、第１配線層２Ａと第２配線層４Ａとの間を電気的に接続するビアもしくはスルーホールと呼ばれる層間接続孔が形成されている。
The
図２は、実施の形態１のノイズフィルタ７Ａの主要構成を概略的に示す斜視図である。このノイズフィルタ７Ａは、主配線パターン２１と、この主配線パターン２１から分岐するノイズ低減用配線パターンである分岐配線パターン２２と、接地用配線２３とを備える。これら主配線パターン２１、分岐配線パターン２２及び接地用配線２３は、第１配線層２Ａの構成要素群として、絶縁層３Ａのおもて面に形成されている。また、第１配線層２Ａは、銅箔などの導電体で構成される。
FIG. 2 is a perspective view schematically showing the main configuration of the
主配線パターン２１は、電子部品１０と電源素子１１との間を接続する電源供給用の導体パターンである。主配線パターン２１の一端部２１ｅは、電子部品１０の電源端子と電気的に接続され、主配線パターン２１の他端部２１ｆは、電源素子１１の正極と電気的に接続されている。分岐配線パターン２２は、この主配線パターン２１における一端部２１ｅと他端部２１ｆとの間の分岐点から分岐している。なお、本実施の形態では、プリント基板１Ａに電源素子１１が実装されているが、これに限定されるものでない。電源素子１１に代えて外部の電源を採用してもよい。
The
また、ノイズフィルタ７Ａは、図２に示されるように容量素子であるバイパスコンデンサ１２を備えている。このバイパスコンデンサ１２は、第１配線層２Ａに配置されるようにプリント基板の表面に実装されている。バイパスコンデンサ１２の一方の電極端子は、分岐配線パターン２２の端部と電気的に接続され、その他方の電極端子は、接地用配線２３の一端と電気的に接続されている。
Further, the
なお、本実施の形態では、バイパスコンデンサ１２として積層型のチップコンデンサが使用されているが、これに限定されるものではない。チップコンデンサに代えて、電解コンデンサまたはフィルムコンデンサが使用されてもよい。後述する実施の形態２〜６で使用されるバイパスコンデンサ１２についても同様である。
In the present embodiment, a multilayer chip capacitor is used as the
また、ノイズフィルタ７Ａは、電気的に接地されたグラウンド導体２５を第２配線層４Ａの構成要素として備える。グラウンド導体２５は、銅箔などの導電性材料からなり、シート状に形成されている。
The
更に、ノイズフィルタ７Ａは、絶縁層３Ａを厚み方向Ｚに貫通する層間接続孔２４を備えている。この層間接続孔２４の内部には、導電性ペーストまたは金属メッキ層などの接続導体が形成されているので、層間接続孔２４は、第１配線層２Ａと第２配線層４Ａとの間を電気的に接続して接地用配線２３をグラウンド導体２５に導通させることができる。
Furthermore, the
上記したノイズフィルタ７Ａは、電子部品１０で高周波電磁ノイズが発生したときに電源フィルタとして機能し、主配線パターン２１に入力されたノイズ電流をバイパスコンデンサ１２経由でグラウンド導体２５に流すことができる。なお、ノイズフィルタ７Ａは、ノイズ電流の除去により電源電圧を安定化させる機能をも有する。
The
図２に示されるように、分岐配線パターン２２は、主配線パターン２１の一部をなす配線ライン２１ａと並行してＸ軸正方向に延在する並行配線部２２ａを有している。並行配線部２２ａと配線ライン２１ａとは、Ｘ軸方向と直交するＹ軸方向において互いに対向する。並行配線部２２ａと配線ライン２１ａとの間の対向距離Ｄ１は、並行配線部２２ａとグラウンド導体２５との間の間隔Ｄ３以下となるように設計される。これにより、配線ライン２１ａと並行配線部２２ａとが互いに近接し、配線ライン２１ａの寄生インダクタと並行配線部２２ａの寄生インダクタとの間に磁気結合を形成することが可能となる。
As shown in FIG. 2, the
一方、接地用配線２３も、配線ライン２１ａと並行してＸ軸正方向に延在し、Ｙ軸方向において配線ライン２１ａと対向している。接地用配線２３と配線ライン２１ａとの間の対向距離Ｄ２は、間隔Ｄ３以下となるように設計される。これにより、配線ライン２１ａと接地用配線２３とが互いに近接し、配線ライン２１ａの寄生インダクタと接地用配線２３の寄生インダクタとの間に磁気結合を形成することが可能となる。
On the other hand, the grounding
ここで、間隔Ｄ３は、絶縁層３Ａの厚みにほぼ等しく、たとえば、０．８ｍｍ〜１．６ｍｍ程度である。対向距離Ｄ１は、Ｄ１≦Ｄ３との条件下で、たとえば、０．０５ｍｍ〜０．５ｍｍの範囲内で設定可能である。対向距離Ｄ２も、Ｄ２≦Ｄ３との条件下で、たとえば、０．０５ｍｍ〜０．５ｍｍの範囲内で設定可能である。
Here, the interval D 3 is substantially equal to the thickness of the insulating
図３は、実施の形態１のノイズ低減効果の原理を説明するためのノイズフィルタ７Ａの平面図である。図３に示されるように、主配線パターン２１にノイズ電流ＩｎＡが生じたとき、このノイズ電流ＩｎＡは、バイパスコンデンサ１２の高周波フィルタ機能により主配線パターン２１から分岐配線パターン２２に流れ込むノイズ電流ＩｎＢと、電源素子１１に向けて配線ライン２１ａを流れるノイズ電流ＩｎＣとに分配される。
FIG. 3 is a plan view of the
その際、並行配線部２２ａ、バイパスコンデンサ１２及び接地用配線２３を含むバイパス経路の寄生インダクタと、配線ライン２１ａの寄生インダクタとの間に磁気結合が形成される。この磁気結合により、配線ライン２１ａには、ノイズ電流ＩｎＣにより発生した磁界を打ち消す向きの誘導電流ＩＬが発生する。この誘導電流ＩＬがノイズ電流ＩｎＣを打ち消すため、電源素子１１側へ流出するノイズ電流（＝ＩｎＣ−ＩＬ）が減少すると考えられる。また、図３に示されるように、誘導電流ＩＬの一部は、分岐配線パターン２２、バイパスコンデンサ１２及び接地用配線２３を介してグラウンド導体２５にバイパスされる。したがって、バイパスコンデンサ１２を含むバイパス経路の寄生インダクタンスによる影響を抑制しつつ、ノイズ電流を除去することができる。
At that time, a magnetic coupling is formed between the parasitic inductor in the bypass path including the
また、対向距離Ｄ１，Ｄ２を間隔Ｄ３以下とする理由は以下の通りである。対向距離Ｄ１，Ｄ２を間隔Ｄ３以下にするとの制限を設けずにプリント基板が設計されると、主配線パターン２１の配線ライン２１ａと並行配線部２２ａとの間に磁気結合が生ずる場合でも、低いノイズ低減効果しか得られず、同一基板に実装される複数のバイパスコンデンサ間でノイズ低減効果にバラツキが生じることがある。本発明者らは、鋭意研究を行った結果、この問題の原因が、分岐配線パターン２２とグラウンド導体２５との間に生じる磁気結合にあるとの知見を得た。上述の通り、分岐配線パターン２２と主配線パターン２１との間の磁気結合によりノイズ電流ＩｎＣを打ち消す誘導電流ＩＬが発生する。対向距離Ｄ１が間隔Ｄ３よりも大きいと、分岐配線パターン２２とグラウンド導体２５との間の磁気結合が当該誘導電流を減少させるのである。本実施の形態では、対向距離Ｄ１が間隔Ｄ３以下となるように分岐配線パターン２２を配置することによって、分岐配線パターン２２とグラウンド導体２５との間の磁気結合が当該誘導電流に与える影響を抑制することができる。これにより、高いノイズ低減効果を発揮することができ、複数のバイパスコンデンサ間のノイズ低減効果のバラツキを抑制することができる。更に、対向距離Ｄ２が間隔Ｄ３以下となるように接地用配線２３を配置することにより、ノイズ低減効果の更なる向上が可能となる。
Further, the reason why the facing distances D 1 and D 2 are set to the distance D 3 or less is as follows. When the printed circuit board is designed without providing a restriction that the facing distances D 1 and D 2 are set to be equal to or less than the distance D 3 , magnetic coupling occurs between the
以上に説明したように実施の形態１によれば、分岐配線パターン２２は、主配線パターン２１の一部をなす配線ライン２１ａと並行して延在する並行配線部２２ａを含み、この並行配線部２２ａと配線ライン２１ａとの間の対向距離Ｄ１は、並行配線部２２ａとグラウンド導体２５との間の間隔Ｄ３以下となるように設定される。分岐配線パターン２２にノイズ電流が流れると、並行配線部２２ａと配線ライン２１ａとの間の磁気結合により配線ライン２１ａに誘導電流が発生し、これにより配線ライン２１ａを流れるノイズ電流を打ち消すことができる。したがって、バイパスコンデンサ１２を含むバイパス経路の寄生インダクタンスによる影響を抑制しつつ、新たな電子部品を追加することなく、高いノイズ低減効果を実現することができる。
As described above, according to the first embodiment, the
また、本実施の形態では、接地用配線２３も配線ライン２１ａと並行して延在しており、この接地用配線２３と配線ライン２１ａとの間の対向距離Ｄ２が間隔Ｄ３以下となるように設定される。したがって、新たな電子部品を追加することなく、高いノイズ低減効果の更なる向上が可能となる。
Further, in the present embodiment, even grounding
なお、本実施の形態のプリント基板１Ａは、両面プリント実装基板であるので、第１配線層２Ａ及び第２配線層４Ａは、当該両面プリント実装基板の外層として構成されているが、これに限定されるものではない。たとえば、第２配線層４Ａが、３層以上の配線層を含む多層プリント基板に内層として構成されてもよい。ここで、「外層」とは、プリント基板の複数の配線層のうち最も外側に配置された配線層を意味し、「内層」とは、プリント基板の複数の配線層のうち内部に配置された配線層を意味する。
Since the printed
上記した配線ライン２１ａ、並行配線部２２ａ及び接地用配線２３は、それぞれ線状に延在しているが、これに限定されるものではない。
The
また、本実施の形態では、主配線パターン２１の一端部２１ｅが電子部品１０と電気的に接続され、主配線パターン２１の他端部２１ｆが電源素子１１の正極と電気的に接続されているが、これに限定されるものではない。たとえば、一端部２１ｅが電源の正極と電気的に接続され、他端部２１ｆが電子部品と電気的に接続されてもよい。この場合でも、ノイズ低減効果を実現することができる。図４は、このノイズ低減効果の原理を説明するためのノイズフィルタ７Ａの平面図である。
In the present embodiment, one
図４に示されるように、主配線パターン２１にノイズ電流ＩｎＡが生じたとき、このノイズ電流ＩｎＡは、配線ライン２１ａを通過し、バイパスコンデンサ１２の高周波フィルタ機能により主配線パターン２１から分岐配線パターン２２に流れ込むノイズ電流ＩｎＢと、電源に向けて流れるノイズ電流ＩｎＣとに分配される。その際、並行配線部２２ａ、バイパスコンデンサ１２及び接地用配線２３を含むバイパス経路の寄生インダクタと、配線ライン２１ａの寄生インダクタとの間に磁気結合が形成される。この磁気結合により、バイパスコンデンサ１２及び接地用配線２３を含むバイパス経路には、ノイズ電流ＩｎＣにより発生した磁界を打ち消す向きの誘導電流ＩＬが発生する。この誘導電流ＩＬは、電源端子端より供給されて電源ノイズ電流ＩｎＣを打ち消すので、電源側へ流出するノイズ電流（＝ＩｎＣ−ＩＬ）が減少すると考えられる。また、図４に示されるように、誘導電流ＩＬの一部は、分岐配線パターン２２、バイパスコンデンサ１２及び接地用配線２３を介してグラウンド導体２５にバイパスされる。したがって、図４の場合でも、バイパスコンデンサ１２を含むバイパス経路の寄生インダクタンスによる影響を抑制しつつ、ノイズ電流を除去することができる。
As shown in FIG. 4, when the noise current I nA occurs in the
実施の形態２．
次に、本発明に係る実施の形態２について説明する。本実施の形態のノイズフィルタは、バイパスコンデンサの実装数を増すことで実施の形態１よりもノイズ低減効果を向上し得るものである。
Next, a second embodiment according to the present invention will be described. The noise filter of the present embodiment can improve the noise reduction effect as compared with the first embodiment by increasing the number of bypass capacitors mounted.
図５は、実施の形態２のノイズフィルタ７Ｂの主要構成を概略的に示す斜視図である。本実施の形態に係るプリント基板は、第１配線層２Ｂと第２配線層４Ｂとが絶縁層３Ｂを介して厚み方向Ｚに積層された層構造を有する。このプリント基板の層構造は、ノイズフィルタ７Ｂの構成を除いて、実施の形態１に係るプリント基板１Ａの層構造と同一である。
FIG. 5 is a perspective view schematically showing the main configuration of the noise filter 7B of the second embodiment. The printed circuit board according to the present embodiment has a layer structure in which a
図５に示されるように、このノイズフィルタ７Ｂは、主配線パターン３１と、この主配線パターン３１から互いに逆方向に突出して分岐する一対の分岐配線パターン３２，３６からなるノイズ低減用配線パターンと、接地用配線３３，３７とを備える。これら主配線パターン３１、一対の分岐配線パターン３２，３６及び接地用配線３３，３７は、第１配線層２Ｂの構成要素群として、絶縁層３Ｂのおもて面に形成されている。また、第１配線層２Ｂは、銅箔などの導電体で構成される。
As shown in FIG. 5, the noise filter 7B includes a
主配線パターン３１は、電子部品１０と電源素子１１との間を接続する電源供給用の導体パターンである。主配線パターン３１の一端部３１ｅは、電子部品１０の電源端子と電気的に接続され、主配線パターン３１の他端部３１ｆは、電源素子１１の正極と電気的に接続されている。分岐配線パターン３２，３６は、この主配線パターン３１における一端部３１ｅと他端部３１ｆとの間の分岐点から分岐している。なお、プリント基板に実装された電源素子１１に代えて、外部の電源を採用してもよい。
The
このノイズフィルタ７Ｂは、図５に示されるように、容量素子であるバイパスコンデンサ１２，１３を備えている。これらバイパスコンデンサ１２，１３は、第１配線層２Ｂに配置されるようにプリント基板の表面に実装されている。一方のバイパスコンデンサ１２の一方の電極端子は、分岐配線パターン３２の端部と電気的に接続され、他方の電極端子が接地用配線３３の一端と電気的に接続されている。他方のバイパスコンデンサ１３の電極端子は、分岐配線パターン３６の端部と電気的に接続され、バイパスコンデンサ１３の他方の電極端子は、接地用配線３７の一端と電気的に接続されている。なお、本実施の形態では、バイパスコンデンサ１２，１３として積層型のチップコンデンサが使用されるが、これに限定されるものではない。チップコンデンサに代えて、電解コンデンサまたはフィルムコンデンサが使用されてもよい。
As shown in FIG. 5, the noise filter 7B includes
また、ノイズフィルタ７Ｂは、電気的に接地されたグラウンド導体２５を第２配線層４Ｂの構成要素として備えている。グラウンド導体２５は、シート状に形成されている。
The noise filter 7B includes a
更に、ノイズフィルタ７Ｂは、絶縁層３Ｂを厚み方向Ｚに貫通するビアまたはスルーホールと呼ばれる層間接続孔３４，３８を備えている。これら層間接続孔３４，３８の内部には、導電性ペーストまたは金属メッキ層などの接続導体が形成されているので、層間接続孔３４，３８は、第１配線層２Ｂと第２配線層４Ｂとの間を電気的に接続して、接地用配線３４，３８をグラウンド導体２５に導通させることができる。
Further, the noise filter 7B includes interlayer connection holes 34 and 38 called vias or through holes penetrating the insulating
本実施の形態のノイズフィルタ７Ｂは、電源フィルタとして機能し、主配線パターン３１に入力されたノイズ電流をバイパスコンデンサ１２，１３経由でグラウンド導体２５に流すことができる。なお、ノイズフィルタ７Ｂは、ノイズ電流の除去により電源電圧を安定化させる機能をも有する。
The noise filter 7B according to the present embodiment functions as a power supply filter, and can pass the noise current input to the
図５に示されるように、一対の分岐配線パターン３２，３６は、主配線パターン３１の一部をなす配線ライン３１ａと並行してＸ軸方向に延在する一対の並行配線ライン３２ａ，３６ａを有しており、これら並行配線ライン３２ａ，３６ａは、当該配線ライン３１ａを挟み込むように形成されている。また、並行配線ライン３２ａ，３６ａは、Ｙ軸方向において配線ライン３１ａと対向している。一方の並行配線ライン３２ａと配線ライン３１ａとの間の対向距離Ｄ１Ａは、当該並行配線ライン３２ａとグラウンド導体２５との間の間隔Ｄ３Ａ以下となるように設計される。これにより、配線ライン３１ａと並行配線ライン３２ａとが互いに近接し、配線ライン３１ａの寄生インダクタと並行配線ライン３２ａの寄生インダクタとの間に磁気結合を形成することが可能となる。同様に、他方の並行配線ライン３６ａと配線ライン３１ａとの間の対向距離Ｄ１Ｂは、当該並行配線ライン３６ａとグラウンド導体２５との間の間隔Ｄ３Ｂ以下となるように設計される。これにより、配線ライン３１ａと並行配線ライン３６ａとが互いに近接し、配線ライン３１ａの寄生インダクタと並行配線ライン３６ａの寄生インダクタとの間に磁気結合を形成することが可能となる。
As shown in FIG. 5, the pair of
接地用配線３３，３７も、配線ライン３１ａと並行してＸ軸方向に延在し、Ｙ軸方向において配線ライン３１ａと対向している。一方の接地用配線３３と配線ライン３１ａとの間の対向距離Ｄ２Ａは、間隔Ｄ３Ａ以下となるように設計される。これにより、配線ライン３１ａと接地用配線３３とが互いに近接し、配線ライン３１ａの寄生インダクタと接地用配線３３の寄生インダクタとの間に磁気結合を形成することが可能となる。同様に、他方の接地用配線３７と配線ライン３１ａとの間の対向距離Ｄ２Ｂは、間隔Ｄ３Ｂ以下となるように設計される。これにより、配線ライン３１ａと接地用配線３７とが互いに近接し、配線ライン３１ａの寄生インダクタと接地用配線３７の寄生インダクタとの間に磁気結合を形成することが可能となる。
The grounding wirings 33 and 37 also extend in the X-axis direction in parallel with the
本実施の形態では、間隔Ｄ３Ａ，Ｄ３Ｂは、絶縁層３Ｂの厚みにほぼ等しく、たとえば、０．８ｍｍ〜１．６ｍｍ程度である。また、対向距離Ｄ１Ａ，Ｄ１Ｂは、Ｄ１Ａ≦Ｄ３Ａ及びＤ１Ｂ≦Ｄ３Ｂとの条件下で、たとえば、０．０５ｍｍ〜０．５ｍｍの範囲内で設定可能である。対向距離Ｄ２Ａ，Ｄ２Ｂも、Ｄ２Ａ≦Ｄ３Ａ及びＤ２Ｂ≦Ｄ３Ｂとの条件下で、たとえば、０．０５ｍｍ〜０．５ｍｍの範囲内で設定可能である。
In the present embodiment, the distances D 3A and D 3B are substantially equal to the thickness of the insulating
本実施の形態でも、上記実施の形態１と同様の原理でノイズ低減効果を実現することができる。すなわち、主配線パターン３１にノイズ電流が生じたとき、このノイズ電流は、主配線パターン３１から分岐配線パターン３２，３６に流れ込むノイズ電流と、電源素子１１に向けて配線ライン３１ａを流れるノイズ電流とに分配される。その際、並行配線ライン３２ａ、バイパスコンデンサ１２及び接地用配線３３を含むバイパス経路の寄生インダクタと、配線ライン３１ａとの間に磁気結合が形成される。同時に、並行配線ライン３６ａ、バイパスコンデンサ１３及び接地用配線３７を含むバイパス経路の寄生インダクタと、配線ライン３１ａとの間にも磁気結合が形成される。これら磁気結合により、配線ライン３１ａには、当該配線ライン３１ａを流れるノイズ電流の全部または一部を打ち消す誘導電流が発生する。よって、バイパスコンデンサ１２，１３を含むバイパス経路の寄生インダクタンスによる影響を抑制しつつ、ノイズ電流を除去することができる。
Also in the present embodiment, the noise reduction effect can be realized by the same principle as in the first embodiment. That is, when a noise current is generated in the
また、対向距離Ｄ１Ａ，Ｄ２Ａが間隔Ｄ３Ａ以下となるように分岐配線パターン３２及び接地用配線３３が配置されるので、分岐配線パターン３２とグラウンド導体２５との間、及び、接地用配線３３とグラウンド導体２５との間の磁気結合が当該誘導電流に与える影響を抑制することができる。更に、対向距離Ｄ１Ｂ，Ｄ２Ｂが間隔Ｄ３Ｂ以下となるように分岐配線パターン３６及び接地用配線３７が配置されるので、分岐配線パターン３６とグラウンド導体２５との間、及び、接地用配線３７とグラウンド導体２５との間の磁気結合が当該誘導電流に与える影響を抑制することができる。したがって、バイパス経路と配線ライン３１ａとの間の磁気結合により、高いノイズ低減効果を発揮することができる。
Further, since the
以上に説明したように実施の形態２によれば、主配線パターン３１の配線ライン３１ａを挟み込むように一対の並行配線ライン３２ａ，３６ａ、一対のバイパスコンデンサ１２，１３及び一対の接地用配線３３，３７が配置されるので、実施の形態１の場合よりも強い磁気結合を形成することができる。したがって、新たな電子部品を追加することなく、実施の形態１のノイズフィルタよりも高いノイズ低減効果を発揮することができる。
As described above, according to the second embodiment, the pair of
なお、本実施の形態のプリント基板は、両面プリント実装基板であるので、第１配線層２Ｂ及び第２配線層４Ｂは、当該両面プリント実装基板の外層として構成されているが、これに限定されるものではない。たとえば、第２配線層４Ｂが、３層以上の配線層を含む多層プリント基板に内層として構成されてもよい。
Since the printed circuit board of the present embodiment is a double-sided printed mounting board, the
また、上記した配線ライン３１ａ、並行配線ライン３２ａ，３６ａ及び接地用配線３３，３７は、それぞれ線状に延在しているが、これに限定されるものではない。
Further, although the
本実施の形態では、主配線パターン３１の一端部３１ｅが電子部品１０と電気的に接続され、主配線パターン３１の他端部３１ｆが電源素子１１の正極と電気的に接続されているが、これに限定されるものではない。一端部３１ｅが電源の正極と電気的に接続され、他端部３１ｆが電子部品と電気的に接続されるように実施の形態２の構成を変更してもよい。この場合も、図４の場合と同様の原理で、バイパスコンデンサ１２，１３を含むバイパス経路の寄生インダクタンスによる影響を抑制しつつ、ノイズ電流を除去することができる。
In the present embodiment, one
実施の形態３．
次に、本発明に係る実施の形態３について説明する。図６は、実施の形態３のノイズフィルタ７Ｃの主要構成を概略的に示す斜視図である。本実施の形態のプリント基板は、第１配線層２Ｃ及び第２配線層４Ｃとが絶縁層３Ｃを介して厚み方向Ｚに積層された層構造を有する。このプリント基板の層構造は、ノイズフィルタ７Ｃの構成を除いて、実施の形態１に係るプリント基板１Ａの層構造と同一である。
Embodiment 3 FIG.
Next, a third embodiment according to the present invention will be described. FIG. 6 is a perspective view schematically showing the main configuration of the
図６に示されるように、このノイズフィルタ７Ｃは、一対の分岐配線パターン４１Ａ，４１Ｂを有する主配線パターン４１と、この主配線パターン４１からＸ軸正方向に突出して分岐するノイズ低減用配線パターンである並行配線部４４と、接地用配線４５とを備える。これら主配線パターン４１、並行配線部４４及び接地用配線４５は、第１配線層２Ｃの構成要素群として、絶縁層３Ｃのおもて面に形成されている。第１配線層２Ｃは、銅箔などの導電体で構成される。
As shown in FIG. 6, the noise filter 7 </ b> C includes a main wiring pattern 41 having a pair of branch wiring patterns 41 </ b> A and 41 </ b> B and a noise reduction wiring pattern that branches from the main wiring pattern 41 in the positive X-axis direction. The
主配線パターン４１は、電子部品１０と電源素子１１との間を接続する電源供給用の導体パターンである。この主配線パターン４１の一端部４１ｅは、電子部品１０の電源端子と電気的に接続され、主配線パターン４１の他端部４１ｆは、電源素子１１の正極と電気的に接続されている。なお、プリント基板に実装された電源素子１１に代えて、外部の電源を採用してもよい。
The main wiring pattern 41 is a power supply conductor pattern that connects between the
図６に示されるように、このノイズフィルタ７Ｃは、容量素子であるバイパスコンデンサ１２を備えている。このバイパスコンデンサ１２は、第１配線層２Ｃに配置されるようにプリント基板の表面に実装されている。バイパスコンデンサ１２の一方の電極端子は、並行配線部４４の一端と電気的に接続され、その他方の電極端子は、接地用配線４５と電気的に接続されている。
As shown in FIG. 6, the noise filter 7 </ b> C includes a
また、ノイズフィルタ７Ｃは、電気的に接地されたグラウンド導体２５を第２配線層４Ｃの構成要素として備える。グラウンド導体２５は、銅箔などの導電性材料からなり、シート状に形成されている。
The
更に、ノイズフィルタ７Ｃは、絶縁層３Ｃを厚み方向Ｚに貫通するビアまたはスルーホールと呼ばれる層間接続孔４６を備えている。この層間接続孔４６の内部には、導電性ペーストまたは金属メッキ層などの接続導体が形成されているので、層間接続孔４６は、接地用配線４５をグラウンド導体２５に導通させることができる。
Further, the
図６に示されるように、一対の分岐配線パターン４１Ａ，４１Ｂは、主配線パターン４１における一端部４１ｅ側の分岐点から互いに逆方向に突出して分岐し、主配線パターン４１の他端部４１ｆで合流している。分岐配線パターン４１Ａ，４１Ｂは、並行配線部４４及び接地用配線４５を挟み込むようにＸ軸方向に延在する分岐配線ライン４１Ａａ，４１Ｂａをそれぞれ有している。これら分岐配線ライン４１Ａａ，４１Ｂａは、Ｙ軸方向において並行配線部４４及び接地用配線４５と対向している。一方の分岐配線ライン４１Ａａと並行配線部４４との間の対向距離Ｄ４Ａは、当該並行配線部４４とグラウンド導体２５との間の間隔Ｄ６以下となるように設計され、他方の分岐配線ライン４１Ｂａと並行配線部４４との間の対向距離Ｄ４Ｂも間隔Ｄ６以下となるように設計される。これにより、分岐配線ライン４１Ａａ，４１Ｂａと並行配線部４４とが互いに近接し、分岐配線ライン４１Ａａ，４１Ｂａの各寄生インダクタと並行配線部４４の寄生インダクタとの間に磁気結合を形成することが可能となる。
As shown in FIG. 6, the pair of branch wiring patterns 41 </ b> A and 41 </ b> B branches from the branch point on the one
また、一方の分岐配線ライン４１Ａａと接地用配線４５との間の対向距離Ｄ５Ａは、当該接地用配線４５とグラウンド導体２５との間の間隔Ｄ６以下となるように設計され、他方の分岐配線ライン４１Ｂａと接地用配線４５との間の対向距離Ｄ５Ｂも間隔Ｄ６以下となるように設計される。これにより、分岐配線ライン４１Ａａ，４１Ｂａと接地用配線４５とが互いに近接し、分岐配線ライン４１Ａａ，４１Ｂａの各寄生インダクタと接地用配線４５の寄生インダクタとの間に磁気結合を形成することが可能となる。
Further, the facing distance D 5A between one branch wiring line 41Aa and the
間隔Ｄ６は、絶縁層３Ｃの厚みにほぼ等しく、たとえば、０．８ｍｍ〜１．６ｍｍ程度である。また、対向距離Ｄ４Ａ，Ｄ４Ｂは、Ｄ４Ａ≦Ｄ６及びＤ４Ｂ≦Ｄ６の条件下で、たとえば、０．０５ｍｍ〜０．５ｍｍの範囲内で設定可能である。対向距離Ｄ５Ａ，Ｄ５Ｂも、Ｄ５Ａ≦Ｄ６及びＤ５Ｂ≦Ｄ６の条件下で、たとえば、０．０５ｍｍ〜０．５ｍｍの範囲内で設定可能である。
Distance D 6 is approximately equal to the thickness of the insulating
本実施の形態でも、上記実施の形態１と同様の原理でノイズ低減効果を実現することができる。すなわち、主配線パターン４１にノイズ電流が生じたとき、このノイズ電流は、主配線パターン４１から並行配線部４４に流れ込むノイズ電流と、電源素子１１に向けて分岐配線ライン４１Ａａ，４１Ｂａに流れるノイズ電流とに分配される。その際、並行配線部４４、バイパスコンデンサ１２及び接地用配線４５を含むバイパス経路の寄生インダクタと分岐配線ライン４１Ａａとの間、及び、当該バイパス経路の寄生インダクタと分岐配線ライン４１Ｂａとの間にそれぞれ磁気結合が形成される。これら磁気結合により、分岐配線ライン４１Ａａ，４１Ｂａには、これら分岐配線ライン４１Ａａ，４１Ｂａを流れるノイズ電流の全部または一部を打ち消す誘導電流が発生すると考えられる。よって、バイパスコンデンサ１２を含むバイパス経路の寄生インダクタンスによる影響を抑制しつつ、ノイズ電流を除去することができる。
Also in the present embodiment, the noise reduction effect can be realized by the same principle as in the first embodiment. That is, when a noise current is generated in the main wiring pattern 41, the noise current flows into the
また、対向距離Ｄ４Ａ，Ｄ４Ｂが間隔Ｄ６以下となるように並行配線部４４及び分岐配線ライン４１Ａａ，４１Ｂａが配置されるので、並行配線部４４とグラウンド導体２５との間の磁気結合が当該誘導電流に与える影響を抑制することができる。したがって、並行配線部４４と分岐配線ライン４１Ａａ，４１Ｂａとの間の磁気結合により、高いノイズ低減効果を発揮することができる。更に、対向距離Ｄ５Ａ，Ｄ５Ｂが間隔Ｄ６以下となるように接地用配線４５及び分岐配線ライン４１Ａａ，４１Ｂａが配置されるので、接地用配線４５とグラウンド導体２５との間の磁気結合による影響を抑制することができる。したがって、接地用配線４５と分岐配線ライン４１Ａａ，４１Ｂａとの間の磁気結合により、ノイズ低減効果の更なる向上を発揮することができる。
Further, since the
以上に説明したように実施の形態３によれば、並行配線部４４、バイパスコンデンサ１２及び接地用配線４５を挟み込むように一対の分岐配線ライン４１Ａａ，４１Ｂａが配置されているので、実施の形態１の場合よりも強い磁気結合を形成することができる。したがって、新たな電子部品を追加することなく、実施の形態１よりも高いノイズ低減効果を実現し得るノイズフィルタ７Ｃを提供することができる。
As described above, according to the third embodiment, since the pair of branch wiring lines 41Aa and 41Ba are arranged so as to sandwich the
なお、本実施の形態のプリント基板は、両面プリント実装基板であるので、第１配線層２Ｃ及び第２配線層４Ｃは、当該両面プリント実装基板の外層として構成されているが、これに限定されるものではない。たとえば、第２配線層４Ｃが、３層以上の配線層を含む多層プリント基板に内層として構成されてもよい。 In addition, since the printed circuit board of this Embodiment is a double-sided printed mounting board, although the 1st wiring layer 2C and the 2nd wiring layer 4C are comprised as an outer layer of the said double-sided printed mounting board, it is limited to this. It is not something. For example, the second wiring layer 4C may be configured as an inner layer on a multilayer printed board including three or more wiring layers.
また、上記した分岐配線ライン４１Ａａ，４１Ｂａ、並行配線部４４及び接地用配線４５は、それぞれ線状に延在しているが、これに限定されるものではない。
Further, the branch wiring lines 41Aa and 41Ba, the
本実施の形態では、主配線パターン４１の一端部４１ｅが電子部品１０と電気的に接続され、主配線パターン４１の他端部４１ｆが電源素子１１の正極と電気的に接続されているが、これに限定されるものではない。一端部４１ｅが電源の正極と電気的に接続され、他端部４１ｆが電子部品と電気的に接続されるように実施の形態３の構成を変更してもよい。この場合も、図４の場合と同様の原理で、バイパスコンデンサ１２を含むバイパス経路の寄生インダクタンスによる影響を抑制しつつ、ノイズ電流を除去することができる。
In the present embodiment, one
実施の形態４．
次に、本発明に係る実施の形態４について説明する。本実施の形態のノイズフィルタは、渦巻き状の配線を利用して同一の配線層内で強い磁気結合を生じさせることで高いノイズ低減効果を実現し得るものである。
Embodiment 4 FIG.
Next, a fourth embodiment according to the present invention will be described. The noise filter of this embodiment can realize a high noise reduction effect by generating strong magnetic coupling in the same wiring layer using spiral wiring.
図７は、実施の形態４のノイズフィルタ７Ｄの主要構成を概略的に示す斜視図である。本実施の形態のプリント基板は、第１配線層２Ｄと第２配線層４Ｄとが絶縁層３Ｄを介して厚み方向Ｚに積層された層構造を有する。絶縁層３Ｄは、たとえば、エポキシ樹脂またはポリイミド樹脂などの電気絶縁性の樹脂材料で構成することができる。
FIG. 7 is a perspective view schematically showing the main configuration of the
図７に示されるように、このノイズフィルタ７Ｄは、主配線パターン５１と、この主配線パターン５１と並列に接続され且つ主配線パターン５１よりも内側に配置されたノイズ低減用配線パターン５２と、接地用配線５３とを備える。これら主配線パターン５１、ノイズ低減用配線パターン５２及び接地用配線５３は、第１配線層２Ｄの構成要素群として、絶縁層３Ｄのおもて面に形成されている。また、第１配線層２Ｄは、銅箔などの導電体で構成される。
As shown in FIG. 7, the
主配線パターン５１は、電子部品と電源素子との間を接続する電源供給用の導体パターンである。主配線パターン５１の一端部５１ｅは、プリント基板に実装された電子部品（図示せず）の電源端子と電気的に接続されており、主配線パターン５１の他端部５１ｆは、プリント基板に実装された電源素子または外部電源の正極と電気的に接続されている。ノイズ低減用配線パターン５２は、この主配線パターン５１における一端部５１ｅと他端部５１ｆとの間の分岐点から分岐している。
The
主配線パターン５１は、ノイズ低減用配線パターン５２の外周を取り囲む渦巻状配線ライン５１ａを有し、この渦巻状配線ライン５１ａは、右巻き方向で渦巻き状に形成されている。これに対し、ノイズ低減用配線パターン５２は、渦巻状配線ライン５１ａと並行して延在する渦巻き状の並行配線部５２ａを有し、この並行配線部５２ａは、渦巻状配線ライン５１ａの渦巻き方向（すなわち右巻き方向）とは逆の方向（すなわち左巻き方向）で渦巻き状に形成されている。渦巻状配線ライン５１ａの巻き数は、並行配線部５２ａの巻き数よりも多い。
The
なお、本明細書では、右巻き方向とは、Ｚ軸正方向側からノイズフィルタを視たときに、内側から外側へ向かうにつれて時計回りで配線が延在する方向をいう。逆に、左巻き方向とは、Ｚ軸正方向側からノイズフィルタを視たときに、内側から外側へ向かうにつれて反時計回りで配線が延在する方向をいう。 In this specification, the right-handed direction refers to a direction in which the wiring extends in a clockwise direction from the inside toward the outside when the noise filter is viewed from the positive direction of the Z axis. Conversely, the left-handed direction refers to a direction in which the wiring extends counterclockwise from the inside toward the outside when the noise filter is viewed from the Z-axis positive direction side.
また、ノイズフィルタ７Ｄは、容量素子であるバイパスコンデンサ１２を備えており、このバイパスコンデンサ１２は、第１配線層２Ｄに配置されるようにプリント基板の表面に実装されている。バイパスコンデンサ１２の一方の電極端子は、ノイズ低減用配線パターン５２の内側端部と電気的に接続され、その他方の電極端子は、接地用配線５３の一端と電気的に接続されている。
The
また、ノイズフィルタ７Ｄは、電気的に接地されたグラウンド導体２５を第２配線層４Ｄの構成要素として備える。グラウンド導体２５はシート状に形成されている。
The
更に、ノイズフィルタ７Ｄは、絶縁層３Ｄを厚み方向Ｚに貫通するビアまたはスルーホールと呼ばれる層間接続孔５４を備えている。この層間接続孔５４の内部には、導電性ペーストまたは金属メッキ層などの接続導体が形成されているので、層間接続孔５４は、接地用配線５３をグラウンド導体２５に導通させることができる。
Furthermore, the
本実施の形態のノイズフィルタ７Ｄは、電源フィルタとして機能し、主配線パターン５１に入力されたノイズ電流を、並行配線部５２ａ、バイパスコンデンサ及び接地用配線５３を介してグラウンド導体２５に流すことができる。なお、ノイズフィルタ７Ｄは、ノイズ電流の除去により電源電圧を安定化させる機能をも有する。
The
図７に示されるように、並行配線部５２ａは、渦巻状配線ライン５１ａの内側部分と対向している。並行配線部５２ａと渦巻状配線ライン５１ａとの間の対向距離Ｄ７は、並行配線部５２ａとグラウンド導体２５との間の間隔Ｄ８以下となるように設計される。これにより、並行配線部５２ａと渦巻状配線ライン５１ａとが互いに近接し、渦巻状配線ライン５１ａの寄生インダクタと並行配線部５２ａの寄生インダクタとの間に磁気結合を形成することが可能となる。
As shown in FIG. 7, the
ここで、間隔Ｄ８は、絶縁層３Ｄの厚みにほぼ等しく、たとえば、０．８ｍｍ〜１．６ｍｍ程度である。対向距離Ｄ７は、Ｄ７≦Ｄ８の条件下で、たとえば、０．０５ｍｍ〜０．５ｍｍの範囲内で設定可能である。
Here, the interval D 8 is approximately equal to the thickness of the insulating
図８は、実施の形態４のノイズ低減効果の原理を説明するためのノイズフィルタ７Ｄの平面図である。図８に示されるように、主配線パターン５１にノイズ電流ＩｎＡが入力されたとき、このノイズ電流ＩｎＡは、バイパスコンデンサ１２の高周波フィルタ機能により主配線パターン５１からノイズ低減用配線パターン５２に流れ込むノイズ電流ＩｎＢと、電源素子に向けて渦巻状配線ライン５１ａを流れるノイズ電流ＩｎＣとに分配される。
FIG. 8 is a plan view of a
その際、並行配線部５２ａ、バイパスコンデンサ１２及び接地用配線５３を含むバイパス経路の寄生インダクタと、渦巻状配線ライン５１ａとの間に磁気結合が形成される。この磁気結合により、渦巻状配線ライン５１ａには、ノイズ電流ＩｎＣにより発生した磁界を打ち消す向きの誘導電流ＩＬが発生する。このとき、渦巻状配線ライン５１ａのうち並行配線部５２ａと対向する内側の配線ライン部分と並行配線部５２ａとの間の磁気結合だけでなく、渦巻状配線ライン５１ａのうちの外側の配線ライン部分と並行配線部５２ａとの間の磁気結合が形成されるので、実施の形態１の場合と比べると、強い誘導電流ＩＬを発生させることができる。この誘導電流ＩＬがノイズ電流ＩｎＣを打ち消すため、電源素子側へ流出するノイズ電流（＝ＩｎＣ−ＩＬ）が減少する。したがって、ノイズ低減用配線パターン５２、バイパスコンデンサ１２及び接地用配線５３を含むバイパス経路の寄生インダクタンスによる影響を抑制しつつ、ノイズ電流を除去することができる。
At that time, magnetic coupling is formed between the parasitic inductor in the bypass path including the
また、対向距離Ｄ７が間隔Ｄ８以下となるように主配線パターン５１及びノイズ低減用配線パターン５２が配置されるので、実施の形態１の場合と同様、ノイズ低減用配線パターン５２とグラウンド導体２５との間の磁気結合による影響を抑制することができる。したがって、バイパス経路と渦巻状配線ライン５１ａとの間の磁気結合により、高いノイズ低減効果を発揮することができる。
In addition, since the
以上に説明したように実施の形態４では、主配線パターン５１の渦巻状配線ライン５１ａに沿って渦巻き状の並行配線部５２ａが形成されているので、実施の形態１の場合よりも強い誘導電流ＩＬを発生させることができる。したがって、新たな電子部品を追加することなく、実施の形態１よりも高いノイズ低減効果を発揮することができる。
As described above, in the fourth embodiment, since the spiral
また、主配線パターン５１の渦巻状配線ライン５１ａは、並行配線部５２ａの外周を取り囲むように配置されているので、外側の渦巻状配線ライン５１ａの巻き数を内側の並行配線部５２ａの巻き数よりも多くすることができる。これにより、誘導電流量を増やしてノイズ低減効果を増大させることが可能である。
Further, since the
なお、本実施の形態では、渦巻状配線ライン５１ａは右巻き状に形成され、且つ並行配線部５２ａは左巻き状に形成されている。この代わりに、渦巻状配線ライン５１ａが左巻き状に形成され、且つ並行配線部５２ａが右巻き状に形成されるようにノイズフィルタ７Ｄの構成を変更してもよい。
In the present embodiment, the
また、上記第１配線層２Ｄ及び第２配線層４Ｄのうちの少なくとも一方が、３層以上の配線層を含む多層プリント基板の内層として構成されてもよい。
Further, at least one of the
また、渦巻状配線ライン５１ａ及び並行配線部５２ａの渦形状は、方形状を有しているが、これに限定されるものではない。その渦形状は、円形状、または三角形状もしくは五角形状など多角形状を有していてもよい。更に、上記した主配線パターン５１及びノイズ低減用配線パターン５２は、線状に延在しているが、これに限定されるものではない。
Moreover, although the spiral shape of the
本実施の形態では、主配線パターン５１の一端部５１ｅが電子部品と電気的に接続され、主配線パターン５１の他端部５１ｆが電源の正極と電気的に接続されている。この代わりに、一端部５１ｅが電源の正極と電気的に接続され、他端部５１ｆが電子部品と電気的に接続されるように実施の形態４の構成を変更してもよい。
In the present embodiment, one
実施の形態５．
次に、本発明に係る実施の形態５について説明する。本実施の形態のノイズフィルタは、異なる配線層間で磁気結合を生じさせることでノイズ低減効果を実現し得るものである。
Embodiment 5. FIG.
Next, a fifth embodiment according to the present invention will be described. The noise filter of the present embodiment can realize a noise reduction effect by causing magnetic coupling between different wiring layers.
図９は、本発明に係る実施の形態５のノイズフィルタを有するプリント基板１Ｅの層構造を説明するための概略図である。図１に示されるプリント基板１Ｅは、第１配線層２Ｅと第２配線層４Ｅとが絶縁層３Ｅを介して厚み方向Ｚに積層された層構造を有する両面プリント実装基板である。第１配線層２Ｅ及び第２配線層４Ｅの各々は、厚み方向Ｚと直交するＸ−Ｙ平面上に分布している。また第１配線層２Ｅには、ＬＳＩまたはＩＣなどの電子部品１０及び電源素子１１が実装されている。一方、第２配線層４Ｅには、容量素子であるバイパスコンデンサ１２が実装されている。
FIG. 9 is a schematic diagram for explaining the layer structure of printed
絶縁層３Ｅは、たとえば、エポキシ樹脂またはポリイミド樹脂などの電気絶縁性の樹脂材料で構成することができる。また、図９に示されていないが、絶縁層３Ｅを厚み方向Ｚに貫通して、第１配線層２Ｅと第２配線層４Ｅとの間を電気的に接続するビアもしくはスルーホールと呼ばれる層間接続孔が形成されている。
The insulating
図１０は、本発明の実施の形態５のノイズフィルタ７Ｅの主要構成を概略的に示す斜視図である。このノイズフィルタ７Ｅでは、第１配線層２Ｅは、絶縁層３Ｅのおもて面に形成された主配線パターン６１を有するとともに、第２配線層４Ｅは、絶縁層３Ｅの裏面に形成された並行配線部６２、接地用配線６３及びグラウンド導体２６を有している。第１配線層２Ｅ及び第２配線層４Ｅは、銅箔などの導電体で構成される。
FIG. 10 is a perspective view schematically showing a main configuration of a
主配線パターン６１は、電子部品１０と電源素子１１との間を接続する電源供給用の導体パターンである。図１０に示されるように、主配線パターン６１は、厚み方向Ｚに直交するＸ軸方向に延在している。主配線パターン６１の一端部６１ｅは、電子部品１０の電源端子と電気的に接続され、主配線パターン６１の他端部６１ｆは、電源素子１１の正極と電気的に接続されている。なお、本実施の形態では、プリント基板１Ｅに電源素子１１が実装されているが、これに限定されるものでない。電源素子１１に代えて外部の電源を採用してもよい。
The
一方、並行配線部６２は、ノイズ低減用配線パターンであり、図１０に示されるようにグラウンド導体２６が形成されない領域に形成されている。また、容量素子であるバイパスコンデンサ１２も、グラウンド導体２６が形成されない領域に配置されている。このバイパスコンデンサ１２の一方の電極端子は、並行配線部６２と電気的に接続され、その他方の電極端子は、接地用配線６３を介してグラウンド導体２６と電気的に接続されている。
On the other hand, the
また、ノイズフィルタ７Ｅは、絶縁層３Ｅを厚み方向Ｚに貫通する層間接続孔６４を備えている。この層間接続孔６４の内部には、導電性ペーストまたは金属メッキ層などの接続導体が形成されているので、層間接続孔２４は、第１配線層２Ｅと第２配線層４Ｅとの間を電気的に接続して、主配線パターン６１を並行配線部６２に導通させることができる。
Further, the
本実施の形態のノイズフィルタ７Ｅは、電源フィルタとして機能し、主配線パターン６１に入力されたノイズ電流を、層間接続孔６４、並行配線部６２及びバイパスコンデンサ１２を介してグラウンド導体２５に流すことができる。なお、ノイズフィルタ７Ｅは、ノイズ電流の除去により電源電圧を安定化させる機能をも有する。
The
図１０に示されるように、並行配線部６２は、主配線パターン６１の一部をなす配線ライン６１ａと並行してＸ軸正方向に延在し、厚み方向Ｚにおいて配線ライン６１ａと対向している。また、並行配線部６２は、層間接続孔６４から主配線パターン６１の他端部６１ｆ側の方向へ延在している。この並行配線部６２と配線ライン６１ａとの間の対向距離Ｄ１０は、Ｙ軸方向における並行配線部６２とグラウンド導体２６との間の間隔Ｄ９以下となるように設定される。言い換えれば、間隔Ｄ９が対向距離Ｄ１０を超えるように並行配線部６２及びグラウンド導体２６が形成される。
As shown in FIG. 10, the
同様に、接地用配線６３は、配線ライン６１ａと並行してＸ軸正方向に延在し、厚み方向Ｚにおいて配線ライン６１ａと対向している。この接地用配線６３と配線ライン６１ａとの間の対向距離Ｄ１０は、Ｙ軸方向における接地用配線６３とグラウンド導体２６との間の間隔Ｄ１１以下となるように設定される。
Similarly, the grounding
本実施の形態でも、上記実施の形態１と同様の原理でノイズ低減効果を実現することができる。すなわち、主配線パターン６１にノイズ電流が生じたとき、このノイズ電流は、主配線パターン６１から並行配線部６２に流れ込むノイズ電流と、電源素子１１に向けて配線ライン６１ａを流れるノイズ電流とに分配される。その際、並行配線部６２、バイパスコンデンサ１２及び接地用配線６３を含むバイパス経路の寄生インダクタと、配線ライン６１ａの寄生インダクタとの間に磁気結合（以下、本実施の形態について「層間磁気結合」という。）が形成される。このような層間磁気結合により、配線ライン６１ａには、当該配線ライン６１ａを流れるノイズ電流の全部または一部を打ち消す誘導電流が発生する。ここで、対向距離Ｄ１０は、間隔Ｄ９以下であり、且つ間隔Ｄ１１以下であるので、並行配線部６２及び接地用配線６３の組とグラウンド導体２６との間で磁気結合が生じても、この磁気結合は弱く、この磁気結合が当該誘導電流に与える影響が抑制される。したがって、層間磁気結合により高いノイズ低減効果を発揮することができる。
Also in the present embodiment, the noise reduction effect can be realized by the same principle as in the first embodiment. That is, when a noise current is generated in the
以上に説明したように実施の形態５では、新たな電子部品を追加することなく、ノイズ低減効果の向上を実現することができる。特に、主配線パターン６１とバイパスコンデンサ１２とを異なる配線層に配置する場合でも、新たな電子部品を追加することなく、ノイズ低減効果の向上を実現することができるという利点がある。
As described above, in the fifth embodiment, the noise reduction effect can be improved without adding a new electronic component. In particular, even when the
なお、上記第１配線層２Ｅ及び第２配線層４Ｅのうちの少なくとも一方が、３層以上の配線層を含む多層プリント基板に内層として構成されてもよい。
Note that at least one of the
また、上記した主配線パターン６１、並行配線部６２及び接地用配線６３は、Ｘ軸方向に沿って線状に延在しているが、これに限定されるものではない。
Further, the
本実施の形態では、主配線パターン６１の一端部６１ｅが電子部品１０と電気的に接続され、主配線パターン６１の他端部６１ｆが電源素子１１の正極と電気的に接続されている。この代わりに、一端部６１ｅが電源の正極と電気的に接続され、他端部６１ｆが電子部品と電気的に接続されるように実施の形態５の構成を変更してもよい。この場合も、図４の場合と同様の原理で、バイパスコンデンサ１２を含むバイパス経路の寄生インダクタンスによる影響を抑制しつつ、ノイズ電流を除去することができる。
In the present embodiment, one
実施の形態６．
次に、本発明に係る実施の形態６について説明する。本実施の形態のノイズフィルタは、渦巻き状の配線を用いて異なる配線層間で磁気結合を生じさせることで高いノイズ低減効果を実現し得るものである。
Embodiment 6 FIG.
Next, a sixth embodiment according to the present invention will be described. The noise filter of the present embodiment can realize a high noise reduction effect by generating magnetic coupling between different wiring layers using spiral wiring.
図１１は、実施の形態６のノイズフィルタ５Ｆの主要構成を概略的に示す斜視図である。本実施の形態のプリント基板は、第１配線層２Ｆ、第２配線層４Ｆ及び第３配線層６Ｆが厚み方向Ｚに順次積層された層構造を有する。第１配線層２Ｆと第２配線層４Ｆとの間には絶縁層３Ｆが介在し、第２配線層４Ｆと第３配線層６Ｆとの間には絶縁層５Ｆが介在している。第１配線層２Ｆ、第２配線層４Ｆ及び第３配線層６Ｆの各々は、厚み方向Ｚと直交するＸ−Ｙ平面上に分布している。絶縁層３Ｆ，５Ｆは、たとえば、エポキシ樹脂またはポリイミド樹脂などの電気絶縁性の樹脂材料で構成することができる。
FIG. 11 is a perspective view schematically showing the main configuration of the noise filter 5F of the sixth embodiment. The printed circuit board according to the present embodiment has a layer structure in which a
図１１に示されるように、このノイズフィルタ７Ｆにおいては、第１配線層２Ｆは、第１主配線パターン７１と、この第１主配線パターン７１と並列に接続されたノイズ低減用配線パターンである渦巻き状の並行配線部７３と、接地用配線７４とを有する。また、第２配線層４Ｆは、プリント基板の内層を構成し、渦巻状配線ライン７２ａを含む第２主配線パターン７２を有している。そして、第３配線層６Ｆは、シート状に形成されたグラウンド導体２７を有する。第１配線層２Ｆ、第２配線層４Ｆ及び第３配線層６Ｆは、銅箔などの導電体で構成される。
As shown in FIG. 11, in the
第１主配線パターン７１の一端部７１ｅと第２主配線パターン７２の一端部７２ｅとは、絶縁層３Ｆを厚み方向Ｚに貫通する層間接続孔７５を介して互いに電気的に接続されている。この層間接続孔７５の内部には、導電性ペーストまたは金属メッキ層などの接続導体が形成されているので、層間接続孔７５は、第１主配線パターン７１を第２主配線パターン７２に導通させることができる。
One
これら第１主配線パターン７１及び第２主配線パターン７２は、本実施の形態のプリント基板に実装されたＬＳＩやＩＣなどの電子部品と、当該プリント基板に実装された電源素子または外部電源素子との間を接続する電源供給用の導体パターンである。第１主配線パターン７１の一端部７１ｅは、本実施の形態のプリント基板に実装されたＬＳＩやＩＣなどの電子部品の電源端子と電気的に接続されている。一方、第２主配線パターン７２の他端部７２ｆは、図示されない電源層を介して、当該プリント基板に実装された電源素子または外部電源素子の正極と電気的に接続されている。なお、当該電源層は、第２配線層４Ｆと第３配線層６Ｆとの間に、あるいは、第３配線層６Ｆよりも裏面側に配置されればよい。
The first
また、ノイズフィルタ７Ｆは、絶縁層３Ｆ，５Ｆを厚み方向Ｚに貫通する層間接続孔７６を備えている。この層間接続孔７６の内部には、導電性ペーストまたは金属メッキ層などの接続導体が形成されているので、層間接続孔７６は、第１配線層２Ｆと第３配線層６Ｆとの間を電気的に接続して、接地用配線７４をグラウンド導体２７に導通させることができる。
The
更に、ノイズフィルタ７Ｆは、容量素子であるバイパスコンデンサ１２を備えている。このバイパスコンデンサ１２は、第１配線層２Ｆに実装されている。バイパスコンデンサ１２の一方の電極端子は、渦巻き状の並行配線部７３の内側一端と電気的に接続されており、その他方の電極端子は、接地用配線７４と電気的に接続されている。
Furthermore, the
本実施の形態のノイズフィルタ７Ｆは、電源フィルタとして機能し、第１主配線パターン７１に入力されたノイズ電流を、並行配線部７３、バイパスコンデンサ１２、接地用配線７４及び層間接続孔７６を介してグラウンド導体２７に流すことができる。なお、ノイズフィルタ７Ｆは、ノイズ電流の除去により電源電圧を安定化させる機能をも有する。
The
図１１に示されるように、並行配線部７３は、第２配線層４Ｆの渦巻状配線ライン７２ａと並行して渦巻き状に延在し、且つ、渦巻状配線ライン７２ａと厚み方向Ｚにおいて対向している。これにより、渦巻状配線ライン７２ａの寄生インダクタと並行配線部７３の寄生インダクタとの間に磁気結合を形成することが可能となる。また、渦巻状配線ライン７２ａは、左巻き方向で渦巻き状に形成されている。これに対し、並行配線部７３は、渦巻状配線ライン５１ａの渦巻き方向（すなわち左巻き方向）と同一の方向（すなわち左巻き方向）で渦巻き状に形成されている。渦巻状配線ライン７２ａの巻き数は、並行配線部７３の巻き数よりも多い。
As shown in FIG. 11, the
並行配線部７３と渦巻状配線ライン７２ａとの間の対向距離Ｄ１２は、絶縁層３Ｆの厚みにほぼ等しい。また、並行配線部７３とグラウンド導体２７との間の間隔Ｄ１３は、絶縁層３Ｆ，５Ｆの厚みの合計にほぼ等しい。よって、対向距離Ｄ１２は、常に間隔Ｄ１３よりも短くなる。
Opposing distance D 12 between the
本実施の形態でも、上記実施の形態１と同様の原理でノイズ低減効果を実現することができる。すなわち、第１主配線パターン７１にノイズ電流が生じたとき、このノイズ電流は、第１主配線パターン７１から並行配線部７３に流れ込むノイズ電流と、電源素子に向けて第２主配線パターン７２を流れるノイズ電流とに分配される。その際、並行配線部７３、バイパスコンデンサ１２及び接地用配線７４を含むバイパス経路の寄生インダクタと、渦巻状配線ライン７２ａの寄生インダクタとの間に磁気結合（以下、本実施の形態について「層間磁気結合」という。）が形成される。このような層間磁気結合により、渦巻状配線ライン７２ａには、当該渦巻状配線ライン７２ａを流れるノイズ電流の全部または一部を打ち消す誘導電流が発生する。ここで、並行配線部７３と渦巻状配線ライン７２ａとの間の対向距離Ｄ１２は、並行配線部７３とグラウンド導体２７との間の間隔Ｄ１３よりも短いので、当該バイパス経路とグラウンド導体２７との間で磁気結合が生じても、この磁気結合は弱く、この磁気結合が当該誘導電流に与える影響を抑制することができる。したがって、層間磁気結合により高いノイズ低減効果を発揮することができる。
Also in the present embodiment, the noise reduction effect can be realized by the same principle as in the first embodiment. That is, when a noise current is generated in the first
以上に説明したように実施の形態６では、新たな電子部品を追加することなく、ノイズ低減効果の向上を実現することができる。特に、渦巻状配線ライン７２ａが内層の第２配線層４Ｆに配置されており、この渦巻状配線ライン７２ａと並行配線部７３との間で層間磁気結合が生ずるので、ノイズフィルタ７ＦのＸ−Ｙ平面における実装面積を小さくすることができるという利点がある。
As described above, in the sixth embodiment, the noise reduction effect can be improved without adding a new electronic component. In particular, the
また、渦巻状配線ライン７２ａは、並行配線部７３とは異なる配線層４Ｆに配置されているので、渦巻状配線ライン７２ａの巻き数を並行配線部７３の巻き数よりも多くすることができる。これにより、誘導電流量を増やしてノイズ低減効果を増大させることが可能である。
Further, since the
なお、本実施の形態では、渦巻状配線ライン７２ａ及び並行配線部７３は左巻き状に形成されているが、この代わりに、渦巻状配線ライン７２ａ及び並行配線部７３を右巻き状に形成してもよい。
In this embodiment, the
また、本実施の形態のノイズフィルタ７Ｆは、４層以上の配線層を有する多層プリント基板に実装されてもよい。この場合、第１主配線パターン７１及び並行配線部７３は、多層プリント基板の内層に形成されてもよいし、グラウンド導体２７は、多層プリント基板の外層または内層に形成されてよい。
Further, the
また、渦巻状配線ライン７２ａ及び並行配線部７３の渦形状は、方形状を有しているが、これに限定されるものではない。その渦形状は、円形状、または三角形状もしくは五角形状など多角形状を有していてもよい。更に、上記した第１主配線パターン７１、並行配線部７３及び第２主配線パターン７２は、線状に延在しているが、これに限定されるものではない。
Moreover, although the spiral shape of the
本実施の形態では、第１主配線パターン７１の一端部７１ｅが電子部品と電気的に接続され、第２主配線パターン７２の他端部７２ｆが電源素子の正極と電気的に接続されている。この代わりに、一端部７１ｅが電源の正極と電気的に接続され、他端部７２ｆが電子部品と電気的に接続されるように実施の形態６の構成を変更してもよい。
In the present embodiment, one
実施の形態１〜６の変形例．
以上、図面を参照して本発明に係る種々の実施の形態について述べたが、これら実施の形態は本発明の例示であり、これら実施の形態以外の様々な形態を採用することもできる。たとえば、上記の各実施の形態のノイズフィルタは、１個に限らず、複数個実装されてもよい。また、上記実施の形態のノイズフィルタの複数個を縦列接続して構成されるフィルタアレイを１つのプリント基板に実装することができる。
Modified examples of the first to sixth embodiments.
Although various embodiments according to the present invention have been described above with reference to the drawings, these embodiments are examples of the present invention, and various forms other than these embodiments can be adopted. For example, the noise filter of each embodiment described above is not limited to one, and a plurality of noise filters may be mounted. In addition, a filter array configured by cascading a plurality of the noise filters of the above embodiment can be mounted on one printed board.
また、上記実施の形態１〜６の層間接続孔は、円柱形状を有しているが、これに限定されるものではない。当該円柱形状に代えて多角柱形状を採用してもよい。 Moreover, although the interlayer connection hole of the said Embodiment 1-6 has a column shape, it is not limited to this. Instead of the cylindrical shape, a polygonal column shape may be adopted.
また、上記実施の形態１〜６のノイズフィルタ７Ａ〜７Ｆの基本構成は、プリント基板だけでなく、半導体集積回路などの層構造の回路に適用可能である。 The basic configurations of the noise filters 7A to 7F of the first to sixth embodiments can be applied not only to a printed circuit board but also to a layered circuit such as a semiconductor integrated circuit.
なお、本発明の範囲内において、実施の形態１〜６の自由な組み合わせ、各実施の形態の任意の構成要素の変形、または各実施の形態の任意の構成要素の省略が可能である。 In addition, within the scope of the present invention, the free combination of the first to sixth embodiments, the modification of any component in each embodiment, or the omission of any component in each embodiment is possible.
１Ａ，１Ｅ プリント基板、２Ａ〜２Ｆ，４Ａ〜４Ｆ，６Ｆ 配線層、３Ａ〜３Ｆ，５Ｆ 絶縁層、７Ａ〜７Ｆ ノイズフィルタ、１０ 電子部品、１１ 電源素子、１２，１３ バイパスコンデンサ、２１，３１，４１，５１，６１ 主配線パターン、２１ａ，３１ａ，６１ａ 配線ライン、２２ 分岐配線パターン、２２ａ，４４，５２ａ，６２，７３ 並行配線部、２３，３３，３７，４５，５３，６３，７４ 接地用配線、２４，３４，３８，４６，５４，６４，７５，７６ 層間接続孔、２５，２６，２７ グラウンド導体、３２，３６ 分岐配線パターン、３２ａ，３６ａ 並行配線ライン、４１Ａ，４１Ｂ 分岐配線パターン、４１Ａａ，４１Ｂａ 分岐配線ライン、５１ａ 渦巻状配線ライン、５２ ノイズ低減用配線パターン、７１ 第１主配線パターン、７２ 第２主配線パターン、７２ａ 渦巻状配線ライン。 1A, 1E Printed circuit board, 2A-2F, 4A-4F, 6F Wiring layer, 3A-3F, 5F Insulating layer, 7A-7F Noise filter, 10 Electronic component, 11 Power supply element, 12, 13 Bypass capacitor, 21, 31, 41, 51, 61 Main wiring pattern, 21a, 31a, 61a wiring line, 22 branch wiring pattern, 22a, 44, 52a, 62, 73 Parallel wiring section, 23, 33, 37, 45, 53, 63, 74 For grounding Wiring, 24, 34, 38, 46, 54, 64, 75, 76 Interlayer connection hole, 25, 26, 27 Ground conductor, 32, 36 Branch wiring pattern, 32a, 36a Parallel wiring line, 41A, 41B Branch wiring pattern, 41Aa, 41Ba Branch wiring line, 51a Spiral wiring line, 52 Noise reduction wiring pattern, 71 Main wiring pattern, 72 the second main wiring pattern, 72a spiral wire line.
Claims (14)
前記主配線パターンから分岐するノイズ低減用配線パターンと、
一対の電極端子を有し、前記一対の電極端子のうちの一方の電極端子が前記ノイズ低減用配線パターンと接続されている少なくとも１個の容量素子と、
前記一対の電極端子のうちの他方の電極端子をグラウンド導体に導通させる接続導体とを備え、
前記ノイズ低減用配線パターンは、前記主配線パターンの一部をなす配線ラインと並行して延在する並行配線部を含み、
前記並行配線部と前記配線ラインとの間の対向距離は、前記並行配線部の延在方向と直交する方向における前記並行配線部と前記グラウンド導体との間の間隔以下である、
ことを特徴とするノイズフィルタ。 A main wiring pattern;
A noise reduction wiring pattern branched from the main wiring pattern;
At least one capacitive element having a pair of electrode terminals, wherein one electrode terminal of the pair of electrode terminals is connected to the wiring pattern for noise reduction;
A connection conductor for conducting the other electrode terminal of the pair of electrode terminals to a ground conductor;
The noise reduction wiring pattern includes a parallel wiring portion extending in parallel with a wiring line forming a part of the main wiring pattern,
The facing distance between the parallel wiring portion and the wiring line is equal to or less than the distance between the parallel wiring portion and the ground conductor in a direction orthogonal to the extending direction of the parallel wiring portion.
A noise filter characterized by that.
前記第１配線層の構成要素として形成された主配線パターンと、
前記第１配線層の構成要素として形成され、前記主配線パターンから分岐するノイズ低減用配線パターンと、
前記第１配線層に配置されており、一対の電極端子を有し、前記一対の電極端子のうちの一方の電極端子が前記ノイズ低減用配線パターンと接続されている少なくとも１個の容量素子と、
前記第２配線層の構成要素として形成されたグラウンド導体と、
前記絶縁層を貫通して形成され、前記一対の電極端子のうちの他方の電極端子を前記グラウンド導体に導通させる接続導体とを備え、
前記ノイズ低減用配線パターンは、前記主配線パターンの一部をなす配線ラインと並行して延在する並行配線部を含み、
前記並行配線部と前記配線ラインとの間の対向距離は、前記絶縁層の厚み方向における前記並行配線部と前記グラウンド導体との間の間隔以下である、
ことを特徴とするノイズフィルタ。 A noise filter mounted on a printed circuit board having a structure in which a first wiring layer and a second wiring layer are laminated via an insulating layer,
A main wiring pattern formed as a component of the first wiring layer;
A noise reduction wiring pattern formed as a component of the first wiring layer and branched from the main wiring pattern;
At least one capacitive element disposed in the first wiring layer, having a pair of electrode terminals, wherein one of the pair of electrode terminals is connected to the noise reduction wiring pattern; ,
A ground conductor formed as a component of the second wiring layer;
A connection conductor formed through the insulating layer and electrically connecting the other electrode terminal of the pair of electrode terminals to the ground conductor;
The noise reduction wiring pattern includes a parallel wiring portion extending in parallel with a wiring line forming a part of the main wiring pattern,
The facing distance between the parallel wiring portion and the wiring line is equal to or less than the distance between the parallel wiring portion and the ground conductor in the thickness direction of the insulating layer.
A noise filter characterized by that.
前記主配線パターンは、電子部品の電源端子と電気的に接続される一端部と、電源の正極と電気的に接続される他端部とを有し、
前記ノイズ低減用配線パターンは、前記主配線パターンにおける前記一端部と前記他端部との間の分岐点から分岐し、
前記並行配線部は、前記他端部側の方向へ前記配線ラインに沿って延在している、
ことを特徴とするノイズフィルタ。 The noise filter according to claim 1 or 2,
The main wiring pattern has one end electrically connected to the power supply terminal of the electronic component and the other end electrically connected to the positive electrode of the power supply,
The noise reduction wiring pattern branches off from a branch point between the one end and the other end of the main wiring pattern,
The parallel wiring portion extends along the wiring line in the direction of the other end portion.
A noise filter characterized by that.
前記接地用配線と前記配線ラインとの間の対向距離は、前記接地用配線の延在方向と直交する方向における前記接地用配線と前記配線ラインとの間の間隔以下であることを特徴とするノイズフィルタ。 4. The noise filter according to claim 1, wherein the noise filter extends in parallel with the wiring line and electrically connects the other electrode terminal to the connection conductor. 5. Further comprising wiring,
An opposing distance between the grounding wiring and the wiring line is equal to or less than an interval between the grounding wiring and the wiring line in a direction orthogonal to the extending direction of the grounding wiring. Noise filter.
前記ノイズ低減用配線パターンは、前記主配線パターンから互いに逆方向に突出して分岐する一対の分岐配線パターンからなり、
前記一対の分岐配線パターンは、前記配線ラインを挟み込むように形成された一対の並行配線ラインを前記並行配線部として含む、
ことを特徴とするノイズフィルタ。 The noise filter according to any one of claims 1 to 4,
The noise reduction wiring pattern is composed of a pair of branch wiring patterns that branch out from the main wiring pattern in opposite directions.
The pair of branch wiring patterns include a pair of parallel wiring lines formed so as to sandwich the wiring line as the parallel wiring portion.
A noise filter characterized by that.
前記主配線パターンは、当該主配線パターンの一端部から互いに逆方向に突出して分岐する一対の分岐配線パターンを含み、
前記一対の分岐配線パターンは、前記並行配線部を挟み込むように延在する一対の分岐配線ラインを前記配線ラインとして含み、
前記一対の分岐配線ラインのうちの一方と前記並行配線部との間の対向距離は、前記並行配線部と前記グラウンド導体との間の間隔以下であり、且つ、前記一対の分岐配線ラインのうちの他方と前記並行配線部との間の対向距離は、前記並行配線部と前記グラウンド導体との間の間隔以下である、
ことを特徴とするノイズフィルタ。 The noise filter according to any one of claims 1 to 4,
The main wiring pattern includes a pair of branch wiring patterns that branch from one end portion of the main wiring pattern in opposite directions.
The pair of branch wiring patterns includes, as the wiring lines, a pair of branch wiring lines extending so as to sandwich the parallel wiring portion.
A facing distance between one of the pair of branch wiring lines and the parallel wiring portion is equal to or less than an interval between the parallel wiring portion and the ground conductor, and of the pair of branch wiring lines The opposing distance between the other of the parallel wiring portion and the parallel wiring portion is equal to or less than the distance between the parallel wiring portion and the ground conductor.
A noise filter characterized by that.
前記配線ラインと前記並行配線部とは、同一層内に形成されており、
前記配線ラインは、前記並行配線部の外周を取り囲むように右巻きまたは左巻きのいずれか一方の方向で渦巻き状に形成され、
前記並行配線部は、前記配線ラインに沿って、前記配線ラインの渦巻き方向とは逆方向で渦巻き状に形成されている、
ことを特徴とするノイズフィルタ。 The noise filter according to claim 1 or 2,
The wiring line and the parallel wiring portion are formed in the same layer,
The wiring line is formed in a spiral shape in either the right-handed or left-handed direction so as to surround the outer periphery of the parallel wiring part,
The parallel wiring portion is formed in a spiral shape in a direction opposite to the spiral direction of the wiring line along the wiring line.
A noise filter characterized by that.
前記第１配線層の構成要素として形成された主配線パターンと、
前記第２配線層の構成要素として形成されたグラウンド導体と、
前記グラウンド導体が形成されない領域に前記第２配線層の構成要素として形成されたノイズ低減用配線パターンと、
前記絶縁層を貫通して形成され、前記ノイズ低減用配線パターンを前記主配線パターンに導通させる層間接続孔と、
前記第２配線層に配置されており、一対の電極端子を有し、前記一対の電極端子のうちの一方の電極端子が前記ノイズ低減用配線パターンと接続されている少なくとも１個の容量素子と、
前記第２配線層の構成要素として形成され、前記一対の電極端子のうちの他方の電極端子を前記グラウンド導体と電気的に接続する接地用配線とを備え、
前記ノイズ低減用配線パターンは、前記主配線パターンの一部をなす配線ラインと並行して延在する並行配線部を含み、
前記並行配線部と前記配線ラインとの間の対向距離は、前記並行配線部の延在方向と直交する方向における当該並行配線部と前記グラウンド導体との間の間隔以下である、
ことを特徴とするノイズフィルタ。 A noise filter mounted on a printed circuit board having a structure in which at least a first wiring layer and a second wiring layer are stacked via an insulating layer;
A main wiring pattern formed as a component of the first wiring layer;
A ground conductor formed as a component of the second wiring layer;
A noise reduction wiring pattern formed as a component of the second wiring layer in a region where the ground conductor is not formed;
An interlayer connection hole formed through the insulating layer and conducting the noise reducing wiring pattern to the main wiring pattern;
At least one capacitive element disposed in the second wiring layer, having a pair of electrode terminals, wherein one of the pair of electrode terminals is connected to the noise reduction wiring pattern; ,
A grounding wiring that is formed as a component of the second wiring layer and electrically connects the other electrode terminal of the pair of electrode terminals to the ground conductor;
The noise reduction wiring pattern includes a parallel wiring portion extending in parallel with a wiring line forming a part of the main wiring pattern,
The facing distance between the parallel wiring portion and the wiring line is equal to or less than the distance between the parallel wiring portion and the ground conductor in a direction orthogonal to the extending direction of the parallel wiring portion.
A noise filter characterized by that.
前記主配線パターンは、電子部品の電源端子と電気的に接続される一端部と、電源の正極と電気的に接続される他端部とを有し、
前記並行配線部は、前記層間接続孔から前記他端部側の方向へ前記配線ラインに沿って延在している、
ことを特徴とするノイズフィルタ。 The noise filter according to claim 8,
The main wiring pattern has one end electrically connected to the power supply terminal of the electronic component and the other end electrically connected to the positive electrode of the power supply,
The parallel wiring portion extends along the wiring line from the interlayer connection hole toward the other end side.
A noise filter characterized by that.
前記接地用配線は、前記配線ラインと並行して延在し、
前記接地用配線と前記配線ラインとの間の対向距離は、前記接地用配線の延在方向と直交する方向における当該接地用配線と前記グラウンド導体との間の間隔以下である、
ことを特徴とするノイズフィルタ。 The noise filter according to claim 8 or 9, wherein
The grounding wiring extends in parallel with the wiring line,
The facing distance between the grounding wiring and the wiring line is equal to or less than the distance between the grounding wiring and the ground conductor in a direction orthogonal to the extending direction of the grounding wiring.
A noise filter characterized by that.
前記第１の主配線パターンから分岐するノイズ低減用配線パターンと、
一対の電極端子を有し、前記一対の電極端子のうちの一方の電極端子が前記ノイズ低減用配線パターンと接続されている少なくとも１個の容量素子と、
前記一対の電極端子のうちの他方の電極端子をグラウンド導体に導通させる接続導体と、
前記第１の主配線パターンと電気的に接続された第２の主配線パターンと
を備え、
前記ノイズ低減用配線パターンは、前記第２の主配線パターンの一部をなす配線ラインと対向し且つ該配線ラインと並行して延在する並行配線部を含み、
前記並行配線部と前記配線ラインとは、互いに離れた異なる層にそれぞれ形成されており、
前記配線ラインは、右巻きまたは左巻きのいずれか一方で渦巻き状に形成され、
前記並行配線部は、前記配線ラインに沿って前記配線ラインの渦巻き方向と同一の方向で渦巻き状に形成され、
前記並行配線部と前記配線ラインとの間の対向距離が、前記並行配線部の延在方向と直交する方向における前記並行配線部と前記グラウンド導体との間の間隔以下である、
ことを特徴とするノイズフィルタ。 A first main wiring pattern;
A noise reduction wiring pattern branched from the first main wiring pattern;
At least one capacitive element having a pair of electrode terminals, wherein one electrode terminal of the pair of electrode terminals is connected to the wiring pattern for noise reduction;
A connection conductor for conducting the other electrode terminal of the pair of electrode terminals to a ground conductor;
A second main wiring pattern electrically connected to the first main wiring pattern,
The noise reduction wiring pattern includes a parallel wiring portion facing a wiring line forming a part of the second main wiring pattern and extending in parallel with the wiring line,
The parallel wiring portion and the wiring line are respectively formed in different layers separated from each other,
The wiring line is formed in a spiral shape on either the right hand or the left hand,
The parallel wiring portion is formed in a spiral shape in the same direction as the spiral direction of the wiring line along the wiring line,
The facing distance between the parallel wiring portion and the wiring line is equal to or less than the distance between the parallel wiring portion and the ground conductor in a direction orthogonal to the extending direction of the parallel wiring portion.
A noise filter characterized by that.
前記第１配線層の構成要素として形成された第１の主配線パターンと、
前記第１配線層の構成要素として形成され、前記第１の主配線パターンから分岐するノイズ低減用配線パターンと、
前記第１配線層に配置されており、一対の電極端子を有し、前記一対の電極端子のうちの一方の電極端子が前記ノイズ低減用配線パターンと接続されている少なくとも１個の容量素子と、
前記第２配線層の構成要素として形成された第２の主配線パターンと、
前記第３配線層の構成要素として形成されたグラウンド導体と、
前記第１の絶縁層及び前記第２の絶縁層を貫通して形成され、前記一対の電極端子のうちの他方の電極端子を前記グラウンド導体に導通させる第１の層間接続孔と
前記第１の絶縁層を貫通して形成され、前記第１の主配線パターンを前記第２の主配線パターンに導通させる第２の層間接続孔とを備え、
前記ノイズ低減用配線パターンは、前記第２の主配線パターンの一部をなす配線ラインと対向し且つ該配線ラインと並行して延在する並行配線部を含み、
前記配線ラインは、右巻きまたは左巻きのいずれか一方で渦巻き状に形成され、
前記並行配線部は、前記配線ラインに沿って、前記配線ラインの渦巻き方向と同一の方向で渦巻き状に形成されている、
ことを特徴とするのノイズフィルタ。 A first insulating layer having a structure in which at least a first wiring layer, a second wiring layer, and a third wiring layer are sequentially stacked, and interposed between the first wiring layer and the second wiring layer; A noise filter mounted on a printed circuit board comprising a second wiring layer and a second insulating layer interposed between the third wiring layer,
A first main wiring pattern formed as a component of the first wiring layer;
A noise reduction wiring pattern formed as a component of the first wiring layer and branched from the first main wiring pattern;
At least one capacitive element disposed in the first wiring layer, having a pair of electrode terminals, wherein one of the pair of electrode terminals is connected to the noise reduction wiring pattern; ,
A second main wiring pattern formed as a component of the second wiring layer;
A ground conductor formed as a component of the third wiring layer;
A first interlayer connection hole formed through the first insulating layer and the second insulating layer and electrically connecting the other electrode terminal of the pair of electrode terminals to the ground conductor; A second interlayer connection hole formed through the insulating layer and conducting the first main wiring pattern to the second main wiring pattern;
The noise reduction wiring pattern includes a parallel wiring portion facing a wiring line forming a part of the second main wiring pattern and extending in parallel with the wiring line,
The wiring line is formed in a spiral shape on either the right hand or the left hand,
The parallel wiring portion is formed in a spiral shape along the wiring line in the same direction as the spiral direction of the wiring line.
A noise filter characterized by that.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015131126A JP6472344B2 (en) | 2015-06-30 | 2015-06-30 | Noise filter and printed circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015131126A JP6472344B2 (en) | 2015-06-30 | 2015-06-30 | Noise filter and printed circuit board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017017470A JP2017017470A (en) | 2017-01-19 |
| JP6472344B2 true JP6472344B2 (en) | 2019-02-20 |
Family
ID=57831104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015131126A Active JP6472344B2 (en) | 2015-06-30 | 2015-06-30 | Noise filter and printed circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6472344B2 (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108463048B (en) * | 2017-02-21 | 2022-04-15 | 拉碧斯半导体株式会社 | Substrate circuit device |
| DE112017007836B4 (en) * | 2017-09-12 | 2021-10-21 | Mitsubishi Electric Corporation | NOISE FILTER CIRCUIT |
| WO2021250822A1 (en) * | 2020-06-10 | 2021-12-16 | 三菱電機株式会社 | Filter circuit |
| CN116848783B (en) | 2021-03-09 | 2024-06-14 | 三菱电机株式会社 | Circuit substrate |
| WO2023281716A1 (en) * | 2021-07-08 | 2023-01-12 | 日本たばこ産業株式会社 | Power supply unit for aerosol generation device |
| JP7529628B2 (en) | 2021-07-26 | 2024-08-06 | 株式会社日立製作所 | Printed wiring board and information processing device |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0420295U (en) * | 1990-06-12 | 1992-02-20 | ||
| JPH07283582A (en) * | 1994-04-14 | 1995-10-27 | Canon Inc | Printed wiring board |
| JP3116782B2 (en) * | 1994-09-19 | 2000-12-11 | 株式会社日立製作所 | Circuit board with inductive cancellation capacitor |
| JPH11307894A (en) * | 1998-04-27 | 1999-11-05 | Kenichi Ito | Printed wiring board |
| US6937115B2 (en) * | 2002-02-25 | 2005-08-30 | Massachusetts Institute Of Technology | Filter having parasitic inductance cancellation |
| KR100789040B1 (en) * | 2004-05-28 | 2007-12-26 | 마츠시타 덴끼 산교 가부시키가이샤 | Common mode noise filter |
| JP2006179596A (en) * | 2004-12-21 | 2006-07-06 | Mitsubishi Electric Corp | Semiconductor device |
| JP5084153B2 (en) * | 2005-08-15 | 2012-11-28 | キヤノン株式会社 | Printed board |
| JP2007235836A (en) * | 2006-03-03 | 2007-09-13 | Omron Corp | Electronic circuit board connected with noise removing capacitor |
| JP4801538B2 (en) * | 2006-09-01 | 2011-10-26 | 株式会社日立製作所 | Unnecessary electromagnetic radiation suppression circuit, mounting structure, and electronic device mounting the same |
| JP2010098162A (en) * | 2008-10-17 | 2010-04-30 | Hitachi Ltd | Printed circuit board and design support system |
| WO2014115434A1 (en) * | 2013-01-22 | 2014-07-31 | 株式会社村田製作所 | Lc composite component |
| JP5987782B2 (en) * | 2013-05-27 | 2016-09-07 | 株式会社デンソー | Power converter |
| JP2016031965A (en) * | 2014-07-28 | 2016-03-07 | 三菱電機株式会社 | Printed circuit board |
-
2015
- 2015-06-30 JP JP2015131126A patent/JP6472344B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017017470A (en) | 2017-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6472344B2 (en) | Noise filter and printed circuit board | |
| US10784039B2 (en) | Inductor component and inductor-component incorporating substrate | |
| US7672112B2 (en) | Component-embedded substrate and component package using component-embedded substrate | |
| JP5034453B2 (en) | Electronic component built-in multilayer board | |
| TWI558291B (en) | Multilayer circuit board and semiconductor device | |
| JP2016031965A (en) | Printed circuit board | |
| US10863616B1 (en) | Circuit board including noise removing unit | |
| JP6064860B2 (en) | Composite electronic component and method of manufacturing composite electronic component | |
| JP6642742B2 (en) | Common mode choke coils, module components and electronic equipment | |
| JP6125274B2 (en) | Electronic circuits and electronic equipment | |
| JP2016006816A (en) | Transformer and multilayer substrate | |
| WO2018229978A1 (en) | Printed circuit board | |
| JP6504960B2 (en) | Printed board | |
| JP6338784B1 (en) | Noise filter | |
| JP6425632B2 (en) | Printed board | |
| JP6520685B2 (en) | Noise filter | |
| KR102667536B1 (en) | Hybrid inductor | |
| JP5786120B2 (en) | Common mode noise filter | |
| WO2018008422A1 (en) | Inductor with esd protection function | |
| JP2010062180A (en) | Multilayer printed wiring board | |
| JP6012539B2 (en) | Noise filter | |
| US20230047936A1 (en) | Filter circuit | |
| JP5141806B2 (en) | Multilayer wiring board | |
| WO2020235092A1 (en) | Filter circuit | |
| US9236847B2 (en) | Common mode filter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170912 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180809 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180911 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181225 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190122 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6472344 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |