JP6520181B2 - Power supply circuit - Google Patents
Power supply circuitInfo
- Publication number
- JP6520181B2 JP6520181B2 JP2015027098A JP2015027098A JP6520181B2 JP 6520181 B2 JP6520181 B2 JP 6520181B2 JP 2015027098 A JP2015027098 A JP 2015027098A JP 2015027098 A JP2015027098 A JP 2015027098A JP 6520181 B2 JP6520181 B2 JP 6520181B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- bipolar transistor
- circuit
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Rectifiers (AREA)
Description
本発明は、入力される交流電圧に基づいて直流電圧を生成する電源回路に関する。 The present invention relates to a power supply circuit that generates a DC voltage based on an input AC voltage.
アンプ装置等のオーディオ機器において、入力される交流電圧に基づいて、直流電圧を生成する電源回路が使用されている。電源回路において、高い交流電圧から、直接、低い直流電圧を生成すると、その電位差分と電流との積が損失となる。このため、図７に示すように、交流電圧が全波整流された整流電圧の低い部分（斜線部分）を取り出し、目的とする低い直流電圧を生成する電源回路がある（例えば、特許文献１参照。）。図８は、従来の電源回路の回路構成を示す図である。電源回路１０１は、ダイオードＤ１０１、Ｄ１０２、Ｄ１０４、ツェナーダイオードＤ１０３、バイポーラトランジスタＱ１０１、Ｑ１０２、抵抗Ｒ１０１〜Ｒ１０５、Ｒ１０７、コンデンサＣ１０１を備える。
2. Description of the Related Art In audio devices such as amplifier devices, a power supply circuit that generates a DC voltage based on an input AC voltage is used. When a low DC voltage is generated directly from a high AC voltage in the power supply circuit, the product of the potential difference and the current results in a loss. For this reason, as shown in FIG. 7, there is a power supply circuit which takes out a low portion (hatched portion) of a rectified voltage in which an AC voltage is full-wave rectified and generates a target low DC voltage (for example, see Patent Document 1) ). FIG. 8 is a diagram showing a circuit configuration of a conventional power supply circuit. The
ダイオードＤ１０１、Ｄ１０２は、交流電圧源Ｖ１０１、Ｖ１０２に接続されている。ダイオードＤ１０１、Ｄ１０２は、整流回路１０２を構成する。ツェナーダイオードＤ１０３は、抵抗Ｒ１０７を介して、カソードが、ダイオードＤ１０１、Ｄ１０２のカソード（整流回路１０２の出力）に接続されている。ツェナーダイオードＤ１０３は、アノードが接地されている。抵抗Ｒ１０１は、一端が、ダイオードＤ１０１、Ｄ１０２のカソード（整流回路１０２の出力）に接続されている。抵抗Ｒ１０１は、他端が、抵抗Ｒ１０２の一端に接続されている。抵抗Ｒ１０２は、一端が、抵抗Ｒ１０１の他端に接続されている。抵抗Ｒ１０２は、他端が、接地されている。抵抗Ｒ１０１、Ｒ１０２は、整流回路１０２からの整流電圧を分圧する。
The diodes D101 and D102 are connected to AC voltage sources V101 and V102. The diodes D101 and D102 constitute a
バイポーラトランジスタＱ１０１は、ｐｎｐ型、すなわち、ベースの電圧が、エミッタの電圧に対して、所定電位以下（ローレベル）でオンの状態となるバイポーラトランジスタである。バイポーラトランジスタＱ１０１は、ベースが、ダイオードＤ１０４を介して、抵抗Ｒ１０１と抵抗Ｒ１０２との間に接続されている。また、バイポーラトランジスタＱ１０１は、エミッタが、抵抗Ｒ１０７とツェナーダイオードＤ１０３のカソードとの間に接続されている。また、バイポーラトランジスタＱ１０１は、コレクタが、抵抗Ｒ１０５を介して、接地されている。 The bipolar transistor Q101 is a pnp type, that is, a bipolar transistor in which the voltage of the base is turned on below the predetermined potential (low level) with respect to the voltage of the emitter. The base of the bipolar transistor Q101 is connected between the resistor R101 and the resistor R102 via the diode D104. The emitter of the bipolar transistor Q101 is connected between the resistor R107 and the cathode of the Zener diode D103. The collector of the bipolar transistor Q101 is grounded via the resistor R105.
バイポーラトランジスタＱ１０２は、ｎｐｎ型、すなわち、ベースの電圧が、エミッタの電圧に対して、所定電位以上（ハイレベル）でオンの状態となるバイポーラトランジスタである。バイポーラトランジスタＱ１０１は、ベースが、抵抗Ｒ１０４を介して、バイポーラトランジスタＱ１０１のコレクタと抵抗Ｒ１０５との間に接続されている。また、バイポーラトランジスタＱ１０２は、エミッタが、コンデンサＣ１０１の一端に接続されている。また、バイポーラトランジスタＱ１０２は、コレクタが、ダイオードＤ１０１、Ｄ１０２のカソード（整流回路１０２の出力）に接続されている。 The bipolar transistor Q102 is an npn type, that is, a bipolar transistor in which the voltage of the base is turned on at a predetermined potential or higher (high level) with respect to the voltage of the emitter. The base of the bipolar transistor Q101 is connected between the collector of the bipolar transistor Q101 and the resistor R105 via the resistor R104. The emitter of the bipolar transistor Q102 is connected to one end of the capacitor C101. The collector of the bipolar transistor Q102 is connected to the cathodes of the diodes D101 and D102 (the output of the rectifier circuit 102).
コンデンサＣ１０１は、一端が、バイポーラトランジスタＱ１０２のエミッタに接続されている。また、コンデンサＣ１０１は、他端が、接地されている。コンデンサＣ１０１は、平滑用のコンデンサである。負荷Ｒ１０６は、一端が、バイポーラトランジスタＱ１０２のエミッタに接続されている。負荷Ｒ１０６は、他端が、接地されている。 One end of the capacitor C101 is connected to the emitter of the bipolar transistor Q102. The other end of the capacitor C101 is grounded. The capacitor C101 is a smoothing capacitor. One end of the load R106 is connected to the emitter of the bipolar transistor Q102. The other end of the load R106 is grounded.
このような電源回路１０１において、整流回路１０２は、交流電圧源Ｖ１０１、Ｖ１０２からの交流電圧を全波整流する。全波整流された整流電圧を抵抗Ｒ１０１、Ｒ１０２で分圧した電圧（閾値電圧）の電位が、ツェナーダイオードＤ１０３のツェナー電圧（限度電圧）未満である場合、バイポーラトランジスタＱ１０１は、ベースの電圧が、エミッタの電圧に対して、所定電位以下であるため、オンの状態である。従って、バイポーラトランジスタＱ１０２のベースには、ツェナーダイオードＤ１０３のツェナー電圧からバイポーラトランジスタＱ１０１の飽和電圧を引いた電圧（出力基準電圧）が供給される。これにより、バイポーラトランジスタＱ１０２は、ベースの電圧が、エミッタの電圧に対して、所定電位以上であるため、オンの状態である。ここで、バイポーラトランジスタＱ１０２は、エミッタフォロワとなっている。このため、バイポーラトランジスタＱ１０２のエミッタの電圧は、ベースの電圧、すなわち、整流電圧を抵抗Ｒ１０７、Ｒ１０５で分圧した電圧（出力基準電圧）に応じた電圧となる。コンデンサＣ１０１は、バイポーラトランジスタＱ１０２のエミッタの電圧を平滑し、直流電圧（出力電圧）としている。
In such a
なお、全波整流された整流電圧を抵抗Ｒ１０１、Ｒ１０２で分圧した電圧（閾値電圧）の電位が、ツェナーダイオードＤ１０３のツェナー電圧（限度電圧）以上の場合、ツェナーダイオードＤ１０３がオンの状態となる。このため、バイポーラトランジスタＱ１０１は、ベースの電圧が、エミッタの電圧に対して、所定電位以下とならず、オフの状態である。また、バイポーラトランジスタＱ１０２は、ベースの電圧が、エミッタの電圧に対して、所定電位以上とならず、オフの状態である。従って、負荷Ｒ１０６には、直流電圧（出力電圧）が供給されない。 If the voltage (threshold voltage) obtained by dividing the full-wave rectified voltage by resistors R101 and R102 is equal to or higher than the Zener voltage (limit voltage) of Zener diode D103, Zener diode D103 is turned on. . Therefore, the voltage of the base of the bipolar transistor Q101 does not become lower than the predetermined potential with respect to the voltage of the emitter, and is in the OFF state. Further, in the bipolar transistor Q102, the voltage of the base does not become higher than the predetermined potential with respect to the voltage of the emitter, and is in the OFF state. Therefore, no DC voltage (output voltage) is supplied to the load R106.
図９は、従来の電源回路による出力電圧等を示したグラフである。縦軸は、電圧［Ｖ］、横軸は、時間［ｍｓｅｃ］を示している。図９（ａ）は、整流電圧Ｖ（ｉｎ）、閾値電圧Ｖ（ｄｅｔ）、限度電圧Ｖ（ｒｅｆ）を示している。図９（ａ）に示すように、閾値電圧Ｖ（ｄｅｔ）は、整流電圧Ｖ（ｉｎ）の半分の値となっている。図９（ｂ）は、出力基準電圧Ｖ（ｖｏｌ）を示している。図９（ｃ）は、出力電圧Ｖ（ｏｕｔ）を示している。図９（ａ）に示すように、閾値電圧Ｖ（ｄｅｔ）が限度電圧Ｖ（ｒｅｆ）未満である場合に、図９（ｂ）に示すように、出力基準電圧が生成されている。ここで、出力基準電圧が生成されている時間、すなわち、電圧を取り出している時間を、「流通角」という。整流電圧を分圧する抵抗Ｒ１０１、Ｒ１０２の比率を変更し、バイポーラトランジスタＱ１０１がオン、オフする電圧を調整することで、流通角を大きくすることができる。また、ツェナーダイオードＤ１０３のツェナー電圧、すなわち、限度電圧を高くすることで、流通角を大きくすることができる。 FIG. 9 is a graph showing the output voltage and the like of the conventional power supply circuit. The vertical axis represents voltage [V], and the horizontal axis represents time [msec]. FIG. 9A shows the rectified voltage V (in), the threshold voltage V (det), and the limit voltage V (ref). As shown in FIG. 9A, the threshold voltage V (det) is half the rectified voltage V (in). FIG. 9B shows the output reference voltage V (vol). FIG. 9C shows the output voltage V (out). As shown in FIG. 9A, when the threshold voltage V (det) is less than the limit voltage V (ref), an output reference voltage is generated as shown in FIG. 9B. Here, the time during which the output reference voltage is generated, that is, the time during which the voltage is taken out is referred to as a “distribution angle”. The distribution angle can be increased by changing the ratio of the resistors R101 and R102 that divide the rectified voltage and adjusting the voltage at which the bipolar transistor Q101 turns on and off. Also, the flow angle can be increased by increasing the Zener voltage of the Zener diode D103, that is, the limit voltage.
図１０は、従来の電源回路において、流通角を変化させた場合の出力基準電圧を示したグラフである。図１０に示すように、流通角を大きくすると、出力基準電圧（波高値）が高くなる。ここで、負荷が軽いと、出力基準電圧が高くなりすぎ、また、負荷が重いと、出力基準電圧のリップルが大きくなる。従って、従来の電源回路では、出力電圧を生成するための出力基準電圧のリップルが大きいという問題がある。 FIG. 10 is a graph showing an output reference voltage when the flow angle is changed in the conventional power supply circuit. As shown in FIG. 10, when the flow angle is increased, the output reference voltage (peak value) is increased. Here, when the load is light, the output reference voltage becomes too high, and when the load is heavy, the ripple of the output reference voltage becomes large. Therefore, in the conventional power supply circuit, there is a problem that the ripple of the output reference voltage for generating the output voltage is large.
本発明の目的は、出力電圧を生成するための出力基準電圧のリップルを低減することである。 The object of the invention is to reduce the ripple of the output reference voltage for generating the output voltage.
第１の発明の電源回路は、入力される交流電圧を整流し、整流電圧を生成する整流回路と、前記整流電圧が第１の所定電位未満で、前記整流回路からの前記整流電圧を出力基準電圧生成回路に供給する制御回路と、前記整流電圧が供給され、前記整流電圧を第２の所定電位以下に制限する制限素子を有し、前記整流電圧を前記第２の所定電位以下に制限した出力基準電圧を生成する前記出力基準電圧生成回路と、前記出力基準電圧が供給され、前記出力基準電圧を増幅した出力電圧を生成する出力回路と、を備えることを特徴とする。
A power supply circuit according to a first aspect of the present invention rectifies an AC voltage to be input and generates a rectified voltage, and the rectified voltage from the rectifier circuit is output reference when the rectified voltage is less than a first predetermined potential. A control circuit for supplying to a voltage generation circuit, and a limiting element which receives the rectified voltage and limits the rectified voltage to a second predetermined potential or less, and restricts the rectified voltage to the second predetermined potential or less The circuit is characterized by comprising: the output reference voltage generation circuit which generates an output reference voltage; and an output circuit which is supplied with the output reference voltage and generates an output voltage obtained by amplifying the output reference voltage.
本発明では、出力基準電圧生成回路は、制限素子により整流電圧を第２の所定電位以下に制限し、整流電圧を第２の所定電位未満に制限した出力基準電圧を生成する。従って、出力基準電圧は、第２の所定電位以下に制限され、出力基準電圧が高くなりすぎることがないため、出力基準電圧のリップルが低減される。
In the present invention, the output reference voltage generation circuit limits the rectified voltage to a second predetermined potential or less by the limiting element, and generates an output reference voltage in which the rectified voltage is limited to less than the second predetermined potential. Therefore, the output reference voltage is limited to the second predetermined potential or less, and the ripple of the output reference voltage is reduced because the output reference voltage does not become too high.
第２の発明の電源回路は、第１の発明の電源回路において、前記出力基準電圧生成回路は、前記制御回路からの前記整流電圧が供給され、前記整流電圧を充電する充電素子をさらに有することを特徴とする。
Power supply circuit of the second invention, in the power supply circuit of the first invention, the output reference voltage generating circuit, the rectified voltage from said control circuit is supplied, further having a charging device for charging the rectified voltage It is characterized by
第３の発明の電源回路は、第１又は第２の発明の電源回路において、前記制限素子は、前記制御回路からの前記整流電圧が前記第２の所定電位以上でオンの状態となることで、前記出力基準電圧を前記第２の所定電位以下に制限することを特徴とする。
A power supply circuit according to a third aspect of the present invention is the power supply circuit according to the first or second aspect, wherein the limiting element is turned on when the rectified voltage from the control circuit is higher than the second predetermined potential. And limiting the output reference voltage to the second predetermined potential or less .
第４の発明の電源回路は、第１〜第３の発明のいずれかの電源回路において、前記出力回路は、ベースが、第２バイポーラトランジスタのエミッタに接続され、コレクタが、前記整流回路の出力と前記第２バイポーラトランジスタのコレクタとに接続され、エミッタが、前記出力回路の出力である、ｎｐｎ型の第１バイポーラトランジスタと、ベースが、前記出力基準電圧生成回路に接続され、コレクタが、前記整流回路の出力と前記第１バイポーラトランジスタのコレクタとに接続され、エミッタが、前記第１バイポーラトランジスタのベースに接続された、ｎｐｎ型の前記第２バイポーラトランジスタと、を有し、前記第２バイポーラトランジスタのベースに、前記出力基準電圧が出力されることを特徴とする。
A power supply circuit according to a fourth aspect of the present invention is the power supply circuit according to any of the first to third aspects, wherein the output circuit has a base connected to the emitter of the second bipolar transistor, and a collector is an output of the rectifier circuit. And a collector of the second bipolar transistor, an emitter being an output of the output circuit, an npn-type first bipolar transistor, a base being connected to the output reference voltage generation circuit, and a collector being the It is connected to the collector of the output and the first bipolar transistor of the rectifier circuit, and an emitter, connected to said base of the first bipolar transistor, possess a second bipolar transistor of the npn type, and the second bipolar the base of the transistor, the output reference voltage is characterized Rukoto output.
本発明では、第１バイポーラトランジスタと第２バイポーラトランジスタとが、ダーリントン接続されている。また、第２バイポーラトランジスタは、ベースが、出力基準電圧生成回路に接続されている。また、第１バイポーラトランジスタは、エミッタが、出力回路の出力である。従って、出力電圧に対する、出力基準電圧、すなわち、第２バイポーラトランジスタのベースの電流の割合を小さくすることができるため、出力基準電圧のリップルがさらに低減される。 In the present invention, the first bipolar transistor and the second bipolar transistor are Darlington-connected. The base of the second bipolar transistor is connected to the output reference voltage generation circuit. The emitter of the first bipolar transistor is the output of the output circuit. Therefore, since the ratio of the output reference voltage, that is, the current of the base of the second bipolar transistor to the output voltage can be reduced, the ripple of the output reference voltage is further reduced.
第５の発明の電源回路は、第２の発明の電源回路において、前記制限素子は、一端が、第１抵抗を介して、前記整流回路の出力に接続され、他端が、接地電位に接続され、前記充電素子は、一端が、第２抵抗を介して、前記制限素子の一端に接続され、他端が、接地電位に接続され、前記第２抵抗と前記充電素子の一端とが前記出力回路に接続されていることを特徴とする。 The fifth power supply circuit of the present invention is directed to the power circuit of the second aspect of the invention, the limiting element has one end, via a first resistor connected to the output of the rectifier circuit and the other end, to a ground potential The charging element has one end connected to one end of the limiting element via a second resistor, and the other end connected to the ground potential, and the second resistor and one end of the charging element It is characterized in that it is connected to an output circuit.
第６の発明の電源回路は、第５の発明の電源回路において、前記制限素子は、第１ツェナーダイオードであり、一端がカソードであり、他端がアノードであることを特徴とする。 A power supply circuit according to a sixth invention is characterized in that, in the power supply circuit according to the fifth invention, the limiting element is a first Zener diode, one end is a cathode, and the other end is an anode.
第７の発明の電源回路は、第５又は第６の発明のいずれかの電源回路において、前記充電素子は、コンデンサであることを特徴とする。 A power supply circuit according to a seventh invention is characterized in that, in the power supply circuit according to the fifth or sixth invention, the charging element is a capacitor.
第８の発明の電源回路は、第５〜第７の発明のいずれかの電源回路において、前記制御回路は、カソードが、第３抵抗と第４抵抗とを介して、前記整流回路の出力に接続され、アノードが、接地電位に接続され、前記整流回路からの前記整流電圧が前記第１の所定電位以上でオンの状態となる第２ツェナーダイオードと、ベースが、前記第３抵抗と前記第２ツェナーダイオードのカソードとの間に接続され、エミッタが、前記第３抵抗と前記第４抵抗との間に接続され、コレクタが、第５抵抗を介して、接地電位に接続された、ｐｎｐ型の第３バイポーラトランジスタと、ベースが、前記第３バイポーラトランジスタと前記第５抵抗との間に接続され、エミッタが、接地電位に接続され、コレクタが、前記第１抵抗と前記制限素子との間に接続された、ｎｐｎ型の第４バイポーラトランジスタと、を有することを特徴とする。
A power supply circuit according to an eighth invention is the power supply circuit according to any of the fifth to seventh inventions, wherein the control circuit has a cathode connected to an output of the rectifier circuit via a third resistor and a fourth resistor. A second Zener diode which is connected, the anode is connected to the ground potential, and the rectified voltage from the rectification circuit is turned on when the first predetermined potential is higher than the first zener diode; A pnp type connected between the second Zener diode and the cathode, an emitter connected between the third resistor and the fourth resistor, and a collector connected to the ground potential via the fifth resistor. A third bipolar transistor having a base connected between the third bipolar transistor and the fifth resistor, an emitter connected to the ground potential, and a collector connected between the first resistor and the limiting element Close to Has been characterized as having a fourth bipolar transistor of the npn type, the.
本発明では、第２ツェナーダイオードは、整流電圧が第１の所定電位未満でオフの状態である。第２ツェナーダイオードがオフである場合、第３バイポーラトランジスタは、ベースの電圧が、エミッタの電圧に対して、所定電位以下とならないため、オフの状態である。第４バイポーラトランジスタは、ベースが、第３バイポーラトランジスタのコレクタと第５抵抗との間に接続されているため、ベースの電圧が、エミッタの電圧に対して、所定電位以上とならず、オフの状態である。従って、制御回路は、整流回路からの整流電圧を、第１抵抗を介して、出力基準電圧生成回路に供給する。 In the present invention, the second Zener diode is in the off state when the rectified voltage is less than the first predetermined potential. When the second Zener diode is off, the third bipolar transistor is in the off state because the voltage of the base does not fall below the predetermined potential with respect to the voltage of the emitter. In the fourth bipolar transistor, since the base is connected between the collector of the third bipolar transistor and the fifth resistor, the voltage of the base is not higher than the predetermined potential with respect to the voltage of the emitter, and is off. It is a state. Therefore, the control circuit supplies the rectified voltage from the rectification circuit to the output reference voltage generation circuit via the first resistor.
また、第２ツェナーダイオードは、整流電圧が第１の所定電位以上でオンの状態である。第３バイポーラトランジスタは、ベースの電圧が、エミッタの電圧に対して、所定電位以下となり、オンの状態となる。第４バイポーラトランジスタは、ベースが、第３バイポーラトランジスタのコレクタと第５抵抗との間に接続されているため、ベースの電圧が、エミッタの電圧に対して、所定電位以上となり、オンの状態である。従って、整流回路からの整流電圧が、第１抵抗を介して、第４バイポーラトランジスタに流れるため、整流電圧は、出力基準電圧生成回路に供給されない。すなわち、制御回路は、整流回路からの整流電圧を出力基準電圧生成回路に供給しない。 In addition, the second Zener diode is in the on state when the rectified voltage is equal to or higher than the first predetermined potential. The voltage of the base of the third bipolar transistor is lower than a predetermined potential with respect to the voltage of the emitter, and is turned on. In the fourth bipolar transistor, the base is connected between the collector of the third bipolar transistor and the fifth resistor, so that the voltage of the base is higher than the predetermined potential with respect to the voltage of the emitter, and in the on state is there. Therefore, since the rectified voltage from the rectification circuit flows to the fourth bipolar transistor through the first resistor, the rectified voltage is not supplied to the output reference voltage generation circuit. That is, the control circuit does not supply the rectified voltage from the rectification circuit to the output reference voltage generation circuit.
本発明によれば、出力電圧を生成するための出力基準電圧のリップルを低減することができる。 According to the present invention, the ripple of the output reference voltage for generating the output voltage can be reduced.
以下、本発明の実施形態について説明する。図１は、本発明の実施形態に係る電源回路の回路構成を示す図である。電源回路１は、入力される交流電圧に基づいて直流電圧を生成し、負荷Ｒ６に供給する。図１に示すように、電源回路１は、整流回路２、制御回路３、出力基準電圧生成回路４、出力回路５を備える。
Hereinafter, embodiments of the present invention will be described. FIG. 1 is a diagram showing a circuit configuration of a power supply circuit according to an embodiment of the present invention. The
（整流回路）
整流回路２は、入力される交流電圧を整流し、整流電圧を生成する。整流回路２は、ダイオードＤ１、Ｄ２を有する。ダイオードＤ１は、アノードが、交流電圧源Ｖ１に接続されている。ダイオードＤ２は、アノードが、交流電圧源Ｖ２に接続されている。ダイオードＤ１、Ｄ２のカソードが、整流回路２の出力となっている。
(Rectifier circuit)
The
（制御回路）
制御回路３は、整流電圧が第１の所定電位未満で整流電圧を供給する。制御回路３は、ツェナーダイオードＤ３、バイポーラトランジスタＱ１、Ｑ２、抵抗Ｒ２〜Ｒ４を有する。ツェナーダイオードＤ３（第２ツェナーダイオード）は、カソードが、抵抗Ｒ２（第３抵抗）と抵抗Ｒ３（第４抵抗）とを介して、整流回路２の出力に接続されている。また、ツェナーダイオードＤ３は、アノードが、接地電位に接続されている。
(Control circuit)
The control circuit 3 supplies the rectified voltage when the rectified voltage is less than the first predetermined potential. The control circuit 3 includes a Zener diode D3, bipolar transistors Q1 and Q2, and resistors R2 to R4. The cathode of the Zener diode D3 (second Zener diode) is connected to the output of the
バイポーラトランジスタＱ１（第３バイポーラトランジスタ）は、ｐｎｐ型、すなわち、ベースの電圧が、エミッタの電圧に対して、所定の電位以下（ローレベル）でオンの状態となるバイポーラトランジスタである。バイポーラトランジスタＱ１は、ベースが、抵抗Ｒ３の他端と、ツェナーダイオードＤ３のカソードと、の間に接続されている。また、バイポーラトランジスタＱ１は、エミッタが、抵抗Ｒ２の他端と、抵抗Ｒ３の一端と、の間に接続されている。また、バイポーラトランジスタＱ１は、抵抗Ｒ４（第５抵抗）を介して、接地電位に接続されている。 The bipolar transistor Q1 (third bipolar transistor) is a pnp type, that is, a bipolar transistor in which the voltage of the base is turned on below the predetermined potential (low level) with respect to the voltage of the emitter. The base of the bipolar transistor Q1 is connected between the other end of the resistor R3 and the cathode of the zener diode D3. The emitter of the bipolar transistor Q1 is connected between the other end of the resistor R2 and one end of the resistor R3. The bipolar transistor Q1 is connected to the ground potential via a resistor R4 (fifth resistor).
バイポーラトランジスタＱ２（第４バイポーラトランジスタ）は、ｎｐｎ型、すなわち、ベースの電圧が、エミッタの電圧に対して、所定の電位以上（ハイレベル）でオンの状態となるバイポーラトランジスタである。バイポーラトランジスタＱ２は、ベースが、バイポーラトランジスタＱ１のコレクタと、抵抗Ｒ４の一端と、の間（バイポーラトランジスタＱ１の出力）に接続されている。また、バイポーラトランジスタＱ２は、エミッタが、接地電位に接続されている。また、バイポーラトランジスタＱ２は、コレクタが、抵抗Ｒ５（第１抵抗）と、後述する出力基準電圧生成回路４のツェナーダイオードＤ４（第１ツェナーダイオード）のカソードと、の間に接続されている。
The bipolar transistor Q2 (fourth bipolar transistor) is an npn type, that is, a bipolar transistor in which the voltage of the base is in the ON state above the predetermined potential (high level) with respect to the voltage of the emitter. The base of the bipolar transistor Q2 is connected between the collector of the bipolar transistor Q1 and one end of the resistor R4 (the output of the bipolar transistor Q1). The emitter of the bipolar transistor Q2 is connected to the ground potential. The collector of the bipolar transistor Q2 is connected between the resistor R5 (first resistor) and the cathode of a Zener diode D4 (first Zener diode) of the output reference
抵抗Ｒ２は、一端が、整流回路２の出力に接続されている。また、抵抗Ｒ２は、他端が、抵抗Ｒ３の一端に接続されている。抵抗Ｒ３は、一端が、抵抗Ｒ２の他端に接続されている。また、抵抗Ｒ３は、他端が、ツェナーダイオードＤ３のカソードに接続されている。抵抗Ｒ４は、一端が、バイポーラトランジスタＱ１のコレクタに接続されている。また、抵抗Ｒ４は、他端が、接地されている。
One end of the
（出力基準電圧生成回路）
出力基準電圧生成回路４は、整流電圧を第２の所定電位以下に制限した出力基準電圧を生成する。また、出力基準電圧生成回路４は、整流電圧にコンデンサＣ１に充電された電圧を加えた出力基準電圧として出力する。出力基準電圧生成回路４は、ツェナーダイオードＤ４、コンデンサＣ１を有する。ツェナーダイオードＤ４（制限素子、第１ツェナーダイオード）は、整流電圧が供給され、整流電圧を第２の所定電位以下に制限する。ツェナーダイオードＤ４は、カソードが、抵抗Ｒ５（第１抵抗）を介して、整流回路２の出力に続されている。また、ツェナーダイオードＤ４は、アノードが、接地電位に接続されている。ツェナーダイオードＤ４は、整流電圧が供給され、整流電圧が第２の所定電位、すなわち、ツェナー電圧以上である場合に、オンの状態となることで、出力基準電圧を第２の所定電位以下に制限する。
(Output reference voltage generation circuit)
The output reference
図２は、ツェナーダイオードＤ４によって第２の所定電位以下に制限された出力基準電圧を示すグラフである。ツェナーダイオードＤ４がない従来の電源回路では、流通角を大きくすると、破線で示すように、出力基準電圧が高くなる。本実施形態では、上述のように、整流電圧が第２の所定電位、すなわち、ツェナー電圧以上である場合に、ツェナーダイオードＤ４がオンの状態となることで、出力基準電圧は、第２の所定電位以下に制限される。従って、出力基準電圧は、流通角を広げても、第２の所定電位以下に制限され、第２の所定電位よりも大きくなることはない。
FIG. 2 is a graph showing an output reference voltage limited to a second predetermined potential or less by the Zener diode D4. In the conventional power supply circuit without the Zener diode D4, when the flow angle is increased, the output reference voltage becomes higher as shown by the broken line. In the present embodiment, as described above, when the rectified voltage is equal to or higher than the second predetermined potential, that is, the Zener diode D4 is turned on, the output reference voltage is the second predetermined potential. It is limited below the potential. Therefore, the output reference voltage is limited to the second predetermined potential or less even when the flow angle is expanded, and does not become larger than the second predetermined potential.
コンデンサＣ１（充電素子）は、ツェナーダイオードＤ４で制限された整流電圧が供給され、整流電圧を充電する。コンデンサＣ１は、一端が、抵抗Ｒ７（第２抵抗）を介して、ツェナーダイオードＤ４のカソードに接続されている。また、コンデンサＣ１は、他端が、接地電位に接続されている。ツェナーダイオードＤ４とコンデンサＣ１とは、並列に接続されている。抵抗Ｒ７とコンデンサＣ１の一端とは、後述する出力回路５に接続されている。
The capacitor C1 (charging element) is supplied with the rectified voltage limited by the Zener diode D4, and charges the rectified voltage. One end of the capacitor C1 is connected to the cathode of the Zener diode D4 via a resistor R7 (second resistor). The other end of the capacitor C1 is connected to the ground potential. The Zener diode D4 and the capacitor C1 are connected in parallel. The resistor R7 and one end of the capacitor C1 are connected to an
図３は、整流電圧にコンデンサＣ１に充電された電圧が加えられた出力基準電圧を示すグラフである。コンデンサＣ１がない従来の電源回路では、流通角を大きくすると、破線で示すように、リップルが大きくなる。本実施形態では、上述のように、整流電圧にコンデンサＣ１に充電された電圧が加えられることにより、出力基準電圧の電位は、コンデンサＣ１によってホールドされる。 FIG. 3 is a graph showing an output reference voltage in which the voltage charged in the capacitor C1 is added to the rectified voltage. In the conventional power supply circuit without the capacitor C1, when the flow angle is increased, ripples increase as shown by the broken line. In the present embodiment, as described above, the potential of the output reference voltage is held by the capacitor C1 by adding the voltage charged in the capacitor C1 to the rectified voltage.
図４は、整流電圧にコンデンサＣ１に充電された電圧が加えられ、且つ、第２の所定電位以下に制限された出力基準電圧を示すグラフである。図示するように、従来に比べて、出力基準電圧のリップルが低減されている。
FIG. 4 is a graph showing an output reference voltage in which the voltage charged in the capacitor C1 is added to the rectified voltage and limited to a second predetermined potential or less . As shown, the ripple of the output reference voltage is reduced compared to the prior art.
（出力回路）
出力回路５は、出力基準電圧が供給され、出力基準電圧に基づいて、出力電圧を生成する。出力回路５は、バイポーラトランジスタＱ３、Ｑ４を有する。バイポーラトランジスタＱ３（第１バイポーラトランジスタ）は、ｎｐｎ型のバイポーラトランジスタである。バイポーラトランジスタＱ３は、ベースが、バイポーラトランジスタＱ４のベースに接続されている。また、バイポーラトランジスタＱ３は、コレクタが、整流回路２の出力とバイポーラトランジスタＱ４のコレクタとに接続されている。また、バイポーラトランジスタＱ４は、エミッタが、出力回路５の出力である。
(Output circuit)
The
バイポーラトランジスタＱ４（第２バイポーラトランジスタ）は、ｎｐｎ型のバイポーラトランジスタである。バイポーラトランジスタＱ４は、ベースが、出力基準電圧生成回路４に接続されている。また、バイポーラトランジスタＱ４は、コレクタが、整流回路２の出力とバイポーラトランジスタＱ３のコレクタとに接続されている。また、バイポーラトランジスタＱ４は、エミッタが、バイポーラトランジスタＱ３のベースに接続されている。このように、バイポーラトランジスタＱ３とバイポーラトランジスタＱ４とは、ダーリントン接続されている。
The bipolar transistor Q4 (second bipolar transistor) is an npn bipolar transistor. The base of the
（出力電圧を負荷に供給する場合の電源回路の動作）
整流回路２からの整流電圧が、第１の所定電位、すなわち、ツェナーダイオードＤ３のツェナー電圧未満である場合、ツェナーダイオードＤ３は、オフの状態である。ツェナーダイオードＤ３がオフの状態である場合、バイポーラトランジスタＱ１は、ベースの電圧が、エミッタの電圧に対して、所定電位以下とならないため、オフの状態である。バイポーラトランジスタＱ２は、ベースが、バイポーラトランジスタＱ１のコレクタと抵抗Ｒ４との間に接続されているため、ベースの電圧が、エミッタの電圧に対して、所定電位以上とならず、オフの状態である。従って、制御回路３は、整流回路２からの整流電圧を、抵抗Ｒ５を介して、出力基準電圧生成回路４に供給する。
(Operation of power supply circuit when supplying output voltage to load)
When the rectified voltage from the
出力基準電圧生成回路４は、整流電圧が供給されると、整流電圧にコンデンサＣ１に充電された電圧を加え、且つ、第２の所定電位以下に制限した出力基準電圧を生成する。出力回路５において、バイポーラトランジスタＱ４は、出力基準電圧によって、ベースの電圧が、エミッタの電圧に対して、所定電位以上となる。また、バイポーラトランジスタＱ４が能動の状態となることにより、バイポーラトランジスタＱ３は、ベースの電圧が、エミッタの電圧に対して、所定電位以上となり、能動の状態となる。出力回路５の出力は、バイポーラトランジスタＱ３のエミッタであるから、出力回路５は、バイポーラトランジスタＱ４のベースの電圧、すなわち、出力基準電圧に応じた出力電圧を生成する。
When the rectified voltage is supplied, the output reference
（出力電圧を負荷に供給しない場合の電源回路の動作）
整流回路２からの整流電圧が、第１の所定電位、すなわち、ツェナーダイオードＤ３のツェナー電圧以上である場合、ツェナーダイオードＤ３は、オンの状態である。ツェナーダイオードＤ３がオンの状態である場合、バイポーラトランジスタＱ１は、ベースの電圧が、エミッタの電圧に対して、所定電位以下となり、オンの状態である。バイポーラトランジスタＱ２は、ベースが、バイポーラトランジスタＱ１のコレクタと抵抗Ｒ４との間に接続されているため、ベースの電圧が、エミッタの電圧に対して、所定電位以上となり、オンの状態である。従って、整流回路２からの整流電圧が、抵抗Ｒ５を介して、バイポーラトランジスタＱ２に流れるため、整流電圧は、出力基準電圧生成回路４に供給されない。すなわち、制御回路３は、整流回路２からの整流電圧を出力基準電圧生成回路４に供給しない。
(Operation of power supply circuit when output voltage is not supplied to load)
When the rectified voltage from the
出力基準電圧生成回路４は、整流電圧が供給されない場合、出力基準電圧を生成しない。このため、出力回路５において、バイポーラトランジスタＱ４は、出力基準電圧によって、ベースの電圧が、エミッタの電圧に対して、所定電位以上とならず、オフの状態となる。また、バイポーラトランジスタＱ４がオフの状態となることにより、バイポーラトランジスタＱ３は、ベースの電圧が、エミッタの電圧に対して、所定電位以上とならず、オフの状態となる。従って、出力回路５は、出力電圧を生成しない。
The output reference
図５は、電源回路１による出力電圧等を示したグラフである。縦軸は、電圧［Ｖ］、横軸は、時間［ｍｓｅｃ］を示している。負荷は、１０ｋΩである。図５（ａ）は、整流電圧Ｖ（ｉｎ）、ツェナーダイオードＤ４のツェナー電圧Ｖ（ｒｅｆ）を示している。図５（ｂ）は、出力基準電圧Ｖ（ｖｏｌ）を示している。図５（ｃ）は、出力電圧Ｖ（ｏｕｔ）を示している。なお、出力電圧Ｖ（ｏｕｔ）は、平滑前の電圧である。
FIG. 5 is a graph showing an output voltage and the like by the
図６は、従来の電源回路１０１による出力電圧等を示したグラフである。縦軸は、電圧［Ｖ］、横軸は、時間［ｍｓｅｃ］を示している。負荷は、１０ｋΩである。図６（ａ）は、整流電圧Ｖ（ｉｎ）、閾値電圧Ｖ（ｄｅｔ）、限度電圧Ｖ（ｒｅｆ）を示している。図６（ｂ）は、出力基準電圧Ｖ（ｖｏｌ）を示している。図６（ｃ）は、出力電圧Ｖ（ｏｕｔ）を示している。なお、出力電圧Ｖ（ｏｕｔ）は、平滑前の電圧である。
FIG. 6 is a graph showing an output voltage and the like by the conventional
図５及び図６に示すように、電源回路１による出力基準電圧、及び、出力電圧のリップルは、従来の電源回路１０１による出力基準電圧、及び、出力電圧のリップルと比べて、低減されている。電源回路１による出力電圧のリップルは、７５０ｍＶである。また、従来の電源回路１０１による出力電圧のリップルは、９５０ｍｖである。
As shown in FIGS. 5 and 6, the output reference voltage of the
以上説明したように、本実施形態では、出力基準電圧生成回路４は、ツェナーダイオードＤ４により整流電圧を第２の所定電位以下に制限し、整流電圧を第２の所定電位以下に制限した出力基準電圧を生成する。従って、出力基準電圧は、第２の所定電位以下に制限され、出力基準電圧が高くなりすぎることがないため、出力基準電圧のリップルが低減される。
As described above, in the present embodiment, the output reference
また、本実施形態では、出力基準電圧は、ツェナーダイオードＤ４により第２の所定電位以下に制限され、且つ、整流電圧にコンデンサＣ１に充電された電圧が加えられることで、リップルがさらに低減される。
Further, in the present embodiment, the output reference voltage is limited to the second predetermined potential or less by the Zener diode D4, and the ripple is further reduced by adding the voltage charged to the capacitor C1 to the rectified voltage. .
また、本実施形態では、バイポーラトランジスタＱ３とバイポーラトランジスタＱ４とが、ダーリントン接続されている。また、バイポーラトランジスタＱ４は、ベースが、出力基準電圧生成回路４に接続されている。また、バイポーラトランジスタＱ３は、エミッタが、出力回路５の出力である。従って、出力電圧に対する、出力基準電圧、すなわち、バイポーラトランジスタＱ４のベースの電流の割合を小さくすることができるため、出力基準電圧のリップルがさらに低減される。
Further, in the present embodiment, the bipolar transistor Q3 and the bipolar transistor Q4 are Darlington-connected. The base of the
以上、本発明の実施形態について説明したが、本発明を適用可能な形態は、上述の実施形態には限られるものではなく、以下に例示するように、本発明の趣旨を逸脱しない範囲で適宜変更を加えることが可能である。 As mentioned above, although embodiment of this invention was described, the form which can apply this invention is not restricted to the above-mentioned embodiment, As it illustrates below, it is suitably in the range which does not deviate from the meaning of this invention. It is possible to make changes.
上述の実施形態においては、出力基準電圧生成回路４は、ツェナーダイオードＤ４、コンデンサＣ１を有している。これに限らず、出力基準電圧生成回路４は、ツェナーダイオードＤ４のみであってもよい。出力基準電圧生成回路４が、ツェナーダイオードＤ４のみで構成されていても、ツェナーダイオードＤ４により、出力基準電圧は、第２の所定電位以下に制限される（図２参照）。このため、出力基準電圧のリップルが低減されるという
効果を奏することができる。
In the above embodiment, the output reference
上述の実施形態においては、出力回路５は、バイポーラトランジスタＱ３、Ｑ４を有している。これに限らず、出力回路５は、バイポーラトランジスタＱ３のみであってもよい。
In the above embodiment, the
本発明は、入力される交流電圧に基づいて直流電圧を生成する電源回路に好適に採用され得る。 The present invention can be suitably employed in a power supply circuit that generates a DC voltage based on an AC voltage that is input.
１ 電源回路
２ 整流回路
３ 制御回路
４ 出力基準電圧生成回路
５ 出力回路
Ｃ１ コンデンサ（充電素子）
Ｄ１ ダイオード
Ｄ２ ダイオード
Ｄ３ ツェナーダイオード（第２ツェナーダイオード）
Ｄ４ ツェナーダイオード（制限素子、第１ツェナーダイオード）
Ｑ１ バイポーラトランジスタ（第３バイポーラトランジスタ）
Ｑ２ バイポーラトランジスタ（第４バイポーラトランジスタ）
Ｑ３ バイポーラトランジスタ（第１バイポーラトランジスタ）
Ｑ４ バイポーラトランジスタ（第２バイポーラトランジスタ）
Ｒ２ 抵抗（第３抵抗）
Ｒ３ 抵抗（第４抵抗）
Ｒ４ 抵抗（第５抵抗）
Ｒ５ 抵抗（第１抵抗）
Ｒ６ 負荷
Ｒ７ 抵抗（第２抵抗）
D1 diode D2 diode D3 Zener diode (second Zener diode)
D4 Zener diode (limit element, first Zener diode)
Q1 bipolar transistor (third bipolar transistor)
Q2 bipolar transistor (fourth bipolar transistor)
Q3 bipolar transistor (first bipolar transistor)
Q4 bipolar transistor (second bipolar transistor)
R2 resistance (third resistance)
R3 resistance (4th resistance)
R4 resistance (5th resistance)
R5 resistance (first resistance)
R6 Load R7 Resistance (2nd resistance)
Claims (8)
前記整流電圧が第１の所定電位未満で、前記整流回路からの前記整流電圧を出力基準電圧生成回路に供給する制御回路と、
前記整流電圧が供給され、前記整流電圧を第２の所定電位以下に制限する制限素子を有し、前記整流電圧を前記第２の所定電位以下に制限した出力基準電圧を生成する前記出力基準電圧生成回路と、
前記出力基準電圧が供給され、前記出力基準電圧を増幅した出力電圧を生成する出力回路と、
を備えることを特徴とする電源回路。 A rectifier circuit that rectifies an input AC voltage and generates a rectified voltage;
A control circuit that supplies the rectified voltage from the rectifier circuit to an output reference voltage generation circuit when the rectified voltage is less than a first predetermined potential;
The output reference voltage that is supplied with the rectified voltage and has a limiting element that limits the rectified voltage to a second predetermined potential or less, and generates an output reference voltage that limits the rectified voltage to the second predetermined potential or less A generation circuit,
An output circuit supplied with the output reference voltage and generating an output voltage obtained by amplifying the output reference voltage;
A power supply circuit comprising:
前記制御回路からの前記整流電圧が供給され、前記整流電圧を充電する充電素子をさらに有することを特徴とする請求項１に記載の電源回路。 The output reference voltage generation circuit
The power supply circuit according to claim 1, further comprising a charging element which is supplied with the rectified voltage from the control circuit and charges the rectified voltage.
ベースが、第２バイポーラトランジスタのエミッタに接続され、コレクタが、前記整流回路の出力と前記第２バイポーラトランジスタのコレクタとに接続され、エミッタが、前記出力回路の出力である、ｎｐｎ型の第１バイポーラトランジスタと、
ベースが、前記出力基準電圧生成回路に接続され、コレクタが、前記整流回路の出力と前記第１バイポーラトランジスタのコレクタとに接続され、エミッタが、前記第１バイポーラトランジスタのベースに接続された、ｎｐｎ型の前記第２バイポーラトランジスタと、
を有し、
前記第２バイポーラトランジスタのベースに、前記出力基準電圧が出力されることを特徴とする請求項１〜３のいずれか１項に記載の電源回路。 The output circuit is
A first npn type wherein a base is connected to an emitter of a second bipolar transistor, a collector is connected to an output of the rectifier circuit and a collector of the second bipolar transistor, and an emitter is an output of the output circuit. Bipolar transistors,
Npn, a base connected to the output reference voltage generation circuit, a collector connected to the output of the rectifier circuit and a collector of the first bipolar transistor, and an emitter connected to the base of the first bipolar transistor Of the second bipolar transistor of
Have
The power supply circuit according to any one of claims 1 to 3, wherein the output reference voltage is output to a base of the second bipolar transistor.
前記充電素子は、一端が、第２抵抗を介して、前記制限素子の一端に接続され、他端が、接地電位に接続され、
前記第２抵抗と前記充電素子の一端とが前記出力回路に接続されていることを特徴とする請求項２に記載の電源回路。 One end of the limiting element is connected to the output of the rectifier circuit via a first resistor, and the other end is connected to the ground potential.
One end of the charging element is connected to one end of the limiting element via a second resistor, and the other end is connected to the ground potential.
The power supply circuit according to claim 2, wherein the second resistor and one end of the charging element are connected to the output circuit.
カソードが、第３抵抗と第４抵抗とを介して、前記整流回路の出力に接続され、アノードが、接地電位に接続され、前記整流回路からの前記整流電圧が前記第１の所定電位以上でオンの状態となる第２ツェナーダイオードと、
ベースが、前記第３抵抗と前記第２ツェナーダイオードのカソードとの間に接続され、エミッタが、前記第３抵抗と前記第４抵抗との間に接続され、コレクタが、第５抵抗を介して、接地電位に接続された、ｐｎｐ型の第３バイポーラトランジスタと、
ベースが、前記第３バイポーラトランジスタと前記第５抵抗との間に接続され、エミッタが、接地電位に接続され、コレクタが、前記第１抵抗と前記制限素子との間に接続された、ｎｐｎ型の第４バイポーラトランジスタと、
を有することを特徴とする請求項５〜７のいずれか１項に記載の電源回路。 The control circuit
The cathode is connected to the output of the rectifier circuit through the third resistor and the fourth resistor, the anode is connected to the ground potential, and the rectified voltage from the rectifier circuit is higher than the first predetermined potential. A second zener diode that is turned on;
A base is connected between the third resistor and a cathode of the second Zener diode, an emitter is connected between the third resistor and the fourth resistor, and a collector is connected via a fifth resistor. , A pnp third bipolar transistor connected to the ground potential,
An npn type wherein a base is connected between the third bipolar transistor and the fifth resistor, an emitter is connected to the ground potential, and a collector is connected between the first resistor and the limiting element The fourth bipolar transistor of
The power supply circuit according to any one of claims 5 to 7, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015027098A JP6520181B2 (en) | 2015-02-16 | 2015-02-16 | Power supply circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015027098A JP6520181B2 (en) | 2015-02-16 | 2015-02-16 | Power supply circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016152630A JP2016152630A (en) | 2016-08-22 |
| JP6520181B2 true JP6520181B2 (en) | 2019-05-29 |
Family
ID=56695653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015027098A Expired - Fee Related JP6520181B2 (en) | 2015-02-16 | 2015-02-16 | Power supply circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6520181B2 (en) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5298310U (en) * | 1976-01-20 | 1977-07-25 | ||
| JP5062440B2 (en) * | 2009-05-21 | 2012-10-31 | オンキヨー株式会社 | Power circuit |
-
2015
- 2015-02-16 JP JP2015027098A patent/JP6520181B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016152630A (en) | 2016-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20130018155A (en) | Control circuit of light emitting device | |
| JP2012108834A (en) | Current limiting circuit and power supply circuit | |
| JP5062440B2 (en) | Power circuit | |
| JP2013121203A (en) | Surge voltage protection circuit | |
| JP6520181B2 (en) | Power supply circuit | |
| US20090230942A1 (en) | Voltage generator having a dynamic resistors feedback control | |
| KR102127819B1 (en) | Power supply apparatus | |
| JPH10293617A (en) | Constant voltage power supply device and rush current preventing circuit | |
| JP6487742B2 (en) | Switching power supply | |
| KR20130014977A (en) | Signal transfer circuit | |
| JP2015226352A (en) | Power supply device | |
| WO2018105252A1 (en) | Output voltage detection circuit for switched-mode power supply | |
| JP2006127093A (en) | Constant voltage regulator circuit | |
| JP6487741B2 (en) | Switching power supply | |
| JP5915267B2 (en) | Power circuit | |
| US8350618B2 (en) | Voltage generation circuit | |
| US9692317B2 (en) | Power control circuit having an error prevention function | |
| JP7208068B2 (en) | pulse signal generator | |
| JP5333506B2 (en) | Power circuit | |
| JP6575075B2 (en) | Switching power supply | |
| JP7208074B2 (en) | Output voltage detection circuit | |
| JP6694300B2 (en) | Control signal generation circuit | |
| JP6465099B2 (en) | DC power supply | |
| JP2016220379A (en) | Rectifier circuit | |
| JP2015146686A (en) | Current control device and active ingredient generator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171130 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180921 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181002 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190312 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190313 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190402 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6520181 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190415 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |