JP2013121203A - Surge voltage protection circuit - Google Patents
Surge voltage protection circuit Download PDFInfo
- Publication number
- JP2013121203A JP2013121203A JP2011266668A JP2011266668A JP2013121203A JP 2013121203 A JP2013121203 A JP 2013121203A JP 2011266668 A JP2011266668 A JP 2011266668A JP 2011266668 A JP2011266668 A JP 2011266668A JP 2013121203 A JP2013121203 A JP 2013121203A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- surge voltage
- resistor
- protection circuit
- surge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
Description
本発明は、車両等に搭載される電子機器をサージ電圧から保護するためサージ電圧保護回路に関する。 The present invention relates to a surge voltage protection circuit for protecting an electronic device mounted on a vehicle or the like from a surge voltage.
車両等に搭載される電子機器は、ロードダンプ時等に瞬時的に高電圧(サージ電圧)が発生するため、電源回路にサージ電圧の保護対策を行う必要があった。このような電子機器をサージ電圧から保護するために、従来用いられているサージ電圧保護回路の一例を図6に示す。図6に示すサージ電圧保護回路100は、直流電圧が印加される電源入力端子INと負荷が接続される電源出力端子OUTとの間に直列に抵抗R100が接続されており、電源出力端子OUTとアース間にはツェナーダイオードZD100が接続されている。このサージ電圧保護回路100は、通常の電圧が電源入力端子INに入力されている場合は、通常の電圧がツェナーダイオードZD100のツェナー電圧以下となるため、ツェナーダイオードZD100は導通しない。しかしながら、電源入力端子INにサージ電圧が印加されると電源出力端子OUTの電圧がツェナーダイオードZD100のツェナー電圧以上に上昇するようになり、ツェナーダイオードZD100が導通する。これにより、電源出力端子OUTから出力される電源電圧は、ツェナー電圧に制限されるようになる。 An electronic device mounted on a vehicle or the like generates a high voltage (surge voltage) instantaneously at the time of load dump or the like, and thus it is necessary to take a countermeasure for protecting the surge voltage in the power supply circuit. FIG. 6 shows an example of a conventionally used surge voltage protection circuit for protecting such an electronic device from a surge voltage. In the surge voltage protection circuit 100 shown in FIG. 6, a resistor R100 is connected in series between a power supply input terminal IN to which a DC voltage is applied and a power supply output terminal OUT to which a load is connected. A Zener diode ZD100 is connected between the grounds. In the surge voltage protection circuit 100, when a normal voltage is input to the power supply input terminal IN, the normal voltage is equal to or lower than the Zener voltage of the Zener diode ZD100, so that the Zener diode ZD100 does not conduct. However, when a surge voltage is applied to the power supply input terminal IN, the voltage at the power supply output terminal OUT rises to be higher than the Zener voltage of the Zener diode ZD100, and the Zener diode ZD100 becomes conductive. As a result, the power supply voltage output from the power supply output terminal OUT is limited to the Zener voltage.
また、車両等に搭載される電子機器においては、電源のリップルを除去することも行われている。電源回路に用いられる従来のリップル除去回路200を図8に示す。図8に示すリップル除去回路200は、電源入力端子INに直流電圧が印加され、電源出力端子OUTに負荷が接続される。抵抗R201とコンデンサC201とによって時定数が決定されるローパスフィルタが構成されている。コンデンサC201はリップル成分に対してインピーダンスが低いことから、コンデンサC201の両端電圧からはリップル成分が抑圧されており、この電圧によりエミッタフォロア接続のトランジスタTR201のエミッタ電圧からリップル成分が除去されるよう制御される。これにより、トランジスタ202のエミッタから出力される電源出力端子OUTからリップル成分が除去された出力電圧が出力されるようになる。 In addition, in electronic devices mounted on vehicles and the like, power supply ripples are also removed. A conventional ripple elimination circuit 200 used in the power supply circuit is shown in FIG. In the ripple elimination circuit 200 shown in FIG. 8, a DC voltage is applied to the power input terminal IN, and a load is connected to the power output terminal OUT. A resistor R201 and a capacitor C201 constitute a low-pass filter whose time constant is determined. Since the capacitor C201 has a low impedance with respect to the ripple component, the ripple component is suppressed from the voltage across the capacitor C201, and control is performed so that the ripple component is removed from the emitter voltage of the emitter follower-connected transistor TR201 by this voltage. Is done. As a result, an output voltage from which the ripple component has been removed is output from the power supply output terminal OUT output from the emitter of the transistor 202.
上記したように、従来のサージ電圧保護回路100においては、サージ電圧が印加された際にサージ電圧からツェナー電圧を差し引いた高電圧が抵抗R100の両端に印加されることから、抵抗R100およびツェナーダイオードZD100には大きな電流が流れるようになる。このため、許容電力の大きな抵抗R100を使用する必要があると共に、許容電流の大きなツェナーダイオードZD100を使用する必要があるという問題点があった。また、従来のサージ電圧保護回路100では、電源のリップル成分を除去することができず、従来のリップル除去回路200では、サージ電圧を有効に制限することができないという問題点があった。 As described above, in the conventional surge voltage protection circuit 100, when the surge voltage is applied, a high voltage obtained by subtracting the Zener voltage from the surge voltage is applied to both ends of the resistor R100. A large current flows through ZD100. For this reason, there is a problem that it is necessary to use the resistor R100 having a large allowable power and the Zener diode ZD100 having a large allowable current. Further, the conventional surge voltage protection circuit 100 cannot remove the ripple component of the power supply, and the conventional ripple removal circuit 200 has a problem that the surge voltage cannot be effectively limited.
そこで、本発明は、許容電力の大きな抵抗や許容電流の大きなツェナーダイオードを必要とすることなくサージ電圧から保護することができると共に、リップル成分を除去することができるサージ電圧保護回路を提供することを目的としている。 Therefore, the present invention provides a surge voltage protection circuit capable of protecting against a surge voltage without requiring a resistor having a large allowable power or a Zener diode having a large allowable current and removing a ripple component. It is an object.
本発明のサージ電圧保護回路は、第1抵抗とコンデンサとが直列接続されて、電源入力端子とアース間に接続されている直列回路と、前記第1抵抗と前記コンデンサとの接続点にカソードが接続され、アノードがアースされたツェナーダイオードと、前記電源入力端子にコレクタが接続され、前記電源出力端子にエミッタが接続され、前記第1抵抗と前記コンデンサとの接続点がベースに接続されているトランジスタとを備えることを最も主要な特徴としている。 In the surge voltage protection circuit of the present invention, a first resistor and a capacitor are connected in series, a series circuit connected between a power input terminal and ground, and a cathode at a connection point between the first resistor and the capacitor. A zener diode having an anode connected to the ground, a collector connected to the power input terminal, an emitter connected to the power output terminal, and a connection point between the first resistor and the capacitor connected to the base. The most important feature is to include a transistor.
本発明によれば、サージ電圧が印加された際に回路に流れる電流を大きく減少させることができることから、回路部品にかかる負荷が小さく出来るため、回路部品を小型化することができコストダウンを図ることができるようになる。また、第1抵抗とコンデンサとによってローパスフィルタが構成され、コンデンサの両端電圧からはリップル成分が抑圧されるようになり、電源出力端子からリップル成分が除去された出力電圧が出力されるようになる。 According to the present invention, since the current flowing through the circuit when a surge voltage is applied can be greatly reduced, the load on the circuit component can be reduced, so that the circuit component can be reduced in size and the cost can be reduced. Will be able to. In addition, a low-pass filter is configured by the first resistor and the capacitor, and the ripple component is suppressed from the voltage across the capacitor, and the output voltage from which the ripple component is removed is output from the power supply output terminal. .
本発明の実施例のサージ電圧保護回路の回路構成を示す回路図を図1に示す。
図1に示す本発明にかかるサージ電圧保護回路1は、車載用電子機器をサージ電圧から保護するために電源側に設けられる回路とされている。図1に示すサージ電圧保護回路1は、直流電圧が印加される電源入力端子INと負荷が接続される電源出力端子OUTとの間に直列にダーリントン接続された第2トランジスタ(TR)2と第3トランジスタ(TR)3が接続されている。この場合、電源入力端子INにTR2およびTR3のコレクタに接続され、TR2のエミッタがTR3のベースに接続されて、TR3のエミッタが電源出力端子OUTに接続されている。また、電源入力端子INとアースとの間に抵抗R1と第1トランジスタ(TR)1とツェナーダイオードZD1が直列接続されている。この場合、抵抗R1の一端が電源入力端子INに接続され、抵抗R1の他端がTR1のコレクタに接続され、TR1のエミッタにツェナーダイオードZD1のカソードが接続されて、ツェナーダイオードZD1のアノードがアースに接続されている。また、電源出力端子OUTから出力される出力電圧を分圧する電源出力端子OUTとアース間に接続された抵抗R2と抵抗R3の直列回路の中点に、TR1のベースは接続されている。
FIG. 1 is a circuit diagram showing a circuit configuration of a surge voltage protection circuit according to an embodiment of the present invention.
A surge
さらに、抵抗R1はTR2のコレクタ−ベース間に接続されており、TR2のベースと接続されている抵抗R1の他端にコンデンサC1の一端が接続されて、コンデンサC1の他端はアースされている。なお、TR1,TR2,TR3はNPN型のバイポーラジャンクショントランジスタであって、シリコントランジスタとされている。
このように回路構成された本発明にかかるサージ電圧保護回路1においては、抵抗R1とコンデンサC1とによって時定数が決定されるローパスフィルタが構成され、コンデンサC1はリップル成分に対してインピーダンスが低いことから、コンデンサC1の両端電圧からはリップル成分が抑圧されるようになる。このため、TR2のベース電圧からはリップル成分が除去されていることから、TR3のベース電圧となるTR2のエミッタ電圧からもリップル成分が除去されて、TR3のエミッタが接続されている電源出力端子OUTからリップル成分が除去された出力電圧が出力されるようになる。
Furthermore, the resistor R1 is connected between the collector and base of TR2, one end of the capacitor C1 is connected to the other end of the resistor R1 connected to the base of TR2, and the other end of the capacitor C1 is grounded. . Note that TR1, TR2 and TR3 are NPN bipolar junction transistors, which are silicon transistors.
In the surge
また、電源出力端子OUTから出力される出力電圧を抵抗R2と抵抗R3で分圧した分圧電圧Vdivが、ツェナーダイオードZD1のツェナー電圧Vzd1より低い場合はTR1は非導通となっている。すなわち、定常状態の入力電圧が電源入力端子INに入力されている場合は、TR1は非導通となっている。ここで、電源入力端子INにサージ電圧が印加されて、電源出力端子OUTの出力電圧が上昇していくと上記分圧電圧VdivがツェナーダイオードZD1のツェナー電圧Vzd1を超えるようになる。これにより、TR1が導通してエミッタに接続されているツェナーダイオードZD1に電流が流れるようになる。この場合、TR1が導通するとTR1のエミッタ電圧はツェナー電圧Vzd1に固定されるが、TR1のコレクタ電圧は降下していき、これに伴い、TR2のベース電圧およびエミッタ電圧が降下していくことから、TR3のエミッタ電圧も降下していく。しかし、上記分圧電圧VdivがツェナーダイオードZD1のツェナー電圧Vzd1より低くなると、TR1が非道通となるため上記分圧電圧Vdivがツェナー電圧Vzd1にほぼ等しくなるように、TR1によりTR2,TR3が制御されるようになる。この制御が行われることにより、電源出力端子OUTの出力電圧は、ツェナー電圧Vzd1にTR1のベース−エミッタ間電圧Vbe(約0.7V)を加算し、抵抗R2と抵抗R3の分圧比の逆数を乗算した電圧値に制限されるようになる。これにより、電源入力端子INにサージ電圧が印加されても電源出力端子OUTからはサージ電圧が制限されて出力されるようになる。
なお、R1−TR1−ZD1の直列回路に流れる電流は、ツェナーダイオードZD1が動作する電流で良いことから、抵抗R1の値を数十kΩないし数百kΩとすることができるので、サージ電圧が印加された場合にもサージ電圧保護回路1に流れる電流を小さくすることができる。これにより、回路部品を小型化することができコストダウンを図ることができる。
In addition, when the divided voltage Vdiv obtained by dividing the output voltage output from the power supply output terminal OUT by the resistors R2 and R3 is lower than the Zener voltage Vzd1 of the Zener diode ZD1, TR1 is non-conductive. That is, when a steady-state input voltage is input to the power input terminal IN, TR1 is non-conductive. Here, when a surge voltage is applied to the power supply input terminal IN and the output voltage of the power supply output terminal OUT rises, the divided voltage Vdiv exceeds the Zener voltage Vzd1 of the Zener diode ZD1. As a result, current flows through the Zener diode ZD1 connected to the emitter when TR1 is turned on. In this case, when TR1 is turned on, the emitter voltage of TR1 is fixed to the Zener voltage Vzd1, but the collector voltage of TR1 is lowered, and accordingly, the base voltage and emitter voltage of TR2 are lowered. The emitter voltage of TR3 also drops. However, when the divided voltage Vdiv becomes lower than the Zener voltage Vzd1 of the Zener diode ZD1, TR1 is disabled. Become so. By performing this control, the output voltage of the power supply output terminal OUT is obtained by adding the base-emitter voltage Vbe (about 0.7 V) of the TR1 to the Zener voltage Vzd1 to obtain the reciprocal of the voltage dividing ratio of the resistors R2 and R3. It is limited to the multiplied voltage value. Thus, even if a surge voltage is applied to the power input terminal IN, the surge voltage is limited and output from the power output terminal OUT.
Since the current flowing through the series circuit of R1-TR1-ZD1 may be the current at which the Zener diode ZD1 operates, the value of the resistor R1 can be set to several tens kΩ to several hundred kΩ, so that a surge voltage is applied. In this case, the current flowing through the surge
次に、本発明にかかるサージ電圧保護回路1を具現化したサージ電圧保護回路2の回路構成を図2に示す。
図2に示す他のサージ電圧保護回路2は、サージ電圧保護回路1を具現化した回路とされており、図1に示すサージ電圧保護回路1において電源入力端子INとアース間に不要高周波成分を除去するコンデンサC2,C3を接続すると共に、電源出力端子OUTとアース間に負荷とされる抵抗RLを接続している。このサージ電圧保護回路2の各素子の値の一例を挙げると、コンデンサC1は約0.1μF、コンデンサC2は約0.01μF、抵抗R1は約100kΩ、ツェナーダイオードZD1のツェナー電圧Vzd1は約6.2V、コンデンサC1は約1μF、抵抗R2は約240kΩ、抵抗R3は約100kΩとされ、負荷とされる抵抗RLは約200Ωとされている。このように構成されたサージ電圧保護回路2において、リップル成分を除去できると共にサージ電圧を制限できることは、上記したサージ電圧保護回路1と同様とされている。
Next, FIG. 2 shows a circuit configuration of a surge
The other surge
そこで、図2に示すサージ電圧保護回路2においてサージ電圧(JASO-D001-94 5.7 A-1種)が電源入力端子INに印加された場合に、電源出力端子OUTから出力される出力電圧波形Vout2のシミュレーション結果を図3に示す。
図3を参照すると、約0.1秒経過するまでは約10Vの出力電圧となる通常電圧が電源入力端子INに供給されている。そして、約0.1秒経過すると約72Vのピーク電圧まで急激に立ち上がり、その後は急速に下降していき約0.45秒後に通常電圧に復帰するサージ電圧が電源入力端子INに印加される。このサージ電圧は、図3にVinとして示す波形で示されている。このような波形のサージ電圧が図2に示すサージ電圧保護回路2の電源入力端子INに印加されると、電源出力端子OUTから出力される出力電圧は、図3に示すようにサージ電圧よりやや遅れて上昇するが、その後はほぼ一定電圧に制限された出力電圧波形Vout2とされる。この場合、ZD1のツェナー電圧Vzd1が約6.2Vとされ、抵抗R2と抵抗R3の分圧比が約0.29とされていることから、ほぼ一定電圧に制限された出力電圧波形Vout2の最大電圧値は図示するように約23.8Vとなる。
Therefore, in the surge
Referring to FIG. 3, a normal voltage that is an output voltage of about 10 V is supplied to the power supply input terminal IN until about 0.1 seconds elapse. Then, after about 0.1 second, a surge voltage is applied to the power supply input terminal IN that suddenly rises to a peak voltage of about 72 V, then drops rapidly, and returns to the normal voltage after about 0.45 seconds. This surge voltage is shown by the waveform shown as Vin in FIG. When a surge voltage having such a waveform is applied to the power supply input terminal IN of the surge
なお、サージ電圧保護回路2においては、サージ電圧が入力された際に、ツェナーダイオードZD1のツェナー電圧Vzd1と抵抗R2,R3の分圧比に対応した出力電圧に制限されるが、ツェナーダイオードZD1のツェナー電圧Vzd1は、通常時に電源出力端子OUTから出力される出力電圧に抵抗R2,R3の分圧比を乗算した電圧値より高くする必要がある。しかし、ツェナー電圧Vzd1を高くし過ぎると制限される出力電圧も高くなることから、電源出力端子OUTに接続されている負荷である電子機器に悪影響を与えるおそれがある。そこで、これらを考慮してツェナー電圧Vzd1を決定するのが好適となる。
In the surge
なお、図3に対比して示す出力電圧波形Vout1は従来のサージ電圧保護回路から出力される出力電圧の波形であり、サージ電圧は制限されている。この出力電圧波形Vout1は、図6に示す従来のサージ電圧保護回路100を具現化した図7に示す従来のサージ電圧保護回路101においてサージ電圧(JASO-D001-94 5.7 A-1種)が電源入力端子INに印加された場合に、電源出力端子OUTから出力される出力電圧波形のシミュレーション結果とされている。図7に示す従来のサージ電圧保護回路101において、抵抗R100は約15Ωとされ、ZD100のツェナー電圧は約22Vとされ、電源出力端子OUTとアース間に約0.1μFとされたコンデンサC101および約0.01μFとされたコンデンサC102が並列接続されている。また、電源出力端子OUTとアース間には約200Ωの負荷とされる抵抗RLが接続されている。この場合、ZD100のツェナー電圧が約22Vとされていることから、出力電圧波形Vout1の最大電圧値は図示するように約22Vに制限されることになる。 The output voltage waveform Vout1 shown in comparison with FIG. 3 is a waveform of the output voltage output from the conventional surge voltage protection circuit, and the surge voltage is limited. This output voltage waveform Vout1 is generated by the surge voltage (JASO-D001-94 5.7 A-1 type) in the conventional surge voltage protection circuit 101 shown in FIG. 7 which embodies the conventional surge voltage protection circuit 100 shown in FIG. The simulation result of the output voltage waveform output from the power supply output terminal OUT when applied to the input terminal IN. In the conventional surge voltage protection circuit 101 shown in FIG. 7, the resistor R100 is about 15Ω, the Zener voltage of the ZD100 is about 22V, and the capacitor C101 and about 0.1 μF between the power output terminal OUT and the ground. A capacitor C102 of 0.01 μF is connected in parallel. Further, a resistor RL having a load of about 200Ω is connected between the power output terminal OUT and the ground. In this case, since the Zener voltage of the ZD 100 is about 22V, the maximum voltage value of the output voltage waveform Vout1 is limited to about 22V as illustrated.
次に、サージ電圧(JASO-D001-94 5.7 A-1種)が電源入力端子INに印加された場合において、図2に示すサージ電圧保護回路2に流れる電流波形I2のシミュレーション結果を、図7に示す従来のサージ電圧保護回路101に流れる電流波形I1のシミュレーション結果と対比して図4に示す。なお、電流波形I2と電流波形I1は電源入力端子INから電源出力端子OUTに向かって流れる電流の波形である。
図4を参照すると、図3にVinとして示すサージ電圧が図7に示す従来のサージ電圧保護回路101の電源入力端子INに印加されると、電源入力端子INから流れる電流波形I1はサージ電圧(Vin)に同期して約0.1秒後に約3.2Aのピーク電流に達し、その後は下降していき約0.3秒後にほぼ通常電流に復帰するようになる。このピーク電流から通常電流分を差し引いた最大電流がZD100に流れることから、ZD100はピーク電流である約3.2A以上の大きな許容電流のツェナーダイオードを使用する必要がある。また、抵抗R100にはピーク電流が流れる際に瞬間的ではあるが約150Wの電力が消費されることから、この消費電力に耐える大きな許容電力の抵抗を使用する必要がある。
Next, when a surge voltage (JASO-D001-94 5.7 A-1 type) is applied to the power input terminal IN, the simulation result of the current waveform I2 flowing through the surge
Referring to FIG. 4, when the surge voltage indicated as Vin in FIG. 3 is applied to the power input terminal IN of the conventional surge voltage protection circuit 101 shown in FIG. 7, the current waveform I1 flowing from the power input terminal IN is the surge voltage ( The peak current of about 3.2 A is reached after about 0.1 seconds in synchronism with Vin), and then decreases and returns to the normal current after about 0.3 seconds. Since the maximum current obtained by subtracting the normal current from the peak current flows in the ZD 100, the ZD 100 needs to use a Zener diode having a large allowable current of about 3.2 A or more which is the peak current. Further, since a power of about 150 W is consumed momentarily when the peak current flows in the resistor R100, it is necessary to use a resistor having a large allowable power that can withstand this power consumption.
これに対して、図4を参照すると、図3にVinとして示すサージ電圧が図2に示す本発明にかかるサージ電圧保護回路2の電源入力端子INに印加されると、電源入力端子INに流れる電流波形I2はサージ電圧(Vin)に同期してゆっくり上昇してほぼ一定となるが、上昇する電流は数十mAのわずかな電流となり、約0.45秒後に通常電流に復帰するようになる。このように、サージ電圧が印加されても電流波形I2の上昇分はわずかな電流となることから、ZD1は小さな許容電流のツェナーダイオードを使用することができる。また、サージ電圧が印加されても大きな電力を消費する素子が存在しないことから、大きな許容電力の素子を使用する必要もない。
On the other hand, referring to FIG. 4, when the surge voltage shown as Vin in FIG. 3 is applied to the power input terminal IN of the surge
次に、本発明の他の実施例のサージ電圧保護回路3の回路構成を図5に示す。
図5に示す本発明の他の実施例のサージ電圧保護回路3は、図1に示すサージ電圧保護回路1において、TR1を省略して抵抗R1の他端に直接ツェナーダイオードZD1のカソードを接続している。さらに、抵抗R2と抵抗R3の分圧回路も省略している。このように回路構成された他の実施例のサージ電圧保護回路3においては、抵抗R1とコンデンサC1とによって時定数が決定されるローパスフィルタが構成され、コンデンサC1の両端電圧からはリップル成分が除去されるようになる。このため、電源出力端子OUTからリップル成分が除去された出力電圧が出力されるようになる。
Next, FIG. 5 shows a circuit configuration of a surge
A surge
また、電源入力端子INに通常の電圧が入力されている場合は、ツェナーダイオードZD1のツェナー電圧Vzd1より通常の電圧が低いことから、ツェナーダイオードZD1には電流が流れず、サージ電圧保護回路3はリップル除去回路として動作している。ここで、電源入力端子INにサージ電圧が印加されて、電源入力端子INの入力電圧がツェナーダイオードZD1のツェナー電圧Vzd1を超えるようになるとツェナーダイオードZD1に電流が流れるようになり、TR2のベース電圧はツェナー電圧Vzd1で固定される。これに伴い、TR2のエミッタ電圧はツェナー電圧Vzd1にTR2のベース−エミッタ間電圧Vbe(約0.7V)を加算した電圧で固定される。TR2のエミッタはTR3のベースに接続されていることから、TR3のエミッタ電圧はTR2のエミッタ電圧にTR1のベース−エミッタ間電圧Vbe(約0.7V)を加算した電圧で固定される。この結果、電源出力端子OUTから出力される出力電圧は、サージ電圧が印加されてもツェナー電圧Vzd1にTR2のベース−エミッタ間電圧Vbe(約0.7V)とTR1のベース−エミッタ間電圧Vbe(約0.7V)を加算した電圧に制限されることになる。
When a normal voltage is input to the power input terminal IN, the normal voltage is lower than the zener voltage Vzd1 of the zener diode ZD1, so that no current flows through the zener diode ZD1, and the surge
サージ電圧保護回路3にサージ電圧が入力された場合の出力電圧波形は図3に示すVout2とほぼ同様となり、流れる電流波形は図4に示すI2とほぼ同様となる。なお、ツェナーダイオードZD1のツェナー電圧Vzd1は、通常時に電源出力端子OUTから出力される出力電圧より高くする必要がある。しかし、ツェナー電圧Vzd1を高くし過ぎると制限される出力電圧も高くなることから、電源出力端子OUTに接続されている負荷である電子機器に悪影響を与えるおそれがある。そこで、これらを考慮してツェナー電圧Vzd1を決定するのが好適となる。
When a surge voltage is input to the surge
上記説明した本発明にかかるサージ電圧保護回路は、サージ電圧が印加されても回路に流れる電流を大きく減少させることができることから、回路部品を小型化することができコストダウンを図ることができる。また、本発明にかかるサージ電圧保護回路は、リップル除去回路も兼ねているため、リップル成分も除去することができる。
また、本発明にかかるサージ保護回路を構成するトランジスタはNPN型に限ることはなく、PNP型としても良いし、トランジスタはユニポーラトランジスタとしてもよい。なお、ダーリントン接続したトランジスタを単体のトランジスタに置き換えることもできる。
さらに、上記説明した本発明にかかるサージ保護回路における回路素子の値は一例であって、これに限定されるものではない。なお、ツェナーダイオードZD1のツェナー電圧Vzd1は、通常時に電源出力端子OUTから出力される出力電圧に抵抗R2,R3の分圧比を乗算した電圧より高くする必要がある。
Since the surge voltage protection circuit according to the present invention described above can greatly reduce the current flowing through the circuit even when a surge voltage is applied, the circuit components can be reduced in size and the cost can be reduced. Further, since the surge voltage protection circuit according to the present invention also serves as a ripple removal circuit, the ripple component can also be removed.
The transistors constituting the surge protection circuit according to the present invention are not limited to the NPN type, but may be a PNP type, and the transistor may be a unipolar transistor. Note that a Darlington-connected transistor can be replaced with a single transistor.
Furthermore, the value of the circuit element in the surge protection circuit according to the present invention described above is an example, and the present invention is not limited to this. Note that the Zener voltage Vzd1 of the Zener diode ZD1 needs to be higher than the voltage obtained by multiplying the output voltage output from the power supply output terminal OUT at the normal time by the voltage dividing ratio of the resistors R2 and R3.
1 サージ電圧保護回路、2 サージ電圧保護回路、3 サージ電圧保護回路、100 サージ電圧保護回路、101 サージ電圧保護回路、200 リップル除去回路、C1,C2,C3 コンデンサ、TR1,TR2,TR3 トランジスタ、R1,R2,R3 抵抗、ZD1 ツェナーダイオード、C101,C102 コンデンサ、TR201,TR202 トランジスタ、R100,R201 抵抗、ZD100 ツェナーダイオード、RL 抵抗 1 Surge voltage protection circuit, 2 Surge voltage protection circuit, 3 Surge voltage protection circuit, 100 Surge voltage protection circuit, 101 Surge voltage protection circuit, 200 Ripple elimination circuit, C1, C2, C3 capacitor, TR1, TR2, TR3 transistor, R1 , R2, R3 resistance, ZD1 Zener diode, C101, C102 capacitor, TR201, TR202 transistor, R100, R201 resistance, ZD100 Zener diode, RL resistance
Claims (2)
前記第1抵抗と前記コンデンサとの接続点にカソードが接続され、アノードがアースされたツェナーダイオードと、
前記電源入力端子にコレクタが接続され、前記電源出力端子にエミッタが接続され、前記第1抵抗と前記コンデンサとの接続点がベースに接続されているトランジスタと、
を備えることを特徴とするサージ電圧保護回路。 A series circuit in which a first resistor and a capacitor are connected in series and connected between a power input terminal and ground;
A Zener diode having a cathode connected to a connection point between the first resistor and the capacitor, and an anode grounded;
A transistor having a collector connected to the power input terminal, an emitter connected to the power output terminal, and a connection point of the first resistor and the capacitor connected to a base;
A surge voltage protection circuit comprising:
第2抵抗と第3抵抗とが直列接続されて、電源出力端子とアース間に接続されている第2直列回路と、
前記第1抵抗と前記コンデンサとの接続点にコレクタが接続され、アノードがアースされたツェナーダイオードのカソードがエミッタに接続され、前記第2抵抗と前記第3抵抗との接続点がベースに接続されている第1トランジスタと、
前記電源入力端子にコレクタが接続され、前記電源出力端子にエミッタが接続され、前記第1抵抗と前記コンデンサとの接続点がベースに接続されている第2トランジスタと、
を備えることを特徴とするサージ電圧保護回路。 A first series circuit in which a first resistor and a capacitor are connected in series and connected between a power input terminal and ground;
A second series circuit in which a second resistor and a third resistor are connected in series and connected between the power supply output terminal and the ground;
A collector is connected to a connection point between the first resistor and the capacitor, a cathode of a Zener diode whose anode is grounded is connected to an emitter, and a connection point between the second resistor and the third resistor is connected to a base. A first transistor,
A second transistor having a collector connected to the power input terminal, an emitter connected to the power output terminal, and a connection point between the first resistor and the capacitor connected to a base;
A surge voltage protection circuit comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011266668A JP2013121203A (en) | 2011-12-06 | 2011-12-06 | Surge voltage protection circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011266668A JP2013121203A (en) | 2011-12-06 | 2011-12-06 | Surge voltage protection circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013121203A true JP2013121203A (en) | 2013-06-17 |
Family
ID=48773624
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011266668A Pending JP2013121203A (en) | 2011-12-06 | 2011-12-06 | Surge voltage protection circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013121203A (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103414328A (en) * | 2013-08-28 | 2013-11-27 | 深圳市东方之星电源有限公司 | Circuit for removing ripple currents of single-stage PFC flyback power supply |
CN104991598A (en) * | 2014-11-29 | 2015-10-21 | 成都颉盛科技有限公司 | Electric system based on surge current limiting |
WO2017085776A1 (en) * | 2015-11-17 | 2017-05-26 | 三菱電機株式会社 | Overvoltage protection circuit |
CN108695838A (en) * | 2018-05-18 | 2018-10-23 | 向玲丽 | A kind of power supply or signal transmission plug-in unit |
WO2019016961A1 (en) * | 2017-07-21 | 2019-01-24 | 株式会社島津製作所 | Inspection device for magnetic body |
CN111367338A (en) * | 2018-12-26 | 2020-07-03 | 沈阳新松机器人自动化股份有限公司 | Self-resetting switching circuit based on feedback control and control method |
-
2011
- 2011-12-06 JP JP2011266668A patent/JP2013121203A/en active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103414328A (en) * | 2013-08-28 | 2013-11-27 | 深圳市东方之星电源有限公司 | Circuit for removing ripple currents of single-stage PFC flyback power supply |
CN104991598A (en) * | 2014-11-29 | 2015-10-21 | 成都颉盛科技有限公司 | Electric system based on surge current limiting |
WO2017085776A1 (en) * | 2015-11-17 | 2017-05-26 | 三菱電機株式会社 | Overvoltage protection circuit |
WO2019016961A1 (en) * | 2017-07-21 | 2019-01-24 | 株式会社島津製作所 | Inspection device for magnetic body |
JPWO2019016961A1 (en) * | 2017-07-21 | 2020-04-09 | 株式会社島津製作所 | Inspection device for magnetic material |
CN108695838A (en) * | 2018-05-18 | 2018-10-23 | 向玲丽 | A kind of power supply or signal transmission plug-in unit |
CN111367338A (en) * | 2018-12-26 | 2020-07-03 | 沈阳新松机器人自动化股份有限公司 | Self-resetting switching circuit based on feedback control and control method |
CN111367338B (en) * | 2018-12-26 | 2021-06-22 | 沈阳新松机器人自动化股份有限公司 | Self-resetting switching circuit based on feedback control and control method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2013121203A (en) | Surge voltage protection circuit | |
JP2007328680A (en) | Power supply circuit | |
US20110075457A1 (en) | Capacitor startup apparatus and method with failsafe short circuit protection | |
JP2007089278A (en) | Dc-dc converter | |
JP2017070028A (en) | Semiconductor device | |
US9350251B2 (en) | Power conversion apparatus and over power protection method thereof | |
JP2010246294A (en) | Power supply circuit and electronic apparatus | |
US20100182726A1 (en) | Inrush current limitation circuit | |
JP3821717B2 (en) | DC stabilized power supply | |
US20150091443A1 (en) | Load driving apparatus with current balance function | |
CN105846663B (en) | Operating system and control method | |
CN209757022U (en) | Vehicle-mounted power supply stabilizing device and system | |
CN103036408A (en) | Power supply filter circuit | |
US9774266B2 (en) | Reducing output voltage undershoot in isolated power converters | |
KR20130014977A (en) | Signal transfer circuit | |
CN213182461U (en) | DC voltage-stabilized power supply driving circuit | |
JP2008301623A (en) | Balancing circuit with discharge function | |
CN210693770U (en) | Miniature vehicle-mounted voltage reduction power supply | |
CN219779976U (en) | Power supply switching circuit | |
CN210578243U (en) | Starting circuit and chip starting device | |
CN210490445U (en) | Input overvoltage protection module and terminal equipment | |
CN110572021B (en) | Overvoltage protection circuit, method and electric equipment | |
US7196918B2 (en) | Capacitive drop power supply with low power consumption | |
CN218733906U (en) | Constant current source | |
JP2006053803A (en) | Power supply circuit |