JP2010246294A - Power supply circuit and electronic apparatus - Google Patents
Power supply circuit and electronic apparatus Download PDFInfo
- Publication number
- JP2010246294A JP2010246294A JP2009093450A JP2009093450A JP2010246294A JP 2010246294 A JP2010246294 A JP 2010246294A JP 2009093450 A JP2009093450 A JP 2009093450A JP 2009093450 A JP2009093450 A JP 2009093450A JP 2010246294 A JP2010246294 A JP 2010246294A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- circuit
- current
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
本発明は、過電圧から負荷を保護することができる電源回路および電子機器に関する。 The present invention relates to a power supply circuit and an electronic device that can protect a load from an overvoltage.
レギュレータ回路などの電源回路は、入力電圧の起動時あるいは変動時、または負荷の消費電流の変動時に、出力電圧にオーバーシュートが発生することがある。 In a power supply circuit such as a regulator circuit, an overshoot may occur in the output voltage when the input voltage starts up or fluctuates, or when the current consumption of the load fluctuates.
図１は、従来の技術によるレギュレータ回路９０の構成を示す図である。レギュレータ回路９０は、入力端子１１に入力される電源８の電圧を所定の電圧に変換し、変換した電圧を出力端子１２から出力する電源回路である。出力端子１２には、図示しない負荷が接続され、出力電流ＩＯＵＴが負荷に供給される。制御回路９１は、エラーアンプ１３が出力する誤差信号に基づいて、スイッチングトランジスタなどで構成されるスイッチ２１を導通または遮断して、チョークコイル２４を介してコンデンサＣＯＵＴを充電する。スイッチ２１とチョークコイルとの接続点には、アノードがグランドに接続されるダイオードのカソードが接続されている。
FIG. 1 is a diagram showing a configuration of a
基準電圧生成回路１４は、入力端子１１に入力される電圧に基づいて基準電圧ＶＲＥＦを生成する。基準電圧生成回路１４によって生成された基準電圧ＶＲＥＦは、オーバーシュート防止用ＲＣフィルタ９２を介して、比較電圧ＶＲとして、エラーアンプ１３の反転入力端子に入力される。エラーアンプ１３の非反転入力端子には、出力電圧ＶＯＵＴを抵抗素子Ｒ１，Ｒ２で分圧した帰還電圧ＶＦＢが入力される。オーバーシュート防止用ＲＣフィルタ９２は、基準電圧生成回路１４の出力とエラーアンプ１３の反転入力端子との間に直列に接続される抵抗素子ＲＦと、一端がエラーアンプ１３の反転入力端子に接続され、他端がグランドに接続されるコンデンサＣＦとから構成される。エラーアンプ１３は、帰還電圧ＶＦＢと比較電圧ＶＲとの差を増幅した誤差信号を出力し、制御回路９１に送る。
The reference
図２は、レギュレータ回路９０の動作を説明するためのタイムチャートである。電源８の電圧が時刻ｔ１に入力端子１１に入力されたとき、入力端子１１の電圧ＶＩＮは、０Ｖから電源８の電圧まで速やかに上昇する。基準電圧生成回路１４の出力は、時刻ｔ１に０Ｖから基準電圧ＶＲＥＦまで速やかに上昇するが、オーバーシュート防止用ＲＣフィルタ９２を介した比較電圧ＶＲは、抵抗素子ＲＦの抵抗値とコンデンサＣＦの容量とで決まる時定数で０Ｖから基準電圧ＶＲＥＦと同じ電圧まで緩やかに上昇する。
FIG. 2 is a time chart for explaining the operation of the
エラーアンプ１３の反転入力端子に入力される比較電圧ＶＲが、抵抗素子ＲＦの抵抗値とコンデンサＣＦの容量とで決まる時定数で緩やかに上昇するので、出力電圧ＶＯＵＴも緩やかに上昇しようとする。このとき、負荷への突入電流のために、図２のＡ部に示すように、一次的にＶＯＵＴは上昇するが、比較電圧ＶＲが緩やかに上昇しているので、出力電圧ＶＯＵＴ自身の上昇速度も抑えられ、出力電圧ＶＯＵＴは、所定の出力電圧を超えることがなく、オーバーシュートは発生しない。
Since the comparison voltage VR input to the inverting input terminal of the
このように、レギュレータ回路９０は、オーバーシュート防止用ＲＣフィルタ９２を備えているので、電源８の電圧が入力端子１１に入力されたとき、出力電圧ＶＯＵＴのオーバーシュートを防止することができる。
As described above, the
特許文献１に記載される安定化電源は、起動時から所定時間が経過するまで、電源出力のオーバーシュートを抑制するための制御信号を生成するソフトスタート回路を有する。ソフトスタート回路は、出力された直流電源の電圧に基づいて、起動後コンデンサの容量と抵抗素子の抵抗値とで決まる時定数の時間だけ、出力電圧の上昇を制限する制御信号を出力する。
The stabilized power supply described in
特許文献２に記載される電源システムは、負荷回路が、負荷電流の増加量を表し、かつ負荷電流を増加するタイミングより所定の時間だけ早く変化する負荷信号を制御部に出力する。制御部は、出力電圧と基準電圧との誤差に基づいて出力電圧を制御する。制御部は、負荷信号が指示されると、基準電圧を、出力電圧をアンダーシュート量に相当する電圧分上昇させることができる電圧だけ上昇させる。負荷電流が急増したとき、出力電圧は瞬時に低下するが、すでにアンダーシュート量に相当する電圧だけ上昇しているので、所定の電圧に制御される。
In the power supply system described in
しかしながら、レギュレータ回路９０は、負荷の消費電流が急増した場合、たとえば図２に示すように、時刻ｔ２に負荷が停止状態から動作状態に変化して消費電流が急増した場合、負荷への出力電流ＩＯＵＴが急増したことによって、出力電圧ＶＯＵＴが急激に低下し、その後出力電圧ＶＯＵＴが所定の電圧に復帰するまでの間、図２のＢ部に示すように、出力電圧ＶＯＵＴにオーバーシュートが発生する。負荷の消費電流が急増した場合のオーバーシュートは、オーバーシュート防止用ＲＣフィルタ９２では防ぐことができない。特許文献１に記載される安定化電源および特許文献２に記載される電源システムも、負荷の消費電流が急増した場合のオーバーシュートを防ぐことはできない。
However, when the current consumption of the load suddenly increases, for example, as shown in FIG. 2, the
本発明の目的は、消費電流が急激に増加したときの出力電圧のオーバーシュートを防止することができる電源回路および電子機器を提供することである。 The objective of this invention is providing the power supply circuit and electronic device which can prevent the overshoot of an output voltage when consumption current increases rapidly.
本発明（１）は、電源の電圧が入力される入力部と、
負荷が接続され、接続される負荷に出力電圧を出力する出力部と、
出力部から出力すべき目標電圧を生成し、負荷が消費する消費電流が増加したとき、増加した時点から少なくとも予め定める期間、消費電流が増加した時点以前での目標電圧より低い電圧の目標電圧を生成する目標電圧生成部と、
目標電圧生成部によって生成される目標電圧と出力部から出力される出力電圧との差に基づいて、入力部に入力される電圧を目標電圧生成部によって生成される目標電圧に一致するように変換し、変換した電圧を出力部から出力させる変換部とを含むことを特徴とする電源回路である。
The present invention (1) includes an input unit to which a voltage of a power supply is input;
An output unit connected to a load and outputting an output voltage to the connected load;
When the target voltage to be output from the output unit is generated and the consumption current consumed by the load increases, a target voltage that is lower than the target voltage before the point at which the consumption current increases is set for at least a predetermined period from the increased point. A target voltage generator to generate,
Based on the difference between the target voltage generated by the target voltage generator and the output voltage output from the output unit, the voltage input to the input unit is converted to match the target voltage generated by the target voltage generator. And a converter that outputs the converted voltage from the output unit.
また本発明（５）は、電源の電圧が入力される入力部と、
負荷が接続され、接続される負荷に電圧を出力する出力部と、
予め定める目標電圧と出力部から出力される出力電圧との差に基づいて、入力部に入力された電圧を予め定める目標電圧に一致するように変換し、変換した電圧を出力部から出力させる変換部と、
負荷が消費する消費電流が増加したとき、消費電流が増加する時点から少なくとも予め定める抑止期間、前記変換部による変換を抑止する変換抑止部とを含むことを特徴とする電源回路である。
また本発明（６）は、前記電源回路を備えていることを特徴とする電子機器である。
Moreover, this invention (5) has an input part into which the voltage of a power supply is input,
An output unit connected to a load and outputting a voltage to the connected load;
Conversion that converts the voltage input to the input unit to match the predetermined target voltage based on the difference between the predetermined target voltage and the output voltage output from the output unit, and outputs the converted voltage from the output unit And
When the consumption current consumed by the load increases, the power supply circuit includes a conversion suppression unit that suppresses conversion by the conversion unit at least in a predetermined suppression period from the time when the consumption current increases.
The present invention (6) is an electronic apparatus comprising the power supply circuit.
本発明（１）によれば、入力部によって、電源の電圧が入力され、負荷が接続される出力部によって、接続される負荷に出力電圧が出力され、目標電圧生成部によって、出力部から出力すべき目標電圧が生成され、変換部によって、目標電圧生成部によって生成される目標電圧と出力部から出力される出力電圧との差に基づいて、入力部に入力される電圧が目標電圧生成部によって生成される目標電圧に一致するように変換され、変換された電圧が出力部から出力される。そして、目標電圧生成部によって、負荷が消費する消費電流が増加するとき、増加した時点から少なくとも予め定める期間、消費電流が増加した時点以前での目標電圧より低い電圧の目標電圧が生成される。 According to the present invention (1), the voltage of the power source is input by the input unit, the output voltage is output to the connected load by the output unit to which the load is connected, and is output from the output unit by the target voltage generating unit. The target voltage to be generated is generated, and the voltage input to the input unit is converted by the conversion unit based on the difference between the target voltage generated by the target voltage generation unit and the output voltage output from the output unit. Is converted so as to coincide with the target voltage generated by, and the converted voltage is output from the output unit. Then, when the consumption current consumed by the load increases, the target voltage generation unit generates a target voltage having a voltage lower than the target voltage before the increase of the consumption current for at least a predetermined period from the increase.
したがって、目標電圧を消費電流が増加する前の目標電圧より低い電圧とすることによって、消費電流が急激に増加しても、出力電圧の急峻な上昇を抑止することができ、出力電圧のオーバーシュートを防止することができる。 Therefore, by setting the target voltage to a voltage lower than the target voltage before the current consumption increases, even if the current consumption increases abruptly, a sudden increase in the output voltage can be suppressed, and the output voltage overshoots. Can be prevented.
また本発明（５）によれば、入力部によって、電源の電圧が入力され、負荷が接続される出力部によって、接続される負荷に電圧が出力され、変換部によって、予め定める目標電圧と出力部から出力される出力電圧との差に基づいて、入力部に入力された電圧が予め定める目標電圧に一致するように変換され、変換された電圧が出力部から出力される。そして、変換抑止部によって、負荷が消費する消費電流が増加するとき、消費電流が増加する時点から少なくとも予め定める抑止期間、前記変換部による変換が抑止される。 According to the invention (5), the voltage of the power source is input by the input unit, the voltage is output to the connected load by the output unit to which the load is connected, and the predetermined target voltage and output are output by the conversion unit. Based on the difference from the output voltage output from the unit, the voltage input to the input unit is converted to match a predetermined target voltage, and the converted voltage is output from the output unit. Then, when the consumption current consumed by the load increases by the conversion suppression unit, the conversion by the conversion unit is suppressed for at least a predetermined suppression period from the time when the consumption current increases.
したがって、出力電圧を目標電圧に一致させるまでの時間を予め定める抑止時間以上とすることによって、消費電流が急激に増加した直後電圧が極端に低下した出力電圧が目標電圧に一致するまでの時間を遅くしているので、出力電圧の急峻な上昇を抑止することができ、出力電圧のオーバーシュートを防止することができる。 Therefore, by setting the time until the output voltage matches the target voltage to be equal to or greater than the predetermined suppression time, the time until the output voltage when the voltage decreases drastically immediately after the consumption current suddenly increases matches the target voltage. Since it is slow, it is possible to suppress a steep rise in the output voltage and to prevent an overshoot of the output voltage.
また本発明（６）によれば、前記電源回路を備えているので、負荷の消費電流が急増しても、負荷に過電圧が印加されることがなく、電子機器を過電圧から保護することができる。 According to the present invention (6), since the power supply circuit is provided, even if the current consumption of the load increases rapidly, no overvoltage is applied to the load, and the electronic device can be protected from the overvoltage. .
図３は、本発明の実施の第１の形態であるレギュレータ回路１０の構成を示す図である。電源回路であるレギュレータ回路１０は、シリーズレギュレータであり、入力端子１１、出力端子１２、エラーアンプ１３、基準電圧生成回路１４、電流検出回路１５、基準電圧一定期間低下回路１６、トランジスタＴｒ１、抵抗素子Ｒ１，Ｒ２，ＲＦ、およびコンデンサＣＦ，ＣＯＵＴを含んで構成されている。
FIG. 3 is a diagram showing a configuration of the
入力部である入力端子１１は、電源８、たとえば車載用のバッテリの電圧が入力される。トランジスタＴｒ１は、ＰＮＰ型のトランジスタからなるスイッチであり、エミッタが電流検出回路１５を介して入力端子１１に接続され、コレクタが出力端子１２に接続され、ベースがエラーアンプ１３の出力に接続されている。トランジスタＴｒ１は、エラーアンプ１３から出力される誤差信号に応じて、コンデンサＣＯＵＴに供給する電流を変化させて、出力端子１２から出力する出力電圧ＶＯＵＴを制御する。出力部である出力端子１２は、図示しない負荷が接続される。負荷は、たとえばナビゲーション装置、オーディオ機器あるいはビデオ機器などのデバイスである。
An
抵抗素子Ｒ１は、一端が出力端子１２に接続され、他端が抵抗素子Ｒ２の一端に接続されており、抵抗素子Ｒ２の他端は、グランドに接続されている。抵抗素子Ｒ１および抵抗素子Ｒ２は、出力電圧ＶＯＵＴを分圧した帰還電圧ＶＦＢをエラーアンプ１３の非反転入力端子に入力する。
One end of the resistance element R1 is connected to the
基準電圧生成回路１４は、入力端子１１に入力される電圧に基づいて基準電圧ＶＲＥＦを生成する。基準電圧ＶＲＥＦは、出力端子１２から出力する出力電圧を、予め定める目標電圧、たとえば５Ｖとするための基準となる電圧である。基準電圧生成回路１４は、たとえば直列に接続される２つの抵抗素子によって構成してもよいし、他の構成であってもよい。
The reference
抵抗素子ＲＦは、一端が基準電圧生成回路１４の出力に接続され、他端がエラーアンプ１３の反転入力端子およびコンデンサＣＦの一端に接続されている。コンデンサＣＦの他端は、グランドに接続されている。基準電圧生成回路１４から出力された基準電圧ＶＲＥＦは、抵抗素子ＲＦを介して比較電圧ＶＲとして、エラーアンプ１３の反転入力端子に入力される。
The resistor element RF has one end connected to the output of the reference
エラーアンプ１３は、抵抗素子Ｒ１と抵抗素子Ｒ２との接続点が非反転入力端子に接続され、基準電圧生成回路１４の出力が抵抗素子ＲＦを介して反転入力端子に接続され、トランジスタＴｒ１のベースが出力に接続されている。エラーアンプ１３は、非反転入力端子に入力される帰還電圧ＶＦＢと、反転入力端子に入力される比較電圧ＶＲとの差を増幅し、誤差信号としてトランジスタＴｒ１のベースに送り、出力端子１２から負荷に供給する出力電流ＩＯＵＴを制御する。たとえば、帰還電圧ＶＦＢが比較電圧ＶＲより低い場合は、その差が大きいほど、トランジスタＴｒ１に多くの電流を出力させる。
を構成する。
In the
Configure.
抵抗素子ＲＦとコンデンサＣＦとは、図１に示したオーバーシュート防止用ＲＣフィルタ９２と同じ構成であり、電源８の電圧が入力端子１１に入力されたとき、比較電圧ＶＲを抵抗素子ＲＦの抵抗値とコンデンサＣＦの容量とで決まる時定数で緩やかに上昇させる。したがって、負荷への突入電流によって出力電流ＩＯＵＴが急増しても、比較電圧ＶＲが緩やかに上昇するので、出力電圧ＶＯＵＴ自身の上昇速度も抑えられ、出力電圧ＶＯＵＴは、所定の出力電圧を超えることがなく、出力電圧ＶＯＵＴのオーバーシュートは発生することはない。
The resistance element RF and the capacitor CF have the same configuration as the overshoot
電流検出部である電流検出回路１５は、入力端子１１からトランジスタＴｒ１のエミッタへ流れる電流が予め定める電流値以上に増加したことを検出し、電流が予め定める電流値以上に増加したことを表す増加検出信号Ｓ１を基準電圧一定期間低下回路１６に送る。基準電圧一定期間低下回路１６は、電流が予め定める電流値以上に増加したことを電流検出回路１５から増加検出信号Ｓ１によって知らされると、エラーアンプ１３の反転入力端子に入力される比較電圧ＶＲを強制的に低下させる。
The
エラーアンプ１３、トランジスタＴｒ１、抵抗素子Ｒ１，Ｒ２、およびコンデンサＣＯＵＴは、変換部を構成する。基準電圧生成回路１４、電流検出回路１５、基準電圧一定期間低下回路１６、抵抗素子ＲＦおよびコンデンサＣＦは、目標電圧生成部を構成する。
The
図４は、基準電圧一定期間低下回路１６ａの構成を示す図である。基準電圧一定期間低下回路１６ａは、基準電圧一定期間低下回路１６の第１の実施例であり、Ｏｎｅ Ｓｈｏｔ Ｐｕｌｓｅ生成回路１６１、トランジスタＴｒ２および抵抗素子Ｒ３を含んで構成されている。
FIG. 4 is a diagram showing the configuration of the reference voltage constant period reduction circuit 16a. The reference voltage constant period decrease circuit 16a is a first embodiment of the reference voltage constant
１ショットパルス（以下、Ｏｎｅ Ｓｈｏｔ Ｐｕｌｓｅと記す）生成回路１６１は、増加検出信号Ｓ１が入力され、増加検出信号Ｓ１がＬＯＷレベル（以下「Ｌレベル」という）からＨＩＧＨレベル（以下「Ｈレベル」という）に変化したとき、予め定めるパルス幅Ｔ１のパルス信号Ｓ２を出力する。
The one-shot pulse (hereinafter referred to as “One Shot Pulse”)
トランジスタＴｒ２は、ＮＰＮ型のトランジスタであり、ベースがＯｎｅ Ｓｈｏｔ Ｐｕｌｓｅ生成回路１６１の出力に接続され、Ｏｎｅ Ｓｈｏｔ Ｐｕｌｓｅ生成回路１６１からのパルス信号が入力される。エミッタはグランドに接続され、コレクタは抵抗素子Ｒ３の一端に接続されている。抵抗素子Ｒ３の他端は、抵抗素子ＲＦおよびコンデンサＣＦの接続点、すなわち、エラーアンプ１３の反転有力端子に接続されている。
The transistor Tr2 is an NPN-type transistor, the base is connected to the output of the One Shot
トランジスタＴｒ２は、Ｏｎｅ Ｓｈｏｔ Ｐｕｌｓｅ生成回路１６１からのパルス信号Ｓ２がＨレベルになると、導通状態となり、抵抗素子ＲＦとコンデンサＣＦとの接続点の電圧、つまり比較電圧ＶＲをほぼグランドレベルまで低下させる。コンデンサＣＦの充電時間より放電時間を十分短くする必要があるので、抵抗素子Ｒ３の抵抗値は、抵抗素子ＲＦの抵抗値の概ね１／１０以下の値にし、ほぼ０Ωであってもよい。
The transistor Tr2 becomes conductive when the pulse signal S2 from the One Shot
図５は、Ｏｎｅ Ｓｈｏｔ Ｐｕｌｓｅ生成回路１６１の構成の一例を示す図である。Ｏｎｅ Ｓｈｏｔ Ｐｕｌｓｅ生成回１６１は、増幅器１６２、抵抗素子Ｒ４、コンデンサＣ１、基準電圧源１６３、コンパレータ１６４、インバータ１６５、および論理積回路１６６を含んで構成される。
FIG. 5 is a diagram illustrating an example of the configuration of the One Shot
増幅器１６２は、入力される増加検出信号Ｓ１を増幅して出力する。増幅器１６２の出力は、抵抗素子Ｒ４の一端と、論理積回路１６６の１つの入力に接続されている。抵抗素子Ｒ４の他端は、一端がグランドに接続されているコンデンサＣ１の他端と、コンパレータ１６４の非反転入力端子に接続されている。コンパレータ１６４は、基準電圧源１６３の電圧が反転入力端子に印加され、出力がインバータ１６５の入力に接続されている。インバータ１６５の出力は、論理積回路１６６の他の入力に接続されている。
The
増加検出信号Ｓ１がＬレベルからＨレベルに変化すると、コンパレータ１６４の非反転入力端子の電圧は、抵抗素子Ｒ４の抵抗値とコンデンサＣ１の容量とで決まる時定数で、ＬレベルからＨレベルに上昇する。コンパレータ１６４の非反転入力端子の電圧が、基準電圧源１６３の電圧を超えると、コンパレータ１６４の出力は、ＬレベルからＨレベルに変化する。すなわち、インバータ１６５の出力は、コンパレータ１６４の出力がＬレベルからＨレベルに変化したときに、ＨレベルからＬレベルに変化する。したがって、論理積回路１６６は、増加検出信号Ｓ１がＬレベルからＨレベルに変化したときから、インバータ１６５の出力がＨレベルからＬレベルに変化するまでの期間にＨレベルのパルス信号Ｓ２を出力する。
When the increase detection signal S1 changes from the L level to the H level, the voltage at the non-inverting input terminal of the
図６は、レギュレータ回路１０の動作を説明するためのタイムチャートである。負荷の電流が増加したとき、たとえばオーディオ機器が停止状態から動作状態に変化したとき、負荷に供給される出力電流ＩＯＵＴが急増する。停止状態は、消費電流が予め定める電流値以下の電流値である第１の状態に相当し、動作状態は、消費電流が予め定める電流値より大きい電流値である第２の状態に相当する。
FIG. 6 is a time chart for explaining the operation of the
時刻ｔ２に出力電流ＩＯＵＴが急増すると、電流検出回路１５は、出力電流ＩＯＵＴが予め定める電流値以上に増加したことを検出し、増加検出信号Ｓ１をＨレベルとする。増加検出信号Ｓ１がＨレベルになると、Ｏｎｅ Ｓｈｏｔ Ｐｕｌｓｅ生成回１６１は、パルス幅Ｔ１の期間Ｈレベルとなるパルス信号Ｓ２を出力する。トランジスタＴｒ２は、パルス信号Ｓ２がＨレベルの期間導通状態となるので、比較電圧ＶＲは、基準電圧ＶＲＥＦからほぼグランドレベルまで低下する。抵抗素子ＲＦの抵抗値よりも十分小さい抵抗値の抵抗素子Ｒ３が設けられているので、比較電圧ＶＲは、ほぼ抵抗素子Ｒ３の抵抗値とコンデンサＣ１の容量とで決まる時定数で低下する。
When the output current IOUT rapidly increases at time t2, the
時刻ｔ２から時間Ｔ１が経過すると、パルス信号Ｓ２は、ＨレベルからＬレベルに変化する。パルス信号Ｓ２がＬレベルになると、トランジスタＴｒ２は、遮断状態となり、比較電圧ＶＲは、抵抗素子ＲＦの抵抗値とコンデンサＣＦの容量とで決まる時定数で緩やかに上昇する。 When time T1 elapses from time t2, the pulse signal S2 changes from H level to L level. When the pulse signal S2 becomes L level, the transistor Tr2 is cut off, and the comparison voltage VR gradually increases with a time constant determined by the resistance value of the resistance element RF and the capacitance of the capacitor CF.
時刻ｔ２に出力電流ＩＯＵＴが急増したとき、出力電圧ＶＯＵＴは急激に低下し、帰還電圧ＶＦＢも急激に低下するが、比較電圧ＶＲも低下するので、帰還電圧ＶＦＢと比較電圧ＶＲとの差は小さく、エラーアンプ１３が出力する誤差信号は、出力電圧ＶＯＵＴを大きく上昇させる値にはならない。したがって、出力電圧ＶＯＵＴは、図６のＣ部に示すように、所定の電圧を超えることはなく、オーバーシュートは発生しない。
When the output current IOUT rapidly increases at time t2, the output voltage VOUT decreases rapidly and the feedback voltage VFB also decreases rapidly. However, since the comparison voltage VR also decreases, the difference between the feedback voltage VFB and the comparison voltage VR is small. The error signal output from the
図７は、基準電圧一定期間低下回路１６ｂの構成を示す図である。基準電圧一定期間低下回路１６ｂは、基準電圧一定期間低下回路１６の第２の実施例であり、Ｏｎｅ Ｓｈｏｔ Ｐｕｌｓｅ生成回路１６１ａ、トランジスタＴｒ３および抵抗素子Ｒ４を含んで構成されている。図４に示した基準電圧一定期間低下回路１６は、ＰＮＰ型のトランジスタＴｒ２を用いたが、図７に示す基準電圧一定期間低下回路１６ｂは、ＮＰＮ型のトランジスタＴｒ３を用いている。
FIG. 7 is a diagram showing a configuration of the reference voltage constant
Ｏｎｅ Ｓｈｏｔ Ｐｕｌｓｅ生成回路１６１ａは、増加検出信号Ｓ１を反転した反転増加検出信号Ｓ１ａが入力され、反転増加検出信号Ｓ１ａがＨレベルからＬレベルに変化したときに、Ｌレベルのパルス幅Ｔ１のパルス信号Ｓ２ａを出力する。反転増加検出信号Ｓ１ａは、たとえば増加検出信号Ｓ１をインバータによって反転させた信号である。Ｏｎｅ Ｓｈｏｔ Ｐｕｌｓｅ生成回路１６１ａは、Ｏｎｅ Ｓｈｏｔ Ｐｕｌｓｅ生成回路１６１の入力および出力にそれぞれインバータを設けることによって実現することができる。
The One Shot Pulse generation circuit 161a receives the inverted increase detection signal S1a obtained by inverting the increase detection signal S1, and when the inverted increase detection signal S1a changes from the H level to the L level, the pulse signal having the L level pulse width T1. S2a is output. The inversion increase detection signal S1a is, for example, a signal obtained by inverting the increase detection signal S1 with an inverter. The One Shot Pulse generation circuit 161a can be realized by providing inverters at the input and output of the One Shot
トランジスタＴｒ３は、ベースがＯｎｅ Ｓｈｏｔ Ｐｕｌｓｅ生成回路１６１ａの出力に接続され、コレクタが、一端がグランドに接続される抵抗素子Ｒ４の他端に接続され、エミッタが抵抗素子ＲＦおよびコンデンサＣＦの接続点、すなわち、エラーアンプ１３の反転有力端子に接続されている。トランジスタＴｒ３は、Ｏｎｅ Ｓｈｏｔ Ｐｕｌｓｅ生成回路１６１ａからのパルス信号がＬレベルになると、導通状態となり、抵抗素子ＲＦとコンデンサＣＦとの接続点の電圧、つまり比較電圧ＶＲをほぼグランドレベルまで低下させる。コンデンサＣＦの充電時間より放電時間を十分短くする必要があるので、抵抗素子Ｒ４の抵抗値は、抵抗素子ＲＦの抵抗値の概ね１／１０以下の値にし、ほぼ０Ωであってもよい。
The transistor Tr3 has a base connected to the output of the One Shot Pulse generation circuit 161a, a collector connected to the other end of the resistance element R4 whose one end is connected to the ground, and an emitter connected to the connection point of the resistance element RF and the capacitor CF. That is, it is connected to the inverting potential terminal of the
図８は、基準電圧一定期間低下回路１６ｂを用いた場合のレギュレータ回路１０の動作を説明するためのタイムチャートである。負荷の電流が増加したとき、たとえばオーディオ機器が停止状態から動作状態に変化したとき、負荷に供給される出力電流ＩＯＵＴが急増する。
FIG. 8 is a time chart for explaining the operation of the
時刻ｔ２に出力電流ＩＯＵＴが急増すると、電流検出回路１５は、出力電流ＩＯＵＴが予め定める電流値以上に増加したことを検出し、増加検出信号Ｓ１ａをＬレベルとする。増加検出信号Ｓ１ａがＬレベルになると、Ｏｎｅ Ｓｈｏｔ Ｐｕｌｓｅ生成回１６１ａは、パルス幅Ｔ１の期間Ｌレベルとなるパルス信号Ｓ２ａを出力する。トランジスタＴｒ３は、増加検出信号Ｓ１ａがＬレベルの期間導通状態となるので、比較電圧ＶＲは、基準電圧ＶＲＥＦから低下する。抵抗素子ＲＦの抵抗値よりも十分小さい抵抗値の抵抗素子Ｒ４が設けられているので、比較電圧ＶＲは、ほぼ抵抗素子Ｒ４の抵抗値とコンデンサＣ１の容量とで決まる時定数で低下する。
When the output current IOUT rapidly increases at time t2, the
時刻ｔ２から時間Ｔ１が経過すると、パルス信号Ｓ２ａは、ＬレベルからＨレベルに変化する。パルス信号Ｓ２ａがＨレベルになると、トランジスタＴｒ３は、遮断状態となり、比較電圧ＶＲは、抵抗素子ＲＦの抵抗値とコンデンサＣＦの容量とで決まる時定数で緩やかに上昇する。 When time T1 elapses from time t2, the pulse signal S2a changes from L level to H level. When the pulse signal S2a becomes H level, the transistor Tr3 enters a cut-off state, and the comparison voltage VR gradually increases with a time constant determined by the resistance value of the resistance element RF and the capacitance of the capacitor CF.
時刻ｔ２に出力電流ＩＯＵＴが急増したとき、出力電圧ＶＯＵＴは急激に低下し、帰還電圧ＶＦＢも急激に低下するが、比較電圧ＶＲも低下するので、帰還電圧ＶＦＢと比較電圧ＶＲとの差は小さく、エラーアンプ１３が出力する誤差信号は、出力電圧ＶＯＵＴを大きく上昇させる値にはならない。したがって、出力電圧ＶＯＵＴは、図７のＣ部に示すように、所定の電圧を超えることはなく、オーバーシュートは発生しない。
When the output current IOUT rapidly increases at time t2, the output voltage VOUT decreases rapidly and the feedback voltage VFB also decreases rapidly. However, since the comparison voltage VR also decreases, the difference between the feedback voltage VFB and the comparison voltage VR is small. The error signal output from the
図９は、基準電圧一定期間低下回路１６ｃの構成を示す図である。基準電圧一定期間低下回路１６ｃは、基準電圧一定期間低下回路１６の第３の実施例であり、ダイオード１６７、コンデンサＣ２およびトランジスタＴｒ４を含んで構成されている。
FIG. 9 is a diagram showing a configuration of the reference voltage constant
トランジスタＴｒ４は、ベースに増加検出信号Ｓ１が入力され、エミッタがグランドに接続され、コレクタがコンデンサＣ２の一端に接続されている。コンデンサＣ２の他端は、ダイオード１６７のカソードに接続され、ダイオード１６７のアノードは、抵抗素子ＲＦおよびコンデンサＣＦの接続点、すなわち、エラーアンプ１３の反転有力端子に接続されている。
In the transistor Tr4, the increase detection signal S1 is input to the base, the emitter is connected to the ground, and the collector is connected to one end of the capacitor C2. The other end of the capacitor C2 is connected to the cathode of the
トランジスタＴｒ４は、増加検出信号Ｓ１がＨレベルになると、導通状態となり、コレクタが接続されるコンデンサＣ２の一端の電圧をグランドレベルまで引き下げる。コンデンサＣ２の他端の電圧も同時にグランドレベルまで下がるので、ダイオード１６７のアノードの電圧、つまり比較電圧ＶＲは、基準電圧ＶＲＥＦと同じ電圧から、ダイオード１６７の電圧降下分の電圧０．７Ｖ程度まで急減する。比較電圧ＶＲは、０．７Ｖ程度まで急減した後、基準電位ＲＥＦまで抵抗素子ＲＦの抵抗値とコンデンサＣＦの容量とで決まる時定数で緩やかに上昇する。
The transistor Tr4 becomes conductive when the increase detection signal S1 becomes H level, and reduces the voltage at one end of the capacitor C2 to which the collector is connected to the ground level. Since the voltage at the other end of the capacitor C2 is also lowered to the ground level at the same time, the anode voltage of the
図１０は、基準電圧一定期間低下回路１６ｃを用いた場合のレギュレータ回路１０の動作を説明するためのタイムチャートである。負荷の電流が増加したとき、たとえばオーディオ機器が停止状態から動作状態に変化したとき、負荷に供給される出力電流ＩＯＵＴが急増する。
FIG. 10 is a time chart for explaining the operation of the
時刻ｔ２に出力電流ＩＯＵＴが急増すると、電流検出回路１５は、出力電流ＩＯＵＴが予め定める電流値以上に増加したことを検出し、増加検出信号Ｓ１をＨレベルとする。増加検出信号Ｓ１がＨレベルになると、トランジスタＴｒ４は導通状態となり、比較電圧ＶＲは、基準電圧ＶＲＥＦと同じ電圧から０．７Ｖ程度まで急減する。比較電圧ＶＲは、０．７Ｖ程度まで急減した後、基準電位ＲＥＦまで緩やかに上昇する。
When the output current IOUT rapidly increases at time t2, the
時刻ｔ２に出力電流ＩＯＵＴが急増したとき、出力電圧ＶＯＵＴは急減するが、比較電圧ＶＲも急減するので、帰還電圧ＶＦＢと比較電圧ＶＲとの差は小さく、エラーアンプ１３が出力する誤差信号は、出力電圧ＶＯＵＴを大きく上昇させる値にはならない。したがって、出力電圧ＶＯＵＴは、所定の電圧を超えることはなく、オーバーシュートは発生しない。
When the output current IOUT rapidly increases at time t2, the output voltage VOUT decreases rapidly, but the comparison voltage VR also decreases rapidly. Therefore, the difference between the feedback voltage VFB and the comparison voltage VR is small, and the error signal output by the
図１１は、基準電圧一定期間低下回路１６ｄの構成を示す図である。基準電圧一定期間低下回路１６ｄは、基準電圧一定期間低下回路１６の第４の実施例であり、コンデンサＣ３およびトランジスタＴｒ５を含んで構成されている。図９に示した基準電圧一定期間低下回路１６ｃは、ＮＰＮ型のトランジスタＴｒ４を用いたが、図１１に示す基準電圧一定期間低下回路１６ｄは、ＰＮＰ型のトランジスタＴｒ５を用いている。
FIG. 11 is a diagram showing a configuration of the reference voltage constant
トランジスタＴｒ５は、ベースに反転増加検出信号Ｓ１ａが入力され、コレクタがグランドに接続され、エミッタがコンデンサＣ３の一端に接続されている。コンデンサＣ３の他端は、抵抗素子ＲＦおよびコンデンサＣＦの接続点、すなわち、エラーアンプ１３の反転有力端子に接続されている。トランジスタＴｒ５は、反転増加検出信号Ｓ１ａがＬレベルになると、導通状態となり、エミッタが接続されるコンデンサＣ３の一端の電圧をグランドレベルまで引き下げる。コンデンサＣ３の他端の電圧、つまり比較電圧ＶＲも同時にグランドレベルまで下がる。比較電圧ＶＲは、グランドレベルまで急減した後、基準電位ＲＥＦまで抵抗素子ＲＦの抵抗値とコンデンサＣＦの容量とで決まる時定数で緩やかに上昇する。
In the transistor Tr5, the inverted increase detection signal S1a is input to the base, the collector is connected to the ground, and the emitter is connected to one end of the capacitor C3. The other end of the capacitor C3 is connected to the connection point of the resistance element RF and the capacitor CF, that is, the inverting potential terminal of the
図１２は、基準電圧一定期間低下回路１６ｄを用いた場合のレギュレータ回路１０の動作を説明するためのタイムチャートである。負荷の電流が増加したとき、たとえばオーディオ機器が停止状態から動作状態に変化したとき、負荷に供給される出力電流ＩＯＵＴが急増する。
FIG. 12 is a time chart for explaining the operation of the
時刻ｔ２に出力電流ＩＯＵＴが急増すると、電流検出回路１５は、出力電流ＩＯＵＴが予め定める電流値以上に増加したことを検出し、反転増加検出信号Ｓ１ａをＬレベルとする。反転増加検出信号Ｓ１ａがＬレベルになると、トランジスタＴｒ５が導通状態となり、比較電圧ＶＲは、基準電圧ＶＲＥＦからグランドレベルまで急減する。比較電圧ＶＲは、グランドレベルまで急減した後、基準電位ＲＥＦまで緩やかに上昇する。
When the output current IOUT suddenly increases at time t2, the
時刻ｔ２に出力電流ＩＯＵＴが急増したとき、出力電圧ＶＯＵＴは急減するが、比較電圧ＶＲも急減するので、帰還電圧ＶＦＢと比較電圧ＶＲとの差は小さく、エラーアンプ１３が出力する誤差信号は、出力電圧ＶＯＵＴを大きく上昇する値にはならない。したがって、出力電圧ＶＯＵＴは、所定の電圧を超えることはなく、オーバーシュートは発生しない。
When the output current IOUT rapidly increases at time t2, the output voltage VOUT decreases rapidly, but the comparison voltage VR also decreases rapidly. Therefore, the difference between the feedback voltage VFB and the comparison voltage VR is small, and the error signal output by the
基準電圧一定期間低下回路１６として、基準電圧一定期間低下回路１６ａ〜１６ｄの４つの実施例を示したが、これらに限定されるものではなく、また、これらのうちのいずれを用いてもよい。
Although four embodiments of the reference voltage constant period reduction circuits 16a to 16d have been shown as the reference voltage constant
図１３は、本発明の実施の第２の形態であるレギュレータ回路２０の構成を示す図である。電源回路であるレギュレータ回路２０は、スイッチングレギュレータであり、入力端子１１、出力端子１２、エラーアンプ１３、基準電圧生成回路１４、基準電圧一定期間低下回路１６、スイッチ２１、制御回路２２、ダイオード２３、チョークコイル２４、電流検出回路２５、抵抗素子Ｒ１，Ｒ２，ＲＦ、およびコンデンサＣＦ，ＣＯＵＴを含んで構成されている。レギュレータ回路２０の構成要素のうち図３に示したレギュレータ回路１０の構成要素と同じものには同じ参照符を付して、重複を避けるために説明は省略する。
FIG. 13 is a diagram showing a configuration of the
スイッチ２１は、たとえばスイッチングトランジスタによって構成され、一端が入力端子１１に接続され、他端が、アノードがグランドに接続されるダイオード２３のカソード、およびチョークコイル２４の一端に接続されている。スイッチ２１は、制御回路２２の指示によって導通および遮断が切り換えられ、チョークコイル２４を介してコンデンサＣＯＵＴに供給する電流を変化させて、出力端子１２から出力する出力電圧ＶＯＵＴを制御する。
The
エラーアンプ１３は、出力が制御回路２２に接続されており、非反転入力端子に入力される帰還電圧ＶＦＢと、反転入力端子に入力される比較電圧ＶＲとの差を増幅し、誤差増幅信号として制御回路２２に送る。制御回路２２は、スイッチ２１の導通および遮断を切り換え、出力端子１２から負荷に供給する出力電流ＩＯＵＴを制御する。たとえば、帰還電圧ＶＦＢが比較電圧ＶＲより低い場合は、その差が大きいほど、スイッチ２１の導通時間を長くする。
The
電流検出部である電流検出回路２５は、チョークコイル２４からコンデンサＣ２へ流れる電流が予め定める電流値以上に増加したことを検出し、電流が予め定める電流値以上に増加したことを表す増加検出信号Ｓ１を基準電圧一定期間低下回路１６に送る。基準電圧一定期間低下回路１６は、電流が予め定める電流値以上に増加したことを電流検出回路１５から増加検出信号Ｓ１によって知らされると、エラーアンプ１３の反転入力端子に入力される比較電圧ＶＲを強制的に低下させる。
The
図６に示したタイムチャートは、シリーズレギュレータであるレギュレータ回路１０の動作を示すタイムチャートであるが、スイッチングレギュレータであるレギュレータ回路２０も、図６に示したタイムチャート同じ動作をする。
The time chart shown in FIG. 6 is a time chart showing the operation of the
負荷の消費電流が増加したとき、たとえばオーディオ機器が停止状態から動作状態に変化したとき、負荷に供給される出力電流ＩＯＵＴが急増する。たとえば時刻ｔ２に出力電流ＩＯＵＴが急増すると、電流検出回路２５は、出力電流ＩＯＵＴが予め定める電流値以上に増加したことを検出し、増加検出信号Ｓ１をＨレベルとする。増加検出信号Ｓ１がＨレベルになると、基準電圧一定期間低下回路１６は、比較電圧ＶＲを基準電圧ＶＲＥＦからほぼグランドレベルまで低下させる。
When the current consumption of the load increases, for example, when the audio device changes from the stopped state to the operating state, the output current IOUT supplied to the load increases rapidly. For example, when the output current IOUT rapidly increases at time t2, the
時刻ｔ２に出力電流ＩＯＵＴが急増したとき、出力電圧ＶＯＵＴは急減するが、比較電圧ＶＲも低下するので、帰還電圧ＶＦＢと比較電圧ＶＲとの差は小さく、エラーアンプ１３が出力する誤差信号は、出力電圧ＶＯＵＴを大きく上昇させる値とはならない。したがって、出力電圧ＶＯＵＴは、図６のＣ部に示すように、所定の電圧を超えることはなく、オーバーシュートは発生しない。
When the output current IOUT rapidly increases at time t2, the output voltage VOUT decreases rapidly, but the comparison voltage VR also decreases. Therefore, the difference between the feedback voltage VFB and the comparison voltage VR is small, and the error signal output by the
エラーアンプ１３、スイッチ２１、制御回路２２、ダイオード２３、チョークコイル２４、抵抗素子Ｒ１，Ｒ２、およびコンデンサＣＯＵＴは、変換部を構成する。基準電圧生成回路１４、基準電圧一定期間低下回路１６、電流検出回路２５、抵抗素子ＲＦおよびコンデンサＣＦは、目標電圧生成部を構成する。
The
図１４は、本発明の実施の第３の形態であるレギュレータ回路３０の構成を示す図である。電源回路であるレギュレータ回路３０は、シリーズレギュレータであり、入力端子１１、出力端子１２、エラーアンプ１３、基準電圧生成回路１４、基準電圧一定期間低下回路１６、トランジスタＴｒ１、抵抗素子Ｒ１，Ｒ２，ＲＦ、およびコンデンサＣＦ，ＣＯＵＴを含んで構成されている。レギュレータ回路３０の構成要素のうち図３に示したレギュレータ回路１０の構成要素と同じものには同じ参照符を付して、重複を避けるために説明は省略する。
FIG. 14 is a diagram showing a configuration of a
図３に示したレギュレータ回路１０では、基準電圧一定期間低下回路１６に入力する信号として、電流検出回路１５が検出した増加検出信号Ｓ１を入力したが、図１４に示したレギュレータ回路３０では、増加検出信号Ｓ１の代わりに、ＯＮ／ＯＦＦ信号Ｓ３を入力する。ＯＮ／ＯＦＦ信号Ｓ３は、たとえば負荷であるデバイス９に出力端子１２から出力される電圧を印加する動作状態とするか、電圧を印加しない停止状態とするかを切り換えるためのスイッチ４１に指示される信号であり、Ｈレベルが電圧を印加するＯＮを指示し、Ｌレベルが電圧を印加しないＯＦＦを指示する。ＯＮ／ＯＦＦ信号Ｓ３がＬレベルからＨレベルに変化すると、基準電圧一定期間低下回路１６は、比較電圧ＶＲを基準電圧ＶＲＥＦからほぼグランドレベルまで低下させる。
In the
図１５は、比較電圧ＶＲの変化を示すタイムチャートである。基準電圧一定期間低下回路１６がたとえば図４に示した回路構成である場合、時刻ｔ２にＯＮ／ＯＦＦ信号Ｓ３がＬレベルからＨレベルに変化すると、Ｏｎｅ Ｓｈｏｔ Ｐｕｌｓｅ生成回路１６１は、パルス幅Ｔ１のパルス信号を生成し、パルス幅Ｔ１の期間トランジスタＴｒ２が導通状態となり、比較電圧ＶＲを基準電圧ＶＲＥＦからほぼグランドレベルまで低下させる。
FIG. 15 is a time chart showing changes in the comparison voltage VR. When the reference voltage constant
エラーアンプ１３、トランジスタＴｒ１、抵抗素子Ｒ１，Ｒ２、およびコンデンサＣＯＵＴは、変換部を構成する。基準電圧生成回路１４、基準電圧一定期間低下回路１６、抵抗素子ＲＦおよびコンデンサＣＦは、目標電圧生成部を構成する。
The
ＯＮ／ＯＦＦ信号Ｓ３がＬレベルからＨレベルに変化すると、デバイス９は停止状態から動作状態に変化し、デバイス９が消費する消費電流が急増する。デバイス９の消費電流が急増すると、出力電流ＩＯＵＴも急増する。出力電流ＩＯＵＴが急増したとき、出力電圧ＶＯＵＴは急激に低下するが、比較電圧ＶＲも低下するので、帰還電圧ＶＦＢと比較電圧ＶＲとの差が小さく、エラーアンプ１３が出力する誤差信号は、出力電圧ＶＯＵＴを大きく上昇させる値とはならない。したがって、出力電圧ＶＯＵＴは、所定の電圧を超えることはなく、オーバーシュートは発生しない。
When the ON / OFF signal S3 changes from the L level to the H level, the
図１６は、本発明の実施の第４の形態であるレギュレータ回路３１の構成を示す図である。電源回路であるレギュレータ回路３０は、シリーズレギュレータであり、入力端子１１、出力端子１２、エラーアンプ１３、基準電圧生成回路１４、基準電圧一定期間低下回路１６、トランジスタＴｒ１、抵抗素子Ｒ１，Ｒ２，ＲＦ、およびコンデンサＣＦ，ＣＯＵＴを含んで構成されている。レギュレータ回路３１の構成要素のうち図１４に示したレギュレータ回路３０の構成要素と同じものには同じ参照符を付して、重複を避けるために説明は省略する。
FIG. 16 is a diagram showing a configuration of a
エラーアンプ１３、トランジスタＴｒ１、抵抗素子Ｒ１，Ｒ２、およびコンデンサＣＯＵＴは、変換部を構成する。基準電圧生成回路１４、基準電圧一定期間低下回路１６、抵抗素子ＲＦおよびコンデンサＣＦは、目標電圧生成部を構成する。
The
図１４に示したレギュレータ回路３０では、ＯＮ／ＯＦＦ信号Ｓ３をスイッチ４１に指示することによって、デバイス９を動作状態とするか停止状態とするかを切り換えたが、デバイス９を動作状態とするか停止状態とするかを切り換える機能がデバイス９にある場合は、レギュレータ回路３１は、図１４に示したスイッチ４１を用いずに、ＯＮ／ＯＦＦ信号Ｓ３を直接デバイス９に指示して、デバイス９を動作状態とするか停止状態とするかを切り換える。ＯＮ／ＯＦＦ信号Ｓ３がＬレベルからＨレベルに変化すると、基準電圧一定期間低下回路１６は、比較電圧ＶＲを基準電圧ＶＲＥＦからほぼグランドレベルまで低下させる。
In the
ＯＮ／ＯＦＦ信号Ｓ３がＬレベルからＨレベルに変化すると、デバイス９は停止状態から動作状態に変化し、デバイス９が消費する消費電流が急増する。デバイス９の消費電流が急増すると、出力電流ＩＯＵＴも増加する。出力電流ＩＯＵＴが急増したとき、出力電圧ＶＯＵＴは急激に低下するが、比較電圧ＶＲも低下するので、帰還電圧ＶＦＢと比較電圧ＶＲとの差が小さく、エラーアンプ１３が出力する誤差信号は、出力電圧ＶＯＵＴを大きく上昇させる値とはならない。したがって、出力電圧ＶＯＵＴは、所定の電圧を超えることはなく、オーバーシュートは発生しない。
When the ON / OFF signal S3 changes from the L level to the H level, the
このように、入力端子１１によって、電源８の電圧が入力され、負荷が接続される出力端子１２によって、接続される負荷に出力電圧ＶＯＵＴが出力され、目標電圧生成部、具体的には、レギュレータ回路１０の場合は、エラーアンプ１３、トランジスタＴｒ１、抵抗素子Ｒ１，Ｒ２、およびコンデンサＣＯＵＴ、レギュレータ回路２０の場合は、エラーアンプ１３、スイッチ２１、制御回路２２、ダイオード２３、チョークコイル２４、抵抗素子Ｒ１，Ｒ２、およびコンデンサＣＯＵＴ、レギュレータ回路３０の場合は、エラーアンプ１３、トランジスタＴｒ１、抵抗素子Ｒ１，Ｒ２、およびコンデンサＣＯＵＴ、レギュレータ回路３１の場合は、エラーアンプ１３、トランジスタＴｒ１、抵抗素子Ｒ１，Ｒ２、およびコンデンサＣＯＵＴによって、出力端子１２から出力すべき目標電圧、たとえば５Ｖの電圧が生成され、負荷が消費する消費電流が増加したとき、増加した時点から少なくとも予め定める期間、消費電流が増加した時点以前での目標電圧より低い電圧の目標電圧が生成される。
In this way, the voltage of the
さらに、変換部、具体的には、レギュレータ回路１０の場合は、基準電圧生成回路１４、電流検出回路１５、基準電圧一定期間低下回路１６、抵抗素子ＲＦおよびコンデンサＣＦ、レギュレータ回路２０の場合は、基準電圧生成回路１４、基準電圧一定期間低下回路１６、電流検出回路２５、抵抗素子ＲＦおよびコンデンサＣＦ、レギュレータ回路３０の場合は、基準電圧生成回路１４、基準電圧一定期間低下回路１６、抵抗素子ＲＦおよびコンデンサＣＦ、レギュレータ回路３１の場合は、基準電圧生成回路１４、基準電圧一定期間低下回路１６、抵抗素子ＲＦおよびコンデンサＣＦによって、目標電圧生成部によって生成される目標電圧と出力端子１２から出力される出力電圧との差に基づいて、入力端子１１に入力される電圧が目標電圧生成部によって生成される目標電圧に一致するように変換され、変換された電圧が出力端子１２から出力される。。
Furthermore, in the case of the conversion unit, specifically, in the case of the
したがって、目標電圧を消費電流が増加する前の目標電圧より低い電圧とすることによって、消費電流が急激に増加しても、出力電圧の急峻な上昇を抑止することができ、出力電圧のオーバーシュートを防止することができる。 Therefore, by setting the target voltage to a voltage lower than the target voltage before the current consumption increases, even if the current consumption increases abruptly, a sudden increase in the output voltage can be suppressed, and the output voltage overshoots. Can be prevented.
さらに、前記目標電圧生成部に含まれる電流検出回路１５または電流検出回路２５によって、出力端子１２から出力される出力電流の電流値が予め定める電流値より大きくなったことが検出される。そして、前記目標電圧生成部は、電流検出回路１５または電流検出回路２５が出力端子１２から出力される出力電流の電流値が予め定める電流値より大きくなったことを検出したとき、負荷が消費する消費電流が増加したものと判断するので、出力電流の増加を正確に把握することができる。
Further, the
さらに、前記目標電圧生成部は、負荷が消費する消費電流が予め定める電流値以下の電流値である第１の状態、たとえば停止状態から、消費電流が予め定める電流値より大きい電流値である第２の状態、たとえば動作状態に切り換える切換信号が指示されたとき、負荷が消費する消費電流が増加したものと判断するので、電流検出回路を設ける必要がない。 Further, the target voltage generation unit has a current value larger than a predetermined current value from a first state where the current consumed by the load is a current value equal to or lower than a predetermined current value, for example, a stopped state. When a switching signal for switching to the second state, for example, the operation state is instructed, it is determined that the current consumption consumed by the load has increased, so there is no need to provide a current detection circuit.
さらに、前記目標電圧生成部は、入力端子１１に電源８の電圧が入力されると、目標電圧をグランドレベルから予め定める電圧、たとえば５Ｖの電圧まで予め定める時定数、たとえば抵抗素子ＲＦの抵抗値とコンデンサＣＦの容量とで決まる時定数で上昇させるので、電源投入時の出力電圧のオーバーシュートも防止することができる。
Furthermore, when the voltage of the
図１７は、本発明の実施の第５の形態であるレギュレータ回路３２の構成を示す図である。電源回路であるレギュレータ回路３２は、スイッチングレギュレータであり、入力端子１１、出力端子１２、エラーアンプ１３、スイッチ２１、制御回路２２、ダイオード２３、チョークコイル２４、基準電圧生成回路４２、三角波発生回路４４、ソフトスタート回路（以下「ＳＳ回路」という）４５、コンパレータ４６、抵抗素子Ｒ１，Ｒ２、およびコンデンサＣＯＵＴを含んで構成されている。レギュレータ回路３２の構成要素のうち図１３に示したレギュレータ回路２０の構成要素と同じものには同じ参照符を付して、重複を避けるために説明は省略する。
FIG. 17 is a diagram showing a configuration of a
三角波生成回路４４は、予め定める周波数で発振する三角波を生成する回路であり、出力がコンパレータ４６の反転入力端子に接続されている。ＳＳ回路４５は、ＯＮ／ＯＦＦ信号Ｓ３が入力され、基準電圧生成回路４２で生成される電圧が入力されている。ＳＳ回路４５が出力するＳＳ回路出力電圧ＤＴは、ＯＮ／ＯＦＦ信号Ｓ３がＬレベルのとき、エラーアンプ１３が出力するエラーアンプ出力電圧ＥＡＯ以下の電圧である。ＯＮ／ＯＦＦ信号Ｓ３がＬレベルからＨレベルに変化すると、ＳＳ回路４５が出力するＳＳ回路出力電圧ＤＴは、エラーアンプ出力電圧ＥＡＯより電圧となる。
The triangular
コンパレータ４６は、第１の非反転入力端子がＳＳ回路４５の出力に接続され、第２の非反転入力端子がエラーアンプ１３の出力に接続され、反転入力端子が三角波生成回路４４の出力に接続され、出力が制御回路２２の入力に接続されている。コンパレータ４６は、第１の非反転入力端子および第２の非反転入力端子のうちのいずれかの電圧が反転入力端子の電圧より高いときに誤差信号を出力する。
The
コンパレータ４６は、第１の非反転入力端子に入力されるＳＳ回路出力電圧ＤＴが第２の非反転入力端子に入力されるエラーアンプ出力電圧ＥＡＯ以下の場合は、第２の非反転入力端子に入力されるエラーアンプ出力電圧ＥＡＯと、反転入力端子に入力される三角波生成回路４４が出力する三角波の電圧との差に応じた誤差信号を出力する。
The
コンパレータ４６は、ＳＳ回路出力電圧ＤＴがエラーアンプ出力電圧ＥＡＯより高い場合は、ＳＳ回路出力電圧ＤＴがエラーアンプ出力電圧ＥＡＯ以下の場合に出力する誤差信号の値より小さい値の誤差信号を出力し、ＳＳ回路出力電圧ＤＴがエラーアンプ出力電圧ＥＡＯより高いほど、より小さい値の誤差信号を出力する。制御回路２２は、たとえば、スイッチ２１がスイッチングトランジスタである場合は、入力される誤差信号の値が小さいほど、スイッチングトランジスタのオンデューティを小さくする。オンデューティは、導通および遮断の周期のうち導通している時間が占める時間の割合である。
When the SS circuit output voltage DT is higher than the error amplifier output voltage EAO, the
エラーアンプ１３、スイッチ２１、制御回路２２、ダイオード２３、チョークコイル２４、基準電圧生成回路４２、三角波発生回路４４、コンパレータ４６、抵抗素子Ｒ１，Ｒ２、およびコンデンサＣＯＵＴは、変換部を構成する。基準電圧生成回路４２、ＳＳ回路４５およびコンパレータ４６は、変換抑止部を構成する。
The
図１８は、レギュレータ回路３２ａの構成を示す図である。レギュレータ回路３２ａは、レギュレータ回路３２の詳細な第１の構成例であり、入力端子１１、出力端子１２、エラーアンプ１３、スイッチ２１、制御回路２２、ダイオード２３、チョークコイル２４、基準電圧生成回路Ａ４２ａ、基準電圧生成回路Ｂ４２ｂ、三角波発生回路４４、ＳＳ回路４５ａ、コンパレータ４６、抵抗素子Ｒ１，Ｒ２、およびコンデンサＣＯＵＴを含んで構成されている。レギュレータ回路３２ａの構成要素のうち図１７に示したレギュレータ回路３２の構成要素と同じものには同じ参照符を付して、重複を避けるために説明は省略する。
FIG. 18 is a diagram showing a configuration of the regulator circuit 32a. The regulator circuit 32a is a detailed first configuration example of the
基準電圧生成回路Ａ４２ａおよび基準電圧生成回路Ｂ４２ｂは、図１７に示した基準電圧生成回路４２を２つに分割したものであり、ＳＳ回路４５ａおよびエラーアンプ１３の反転入力端子にそれぞれ出力する電圧は、基準電圧生成回路４２がＳＳ回路１６およびエラーアンプ１３の反転入力端子にそれぞれ出力する電圧と同じ電圧である。基準電圧生成回路Ａ４２ａは、ＳＳ回路４５ａに印加する電圧を出力する。基準電圧生成回路Ｂ４２ｂは、図３に示した基準電圧生成回路１４と同じ回路であり、基準電圧ＶＲＥＦに等しい電圧の比較電圧ＶＲを出力する。
The reference voltage
ＳＳ回路４５ａは、図１７に示したＳＳ回路４５の詳細な回路構成の一例である。ＳＳ回路４５ａは、Ｏｎｅ Ｓｈｏｔ Ｐｕｌｓｅ生成回路１６１、トランジスタＴｒ７、抵抗素子Ｒ５〜Ｒ７、およびコンデンサＣ４を含んで構成されている。Ｏｎｅ Ｓｈｏｔ Ｐｕｌｓｅ生成回路１６１は、図５に示したＯｎｅ Ｓｈｏｔ Ｐｕｌｓｅ生成回路１６１と同じ回路構成である。Ｏｎｅ Ｓｈｏｔ Ｐｕｌｓｅ生成回路１６１は、ＯＮ／ＯＦＦ信号Ｓ３が入力され、出力がトランジスタＴｒ７のベースに接続されている。
The
トランジスタＴｒ７は、ＮＰＮ型のトランジスタであり、コレクタが、抵抗素子Ｒ７の一端に接続され、エミッタがコンパレータ４６の第１の非反転入力端子、コンデンサＣ４の一端、抵抗素子Ｒ５の一端、および一端がグランドに接続される抵抗素子Ｒ６の他端に接続されている。抵抗素子Ｒ７の他端、コンデンサＣ４の他端、および抵抗素子Ｒ５の他端は、基準電圧生成回路Ａ４２ａの出力に接続されている。
The transistor Tr7 is an NPN transistor, and has a collector connected to one end of the resistor element R7, an emitter connected to the first non-inverting input terminal of the
コンデンサＣ４の放電時間より充電時間を十分短くする必要があるので、抵抗素子Ｒ７の抵抗値は、抵抗素子Ｒ５の抵抗値の概ね１／１０以下の値にし、ほぼ０Ωであってもよい。 Since it is necessary to make the charging time sufficiently shorter than the discharging time of the capacitor C4, the resistance value of the resistance element R7 may be approximately 1/10 or less of the resistance value of the resistance element R5 and may be substantially 0Ω.
図１９は、レギュレータ回路３２ａの動作を説明するためのタイムチャートである。ＯＮ／ＯＦＦ信号Ｓ３がＬレベルのとき、Ｏｎｅ Ｓｈｏｔ Ｐｕｌｓｅ生成回路１６１が出力するパルス信号Ｓ４は、Ｌレベルであり、トランジスタＴｒ７は、遮断状態である。したがって、ＳＳ回路４５ａが出力するＳＳ回路出力電圧ＤＴは、基準電圧生成回路Ａ４２ａが出力する電圧を抵抗素子Ｒ５と抵抗素子Ｒ６とで分圧した電圧である。基準電圧生成回路Ａ４２ａが出力する電圧を抵抗素子Ｒ５と抵抗素子Ｒ６とで分圧した電圧は、エラーアンプ１３が出力するエラーアンプ出力電圧ＥＡＯ以下の電圧に設定されている。したがって、コンパレータ４６は、エラーアンプ出力電圧ＥＡＯと三角波発生回路４４が出力する三角波出力電圧ＴｒｉＯｓｃとの差を誤差信号として制御回路２２に出力する。
FIG. 19 is a time chart for explaining the operation of the regulator circuit 32a. When the ON / OFF signal S3 is at the L level, the pulse signal S4 output from the One Shot
時刻ｔ２にＯＮ／ＯＦＦ信号Ｓ３がＬレベルからＨレベルに変化すると、パルス信号Ｓ４は、パルス幅Ｔ１のＨレベルのパルスを出力する。パルス信号Ｓ４がＨレベルになると、トランジスタＴｒ７は、導通状態となる。トランジスタＴｒ７が導通状態になると、ＳＳ回路出力電圧ＤＴは、基準電圧生成回路Ａ４２ａが出力する電圧を、並列に接続される抵抗素子Ｒ５および抵抗素子Ｒ７と、抵抗素子Ｒ６とで分圧した電圧まで上昇し、エラーアンプ出力電圧ＥＡＯより高い電圧となる。ＳＳ回路出力電圧ＤＴがエラーアンプ出力電圧ＥＡＯより高い電圧になると、コンパレータ４６は、ＳＳ回路出力電圧ＤＴがエラーアンプ出力電圧ＥＡＯ以下のときに出力する誤差信号の値より小さい値の誤差信号を制御回路２２に出力する。
When the ON / OFF signal S3 changes from L level to H level at time t2, the pulse signal S4 outputs an H level pulse having a pulse width T1. When the pulse signal S4 becomes H level, the transistor Tr7 becomes conductive. When the transistor Tr7 becomes conductive, the SS circuit output voltage DT reaches the voltage obtained by dividing the voltage output from the reference voltage generation circuit A42a by the resistor R5 and the resistor R7 connected in parallel and the resistor R6. The voltage rises and becomes higher than the error amplifier output voltage EAO. When the SS circuit output voltage DT becomes higher than the error amplifier output voltage EAO, the
時刻ｔ２にＯＮ／ＯＦＦ信号Ｓ３がＬレベルからＨレベルに変化すると、出力端子１２に接続されるデバイス９は、停止状態から動作状態に変化し、デバイス９が消費する消費電流が急増する。デバイス９の消費電流が急増すると、出力電流ＩＯＵＴも増加する。出力電流ＩＯＵＴが急増したとき、出力電圧ＶＯＵＴは急激に低下し、帰還電圧ＶＦＢが比較電圧ＶＲより低下し、エラーアンプ１３が出力するエラーアンプ出力電圧ＥＡＯも低下する。
When the ON / OFF signal S3 changes from the L level to the H level at time t2, the
したがって、三角波出力電圧ＴｒｉＯｓｃがエラーアンプ出力電圧ＥＡＯより高いときのエラーアンプ出力電圧ＥＡＯと三角波出力電圧ＴｒｉＯｓｃとの差が大きくなるが、ＳＳ回路出力電圧ＤＴがエラーアンプ出力電圧ＥＡＯより高いので、コンパレータ４６が出力する誤差信号の値は、ＳＳ回路出力電圧ＤＴがエラーアンプ出力電圧ＥＡＯ以下の場合に出力される誤差信号の値よりも小さい。したがって、制御回路２２がスイッチ２１に指示するオンデューティが小さく、出力電圧ＶＯＵＴの上昇が抑えられ、出力電圧ＶＯＵＴは、所定の電圧を超えることはなく、オーバーシュートは発生しない。
Therefore, the difference between the error amplifier output voltage EAO and the triangular wave output voltage TriOsc when the triangular wave output voltage TriOsc is higher than the error amplifier output voltage EAO is large, but the SS circuit output voltage DT is higher than the error amplifier output voltage EAO. The value of the error signal output by 46 is smaller than the value of the error signal output when the SS circuit output voltage DT is equal to or lower than the error amplifier output voltage EAO. Therefore, the on-duty instructed by the
さらに、時刻ｔ２から時間Ｔ１が経過すると、パルス信号Ｓ４は、ＨレベルからＬレベルに変化し、トランジスタＴｒ７が遮断状態となる。トランジスタＴｒ７が遮断状態になると、ＳＳ回路出力電圧ＤＴは、抵抗素子Ｒ５の抵抗値とコンデンサＣ４の容量とで決まる時定数で緩やかに上昇し、出力電圧ＶＯＵＴは、所定の電圧を超えることはなく、オーバーシュートは発生しない。 Further, when the time T1 elapses from the time t2, the pulse signal S4 changes from the H level to the L level, and the transistor Tr7 is turned off. When the transistor Tr7 is cut off, the SS circuit output voltage DT gradually rises with a time constant determined by the resistance value of the resistance element R5 and the capacitance of the capacitor C4, and the output voltage VOUT does not exceed a predetermined voltage. Overshoot does not occur.
基準電圧発生回路Ａ４２ａが出力する電圧は、電源８の電圧が入力端子１１に入力されたとき同時に上昇する。そのとき、コンデンサＣ４の働きでＳＳ回路出力電圧ＤＴも急上昇し、その後ＳＳ回路出力電圧ＤＴは、抵抗素子Ｒ５の抵抗値とコンデンサＣ４の容量とで決まる時定数で緩やかに低下する。したがって、電源８の電圧が入力端子１１に入力されたとき、ＳＳ回路出力電圧ＤＴが第２の非反転入力端子の電圧よりも高くなるので、出力電圧ＶＯＵＴのオーバーシュートを防止することができる。すなわち、ＳＳ回路４５ａの抵抗素子Ｒ５およびコンデンサＣ４は、図１に示した抵抗素子ＲＦおよびコンデンサＣＦからなるオーバーシュート防止用ＲＣフィルタ９２の機能を兼ねているので、ＳＳ回路４５ａを用いることによって、オーバーシュート防止用ＲＣフィルタ９２を用いる必要がない。
The voltage output from the reference voltage
図２０は、レギュレータ回路３２ｂの構成を示す図である。レギュレータ回路３２ｂは、レギュレータ回路３２の詳細な第２の構成例であり、入力端子１１、出力端子１２、エラーアンプ１３、スイッチ２１、制御回路２２、ダイオード２３、チョークコイル２４、基準電圧生成回路Ａ４２ａ、基準電圧生成回路Ｂ４２ｂ、三角波発生回路４４、ＳＳ回路４５ｂ、コンパレータ４６、抵抗素子Ｒ１，Ｒ２、およびコンデンサＣＯＵＴを含んで構成されている。レギュレータ回路３２ｂの構成要素のうち図１８に示したレギュレータ回路３２ａの構成要素と同じものには同じ参照符を付して、重複を避けるために説明は省略する。
FIG. 20 is a diagram illustrating a configuration of the
ＳＳ回路４５ｂは、ダイオード４５１、増幅器４５２、トランジスタＴｒ８、抵抗素子Ｒ５〜Ｒ７、およびコンデンサＣ４，Ｃ５を含んで構成されている。増幅器４５２は、ＯＮ／ＯＦＦ信号Ｓ３が入力され、出力がトランジスタＴｒ８のベースに接続されている。トランジスタＴｒ８は、ＮＰＮ型のトランジスタであり、コレクタがコンデンサＣ５の一端に接続され、エミッタがコンパレータ４６の第１の非反転入力端子、コンデンサＣ４の一端、抵抗素子Ｒ５の一端、および一端がグランドに接続される抵抗素子Ｒ６の他端に接続されている。コンデンサＣ５の他端は、ダイオード４５１のカソードに接続されている。ダイオード４５１のアノードは、基準電圧生成回路Ａ４２ａの出力、コンデンサＣ４の他端、および抵抗素子Ｒ５の他端に接続されている。
The
図２１は、レギュレータ回路３２ｂの動作を説明するためのタイムチャートである。ＯＮ／ＯＦＦ信号Ｓ３がＬレベルのとき、増幅器４５２の出力は、Ｌレベルであり、トランジスタＴｒ８は、遮断状態である。したがって、ＳＳ回路４５ｂが出力するＳＳ回路出力電圧ＤＴは、基準電圧生成回路Ａ４２ａが出力する電圧を抵抗素子Ｒ５と抵抗素子Ｒ６とで分圧した電圧である。基準電圧生成回路Ａ４２ａが出力する電圧を抵抗素子Ｒ５と抵抗素子Ｒ６とで分圧した電圧は、エラーアンプ１３が出力するエラーアンプ出力電圧ＥＡＯ以下の電圧に設定されている。したがって、コンパレータ４６は、エラーアンプ出力電圧ＥＡＯと三角波出力電圧ＴｒｉＯｓｃとの差を誤差信号として制御回路２２に出力する。
FIG. 21 is a time chart for explaining the operation of the
時刻ｔ２にＯＮ／ＯＦＦ信号Ｓ３がＬレベルからＨレベルに変化すると、増幅器４５２の出力は、Ｈレベルになり、トランジスタＴｒ８は、導通状態となる。トランジスタＴｒ８が導通状態となると、ＳＳ回路出力電圧ＤＴは、基準電圧生成回路Ａ４２ａが出力する電圧よりダイオード４５２の電圧降下、たとえば０．７Ｖ低い電圧まで急峻に上昇し、エラーアンプ出力電圧ＥＡＯより高い電圧となる。ＳＳ回路出力電圧ＤＴは、急峻に上昇した後、抵抗素子Ｒ５の抵抗値とコンデンサＣ４およびコンデンサＣ５の容量とによって決まる時定数で、基準電圧生成回路Ａ４２ａが出力する電圧より０．７Ｖ低い電圧から、抵抗素子Ｒ５と抵抗素子Ｒ６とで分圧した電圧まで低下する。ＳＳ回路出力電圧ＤＴがエラーアンプ出力電圧ＥＡＯより高い電圧である期間、コンパレータ４６は、ＳＳ回路出力電圧ＤＴがエラーアンプ出力電圧ＥＡＯ以下のときに出力する誤差信号の値より小さい値の誤差信号を制御回路２２に出力する。
When the ON / OFF signal S3 changes from L level to H level at time t2, the output of the
時刻ｔ２にＯＮ／ＯＦＦ信号Ｓ３がＬレベルからＨレベルに変化すると、出力端子１２に接続されるデバイス９は、停止状態から動作状態に変化し、デバイス９が消費する消費電流が急増する。デバイス９の消費電流が急増すると、出力電流ＩＯＵＴも増加する。出力電流ＩＯＵＴが急増したとき、出力電圧ＶＯＵＴは急激に低下し、帰還電圧ＶＦＢが比較電圧ＶＲより低下し、エラーアンプ１３が出力するエラーアンプ出力電圧ＥＡＯも低下する。三角波出力電圧ＴｒｉＯｓｃがエラーアンプ出力電圧ＥＡＯより高いときのエラーアンプ出力電圧ＥＡＯと三角波出力電圧ＴｒｉＯｓｃとの差が大きくなるが、ＳＳ回路出力電圧ＤＴがエラーアンプ出力電圧ＥＡＯより高い期間は、コンパレータ４６が出力する誤差信号の値は、ＳＳ回路出力電圧ＤＴがエラーアンプ出力電圧ＥＡＯ以下の場合に出力される誤差信号の値よりも小さい。したがって、制御回路２２がスイッチ２１に指示するオンデューティが小さく、出力電圧ＶＯＵＴの急激な上昇が抑えられ、出力電圧ＶＯＵＴは、所定の電圧を超えることはなく、オーバーシュートは発生しない。
When the ON / OFF signal S3 changes from the L level to the H level at time t2, the
図２０に示したレギュレータ回路３２ｂでは、トランジスタＴｒ８として、ＮＰＮ型のトランジスタを用いて制御したが、ＰＮＰ型のトランジスタを用いて、ＯＮ／ＯＦＦ信号Ｓ３の極性を反転した信号をベースに入力することによって、ダイオード２３を省略することができる。
In the
図２２は、本発明の実施の第６の形態であるレギュレータ回路３３の構成を示す図である。電源回路であるレギュレータ回路３３は、シリーズレギュレータであり、入力端子１１、出力端子１２、基準電圧生成回路４２、ＳＳ回路４５、エラーアンプ５１、トランジスタＴｒ１、抵抗素子Ｒ１，Ｒ２、およびコンデンサＣＯＵＴを含んで構成されている。レギュレータ回路３３の構成要素のうち図３に示したレギュレータ回路２０の構成要素、または図１７に示したレギュレータ回路３２の構成要素と同じものには同じ参照符を付して、重複を避けるために説明は省略する。
FIG. 22 is a diagram showing a configuration of a
ＳＳ回路４５は、ＯＮ／ＯＦＦ信号Ｓ３が入力され、ＳＳ回路出力電圧ＤＴ（以下「ＳＳ回路出力電圧ＶＳＳ」という）を出力する。ＳＳ回路４５は、ＯＮ／ＯＦＦ信号Ｓ３がＬレベルであると、帰還電圧ＶＦＢ以下の電圧のＳＳ回路出力電圧ＶＳＳを出力し、ＯＮ／ＯＦＦ信号Ｓ３がＨレベルであると、帰還電圧ＶＦＢより高い電圧のＳＳ回路出力電圧ＶＳＳを出力する。
The
エラーアンプ５１は、第１の非反転入力端子がＳＳ回路４５の出力に接続され、第２の非反転入力端子が抵抗素子Ｒ１と抵抗素子Ｒ２との接続点に接続され、反転入力端子が抵抗素子ＲＦとコンデンサＣＦとの接続点に接続され、出力がトランジスタＴｒ１のベースに接続されている。
In the
エラーアンプ５１は、第１の非反転入力端子に入力されるＳＳ回路出力電圧ＶＳＳが第２の非反転入力端子に入力される帰還電圧ＶＦＢ以下の場合は、第２の非反転入力端子に入力される帰還電圧ＶＦＢと、反転入力端子に入力される比較電圧ＶＲとの差を増幅した誤差信号を出力する。エラーアンプ５１は、ＳＳ回路出力電圧ＶＳＳが帰還電圧ＶＦＢより高い場合は、ＳＳ回路出力電圧ＶＳＳが帰還電圧ＶＦＢ以下の場合に出力する誤差信号の値より小さい値の誤差信号を出力し、ＳＳ回路出力電圧ＶＳＳが帰還電圧ＶＦＢより高いほど、より小さい値の誤差信号を出力する。トランジスタＴｒ１は、たとえば、ベースに入力される誤差信号の値が小さいほど、出力する電流が小さくなる。
The
基準電圧生成回路４２、エラーアンプ５１、トランジスタＴｒ１、抵抗素子Ｒ１，Ｒ２、およびコンデンサＣＯＵＴは、変換部を構成する。基準電圧生成回路４２、ＳＳ回路４５およびコンパレータ５１は、変換抑止部を構成する。
The reference
図２３は、レギュレータ回路３３ａの構成を示す図である。図２４は、レギュレータ回路３３ａの動作を説明するためのタイムチャートである。レギュレータ回路３３ａは、レギュレータ回路３３の詳細な第１の構成例であり、入力端子１１、出力端子１２、基準基準電圧生成回路Ａ４２ａ、基準電圧生成回路Ｂ４２ｂ、ＳＳ回路４５ａ、エラーアンプ５１、トランジスタＴｒ１、抵抗素子Ｒ１，Ｒ２、およびコンデンサＣＯＵＴを含んで構成されている。レギュレータ回路３３ａの構成要素のうち図１８に示したレギュレータ回路３２ａの構成要素、または図２２に示したレギュレータ回路３３の構成要素と同じものには同じ参照符を付して、重複を避けるために説明は省略する。
FIG. 23 is a diagram showing a configuration of the regulator circuit 33a. FIG. 24 is a time chart for explaining the operation of the regulator circuit 33a. The regulator circuit 33a is a detailed first configuration example of the
ＯＮ／ＯＦＦ信号Ｓ３がＬレベルのとき、Ｏｎｅ Ｓｈｏｔ Ｐｕｌｓｅ生成回路１６１が出力するパルス信号Ｓ４は、Ｌレベルであり、トランジスタＴｒ７は、遮断状態である。したがって、ＳＳ回路４５ａが出力するＳＳ回路出力電圧ＶＳＳは、基準電圧生成回路Ａ４２ａが出力する電圧を抵抗素子Ｒ５と抵抗素子Ｒ６とで分圧した電圧である。基準電圧生成回路Ａ４２ａが出力する電圧を抵抗素子Ｒ５と抵抗素子Ｒ６とで分圧した電圧は、帰還電圧ＶＦＢ以下の電圧に設定されている。したがって、コンパレータ４６は、帰還電圧ＶＦＢと比較電圧ＶＲとの差を誤差信号として制御回路２２に出力する。
When the ON / OFF signal S3 is at the L level, the pulse signal S4 output from the One Shot
時刻ｔ２にＯＮ／ＯＦＦ信号Ｓ３がＬレベルからＨレベルに変化すると、パルス信号Ｓ４は、パルス幅Ｔ１のＨレベルのパルスを出力する。パルス信号Ｓ４がＨレベルになると、トランジスタＴｒ７は、導通状態となる。トランジスタＴｒ７が導通状態となると、ＳＳ回路出力電圧ＶＳＳは、基準電圧生成回路Ａ４２ａが出力する電圧を、並列に接続される抵抗素子Ｒ５および抵抗素子Ｒ７と、抵抗素子Ｒ６とで分圧した電圧まで上昇し、帰還電圧ＶＦＢより高い電圧となる。ＳＳ回路出力電圧ＶＳＳが帰還電圧ＶＦＢより高い電圧になると、コンパレータ４６は、ＳＳ回路出力電圧ＶＳＳが帰還電圧ＶＦＢ以下のときに出力する誤差信号の値より小さい値の誤差信号をトランジスタＴｒ１のベースに出力する。
When the ON / OFF signal S3 changes from L level to H level at time t2, the pulse signal S4 outputs an H level pulse having a pulse width T1. When the pulse signal S4 becomes H level, the transistor Tr7 becomes conductive. When the transistor Tr7 is turned on, the SS circuit output voltage VSS is a voltage obtained by dividing the voltage output from the reference voltage generation circuit A42a by the resistance elements R5 and R7 connected in parallel and the resistance element R6. The voltage rises and becomes higher than the feedback voltage VFB. When the SS circuit output voltage VSS becomes higher than the feedback voltage VFB, the
時刻ｔ２にＯＮ／ＯＦＦ信号Ｓ３がＬレベルからＨレベルに変化すると、出力端子１２に接続されるデバイス９は、停止状態から動作状態に変化し、デバイス９が消費する消費電流が急増する。デバイス９の消費電流が急増すると、出力電流ＩＯＵＴも増加する。出力電流ＩＯＵＴが急増したとき、出力電圧ＶＯＵＴは急激に低下し、帰還電圧ＶＦＢも低下するので、帰還電圧ＶＦＢが比較電圧ＶＲより低い電圧となる。帰還電圧ＶＦＢと比較電圧ＶＲとの差が大きくなるが、ＳＳ回路出力電圧ＶＳＳが帰還電圧ＶＦＢより高いので、コンパレータ４６が出力する誤差信号の値は、ＳＳ回路出力電圧ＶＳＳが帰還電圧ＶＦＢ以下の場合に出力される誤差信号の値よりも小さい。したがって、トランジスタＴｒ１が出力する電流が小さく、出力電圧ＶＯＵＴの急激な上昇が抑えられ、出力電圧ＶＯＵＴは、所定の電圧を超えることはなく、オーバーシュートは発生しない。
When the ON / OFF signal S3 changes from the L level to the H level at time t2, the
さらに、時刻ｔ２から時間Ｔ１が経過すると、パルス信号Ｓ４は、ＨレベルからＬレベルに変化し、トランジスタＴｒ７が遮断状態となる。トランジスタＴｒ７が遮断状態になると、ＳＳ回路出力電圧ＶＳＳは、抵抗素子Ｒ５の抵抗値とコンデンサＣ４の容量とで決まる時定数で上昇し、出力電圧ＶＯＵＴは、所定の電圧を超えることはなく、オーバーシュートは発生しない。 Further, when the time T1 elapses from the time t2, the pulse signal S4 changes from the H level to the L level, and the transistor Tr7 is turned off. When the transistor Tr7 is cut off, the SS circuit output voltage VSS rises with a time constant determined by the resistance value of the resistance element R5 and the capacitance of the capacitor C4, and the output voltage VOUT does not exceed a predetermined voltage and is over Shoot does not occur.
図２５は、レギュレータ回路３３ｂの構成を示す図である。図２６は、レギュレータ回路３３ｂの動作を説明するためのタイムチャートである。レギュレータ回路３３ｂは、レギュレータ回路３３の詳細な第２の構成例であり、入力端子１１、出力端子１２、基準電圧生成回路Ａ４２ａ、基準電圧生成回路Ｂ４２ｂ、ＳＳ回路４５ｂ、エラーアンプ５１、トランジスタＴｒ１、抵抗素子Ｒ１，Ｒ２、およびコンデンサＣＯＵＴを含んで構成されている。レギュレータ回路３３ｂの構成要素のうち図２０に示したレギュレータ回路３２ｂの構成要素、または図２２に示したレギュレータ回路３３の構成要素と同じものには同じ参照符を付して、重複を避けるために説明は省略する。
FIG. 25 is a diagram showing the configuration of the
ＯＮ／ＯＦＦ信号Ｓ３がＬレベルのとき、増幅器４５２の出力は、Ｌレベルであり、トランジスタＴｒ８は、遮断状態である。したがって、ＳＳ回路４５ｂが出力するＳＳ回路出力電圧ＶＳＳは、基準電圧生成回路Ａ４２ａが出力する電圧を抵抗素子Ｒ５と抵抗素子Ｒ６とで分圧した電圧である。基準電圧生成回路Ａ４２ａが出力する電圧を抵抗素子Ｒ５と抵抗素子Ｒ６とで分圧した電圧は、帰還電圧ＶＦＢ以下の電圧に設定されている。したがって、コンパレータ４６は、帰還電圧ＶＦＢと比較電圧ＶＲとの差を誤差信号としてトランジスタＴｒ１のベースに出力する。
When the ON / OFF signal S3 is at the L level, the output of the
時刻ｔ２にＯＮ／ＯＦＦ信号Ｓ３がＬレベルからＨレベルに変化すると、増幅器４５２の出力は、Ｈレベルになり、トランジスタＴｒ８は、導通状態となる。トランジスタＴｒ８が導通状態となると、ＳＳ回路出力電圧ＶＳＳは、基準電圧生成回路Ａ４２ａが出力する電圧よりダイオード４５２の電圧降下、たとえば０．７Ｖ低い電圧まで急峻に上昇し、帰還電圧ＶＦＢより高い電圧となる。ＳＳ回路出力電圧ＶＳＳは、急峻に上昇した後、抵抗素子Ｒ５の抵抗値と、コンデンサＣ４およびコンデンサＣ５の容量とによって決まる時定数で、基準電圧生成回路Ａ４２ａが出力する電圧より０．７Ｖ低い電圧から、基準電圧生成回路Ａ４２ａが出力する電圧を抵抗素子Ｒ５と抵抗素子Ｒ６とで分圧した電圧まで緩やかに低下する。
When the ON / OFF signal S3 changes from L level to H level at time t2, the output of the
ＳＳ回路出力電圧ＶＳＳが帰還電圧ＶＦＢより高い電圧である期間、コンパレータ４６は、ＳＳ回路出力電圧ＶＳＳが帰還電圧ＶＦＢ以下のときに出力する誤差信号の値より小さい値の誤差信号をトランジスタＴｒ１のベースに出力する。
During the period when the SS circuit output voltage VSS is higher than the feedback voltage VFB, the
時刻ｔ２にＯＮ／ＯＦＦ信号Ｓ３がＬレベルからＨレベルに変化すると、出力端子１２に接続されるデバイス９は、停止状態から動作状態に変化し、デバイス９が消費する消費電流が急増する。デバイス９の消費電流が急増すると、出力電流ＩＯＵＴも増加する。出力電流ＩＯＵＴが急増したとき、出力電圧ＶＯＵＴは急激に低下し、帰還電圧ＶＦＢが比較電圧ＶＲより低い電圧となる。帰還電圧ＶＦＢと比較電圧ＶＲとの差が大きくなるが、ＳＳ回路出力電圧ＶＳＳが帰還電圧ＶＦＢより高い期間は、コンパレータ４６が出力する誤差信号の値は、ＳＳ回路出力電圧ＶＳＳが帰還電圧ＶＦＢ以下の場合に出力される誤差信号の値よりも小さい。したがって、トランジスタＴｒ１が出力する電流が小さく、出力電圧ＶＯＵＴの急激な上昇が抑えられ、出力電圧ＶＯＵＴは、所定の電圧を超えることはなく、オーバーシュートは発生しない。
When the ON / OFF signal S3 changes from the L level to the H level at time t2, the
このように、入力端子１１によって、電源８の電圧が入力され、負荷が接続される出力端子１２によって、接続される負荷に電圧が出力される。変換部、具体的には、レギュレータ回路３２の場合は、エラーアンプ１３、スイッチ２１、制御回路２２、ダイオード２３、チョークコイル２４、基準電圧生成回路４２、三角波発生回路４４、コンパレータ４６、抵抗素子Ｒ１，Ｒ２、およびコンデンサＣＯＵＴ、レギュレータ回路３３の場合は、基準電圧生成回路４２、エラーアンプ５１、トランジスタＴｒ１、抵抗素子Ｒ１，Ｒ２、およびコンデンサＣＯＵＴによって、予め定める目標電圧、たとえば５Ｖの電圧と出力端子１２から出力される出力電圧との差に基づいて、入力端子１１に入力された電圧が予め定める目標電圧に一致するように変換され、変換された電圧が出力端子１２から出力される。そして、変換抑止部、具体的には、レギュレータ回路３２の場合は、基準電圧生成回路４２、ＳＳ回路４５およびコンパレータ４６、レギュレータ回路３３の場合は、基準電圧生成回路４２、ＳＳ回路４５およびコンパレータ５１によって、負荷が消費する消費電流が増加したとき、消費電流が増加する時点から少なくとも予め定める抑止期間、たとえばパルス幅Ｔ１の期間あるいは抵抗素子Ｒ５の抵抗値とコンデンサＣ４の容量とで決まる時定数の時間、前記変換部による変換が抑止される。
Thus, the voltage of the
したがって、出力電圧を目標電圧に一致させるまでの時間を予め定める抑止時間、たとえばパルス幅Ｔ１の期間あるいは抵抗素子Ｒ５の抵抗値とコンデンサＣ４の容量とで決まる時定数の時間以上とすることによって、消費電流が急激に増加した直後電圧が極端に低下した出力電圧が目標電圧に一致するまでの時間を遅くしているので、出力電圧の急峻な上昇を抑止することができ、出力電圧のオーバーシュートを防止することができる。 Therefore, by setting the time until the output voltage matches the target voltage to be a predetermined suppression time, for example, the time of the pulse width T1 or the time constant determined by the resistance value of the resistance element R5 and the capacitance of the capacitor C4, Immediately after the current consumption increases rapidly, the time until the output voltage that has drastically decreased matches the target voltage is delayed, so that a sharp rise in output voltage can be suppressed, and output voltage overshoot Can be prevented.
上述した実施の各形態では、トランジスタＴｒ１〜ＴＲ５，ＴＲ７，ＴＲ８をバイポーラトランジスタによって構成したが、電界効果トランジスタ（以下「ＦＥＴ」という）によって構成してもよい。たとえばＮＰＮ型のバイポーラトランジスタの場合はＮチャネルのＭＯＳ（Metal Oxide Semiconductor）ＦＥＴを用い、ＰＮＰ型のバイポーラトランジスタの場合はＰチャネルのＭＯＳＦＥＴを用いることができる。 In each of the above-described embodiments, the transistors Tr1 to TR5, TR7, and TR8 are configured by bipolar transistors, but may be configured by field effect transistors (hereinafter referred to as “FETs”). For example, in the case of an NPN type bipolar transistor, an N channel MOS (Metal Oxide Semiconductor) FET can be used, and in the case of a PNP type bipolar transistor, a P channel MOSFET can be used.
レギュレータ回路１０，２０，３０〜３３などの電源回路は、電子機器たとえばナビゲーション装置、オーディオ機器、あるいはビデオ機器などに用いることができる。電子機器は、レギュレータ回路１０，２０，３０〜３３のうちのいずれかの電源回路を備えることによって、電源回路の電源投入時、および電子機器の電源投入時などに発生する過電圧が電子機器に印加されることを防止することができる。
The power supply circuits such as the
このように、電子機器は、レギュレータ回路１０，２０，３０〜３３のうちのいずれかの電源回路を備えているので、負荷の消費電流が急増しても、負荷に過電圧が印加されることがなく、電子機器を過電圧から保護することができる。
As described above, since the electronic device includes any one of the power supply circuits among the
８ 電源
９ デバイス
１０，２０，３０〜３３ レギュレータ回路
１１ 入力端子
１２ 出力端子
１３，５１ エラーアンプ
１４，４２，４２ａ，４２ｂ 基準電圧生成回路
１５ 電流検出回路
１６，１６ａ〜１６ｄ 基準電圧一定期間低下回路
２１，４１ スイッチ
２２，９１ 制御回路
２３，１６７，４５１ ダイオード
２４ チョークコイル
４４ 三角波発振器
４５，４２ａ，４５ｂ ＳＳ回路
４６，１６４ コンパレータ
９２ フィルタ
１６１，１６１ａ Ｏｎｅ Ｓｈｏｔ Ｐｕｌｓｅ生成回路
１６２，４５２ 増幅器
１６３ 基準電圧源
１６５ インバータ
１６６ 論理積回路
Ｃ１〜Ｃ５，ＣＦ，ＣＯＵＴ コンデンサ
Ｒ１〜Ｒ７，ＲＦ 抵抗素子
Ｔｒ１〜ＴＲ５，ＴＲ７，ＴＲ８ トランジスタ
8
Claims (6)
負荷が接続され、接続される負荷に出力電圧を出力する出力部と、
出力部から出力すべき目標電圧を生成し、負荷が消費する消費電流が増加したとき、増加した時点から少なくとも予め定める期間、消費電流が増加した時点以前での目標電圧より低い電圧の目標電圧を生成する目標電圧生成部と、
目標電圧生成部によって生成される目標電圧と出力部から出力される出力電圧との差に基づいて、入力部に入力される電圧を目標電圧生成部によって生成される目標電圧に一致するように変換し、変換した電圧を出力部から出力させる変換部とを含むことを特徴とする電源回路。 An input section to which the voltage of the power supply is input;
An output unit connected to a load and outputting an output voltage to the connected load;
When the target voltage to be output from the output unit is generated and the consumption current consumed by the load increases, a target voltage that is lower than the target voltage before the point at which the consumption current increases is set for at least a predetermined period from the increased point. A target voltage generator to generate,
Based on the difference between the target voltage generated by the target voltage generator and the output voltage output from the output unit, the voltage input to the input unit is converted to match the target voltage generated by the target voltage generator. And a converter that outputs the converted voltage from the output unit.
負荷が接続され、接続される負荷に電圧を出力する出力部と、
予め定める目標電圧と出力部から出力される出力電圧との差に基づいて、入力部に入力された電圧を予め定める目標電圧に一致するように変換し、変換した電圧を出力部から出力させる変換部と、
負荷が消費する消費電流が増加したとき、消費電流が増加する時点から少なくとも予め定める抑止期間、前記変換部による変換を抑止する変換抑止部とを含むことを特徴とする電源回路。 An input section to which the voltage of the power supply is input;
An output unit connected to a load and outputting a voltage to the connected load;
Conversion that converts the voltage input to the input unit to match the predetermined target voltage based on the difference between the predetermined target voltage and the output voltage output from the output unit, and outputs the converted voltage from the output unit And
A power supply circuit comprising: a conversion suppression unit that suppresses conversion by the conversion unit for at least a predetermined suppression period from the time when the current consumption increases when the current consumption consumed by the load increases.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009093450A JP2010246294A (en) | 2009-04-07 | 2009-04-07 | Power supply circuit and electronic apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009093450A JP2010246294A (en) | 2009-04-07 | 2009-04-07 | Power supply circuit and electronic apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010246294A true JP2010246294A (en) | 2010-10-28 |
Family
ID=43098707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009093450A Withdrawn JP2010246294A (en) | 2009-04-07 | 2009-04-07 | Power supply circuit and electronic apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010246294A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103326565A (en) * | 2012-03-23 | 2013-09-25 | 快捷半导体(苏州)有限公司 | Apparatus and methods associated with an early warning strobe input of a boost converter |
| JP2014128093A (en) * | 2012-12-26 | 2014-07-07 | Kyocera Document Solutions Inc | Power-supply unit, and image forming apparatus with the same |
| JP2014192914A (en) * | 2013-03-26 | 2014-10-06 | Mitsubishi Electric Corp | Dc-dc converter |
| JP2014235621A (en) * | 2013-06-04 | 2014-12-15 | 新日本無線株式会社 | Voltage regulator circuit |
| JP2017010433A (en) * | 2015-06-25 | 2017-01-12 | 株式会社デンソー | Power supply circuit |
| US9601987B2 (en) | 2013-12-25 | 2017-03-21 | Denso Corporation | Power supply apparatus |
-
2009
- 2009-04-07 JP JP2009093450A patent/JP2010246294A/en not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103326565A (en) * | 2012-03-23 | 2013-09-25 | 快捷半导体(苏州)有限公司 | Apparatus and methods associated with an early warning strobe input of a boost converter |
| US9235221B2 (en) | 2012-03-23 | 2016-01-12 | Fairchild Semiconductor Corporation | Early warning strobe for mitigation of line and load transients |
| JP2014128093A (en) * | 2012-12-26 | 2014-07-07 | Kyocera Document Solutions Inc | Power-supply unit, and image forming apparatus with the same |
| US9118244B2 (en) | 2012-12-26 | 2015-08-25 | Kyocera Document Solutions Inc. | Power supply apparatus and image forming apparatus including the same |
| JP2014192914A (en) * | 2013-03-26 | 2014-10-06 | Mitsubishi Electric Corp | Dc-dc converter |
| JP2014235621A (en) * | 2013-06-04 | 2014-12-15 | 新日本無線株式会社 | Voltage regulator circuit |
| US9601987B2 (en) | 2013-12-25 | 2017-03-21 | Denso Corporation | Power supply apparatus |
| JP2017010433A (en) * | 2015-06-25 | 2017-01-12 | 株式会社デンソー | Power supply circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8964343B2 (en) | Semiconductor device and switching regulator using the device | |
| US8686705B2 (en) | Current mode synchronous rectification DC/DC converter | |
| JP4591892B2 (en) | Power supply | |
| JP6211916B2 (en) | Switching regulator | |
| JP5118940B2 (en) | Power supply | |
| JP2005323413A (en) | Overcurrent detection circuit and power supply comprising it | |
| JP2006053898A (en) | Overcurrent protection circuit and voltage generation circuit and electronic equipment using it | |
| JP2011172320A (en) | Switching control circuit | |
| JP2010246294A (en) | Power supply circuit and electronic apparatus | |
| KR20160011604A (en) | Step-down circuit | |
| JP2007104805A (en) | Gate drive circuit of voltage-driven semiconductor element | |
| KR20190024832A (en) | Switching regulator | |
| JP2019071715A (en) | Switching regulator | |
| JP2018107931A (en) | Phase compensation circuit and dc/dc converter using the same | |
| JP6457242B2 (en) | Switching power supply | |
| JP2006325339A (en) | Power supply control circuit | |
| JP2006288054A (en) | Soft start circuit | |
| JP2005039925A (en) | Switching power source | |
| JP2010148289A (en) | Switching regulator circuit | |
| JP2018107930A (en) | Phase compensation circuit and dc/dc converter using the same | |
| JP2010004621A (en) | Power supply device | |
| JP5931398B2 (en) | Power circuit | |
| JP2005312105A (en) | Step-down converter | |
| JP2013102603A (en) | Semiconductor device and switching regulator using the same | |
| JP2006129643A (en) | Switching control unit and semiconductor integrated circuit device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20120703 |