JP2013102603A - Semiconductor device and switching regulator using the same - Google Patents

Semiconductor device and switching regulator using the same Download PDF

Info

Publication number
JP2013102603A
JP2013102603A JP2011244533A JP2011244533A JP2013102603A JP 2013102603 A JP2013102603 A JP 2013102603A JP 2011244533 A JP2011244533 A JP 2011244533A JP 2011244533 A JP2011244533 A JP 2011244533A JP 2013102603 A JP2013102603 A JP 2013102603A
Authority
JP
Japan
Prior art keywords
power supply
internal power
circuit
voltage
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011244533A
Other languages
Japanese (ja)
Inventor
Yuhei Yamaguchi
雄平 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2011244533A priority Critical patent/JP2013102603A/en
Publication of JP2013102603A publication Critical patent/JP2013102603A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device which easily and more surely suppresses overheating of an internal power supply generating circuit while having an external terminal to which an internal power supply is sent.SOLUTION: The semiconductor device driven by using a supplied external power supply comprises: a first internal power supply generating circuit for generating a first internal power supply using the external power supply; an external terminal to which the first internal power supply is sent; a first thermal shutdown circuit driven using the first internal power supply; and a second thermal shutdown circuit driven using a power supply different from the first internal power supply. The second thermal shutdown circuit stops the operation of the first internal power supply generating circuit when overheating is detected.

Description

本発明は、サーマルシャットダウン回路を有する半導体装置、およびこれを用いたスイッチングレギュレータに関する。   The present invention relates to a semiconductor device having a thermal shutdown circuit and a switching regulator using the same.

従来、サーマルシャットダウン回路を有する半導体装置(各種のIC[Integrated Circuit]等)が広く利用されている。一般的にサーマルシャットダウン回路は、過熱を検出したときに該過熱を抑える過熱保護動作を行う。例えば、スイッチングレギュレータの制御用ICに設けられたサーマルシャットダウン回路は、過熱を検出したときにスイッチング動作を停止させ、スイッチングレギュレータの過熱が抑えられるようにする。サーマルシャットダウン回路によれば、過熱による装置の破損等を防ぐことが可能である。また一般的にICは、供給される外部電源(本願ではこのように「電源」を電源電力の意で用いることがある)を用いて駆動する。   Conventionally, semiconductor devices (such as various ICs [Integrated Circuits]) having a thermal shutdown circuit have been widely used. Generally, a thermal shutdown circuit performs an overheat protection operation for suppressing overheating when overheating is detected. For example, a thermal shutdown circuit provided in the control IC for the switching regulator stops the switching operation when overheating is detected so that the overheating of the switching regulator can be suppressed. According to the thermal shutdown circuit, it is possible to prevent damage to the device due to overheating. In general, the IC is driven by using an external power supply (in this application, “power supply” may be used for power supply power in this application).

ところでIC内の各回路の駆動電源としては、IC外部から供給される外部電源の他、外部電源を用いて生成された内部電源が用いられる。例えば、外部電源より高精度の(電圧変動等が小さい)駆動電源を要する回路がIC内にある場合、IC内において高精度の内部電源が生成され、当該回路に供給される。なお上述したサーマルシャットダウン回路は、過熱保護動作が的確に行われるようにするため、多くの場合、駆動電源として高精度の内部電源が用いられる。   Incidentally, as a driving power source for each circuit in the IC, an internal power source generated using an external power source is used in addition to an external power source supplied from outside the IC. For example, when there is a circuit in the IC that requires a drive power supply with higher accuracy (smaller voltage fluctuation or the like) than the external power supply, a highly accurate internal power supply is generated in the IC and supplied to the circuit. The above-described thermal shutdown circuit often uses a highly accurate internal power supply as a drive power supply so that the overheat protection operation can be performed accurately.

特開2005−38921号公報JP 2005-38921 A

上述した内部電源の供給経路は、例えば位相補償用のコンデンサの接続のため、外付けラインを含む形態とされることがある。このようになっていれば、当該外付けラインに外付けのコンデンサを接続することで、コンデンサをIC内に設けずに済み、ICの省スペース化等が容易となる。なおこの場合、生成された内部電源は、外付けラインを含む経路を介して、IC内に供給されることになる。またこのような外付けライン等の接続を可能とするため、ICには、内部電源が送られる外部端子が設けられる。   The above-described internal power supply path may be configured to include an external line for connection of a phase compensation capacitor, for example. In this case, by connecting an external capacitor to the external line, it is not necessary to provide the capacitor in the IC, and space saving of the IC is facilitated. In this case, the generated internal power supply is supplied into the IC through a path including an external line. In order to enable connection of such an external line or the like, the IC is provided with an external terminal to which an internal power supply is sent.

但し、このような外部端子を設けるにあたっては、ショートモード(当該外付けライン等において地絡等が発生する状況)を考慮しておく必要がある。この点、ショートモードでは過大な電流が流れ、内部電源を生成する内部電源生成回路は過剰に発熱するおそれがある。このような事態を防ぐため、内部電源生成回路の過熱が検出されたときには、サーマルシャットダウン回路が、内部電源生成回路の動作を停止させるようにすることが考えられる。   However, in providing such an external terminal, it is necessary to consider a short mode (a situation where a ground fault or the like occurs in the external line). In this regard, an excessive current flows in the short mode, and the internal power generation circuit that generates the internal power may generate excessive heat. In order to prevent such a situation, it is conceivable that the thermal shutdown circuit stops the operation of the internal power generation circuit when overheating of the internal power generation circuit is detected.

しかし、サーマルシャットダウン回路が当該内部電源を用いて駆動するようになっていると、ショートモードでは当該内部電源の供給に不具合が生じ、サーマルシャットダウン回路が適切に動作しないおそれがある。その結果、内部電源生成回路の過熱が抑えられないという問題が生じる。   However, if the thermal shutdown circuit is driven by using the internal power supply, there is a possibility that the supply of the internal power supply becomes defective in the short mode and the thermal shutdown circuit does not operate properly. As a result, there arises a problem that overheating of the internal power generation circuit cannot be suppressed.

本発明は上述した問題に鑑み、内部電源が送られる外部端子を有するものでありながら、内部電源生成回路の過熱をより確実に抑えることが容易となる半導体装置の提供を目的とする。また本発明は、当該半導体装置を用いたスイッチングレギュレータの提供を、他の目的とする。   In view of the above-described problems, an object of the present invention is to provide a semiconductor device that can easily suppress overheating of an internal power supply generation circuit while having an external terminal to which an internal power supply is sent. Another object of the present invention is to provide a switching regulator using the semiconductor device.

上記目的を達成するため、本発明に係る半導体装置は、供給される外部電源を用いて駆動する半導体装置であって、前記外部電源を用いて第1内部電源を生成する第1内部電源生成回路と、第1内部電源が送られる外部端子と、第1内部電源を用いて駆動する第1サーマルシャットダウン回路と、第1内部電源とは異なる電源を用いて駆動する第2サーマルシャットダウン回路と、を備え、第2サーマルシャットダウン回路は、過熱を検出したときに、第1内部電源生成回路の動作を停止させる構成とする。   In order to achieve the above object, a semiconductor device according to the present invention is a semiconductor device that is driven using a supplied external power source, and generates a first internal power source using the external power source. An external terminal to which the first internal power is sent, a first thermal shutdown circuit that is driven using the first internal power supply, and a second thermal shutdown circuit that is driven using a power supply different from the first internal power supply The second thermal shutdown circuit is configured to stop the operation of the first internal power generation circuit when overheating is detected.

本構成によれば、内部電源が送られる外部端子を有するものでありながら、内部電源生成回路の過熱をより確実に抑えることが容易となる。   According to this configuration, it is easy to more reliably suppress overheating of the internal power supply generation circuit while having an external terminal to which the internal power supply is sent.

また上記構成において、前記外部電源を用いて第2内部電源を生成し、外付けラインを含まない経路のみを介して前記半導体装置内に供給する第2内部電源生成回路を備え、第2サーマルシャットダウン回路は、第2内部電源を用いて駆動する構成としてもよい。また上記構成において、第2サーマルシャットダウン回路は、前記外部電源を用いて駆動する構成としてもよい。また上記構成において、第1内部電源生成回路は、前記外部端子に接続された外付けラインを介して、前記半導体装置内に第1内部電源を供給する構成としてもよい。   In the above configuration, a second internal power generation circuit is provided that generates a second internal power using the external power and supplies the second internal power to the semiconductor device only through a path that does not include an external line. The circuit may be driven using the second internal power supply. In the above configuration, the second thermal shutdown circuit may be driven using the external power supply. In the above configuration, the first internal power generation circuit may supply the first internal power to the semiconductor device via an external line connected to the external terminal.

また上記構成において、第2サーマルシャットダウン回路は、第1内部電源の電圧値を監視し、前記電圧値が所定閾値以下である状況に限り、第1内部電源生成回路の過熱を検出したときに第1内部電源生成回路の動作を停止させる構成としてもよい。また上記構成において、第2サーマルシャットダウン回路は、トランジスタの温度特性を用いて、第1内部電源生成回路の過熱を検出する構成としてもよい。   In the above configuration, the second thermal shutdown circuit monitors the voltage value of the first internal power supply, and detects the overheating of the first internal power supply generation circuit only when the voltage value is equal to or less than a predetermined threshold value. 1 The operation of the internal power generation circuit may be stopped. In the above configuration, the second thermal shutdown circuit may be configured to detect overheating of the first internal power generation circuit using the temperature characteristics of the transistor.

また上記構成において、前記外部電源を用いて第2内部電源を生成し、外付けラインを含まない経路のみを介して前記半導体装置内に供給する第2内部電源生成回路を備え、第2サーマルシャットダウン回路は、前記外部電源を用いて駆動する回路であり、第2内部電源の電圧が入力されるバッファ回路と、前記バッファ回路の出力、および、前記トランジスタの温度特性を用いて、第1内部電源生成回路の過熱を検出する検出回路と、を備えた構成としてもよい。   In the above configuration, a second internal power generation circuit is provided that generates a second internal power using the external power and supplies the second internal power to the semiconductor device only through a path that does not include an external line. The circuit is a circuit that is driven using the external power supply, and uses a buffer circuit to which a voltage of a second internal power supply is input, an output of the buffer circuit, and a temperature characteristic of the transistor, so that the first internal power supply is used. It is good also as a structure provided with the detection circuit which detects overheating of a generation circuit.

また上記構成において、スイッチング素子のスイッチング動作によって電圧変換を行うスイッチングレギュレータに用いられ、前記スイッチング素子の制御に用いる制御信号を生成する構成としてもよい。また上記構成において、第1サーマルシャットダウン回路は、前記スイッチングレギュレータの過熱を検出したときに、前記スイッチング動作を停止させる構成としてもよい。   Further, in the above configuration, a configuration may be employed in which a control signal used for controlling the switching element is generated for use in a switching regulator that performs voltage conversion by switching operation of the switching element. In the above configuration, the first thermal shutdown circuit may be configured to stop the switching operation when the overheating of the switching regulator is detected.

また本発明に係るスイッチングレギュレータは、上記構成の半導体装置を備えた構成とする。本構成によれば、上記構成の半導体装置における利点を享受することが可能となる。   A switching regulator according to the present invention includes the semiconductor device having the above structure. According to this configuration, it is possible to enjoy the advantages of the semiconductor device configured as described above.

また当該構成としてより具体的には、一端に入力電圧が入力され、他端が出力端子に接続されたインダクタと、前記インダクタの他端に一端が接続され、他端が接地点に接続され、両端間を導通させるオンの状態と導通させないオフの状態が切替わる、第1スイッチング素子と、前記出力端子に一端が接続され、他端が接地点に接続されたコンデンサと、前記入力電圧が入力される入力端子に一端が接続され、他端が前記インダクタの一端に接続され、両端間を導通させるオンの状態と導通させないオフの状態が切替わる、第2スイッチング素子と、を備え、前記半導体装置は、前記制御信号として、第1スイッチング素子の制御に用いる信号、および、第2スイッチング素子の制御に用いる信号を生成する構成としてもよい。   More specifically, as the configuration, an input voltage is input to one end, the other end is connected to the output terminal, one end is connected to the other end of the inductor, the other end is connected to a ground point, A first switching element that switches between an on state that conducts between both ends and an off state that does not conduct, a capacitor having one end connected to the output terminal and the other end connected to a ground point, and the input voltage input A second switching element having one end connected to the input terminal and the other end connected to one end of the inductor, wherein the second switching element switches between an on state and a non-conductive state. The apparatus may generate a signal used for controlling the first switching element and a signal used for controlling the second switching element as the control signal.

また上記構成としてより具体的には、第2スイッチング素子をオンに維持し、第1スイッチング素子にスイッチング動作を行わせることにより、前記入力電圧を昇圧させて前記出力端子から出力する昇圧動作と、第1スイッチング素子をオフに維持し、第2スイッチング素子にスイッチング動作を行わせることにより、前記入力電圧を降圧させて前記出力端子から出力する降圧動作と、を行う構成としてもよい。   More specifically, as the above configuration, the second switching element is kept on, and the first switching element performs a switching operation to boost the input voltage and output from the output terminal; and The first switching element may be kept off, and the second switching element may be switched to perform a step-down operation in which the input voltage is stepped down and output from the output terminal.

また上記構成としてより具体的には、第1スイッチング素子および第2スイッチング素子は、MOSトランジスタである構成としてもよい。また当該構成としてより具体的には、第2スイッチング素子を制御する制御信号の伝送ラインに設けられたドライバと、前記ドライバの第1電源端子の電圧と第2電源端子の電圧との差を略一定に保つ、電圧調整回路と、を備えた構成としてもよい。また上記構成としてより具体的には、車載用の電源装置に適用される構成としてもよい。   More specifically, the first switching element and the second switching element may be MOS transistors. More specifically, as the configuration, the difference between the voltage of the driver provided on the transmission line of the control signal for controlling the second switching element and the voltage of the first power supply terminal of the driver and the voltage of the second power supply terminal is substantially omitted. It is good also as a structure provided with the voltage adjustment circuit kept constant. More specifically, the above configuration may be applied to an in-vehicle power supply device.

上述した通り、本発明に係る半導体装置によれば、内部電源が送られる外部端子を有するものでありながら、内部電源生成回路の過熱をより確実に抑えることが容易となる。また本発明に係るスイッチングレギュレータによれば、本発明に係る半導体装置の利点を享受することが可能となる。   As described above, according to the semiconductor device of the present invention, it is easy to more reliably suppress overheating of the internal power generation circuit while having an external terminal to which the internal power is sent. Further, according to the switching regulator according to the present invention, it is possible to enjoy the advantages of the semiconductor device according to the present invention.

本発明の実施形態に係るスイッチングレギュレータの構成図である。It is a block diagram of the switching regulator which concerns on embodiment of this invention. 本発明の実施形態に係るVL電圧生成回路の構成図である。It is a block diagram of the VL voltage generation circuit which concerns on embodiment of this invention. 本発明の実施形態に係る第1内部電源生成回路の構成図である。It is a block diagram of the 1st internal power generation circuit which concerns on embodiment of this invention. 本発明の実施形態に係る第2サーマルシャットダウン回路の構成図である。It is a block diagram of the 2nd thermal shutdown circuit which concerns on embodiment of this invention.

[スイッチングレギュレータの全体構成]
図1は、本発明の実施形態に係るスイッチングレギュレータ(昇降圧スイッチングレギュレータ)1の構成図である。本図に示すようにスイッチングレギュレータ1は、レギュレータ用IC10、各スイッチング素子(SW1、SW2)、コイル(インダクタ)L1、各ダイオード(D1、D2)、各コンデンサ(C1〜C5)、各抵抗(R1、R2)、電源入力端子Vin、および電圧出力端子Voutなどを有している。
[Overall configuration of switching regulator]
FIG. 1 is a configuration diagram of a switching regulator (step-up / down switching regulator) 1 according to an embodiment of the present invention. As shown in the figure, the switching regulator 1 includes a regulator IC 10, each switching element (SW1, SW2), a coil (inductor) L1, each diode (D1, D2), each capacitor (C1 to C5), each resistor (R1). , R2), a power input terminal Vin, a voltage output terminal Vout, and the like.

なお各スイッチング素子(SW1、SW2)は、入力される制御信号に応じて、オン/オフ(両端間の導通/非導通)を切替えるスイッチング動作を行う。一例としてMOSトランジスタの場合、スイッチング動作は、ゲートに入力される制御信号に応じて、ソース‐ドレイン間の導通/非導通を切替える動作となる。本実施形態では、スイッチング素子SW1はNチャネルMOSFETであり、スイッチング素子SW2はPチャネルMOSFETであるとするが、これに限定されるものではない。   Each switching element (SW1, SW2) performs a switching operation for switching on / off (conduction / non-conduction between both ends) in accordance with an input control signal. As an example, in the case of a MOS transistor, the switching operation is an operation of switching conduction / non-conduction between the source and the drain in accordance with a control signal input to the gate. In the present embodiment, the switching element SW1 is an N-channel MOSFET and the switching element SW2 is a P-channel MOSFET. However, the present invention is not limited to this.

またレギュレータ用IC10は、第1内部電源生成回路21、バンドギャップ電圧生成回路22、低電圧誤動作防止回路23、第1サーマルシャットダウン回路24、第2内部電源生成回路25、発振回路31、スロープ回路32、ソフトスタート回路33、誤差増幅器34、オペアンプ35、各比較器(36、37)、各抵抗(38a、38b)、ショート回路保護用比較器41、過電圧保護用比較器42、制御回路51、過電流検出回路52、ドライバ53、VL電圧生成回路54、およびドライバ55などを有している。   The regulator IC 10 includes a first internal power generation circuit 21, a band gap voltage generation circuit 22, a low voltage malfunction prevention circuit 23, a first thermal shutdown circuit 24, a second internal power generation circuit 25, an oscillation circuit 31, and a slope circuit 32. , Soft start circuit 33, error amplifier 34, operational amplifier 35, comparators (36, 37), resistors (38a, 38b), short circuit protection comparator 41, overvoltage protection comparator 42, control circuit 51, A current detection circuit 52, a driver 53, a VL voltage generation circuit 54, a driver 55, and the like are included.

レギュレータ用IC10は、これらを集積化した半導体集積回路装置(半導体装置の一形態)である。またレギュレータ用IC10は、接地点に接続される接地用端子TGNDの他、外部との接続に用いられる各端子(T1〜T13)を有している。 The regulator IC 10 is a semiconductor integrated circuit device (one form of semiconductor device) in which these are integrated. The regulator IC 10 has terminals (T 1 to T 13 ) used for connection to the outside in addition to the ground terminal T GND connected to the ground point.

端子T1は、電源入力端子Vinに接続されている。なお電源入力端子Vinは、外部のバッテリ等から直流電源VCC(例えば4〜40Vの電源)が入力されるようになっている。また端子T1と電源入力端子Vinの間には、コンデンサC1の一端、コンデンサC2の一端、および抵抗R1の一端が接続されている。 The terminal T 1 is connected to the power input terminal Vin. The power input terminal Vin is configured to receive a DC power source V CC (for example, a power source of 4 to 40 V) from an external battery or the like. Also between the terminals T 1 and the power input terminal Vin, one end of a capacitor C1, one end of the capacitor C2, and one end of the resistor R1 is connected.

コンデンサC1の他端は接地されており、コンデンサC2の他端は端子T5に接続されている。抵抗R1の他端は、スイッチング素子SW2のソースに接続されている。なお抵抗R1の両端は、それぞれ端子T2および端子T3にも接続されている。スイッチング素子SW2のドレインは、ダイオードD1のカソードおよびコイルL1の一端に接続されている。ダイオードD1のアノードは接地されている。 The other end of the capacitor C1 is grounded, the other end of the capacitor C2 is connected to the terminal T 5. The other end of the resistor R1 is connected to the source of the switching element SW2. Note both ends of the resistor R1 are respectively connected to terminals T 2 and the terminal T 3. The drain of the switching element SW2 is connected to the cathode of the diode D1 and one end of the coil L1. The anode of the diode D1 is grounded.

またコイルL1の他端は、ダイオードD2のアノードおよびスイッチング素子SW1のドレインに接続されている。スイッチング素子SW1のソースは接地されている。ダイオードD2のカソードはコンデンサC3の一端および電圧出力端子Voutに接続されている。なお電圧出力端子Voutからは、スイッチングレギュレータ1の出力電圧VOが出力される。またコンデンサC3の他端は接地されている。 The other end of the coil L1 is connected to the anode of the diode D2 and the drain of the switching element SW1. The source of the switching element SW1 is grounded. The cathode of the diode D2 is connected to one end of the capacitor C3 and the voltage output terminal Vout. The output voltage V O of the switching regulator 1 is output from the voltage output terminal Vout. The other end of the capacitor C3 is grounded.

またスイッチング素子SW2のゲートは端子T4に接続されており、スイッチング素子SW1のゲートは端子T7に接続されている。抵抗R2は、発振回路31が生成する矩形波の周波数調整に用いられる抵抗であり、一端が端子T11に接続され他端が接地されている。コンデンサC4は、主に後述する内部電源VREGの位相補償に用いられるコンデンサであり、一端が端子T12に接続され他端が接地されている。また端子T9には、出力電圧VOに応じた電圧VFBが入力される。また端子T9と端子T10は、外部のコンデンサ等を介して接続されている。 The gate of the switching element SW2 is connected to the terminal T 4, a gate of the switching element SW1 is connected to the terminal T 7. Resistor R2 is a resistor used for frequency adjustment of the rectangular wave oscillation circuit 31 generates one end the other end is connected to the terminal T 11 is grounded. Capacitor C4 is a capacitor used for phase compensation of an internal power supply V REG which mainly below, one end of the other end is connected to the terminal T 12 is grounded. A voltage V FB corresponding to the output voltage V O is input to the terminal T 9 . The terminal T 9 and the terminal T 10 is connected via a such as an external capacitor.

第1内部電源生成回路21は、端子T12およびイネーブル信号が入力される端子T13に接続されており、レギュレータ用IC10において使用される直流の内部電源VREG(第1内部電源)を生成する。なお内部電源VREGは、直流電源VCCおよび後述する内部電源Vrefを用いて、直流電源VCCに比べて電圧値等の精度が高くなるように生成される。内部電源VREGは、第1サーマルシャットダウン回路24やドライバ55の駆動電源等として用いられる。 The first internal power supply generation circuit 21 is connected to the terminal T 13 of the terminal T 12 and the enable signal is input, generates a DC of the internal power supply V REG to be used in the regulator for the IC 10 (the first internal power supply) . The internal power supply V REG is generated using a DC power supply V CC and an internal power supply V ref described later so that the accuracy of the voltage value and the like is higher than that of the DC power supply V CC . The internal power supply V REG is used as a drive power supply for the first thermal shutdown circuit 24 and the driver 55.

また第1内部電源生成回路21は、生成した内部電源VREGを端子T12に送る。これにより第1内部電源生成回路21は、内部電源VREGを、端子T12に接続された外部ライン(レギュレータ用IC10の外部に設けられた伝送ライン)を介してレギュレータ用IC10の外部に一旦送出した後、レギュレータ用IC10内に引き込む。例えば外部ラインに送出された内部電源VREGは、端子T6を介してレギュレータ用IC10内に戻り、ドライバ55の電源端子に入力される。なおこの外部ラインには、位相補償用のコンデンサC4が接続されている。 The first internal power supply generation circuit 21 sends the internal power supply V REG which generated the terminal T 12. Thus, the first internal power supply generation circuit 21 is once sent an internal power supply V REG, via a connected external line terminals T 12 (transmission lines provided IC10 external regulator) to IC10 external regulator After that, it is pulled into the regulator IC 10. For example, the internal power supply V REG sent to the external line returns to the regulator IC 10 via the terminal T 6 and is input to the power supply terminal of the driver 55. A phase compensation capacitor C4 is connected to the external line.

このようにレギュレータ用IC10では、内部電源VREGの伝送ラインの少なくとも一部をレギュレータ用IC10の外側に設け、位相補償用のコンデンサC4を外付けとすることにより、レギュレータ用IC10の省スペース化等が容易となっている。なお第1内部電源生成回路21の構成等については、改めて詳細に説明する。 As described above, in the regulator IC 10, at least a part of the transmission line of the internal power supply V REG is provided outside the regulator IC 10, and the phase compensation capacitor C 4 is externally attached. Is easy. The configuration of the first internal power supply generation circuit 21 will be described in detail again.

バンドギャップ電圧生成回路22は、第1内部電源生成回路21から内部電源VREGの供給を受け、これを用いてバンドギャップ電圧を生成する。バンドギャップ電圧は、半導体のバンドギャップを利用して内部電源VREGの電圧より更に安定するよう生成され、レギュレータ用IC10内の各部において利用される。 The bandgap voltage generation circuit 22 receives the internal power supply V REG from the first internal power supply generation circuit 21 and generates a bandgap voltage using this. The band gap voltage is generated so as to be more stable than the voltage of the internal power supply V REG by using the band gap of the semiconductor, and is used in each part in the regulator IC 10.

低電圧誤動作防止回路23は、レギュレータ用IC10においてUVLO[Under Voltage Lock Out]機能を発揮させる回路である。低電圧誤動作防止回路23は、入力電圧が低過ぎることに起因する誤動作を防ぐため、例えば、一定電圧以上の直流電源VCCが入力されないとレギュレータ用IC10がオンしないようにする。 The low-voltage malfunction prevention circuit 23 is a circuit that exhibits a UVLO [Under Voltage Lock Out] function in the regulator IC 10. The low-voltage malfunction prevention circuit 23 prevents the regulator IC 10 from being turned on, for example, when a DC power source V CC having a certain voltage or higher is not inputted, in order to prevent malfunction caused by the input voltage being too low.

第1サーマルシャットダウン回路24は、過熱(過度な温度上昇)によるスイッチングレギュレータ1の熱暴走等を防止する回路である。第1サーマルシャットダウン回路24は、例えば、温度センサを用いて温度を継続的に検知し、検知温度が上限値を超えた場合に、各スイッチング素子(SW1、SW2)のスイッチング動作が停止されるようにする。なお第1サーマルシャットダウン回路24の動作精度等の観点から、第1サーマルシャットダウン回路24を駆動させる電源としては、直流電源VCCではなく、より電圧値等の精度が高い内部電源VREGが用いられる。 The first thermal shutdown circuit 24 is a circuit that prevents thermal runaway of the switching regulator 1 due to overheating (excessive temperature rise). For example, the first thermal shutdown circuit 24 continuously detects the temperature using a temperature sensor, and when the detected temperature exceeds the upper limit value, the switching operation of each switching element (SW1, SW2) is stopped. To. From the viewpoint of the operation accuracy of the first thermal shutdown circuit 24, the power supply for driving the first thermal shutdown circuit 24 is not the DC power supply V CC but the internal power supply V REG with higher accuracy such as the voltage value. .

第2内部電源生成回路25は、直流電源VCCを用いて、レギュレータ用IC10において使用される直流の内部電源Vref(第2内部電源)を生成する。内部電源Vrefは、内部電源VREGとは別の内部電源として、直流電源VCCに比べて電圧値等の精度が高くなるように生成され、第1内部電源生成回路21等に供給される。また内部電源Vrefは、内部電源VREGとは異なり、外付けラインを含まない経路のみを介して、レギュレータ用IC10内に供給される。 The second internal power supply generation circuit 25 generates a DC internal power supply V ref (second internal power supply) used in the regulator IC 10 by using the DC power supply V CC . The internal power supply V ref is generated as an internal power supply different from the internal power supply V REG so that the accuracy of the voltage value and the like is higher than that of the DC power supply V CC and is supplied to the first internal power supply generation circuit 21 and the like. . Unlike the internal power supply V REG , the internal power supply V ref is supplied into the regulator IC 10 only through a path that does not include an external line.

発振回路31は、一定周波数の矩形波の電圧を生成して後段側に送出する。なお当該矩形波の周波数は、抵抗R2を用いて調整可能となっている。またスロープ回路32は、発振回路31が生成した矩形波の電圧に対して、立上り(或いは立下り)に傾斜を付ける処理を施し、処理済みの電圧(鋸波或いはこれに準じた波形の電圧)を各比較器(36、37)の非反転入力端子に出力する。   The oscillation circuit 31 generates a rectangular wave voltage having a constant frequency and sends it to the subsequent stage side. Note that the frequency of the rectangular wave can be adjusted using the resistor R2. In addition, the slope circuit 32 performs processing for inclining the rising edge (or falling edge) of the rectangular wave voltage generated by the oscillation circuit 31, and the processed voltage (the sawtooth wave or a voltage having a waveform equivalent thereto). Is output to the non-inverting input terminal of each comparator (36, 37).

ソフトスタート回路33は、出力電圧VOのオーバーシュートや突入電流の発生等を防ぐため、ソフトスタート機能を発揮する回路である。ソフトスタート回路33は、スイッチングレギュレータ1の起動時に誤差増幅器34へ適切な電圧を供給し、出力電圧VOが緩やかに立ち上がるようにする。なおソフトスタート回路33は、例えば、過電流検出回路52から受取る信号SSに基づいて動作する。またソフトスタート回路33には、ソフトスタート時間設定用のコンデンサC5が接続されている。コンデンサC5は、一端が端子T8を介してソフトスタート回路33に接続されており、他端が接地されている。 The soft start circuit 33 is a circuit that exhibits a soft start function in order to prevent an overshoot of the output voltage V O and generation of an inrush current. The soft start circuit 33 supplies an appropriate voltage to the error amplifier 34 when the switching regulator 1 is started up so that the output voltage V O gradually rises. The soft start circuit 33 operates based on the signal SS received from the overcurrent detection circuit 52, for example. The soft start circuit 33 is connected with a capacitor C5 for setting a soft start time. Capacitor C5 has one end connected to the soft start circuit 33 via the terminal T 8, the other end is grounded.

誤差増幅器34は、反転入力端子に電圧VFBが、非反転入力端子に所定電圧V1がそれぞれ入力され、各入力端子の電圧値の差に応じた電圧を出力する。なおスイッチングレギュレータ1の起動時には、誤差増幅器34の非反転入力端子に入力される電圧として、ソフトスタート回路33の出力電圧が優先される。誤差増幅器34の出力側は、抵抗38aを介してオペアンプ35の反転入力端子に接続されているとともに、比較器37の反転入力端子および端子T10に接続されている。 The error amplifier 34 receives the voltage V FB at the inverting input terminal and the predetermined voltage V 1 at the non-inverting input terminal, and outputs a voltage corresponding to the difference in voltage value between the input terminals. When the switching regulator 1 is started, the output voltage of the soft start circuit 33 is given priority as the voltage input to the non-inverting input terminal of the error amplifier 34. The output side of the error amplifier 34, with which is connected to the inverting input terminal of the operational amplifier 35 through a resistor 38a, and is connected to the inverting input terminal and the terminal T 10 of the comparator 37.

オペアンプ35は、非反転入力端子に所定電圧V2が入力され、各入力端子の電圧値の差に応じた電圧を出力する。なおオペアンプ35の出力側は、比較器36の反転入力端子に接続されているとともに、抵抗38bを介して、抵抗38aとオペアンプ35の反転入力端子の間に接続されている。抵抗38a、抵抗38b、およびオペアンプ35は、反転増幅器を形成していると見ることができる。また各比較器(36、37)は、各入力端子の電圧値の比較結果に応じた電圧を、制御回路51に出力する。 The operational amplifier 35 receives the predetermined voltage V 2 at the non-inverting input terminal and outputs a voltage corresponding to the difference in voltage value between the input terminals. The output side of the operational amplifier 35 is connected to the inverting input terminal of the comparator 36, and is connected between the resistor 38a and the inverting input terminal of the operational amplifier 35 via the resistor 38b. It can be seen that the resistor 38a, the resistor 38b, and the operational amplifier 35 form an inverting amplifier. Each comparator (36, 37) outputs a voltage corresponding to the comparison result of the voltage value of each input terminal to the control circuit 51.

ショート回路保護用比較器41は、非反転入力端子に電圧VFBが、反転入力端子に所定電圧V3がそれぞれ入力され、これらの電圧の比較結果をショート回路保護用の信号SCPとして出力する。また過電圧保護用比較器42は、非反転入力端子に電圧VFBが、反転入力端子に所定電圧V4がそれぞれ入力され、これらの電圧の比較結果を過電圧保護用の信号OVPとして出力する。 The short circuit protection comparator 41 receives a voltage V FB at a non-inverting input terminal and a predetermined voltage V 3 at an inverting input terminal, and outputs a comparison result of these voltages as a signal SCP for short circuit protection. The overvoltage protection comparator 42 receives the voltage V FB at the non-inverting input terminal and the predetermined voltage V 4 at the inverting input terminal, and outputs a comparison result of these voltages as an overvoltage protection signal OVP.

制御回路51は、各比較器(36、37)から受ける信号に基づいて、各スイッチング素子(SW1、SW2)のPWM制御を行う。より具体的には、制御回路51は、比較器36の出力信号に応じて、スイッチング素子SW1のスイッチング動作を制御するための制御信号S1を出力する。制御信号S1は、ドライバ55および端子T7を介して、スイッチング素子SW1に入力される。 The control circuit 51 performs PWM control of each switching element (SW1, SW2) based on a signal received from each comparator (36, 37). More specifically, the control circuit 51 outputs a control signal S1 for controlling the switching operation of the switching element SW1 according to the output signal of the comparator 36. Control signal S1, through the driver 55 and the terminal T 7, is input to the switching element SW1.

制御信号S1がH(High)レベルのとき、スイッチング素子SW1はオンとなり、制御信号S1がL(Low)レベルのとき、スイッチング素子SW1はオフとなる。これにより比較器36の出力信号のデューティに応じて、スイッチング素子SW1のスイッチング動作が行われる。   When the control signal S1 is at the H (High) level, the switching element SW1 is turned on, and when the control signal S1 is at the L (Low) level, the switching element SW1 is turned off. Thus, the switching operation of the switching element SW1 is performed according to the duty of the output signal of the comparator 36.

また制御回路51は、比較器37の出力信号に応じて、スイッチング素子SW2のスイッチング動作を制御するための制御信号S2を出力する。制御信号S2は、ドライバ53および端子T4を介して、スイッチング素子SW2に入力される。このようにドライバ53は、制御回路51とスイッチング素子SW2を結んでいる、制御信号S2の伝送ラインに設けられている。 Further, the control circuit 51 outputs a control signal S2 for controlling the switching operation of the switching element SW2 in accordance with the output signal of the comparator 37. Control signal S2, via the driver 53 and the terminal T 4, is input to the switching element SW2. Thus, the driver 53 is provided in the transmission line of the control signal S2 that connects the control circuit 51 and the switching element SW2.

制御信号S2がHレベルのとき、スイッチング素子SW2はオフとなり、制御信号S2がLレベルのとき、スイッチング素子SW2はオンとなる。これにより比較器37の出力信号のデューティに応じて、スイッチング素子SW2のスイッチング動作が行われる。   When the control signal S2 is at the H level, the switching element SW2 is turned off, and when the control signal S2 is at the L level, the switching element SW2 is turned on. Thus, the switching operation of the switching element SW2 is performed according to the duty of the output signal of the comparator 37.

過電流検出回路52は、端子T2および端子T3の電圧に基づいて抵抗R1を流れる電流の値を検出する。そして過電流検出回路52は、当該検出値が所定の上限値を超えたとき(つまり過電流を検出したとき)に、過電流検出信号を制御回路51に出力する。なお制御回路51は、過電流検出信号に応じて過電流に起因する不具合を防止するための動作(過電流保護動作)を行う。 Overcurrent detection circuit 52 detects the value of current flowing through the resistor R1 based on the voltage of the terminal T 2 and the terminal T 3. The overcurrent detection circuit 52 outputs an overcurrent detection signal to the control circuit 51 when the detected value exceeds a predetermined upper limit value (that is, when an overcurrent is detected). Note that the control circuit 51 performs an operation (overcurrent protection operation) for preventing a problem caused by the overcurrent according to the overcurrent detection signal.

またドライバ53の第1電源端子は、端子T1に接続されており、直流電源VCCが入力される。VL電圧生成回路54は、ドライバ53の第2電源端子および端子T5に接続されており、直流電源VCCの電圧を一定電圧Vsだけ減少させた電圧VLを生成し、ドライバ53の第2電源端子に供給する。なおこの電圧Vsは、ドライバ53の駆動電圧(第1電源端子の電圧と第2電源端子の電圧との差)として適正な大きさの電圧である。 The first power supply terminal of the driver 53 is connected to the terminal T 1, the DC power supply V CC is input. The VL voltage generation circuit 54 is connected to the second power supply terminal of the driver 53 and the terminal T 5 , generates a voltage VL obtained by reducing the voltage of the DC power supply V CC by a constant voltage Vs, and outputs the second power supply of the driver 53. Supply to the terminal. The voltage Vs is a voltage having an appropriate magnitude as the driving voltage of the driver 53 (the difference between the voltage of the first power supply terminal and the voltage of the second power supply terminal).

図2は、VL電圧生成回路54の構成を示している。VL電圧生成回路54では、直流電源VCCの入力端と接地点の間において、各ツェナーダイオード(54a、54b)および電流源54cが直列に接続された形態で設けられている。なお、各ツェナーダイオード(54a、54b)のツェナー電圧の和は電圧Vsに設定されており、電流源54cは、電圧VLの生成に必要な電流Iを流すように設定されている。 FIG. 2 shows the configuration of the VL voltage generation circuit 54. In the VL voltage generation circuit 54, each Zener diode (54a, 54b) and the current source 54c are provided in series between the input terminal of the DC power supply V CC and the ground point. The sum of the Zener voltages of the respective Zener diodes (54a, 54b) is set to the voltage Vs, and the current source 54c is set to flow the current I necessary for generating the voltage VL.

VL電圧生成回路54によれば、各ツェナーダイオード(54a、54b)と電流源54cの間にて電圧VL(=VCC−Vs)が生成され、ドライバ53の第2電源端子に供給される。なお、VL電圧生成回路54の構成は上述した形態に限られることなく、他の形態となっていても構わない。 According to the VL voltage generation circuit 54, a voltage VL (= V CC −Vs) is generated between each Zener diode (54 a, 54 b) and the current source 54 c and supplied to the second power supply terminal of the driver 53. Note that the configuration of the VL voltage generation circuit 54 is not limited to the above-described configuration, and may be another configuration.

VL電圧生成回路54によれば、直流電源VCCの電圧変動などに関わらずドライバ53に適正な駆動電圧を供給し、ドライバ53に過剰な電圧が加わることは防止される。このようにVL電圧生成回路54は、ドライバ53の第1電源端子の電圧と第2電源端子の電圧との差を略一定に保つ、電圧調整回路としての役割を果たす。 According to the VL voltage generation circuit 54, an appropriate drive voltage is supplied to the driver 53 regardless of voltage fluctuations of the DC power supply V CC , and an excessive voltage is prevented from being applied to the driver 53. Thus, the VL voltage generation circuit 54 serves as a voltage adjustment circuit that keeps the difference between the voltage of the first power supply terminal and the voltage of the second power supply terminal of the driver 53 substantially constant.

[スイッチングレギュレータの基本動作]
次に、スイッチングレギュレータ1の基本動作について説明する。スイッチングレギュレータ1の動作形態は、基本的に、出力電圧VOが目標電圧より小さいときには昇圧動作が行われる昇圧モードとなり、逆に目標電圧より大きい場合には降圧動作が行われる降圧モードとなる。
[Basic operation of switching regulator]
Next, the basic operation of the switching regulator 1 will be described. The operation mode of the switching regulator 1 is basically the step-up mode in which the step-up operation is performed when the output voltage V O is smaller than the target voltage, and the step-down mode in which the step-down operation is performed when the output voltage V O is larger than the target voltage.

昇圧モードにおいては、誤差増幅器34の出力電圧が、スロープ回路32の出力電圧より定常的に大きくなる。したがって、昇圧モードにおいては、比較器37から出力される電圧が定常的にLレベルになり、スイッチング素子SW2は定常的にオンになる。   In the boost mode, the output voltage of the error amplifier 34 is constantly higher than the output voltage of the slope circuit 32. Therefore, in the boost mode, the voltage output from the comparator 37 is constantly at the L level, and the switching element SW2 is constantly turned on.

そしてオペアンプ35の出力電圧がスロープ回路32の出力電圧より大きいときは、比較器36の出力電圧はLレベルとなり、逆にスロープ回路32の出力電圧より小さいときは、比較器36の出力電圧はHレベルとなる。これにより、比較器36の出力電圧はレベル変動を生じ、スイッチング素子SW1は、このレベル変動に応じてオン/オフが切替わる。   When the output voltage of the operational amplifier 35 is larger than the output voltage of the slope circuit 32, the output voltage of the comparator 36 becomes L level. Conversely, when the output voltage of the comparator circuit 36 is smaller than the output voltage of the slope circuit 32, the output voltage of the comparator 36 is H. Become a level. As a result, the output voltage of the comparator 36 varies in level, and the switching element SW1 is switched on / off according to the level variation.

スイッチング素子SW1がオンになると、コイルL1に磁気エネルギーが蓄積され、逆にスイッチング素子SW1がオフになると、コイルL1に蓄積されていた磁気エネルギーが放出される。昇圧モードでは、スイッチング素子SW1のオン/オフの切替が繰り返されることにより、コイルL1における磁気エネルギーの蓄積と放出が繰り返される。このような昇圧動作がなされる結果、直流電源VCCの電圧は昇圧されて出力電圧VOとなり、電圧出力端子Voutから出力される。 When the switching element SW1 is turned on, magnetic energy is accumulated in the coil L1, and conversely, when the switching element SW1 is turned off, the magnetic energy accumulated in the coil L1 is released. In the step-up mode, the switching and switching of the switching element SW1 are repeated, whereby the magnetic energy is repeatedly stored and released in the coil L1. As a result of such a boosting operation, the voltage of the DC power supply V CC is boosted to become the output voltage V O and is output from the voltage output terminal Vout.

一方、降圧モードにおいては、オペアンプ35の出力電圧が、スロープ回路32の出力電圧より定常的に大きくなる。したがって、降圧モードにおいては、比較器36から出力される電圧が定常的にLレベルになり、スイッチング素子SW1は定常的にオフになる。   On the other hand, in the step-down mode, the output voltage of the operational amplifier 35 is constantly higher than the output voltage of the slope circuit 32. Therefore, in the step-down mode, the voltage output from the comparator 36 is constantly at the L level, and the switching element SW1 is constantly turned off.

そして誤差増幅器34の出力電圧がスロープ回路32の出力電圧より大きいときは、比較器37の出力電圧はLレベルとなり、逆にスロープ回路32の出力電圧より小さいときは、比較器37の出力電圧はHレベルとなる。これにより、比較器37の出力電圧はレベル変動を生じ、スイッチング素子SW2は、このレベル変動に応じてオン/オフが切替わる。   When the output voltage of the error amplifier 34 is larger than the output voltage of the slope circuit 32, the output voltage of the comparator 37 becomes L level. Conversely, when the output voltage of the error circuit 34 is smaller than the output voltage of the slope circuit 32, the output voltage of the comparator 37 is Becomes H level. As a result, the output voltage of the comparator 37 varies in level, and the switching element SW2 is turned on / off in accordance with the level variation.

スイッチング素子SW2がオンになると、コイルL1に磁気エネルギーが蓄積され、逆にスイッチング素子SW2がオフになると、コイルL1に蓄積されていた磁気エネルギーが放出される。降圧モードでは、スイッチング素子SW2のオン/オフの切替が繰り返されることにより、コイルL1における磁気エネルギーの蓄積と放出が繰り返される。このような降圧動作がなされる結果、直流電源VCCの電圧は降圧されて出力電圧VOとなり、電圧出力端子Voutから出力される。なおスイッチングレギュレータ1は、昇圧動作と降圧動作が切替えられて行われる、昇降圧モードの動作形態ともなり得る。 When the switching element SW2 is turned on, magnetic energy is accumulated in the coil L1, and conversely, when the switching element SW2 is turned off, the magnetic energy accumulated in the coil L1 is released. In the step-down mode, the switching and switching of the switching element SW2 are repeated, whereby the magnetic energy is repeatedly stored and released in the coil L1. As a result of such a step-down operation, the voltage of the DC power supply V CC is stepped down to the output voltage V O and output from the voltage output terminal Vout. The switching regulator 1 can also be an operation mode in a step-up / step-down mode in which the step-up operation and the step-down operation are switched.

[第1内部電源生成回路の構成等]
次に、先述した第1内部電源生成回路21の構成等について、より詳細に説明する。図3は、第1内部電源生成回路21の構成図である。第1内部電源生成回路21は、PチャネルMOSFET21a、各抵抗(21b、21c)、オペアンプ21d、および第2サーマルシャットダウン回路21eを有しており、図3に示すようにバッファ回路の構成となっている。
[Configuration of first internal power generation circuit, etc.]
Next, the configuration and the like of the first internal power generation circuit 21 described above will be described in more detail. FIG. 3 is a configuration diagram of the first internal power supply generation circuit 21. The first internal power generation circuit 21 includes a P-channel MOSFET 21a, resistors (21b, 21c), an operational amplifier 21d, and a second thermal shutdown circuit 21e, and has a buffer circuit configuration as shown in FIG. Yes.

PチャネルMOSFET21aは、ソースが直流電源VCCの入力端に接続されており、ドレインが抵抗21bの一端と端子T12に接続されている。PチャネルMOSFET21aのゲートは、オペアンプ21dの出力端子に接続されている。また抵抗21bの他端は、オペアンプ21dの非反転入力端子に接続されているとともに、抵抗21cを介して接地されている。またオペアンプ21dは、直流電源VCCを駆動電源とし、反転入力端子には内部電源Vrefの電圧が入力される。このような構成により第1内部電源生成回路21は、略一定の電圧となる内部電源VREGを生成し、端子T12に向けて出力する。 P-channel MOSFET21a has a source connected to the input terminal of the DC power supply V CC, the drain is connected to one end and the terminal T 12 of the resistor 21b. The gate of the P-channel MOSFET 21a is connected to the output terminal of the operational amplifier 21d. The other end of the resistor 21b is connected to the non-inverting input terminal of the operational amplifier 21d and grounded via the resistor 21c. The operational amplifier 21d uses the DC power supply V CC as a drive power supply, and the voltage of the internal power supply Vref is input to the inverting input terminal. The first internal power supply generation circuit 21 by this arrangement generates an internal power supply V REG as a substantially constant voltage is output to the terminal T 12.

また第2サーマルシャットダウン回路21eは、第1サーマルシャットダウン回路24とは別に設けられており、第1内部電源生成回路21の過熱を抑える過熱保護動作を行う。より具体的には、第2サーマルシャットダウン回路21eは、第1内部電源生成回路21の過熱を検出したときにオペアンプ21dの動作を停止させる動作停止信号SDを出力し、第1内部電源生成回路21の動作を停止させる。   The second thermal shutdown circuit 21e is provided separately from the first thermal shutdown circuit 24, and performs an overheat protection operation that suppresses overheating of the first internal power supply generation circuit 21. More specifically, the second thermal shutdown circuit 21e outputs an operation stop signal SD for stopping the operation of the operational amplifier 21d when detecting the overheating of the first internal power generation circuit 21, and the first internal power generation circuit 21. Stop the operation.

また第2サーマルシャットダウン回路21eは、駆動電源として内部電源VREGを用いるのではなく、直流電源VCCおよび内部電源Vrefを用いて駆動するようになっている。図4に、第2サーマルシャットダウン回路21eの構成図を示す。本図に示すように第2サーマルシャットダウン回路21eは、オペアンプ71、電流源72、スイッチ73、VREG電圧監視回路74、各抵抗(75〜79)、および各トランジスタ(80、81)を有している。なお、トランジスタ80はNPN型バイポーラトランジスタであり、トランジスタ81はPNP型バイポーラトランジスタである。 The second thermal shutdown circuit 21e is driven not by using the internal power supply VREG as a drive power supply but by using the DC power supply Vcc and the internal power supply Vref . FIG. 4 shows a configuration diagram of the second thermal shutdown circuit 21e. As shown in the figure, the second thermal shutdown circuit 21e includes an operational amplifier 71, a current source 72, a switch 73, a VREG voltage monitoring circuit 74, resistors (75 to 79), and transistors (80, 81). Yes. The transistor 80 is an NPN type bipolar transistor, and the transistor 81 is a PNP type bipolar transistor.

オペアンプ71は、非反転入力端子には内部電源Vrefの電圧が入力され、反転入力端子は、オペアンプ71の出力端子が接続されている。またオペアンプ71は、第1電源端子には直流電源VCCが入力され、第2電源端子は電流源72およびスイッチ73を介して接地されている。 In the operational amplifier 71, the voltage of the internal power supply Vref is input to the non-inverting input terminal, and the output terminal of the operational amplifier 71 is connected to the inverting input terminal. In the operational amplifier 71, a DC power supply V CC is input to a first power supply terminal, and a second power supply terminal is grounded via a current source 72 and a switch 73.

これによりオペアンプ71は、スイッチ73が閉じているときには、駆動電源が供給されて駆動するが、スイッチ73が開いているときには、駆動電源が供給されず駆動しない。なおスイッチ73の開閉は、VREG電圧監視回路74によって制御される。VREG電圧監視回路74は、内部電源VREGの電圧値を監視し、この電圧値が所定の閾値Vα以下であるときにはスイッチ73を閉じ、そうでないときにはスイッチ73を開く。 As a result, the operational amplifier 71 is driven by being supplied with the driving power when the switch 73 is closed, but is not driven when the switch 73 is open because the driving power is not supplied. The opening / closing of the switch 73 is controlled by the VREG voltage monitoring circuit 74. VREG voltage monitoring circuit 74 monitors the voltage value of the internal power supply V REG, close the switch 73 when the voltage value is below a predetermined threshold V.alpha, and otherwise open the switch 73.

なお閾値Vαは、内部電源VREGの電圧値における正常領域の下限に設定されている。これにより、通常時ではスイッチ73は開かれるが、例えばショートモード(外付けラインにおける地絡等が発生した状況)に起因して内部電源VREGの電圧値が異常に低下した場合、スイッチ73は閉じられる。 Note threshold Vα is set to the lower limit of the normal region in the voltage value of the internal power supply V REG. As a result, the switch 73 is normally opened. However, when the voltage value of the internal power supply V REG is abnormally lowered due to, for example, a short mode (a situation where a ground fault occurs in the external line), the switch 73 is Closed.

また抵抗75は、一端がオペアンプ71の出力端子に接続され、他端が抵抗76の一端に接続されている。抵抗76の他端は、トランジスタ80のベースに接続されているとともに、抵抗77を介して接地されている。また抵抗78は、一端がオペアンプ71の出力端子に接続され、他端がトランジスタ81のベースおよびトランジスタ80のコレクタに接続されている。   The resistor 75 has one end connected to the output terminal of the operational amplifier 71 and the other end connected to one end of the resistor 76. The other end of the resistor 76 is connected to the base of the transistor 80 and grounded via the resistor 77. The resistor 78 has one end connected to the output terminal of the operational amplifier 71 and the other end connected to the base of the transistor 81 and the collector of the transistor 80.

またトランジスタ80のエミッタは接地されている。またトランジスタ81は、エミッタがオペアンプ71の出力端子に接続され、コレクタが抵抗79を介して接地されている。またトランジスタ81のコレクタは、動作停止信号SDの出力端子に接続されている。なおトランジスタ81のコレクタの電圧が所定値以上であるとき、この電圧が動作停止信号SDとして、オペアンプ21dへ出力されることになる。   The emitter of the transistor 80 is grounded. The transistor 81 has an emitter connected to the output terminal of the operational amplifier 71 and a collector grounded via a resistor 79. The collector of the transistor 81 is connected to the output terminal of the operation stop signal SD. When the voltage of the collector of the transistor 81 is equal to or higher than a predetermined value, this voltage is output to the operational amplifier 21d as the operation stop signal SD.

第2サーマルシャットダウン回路21eにおいて、オペアンプ71は、負帰還がなされるように接続されており、内部電源Vrefの電圧が入力されるバッファ回路を形成している。そしてこのバッファ回路の後段側には、各抵抗(75〜79)および各トランジスタ(80、81)を有する検出回路90が形成されている。 In the second thermal shutdown circuit 21e, the operational amplifier 71 is connected so as to perform negative feedback, and forms a buffer circuit to which the voltage of the internal power supply Vref is input. A detection circuit 90 having resistors (75 to 79) and transistors (80, 81) is formed on the rear side of the buffer circuit.

検出回路90は、当該バッファ回路の出力、および、トランジスタ80の温度特性を用いて、第1内部電源生成回路21の過熱を検出するように形成されている。より詳細には、トランジスタ80は、ベースエミッタ電圧Vbeの温度特性(約−2mV/℃)を有している。そして検出回路90は、第1内部電源生成回路21が過熱となっていない通常温度領域においては、動作停止信号SDを出力せず、第1内部電源生成回路21が過熱となっている異常温度領域においては、動作停止信号SDを出力するように設定されている。 The detection circuit 90 is formed to detect overheating of the first internal power supply generation circuit 21 using the output of the buffer circuit and the temperature characteristics of the transistor 80. More specifically, the transistor 80 has a temperature characteristic (about −2 mV / ° C.) of the base emitter voltage V be . The detection circuit 90 does not output the operation stop signal SD in the normal temperature region where the first internal power supply generation circuit 21 is not overheated, and the abnormal temperature region where the first internal power supply generation circuit 21 is overheated. Is set to output an operation stop signal SD.

すなわち通常温度領域では、トランジスタ80は、ベースエミッタ電圧Vbeが大きいため、コレクタ−エミッタ間は十分に導通しない。そのためトランジスタ81のコレクタ−エミッタ間は殆ど導通せず、動作停止信号SDは出力されない。しかし温度が上昇するに連れてベースエミッタ電圧Vbeは小さくなり、異常温度領域に達すると、トランジスタ80のコレクタ−エミッタ間は十分に導通し、トランジスタ81のコレクタ−エミッタ間も導通するようになって動作停止信号SDが出力される。 That is, in the normal temperature region, the transistor 80 does not conduct sufficiently between the collector and the emitter because the base emitter voltage V be is large. Therefore, the collector-emitter of the transistor 81 is hardly conducted, and the operation stop signal SD is not output. However, as the temperature rises, the base emitter voltage V be decreases, and when the temperature reaches the abnormal temperature region, the collector-emitter of the transistor 80 is sufficiently conducted and the collector-emitter of the transistor 81 is also conducted. The operation stop signal SD is output.

上述したように第1内部電源生成回路21には、内部電源VREGとは別の電源を用いて駆動する独自のサーマルシャットダウン回路として、第1内部電源生成回路21の過熱を防止する第2サーマルシャットダウン回路21eが設けられている。なお、上述した第1内部電源生成回路21や第2サーマルシャットダウン回路21eの構成形態は一例であり、その他の構成形態となっていても構わない。 As described above, the first internal power generation circuit 21 has a second thermal shutdown circuit that prevents overheating of the first internal power generation circuit 21 as a unique thermal shutdown circuit that is driven using a power supply different from the internal power supply V REG. A shutdown circuit 21e is provided. The configuration forms of the first internal power generation circuit 21 and the second thermal shutdown circuit 21e described above are examples, and other configuration forms may be used.

なお、サーマルシャットダウン回路の動作精度は、用いられる電圧の精度に左右される。また内部電源Vrefは、内部電源VREGに比べれば電圧レベルが低く、電圧の精度が悪くなり易い。従って、内部電源Vrefを用いて動作する第2サーマルシャットダウン回路21eは、内部電源VREGを用いて動作する第1サーマルシャットダウン回路24に比べれば、動作精度が悪くなり易い。そのため第2サーマルシャットダウン回路21eは、第1サーマルシャットダウン回路24の代わりとして用いられることは好ましくなく、あくまでも第1サーマルシャットダウン回路24の補助的な位置づけで用いられる。例えば、第2サーマルシャットダウン回路21eは、ショートモード等にのみ対応する回路という程度の位置づけで用いられる。 Note that the operation accuracy of the thermal shutdown circuit depends on the accuracy of the voltage used. Further, the internal power supply V ref has a lower voltage level than the internal power supply V REG , and the voltage accuracy tends to deteriorate. Therefore, the second thermal shutdown circuit 21e that operates using the internal power supply V ref is likely to have poorer operation accuracy than the first thermal shutdown circuit 24 that operates using the internal power supply VREG . Therefore, the second thermal shutdown circuit 21e is not preferably used as a substitute for the first thermal shutdown circuit 24, and is used only as an auxiliary position of the first thermal shutdown circuit 24. For example, the second thermal shutdown circuit 21e is used as a circuit corresponding to only the short mode or the like.

[その他]
以上に説明した通りレギュレータ用IC10は、供給される直流電源VCC(外部電源)を用いて駆動する半導体装置であって、直流電源VCCを用いて内部電源VREGを生成し、外付けラインを含む経路を介してレギュレータ用IC10内に供給する第1内部電源生成回路21と、内部電源VREGを用いて駆動する回路であり、過熱を検出したときに該過熱を抑える動作を行う、第1サーマルシャットダウン回路24と、第1サーマルシャットダウン回路24とは別に設けられ、第1内部電源生成回路21の過熱を検出したときに第1内部電源生成回路21の動作を停止させる、第2サーマルシャットダウン回路21eと、を備えている。なおレギュレータ用IC10には、内部電源VREGが送られる端子T12(外部端子)が設けられており、端子T12に外付けラインを接続することによって、内部電源VREGを外部へ引出すことが可能となっている。
[Others]
As described above, the regulator IC 10 is a semiconductor device that is driven using the supplied DC power supply V CC (external power supply), generates the internal power supply V REG using the DC power supply V CC, and is connected to the external line. A first internal power supply generation circuit 21 that supplies the regulator IC 10 through a path including the internal power supply V REG and a circuit that is driven using the internal power supply V REG , and performs an operation of suppressing the overheat when an overheat is detected. A second thermal shutdown circuit that is provided separately from the first thermal shutdown circuit 24 and the first thermal shutdown circuit 24 and stops the operation of the first internal power generation circuit 21 when it detects an overheat of the first internal power generation circuit 21 And a circuit 21e. Note that the regulator IC 10 is provided with a terminal T 12 (external terminal) to which the internal power supply V REG is sent. By connecting an external line to the terminal T 12 , the internal power supply V REG can be drawn to the outside. It is possible.

そして第2サーマルシャットダウン回路21eは、内部電源VREGとは異なる電源を用いて駆動するようになっている。そのためレギュレータ用IC10によれば、外付けラインを含む経路を介して内部電源VREGを供給するものでありながら、第1内部電源生成回路21の過熱をより確実に抑えることが容易となっている。 The second thermal shutdown circuit 21e is driven using a power supply different from the internal power supply VREG . Therefore, according to the regulator IC 10, it is easy to more reliably suppress overheating of the first internal power supply generation circuit 21 while supplying the internal power supply V REG via a path including an external line. .

すなわち、例えばショートモードでは、第1内部電源生成回路21が過剰に発熱するとともに、内部電源VREGの供給に不具合が生じるおそれがある。しかしこのような状況でも、第2サーマルシャットダウン回路21eは、内部電源VREGとは別の電源を用いて駆動するため、当該不具合の影響を殆ど受けずに駆動することが可能である。そのため第2サーマルシャットダウン回路21eは、このような状況であっても適切に動作し、第1内部電源生成回路21の過熱を抑えることが可能である。 That is, in the short mode, for example, the first internal power generation circuit 21 generates excessive heat, and there is a possibility that a problem may occur in the supply of the internal power VREG . But in this situation, the second thermal shutdown circuit 21e is for driving with a separate power supply from the internal power supply V REG, it is possible to drive the impact of this problem without being almost. Therefore, the second thermal shutdown circuit 21e operates properly even in such a situation, and it is possible to suppress overheating of the first internal power supply generation circuit 21.

なお本実施形態では、レギュレータ用IC10は、直流電源VCCを用いて内部電源Vrefを生成し、外付けラインを含まない経路のみを介してレギュレータ用IC10内に供給する第2内部電源生成回路25をも備えており、第2サーマルシャットダウン回路21eは、内部電源Vrefと直流電源VCCを用いて駆動するようになっている。但し第2サーマルシャットダウン回路21eは、内部電源Vrefと直流電源VCCの何れか一方のみ、或いは、これら以外の電源を用いて駆動するようになっていても構わない。 In the present embodiment, the regulator IC 10 generates the internal power supply V ref using the DC power supply V CC and supplies the internal power supply Vref into the regulator IC 10 only through a path not including the external line. includes also 25, second thermal shutdown circuit 21e is configured to drive by using an internal power source V ref and the DC power supply V CC. However, the second thermal shutdown circuit 21e may be driven by using only one of the internal power supply V ref and the DC power supply V CC or using a power supply other than these.

また第2サーマルシャットダウン回路21eは、VREG電圧監視回路74において、内部電源VREGの電圧値を監視する。そして第2サーマルシャットダウン回路21eは、内部電源VREGの電圧値が閾値Tα以下である状況に限り、第1内部電源生成回路21の過熱を検出したときに、第1内部電源生成回路21の動作を停止させるようになっている。なお内部電源VREGの電圧値が閾値Tαを超えている状況では、スイッチ73が開かれるため、このような過熱保護動作は行われない。 The second thermal shutdown circuit 21e monitors the voltage value of the internal power supply V REG in the VREG voltage monitoring circuit 74. The second thermal shutdown circuit 21e operates the first internal power generation circuit 21 when detecting the overheating of the first internal power generation circuit 21 only when the voltage value of the internal power supply V REG is equal to or less than the threshold value Tα. Is supposed to stop. Note that, in a situation where the voltage value of the internal power supply V REG exceeds the threshold value Tα, the switch 73 is opened, and such an overheat protection operation is not performed.

すなわちスイッチングレギュレータ1における通常の過熱保護動作は、第1サーマルシャットダウン回路24によって行われる。そしてショートモード等の状況(内部電源VREGの供給不具合により、第1サーマルシャットダウン回路24は適切に動作しない)に限り、第2サーマルシャットダウン回路21eが過熱保護動作を行うようになっている。 That is, the normal overheat protection operation in the switching regulator 1 is performed by the first thermal shutdown circuit 24. The second thermal shutdown circuit 21e performs the overheat protection operation only in a situation such as a short mode (the first thermal shutdown circuit 24 does not operate properly due to a supply failure of the internal power supply VREG ).

このように第2サーマルシャットダウン回路21eは、第1サーマルシャットダウン回路24の補助的な役割を果たすものであり、比較的簡易な構成とすることが容易である。但し第2サーマルシャットダウン回路21eの形態はこのようなものに限られず、例えば、内部電源VREGの電圧値に関わらず過熱保護動作を行うようにしても構わない。 As described above, the second thermal shutdown circuit 21e plays an auxiliary role of the first thermal shutdown circuit 24, and it is easy to have a relatively simple configuration. However, the form of the second thermal shutdown circuit 21e is not limited to this, and for example, an overheat protection operation may be performed regardless of the voltage value of the internal power supply VREG .

なお上記実施形態では、半導体装置としてスイッチングレギュレータに用いられるもの(レギュレータ用IC10)を例に挙げたが、本発明に係る半導体装置はこのようなものに限られない。本発明に係る半導体装置は、各種電気機器を制御する制御用ICなど、様々な形態を含む。   In the above embodiment, the semiconductor device used for the switching regulator (regulator IC 10) is taken as an example, but the semiconductor device according to the present invention is not limited to this. The semiconductor device according to the present invention includes various forms such as a control IC for controlling various electric devices.

またスイッチングレギュレータ1は、レギュレータ用IC10を備えるとともに、一端に直流電源VCCの電圧が入力され、他端が電圧出力端子Voutに接続されたコイルL1と、コイルL1の当該他端に一端が接続され、他端が接地点に接続され、両端間を導通させるオンの状態と導通させないオフの状態が切替わるスイッチング素子SW1と、電圧出力端子Voutに一端が接続され、他端が接地点に接続されたコンデンサC3と、直流電源VCCの電圧が入力される電源入力端子Vinに一端が接続され、他端がコイルL1の一端に接続され、両端間を導通させるオンの状態と導通させないオフの状態が切替わるスイッチング素子SW2と、を備えている。 Further, the switching regulator 1 includes a regulator IC 10, a coil L <b> 1 whose one end is input with the voltage of the DC power supply V CC and the other end is connected to the voltage output terminal Vout, and one end connected to the other end of the coil L <b> 1. The other end is connected to the grounding point, one end is connected to the switching element SW1 that switches between the on state that conducts between both ends and the off state that does not conduct, and the voltage output terminal Vout, and the other end is connected to the grounding point. One end is connected to the connected capacitor C3 and the power input terminal Vin to which the voltage of the DC power supply V CC is input, and the other end is connected to one end of the coil L1. A switching element SW2 whose state is switched.

そしてレギュレータ用IC10は、スイッチング素子SW1の制御に用いる制御信号S1、および、スイッチング素子SW2の制御に用いる制御信号S2を生成するようになっている。スイッチングレギュレータ1は、これらの制御信号を用いて、昇圧動作や降圧動作を行うようになっている。   The regulator IC 10 generates a control signal S1 used for controlling the switching element SW1 and a control signal S2 used for controlling the switching element SW2. The switching regulator 1 performs a step-up operation and a step-down operation using these control signals.

またスイッチングレギュレータ1は、車載用の電源装置に好適であり、更に各種電気機器の電源装置などにも広く適用可能である。車載用の電源装置に適用される場合、スイッチングレギュレータ1は、例えば、電源入力端子Vinに車載のバッテリが接続され、電圧出力端子Voutに車載の電気機器が接続された形態で用いられる。   The switching regulator 1 is suitable for a vehicle-mounted power supply device, and can be widely applied to power supply devices for various electric devices. When applied to an in-vehicle power supply device, the switching regulator 1 is used, for example, in a form in which an in-vehicle battery is connected to the power input terminal Vin and an in-vehicle electric device is connected to the voltage output terminal Vout.

また本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。   The configuration of the present invention can be variously modified in addition to the above embodiment without departing from the spirit of the invention. That is, the above-described embodiment is an example in all respects and should not be considered as limiting, and the technical scope of the present invention is not the description of the above-described embodiment, but the claims. It should be understood that all modifications that come within the meaning and range of equivalents of the claims are included.

本発明は、各種電気機器の電源装置等に利用することができる。   The present invention can be used for a power supply device of various electric devices.

1 スイッチングレギュレータ
10 レギュレータ用IC(半導体装置)
21 第1内部電源生成回路
21a PチャネルMOSFET
21b、21c 抵抗
21d オペアンプ
21e 第2サーマルシャットダウン回路
22 バンドギャップ電圧生成回路
23 低電圧誤動作防止回路
24 第1サーマルシャットダウン回路
25 第2内部電源生成回路
31 発振回路
32 スロープ回路
33 ソフトスタート回路
34 誤差増幅器
35 オペアンプ
36、37 比較器
38a、38b 抵抗
41 ショート回路保護用比較器
42 過電圧保護用比較器
51 制御回路
52 過電流検出回路
53 ドライバ
54 VL電圧生成回路
55 ドライバ
71 オペアンプ
72 電流源
73 スイッチ
74 VREG電圧監視回路
75〜79 抵抗
80、81 トランジスタ
C1〜C5 コンデンサ
D1、D2 ダイオード
L1 コイル
SW1 スイッチング素子
SW2 スイッチング素子
R1、R2 抵抗
1〜T13 端子
GND 接地用端子
Vin 電源入力端子
Vout 電圧出力端子
1 Switching regulator 10 Regulator IC (semiconductor device)
21 First internal power generation circuit 21a P-channel MOSFET
21b, 21c Resistance 21d Operational amplifier 21e Second thermal shutdown circuit 22 Band gap voltage generation circuit 23 Low voltage malfunction prevention circuit 24 First thermal shutdown circuit 25 Second internal power generation circuit 31 Oscillation circuit 32 Slope circuit 33 Soft start circuit 34 Error amplifier 35 operational amplifier 36, 37 comparator 38a, 38b resistor 41 short circuit protection comparator 42 overvoltage protection comparator 51 control circuit 52 overcurrent detection circuit 53 driver 54 VL voltage generation circuit 55 driver 71 operational amplifier 72 current source 73 switch 74 VREG Voltage monitoring circuit 75-79 Resistance 80, 81 Transistor C1-C5 Capacitor D1, D2 Diode L1 Coil SW1 Switching element SW2 Switching element R1, R2 Resistance 1 through T 13 terminals T GND ground terminal Vin power input terminal Vout voltage output terminal

Claims (15)

供給される外部電源を用いて駆動する半導体装置であって、
前記外部電源を用いて第1内部電源を生成する第1内部電源生成回路と、
第1内部電源が送られる外部端子と、
第1内部電源を用いて駆動する第1サーマルシャットダウン回路と、
第1内部電源とは異なる電源を用いて駆動する第2サーマルシャットダウン回路と、を備え、
第2サーマルシャットダウン回路は、
過熱を検出したときに、第1内部電源生成回路の動作を停止させることを特徴とする半導体装置。
A semiconductor device that is driven by using an external power supply,
A first internal power generation circuit that generates a first internal power using the external power;
An external terminal to which the first internal power is sent;
A first thermal shutdown circuit driven using a first internal power supply;
A second thermal shutdown circuit that is driven using a power source different from the first internal power source,
The second thermal shutdown circuit
A semiconductor device characterized in that the operation of the first internal power generation circuit is stopped when overheating is detected.
前記外部電源を用いて第2内部電源を生成し、外付けラインを含まない経路のみを介して前記半導体装置内に供給する第2内部電源生成回路を備え、
第2サーマルシャットダウン回路は、
第2内部電源を用いて駆動することを特徴とする請求項1に記載の半導体装置。
A second internal power generation circuit that generates a second internal power supply using the external power supply and supplies the second internal power supply to the semiconductor device only through a path that does not include an external line;
The second thermal shutdown circuit
The semiconductor device according to claim 1, wherein the semiconductor device is driven using a second internal power supply.
第2サーマルシャットダウン回路は、
前記外部電源を用いて駆動することを特徴とする請求項1または請求項2に記載の半導体装置。
The second thermal shutdown circuit
The semiconductor device according to claim 1, wherein the semiconductor device is driven by using the external power source.
第1内部電源生成回路は、前記外部端子に接続された外付けラインを介して、前記半導体装置内に第1内部電源を供給することを特徴とする請求項1から請求項3の何れかに記載の半導体装置。   The first internal power generation circuit supplies the first internal power to the semiconductor device via an external line connected to the external terminal. The semiconductor device described. 第2サーマルシャットダウン回路は、
第1内部電源の電圧値を監視し、
前記電圧値が所定閾値以下である状況に限り、第1内部電源生成回路の過熱を検出したときに第1内部電源生成回路の動作を停止させることを特徴とする請求項1から請求項4の何れかに記載の半導体装置。
The second thermal shutdown circuit
Monitor the voltage value of the first internal power supply,
5. The operation of the first internal power generation circuit is stopped when overheating of the first internal power generation circuit is detected only in a situation where the voltage value is equal to or less than a predetermined threshold value. A semiconductor device according to any one of the above.
第2サーマルシャットダウン回路は、
トランジスタの温度特性を用いて、第1内部電源生成回路の過熱を検出することを特徴とする請求項1に記載の半導体装置。
The second thermal shutdown circuit
The semiconductor device according to claim 1, wherein overheating of the first internal power generation circuit is detected using a temperature characteristic of the transistor.
前記外部電源を用いて第2内部電源を生成し、外付けラインを含まない経路のみを介して前記半導体装置内に供給する第2内部電源生成回路を備え、
第2サーマルシャットダウン回路は、
前記外部電源を用いて駆動する回路であり、第2内部電源の電圧が入力されるバッファ回路と、
前記バッファ回路の出力、および、前記トランジスタの温度特性を用いて、第1内部電源生成回路の過熱を検出する検出回路と、
を備えたことを特徴とする請求項6に記載の半導体装置。
A second internal power generation circuit that generates a second internal power supply using the external power supply and supplies the second internal power supply to the semiconductor device only through a path that does not include an external line;
The second thermal shutdown circuit
A circuit that is driven using the external power supply, and a buffer circuit to which a voltage of the second internal power supply is input;
A detection circuit for detecting overheating of the first internal power generation circuit using the output of the buffer circuit and the temperature characteristics of the transistor;
The semiconductor device according to claim 6, further comprising:
スイッチング素子のスイッチング動作によって電圧変換を行うスイッチングレギュレータに用いられ、
前記スイッチング素子の制御に用いる制御信号を生成することを特徴とする請求項1から請求項7の何れかに記載の半導体装置。
Used in switching regulators that perform voltage conversion by switching operation of switching elements,
8. The semiconductor device according to claim 1, wherein a control signal used for controlling the switching element is generated.
第1サーマルシャットダウン回路は、
前記スイッチングレギュレータの過熱を検出したときに、前記スイッチング動作を停止させることを特徴とする請求項8に記載の半導体装置。
The first thermal shutdown circuit
9. The semiconductor device according to claim 8, wherein when the overheating of the switching regulator is detected, the switching operation is stopped.
請求項8または請求項9に記載の半導体装置を備えたことを特徴とするスイッチングレギュレータ。   A switching regulator comprising the semiconductor device according to claim 8. 一端に入力電圧が入力され、他端が出力端子に接続されたインダクタと、
前記インダクタの他端に一端が接続され、他端が接地点に接続され、両端間を導通させるオンの状態と導通させないオフの状態が切替わる、第1スイッチング素子と、
前記出力端子に一端が接続され、他端が接地点に接続されたコンデンサと、
前記入力電圧が入力される入力端子に一端が接続され、他端が前記インダクタの一端に接続され、両端間を導通させるオンの状態と導通させないオフの状態が切替わる、第2スイッチング素子と、を備え、
前記半導体装置は、
前記制御信号として、第1スイッチング素子の制御に用いる信号、および、第2スイッチング素子の制御に用いる信号を生成することを特徴とする、請求項10に記載のスイッチングレギュレータ。
An inductor in which an input voltage is input to one end and the other end is connected to an output terminal;
A first switching element having one end connected to the other end of the inductor, the other end connected to a ground point, and switching between an on state in which the both ends are conductive and an off state in which the both ends are not conductive;
A capacitor having one end connected to the output terminal and the other end connected to a ground point;
A second switching element having one end connected to the input terminal to which the input voltage is input, the other end connected to one end of the inductor, and switching between an on state and a non-conducting off state between the both ends; With
The semiconductor device includes:
11. The switching regulator according to claim 10, wherein a signal used for controlling the first switching element and a signal used for controlling the second switching element are generated as the control signal.
第2スイッチング素子をオンに維持し、第1スイッチング素子にスイッチング動作を行わせることにより、前記入力電圧を昇圧させて前記出力端子から出力する昇圧動作と、
第1スイッチング素子をオフに維持し、第2スイッチング素子にスイッチング動作を行わせることにより、前記入力電圧を降圧させて前記出力端子から出力する降圧動作と、
を行うことを特徴とする請求項11に記載のスイッチングレギュレータ。
A step-up operation for boosting the input voltage and outputting the voltage from the output terminal by maintaining the second switching element on and causing the first switching element to perform a switching operation;
A step-down operation in which the input voltage is stepped down and output from the output terminal by keeping the first switching element off and causing the second switching element to perform a switching operation;
The switching regulator according to claim 11, wherein:
第1スイッチング素子および第2スイッチング素子は、MOSトランジスタであることを特徴とする請求項12に記載のスイッチングレギュレータ。   The switching regulator according to claim 12, wherein the first switching element and the second switching element are MOS transistors. 第2スイッチング素子を制御する制御信号の伝送ラインに設けられたドライバと、
前記ドライバの第1電源端子の電圧と第2電源端子の電圧との差を略一定に保つ、電圧調整回路と、
を備えたことを特徴とする請求項13に記載のスイッチングレギュレータ。
A driver provided in a transmission line of a control signal for controlling the second switching element;
A voltage adjustment circuit for maintaining a substantially constant difference between the voltage of the first power supply terminal and the voltage of the second power supply terminal of the driver;
The switching regulator according to claim 13, further comprising:
車載用の電源装置に適用されることを特徴とする請求項10から請求項14の何れかに記載のスイッチングレギュレータ。   The switching regulator according to any one of claims 10 to 14, wherein the switching regulator is applied to an in-vehicle power supply device.
JP2011244533A 2011-11-08 2011-11-08 Semiconductor device and switching regulator using the same Pending JP2013102603A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011244533A JP2013102603A (en) 2011-11-08 2011-11-08 Semiconductor device and switching regulator using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011244533A JP2013102603A (en) 2011-11-08 2011-11-08 Semiconductor device and switching regulator using the same

Publications (1)

Publication Number Publication Date
JP2013102603A true JP2013102603A (en) 2013-05-23

Family

ID=48622689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011244533A Pending JP2013102603A (en) 2011-11-08 2011-11-08 Semiconductor device and switching regulator using the same

Country Status (1)

Country Link
JP (1) JP2013102603A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3301537A1 (en) 2016-09-30 2018-04-04 Mitsumi Electric Co., Ltd. Semiconductor intergrated circuit for regulator
CN108809071A (en) * 2018-08-28 2018-11-13 上海艾为电子技术股份有限公司 A kind of SS (soft start) control circuit and Switching Power Supply of Switching Power Supply
CN112368931A (en) * 2018-06-28 2021-02-12 法雷奥电机设备公司 System for controlling a switch and switch arm

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3301537A1 (en) 2016-09-30 2018-04-04 Mitsumi Electric Co., Ltd. Semiconductor intergrated circuit for regulator
US10063135B2 (en) 2016-09-30 2018-08-28 Mitsumi Electric Co., Ltd. Semiconductor integrated circuit for regulator
CN112368931A (en) * 2018-06-28 2021-02-12 法雷奥电机设备公司 System for controlling a switch and switch arm
CN108809071A (en) * 2018-08-28 2018-11-13 上海艾为电子技术股份有限公司 A kind of SS (soft start) control circuit and Switching Power Supply of Switching Power Supply

Similar Documents

Publication Publication Date Title
JP5618733B2 (en) Semiconductor device and switching regulator using the same
US8754881B2 (en) Operational amplifier and liquid crystal drive device using same, as well as parameter setting circuit, semiconductor device, and power supply unit
US10879811B2 (en) Switching power supply device and semiconductor device
US7468877B2 (en) Overcurrent detection circuit and power supply apparatus provided therewith
US8018694B1 (en) Over-current protection for a power converter
US6185082B1 (en) Protection circuit for a boost power converter
US8704578B2 (en) Protection circuit
US10203708B2 (en) Power regulator to control output voltage using feedback
US7576531B2 (en) Switching regulator and electronic device therewith
US9608509B2 (en) Switching converter with controllable restart delay and associated control method
US20070035281A1 (en) Switching regulator
US8766612B2 (en) Error amplifier with built-in over voltage protection for switched-mode power supply controller
JPWO2012157118A1 (en) Driving device for driving voltage-driven element
JP2019062714A (en) Synchronous rectification circuit and switching power supply device
US10615617B2 (en) Supply voltage selection circuitry
TWI501520B (en) Power supply apparatus relating to dc-dc voltage conversion and having short protection function
JP2013102603A (en) Semiconductor device and switching regulator using the same
TWI381603B (en) Overvoltage Protection Circuit and Method of Pulse Width Modulation Regulator
JP5626175B2 (en) Overvoltage protection circuit
US7952385B2 (en) Temperature variance nullification in an inrush current suppression circuit
US20220115861A1 (en) Short-circuit-protected low-dropout linear regulator
JP5926927B2 (en) Switching regulator
EP3883108B1 (en) Auxiliary power supply circuit operating within a wide input voltage range
JP2012027811A (en) Semiconductor integrated circuit with voltage regulator
US11489439B1 (en) Spike suppression circuit and power converter and control method thereof