JP5915267B2 - Power circuit - Google Patents
Power circuit Download PDFInfo
- Publication number
- JP5915267B2 JP5915267B2 JP2012048525A JP2012048525A JP5915267B2 JP 5915267 B2 JP5915267 B2 JP 5915267B2 JP 2012048525 A JP2012048525 A JP 2012048525A JP 2012048525 A JP2012048525 A JP 2012048525A JP 5915267 B2 JP5915267 B2 JP 5915267B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- rectifier circuit
- threshold voltage
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
本発明は、入力される交流電圧に基づいて直流電圧を生成する電源回路に関する。 The present invention relates to a power supply circuit that generates a DC voltage based on an input AC voltage.
アンプ装置等のオーディオ機器において、入力される交流電圧に基づいて直流電圧を生成し、その電圧値を低下させる電源回路が使用されている。この電源回路は、交流電圧を直流電圧に変換する全波整流回路と、全波整流回路から出力される直流電圧から所定電圧値の電圧を生成するレギュレータと、出力電圧を生成するコンデンサとを備える。一般的には、全波整流回路から出力される直流電圧（全波整流波形）の電圧ピーク時にレギュレータからコンデンサに電流が流れるので、レギュレータで消費される電力が非常に大きくなってしまい、発生する熱が大きくなってしまう。 In audio equipment such as an amplifier device, a power supply circuit that generates a DC voltage based on an input AC voltage and lowers the voltage value is used. The power supply circuit includes a full-wave rectifier circuit that converts an AC voltage into a DC voltage, a regulator that generates a voltage having a predetermined voltage value from the DC voltage output from the full-wave rectifier circuit, and a capacitor that generates an output voltage. . Generally, since the current flows from the regulator to the capacitor at the voltage peak of the DC voltage (full-wave rectified waveform) output from the full-wave rectifier circuit, the power consumed by the regulator becomes very large and is generated. The heat gets bigger.
この問題を解決するために、図３に示す電源回路１００が提案されている。電源回路１００は、全波整流回路Ｄ１０１から出力される電圧（全波整流波形）が所定の閾値電電圧未満のときに、全波整流回路Ｄ１０１からコンデンサＣ１０３に電流を流し、コンデンサＣ１０３を充電する。従って、全波整流回路Ｄ１０１からの電圧が低いときに、トランジスタＱ１０３に電流を流すことにより、消費電力を低減させることができる。つまり、電源回路１００は、安定化回路で電圧を低下させることなく、電源回路１００において効率的に電圧を低下させた後に、安定化回路に供給するものである。 In order to solve this problem, a power supply circuit 100 shown in FIG. 3 has been proposed. When the voltage (full-wave rectified waveform) output from full-wave rectifier circuit D101 is less than a predetermined threshold voltage, power supply circuit 100 passes current from full-wave rectifier circuit D101 to capacitor C103 and charges capacitor C103. . Therefore, when the voltage from the full-wave rectifier circuit D101 is low, power consumption can be reduced by flowing current through the transistor Q103. That is, the power supply circuit 100 supplies the stabilization circuit after efficiently reducing the voltage in the power supply circuit 100 without reducing the voltage by the stabilization circuit.
詳細には、電源回路１００は、全波整流回路Ｄ１０１からの直流電圧がツェナーダイオードＤ１０２のツェナー電圧（例えば１２Ｖ）以上である場合には、ツェナーダイオードＤ１０２を介してトランジスタＱ１０１のベースに電流が流れ、トランジスタＱ１０１がオン状態になる。従って、トランジスタＱ１０２がオフ状態になり、トランジスタＱ１０３がオフ状態になる。その結果、全波整流回路Ｄ１０１からの直流電圧による電流がコンデンサＣ１０３に流れず、コンデンサＣ１０３は充電されない。 Specifically, in the power supply circuit 100, when the DC voltage from the full-wave rectifier circuit D101 is equal to or higher than the Zener voltage (for example, 12V) of the Zener diode D102, current flows to the base of the transistor Q101 through the Zener diode D102. The transistor Q101 is turned on. Accordingly, the transistor Q102 is turned off and the transistor Q103 is turned off. As a result, the current due to the DC voltage from the full-wave rectifier circuit D101 does not flow to the capacitor C103, and the capacitor C103 is not charged.
一方、全波整流回路Ｄ１０１からの直流電圧がツェナーダイオードＤ１０２のツェナー電圧（例えば１２Ｖ）未満である場合には、ツェナーダイオードＤ１０２を介してトランジスタＱ１０１のベースに電流が流れず、トランジスタＱ１０１がオフ状態になる。従って、トランジスタＱ１０２がオン状態になり、トランジスタＱ１０３がオン状態になる。その結果、全波整流回路Ｄ１０１からの直流電圧による電流がコンデンサＣ１０３に流れ、コンデンサＣ１０３が充電される。 On the other hand, when the DC voltage from the full-wave rectifier circuit D101 is lower than the Zener voltage (for example, 12V) of the Zener diode D102, no current flows through the Zener diode D102 to the base of the transistor Q101, and the transistor Q101 is turned off. become. Accordingly, the transistor Q102 is turned on and the transistor Q103 is turned on. As a result, a current due to the DC voltage from the full-wave rectifier circuit D101 flows to the capacitor C103, and the capacitor C103 is charged.
以上のように、全波整流回路Ｄ１０１からの直流電圧がツェナーダイオードＤ１０２のツェナー電圧以上であるときにコンデンサＣ１０３に電流を供給せず、全波整流回路Ｄ１０１からの直流電圧がツェナーダイオードＤ１０２のツェナー電圧未満であるときにコンデンサＣ１０３に電流を供給することによって、全波整流回路Ｄ１０１からの直流電圧が低いときに、トランジスタＱ１０３に電流を流すことにより、トランジスタＱ１０３にかかる電圧を小さくでき、消費電力を低減させることができる。 As described above, when the DC voltage from the full-wave rectifier circuit D101 is equal to or higher than the Zener voltage of the Zener diode D102, no current is supplied to the capacitor C103, and the DC voltage from the full-wave rectifier circuit D101 is not supplied to the Zener diode D102. By supplying current to the capacitor C103 when the voltage is less than the voltage, when the DC voltage from the full-wave rectifier circuit D101 is low, by passing the current through the transistor Q103, the voltage applied to the transistor Q103 can be reduced, and the power consumption Can be reduced.
電源回路１００には、以下のような問題がある。すなわち、入力される交流電圧が増減すると、全波整流回路Ｄ１０１からの直流電圧の電圧値が増減するので、ツェナーダイオードＤ１０２に電流が流れる期間が変化してしまう。すると、トランジスタＱ１０３がオン状態又はオフ状態になる期間も変化してしまい、コンデンサＣ１０３に充電される電圧値が変化し、電源回路１００の出力電圧である直流電圧が変動してしまう。 The power supply circuit 100 has the following problems. That is, when the input AC voltage increases or decreases, the voltage value of the DC voltage from the full-wave rectifier circuit D101 increases or decreases, and the period during which current flows through the Zener diode D102 changes. Then, the period during which the transistor Q103 is in the on state or the off state also changes, the voltage value charged in the capacitor C103 changes, and the DC voltage that is the output voltage of the power supply circuit 100 changes.
本発明は上記従来の課題を解決するためになされたものであり、その目的は、入力される交流電圧が変動した場合でも、安定した直流電圧を出力することができる電源回路を提供することである。 The present invention has been made to solve the above-described conventional problems, and an object thereof is to provide a power supply circuit capable of outputting a stable DC voltage even when the input AC voltage fluctuates. is there.
本発明の好ましい実施形態による電源回路は、入力される交流電圧に基づいて直流電圧を生成する電源回路であって、前記交流電圧を整流する整流回路と、前記整流回路からの電圧を受けて、出力部が生成すべき電圧にｐｎｐトランジスタのベース−エミッタ間電圧とｎｐｎトランジスタのベース−エミッタ間電圧とを加算した電圧値である所定の閾値電圧を生成する閾値電圧生成部と、前記閾値電圧がエミッタに供給され、前記整流回路からの電圧がベースに供給される前記ｐｎｐトランジスタと、前記整流回路からの電圧がコレクタに供給され、エミッタが出力部に接続され、ベースが前記ｐｎｐトランジスタのコレクタおよびローレベルの電位に接続された前記ｎｐｎトランジスタと、前記ｎｐｎトランジスタがオン状態のときに、前記整流回路からの電圧に基づく電流を受けて、直流電圧を生成する前記出力部とを備える。 A power supply circuit according to a preferred embodiment of the present invention is a power supply circuit that generates a DC voltage based on an input AC voltage, a rectifier circuit that rectifies the AC voltage, and a voltage received from the rectifier circuit, A threshold voltage generating unit that generates a predetermined threshold voltage that is a voltage value obtained by adding the base-emitter voltage of the pnp transistor and the base-emitter voltage of the npn transistor to the voltage to be generated by the output unit; The pnp transistor that is supplied to the emitter and the voltage from the rectifier circuit is supplied to the base; the voltage from the rectifier circuit is supplied to the collector; the emitter is connected to the output; the base is the collector of the pnp transistor; When the npn transistor connected to the low level potential and the npn transistor are in the on state, Receiving a current based on the voltage from the rectifier circuit, and a said output section for generating a DC voltage.
整流回路からの電圧が閾値電圧以上である場合には、ｐｎｐトランジスタ及びｎｐｎトランジスタがオフ状態になるので、整流回路からの電圧に基づく電流が出力部に流れず、出力部に電圧を生成させない。一方、整流回路からの電圧が閾値電圧未満である場合にはｐｎｐトランジスタがオン状態になる。このとき、閾値電圧が出力電圧にｎｐｎトランジスタのベース−エミッタ間電圧を加算した電圧以上であれば、ｎｐｎトランジスタがオン状態になるので、整流回路からの電圧に基づく電流が出力部に流れ、出力部に電圧を生成させる。閾値電圧が出力電圧にｎｐｎトランジスタのベース−エミッタ間電圧を加算した電圧未満であれば、ｎｐｎトランジスタがオフ状態になるので、整流回路からの電圧に基づく電流が出力部に流れず、出力部に電圧を生成させない。 When the voltage from the rectifier circuit is equal to or higher than the threshold voltage, the pnp transistor and the npn transistor are turned off, so that a current based on the voltage from the rectifier circuit does not flow to the output unit and the output unit does not generate a voltage. On the other hand, when the voltage from the rectifier circuit is less than the threshold voltage, the pnp transistor is turned on. At this time, if the threshold voltage is equal to or higher than the voltage obtained by adding the base-emitter voltage of the npn transistor to the output voltage, the npn transistor is turned on, so that a current based on the voltage from the rectifier circuit flows to the output unit and outputs The voltage is generated in the part. If the threshold voltage is less than the voltage obtained by adding the base-emitter voltage of the npn transistor to the output voltage, the npn transistor is turned off, so that the current based on the voltage from the rectifier circuit does not flow to the output unit, Do not generate voltage.
閾値電圧は、ｐｎｐトランジスタのエミッタに供給されるので、ｐｎｐトランジスタがオン状態であるとき、ｐｎｐトランジスタのコレクタの電圧は閾値電圧Ｖｔｈからｐｎｐトランジスタのベース−エミッタ間電圧を減算した電圧となる。そして、ｎｐｎトランジスタがオン状態になるとき、ｎｐｎトランジスタのエミッタ電圧はｎｐｎトランジスタのベース電圧からｎｐｎトランジスタのベース−エミッタ間電圧を減算した電圧になる。ｎｐｎトランジスタのベース電圧はｐｎｐトランジスタのコレクタ電圧であるので、ｎｐｎトランジスタのエミッタ電圧は、閾値電圧Ｖｔｈからｐｎｐトランジスタのベース−エミッタ間電圧とｎｐｎトランジスタのベース−エミッタ間電圧とを減算した電圧となる。従って、出力部に充電される電圧は、必ず、閾値電圧Ｖｔｈからｐｎｐトランジスタ及びｎｐｎトランジスタの各ベース−エミッタ間電圧を減算した電圧に保持することができる。従って、入力電圧が変動する場合であっても、出力電圧を一定に保持することができる。 Since the threshold voltage is supplied to the emitter of the pnp transistor, when the pnp transistor is on, the collector voltage of the pnp transistor is a voltage obtained by subtracting the base-emitter voltage of the pnp transistor from the threshold voltage Vth. When the npn transistor is turned on, the emitter voltage of the npn transistor is a voltage obtained by subtracting the base-emitter voltage of the npn transistor from the base voltage of the npn transistor. Since the base voltage of the npn transistor is the collector voltage of the pnp transistor, the emitter voltage of the npn transistor is a voltage obtained by subtracting the base-emitter voltage of the pnp transistor and the base-emitter voltage of the npn transistor from the threshold voltage Vth. . Therefore, the voltage charged in the output unit can always be held at a voltage obtained by subtracting the base-emitter voltages of the pnp transistor and the npn transistor from the threshold voltage Vth. Therefore, even when the input voltage fluctuates, the output voltage can be kept constant.
好ましい実施形態においては、前記整流回路からの電圧の振幅値を低下させて、前記ｐｎｐトランジスタのベースに供給する振幅調整部をさらに備える。 In a preferred embodiment, the apparatus further includes an amplitude adjusting unit that reduces the amplitude value of the voltage from the rectifier circuit and supplies the voltage to the base of the pnp transistor.
振幅調整部によって整流回路からの電圧の振幅値を低下させて、ｐｎｐトランジスタのベースに供給することにより、ｐｎｐトランジスタおよびｎｐｎトランジスタがオン状態になる期間が長くなる。従って、同じ電圧値を出力部に生成させる場合に、出力部に流す電流の電流ピーク値を小さくすることができる。従って、ｎｐｎトランジスタに電流値の大きな電流が流れてｎｐｎトランジスタが破損することを防止することができる。 By reducing the amplitude value of the voltage from the rectifier circuit by the amplitude adjusting unit and supplying it to the base of the pnp transistor, the period during which the pnp transistor and the npn transistor are turned on becomes longer. Therefore, when the same voltage value is generated in the output unit, the current peak value of the current flowing through the output unit can be reduced. Therefore, it is possible to prevent the npn transistor from being damaged due to a large current flowing through the npn transistor.
本発明の別の好ましい実施形態による電源回路は、 入力される交流電圧に基づいて直流電圧を生成する電源回路であって、前記交流電圧を整流する整流回路と、前記整流回路からの電圧を受けて、出力部が生成すべき電圧に第１トランジスタのベース−エミッタ間電圧と第２トランジスタのベース−エミッタ間電圧とを加算した電圧値である所定の閾値電圧を生成する閾値電圧生成部と、前記閾値電圧と前記整流回路からの電圧とを比較し、前記閾値電圧が前記整流回路からの電圧未満のときにオフ状態になり、前記閾値電圧が前記整流回路からの電圧以上のときにオン状態になる前記第１トランジスタと、前記第１トランジスタがオン状態のときに、前記閾値電圧と、出力部の電圧とを比較し、前記閾値電圧が、前記出力部の電圧以上であるときにオン状態になり、前記閾値電圧が、前記出力部の電圧未満であるときにオフ状態になる前記第２トランジスタと、前記第２トランジスタがオン状態にときに、前記整流回路からの電圧に基づく電流を受けて、直流電圧を生成し、前記第２トランジスタがオフ状態のときに、整流回路からの電圧に基づく電流を受けず、直流電圧を生成しない前記出力部とを備える。 A power supply circuit according to another preferred embodiment of the present invention is a power supply circuit that generates a DC voltage based on an input AC voltage, a rectifier circuit that rectifies the AC voltage, and a voltage received from the rectifier circuit. A threshold voltage generation unit that generates a predetermined threshold voltage that is a voltage value obtained by adding the base-emitter voltage of the first transistor and the base-emitter voltage of the second transistor to the voltage to be generated by the output unit; Comparing the threshold voltage with the voltage from the rectifier circuit, it is turned off when the threshold voltage is less than the voltage from the rectifier circuit, and is turned on when the threshold voltage is greater than or equal to the voltage from the rectifier circuit When the first transistor and the first transistor are turned on, the threshold voltage is compared with the voltage of the output unit, and the threshold voltage is equal to or higher than the voltage of the output unit. The second transistor that is turned on when the threshold voltage is less than the voltage of the output unit, and the voltage from the rectifier circuit when the second transistor is turned on. The output unit is configured to generate a DC voltage by receiving a current based on, and to generate a DC voltage without receiving a current based on the voltage from the rectifier circuit when the second transistor is in an OFF state.
整流回路からの電圧が閾値電圧以上である場合には、第１トランジスタ及び第２トランジスタがオフ状態になるので、整流回路からの電圧に基づく電流が出力部に流れず、出力部に電圧を生成させない。一方、整流回路からの電圧が閾値電圧未満である場合には第１トランジスタがオン状態になる。このとき、閾値電圧が出力電圧以上であれば、第２トランジスタがオン状態になるので、整流回路からの電圧に基づく電流が出力部に流れ、出力部に電圧を生成させる。閾値電圧が出力電圧未満であれば、第２トランジスタがオフ状態になるので、整流回路からの電圧に基づく電流が出力部に流れず、出力部に電圧を生成させない。また、閾値電圧生成部は、出力部が生成すべき電圧に第１トランジスタのベース−エミッタ間電圧と第２トランジスタのベース−エミッタ間電圧を加算した電圧値である所定の閾値電圧を生成する。従って、入力電圧が変動する場合であっても、出力電圧を一定に保持することができる。 When the voltage from the rectifier circuit is equal to or higher than the threshold voltage, the first transistor and the second transistor are turned off, so that the current based on the voltage from the rectifier circuit does not flow to the output unit and generates a voltage at the output unit. I won't let you. On the other hand, when the voltage from the rectifier circuit is less than the threshold voltage, the first transistor is turned on. At this time, if the threshold voltage is equal to or higher than the output voltage, the second transistor is turned on, so that a current based on the voltage from the rectifier circuit flows to the output unit and causes the output unit to generate a voltage. If the threshold voltage is less than the output voltage, the second transistor is turned off, so that a current based on the voltage from the rectifier circuit does not flow to the output unit, and no voltage is generated in the output unit. The threshold voltage generation unit generates a predetermined threshold voltage that is a voltage value obtained by adding the base-emitter voltage of the first transistor and the base-emitter voltage of the second transistor to the voltage to be generated by the output unit. Therefore, even when the input voltage fluctuates, the output voltage can be kept constant.
本発明は上記構成を有することによって、入力される交流電圧が変動した場合でも、安定した直流電圧を出力することができる電源回路を提供することができる。 By having the above-described configuration, the present invention can provide a power supply circuit that can output a stable DC voltage even when the input AC voltage fluctuates.
以下、本発明の好ましい実施形態について説明するが、本発明はこれらの実施形態には限定されない。図１は、本発明の好ましい実施形態による電源回路１を示す概略回路図である。電源回路１は、全波整流回路２と、振幅調整部３と、閾値電圧生成部４と、出力制御部５と、出力部６とを概略備えている。 Hereinafter, although preferable embodiment of this invention is described, this invention is not limited to these embodiment. FIG. 1 is a schematic circuit diagram showing a power supply circuit 1 according to a preferred embodiment of the present invention. The power supply circuit 1 schematically includes a full-wave rectifier circuit 2, an amplitude adjustment unit 3, a threshold voltage generation unit 4, an output control unit 5, and an output unit 6.
電源回路１は、出力制御部５が、全波整流回路２からの直流電圧Ｖ３を振幅調整部３で分圧した直流電圧Ｖ４と、閾値電圧生成部４が生成する閾値電圧Ｖｔｈとを比較し、かつ、閾値電圧Ｖｔｈと、出力電圧Ｖｏとを比較する。直流電圧Ｖ４が閾値電圧Ｖｔｈ以上であるとき、直流電圧Ｖ３に基づく電流を出力部６に供給しない（直流電圧Ｖ３を供給しない）。直流電圧Ｖ４が閾値電圧Ｖｔｈ未満であるとき、閾値電圧Ｖｔｈが、出力電圧Ｖｏ以上であれば、直流電圧Ｖ３に基づく電流を出力部６に供給する（直流電圧Ｖ３を供給する）。閾値電圧Ｖｔｈが、出力電圧Ｖｏ未満であれば、直流電圧Ｖ３に基づく電流を出力部６に供給しない。そして、閾値電圧生成部４は、出力部６に生成すべき電圧値と同じ電圧値（詳細には、出力部６に生成すべき電圧値に、トランジスタＱ１、Ｑ２の各ベース−エミッタ間電圧を加算した電圧）の閾値電圧Ｖｔｈを生成する。その結果、出力部６に生じる直流電圧を一定にすることができる。 In the power supply circuit 1, the output control unit 5 compares the DC voltage V4 obtained by dividing the DC voltage V3 from the full-wave rectifier circuit 2 by the amplitude adjustment unit 3 with the threshold voltage Vth generated by the threshold voltage generation unit 4. The threshold voltage Vth is compared with the output voltage Vo. When the DC voltage V4 is equal to or higher than the threshold voltage Vth, no current based on the DC voltage V3 is supplied to the output unit 6 (DC voltage V3 is not supplied). When the DC voltage V4 is less than the threshold voltage Vth, if the threshold voltage Vth is equal to or higher than the output voltage Vo, a current based on the DC voltage V3 is supplied to the output unit 6 (DC voltage V3 is supplied). If the threshold voltage Vth is less than the output voltage Vo, the current based on the DC voltage V3 is not supplied to the output unit 6. Then, the threshold voltage generation unit 4 has the same voltage value as the voltage value to be generated at the output unit 6 (specifically, the base-emitter voltages of the transistors Q1 and Q2 are set to the voltage value to be generated at the output unit 6). (Threshold voltage Vth) is generated. As a result, the DC voltage generated at the output unit 6 can be made constant.
全波整流回路２は、交流電圧源Ｖ１、Ｖ２と、ダイオードＤ１、Ｄ２とを含み、交流電圧源からの交流電圧を全波整流し、全波整流波形を生成し、出力する。ダイオードＤ１のアノードは電圧源Ｖ１の正側に接続され、ダイオードＤ２のアノードは電圧源Ｖ２に接続されている。 The full-wave rectifier circuit 2 includes AC voltage sources V1 and V2 and diodes D1 and D2, and full-wave rectifies the AC voltage from the AC voltage source to generate and output a full-wave rectified waveform. The anode of the diode D1 is connected to the positive side of the voltage source V1, and the anode of the diode D2 is connected to the voltage source V2.
振幅調整部３は、抵抗Ｒ１、Ｒ２を含む。振幅調整部３は、全波整流回路２から電圧Ｖ３を受けて、電圧Ｖ３を抵抗Ｒ１、Ｒ２によって分圧し、電圧Ｖ３の振幅値を低下させた電圧Ｖ４を生成する。振幅調整部３は、生成した電圧Ｖ４をダイオードＤ４を介して出力制御部５のトランジスタＱ１に供給する。抵抗Ｒ１の一端は全波整流回路２のダイオードＤ１のカソードに接続され、その他端は抵抗Ｒ２の一端とダイオードＤ４のカソードとに接続されている。抵抗Ｒ２の他端は接地電位に接続されている。 The amplitude adjusting unit 3 includes resistors R1 and R2. The amplitude adjusting unit 3 receives the voltage V3 from the full-wave rectifier circuit 2, divides the voltage V3 by the resistors R1 and R2, and generates a voltage V4 in which the amplitude value of the voltage V3 is reduced. The amplitude adjusting unit 3 supplies the generated voltage V4 to the transistor Q1 of the output control unit 5 through the diode D4. One end of the resistor R1 is connected to the cathode of the diode D1 of the full-wave rectifier circuit 2, and the other end is connected to one end of the resistor R2 and the cathode of the diode D4. The other end of the resistor R2 is connected to the ground potential.
閾値電圧生成部４は、出力制御部５が全波整流回路２からの直流電圧Ｖ３に基づく電流を出力部６に供給するか否かを判別するための閾値電圧Ｖｔｈを生成する。生成された閾値電圧Ｖｔｈは、出力制御部５のトランジスタＱ１のエミッタに供給される。閾値電圧生成部４は、定電圧生成部であるツェナーダイオードＤ３と、コンデンサＣ１とを含む。ツェナーダイオードＤ３のカソードは、トランジスタＱ１のエミッタに接続され、そのアノードは接地電位に接続されている。コンデンサＣ１は、ツェナーダイオードＤ３のカソードと接地電位との間に接続されている。 The threshold voltage generation unit 4 generates a threshold voltage Vth for determining whether or not the output control unit 5 supplies a current based on the DC voltage V3 from the full-wave rectifier circuit 2 to the output unit 6. The generated threshold voltage Vth is supplied to the emitter of the transistor Q1 of the output control unit 5. The threshold voltage generation unit 4 includes a Zener diode D3, which is a constant voltage generation unit, and a capacitor C1. The cathode of the Zener diode D3 is connected to the emitter of the transistor Q1, and its anode is connected to the ground potential. The capacitor C1 is connected between the cathode of the Zener diode D3 and the ground potential.
ツェナーダイオードＤ３は、閾値電圧Ｖｔｈを生成する。閾値電圧Ｖｔｈは、出力部６のコンデンサＣ２に充電されるべき電圧値（すなわち出力電圧Ｖｏ）と同じ電圧値に設定されている。詳細には、トランジスタＱ１、Ｑ２のベース−エミッタ間電圧を考慮して、コンデンサＣ２に充電されるべき電圧にトランジスタＱ１、Ｑ２のベース−エミッタ間電圧（合計１．２Ｖ）を加算した電圧値に設定されている。例えば、出力部６が３．８Ｖの直流電圧を出力する場合には、ツェナーダイオードＤ３の閾値電圧Ｖｔｈは５Ｖに設定されている。コンデンサＣ１には、全波整流回路２からの電圧Ｖ３が供給されて充電されている。コンデンサＣ１の充電電圧は、ツェナーダイオードＤ３のカソードに供給されている。従って、入力電圧Ｖｉが変動したとしても、コンデンサＣ１の充電電圧によってツェナーダイオードＤ３が閾値電圧Ｖｔｈを生成することにより、閾値電圧Ｖｔｈを固定することができる。 Zener diode D3 generates threshold voltage Vth. The threshold voltage Vth is set to the same voltage value as the voltage value to be charged in the capacitor C2 of the output unit 6 (that is, the output voltage Vo). Specifically, considering the base-emitter voltage of the transistors Q1 and Q2, the voltage value obtained by adding the base-emitter voltage of the transistors Q1 and Q2 (total 1.2V) to the voltage to be charged to the capacitor C2. Is set. For example, when the output unit 6 outputs a DC voltage of 3.8V, the threshold voltage Vth of the Zener diode D3 is set to 5V. The capacitor C1 is charged with the voltage V3 from the full-wave rectifier circuit 2. The charging voltage of the capacitor C1 is supplied to the cathode of the Zener diode D3. Therefore, even if the input voltage Vi varies, the threshold voltage Vth can be fixed by the Zener diode D3 generating the threshold voltage Vth by the charging voltage of the capacitor C1.
従って、入力電圧Ｖｉが変動した場合であっても、出力電流Ｉｏが変動した場合であっても、安定した出力電圧Ｖｏを出力することができる。その理由は、次の通りである。閾値電圧Ｖｔｈは、トランジスタＱ１のエミッタに供給されるので、トランジスタＱ１がオン状態であるとき、トランジスタＱ１のコレクタの電圧は閾値電圧ＶｔｈからトランジスタＱ１のベース−エミッタ間電圧を減算した電圧となる。そして、トランジスタＱ２がオン状態になるとき、トランジスタＱ２のエミッタ電圧は、トランジスタＱ２のベース電圧からトランジスタＱ２のベース−エミッタ間電圧を減算した電圧になる。トランジスタＱ２のベース電圧はトランジスタＱ１のコレクタ電圧であるので、トランジスタＱ２のエミッタ電圧は、閾値電圧ＶｔｈからトランジスタＱ１のベース−エミッタ間電圧とトランジスタＱ２のベース−エミッタ間電圧とを減算した電圧となる。従って、コンデンサＣ２に充電される電圧は、必ず、閾値電圧ＶｔｈからトランジスタＱ１、Ｑ２の各ベース−エミッタ間電圧を減算した電圧に保持することができる。 Therefore, even when the input voltage Vi changes or when the output current Io changes, a stable output voltage Vo can be output. The reason is as follows. Since the threshold voltage Vth is supplied to the emitter of the transistor Q1, when the transistor Q1 is on, the collector voltage of the transistor Q1 is a voltage obtained by subtracting the base-emitter voltage of the transistor Q1 from the threshold voltage Vth. When the transistor Q2 is turned on, the emitter voltage of the transistor Q2 is a voltage obtained by subtracting the base-emitter voltage of the transistor Q2 from the base voltage of the transistor Q2. Since the base voltage of the transistor Q2 is the collector voltage of the transistor Q1, the emitter voltage of the transistor Q2 is a voltage obtained by subtracting the base-emitter voltage of the transistor Q1 and the base-emitter voltage of the transistor Q2 from the threshold voltage Vth. . Therefore, the voltage charged in the capacitor C2 can always be held at a voltage obtained by subtracting the base-emitter voltages of the transistors Q1 and Q2 from the threshold voltage Vth.
出力制御部５は、振幅調整部３からの電圧Ｖ４と、閾値電圧生成部４が生成する閾値電圧Ｖｔｈとを比較する。さらに、出力制御部５は、閾値電圧Ｖｔｈと、コンデンサＣ２の充電電圧（出力電圧Ｖｏ）とを比較する。出力制御部５は、直流電圧Ｖ４が閾値電圧Ｖｔｈ以上のとき、全波整流回路２からの直流電圧Ｖ３に基づく電流を出力部６のコンデンサＣ２に流さない（直流電圧Ｖ３をコンデンサＣ２に供給しない）。出力制御部５は、直流電圧Ｖ４が閾値電圧Ｖｔｈ未満であり、かつ、閾値電圧ＶｔｈがコンデンサＣ２の充電電圧以上であるとき、直流電圧Ｖ３に基づく電流を出力部６のコンデンサＣ２に流す（直流電圧Ｖ３をコンデンサＣ２に供給する）。出力制御部５は、直流電圧Ｖ４が閾値電圧Ｖｔｈ未満であり、かつ、閾値電圧ＶｔｈがコンデンサＣ２の充電電圧未満であるとき、直流電圧Ｖ３に基づく電流を出力部６のコンデンサＣ２に流さない（直流電圧Ｖ３をコンデンサＣ２に供給しない）。 The output control unit 5 compares the voltage V4 from the amplitude adjustment unit 3 with the threshold voltage Vth generated by the threshold voltage generation unit 4. Further, the output control unit 5 compares the threshold voltage Vth with the charging voltage (output voltage Vo) of the capacitor C2. When the DC voltage V4 is equal to or higher than the threshold voltage Vth, the output control unit 5 does not flow the current based on the DC voltage V3 from the full-wave rectifier circuit 2 to the capacitor C2 of the output unit 6 (does not supply the DC voltage V3 to the capacitor C2). ). When the DC voltage V4 is less than the threshold voltage Vth and the threshold voltage Vth is equal to or higher than the charging voltage of the capacitor C2, the output control unit 5 causes a current based on the DC voltage V3 to flow through the capacitor C2 of the output unit 6 (DC Supply voltage V3 to capacitor C2). When the DC voltage V4 is less than the threshold voltage Vth and the threshold voltage Vth is less than the charging voltage of the capacitor C2, the output control unit 5 does not pass a current based on the DC voltage V3 to the capacitor C2 of the output unit 6 ( (The DC voltage V3 is not supplied to the capacitor C2.)
出力制御部５は、ｐｎｐトランジスタＱ１と、ｎｐｎトランジスタＱ２と、抵抗Ｒ３〜Ｒ５とを含む。トランジスタＱ１は、振幅調整部３からの直流電圧Ｖ４と閾値電圧Ｖｔｈとを比較し、比較した結果を出力する。トランジスタＱ２は、トランジスタＱ１からの比較結果に応じて、閾値電圧Ｖｔｈと、コンデンサＣ２の充電電圧とを比較し、比較結果に基づいて、全波整流回路２からの直流電圧Ｖ３のコンデンサＣ２への供給／非供給を切り換える。 Output control unit 5 includes a pnp transistor Q1, an npn transistor Q2, and resistors R3 to R5. The transistor Q1 compares the DC voltage V4 from the amplitude adjustment unit 3 with the threshold voltage Vth, and outputs the comparison result. The transistor Q2 compares the threshold voltage Vth with the charging voltage of the capacitor C2 according to the comparison result from the transistor Q1, and based on the comparison result, the DC voltage V3 from the full-wave rectifier circuit 2 is applied to the capacitor C2. Switch between supply and non-supply.
トランジスタＱ１のベースはダイオードＤ４のアノードに接続され、振幅調整部３からの電圧Ｖ４が供給される。トランジスタＱ１のエミッタはツェナーダイオードＤ３のカソードに接続され、閾値電圧Ｖｔｈが供給される。トランジスタＱ１のコレクタは、抵抗Ｒ４を介して接地電位に接続され、かつ、抵抗Ｒ５を介してトランジスタＱ２のベースに接続されている。トランジスタＱ２のコレクタは、全波整流回路２の出力に接続され、全波整流回路２からの直流電圧Ｖ３が供給される。トランジスタＱ２のエミッタは、出力部６のコンデンサＣ２に接続され、コンデンサＣ２の充電電圧が供給される。 The base of the transistor Q1 is connected to the anode of the diode D4, and the voltage V4 from the amplitude adjusting unit 3 is supplied. The emitter of the transistor Q1 is connected to the cathode of the Zener diode D3, and the threshold voltage Vth is supplied. The collector of the transistor Q1 is connected to the ground potential via the resistor R4, and is connected to the base of the transistor Q2 via the resistor R5. The collector of the transistor Q2 is connected to the output of the full-wave rectifier circuit 2 and supplied with the DC voltage V3 from the full-wave rectifier circuit 2. The emitter of the transistor Q2 is connected to the capacitor C2 of the output unit 6, and the charging voltage of the capacitor C2 is supplied.
トランジスタＱ１は、振幅調整部３からの電圧Ｖ４が閾値電圧Ｖｔｈ以上である場合にオフ状態になり、電圧Ｖ４が閾値電圧Ｖｔｈ未満である場合にオン状態になる。トランジスタＱ２は、トランジスタＱ１がオン状態であり、閾値電圧ＶｔｈがコンデンサＣ２の充電電圧以上であるときにオン状態になり、全波整流回路２からの直流電圧Ｖ３に基づく電流を出力部６のコンデンサＣ２に流す。一方、トランジスタＱ２は、トランジスタＱ１がオフ状態の場合、及び、トランジスタＱ１がオン状態であるが、閾値電圧ＶｔｈがコンデンサＣ２の充電電圧未満であるときにオフ状態になり、全波整流回路２からの直流電圧Ｖ３に基づく電流を出力部６のコンデンサＣ２に流さない。その結果、全波整流回路２の電圧値が小さいときに、トランジスタＱ２に電流が流れるので、トランジスタＱ２にかかる電圧を小さくでき、消費電力を低減することができる。さらに、安定した出力電圧を生成することができる。 The transistor Q1 is turned off when the voltage V4 from the amplitude adjusting unit 3 is equal to or higher than the threshold voltage Vth, and is turned on when the voltage V4 is lower than the threshold voltage Vth. The transistor Q2 is turned on when the transistor Q1 is turned on and the threshold voltage Vth is equal to or higher than the charging voltage of the capacitor C2, and the current based on the DC voltage V3 from the full-wave rectifier circuit 2 is supplied to the capacitor of the output unit 6. Flow to C2. On the other hand, the transistor Q2 is turned off when the transistor Q1 is turned off and when the transistor Q1 is turned on, but the threshold voltage Vth is lower than the charging voltage of the capacitor C2. The current based on the direct current voltage V3 is not passed through the capacitor C2 of the output unit 6. As a result, since the current flows through the transistor Q2 when the voltage value of the full-wave rectifier circuit 2 is small, the voltage applied to the transistor Q2 can be reduced and the power consumption can be reduced. Furthermore, a stable output voltage can be generated.
出力部６は、全波整流回路２から出力制御部５を介して流れる電流によってコンデンサＣ２を充電することにより、電源回路１の出力電圧である平滑された直流電圧を生成する。出力部６は、コンデンサＣ６を含む。コンデンサＣ６は、トランジスタＱ２のエミッタと接地電位との間に接続されている。 The output unit 6 generates a smoothed DC voltage that is an output voltage of the power supply circuit 1 by charging the capacitor C2 with a current flowing from the full-wave rectifier circuit 2 via the output control unit 5. The output unit 6 includes a capacitor C6. The capacitor C6 is connected between the emitter of the transistor Q2 and the ground potential.
以上の構成を有する電源回路１についてその動作を説明する。全波整流回路２は、入力される交流電圧を全波整流し、全波整流波形Ｖ３を生成する。振幅調整部３は、全波整流回路２からの全波整流波形Ｖ３を分圧し、ダイオードＤ４を介して、トランジスタＱ１のベースに電圧Ｖ４を供給する。電圧Ｖ４は、Ｒ１・Ｖ３／（Ｒ１＋Ｒ２）である（なお、実際には、ダイオードＤ４の両端電圧Ｖｄ４を減算した電圧である）。 The operation of the power supply circuit 1 having the above configuration will be described. The full-wave rectification circuit 2 performs full-wave rectification on the input AC voltage and generates a full-wave rectification waveform V3. The amplitude adjuster 3 divides the full-wave rectified waveform V3 from the full-wave rectifier circuit 2, and supplies the voltage V4 to the base of the transistor Q1 via the diode D4. The voltage V4 is R1 · V3 / (R1 + R2) (in practice, it is a voltage obtained by subtracting the voltage Vd4 across the diode D4).
閾値電圧生成部４は、全波整流回路２から全波整流波形Ｖ３を受けて、コンデンサＣ１を充電するとともに、閾値電圧Ｖｔｈを生成し、トランジスタＱ１のエミッタに供給する。トランジスタＱ１は、直流電圧Ｖ４と閾値電圧Ｖｔｈとの大小関係を比較する。 The threshold voltage generator 4 receives the full-wave rectified waveform V3 from the full-wave rectifier circuit 2, charges the capacitor C1, generates the threshold voltage Vth, and supplies the threshold voltage Vth to the emitter of the transistor Q1. The transistor Q1 compares the magnitude relationship between the DC voltage V4 and the threshold voltage Vth.
直流電圧Ｖ４が閾値電圧Ｖｔｈ以上である場合には、トランジスタＱ１は、オフ状態になる。トランジスタＱ１がオフ状態になると、トランジスタＱ２はベースが接地電位（ローレベルの電位）に接続された状態になり、オフ状態になる。従って、全波整流回路２からの直流電圧Ｖ３に基づいた電流がコンデンサＣ２には流れない。その結果、直流電圧Ｖ４が閾値電圧Ｖｔｈ以上である場合にはトランジスタＱ２に電流が流れないので、トランジスタＱ２に大きな電圧を発生させず、消費電力を低減することができる。 When the DC voltage V4 is equal to or higher than the threshold voltage Vth, the transistor Q1 is turned off. When the transistor Q1 is turned off, the base of the transistor Q2 is connected to the ground potential (low level potential) and is turned off. Therefore, a current based on the DC voltage V3 from the full-wave rectifier circuit 2 does not flow through the capacitor C2. As a result, when the DC voltage V4 is equal to or higher than the threshold voltage Vth, no current flows through the transistor Q2, so that a large voltage is not generated in the transistor Q2 and power consumption can be reduced.
直流電圧Ｖ４が閾値電圧Ｖｔｈ未満である場合には、トランジスタＱ１は、オン状態になる。トランジスタＱ１がオン状態になると、トランジスタＱ２はベースに閾値電圧Ｖｔｈが供給される状態になる。ここで、トランジスタＱ２のエミッタにはコンデンサＣ２の充電電圧（出力電圧Ｖｏ）が供給されている。従って、トランジスタＱ２は、閾値電圧ＶｔｈとコンデンサＣ２の充電電圧との大小関係を比較する。そして、閾値電圧ＶｔｈがコンデンサＣ２の充電電圧以上になると、トランジスタＱ２がオン状態になる。従って、全波整流回路２からの直流電圧Ｖ３に基づいた電流がトランジスタＱ２を介してコンデンサＣ２に流れ、コンデンサＣ２が充電され、出力電圧である直流電圧が生成される。一方、閾値電圧ＶｔｈがコンデンサＣ２の充電電圧未満であるとき、トランジスタＱ２がオフ状態である。従って、全波整流回路２からの直流電圧Ｖ３に基づいた電流がトランジスタＱ２を介してコンデンサＣ２に流れず、コンデンサＣ２が充電されない。 When the DC voltage V4 is less than the threshold voltage Vth, the transistor Q1 is turned on. When the transistor Q1 is turned on, the transistor Q2 is in a state where the threshold voltage Vth is supplied to the base. Here, the charging voltage (output voltage Vo) of the capacitor C2 is supplied to the emitter of the transistor Q2. Therefore, the transistor Q2 compares the magnitude relationship between the threshold voltage Vth and the charging voltage of the capacitor C2. When the threshold voltage Vth becomes equal to or higher than the charging voltage of the capacitor C2, the transistor Q2 is turned on. Accordingly, a current based on the DC voltage V3 from the full-wave rectifier circuit 2 flows to the capacitor C2 via the transistor Q2, and the capacitor C2 is charged, and a DC voltage that is an output voltage is generated. On the other hand, when the threshold voltage Vth is lower than the charging voltage of the capacitor C2, the transistor Q2 is in an off state. Therefore, the current based on the DC voltage V3 from the full-wave rectifier circuit 2 does not flow to the capacitor C2 via the transistor Q2, and the capacitor C2 is not charged.
このように、振幅調整回路３からの直流電圧Ｖ４が閾値電圧Ｖｔｈ未満であるときに、トランジスタＱ２に電流を流すことにより、トランジスタＱ２にかかる電圧を小さくでき、消費電力を低減できる。さらに、電圧Ｖ４が閾値電圧Ｖｔｈ未満であっても、閾値電圧ＶｔｈがコンデンサＣ２の充電電圧未満であるとき、トランジスタＱ２がオフ状態になるので、出力電圧Ｖｏを一定値に保持することができる。 As described above, when the DC voltage V4 from the amplitude adjustment circuit 3 is less than the threshold voltage Vth, the voltage applied to the transistor Q2 can be reduced by passing a current through the transistor Q2, and the power consumption can be reduced. Further, even when the voltage V4 is less than the threshold voltage Vth, when the threshold voltage Vth is less than the charging voltage of the capacitor C2, the transistor Q2 is turned off, so that the output voltage Vo can be held at a constant value.
図２（ａ）は、入力電圧Ｖｉの振幅値を変動させた場合における、出力電流Ｉｏと出力電圧Ｖｏとを示すシミュレーション結果である。出力電流Ｉｏは、トランジスタＱ２に流れる電流である。出力電圧Ｖｏは、コンデンサＣ２の充電電圧である。図２（ａ）に示すように、本実施形態の電源回路１によると、出力電圧Ｖｏは、入力電圧Ｖｉの振幅値が変動した場合であっても、一定に保持することができる。上記の通り、出力電圧Ｖｏは、必ず、閾値電圧ＶｔｈからトランジスタＱ１、Ｑ２のベース−エミッタ間電圧を減算した電圧に固定されるからである。 FIG. 2A shows simulation results showing the output current Io and the output voltage Vo when the amplitude value of the input voltage Vi is varied. The output current Io is a current flowing through the transistor Q2. The output voltage Vo is a charging voltage of the capacitor C2. As shown in FIG. 2A, according to the power supply circuit 1 of the present embodiment, the output voltage Vo can be held constant even when the amplitude value of the input voltage Vi varies. This is because, as described above, the output voltage Vo is always fixed to a voltage obtained by subtracting the base-emitter voltages of the transistors Q1 and Q2 from the threshold voltage Vth.
図２（ｂ）は、入力電圧Ｖｉの振幅値は変動せず、出力電流Ｉｏの電流値が例えば負荷変動によって変動した場合における、出力電圧Ｖｏを示すシミュレーション結果である。図２（ｂ）に示すように、本実施形態の電源回路１によると、出力電圧Ｖｏは、出力電流Ｉｏの電流値が変動した場合であっても、一定に保持することができる。上記の通り、出力電圧Ｖｏは、必ず、閾値電圧ＶｔｈからトランジスタＱ１、Ｑ２のベース−エミッタ間電圧を減算した電圧に固定されるからである。 FIG. 2B shows a simulation result indicating the output voltage Vo when the amplitude value of the input voltage Vi does not vary and the current value of the output current Io varies, for example, due to load variation. As shown in FIG. 2B, according to the power supply circuit 1 of the present embodiment, the output voltage Vo can be kept constant even when the current value of the output current Io fluctuates. This is because, as described above, the output voltage Vo is always fixed to a voltage obtained by subtracting the base-emitter voltages of the transistors Q1 and Q2 from the threshold voltage Vth.
以上、本発明の好ましい実施形態を説明したが、本発明はこれらの実施形態には限定されない。上記各トランジスタの極性は、上記の実施形態に限定されない。 As mentioned above, although preferable embodiment of this invention was described, this invention is not limited to these embodiment. The polarity of each transistor is not limited to the above embodiment.
本発明は、例えばオーディオアンプに好適に採用され得る。 The present invention can be suitably employed for an audio amplifier, for example.
１ 電源回路
２ 全波整流回路
３ 振幅調整部
４ 閾値電圧生成部
５ 出力制御部
６ 出力部
DESCRIPTION OF SYMBOLS 1 Power supply circuit 2 Full wave rectifier circuit 3 Amplitude adjustment part 4 Threshold voltage generation part 5 Output control part 6 Output part
Claims (3)
前記交流電圧を整流する整流回路と、
前記整流回路からの電圧を受けて、出力部が生成すべき電圧にｐｎｐトランジスタのベース−エミッタ間電圧とｎｐｎトランジスタのベース−エミッタ間電圧とを加算した電圧値である所定の閾値電圧を生成する閾値電圧生成部と、
前記整流回路からの電圧の振幅値を低下させて、前記ｐｎｐトランジスタのベースに供給する振幅調整部と、
前記閾値電圧がエミッタに供給され、前記振幅調整部からの電圧がベースに供給される前記ｐｎｐトランジスタと、
前記整流回路からの電圧がコレクタに供給され、エミッタが出力部に接続され、ベースが前記ｐｎｐトランジスタのコレクタおよびローレベルの電位に接続された前記ｎｐｎトランジスタと、
前記ｎｐｎトランジスタがオン状態のときに、前記整流回路からの電圧に基づく電流を受けて、直流電圧を生成する前記出力部とを備える、電源回路。 A power supply circuit that generates a DC voltage based on an input AC voltage,
A rectifier circuit for rectifying the AC voltage;
In response to the voltage from the rectifier circuit, a predetermined threshold voltage which is a voltage value obtained by adding the base-emitter voltage of the pnp transistor and the base-emitter voltage of the npn transistor to the voltage to be generated by the output unit is generated. A threshold voltage generator;
An amplitude adjustment unit that reduces the amplitude value of the voltage from the rectifier circuit and supplies the voltage to the base of the pnp transistor;
The pnp transistor in which the threshold voltage is supplied to an emitter and the voltage from the amplitude adjuster is supplied to a base;
A voltage from the rectifier circuit is supplied to a collector, an emitter is connected to an output unit, and a base is connected to a collector of the pnp transistor and a low level potential;
A power supply circuit comprising: the output unit that receives a current based on a voltage from the rectifier circuit and generates a DC voltage when the npn transistor is on.
前記交流電圧を整流する整流回路と、
前記整流回路からの電圧を受けて、出力部が生成すべき電圧に第１トランジスタのベース−エミッタ間電圧と第２トランジスタのベース−エミッタ間電圧とを加算した電圧値である所定の閾値電圧を生成する閾値電圧生成部と、
前記整流回路からの電圧の振幅値を低下させて、前記第１トランジスタのベースに供給する振幅調整部と、
前記閾値電圧と前記振幅調整部からの電圧とを比較し、前記閾値電圧が前記振幅調整部からの電圧未満のときにオフ状態になり、前記閾値電圧が前記振幅調整部からの電圧以上のときにオン状態になる前記第１トランジスタと、
前記第１トランジスタがオン状態のときに、前記閾値電圧と、出力部の電圧とを比較し、前記閾値電圧が、前記出力部の電圧以上であるときにオン状態になり、前記閾値電圧が、前記出力部の電圧未満であるときにオフ状態になる前記第２トランジスタと、
前記第２トランジスタがオン状態のときに、前記整流回路からの電圧に基づく電流を受けて、直流電圧を生成し、前記第２トランジスタがオフ状態のときに、整流回路からの電圧に基づく電流を受けず、直流電圧を生成しない前記出力部とを備える、電源回路。 A power supply circuit that generates a DC voltage based on an input AC voltage,
A rectifier circuit for rectifying the AC voltage;
In response to the voltage from the rectifier circuit, a predetermined threshold voltage which is a voltage value obtained by adding the base-emitter voltage of the first transistor and the base-emitter voltage of the second transistor to the voltage to be generated by the output unit is obtained. A threshold voltage generator to generate;
An amplitude adjustment unit that reduces the amplitude value of the voltage from the rectifier circuit and supplies the voltage to the base of the first transistor;
When the threshold voltage is compared with the voltage from the amplitude adjusting unit , the threshold voltage is turned off when the threshold voltage is less than the voltage from the amplitude adjusting unit , and the threshold voltage is equal to or higher than the voltage from the amplitude adjusting unit. The first transistor to be turned on,
When the first transistor is on, the threshold voltage is compared with the voltage of the output unit. When the threshold voltage is equal to or higher than the voltage of the output unit, the threshold voltage is on. The second transistor which is turned off when it is less than the voltage of the output unit;
When the second transistor is on, it receives a current based on the voltage from the rectifier circuit to generate a DC voltage, and when the second transistor is off, the current based on the voltage from the rectifier circuit A power supply circuit comprising: the output unit that does not receive and generates a DC voltage.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012048525A JP5915267B2 (en) | 2012-03-05 | 2012-03-05 | Power circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012048525A JP5915267B2 (en) | 2012-03-05 | 2012-03-05 | Power circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013186494A JP2013186494A (en) | 2013-09-19 |
| JP5915267B2 true JP5915267B2 (en) | 2016-05-11 |
Family
ID=49387915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012048525A Expired - Fee Related JP5915267B2 (en) | 2012-03-05 | 2012-03-05 | Power circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5915267B2 (en) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11259151A (en) * | 1998-03-12 | 1999-09-24 | Fujitsu Ltd | Auxiliary power supply circuit for power supply circuit |
| JP5062440B2 (en) * | 2009-05-21 | 2012-10-31 | オンキヨー株式会社 | Power circuit |
-
2012
- 2012-03-05 JP JP2012048525A patent/JP5915267B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013186494A (en) | 2013-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6476997B2 (en) | Power supply control semiconductor device | |
| US11540371B2 (en) | Systems and methods for controlling power factors of LED lighting systems | |
| US7573251B2 (en) | AC-to-DC voltage regulator | |
| US9258857B2 (en) | Light emitting system and voltage conversion device thereof | |
| JP5062440B2 (en) | Power circuit | |
| JP6032749B2 (en) | Switching power supply | |
| JP2005522177A (en) | Line frequency switching regulator | |
| EP2696492B1 (en) | High efficiency low-power power supply circuit | |
| JP6029388B2 (en) | Power supply device and image forming apparatus | |
| JP5915267B2 (en) | Power circuit | |
| US9755502B2 (en) | Start-up circuit and power device using the same | |
| JP4603944B2 (en) | Power saving device | |
| JP7208074B2 (en) | Output voltage detection circuit | |
| JP2015226352A (en) | Power supply device | |
| JP5915183B2 (en) | Power circuit | |
| US9826608B2 (en) | Standby current supplier | |
| JP6942416B2 (en) | Power supply voltage monitoring device for inverter control of motor | |
| JP5915184B2 (en) | Power circuit | |
| JP5352372B2 (en) | AC / DC power supply | |
| JP7208068B2 (en) | pulse signal generator | |
| CN110635700B (en) | Power converter, method for controlling a power converter and primary controller | |
| JP2010124648A (en) | Switching power supply apparatus | |
| WO2020194661A1 (en) | Power supply device | |
| JP6520181B2 (en) | Power supply circuit | |
| JP2016220379A (en) | Rectifier circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140930 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150819 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150825 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151015 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160308 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160321 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5915267 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |