JP6512334B2 - ＧａＮ基板の製造方法 - Google Patents
ＧａＮ基板の製造方法 Download PDFInfo
- Publication number
- JP6512334B2 JP6512334B2 JP2018076681A JP2018076681A JP6512334B2 JP 6512334 B2 JP6512334 B2 JP 6512334B2 JP 2018076681 A JP2018076681 A JP 2018076681A JP 2018076681 A JP2018076681 A JP 2018076681A JP 6512334 B2 JP6512334 B2 JP 6512334B2
- Authority
- JP
- Japan
- Prior art keywords
- seed
- gan
- crystal
- tile
- front surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、ＧａＮ（窒化ガリウム）基板の製造方法に関する。
ＧａＮ基板は、ＧａＮ（窒化ガリウム）結晶のみで構成された自立基板である。
ＧａＮ基板は、主に、窒化物半導体デバイス用の基板として使用される。窒化物半導体は、窒化物系III−V族化合物半導体、III族窒化物系化合物半導体、ＧａＮ系半導体、などとも呼ばれ、ＧａＮ（窒化ガリウム）を含む他に、ＧａＮのＧａの一部または全部が、他の周期表１３族元素（Ｂ、Ａｌ、Ｉｎ）に置換された化合物を含む。例えば、ＡｌＮ、ＩｎＮ、ＡｌＧａＮ、ＡｌＩｎＮ、ＧａＩｎＮ、ＡｌＧａＩｎＮ等である。
ＧａＮ基板は、主に、窒化物半導体デバイス用の基板として使用される。窒化物半導体は、窒化物系III−V族化合物半導体、III族窒化物系化合物半導体、ＧａＮ系半導体、などとも呼ばれ、ＧａＮ（窒化ガリウム）を含む他に、ＧａＮのＧａの一部または全部が、他の周期表１３族元素（Ｂ、Ａｌ、Ｉｎ）に置換された化合物を含む。例えば、ＡｌＮ、ＩｎＮ、ＡｌＧａＮ、ＡｌＩｎＮ、ＧａＩｎＮ、ＡｌＧａＩｎＮ等である。
主表面が極性面であるＧａＮ（０００１）基板を用いた、ＬＤ（レーザーダイオード）やＬＥＤ（発光ダイオード）のような半導体発光デバイスが、既に実用化されている。
一方、非極性または半極性ＧａＮ基板を使用することにより、特性の改善された窒化物半導体デバイスが得られるとの期待がある（非特許文献１）。
非極性ＧａＮ基板の中で特に注目されているのは、（１０−１０）基板、すなわちＭ面基板である。半極性ＧａＮ基板の中で特に注目されているのは、（２０−２１）基板、（２０−２−１）基板、（３０−３１）基板および（３０−３−１）基板である。
一方、非極性または半極性ＧａＮ基板を使用することにより、特性の改善された窒化物半導体デバイスが得られるとの期待がある（非特許文献１）。
非極性ＧａＮ基板の中で特に注目されているのは、（１０−１０）基板、すなわちＭ面基板である。半極性ＧａＮ基板の中で特に注目されているのは、（２０−２１）基板、（２０−２−１）基板、（３０−３１）基板および（３０−３−１）基板である。
大面積の非極性または半極性ＧａＮ基板の製造方法として、タイリング法が提案されている。タイリング法では、集合シードを用いる。集合シードとは、おもて面の結晶方位が同じである複数のシードＧａＮ基板を、おもて面が実質的に同一平面上となるように、かつ、［０００１］の方向が同じとなるように、横方向に並べたものである。かかる集合シード上に、ひとつの連続したＧａＮ結晶層が気相法でエピタキシャル成長される（特許文献１）。
Po Shan Hsu, Matthew T. Hardy, Erin C. Young, Alexey E. Romanov, Steven P. DenBaars, Shuji Nakamura, and James S. Speck, Applied Physics Letters 100, 171917 (2012)
タイリング法を利用した製造方法では、製造すべきＧａＮ基板の面積が大きくなる程、集合シードを構成するために必要なシードＧａＮ基板の数が増える。
集合シードを構成するシードＧａＮ基板の数が増えると、該シードＧａＮ基板の全てを、［０００１］の方向が同じとなるように並べることが難しくなる。その結果、該集合シード上に成長させたＧａＮ結晶から製造されるＧａＮ基板において、オフ角の変動が大きくなる傾向が生じる。
集合シードを構成するシードＧａＮ基板の数が増えると、該シードＧａＮ基板の全てを、［０００１］の方向が同じとなるように並べることが難しくなる。その結果、該集合シード上に成長させたＧａＮ結晶から製造されるＧａＮ基板において、オフ角の変動が大きくなる傾向が生じる。
本発明は、タイリング法を利用しつつも、オフ角の変動が抑制されたＧａＮ基板を得ることができる、ＧａＮ基板の製造方法を提供することを、主たる目的とする。
本発明の実施形態には、以下に挙げるＧａＮ基板の製造方法が含まれる。
［１］(Ａ)おもて面に平行な方向に配置された複数の結晶領域を含むＧａＮ基板である第２タイルシードを準備する、第２タイルシード準備ステップと、（Ｂ）各々がＧａＮ基板であって前記第２タイルシードを含む複数のタイルシードを、それらのおもて面に平行な方向に並べて第２集合シードを構成する、第２集合シード構成ステップと、（Ｃ）前記第２集合シード上に第２ＧａＮ結晶を成長させる、第２ＧａＮ結晶成長ステップと、を含むＧａＮ基板の製造方法。
［２］前記（Ａ）第２タイルシード準備ステップが、更に（i）各々がＧａＮ基板である複数の第１タイルシードを、それらのおもて面に平行な方向に並べて、第１集合シードを構成するサブステップと、（ii）該第１集合シード上に第１ＧａＮ結晶を成長させるサブステップと、を含む、［１］に記載の製造方法。
［３］前記（Ａ）第２タイルシード準備ステップが、更に（iii）前記第１ＧａＮ結晶を加工して前記第２タイルシードを得るサブステップを含む、［２］に記載の製造方法。
［４］前記（Ａ）第２タイルシード準備ステップが、更に、（iv）前記第１ＧａＮ結晶の少なくとも一部を含むシード上に、ＧａＮ結晶を成長させるサブステップと、（v）前記サブステップ（iv）で成長させたＧａＮ結晶を加工して前記第２タイルシードを得るサブステップと、を含む、［２］に記載の製造方法。
［５］前記（Ｃ）第２ＧａＮ結晶成長ステップの後に、更に、（Ｄ）前記第２ＧａＮ結晶を加工して円盤形ＧａＮ基板を得る、ＧａＮ基板取得ステップを含む、［１］〜［４］のいずれかに記載の製造方法。
［６］前記（Ｃ）第２ＧａＮ結晶成長ステップの後に、更に、（Ｅ）前記第２ＧａＮ結晶の少なくとも一部を含むシード上にＧａＮ結晶を成長させるＧａＮ結晶成長ステップを含む、［１］〜［４］のいずれかに記載の製造方法。
［７］前記（Ｅ）ＧａＮ結晶成長ステップの後に、更に、該（Ｅ）ＧａＮ結晶成長ステップで成長させたＧａＮ結晶を加工して円盤形ＧａＮ基板を得る、ＧａＮ基板取得ステップを含む、［６］に記載の製造方法。
［８］前記（Ｂ）第２集合シード構成ステップでは、複数のタイルシードを、それらのおもて面に平行な２つの方向に並べて前記第２集合シードを構成する、［１］〜［７］のいずれかに記載の製造方法。
［９］前記２つの方向の一方が、前記第２集合シードを構成するタイルシードのおもて面における［０００１］の正射影の方向である、［８］に記載の製造方法。
［１０］前記（Ｂ）第２集合シード構成ステップでは、複数のタイルシードを、それらのおもて面における［０００１］の正射影とは異なる方向に一列に並べて前記第２集合シードを構成する、［１］〜［７］のいずれかに記載の製造方法。
［１１］前記（Ｂ）第２集合シード構成ステップでは、複数のタイルシードを、それらのおもて面における［０００１］の正射影の方向に一列に並べて前記第２集合シードを構成する、［１］〜［７］のいずれかに記載の製造方法。
［１２］（０００１）からの傾斜が６０°以上１２０°以下である結晶面に平行なおもて面を有するＧａＮ基板を製造する方法である、［１］〜［１１］のいずれかに記載の製造方法。
［１３］第１結晶領域および第２結晶領域を含むＧａＮ結晶を加工して、該第１結晶領域の一部である第１結晶部および該第２結晶領域の一部である第２結晶部を含むタイルシードを複数枚取得するステップと、該タイルシードを少なくとも２枚含む集合シードを構成するステップとを含み、該集合シード内には、一方の第１結晶部と他方の第１結晶部とが隣接するとともに、一方の第２結晶部と他方の第２結晶部とが隣接するように並んだ、２枚の該タイルシードが含まれる、ＧａＮ基板の製造方法。
［１４］更に、前記集合シード上にＧａＮ結晶を成長させるステップと、その成長させたＧａＮ結晶を加工して円盤形ＧａＮ基板を得るステップとを含む、［１３］に記載の製造方法。
［１５］更に、前記集合シード上にＧａＮ結晶を成長させるステップと、その成長させたＧａＮ結晶の少なくとも一部を含むシード上に、更なるＧａＮ結晶を成長させるステップと、その更なるＧａＮ結晶を加工して円盤形ＧａＮ基板を得るステップとを含む、［１３］に記載の製造方法。
［１］(Ａ)おもて面に平行な方向に配置された複数の結晶領域を含むＧａＮ基板である第２タイルシードを準備する、第２タイルシード準備ステップと、（Ｂ）各々がＧａＮ基板であって前記第２タイルシードを含む複数のタイルシードを、それらのおもて面に平行な方向に並べて第２集合シードを構成する、第２集合シード構成ステップと、（Ｃ）前記第２集合シード上に第２ＧａＮ結晶を成長させる、第２ＧａＮ結晶成長ステップと、を含むＧａＮ基板の製造方法。
［２］前記（Ａ）第２タイルシード準備ステップが、更に（i）各々がＧａＮ基板である複数の第１タイルシードを、それらのおもて面に平行な方向に並べて、第１集合シードを構成するサブステップと、（ii）該第１集合シード上に第１ＧａＮ結晶を成長させるサブステップと、を含む、［１］に記載の製造方法。
［３］前記（Ａ）第２タイルシード準備ステップが、更に（iii）前記第１ＧａＮ結晶を加工して前記第２タイルシードを得るサブステップを含む、［２］に記載の製造方法。
［４］前記（Ａ）第２タイルシード準備ステップが、更に、（iv）前記第１ＧａＮ結晶の少なくとも一部を含むシード上に、ＧａＮ結晶を成長させるサブステップと、（v）前記サブステップ（iv）で成長させたＧａＮ結晶を加工して前記第２タイルシードを得るサブステップと、を含む、［２］に記載の製造方法。
［５］前記（Ｃ）第２ＧａＮ結晶成長ステップの後に、更に、（Ｄ）前記第２ＧａＮ結晶を加工して円盤形ＧａＮ基板を得る、ＧａＮ基板取得ステップを含む、［１］〜［４］のいずれかに記載の製造方法。
［６］前記（Ｃ）第２ＧａＮ結晶成長ステップの後に、更に、（Ｅ）前記第２ＧａＮ結晶の少なくとも一部を含むシード上にＧａＮ結晶を成長させるＧａＮ結晶成長ステップを含む、［１］〜［４］のいずれかに記載の製造方法。
［７］前記（Ｅ）ＧａＮ結晶成長ステップの後に、更に、該（Ｅ）ＧａＮ結晶成長ステップで成長させたＧａＮ結晶を加工して円盤形ＧａＮ基板を得る、ＧａＮ基板取得ステップを含む、［６］に記載の製造方法。
［８］前記（Ｂ）第２集合シード構成ステップでは、複数のタイルシードを、それらのおもて面に平行な２つの方向に並べて前記第２集合シードを構成する、［１］〜［７］のいずれかに記載の製造方法。
［９］前記２つの方向の一方が、前記第２集合シードを構成するタイルシードのおもて面における［０００１］の正射影の方向である、［８］に記載の製造方法。
［１０］前記（Ｂ）第２集合シード構成ステップでは、複数のタイルシードを、それらのおもて面における［０００１］の正射影とは異なる方向に一列に並べて前記第２集合シードを構成する、［１］〜［７］のいずれかに記載の製造方法。
［１１］前記（Ｂ）第２集合シード構成ステップでは、複数のタイルシードを、それらのおもて面における［０００１］の正射影の方向に一列に並べて前記第２集合シードを構成する、［１］〜［７］のいずれかに記載の製造方法。
［１２］（０００１）からの傾斜が６０°以上１２０°以下である結晶面に平行なおもて面を有するＧａＮ基板を製造する方法である、［１］〜［１１］のいずれかに記載の製造方法。
［１３］第１結晶領域および第２結晶領域を含むＧａＮ結晶を加工して、該第１結晶領域の一部である第１結晶部および該第２結晶領域の一部である第２結晶部を含むタイルシードを複数枚取得するステップと、該タイルシードを少なくとも２枚含む集合シードを構成するステップとを含み、該集合シード内には、一方の第１結晶部と他方の第１結晶部とが隣接するとともに、一方の第２結晶部と他方の第２結晶部とが隣接するように並んだ、２枚の該タイルシードが含まれる、ＧａＮ基板の製造方法。
［１４］更に、前記集合シード上にＧａＮ結晶を成長させるステップと、その成長させたＧａＮ結晶を加工して円盤形ＧａＮ基板を得るステップとを含む、［１３］に記載の製造方法。
［１５］更に、前記集合シード上にＧａＮ結晶を成長させるステップと、その成長させたＧａＮ結晶の少なくとも一部を含むシード上に、更なるＧａＮ結晶を成長させるステップと、その更なるＧａＮ結晶を加工して円盤形ＧａＮ基板を得るステップとを含む、［１３］に記載の製造方法。
タイリング法を利用しつつも、オフ角の変動が抑制されたＧａＮ基板を得ることができる、ＧａＮ基板の製造方法が提供される。
ＧａＮ結晶では、［０００１］に平行な結晶軸がｃ軸、［１０−１０］に平行な結晶軸がｍ軸、［１１−２０］に平行な結晶軸がａ軸と呼ばれる。また、ｃ軸に直交する結晶面がＣ面、ｍ軸に直交する結晶面がＭ面、ａ軸に直交する結晶面がＡ面と呼ばれる。
以下において、結晶軸、結晶面、結晶方位等に言及する場合には、特に断らない限り、ＧａＮ結晶の結晶軸、結晶面、結晶方位等を意味するものとする。
以下において、結晶軸、結晶面、結晶方位等に言及する場合には、特に断らない限り、ＧａＮ結晶の結晶軸、結晶面、結晶方位等を意味するものとする。
ＧａＮ基板の名称に付される結晶面の名称またはミラー指数は、当該基板のおもて面と平行または最も平行に近い低指数面のそれである。おもて面とは、基板が持つ２つの主表面のうち、半導体デバイスの形成や結晶のエピタキシャル成長に使用することが意図された面である。おもて面ではない方の主表面は、裏面と呼ばれる。
例えば、おもて面と平行または最も平行に近い低指数面がＭ面すなわち（１０−１０）であるＧａＮ基板は、Ｍ面基板または（１０−１０）基板と呼ばれる。通常は、ミラー指数（ｈｋｍｌ）における整数ｈ、ｋ、ｍおよびｌの絶対値がいずれも３以下である結晶面が、低指数面とされる。
例えば、おもて面と平行または最も平行に近い低指数面がＭ面すなわち（１０−１０）であるＧａＮ基板は、Ｍ面基板または（１０−１０）基板と呼ばれる。通常は、ミラー指数（ｈｋｍｌ）における整数ｈ、ｋ、ｍおよびｌの絶対値がいずれも３以下である結晶面が、低指数面とされる。
実施形態に係る方法で製造されるＧａＮ基板は、ＧａＮ結晶のみで構成された自立基板である。
実施形態に係る方法は、（０００１）と平行でないおもて面を有するＧａＮ基板、とりわけ、（０００１）から６０°以上１２０°以下、更には７０°以上１１０°以下の範囲内で傾斜した結晶面に平行なおもて面を有するＧａＮ基板の製造に、好適に用いることができる。
（０００１）からの傾斜が６０°以上１２０°以下の範囲に含まれる結晶面には、例えば、｛１０−１０｝（Ｍ面）、｛１１−２０｝（Ａ面）、｛３０−３１｝、｛３０−３−１｝、｛２０−２１｝、｛２０−２−１｝、｛３０−３２｝、｛３０−３−２｝、｛１０−１１｝、｛１０−１−１｝、｛１１−２１｝および｛１１−２−１｝がある。
これらの結晶面のうち、｛１０−１１｝および｛１０−１−１｝以外は、（０００１）からの傾斜が７０°以上１１０°以下の範囲に含まれる。
実施形態に係る方法は、（０００１）と平行でないおもて面を有するＧａＮ基板、とりわけ、（０００１）から６０°以上１２０°以下、更には７０°以上１１０°以下の範囲内で傾斜した結晶面に平行なおもて面を有するＧａＮ基板の製造に、好適に用いることができる。
（０００１）からの傾斜が６０°以上１２０°以下の範囲に含まれる結晶面には、例えば、｛１０−１０｝（Ｍ面）、｛１１−２０｝（Ａ面）、｛３０−３１｝、｛３０−３−１｝、｛２０−２１｝、｛２０−２−１｝、｛３０−３２｝、｛３０−３−２｝、｛１０−１１｝、｛１０−１−１｝、｛１１−２１｝および｛１１−２−１｝がある。
これらの結晶面のうち、｛１０−１１｝および｛１０−１−１｝以外は、（０００１）からの傾斜が７０°以上１１０°以下の範囲に含まれる。
以下では、実施形態に即して本発明を詳細に説明する。
１．ＧａＮ基板
実施形態に係る製造方法を用いて製造し得るＧａＮ基板を、図１に例示する。図１（ａ）は平面図、すなわち、基板をそのおもて面の法線方向から見た図であり、図１（ｂ）は図１（ａ）のＸ１−Ｘ１線の位置における断面図、図１（ｃ）は図１（ａ）のＸ２−Ｘ２線の位置における断面図である。
図１を参照すると、ＧａＮ基板１０は、その形状が円盤、すなわち、円形の主表面を有する板であり、おもて面１１、裏面１２、および、側面１３を有している。
１．ＧａＮ基板
実施形態に係る製造方法を用いて製造し得るＧａＮ基板を、図１に例示する。図１（ａ）は平面図、すなわち、基板をそのおもて面の法線方向から見た図であり、図１（ｂ）は図１（ａ）のＸ１−Ｘ１線の位置における断面図、図１（ｃ）は図１（ａ）のＸ２−Ｘ２線の位置における断面図である。
図１を参照すると、ＧａＮ基板１０は、その形状が円盤、すなわち、円形の主表面を有する板であり、おもて面１１、裏面１２、および、側面１３を有している。
おもて面１１は、窒化物半導体デバイスの形成や窒化物半導体結晶のエピタキシャル成長に適した平坦面に仕上げられている。具体的には、ＡＦＭで測定したおもて面１１のＲＭＳ粗さは、測定範囲１０μｍ×１０μｍにおいて通常５ｎｍ未満、好ましくは２ｎｍ未満、より好ましくは１ｎｍ未満である。
おもて面１１は、好ましくは、（０００１）から６０°以上１２０°以下の範囲内で傾斜した結晶面に平行である。従って、ＧａＮ基板１０は、（１０−１０）基板、（１１−２０）基板、（３０−３１）基板、（３０−３−１）基板、（２０−２１）基板、（２０−２−１）基板、（３０−３２）基板、（３０−３−２）基板、（１０−１１）基板、（１０−１−１）基板、（１１−２１）基板、（１１−２−１）基板等であり得る。
ＧａＮ基板１０の直径は９．５〜１０．５ｃｍであり、典型的には１０．２ｃｍ（４インチ）である。
おもて面１１は、好ましくは、（０００１）から６０°以上１２０°以下の範囲内で傾斜した結晶面に平行である。従って、ＧａＮ基板１０は、（１０−１０）基板、（１１−２０）基板、（３０−３１）基板、（３０−３−１）基板、（２０−２１）基板、（２０−２−１）基板、（３０−３２）基板、（３０−３−２）基板、（１０−１１）基板、（１０−１−１）基板、（１１−２１）基板、（１１−２−１）基板等であり得る。
ＧａＮ基板１０の直径は９．５〜１０．５ｃｍであり、典型的には１０．２ｃｍ（４インチ）である。
ＧａＮ基板１０は、タイリング法を利用して作製されたＧａＮ結晶から切り出されたことに由来して、８個の結晶領域１０ａ、１０ｂ、１０ｃ、１０ｄ、１０ｅ、１０ｆ、１０ｇおよび１０ｈから構成されている。これら８つの結晶領域は、図１（ａ）に示すＸ１−Ｘ１線およびＸ２−Ｘ２線の方向に沿って２列に並んでおり、いずれもおもて面１１と裏面１２の両方に露出している。Ｘ１−Ｘ１線およびＸ２−Ｘ２線は、ＧａＮ基板１０を構成するＧａＮ結晶の［０００１］の、おもて面１１上における正射影と平行である。
図１（ａ）では、おもて面１１に現われた、隣接する結晶領域間の境界を、点線で表示している。同様に、図１（ｂ）および図１（ｃ）では、断面に現われた、隣接する結晶領域間の境界を、点線で表示している。
境界Ｂabは結晶領域１０ａおよび１０ｂの間に、境界Ｂbcは結晶領域１０ｂおよび１０ｃの間に、境界Ｂcdは結晶領域１０ｃおよび１０ｄの間に、境界Ｂefは結晶領域１０ｅおよび１０ｆの間に、境界Ｂfgは結晶領域１０ｆおよび１０ｇの間に、境界Ｂghは結晶領域１０ｇおよび１０ｈの間に、境界Ｂaeは結晶領域１０ａおよび１０ｅの間に、境界Ｂbfは結晶領域１０ｂおよび１０ｆの間に、境界Ｂcgは結晶領域１０ｃおよび１０ｇの間に、境界Ｂdhは結晶領域１０ｄおよび１０ｈの間に、それぞれ存在している。
境界Ｂabは結晶領域１０ａおよび１０ｂの間に、境界Ｂbcは結晶領域１０ｂおよび１０ｃの間に、境界Ｂcdは結晶領域１０ｃおよび１０ｄの間に、境界Ｂefは結晶領域１０ｅおよび１０ｆの間に、境界Ｂfgは結晶領域１０ｆおよび１０ｇの間に、境界Ｂghは結晶領域１０ｇおよび１０ｈの間に、境界Ｂaeは結晶領域１０ａおよび１０ｅの間に、境界Ｂbfは結晶領域１０ｂおよび１０ｆの間に、境界Ｂcgは結晶領域１０ｃおよび１０ｇの間に、境界Ｂdhは結晶領域１０ｄおよび１０ｈの間に、それぞれ存在している。
おもて面１１のカソード・ルミネッセンス（ＣＬ）像において、隣接する結晶領域間の境界Ｂab、Ｂbc、Ｂcd、Ｂef、Ｂfg、Ｂgh、Ｂae、Ｂbf、ＢcgおよびＢdhは、局所的に欠陥密度が高くなった欠陥密度増加帯として現われる。この欠陥密度増加帯の幅は、通常２００μｍ未満である。
欠陥密度が高い領域ではフォトルミネッセンス（ＰＬ）強度が相対的に低下することから、おもて面１１のＰＬ像においては、隣接する結晶領域間の境界がＰＬ強度低下帯として現れる。
また、隣接する結晶領域間では結晶方位が僅かに異なっており、その境界において結晶方位が不連続的に変化している。結晶方位が不連続に変化する部位は、例えば、おもて面１１のＸ線トポグラフィ分析を行うことにより検知することが可能である。
欠陥密度が高い領域ではフォトルミネッセンス（ＰＬ）強度が相対的に低下することから、おもて面１１のＰＬ像においては、隣接する結晶領域間の境界がＰＬ強度低下帯として現れる。
また、隣接する結晶領域間では結晶方位が僅かに異なっており、その境界において結晶方位が不連続的に変化している。結晶方位が不連続に変化する部位は、例えば、おもて面１１のＸ線トポグラフィ分析を行うことにより検知することが可能である。
ＧａＮ基板１０は、自立基板として取り扱い得るのに十分な厚さを有している。例えば、ＧａＮ基板１０の直径が１０ｃｍのとき、好ましい厚さは３００μｍ以上であるが、試行錯誤に基づいて更に最適化することができる。
ＧａＮ基板１０は、おもて面１１が凸面となるように僅かに反っていることが好ましいが、限定されるものではない。ＧａＮ基板１０のおもて面１１のＳＯＲＩは通常１００μｍ以下、好ましくは５０μｍ以下、より好ましくは３０μｍ以下である。
ＧａＮ基板１０は、おもて面１１が凸面となるように僅かに反っていることが好ましいが、限定されるものではない。ＧａＮ基板１０のおもて面１１のＳＯＲＩは通常１００μｍ以下、好ましくは５０μｍ以下、より好ましくは３０μｍ以下である。
図１には示されていないが、ＧａＮ基板１０において、おもて面１１と側面１３との境界を滑らかにするための面取りは、必要に応じて適宜行うことができる。裏面１２と側面１３との境界についても同じである。更に、ＧａＮ基板１０には、結晶の方位を表示するオリエンテーション・フラットを設けることができる他、おもて面１１と裏面１２との識別を可能にするためにインデックス・フラット等のマーキングを設けることができる。
ＧａＮ基板１０の裏面１３は、鏡面であってもよいし、マット面であってもよい。裏面１３がマット面であると、おもて面１１との識別を、目視によって容易に行うことができる。
ＧａＮ基板１０の裏面１３は、鏡面であってもよいし、マット面であってもよい。裏面１３がマット面であると、おもて面１１との識別を、目視によって容易に行うことができる。
＜変形実施形態＞
ＧａＮ基板１０を構成する結晶領域の数は、８に限定されるものではなく、４〜１６の範囲内で適宜決定することができる。４〜１６個の結晶領域は、おもて面１１における［０００１］の正射影の方向に２列に配置される。
好ましい実施形態において、ＧａＮ基板１０を構成する結晶領域の数は４個である。
ＧａＮ基板１０を構成する結晶領域の数は、８に限定されるものではなく、４〜１６の範囲内で適宜決定することができる。４〜１６個の結晶領域は、おもて面１１における［０００１］の正射影の方向に２列に配置される。
好ましい実施形態において、ＧａＮ基板１０を構成する結晶領域の数は４個である。
ＧａＮ基板１０の直径は、９．５〜１０．５ｃｍに限定されるものではなく、４．５ｃｍ以上であればよい。
ＧａＮ基板１０の直径が４．５〜５．５ｃｍ（約２インチ）の場合、当該ＧａＮ基板を構成する結晶領域の数は、２〜４個とすることが好ましい。この２〜４個の結晶領域は、好ましくは、おもて面１１における［０００１］の方向に一列に並ぶ。
ＧａＮ基板の直径が１４．５〜１５．５ｃｍ（約６インチ）の場合、当該ＧａＮ基板１０を構成する結晶領域の数は、９〜１８個とすることが好ましい。この９〜１８個の結晶領域は、好ましくは、おもて面１１における［０００１］の正射影の方向に３列に並ぶ。
ＧａＮ基板１０の直径が４．５〜５．５ｃｍ（約２インチ）の場合、当該ＧａＮ基板を構成する結晶領域の数は、２〜４個とすることが好ましい。この２〜４個の結晶領域は、好ましくは、おもて面１１における［０００１］の方向に一列に並ぶ。
ＧａＮ基板の直径が１４．５〜１５．５ｃｍ（約６インチ）の場合、当該ＧａＮ基板１０を構成する結晶領域の数は、９〜１８個とすることが好ましい。この９〜１８個の結晶領域は、好ましくは、おもて面１１における［０００１］の正射影の方向に３列に並ぶ。
２．ＧａＮ基板の製造方法
以下では前記１．１で説明したＧａＮ基板１０の製造例に即して、実施形態に係るＧａＮ基板の製造方法を説明する。
以下の説明においては、タイリング法でＧａＮ結晶を成長させるときに用いるシードＧａＮ基板をタイルシードと呼び、タイリング法を用いないでＧａＮ結晶を成長させるときに用いるシードＧａＮ基板を非タイルシードと呼んで区別する。
以下では前記１．１で説明したＧａＮ基板１０の製造例に即して、実施形態に係るＧａＮ基板の製造方法を説明する。
以下の説明においては、タイリング法でＧａＮ結晶を成長させるときに用いるシードＧａＮ基板をタイルシードと呼び、タイリング法を用いないでＧａＮ結晶を成長させるときに用いるシードＧａＮ基板を非タイルシードと呼んで区別する。
２．１．第１実施形態
第１実施形態に係るＧａＮ基板の製造方法を、ステップ順に説明する。
（１）第１タイルシード準備ステップ
このステップでは、おもて面の結晶方位が同じである、ｎ×Ｎ枚の第１タイルシードを準備する。ここで、ｎは２以上の整数であり、Ｎは１以上の整数である。ｎとＮは独立である。
第１タイルシードは、タイリング法を使用しないで成長されたバルクＧａＮ結晶から切り出された、ＧａＮ基板である。
第１タイルシードの外観を図２に示す。図２（ａ）は斜視図であり、図２（ｂ）は側面図である。
第１実施形態に係るＧａＮ基板の製造方法を、ステップ順に説明する。
（１）第１タイルシード準備ステップ
このステップでは、おもて面の結晶方位が同じである、ｎ×Ｎ枚の第１タイルシードを準備する。ここで、ｎは２以上の整数であり、Ｎは１以上の整数である。ｎとＮは独立である。
第１タイルシードは、タイリング法を使用しないで成長されたバルクＧａＮ結晶から切り出された、ＧａＮ基板である。
第１タイルシードの外観を図２に示す。図２（ａ）は斜視図であり、図２（ｂ）は側面図である。
図２を参照すると、第１タイルシード１００は矩形の主表面を有する板であり、おもて面１０１、裏面１０２、２つのＡ側面１０３−１、＋Ｃ側面１０３−２および−Ｃ側面１０３−３を有している。
図２（ａ）および（ｂ）に示す矢印Ｐ[0001]は、おもて面１０１上における［０００１］の正射影の方向を表している。
第１タイルシード１００の４つの側面のうち、矢印Ｐ[0001]に略平行な２つがＡ側面１０３−１で、矢印Ｐ[0001]が向く側に位置するのが＋Ｃ側面１０３−２、その反対側に位置するのが−Ｃ側面１０３−３である。
図２（ａ）および（ｂ）に示す矢印Ｐ[0001]は、おもて面１０１上における［０００１］の正射影の方向を表している。
第１タイルシード１００の４つの側面のうち、矢印Ｐ[0001]に略平行な２つがＡ側面１０３−１で、矢印Ｐ[0001]が向く側に位置するのが＋Ｃ側面１０３−２、その反対側に位置するのが−Ｃ側面１０３−３である。
おもて面１０１は、後のステップでＧａＮ結晶のエピタキシャル成長に利用するので、ＣＭＰにより平坦面に仕上げられている。
第１タイルシード１００のサイズは、例えば、矢印Ｐ[0001]に平行な方向が３０ｍｍ、矢印Ｐ[0001]に直交する方向が５５ｍｍである。厚さは、例えば、３００〜５００μｍである。
おもて面１０１は、例えば、（０００１）から６０°以上１２０°以下の範囲内で傾斜した結晶面に平行である。
ｎ×Ｎ枚の第１タイルシード全てについて、そのおもて面１０１上の各点におけるオフ角を調べたとき、その変動幅（最大値と最小値の差）は、ｃ軸周りの成分およびｃ軸に直交する結晶軸（ａ軸またはｍ軸）周りの成分のいずれも、通常は５°以内、好ましくは３°以内、より好ましくは１°以内である。
ここで、オフ角とは、ＧａＮ基板のおもて面と最も平行に近い低指数面に対する、該おもて面の傾斜をいうものとし、該おもて面上の任意の位置において定義することができる。
第１タイルシード１００のサイズは、例えば、矢印Ｐ[0001]に平行な方向が３０ｍｍ、矢印Ｐ[0001]に直交する方向が５５ｍｍである。厚さは、例えば、３００〜５００μｍである。
おもて面１０１は、例えば、（０００１）から６０°以上１２０°以下の範囲内で傾斜した結晶面に平行である。
ｎ×Ｎ枚の第１タイルシード全てについて、そのおもて面１０１上の各点におけるオフ角を調べたとき、その変動幅（最大値と最小値の差）は、ｃ軸周りの成分およびｃ軸に直交する結晶軸（ａ軸またはｍ軸）周りの成分のいずれも、通常は５°以内、好ましくは３°以内、より好ましくは１°以内である。
ここで、オフ角とは、ＧａＮ基板のおもて面と最も平行に近い低指数面に対する、該おもて面の傾斜をいうものとし、該おもて面上の任意の位置において定義することができる。
（２）第１集合シード構成ステップ
このステップでは、前記（１）で準備したｎ×Ｎ枚の第１タイルシードを用いて、それぞれがｎ枚の第１タイルシードで構成される、Ｎ組の第１集合シードを準備する。
図３に、２枚の第１タイルシードで構成される第１集合シードを例示する、図３（ａ）は斜視図、図３（ｂ）は側面図である。
図３を参照すると、第１集合シードＡ１００は、２枚の第１タイルシード１００ａおよび１００ｂから構成されている。第１タイルシード１００ａおよび１００ｂは、矢印Ｐ[0001]の方向に一列に並べられており、一方の＋Ｃ側面１０３ａ−２と他方の−Ｃ側面１０３ｂ−３とが接している。
このステップでは、前記（１）で準備したｎ×Ｎ枚の第１タイルシードを用いて、それぞれがｎ枚の第１タイルシードで構成される、Ｎ組の第１集合シードを準備する。
図３に、２枚の第１タイルシードで構成される第１集合シードを例示する、図３（ａ）は斜視図、図３（ｂ）は側面図である。
図３を参照すると、第１集合シードＡ１００は、２枚の第１タイルシード１００ａおよび１００ｂから構成されている。第１タイルシード１００ａおよび１００ｂは、矢印Ｐ[0001]の方向に一列に並べられており、一方の＋Ｃ側面１０３ａ−２と他方の−Ｃ側面１０３ｂ−３とが接している。
（３）第１ＧａＮ結晶成長ステップ
このステップでは、Ｎ組の第１集合シード上に、それぞれ、ＨＶＰＥ法で第１ＧａＮ結晶を成長させる。
図４は、前述の第１集合シードＡ１００上に、第１ＧａＮ結晶１１０が成長したところを示す図面であり、図４（ａ）は平面図、図４（ｂ）は矢印Ｐ[0001]（第１次タイルシードのおもて面１０１における［０００１］の正射影の方向を表す）に平行な切断面を示す断面図である。
第１集合シードＡ１００を構成する２枚の第１タイルシード１００ａおよび１００ｂの間に僅かな結晶方位のズレがあることに起因して、第１ＧａＮ結晶１１０中には２つの結晶領域１１０ａおよび１１０ｂが形成されている（点線は結晶領域間の境界を表している）。
このステップでは、Ｎ組の第１集合シード上に、それぞれ、ＨＶＰＥ法で第１ＧａＮ結晶を成長させる。
図４は、前述の第１集合シードＡ１００上に、第１ＧａＮ結晶１１０が成長したところを示す図面であり、図４（ａ）は平面図、図４（ｂ）は矢印Ｐ[0001]（第１次タイルシードのおもて面１０１における［０００１］の正射影の方向を表す）に平行な切断面を示す断面図である。
第１集合シードＡ１００を構成する２枚の第１タイルシード１００ａおよび１００ｂの間に僅かな結晶方位のズレがあることに起因して、第１ＧａＮ結晶１１０中には２つの結晶領域１１０ａおよび１１０ｂが形成されている（点線は結晶領域間の境界を表している）。
（４）第２タイルシード取得ステップ
このステップでは、前記ステップ（３）で成長させた第１ＧａＮ結晶を、第１タイルシードのおもて面と平行にスライスして、第２タイルシードを得る。
Ｎ組の第１ＧａＮ結晶のそれぞれから第２タイルシードをｍ枚ずつ切り出した場合、Ｎ×ｍ枚の第２タイルシードが得られる。ここで、ｍは１以上の整数である。第１ＧａＮ結晶を厚く成長させる程、ｍを大きくすることができる。
第２タイルシードの外観を図５に示す。図５（ａ）は斜視図であり、図５（ｂ）は側面図である。
このステップでは、前記ステップ（３）で成長させた第１ＧａＮ結晶を、第１タイルシードのおもて面と平行にスライスして、第２タイルシードを得る。
Ｎ組の第１ＧａＮ結晶のそれぞれから第２タイルシードをｍ枚ずつ切り出した場合、Ｎ×ｍ枚の第２タイルシードが得られる。ここで、ｍは１以上の整数である。第１ＧａＮ結晶を厚く成長させる程、ｍを大きくすることができる。
第２タイルシードの外観を図５に示す。図５（ａ）は斜視図であり、図５（ｂ）は側面図である。
図５を参照すると、第２タイルシード２００は矩形の主表面を有する板であり、おもて面２０１、裏面２０２、２つのＡ側面２０３−１、＋Ｃ側面２０３−２および−Ｃ側面２０３−３を有している。
図５（ａ）および（ｂ）に示す矢印Ｐ[0001]は、おもて面２０１上における［０００１］の正射影の方向を表している。
第２タイルシード２００の側面のうち、矢印Ｐ[0001]に略平行な２つがＡ側面２０３−１で、矢印Ｐ[0001]が向く側に位置するのが＋Ｃ側面２０３−２、その反対側に位置するのが−Ｃ側面２０３−３である。
図５（ａ）および（ｂ）に示す矢印Ｐ[0001]は、おもて面２０１上における［０００１］の正射影の方向を表している。
第２タイルシード２００の側面のうち、矢印Ｐ[0001]に略平行な２つがＡ側面２０３−１で、矢印Ｐ[0001]が向く側に位置するのが＋Ｃ側面２０３−２、その反対側に位置するのが−Ｃ側面２０３−３である。
おもて面２０１は、後のステップでＧａＮ結晶のエピタキシャル成長に利用するので、ＣＭＰにより平坦面に仕上げられている。
第２タイルシード２００のサイズは、例えば、矢印Ｐ[0001]の方向が６０ｍｍ、矢印Ｐ[0001]に直交する方向が５５ｍｍである。厚さは、例えば、３００〜５００μｍである。
おもて面２０１は、好ましくは、（０００１）から６０°以上１２０°以下の範囲内で傾斜した結晶面に平行である。
第１ＧａＮ結晶１１０から切り出された基板であるが故に、第２タイルシード２００にも、結晶方位が僅かに異なる２つの結晶領域２００ａおよび２００ｂが存在する（点線は結晶領域間の境界を表している）。
第２タイルシード２００のサイズは、例えば、矢印Ｐ[0001]の方向が６０ｍｍ、矢印Ｐ[0001]に直交する方向が５５ｍｍである。厚さは、例えば、３００〜５００μｍである。
おもて面２０１は、好ましくは、（０００１）から６０°以上１２０°以下の範囲内で傾斜した結晶面に平行である。
第１ＧａＮ結晶１１０から切り出された基板であるが故に、第２タイルシード２００にも、結晶方位が僅かに異なる２つの結晶領域２００ａおよび２００ｂが存在する（点線は結晶領域間の境界を表している）。
（５）第２集合シード構成ステップ
このステップでは、前記ステップ（４）で取得したＮ×ｍ枚の第２タイルシードから４枚を選び、第２集合シードを構成する。これを可能とするために、Ｎおよびｍは、予め、Ｎ×ｍが４以上となり得るように定めておく必要がある。
好ましくは、Ｎ×ｍを５以上としたうえで、Ｎ×ｍ枚の第２タイルシードから、結晶領域２００ａと２００ｂの間の結晶方位ズレが最も小さい４枚を選択する。この場合、Ｎを５以上とすると、特に効果的である。
このステップでは、前記ステップ（４）で取得したＮ×ｍ枚の第２タイルシードから４枚を選び、第２集合シードを構成する。これを可能とするために、Ｎおよびｍは、予め、Ｎ×ｍが４以上となり得るように定めておく必要がある。
好ましくは、Ｎ×ｍを５以上としたうえで、Ｎ×ｍ枚の第２タイルシードから、結晶領域２００ａと２００ｂの間の結晶方位ズレが最も小さい４枚を選択する。この場合、Ｎを５以上とすると、特に効果的である。
図６に、第２集合シードを例示する。図６（ａ）は斜視図、図６（ｂ）は第２タイルシード２００ｐおよび２００ｑを通る平面で切断した場合の断面図である。
図６を参照すると、第２集合シードＡ２００は、４枚の第２タイルシード２００ｐ、２００ｑ、２００ｒおよび２００ｓから構成されている。４枚の第２タイルシードは、矢印Ｐ[0001]の方向と、矢印Ｐ[0001]に直交する方向に、それぞれ２列に並んでいる。矢印Ｐ[0001]の方向に並んだ２枚の第２タイルシードの間、すなわち、２００ｐと２００ｑとの間、および、２００ｒと２００ｓとの間では、一方の＋Ｃ側面と他方の−Ｃ側面が接している。矢印Ｐ[0001]と直交する方向に並んだ２枚の第２タイルシードの間、すなわち、２００ｐと２００ｒとの間、および、２００ｑと２００ｓとの間では、Ａ側面同士が接している。
図６を参照すると、第２集合シードＡ２００は、４枚の第２タイルシード２００ｐ、２００ｑ、２００ｒおよび２００ｓから構成されている。４枚の第２タイルシードは、矢印Ｐ[0001]の方向と、矢印Ｐ[0001]に直交する方向に、それぞれ２列に並んでいる。矢印Ｐ[0001]の方向に並んだ２枚の第２タイルシードの間、すなわち、２００ｐと２００ｑとの間、および、２００ｒと２００ｓとの間では、一方の＋Ｃ側面と他方の−Ｃ側面が接している。矢印Ｐ[0001]と直交する方向に並んだ２枚の第２タイルシードの間、すなわち、２００ｐと２００ｒとの間、および、２００ｑと２００ｓとの間では、Ａ側面同士が接している。
好適例において、矢印Ｐ[0001]と直交する方向に並べられる２枚の第２タイルシードの組、すなわち、２００ｐと２００ｒの組、および、２００ｑと２００ｓの組は、それぞれ、同一の第１集合シード上に成長した第１ＧａＮ結晶から切り出される基板同士の組である。そのようにすると、図７（ａ）に示すように、第２タイルシード２００の結晶領域２００ａと２００ｂとで結晶方位が僅かに異なっていても、図７（ｂ）に示すように、第２集合シードＡ２００を構成したときに、第２タイルシード２００ｐおよび２００ｒの間の結晶方位ズレ、および、第２タイルシード２００ｑおよび２００ｓの間の結晶方位ズレを、小さくすることができる。なぜなら、同じ第１ＧａＮ結晶から切り出された第２タイルシード２００ｐと２００ｒでは、結晶領域２００ａと結晶領域２００ｂの間の結晶方位の関係が同じであるため、この２枚の第２タイルシードを結晶領域２００ａ同士の方位が一致するように並べたとき、結晶領域２００ｂ同士の間でも方位が一致するからである。同じことが、第２タイルシード２００ｑと２００ｓについてもいえる。
（６）第２ＧａＮ結晶成長ステップ
このステップでは、前記ステップ（５）で構成した第２集合シード上に、ＨＶＰＥ法で第２ＧａＮ結晶を成長させる。
図８は、第２集合シード上に、第２ＧａＮ結晶が成長したところを示しており、図８（ａ）は平面図、図８（ｂ）は図８（ａ）のＸ１−Ｘ１線の位置における断面図、図８（ｃ）は図８（ａ）のＸ２−Ｘ２線の位置における断面図である。
図８を参照すると、各第２タイルシード２００に、結晶方位の異なる２つの結晶領域２００ａおよび２００ｂが存在すること、および、第２集合シードＡ２００を構成する４つの第２タイルシード２００ｐ、２００ｑ、２００ｒおよび２００ｓの間に僅かな結晶方位ズレがあることに起因して、第２ＧａＮ結晶２１０中には８つの結晶領域２１０ａ〜２１０ｈが形成されている（点線は結晶領域間の境界を表している）。
このステップでは、前記ステップ（５）で構成した第２集合シード上に、ＨＶＰＥ法で第２ＧａＮ結晶を成長させる。
図８は、第２集合シード上に、第２ＧａＮ結晶が成長したところを示しており、図８（ａ）は平面図、図８（ｂ）は図８（ａ）のＸ１−Ｘ１線の位置における断面図、図８（ｃ）は図８（ａ）のＸ２−Ｘ２線の位置における断面図である。
図８を参照すると、各第２タイルシード２００に、結晶方位の異なる２つの結晶領域２００ａおよび２００ｂが存在すること、および、第２集合シードＡ２００を構成する４つの第２タイルシード２００ｐ、２００ｑ、２００ｒおよび２００ｓの間に僅かな結晶方位ズレがあることに起因して、第２ＧａＮ結晶２１０中には８つの結晶領域２１０ａ〜２１０ｈが形成されている（点線は結晶領域間の境界を表している）。
（７）ＧａＮ基板取得ステップ
このステップでは、前記ステップ（６）で成長させた第２ＧａＮ結晶を加工して、円盤形のＧａＮ基板を得る。
より詳しくいうと、まず、スライシングによって、第２ＧａＮ結晶を第２集合シードから切り離す。次いで、第２集合シードから分離した第２ＧａＮ結晶を、外形が円筒状となるよう加工する。好ましい加工方法は、円筒研削またはコアドリリングである。
次いで、円筒状に加工された第２ＧａＮ結晶をスライスして円盤形の基板を得る。
最後に、その円盤形の基板に必要な表面加工を施す。例えば、おもて面を平坦化するための研削および／またはラッピング、おもて面を平滑化するためのＣＭＰ、側面のベベリング等である。
このステップでは、前記ステップ（６）で成長させた第２ＧａＮ結晶を加工して、円盤形のＧａＮ基板を得る。
より詳しくいうと、まず、スライシングによって、第２ＧａＮ結晶を第２集合シードから切り離す。次いで、第２集合シードから分離した第２ＧａＮ結晶を、外形が円筒状となるよう加工する。好ましい加工方法は、円筒研削またはコアドリリングである。
次いで、円筒状に加工された第２ＧａＮ結晶をスライスして円盤形の基板を得る。
最後に、その円盤形の基板に必要な表面加工を施す。例えば、おもて面を平坦化するための研削および／またはラッピング、おもて面を平滑化するためのＣＭＰ、側面のベベリング等である。
以上に説明した第１実施形態に係る製造方法は、タイリング法を用いたＧａＮ結晶の成長ステップを、第１集合シードＡ１００上に第１ＧａＮ結晶１１０を成長させるステップと、第２集合シードＡ２００上に第２ＧａＮ結晶２１０を成長させるステップの、２回行っている点に主な特徴を有する。
前者のステップでは、第１集合シードＡ１００を構成する第１タイルシード１００は２枚であり、後者のステップにおいて、第２集合シードＡ２００を構成する第２タイルシード２００は４枚である。
第１タイルシードを一度に８枚並べて集合シードを形成する場合に比べて、第１実施形態の製造方法において、集合シードを構成するタイルシード間の結晶方位ズレを小さくすることが容易なことは、当業者にとっては自明であろう。
前者のステップでは、第１集合シードＡ１００を構成する第１タイルシード１００は２枚であり、後者のステップにおいて、第２集合シードＡ２００を構成する第２タイルシード２００は４枚である。
第１タイルシードを一度に８枚並べて集合シードを形成する場合に比べて、第１実施形態の製造方法において、集合シードを構成するタイルシード間の結晶方位ズレを小さくすることが容易なことは、当業者にとっては自明であろう。
２．２．第２実施形態
第２実施形態に係るＧａＮ基板の製造方法では、前記第１実施形態と同様にして、第１タイルシード準備ステップ［２．１．（１）］を行う。
その後、第２実施形態では、図９に平面図を示すように、４枚の第１タイルシード１００ａ、１００ｂ、１００ｃおよび１００ｄを矢印Ｐ[0001]（第１タイルシードのおもて面における［０００１］の正射影の方向を表す）の方向に一列に並べて第１集合シードＡ１００を構成する。そして、その上に第１ＧａＮ結晶を成長させる。
次いで、その第１集合シードＡ１００上に成長した第１ＧａＮ結晶を、第１タイルシードのおもて面に平行にスライスして、図１０に平面図を示す第２タイルシード２００を得る。
第２実施形態に係るＧａＮ基板の製造方法では、前記第１実施形態と同様にして、第１タイルシード準備ステップ［２．１．（１）］を行う。
その後、第２実施形態では、図９に平面図を示すように、４枚の第１タイルシード１００ａ、１００ｂ、１００ｃおよび１００ｄを矢印Ｐ[0001]（第１タイルシードのおもて面における［０００１］の正射影の方向を表す）の方向に一列に並べて第１集合シードＡ１００を構成する。そして、その上に第１ＧａＮ結晶を成長させる。
次いで、その第１集合シードＡ１００上に成長した第１ＧａＮ結晶を、第１タイルシードのおもて面に平行にスライスして、図１０に平面図を示す第２タイルシード２００を得る。
第２実施形態における第２タイルシード２００は、その作製プロセスに由来して、矢印Ｐ[0001]（当該基板のおもて面における［０００１］の正射影の方向を表す）の方向に一列に並ぶ、４個の結晶領域２００ａ、２００ｂ、２００ｃ、２００ｄを有している（点線は結晶領域間の境界を表している）。
次に、図１１に平面図を示すように、２枚の第２タイルシード２００ｐおよび２００ｑを、矢印Ｐ[0001]と直交する方向に並べて第２集合シードＡ２００を構成する。
好ましくは、２枚の第２タイルシード２００ｐおよび２００ｑは、同一の第１集合シード上に成長した第１ＧａＮ結晶から切り出された基板である。そのようにすると、図１２（ａ）に示すように、第２タイルシード２００の結晶領域２００ａ〜２００ｄの間で結晶方位が僅かに異なっていても、図１２（ｂ）に示すように、第２集合シードＡ２００を構成したときに、第２タイルシード２００ｐおよび２００ｑの間の結晶方位ズレを小さくすることができる。なぜなら、同じ第１ＧａＮ結晶から切り出された第２タイルシード２００ｐと２００ｑでは、結晶領域２００ａ〜２００ｄの間の結晶方位の関係が同じなので、この２枚の第２タイルシードを、いずれかひとつの対応する結晶領域同士の方位が一致するように並べたとき、他の対応する結晶領域同士の間でも方位が一致するからである。
第２集合シードを構成した後、その上に第２ＧａＮ結晶を成長させる。
その後は、第１実施形態と同様にして第２ＧａＮ結晶を加工し、円盤形のＧａＮ基板を得る。
次に、図１１に平面図を示すように、２枚の第２タイルシード２００ｐおよび２００ｑを、矢印Ｐ[0001]と直交する方向に並べて第２集合シードＡ２００を構成する。
好ましくは、２枚の第２タイルシード２００ｐおよび２００ｑは、同一の第１集合シード上に成長した第１ＧａＮ結晶から切り出された基板である。そのようにすると、図１２（ａ）に示すように、第２タイルシード２００の結晶領域２００ａ〜２００ｄの間で結晶方位が僅かに異なっていても、図１２（ｂ）に示すように、第２集合シードＡ２００を構成したときに、第２タイルシード２００ｐおよび２００ｑの間の結晶方位ズレを小さくすることができる。なぜなら、同じ第１ＧａＮ結晶から切り出された第２タイルシード２００ｐと２００ｑでは、結晶領域２００ａ〜２００ｄの間の結晶方位の関係が同じなので、この２枚の第２タイルシードを、いずれかひとつの対応する結晶領域同士の方位が一致するように並べたとき、他の対応する結晶領域同士の間でも方位が一致するからである。
第２集合シードを構成した後、その上に第２ＧａＮ結晶を成長させる。
その後は、第１実施形態と同様にして第２ＧａＮ結晶を加工し、円盤形のＧａＮ基板を得る。
２．３．第３実施形態
第３実施形態に係るＧａＮ基板の製造方法では、前記第１実施形態と同様にして、第１タイルシード準備ステップ［２．１．（１）］を行う。
その後、第３実施形態では、図１３に平面図を示すように、２枚の第１タイルシード１００ａおよび１００ｂを矢印Ｐ[0001]と直交する方向に並べて第１集合シードＡ１００を構成する。そして、その上に第１ＧａＮ結晶を成長させる。
次いで、その第１集合シードＡ１００上に成長した第１ＧａＮ結晶を、第１タイルシードのおもて面に平行にスライスして、図１４に平面図を示す第２タイルシード２００を得る。
第３実施形態に係るＧａＮ基板の製造方法では、前記第１実施形態と同様にして、第１タイルシード準備ステップ［２．１．（１）］を行う。
その後、第３実施形態では、図１３に平面図を示すように、２枚の第１タイルシード１００ａおよび１００ｂを矢印Ｐ[0001]と直交する方向に並べて第１集合シードＡ１００を構成する。そして、その上に第１ＧａＮ結晶を成長させる。
次いで、その第１集合シードＡ１００上に成長した第１ＧａＮ結晶を、第１タイルシードのおもて面に平行にスライスして、図１４に平面図を示す第２タイルシード２００を得る。
第３実施形態における第２タイルシード２００は、その作製プロセスに由来して、矢印Ｐ[0001]（当該基板のおもて面における［０００１］の正射影の方向を表す）と直交する方向に並ぶ、２個の結晶領域２００ａ、２００ｂを有している（点線は結晶領域間の境界を表している）。
次に、図１５に平面図を示すように、４枚の第２タイルシード２００ｐ、２００ｑ、２００ｒおよび２００ｓを、矢印Ｐ[0001]の方向に一列に並べて第２集合シードＡ１４０を構成する。
好ましくは、４枚の第２タイルシード２００ｐ、２００ｑ、２００ｒおよび２００ｓは、同一の第１集合シード上に成長した第１ＧａＮ結晶から切り出された基板である。そのようにすると、図１６（ａ）に示すように、第２タイルシード２００の結晶領域２００ａと２００ｂの間で結晶方位が僅かに異なっていても、図１６（ｂ）に示すように、第２集合シードＡ２００を構成したときに、隣接する第２タイルシード間の結晶方位ズレを小さくすることができる。なぜなら、同じ第１ＧａＮ結晶から切り出された第２タイルシード２００ｐ〜２００ｓでは、結晶領域２００ａと結晶領域２００ｂの間の結晶方位との関係が同じなので、この４枚の第２タイルシードを結晶領域２００ａ同士の方位が一致するように並べたとき、結晶領域２００ｂ同士の間でも方位が一致するからである。
第２集合シードを構成した後、その上に第２ＧａＮ結晶を成長させる。
その後は、第１実施形態と同様にして第２ＧａＮ結晶を加工し、円盤形のＧａＮ基板を得る。
次に、図１５に平面図を示すように、４枚の第２タイルシード２００ｐ、２００ｑ、２００ｒおよび２００ｓを、矢印Ｐ[0001]の方向に一列に並べて第２集合シードＡ１４０を構成する。
好ましくは、４枚の第２タイルシード２００ｐ、２００ｑ、２００ｒおよび２００ｓは、同一の第１集合シード上に成長した第１ＧａＮ結晶から切り出された基板である。そのようにすると、図１６（ａ）に示すように、第２タイルシード２００の結晶領域２００ａと２００ｂの間で結晶方位が僅かに異なっていても、図１６（ｂ）に示すように、第２集合シードＡ２００を構成したときに、隣接する第２タイルシード間の結晶方位ズレを小さくすることができる。なぜなら、同じ第１ＧａＮ結晶から切り出された第２タイルシード２００ｐ〜２００ｓでは、結晶領域２００ａと結晶領域２００ｂの間の結晶方位との関係が同じなので、この４枚の第２タイルシードを結晶領域２００ａ同士の方位が一致するように並べたとき、結晶領域２００ｂ同士の間でも方位が一致するからである。
第２集合シードを構成した後、その上に第２ＧａＮ結晶を成長させる。
その後は、第１実施形態と同様にして第２ＧａＮ結晶を加工し、円盤形のＧａＮ基板を得る。
２．４．第４実施形態
第４実施形態に係るＧａＮ基板の製造方法では、前記第１実施形態と同様にして、第１タイルシード準備ステップ［２．１．（１）］から第２タイルシード取得ステップ［２．１．（４）］までを行う。
その後、第４実施形態では、２枚の第２タイルシード２００ｐおよび２００ｑを図１７（ａ）または（ｂ）に示すように並べて、第２集合シードＡ２００を構成する。そして、その上に第２ＧａＮ結晶を成長させる。
第４実施形態に係るＧａＮ基板の製造方法では、前記第１実施形態と同様にして、第１タイルシード準備ステップ［２．１．（１）］から第２タイルシード取得ステップ［２．１．（４）］までを行う。
その後、第４実施形態では、２枚の第２タイルシード２００ｐおよび２００ｑを図１７（ａ）または（ｂ）に示すように並べて、第２集合シードＡ２００を構成する。そして、その上に第２ＧａＮ結晶を成長させる。
次に、その第２ＧａＮ結晶を、第２タイルシードのおもて面に平行にスライスして、図１８に平面図を示す第３タイルシードを得る。第２タイルシード２００を図１７（ａ）に示すように並べた場合には、図１８（ａ）に示す第３タイルシード３００が得られ、第２タイルシード２００を図１７（ｂ）に示すように並べた場合には、図１８（ｂ）に示す第３タイルシード３００が得られる。
第３タイルシード３００は、このような作製プロセスに由来して、４個の結晶領域３００ａ、３００ｂ、３００ｃ、３００ｄを有している（点線は結晶領域間の境界を表している）。
第３タイルシード３００は、このような作製プロセスに由来して、４個の結晶領域３００ａ、３００ｂ、３００ｃ、３００ｄを有している（点線は結晶領域間の境界を表している）。
次いで、２枚の第３タイルシード３００ｖおよび３００ｗを図１９（ａ）または（ｂ）に示すように並べて、第３集合シードＡ３００を構成する。ここで、図１９（ａ）は、図１８（ａ）に示す第３タイルシード３００を用いる場合を、図１９（ｂ）は、図１８（ｂ）に示す第３タイルシード３００を用いる場合を、それぞれ示している。
図１９（ａ）に示す態様において、２枚の第３タイルシード３００ｖおよび３００ｗは、同一の第２集合シード上に成長した第２ＧａＮ結晶から切り出された基板である。そのようにすると、図２０（ａ）に示すように、第３タイルシード３００の結晶領域３００ａ〜３００ｄの間で結晶方位が僅かに異なっていても、図２０（ｂ）に示すように、第３集合シードＡ３００を構成したときに、第３タイルシード３００ｖおよび３００ｗの間の結晶方位ズレを小さくすることができる。なぜなら、同じ第２ＧａＮ結晶から切り出された第３タイルシード３００ｖと３００ｗでは、結晶領域３００ａ〜３００ｄの間の結晶方位の関係が同じなので、この２枚の第３タイルシードを、いずれかひとつの対応する結晶領域同士の方位が一致するように並べたとき、他の対応する結晶領域同士の間でも方位が一致するからである。
第３集合シードを構成した後、その上に、第３ＧａＮ結晶を成長させる。
その後は、第１実施形態におけるＧａＮ基板取得ステップ［２．１．（７）］と同様にして第３ＧａＮ結晶を加工し、円盤形のＧａＮ基板を得る。
図１９（ａ）に示す態様において、２枚の第３タイルシード３００ｖおよび３００ｗは、同一の第２集合シード上に成長した第２ＧａＮ結晶から切り出された基板である。そのようにすると、図２０（ａ）に示すように、第３タイルシード３００の結晶領域３００ａ〜３００ｄの間で結晶方位が僅かに異なっていても、図２０（ｂ）に示すように、第３集合シードＡ３００を構成したときに、第３タイルシード３００ｖおよび３００ｗの間の結晶方位ズレを小さくすることができる。なぜなら、同じ第２ＧａＮ結晶から切り出された第３タイルシード３００ｖと３００ｗでは、結晶領域３００ａ〜３００ｄの間の結晶方位の関係が同じなので、この２枚の第３タイルシードを、いずれかひとつの対応する結晶領域同士の方位が一致するように並べたとき、他の対応する結晶領域同士の間でも方位が一致するからである。
第３集合シードを構成した後、その上に、第３ＧａＮ結晶を成長させる。
その後は、第１実施形態におけるＧａＮ基板取得ステップ［２．１．（７）］と同様にして第３ＧａＮ結晶を加工し、円盤形のＧａＮ基板を得る。
２．５．その他の実施形態
（１）第１変形実施形態
前述の第１実施形態においては、タイリング法を用いて成長させた第１ＧａＮ結晶１１０を加工して、第２タイルシード２００を得ている。
それに対し、第１変形実施形態では、第１ＧａＮ結晶から非タイルシードを作製する。そして、その非タイルシード上にＧａＮ結晶を成長させ、そのＧａＮ結晶を加工して第２タイルシードを得る。
図２１は、かかる変形実施形態を説明する工程断面図である。
（１）第１変形実施形態
前述の第１実施形態においては、タイリング法を用いて成長させた第１ＧａＮ結晶１１０を加工して、第２タイルシード２００を得ている。
それに対し、第１変形実施形態では、第１ＧａＮ結晶から非タイルシードを作製する。そして、その非タイルシード上にＧａＮ結晶を成長させ、そのＧａＮ結晶を加工して第２タイルシードを得る。
図２１は、かかる変形実施形態を説明する工程断面図である。
図２１（ａ）は、第１タイルシード１００を横に並べて第１集合シードＡ１００を構成するステップを表している。
図２１（ｂ）は、第１集合シードＡ１００上に第１ＧａＮ結晶１１０を成長させるステップを表している。
図２１（ｃ）は、第１ＧａＮ結晶１１０をスライスして、非タイルシード１２０を得るステップを表している。
図２１（ｄ）は、非タイルシード１２０上にＧａＮ結晶１３０を成長させるステップを表している。
図２１（ｅ）は、非タイルシード１２０上に成長したＧａＮ結晶１３０をスライスして、第２タイルシード２００を得るステップを表している。
図２１（ｂ）は、第１集合シードＡ１００上に第１ＧａＮ結晶１１０を成長させるステップを表している。
図２１（ｃ）は、第１ＧａＮ結晶１１０をスライスして、非タイルシード１２０を得るステップを表している。
図２１（ｄ）は、非タイルシード１２０上にＧａＮ結晶１３０を成長させるステップを表している。
図２１（ｅ）は、非タイルシード１２０上に成長したＧａＮ結晶１３０をスライスして、第２タイルシード２００を得るステップを表している。
第２タイルシードを取得した後は、第１実施形態と同様にして、第２集合シード構成ステップ［２．１．（５）］、第２ＧａＮ結晶成長ステップ［２．１．（６）］およびＧａＮ基板取得ステップ［２．１．（７）］を順次行う。
同様の変形（第２タイルシードの作製プロセスに関する変形）は、第１実施形態のみならず、第２〜４実施形態に対しても加えることができる。
同様の変形（第２タイルシードの作製プロセスに関する変形）は、第１実施形態のみならず、第２〜４実施形態に対しても加えることができる。
（２）第２変形実施形態
前述の第１実施形態では、タイリング法を用いて成長させた第２ＧａＮ結晶を加工して、円盤形のＧａＮ基板を得ている。
それに対し、第２変形実施形態では、第２ＧａＮ結晶から非タイルシードを作製する。そして、その非タイルシード上にＧａＮ結晶を成長させ、そのＧａＮ結晶を加工して円盤形のＧａＮ基板を得る。
同様の変形（最後に成長させるＧａＮ結晶の作製プロセスに係る変形）は、第１実施形態のみならず、第２〜第４実施形態に対しても加えることができる。
更に、前述の第１変形実施形態に係る変形と、この第２変形実施形態に係る変形は、前述の第１〜第４実施形態のいずれに対しても同時に加えることができる。
前述の第１実施形態では、タイリング法を用いて成長させた第２ＧａＮ結晶を加工して、円盤形のＧａＮ基板を得ている。
それに対し、第２変形実施形態では、第２ＧａＮ結晶から非タイルシードを作製する。そして、その非タイルシード上にＧａＮ結晶を成長させ、そのＧａＮ結晶を加工して円盤形のＧａＮ基板を得る。
同様の変形（最後に成長させるＧａＮ結晶の作製プロセスに係る変形）は、第１実施形態のみならず、第２〜第４実施形態に対しても加えることができる。
更に、前述の第１変形実施形態に係る変形と、この第２変形実施形態に係る変形は、前述の第１〜第４実施形態のいずれに対しても同時に加えることができる。
（３）第３変形実施形態
前述の各実施形態において、集合シードを構成する際に、タイルシード同士を接合させてもよい。例えば、タイルシードの側面を精密研磨により平坦化した後、真空中で該側面に、イオンビームや原子ビームに代表される不活性元素の高速粒子ビームを照射して活性化させる。かかる活性化によって、ダングリングボンドと呼ばれる表面原子の結合手がタイルシードの側面に現われる。ダングリングボンドが現われた側面同士を接触させると、化学結合が形成されて、タイルシード間が接合される。
前述の各実施形態において、集合シードを構成する際に、タイルシード同士を接合させてもよい。例えば、タイルシードの側面を精密研磨により平坦化した後、真空中で該側面に、イオンビームや原子ビームに代表される不活性元素の高速粒子ビームを照射して活性化させる。かかる活性化によって、ダングリングボンドと呼ばれる表面原子の結合手がタイルシードの側面に現われる。ダングリングボンドが現われた側面同士を接触させると、化学結合が形成されて、タイルシード間が接合される。
３．ＧａＮ基板の用途
実施形態に係る製造方法を用いて製造されるＧａＮ基板は、各種の半導体デバイスの製造に使用することができる。すなわち、該ＧａＮ基板のおもて面上に一種以上の窒化物半導体を気相エピタキシャル成長させて、デバイス構造を形成することができる。エピタキシャル成長法として、薄膜の形成に適したＭＯＣＶＤ法、ＭＢＥ法、パルス蒸着法などを好ましく用いることができる。
半導体デバイスの具体例としては、発光ダイオード、レーザダイオードなどの発光デバイス、整流器、バイポーラトランジスタ、電界効果トランジスタ、ＨＥＭＴ（High Electron Mobility Transistor）などの電子デバイス、温度センサ、圧力センサ、放射線センサ、可視−紫外光検出器などの半導体センサ、ＳＡＷ（Surface Acoustic Wave）デバイス、振動子、共振子、発振器、ＭＥＭＳ（Micro Electro Mechanical System）部品、電圧アクチュエータ、太陽電池などがある。
本発明のＧａＮ基板は、人工光合成セル用の電極にも使用し得ると考えられる。
実施形態に係る製造方法を用いて製造されるＧａＮ基板は、各種の半導体デバイスの製造に使用することができる。すなわち、該ＧａＮ基板のおもて面上に一種以上の窒化物半導体を気相エピタキシャル成長させて、デバイス構造を形成することができる。エピタキシャル成長法として、薄膜の形成に適したＭＯＣＶＤ法、ＭＢＥ法、パルス蒸着法などを好ましく用いることができる。
半導体デバイスの具体例としては、発光ダイオード、レーザダイオードなどの発光デバイス、整流器、バイポーラトランジスタ、電界効果トランジスタ、ＨＥＭＴ（High Electron Mobility Transistor）などの電子デバイス、温度センサ、圧力センサ、放射線センサ、可視−紫外光検出器などの半導体センサ、ＳＡＷ（Surface Acoustic Wave）デバイス、振動子、共振子、発振器、ＭＥＭＳ（Micro Electro Mechanical System）部品、電圧アクチュエータ、太陽電池などがある。
本発明のＧａＮ基板は、人工光合成セル用の電極にも使用し得ると考えられる。
以上、本発明を実施形態に即して具体的に説明したが、本発明は本明細書に明示的に記載された実施形態に限定されるものではなく、その趣旨を逸脱しない範囲において種々変形することができる。
１０ ＧａＮ基板
１００ 第１タイルシード
２００ 第２タイルシード
３００ 第３タイルシード
Ａ１００ 第１集合シード
Ａ２００ 第２集合シード
Ａ３００ 第３集合シード
１００ 第１タイルシード
２００ 第２タイルシード
３００ 第３タイルシード
Ａ１００ 第１集合シード
Ａ２００ 第２集合シード
Ａ３００ 第３集合シード
Claims (9)
- （Ａ）（ア）各々がＧａＮ基板である複数の第１タイルシードを、それらのおもて面に平行な方向に並べて、第１集合シードを構成するステップと、（イ）該第１集合シード上に第１ＧａＮ結晶を成長させるステップと、（ウ）該第１ＧａＮ結晶をスライスして得られる非タイルシード上にＧａＮ結晶を成長させるステップと、（エ）該（ウ）で成長させたＧａＮ結晶をスライスするステップと、を含む方法によって、おもて面に平行な方向に配置された複数の結晶領域を含むＧａＮ基板である第２タイルシードを作製する、第２タイルシード準備ステップと、
（Ｂ）各々がＧａＮ基板であって前記第２タイルシードを含む複数のタイルシードを、それらのおもて面に平行な方向に並べて第２集合シードを構成する、第２集合シード構成ステップと、
（Ｃ）前記第２集合シード上に第２ＧａＮ結晶を成長させる、第２ＧａＮ結晶成長ステップと、
を含むＧａＮ基板の製造方法。 - 前記（Ｃ）第２ＧａＮ結晶成長ステップの後に、更に、（Ｄ）前記第２ＧａＮ結晶を加工して円盤形ＧａＮ基板を得る、ＧａＮ基板取得ステップを含む、請求項１に記載の製造方法。
- 前記（Ｃ）第２ＧａＮ結晶成長ステップの後に、更に、（Ｅ）前記第２ＧａＮ結晶の少なくとも一部を含むシード上にＧａＮ結晶を成長させるＧａＮ結晶成長ステップを含む、請求項１に記載の製造方法。
- 前記（Ｅ）ＧａＮ結晶成長ステップの後に、更に、該（Ｅ）ＧａＮ結晶成長ステップで成長させたＧａＮ結晶を加工して円盤形ＧａＮ基板を得る、ＧａＮ基板取得ステップを含む、請求項３に記載の製造方法。
- 前記（Ｂ）第２集合シード構成ステップでは、複数のタイルシードを、それらのおもて面に平行な２つの方向に並べて前記第２集合シードを構成する、請求項１〜４のいずれか一項に記載の製造方法。
- （０００１）と平行でないおもて面を有するＧａＮ基板の製造方法であって、前記２つの方向の一方が、前記第２集合シードを構成するタイルシードのおもて面における［０００１］の正射影の方向である、請求項５に記載の製造方法。
- （０００１）と平行でないおもて面を有するＧａＮ基板の製造方法であって、前記（Ｂ）第２集合シード構成ステップでは、複数のタイルシードを、それらのおもて面における［０００１］の正射影とは異なる方向に一列に並べて前記第２集合シードを構成する、請求項１〜４のいずれか一項に記載の製造方法。
- （０００１）と平行でないおもて面を有するＧａＮ基板の製造方法であって、前記（Ｂ）第２集合シード構成ステップでは、複数のタイルシードを、それらのおもて面における［０００１］の正射影の方向に一列に並べて前記第２集合シードを構成する、請求項１〜４のいずれか一項に記載の製造方法。
- （０００１）からの傾斜が６０°以上１２０°以下である結晶面に平行なおもて面を有するＧａＮ基板を製造する方法である、請求項１〜８のいずれか一項に記載の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018076681A JP6512334B2 (ja) | 2018-04-12 | 2018-04-12 | ＧａＮ基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018076681A JP6512334B2 (ja) | 2018-04-12 | 2018-04-12 | ＧａＮ基板の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014220656A Division JP6405889B2 (ja) | 2014-10-29 | 2014-10-29 | ＧａＮ基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018108934A JP2018108934A (ja) | 2018-07-12 |
| JP6512334B2 true JP6512334B2 (ja) | 2019-05-15 |
Family
ID=62844359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018076681A Active JP6512334B2 (ja) | 2018-04-12 | 2018-04-12 | ＧａＮ基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6512334B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5509680B2 (ja) * | 2009-06-01 | 2014-06-04 | 三菱化学株式会社 | Ｉｉｉ族窒化物結晶及びその製造方法 |
| JP5447289B2 (ja) * | 2009-08-19 | 2014-03-19 | 三菱化学株式会社 | 窒化物半導体結晶およびその製造方法 |
| JP5445105B2 (ja) * | 2009-12-18 | 2014-03-19 | 三菱化学株式会社 | Ｉｉｉ族窒化物結晶の製造方法及びｉｉｉ族窒化物結晶 |
-
2018
- 2018-04-12 JP JP2018076681A patent/JP6512334B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2018108934A (ja) | 2018-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6405889B2 (ja) | ＧａＮ基板の製造方法 | |
| JP6597481B2 (ja) | ＧａＮ基板 | |
| JP6477501B2 (ja) | ＧａＮ基板、ＧａＮ基板の製造方法、ＧａＮ結晶の製造方法および半導体デバイスの製造方法 | |
| JP5638198B2 (ja) | ミスカット基板上のレーザダイオード配向 | |
| US8729671B2 (en) | Method for increasing the area of non-polar and semi-polar nitride substrates | |
| JP6292080B2 (ja) | 非極性または半極性ＧａＮ基板 | |
| US20170247813A1 (en) | Method for manufacturing group iii nitride substrate | |
| JP6704387B2 (ja) | 窒化物半導体成長用基板及びその製造方法、並びに半導体デバイス及びその製造方法 | |
| KR20180088878A (ko) | 결정질 기판 상에 반극성 질화물 층을 획득하기 위한 방법 | |
| KR102464462B1 (ko) | Ⅲ족 질화물 반도체 기판 | |
| US20210180211A1 (en) | Group iii nitride semiconductor substrate and method for manufacturing group iii nitride semiconductor substrate | |
| JP2009029662A (ja) | 窒化物半導体基板の製造方法 | |
| JP6512334B2 (ja) | ＧａＮ基板の製造方法 | |
| CN107002275B (zh) | Iii族氮化物衬底和其制造方法 | |
| WO2013054917A1 (ja) | 半導体素子及びその製造方法 | |
| US11236439B2 (en) | Non-polar or semi-polar GaN wafer | |
| CN114929947A (zh) | 高质量第iii族金属氮化物晶种及其制备方法 | |
| JP6327136B2 (ja) | 継ぎ合せＧａＮ結晶の製造方法およびＧａＮ結晶の製造方法 | |
| JP6724525B2 (ja) | ＧａＮウエハの製造方法 | |
| KR101568133B1 (ko) | 조각 GaN을 이용한 대면적 질화물 기판 및 그 제조 방법 | |
| CN112670158A (zh) | 在[111]取向硅衬底上外延附生硒化镓(GaSe)的方法 | |
| JP2019085290A (ja) | Ｉｉｉ族窒化物半導体基板 | |
| JP2019077601A (ja) | Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181218 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190206 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190312 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190325 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6512334 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |