JP6511741B2 - Impedance conversion element and method of manufacturing the same - Google Patents
Impedance conversion element and method of manufacturing the same Download PDFInfo
- Publication number
- JP6511741B2 JP6511741B2 JP2014141520A JP2014141520A JP6511741B2 JP 6511741 B2 JP6511741 B2 JP 6511741B2 JP 2014141520 A JP2014141520 A JP 2014141520A JP 2014141520 A JP2014141520 A JP 2014141520A JP 6511741 B2 JP6511741 B2 JP 6511741B2
- Authority
- JP
- Japan
- Prior art keywords
- coil element
- conductor
- pattern
- layer
- conductor pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Description
本発明はアンテナ装置等に適用するインピーダンス変換素子およびその製造方法に関するものである。 The present invention relates to an impedance conversion element applied to an antenna device or the like and a method of manufacturing the same.
近年、携帯電話をはじめとする通信端末装置は多種多様な通信システムへの対応が求められる。このような通信端末装置におけるアンテナ装置は、例えば800MHz〜2.4GHzの広い周波数帯域をカバーする必要がある。 In recent years, communication terminal devices such as mobile phones are required to be compatible with a wide variety of communication systems. The antenna device in such a communication terminal device needs to cover a wide frequency band of, for example, 800 MHz to 2.4 GHz.
広い周波数帯域に対応するアンテナ装置として例えば特許文献1が開示されている。図10(A)(B)は特許文献1に示されているアンテナ装置の回路図の一例である。図10(A)は簡易的に表した回路図、図10(B)は図10(A)におけるインピーダンス変換回路25を多層基板で構成した場合の、積層構造を考慮して表した回路図である。このアンテナ装置のインピーダンス変換回路25は、図10(B)に表すように、導体パターンL1A,L1B,L1C,L1Dからなる1次コイルおよび導体パターンL2A,L2Bからなる2次コイルを備えている。図11は図10(B)に示すインピーダンス変換回路25を多層基板に構成した場合の各層の導体パターンの例を示す図である。導体パターンL1A,L1B,L1C,L1D,L2A,L2Bは複数の誘電体層に形成されていて、これらの導体パターンの所定位置は多数のビア導体で層間接続されている。
For example,
一般に、高周波トランスにおいては、挿入損失、自己共振周波数および結合係数に関する特性が重要である。図11に示したような多層基板で構成されたトランス構造のインピーダンス変換回路においては、挿入損失、自己共振周波数および結合係数は互いにトレードオフの関係にある。例えば、挿入損失を改善することを目的に、導体損を低減しようとして導体パターンのライン幅を太くすると、層間容量は増大する。その結果、自己共振周波数が低下する。また、導体パターンのライン幅を太くするとコイル内径が小さくなるので、結合係数が低下する。また、自己共振周波数を高めることを目的に、1次コイルと2次コイルとの間の容量を小さくしようとして、導体パターンの層間距離を大きくすると、1次コイルと2次コイルとの結合係数が低下する。また、結合係数を高めることを目的に、導体パターンのライン幅を細くしてコイル開口を大きくしようとすると、挿入損失が増大する。さらに、導体パターンのライン幅によってインダクタンス値とキャパシタンス値とを調整しようとすると、このインダクタンス値とキャパシタンス値とはトレードオフの関係となる。自己共振周波数は1/(2π√(LC))で定まるため、インダクタンス値とキャパシタンス値とが個別に低減できなければ自己共振周波数は高められない。 In general, in high frequency transformers, characteristics regarding insertion loss, self-resonance frequency and coupling coefficient are important. In an impedance conversion circuit of a transformer structure configured by a multilayer substrate as shown in FIG. 11, the insertion loss, the self-resonance frequency and the coupling coefficient are in a trade-off relationship with each other. For example, if the line width of the conductor pattern is increased in order to reduce the conductor loss for the purpose of improving the insertion loss, the interlayer capacitance is increased. As a result, the self resonance frequency is lowered. Further, if the line width of the conductor pattern is increased, the coil inner diameter is decreased, and the coupling coefficient is reduced. In addition, in order to increase the self-resonance frequency, if the distance between the conductor patterns is increased to reduce the capacitance between the primary coil and the secondary coil, the coupling coefficient between the primary coil and the secondary coil becomes descend. In addition, in order to increase the coil opening by narrowing the line width of the conductor pattern in order to increase the coupling coefficient, the insertion loss increases. Furthermore, when trying to adjust the inductance value and the capacitance value by the line width of the conductor pattern, the inductance value and the capacitance value have a trade-off relationship. Since the self-resonant frequency is determined by 1 / (2π ((LC)), the self-resonant frequency can not be increased unless the inductance value and the capacitance value can be reduced separately.
本発明の目的は、挿入損失、自己共振周波数および結合係数のトレードオフの関係を解消して、これらの特性を所定値に定めるようにしたインピーダンス変換素子およびその製造方法を提供することにある。 An object of the present invention is to solve the trade-off relationship between insertion loss, self-resonance frequency and coupling coefficient, and to provide an impedance conversion element in which these characteristics are set to predetermined values, and a method of manufacturing the same.
(1)本発明のインピーダンス変換素子は、
複数の基材層を積層してなる積層素体に、直列接続され且つトランス結合する第1コイル素子および第2コイル素子を備え、
第1コイル素子は前記積層素体のそれぞれ異なる層に設けられた複数の導体パターンで構成されていて、
第2コイル素子は前記積層素体のそれぞれ異なる層に設けられた複数の導体パターンで構成されていて、
前記第1コイル素子を構成する導体パターンおよび前記第2コイル素子を構成する導体パターンは積層方向からの平面視で概形状が同じであり、
前記第1コイル素子の導体パターンと前記第2コイル素子の導体パターンとの間に空隙層が形成されたことを特徴とする。
(1) The impedance conversion element of the present invention is
A first coil element and a second coil element connected in series and transformer-coupled to a laminated element body formed by laminating a plurality of base material layers,
The first coil element is composed of a plurality of conductor patterns provided on different layers of the multilayer body,
The second coil element is composed of a plurality of conductor patterns provided on different layers of the multilayer body,
It said first guide that make up the coil element body pattern and the conductive material pattern that make up the second coil element is the same is approximate shape in plan view from the stacking direction,
An air gap layer is formed between the conductor pattern of the first coil element and the conductor pattern of the second coil element.
上記構成により、第1コイル素子を構成する導体パターンと第2コイル素子を構成する導体パターンとの層間容量を抑制できる。すなわち、各層の導体パターンや層間距離(導体パターンの厚み方向間隔)を変更することなく、容量成分を低減できる。このことにより、挿入損失を増大させることなく、また結合係数を低下することなく、自己共振周波数を高めることができる。 According to the above configuration, it is possible to suppress the interlayer capacitance between the conductor pattern forming the first coil element and the conductor pattern forming the second coil element. That is, the capacitance component can be reduced without changing the conductor pattern of each layer or the interlayer distance (the distance between the conductor patterns in the thickness direction). This can increase the self-resonant frequency without increasing the insertion loss and without reducing the coupling coefficient.
(2)前記空隙層は、第1コイル素子の導体パターンの、第2コイル素子の導体パターンに対向する面に形成された第1の空隙層、および第2コイル素子の導体パターンの、第1コイル素子の導体パターンに対向する面に形成された第2の空隙層を含み、前記1つまたは複数の基材層は、第1の空隙層と第2の空隙層との間に配置されていることが好ましい。
(3)前記空隙層は、第1コイル素子の導体パターンの、第2コイル素子の導体パターンに対向する面、または第2コイル素子の導体パターンの、第1コイル素子の導体パターンに対向する面に形成されていて、第1コイル素子を構成する導体パターンと第1コイル素子を構成する導体パターンとの間には形成されていないことが好ましい。この構成により、少ない層数の空隙層で、第1コイル素子と第2コイル素子との層間容量を抑制できる。
(2) The air gap layer is a first air gap layer formed on the surface of the conductor pattern of the first coil element facing the conductor pattern of the second coil element, and the first of the conductor pattern of the second coil element A second air gap layer formed on the surface facing the conductor pattern of the coil element, wherein the one or more base material layers are disposed between the first air gap layer and the second air gap layer Is preferred.
( 3 ) The air gap layer is a surface of the conductor pattern of the first coil element facing the conductor pattern of the second coil element, or a surface of the conductor pattern of the second coil element facing the conductor pattern of the first coil element have been made form, it is preferred that not formed between the conductor patterns forming the conductor pattern constituting the first coil element of the first coil element. With this configuration, the inter-layer capacitance between the first coil element and the second coil element can be suppressed with a small number of air gap layers.
(4)前記空隙層のライン幅は、導体パターンのライン幅より太くすれば、第1コイル素子と第2コイル素子との間の実効的な誘電率が効果的に小さくなり、第1コイル素子と第2コイル素子との層間容量をより抑制できる。 ( 4 ) If the line width of the air gap layer is made larger than the line width of the conductor pattern, the effective dielectric constant between the first coil element and the second coil element is effectively reduced, and the first coil element The inter-layer capacitance between the second coil element and the second coil element can be further suppressed.
(5)前記空隙層のライン幅は、導体パターンのライン幅より細くすれば、導体パターンの変形により、導体パターンの表面積が大きくなり(断面輪郭線が長くなり)、挿入損失が低減できる。 ( 5 ) If the line width of the air gap layer is made smaller than the line width of the conductor pattern, the surface area of the conductor pattern becomes larger (the sectional contour becomes longer) due to the deformation of the conductor pattern, and the insertion loss can be reduced.
(6)本発明のインピーダンス変換素子の製造方法は、
複数の基材層を積層してなる積層素体に、直列接続され且つトランス結合する第1コイル素子および第2コイル素子を備えたインピーダンス変換素子の製造方法であって、
前記複数の基材層のうち第1の基材層の第1面に第1コイル素子の導体ペーストパターンを塗布形成し、この導体ペーストパターンの表面に空隙層形成用ペーストパターンを塗布形成する工程と、
前記複数の基材層のうち第2の基材層の第1面に空隙層形成用ペーストパターンを塗布形成し、この空隙層形成用ペーストパターンの表面に第2コイル素子の導体ペーストパターンを塗布する工程と、
第1の基材層の第1面を第2の基材層の第2面に重ねて積層して積層体を形成する工程と、
前記積層体を焼成することで、前記複数の基材層を焼成するとともに、前記空隙層形成用ペーストパターンを消失させて空隙層にする工程と、を備えたことを特徴とする。
( 6 ) The manufacturing method of the impedance conversion element of the present invention is
What is claimed is: 1. A method of manufacturing an impedance conversion element comprising a first coil element and a second coil element connected in series and transformer coupled to a laminated element formed by laminating a plurality of base material layers,
Forming a conductive paste pattern of the first coil element by coating on the first surface of the first base layer among the plurality of base layers, and applying a paste pattern for forming a void layer on the surface of the conductive paste pattern When,
A paste pattern for void layer formation is applied and formed on the first surface of the second base material layer among the plurality of base material layers, and a conductor paste pattern of a second coil element is applied on the surface of the void pattern for paste layer formation. The process to
Forming a laminate by overlapping and laminating the first surface of the first base layer on the second surface of the second base layer;
Baking the plurality of base layers by firing the laminate, and eliminating the void layer forming paste pattern to form a void layer.
上記製造方法によれば、少ない基材層で大きな空隙層を形成できる。 According to the said manufacturing method, a big space | gap layer can be formed with few base material layers.
(7)本発明のインピーダンス変換素子の製造方法は、
複数の基材層を積層してなる積層素体に、直列接続され且つトランス結合する第1コイル素子および第2コイル素子を備えたインピーダンス変換素子の製造方法であって、
前記複数の基材層のうち第1の基材層の第1面に第1コイル素子の導体ペーストパターンを塗布形成し、この導体ペーストパターンの表面に空隙層形成用ペーストパターンを塗布形成する工程と、
前記複数の基材層のうち第2の基材層の第1面に第2コイル素子の導体ペーストパターンを塗布形成し、この導体パターンの表面に空隙層形成用ペーストパターンを塗布形成する工程と、
第1の基材層と第2の基材層との間に、前記第1コイル素子の導体ペーストパターンおよび前記第2コイル素子の導体ペーストパターンが形成されていない第3の基材層を挟み、且つ第1の基材層の第1面を第2の基材層の第1面に対向させて、第1の基材層、第2の基材層、および第3の基材層を積層して積層体を形成する工程と、
前記積層体を焼成することで、前記複数の基材層を焼成するとともに、前記空隙層形成用ペーストパターンを消失させて空隙層にする工程と、を備えたことを特徴とする。
( 7 ) The manufacturing method of the impedance conversion element of the present invention is
What is claimed is: 1. A method of manufacturing an impedance conversion element comprising a first coil element and a second coil element connected in series and transformer coupled to a laminated element formed by laminating a plurality of base material layers,
Forming a conductive paste pattern of the first coil element by coating on the first surface of the first base layer among the plurality of base layers, and applying a paste pattern for forming a void layer on the surface of the conductive paste pattern When,
Applying a conductive paste pattern of a second coil element on the first surface of the second base layer among the plurality of base layers, and applying a paste pattern for forming a void layer on the surface of the conductive pattern; ,
A conductor paste pattern of the first coil element and a third base layer on which the conductor paste pattern of the second coil element is not formed are interposed between the first base layer and the second base layer. And the first base layer, the second base layer, and the third base layer, with the first side of the first base layer facing the first side of the second base layer. Laminating to form a laminate;
Baking the plurality of base layers by firing the laminate, and eliminating the void layer forming paste pattern to form a void layer.
上記製造方法によれば、導体ペーストパターンの塗布形成と空隙形成用ペーストの塗布形成の順を一定にできるので、パターン形成工程を単純化できる。 According to the above manufacturing method, the order of coating formation of the conductor paste pattern and coating formation of the void forming paste can be made constant, so that the pattern forming process can be simplified.
本発明によれば、各層の導体パターンや層間距離(導体パターンの厚み方向間隔)を変更することなく、容量成分を低減できる。これに伴い、自己共振周波数を高めることができる。また、導体パターンのライン幅を太くして挿入損失を低減できる。さらには、導体パターンの層間距離を狭めて結合係数を高めることができる。 According to the present invention, the capacitance component can be reduced without changing the conductor pattern of each layer or the interlayer distance (the distance between the conductor patterns in the thickness direction). Along with this, the self resonant frequency can be increased. Further, the insertion loss can be reduced by thickening the line width of the conductor pattern. Furthermore, the coupling distance can be increased by reducing the distance between the conductor patterns.
《第1の実施形態》
図1は第1の実施形態に係るインピーダンス変換素子21の各種導体パターンの斜視図である。これらの導体パターンが形成されている誘電体の基材層は除いて描いている。このインピーダンス変換素子21の回路図は図10(A)(B)に示したインピーダンス変換素子25と同じである。
First Embodiment
FIG. 1 is a perspective view of various conductor patterns of the
図1に表れているように、導体パターンL1A,L1Bによる第1ループ状導体LP1、導体パターンL1C,L1Dによる第2ループ状導体LP2、導体パターンL2Aによる第3ループ状導体LP3、導体パターンL2Bによる第4ループ状導体LP4、がそれぞれ形成されている。各層の導体パターンはビア導体により層間接続されている。 As shown in FIG. 1, the first loop conductor LP1 by the conductor patterns L1A and L1B, the second loop conductor LP2 by the conductor patterns L1C and L1D, the third loop conductor LP3 by the conductor pattern L2A, and the conductor pattern L2B Fourth loop conductors LP4 are respectively formed. The conductor patterns of each layer are interlayer connected by via conductors.
最下層の基材層の下面には、第1ポート(給電ポート)P1に相当する端子、第2ポート(アンテナポート)P2に相当する端子、グランド端子P3およびその他の実装用端子(空き端子NC)が形成されている。これらの端子は最下層の基材層の下面に形成されている。 On the lower surface of the lowermost base material layer, a terminal corresponding to the first port (feed port) P1, a terminal corresponding to the second port (antenna port) P2, a ground terminal P3 and other mounting terminals (vacant terminals NC ) Is formed. These terminals are formed on the lower surface of the lowermost base layer.
第1コイル素子(図10(A)に示したL1)は第1ループ状導体LP1および第2ループ状導体LP2で構成されている。第2コイル素子(図10(A)に示したL2)は第3ループ状導体LP3および第4ループ状導体LP4で構成されている。 The first coil element (L1 shown in FIG. 10A) is composed of a first loop conductor LP1 and a second loop conductor LP2. The second coil element (L2 shown in FIG. 10A) is composed of the third loop conductor LP3 and the fourth loop conductor LP4.
第1ループ状導体LP1および第2ループ状導体LP2は第3ループ状導体LP3と第4ループ状導体LP4との間に層方向に挟み込まれている。 The first loop conductor LP1 and the second loop conductor LP2 are sandwiched in the layer direction between the third loop conductor LP3 and the fourth loop conductor LP4.
第1ループ状導体LP1の一部である導体パターンL1Bおよび第2ループ状導体LP2の一部である導体パターンL1Cは並列接続されている。そして、第1ループ状導体LP1の残余部である導体パターンL1Aおよび第2ループ状導体LP2の残余部である導体パターンL1Dが前記並列回路に対してそれぞれ直列接続されている。 Conductor pattern L1B which is a part of 1st loop-like conductor LP1, and conductor pattern L1C which is a part of 2nd loop-like conductor LP2 are connected in parallel. The conductor pattern L1A which is the remaining portion of the first loop conductor LP1 and the conductor pattern L1D which is the remaining portion of the second loop conductor LP2 are connected in series to the parallel circuit.
導体パターンL2Aによる第3ループ状導体LP3および導体パターンL2Bによる第4ループ状導体LP4は直列接続されている。 The third loop conductor LP3 according to the conductor pattern L2A and the fourth loop conductor LP4 according to the conductor pattern L2B are connected in series.
図2はインピーダンス変換素子21の断面図である。図2においては、図の上部を端子形成面(回路基板に実装するための実装面)として表している。
FIG. 2 is a cross-sectional view of the
本実施形態のインピーダンス変換素子21は、図2に表れているように、複数の基材層を積層してなる積層素体10に構成されている。積層素体10内に複数の導体パターンL1A,L1B,L1C,L1D,L2A,L2Bおよび複数の空隙層AG1,AG2,AG3,AG4が形成されている。
As shown in FIG. 2, the
第1コイル素子を構成する導体パターンL1A,L1B,L1C,L1Dおよび第2コイル素子を構成する導体パターンL2A,L2Bは積層方向からの平面視で概形状が同じである。第1コイル素子の導体パターンL1A,L1Bと第2コイル素子の導体パターンL2Bとの間に空隙層AG3,AG4が形成されている。同様に、第1コイル素子の導体パターンL1C,L1Dと第2コイル素子の導体パターンL2Aとの間に空隙層AG1,AG2が形成されている。 Conductor patterns L1A, L1B, L1C, and L1D constituting the first coil element and conductor patterns L2A and L2B constituting the second coil element have the same general shape in plan view from the stacking direction. Air gap layers AG3 and AG4 are formed between the conductor patterns L1A and L1B of the first coil element and the conductor pattern L2B of the second coil element. Similarly, air gap layers AG1 and AG2 are formed between the conductor patterns L1C and L1D of the first coil element and the conductor pattern L2A of the second coil element.
第1コイル素子を構成する導体パターンL1A,L1B,L1C,L1Dが形成された複数の層は、第2コイル素子を構成する導体パターンL2A,L2Bが形成された層で挟まれている。空隙層AG2は第1コイル素子の導体パターンL1C,L1Dの、第2コイル素子の導体パターンL2Aに対向する面に形成されている。空隙層AG1は第2コイル素子の導体パターンL2Aの、第1コイル素子の導体パターンL1C,L1Dに対向する面に形成されている。空隙層AG3は第1コイル素子の導体パターンL1A,L1Bの、第2コイル素子の導体パターンL2Bに対向する面に形成されている。空隙層AG4は第2コイル素子の導体パターンL2Bの、第1コイル素子の導体パターンL1A,L1Bに対向する面に形成されている。また、第1コイル素子を構成する導体パターンL1A,L1Bと導体パターンL1C,L1Dとの間には空隙層は形成されていない。 The plurality of layers in which the conductor patterns L1A, L1B, L1C, and L1D constituting the first coil element are formed are sandwiched by the layers in which the conductor patterns L2A and L2B constituting the second coil element are formed. The air gap layer AG2 is formed on the surface of the conductor patterns L1C and L1D of the first coil element facing the conductor pattern L2A of the second coil element. The air gap layer AG1 is formed on the surface of the conductor pattern L2A of the second coil element opposite to the conductor patterns L1C and L1D of the first coil element. The air gap layer AG3 is formed on the surface of the conductor patterns L1A and L1B of the first coil element opposite to the conductor pattern L2B of the second coil element. The air gap layer AG4 is formed on the surface of the conductor pattern L2B of the second coil element, which faces the conductor patterns L1A and L1B of the first coil element. In addition, no gap layer is formed between the conductor patterns L1A, L1B and the conductor patterns L1C, L1D that constitute the first coil element.
図3はインピーダンス変換素子21の各基材層の平面図である。図3において丸形状のパターンは層間接続導体(ビア導体)である。図4はインピーダンス変換素子21の積層前の各基材層の断面図である。この図4は、図3において破線で示す位置での断面図である。
FIG. 3 is a plan view of each base layer of the
この例では、誘電体セラミックグリーンシートである基材層S1〜S6のうち所定の基材層に導体ペーストパターンおよび空隙層形成用ペーストパターンが印刷により塗布形成されている。図3において、空隙層形成用ペーストパターンと導体ペーストパターンとを2つの層に分離して表している。上記各基材層S1〜S6は例えばBAS(BaO、Al2 O3 およびSiO2 を含む混合セラミック)等のLTCC(Low Temperature Co-fired Ceramics)の焼成前のシートである。空隙層形成用ペーストはセラミック素体の焼成時に消失しうるペーストである。例えばアクリル樹脂ペーストやカーボンペーストである。導体ペーストは例えば銅ペーストである。 In this example, a conductor paste pattern and a void pattern for forming a void layer are applied and formed on a predetermined substrate layer of the substrate layers S1 to S6 which are dielectric ceramic green sheets by printing. In FIG. 3, the void layer forming paste pattern and the conductor paste pattern are shown separately in two layers. Each of the base layers S1 to S6 is a sheet before firing of LTCC (Low Temperature Co-fired Ceramics) such as BAS (a mixed ceramic containing BaO, Al 2 O 3 and SiO 2 ). The void layer forming paste is a paste that can disappear when the ceramic body is fired. For example, acrylic resin paste or carbon paste. The conductor paste is, for example, a copper paste.
基材層S3には空隙層形成用ペーストパターンP(AG1)が形成されていて、この空隙層形成用ペーストパターンP(AG1)の表面に導体ペーストパターンP(L2A)が形成されている。 A void layer forming paste pattern P (AG1) is formed on the base material layer S3, and a conductor paste pattern P (L2A) is formed on the surface of the void layer forming paste pattern P (AG1).
基材層S5には空隙層形成用ペーストパターンP(AG3)が形成されていて、この空隙層形成用ペーストパターンP(AG3)の表面に導体ペーストパターンP(L1A),P(L1B)が形成されている。 A void layer forming paste pattern P (AG3) is formed on the base material layer S5, and conductor paste patterns P (L1A) and P (L1B) are formed on the surface of the void layer forming paste pattern P (AG3). It is done.
また、基材層S4には導体ペーストパターンP(L1C),P(L1D)が形成されていて、この導体ペーストパターンP(L1C),P(L1D)の表面に空隙層形成用ペーストパターンP(AG2)が形成されている。基材層S6には導体ペーストパターンP(L2B)が形成されていて、この導体ペーストパターンP(L2B)の表面に空隙層形成用ペーストパターンP(AG4)が形成されている。 Further, conductor paste patterns P (L1C) and P (L1D) are formed in the base material layer S4, and a paste pattern P for forming an air gap layer is formed on the surface of the conductor paste patterns P (L1C) and P (L1D). AG2) is formed. A conductor paste pattern P (L2B) is formed on the base material layer S6, and a void layer forming paste pattern P (AG4) is formed on the surface of the conductor paste pattern P (L2B).
基材層S1には端子形成用の導体ペーストパターンP(P1),P(P2),P(P3),P(NC)が形成されている。基材層S2には導体ペーストパターンP(L2A−1)が形成されている。 Conductor paste patterns P (P1), P (P2), P (P3) and P (NC) for forming terminals are formed in the base material layer S1. Conductor paste pattern P (L2A-1) is formed in base material layer S2.
上述のとおり、各基材層へ所定のペーストパターン(空隙層形成用ペーストパターンおよび/または導体ペーストパターン)を印刷し、それら基材層を積層し加圧した後、個片に分割する。この基材層の加圧によって導体ペーストパターンは空隙層形成用ペーストパターンで押し広げられ所定のライン幅になる。その後、これら個片を800〜1000℃の温度で還元性雰囲気中において焼成する。この焼成時に空隙層形成用ペーストは主にCO2 に変化することで消失する。すなわち空隙層形成用ペーストパターンは空隙層パターンとして残る。 As described above, a predetermined paste pattern (a void pattern for forming a void pattern and / or a conductor paste pattern) is printed on each base material layer, and the base material layers are laminated and pressed, and then divided into pieces. By pressing the base layer, the conductor paste pattern is spread by the void layer forming paste pattern to have a predetermined line width. The pieces are then fired at a temperature of 800-1000 ° C. in a reducing atmosphere. At the time of this firing, the void layer forming paste mainly disappears by being changed to CO 2 . That is, the void layer forming paste pattern remains as a void layer pattern.
本実施形態では、図3、図4に示したように空隙層形成用ペーストのライン幅は、導体パターンのライン幅より太い。そのため、図2に表れているように、空隙層は導体パターンのライン幅より広がった空間を形成する。従って、第1コイル素子の導体パターン(L1A,L1B,L1C,L1D)と第2コイル素子の導体パターン(L2A,L2B)との間の実効的な誘電率が効果的に小さくなり、第1コイル素子と第2コイル素子との層間容量をより抑制できる。 In the present embodiment, as shown in FIG. 3 and FIG. 4, the line width of the void layer forming paste is thicker than the line width of the conductor pattern. Therefore, as shown in FIG. 2, the air gap layer forms a space wider than the line width of the conductor pattern. Therefore, the effective dielectric constant between the conductor pattern (L1A, L1B, L1C, L1D) of the first coil element and the conductor pattern (L2A, L2B) of the second coil element is effectively reduced, and the first coil Interlayer capacitance between the element and the second coil element can be further suppressed.
ここで、本実施形態のトランス構造のインピーダンス変換素子とコモンモードチョークコイルとの相違点について示す。図8(A)は本実施形態に係るインピーダンス変換素子に生じる主な寄生容量を示す図である。図8(B)はコモンモードチョークコイルに生じる主な寄生容量Cを示す図である。 Here, differences between the impedance conversion element of the transformer structure of this embodiment and the common mode choke coil will be described. FIG. 8A is a diagram showing main parasitic capacitances generated in the impedance conversion element according to the present embodiment. FIG. 8B is a diagram showing the main parasitic capacitance C generated in the common mode choke coil.
コモンモードチョークコイルにおいては、ノーマルモード信号は2つのコイルLA,LBを差動伝送する。そのため、2つのコイルLA,LB間に掛かる電位差は2倍(C∝+V−(−V)=2V)になる。そのため、この大きな電位差によるコイル間の容量結合は大きい。 In the common mode choke coil, the normal mode signal is differentially transmitted through the two coils LA and LB. Therefore, the potential difference applied between the two coils LA and LB is doubled (C∝ + V − (− V) = 2 V). Therefore, the capacitive coupling between the coils due to this large potential difference is large.
これに対し、本実施形態のインピーダンス変換素子はオートトランス構造であるため、第1コイル素子L1(L1A,L1B,L1C,L1D)と第2コイル素子L2(L2A,L2B)は接続されており、且つインダクタンスが数nHと小さいため、コイル素子間の電位差は小さい。そのため、寄生容量C2は小さい(C2∝+V−(−0)≒V)。また、第2コイル素子L2は分割されて、導体パターンL2A,L2Bの直列構造であるので、入出力ポートP2とグランド間に生じる寄生容量C1も小さい(C1∝+V−(−0)≒V)。そのため、コモンモードチョークコイルに比べて、コイル間に生じる寄生容量C1,C2は小さい。 On the other hand, since the impedance conversion element of this embodiment has an autotransformer structure, the first coil element L1 (L1A, L1B, L1C, L1D) and the second coil element L2 (L2A, L2B) are connected, And, since the inductance is as small as several nH, the potential difference between the coil elements is small. Therefore, the parasitic capacitance C2 is small (C2∝ + V − (− 0) ≒ V). Further, since the second coil element L2 is divided and has a series structure of the conductor patterns L2A and L2B, the parasitic capacitance C1 generated between the input / output port P2 and the ground is also small (C1∝ + V − (− 0) ≒ V) . Therefore, the parasitic capacitances C1 and C2 generated between the coils are smaller compared to the common mode choke coil.
図9(A)、図9(B)は本実施形態に係るインピーダンス変換素子において、第1コイル素子と第2コイル素子との間に生じる寄生容量を示す図である。図9(A)では本実施形態に係るインピーダンス変換素子の回路図に空隙層を付加して表している。 FIG. 9A and FIG. 9B are diagrams showing parasitic capacitance generated between the first coil element and the second coil element in the impedance conversion element according to the present embodiment. In FIG. 9A, an air gap layer is added to the circuit diagram of the impedance conversion element according to the present embodiment.
上述のとおり、第2コイル素子L2は導体パターンL2A、L2Bに分割された直列構造であるため、寄生容量C1は低減されるが、第1コイル素子と第2コイル素子との対向面積が増えて、寄生容量C2a,C2bの合計値は大きい。(容量は電位差に比例するため、第1コイル素子同士の間に生じる寄生容量に比べて、第1コイル素子L1と第2コイル素子L2との間に生じる寄生容量C2a,C2bの方が大きい。)
しかし、図9(A)に示すように、第1コイル素子L1の導体パターンと第2コイル素子の導体パターンL2A,L2Bとの間に空隙層が存在するため、上記寄生容量C2a,C2bは抑制される。
As described above, since the second coil element L2 has a series structure divided into the conductor patterns L2A and L2B, the parasitic capacitance C1 is reduced, but the facing area between the first coil element and the second coil element is increased. The total value of the parasitic capacitances C2a and C2b is large. (Capacitance is proportional to the potential difference, so parasitic capacitances C2a and C2b generated between the first coil element L1 and the second coil element L2 are larger than parasitic capacitances generated between the first coil elements. )
However, as shown in FIG. 9A, since the air gap layer exists between the conductor pattern of the first coil element L1 and the conductor patterns L2A and L2B of the second coil element, the parasitic capacitances C2a and C2b are suppressed. Be done.
このようにして、容量成分を低減して自己共振周波数を高めることができる。 Thus, the self resonance frequency can be increased by reducing the capacitance component.
なお、本実施形態のインピーダンス変換素子はオートトランス構造であり、第1コイル素子L1と第2コイル素子L2との接続点が存在する。従って、構造的にビア導体部があるため、コイル素子形成用の導体パターンの全体を覆うような空隙層を形成することはできない。(作製上、対向する導体パターンをビア導体部で層間接続するため、ビア導体部に空隙層形成用ペーストを塗布できない。)すなわち、本実施形態のインピーダンス変換素子は、コモンモードチョークコイルの構造に比べて、寄生容量の大きい箇所を選択的、意図的に改善を図っている、と言える。 In addition, the impedance conversion element of this embodiment is an autotransformer structure, and the connection point of 1st coil element L1 and 2nd coil element L2 exists. Therefore, since there is a via conductor portion structurally, it is impossible to form an air gap layer which covers the entire conductor pattern for forming a coil element. (Since the conductor patterns facing each other are inter-connected at the via conductor portion, the paste for forming the air gap layer can not be applied to the via conductor portion.) That is, the impedance conversion element of this embodiment has a common mode choke coil structure. In comparison, it can be said that areas where parasitic capacitance is large are selectively and intentionally improved.
《第2の実施形態》
図5は第2の実施形態に係るインピーダンス変換素子22の断面図である。図6はインピーダンス変換素子22の積層前の各基材層の断面図である。
Second Embodiment
FIG. 5 is a cross-sectional view of the
本実施形態のインピーダンス変換素子22は、図5に表れているように、複数の基材層を積層してなる積層素体10に構成されている。積層素体10内に複数の導体パターンL1A,L1B,L1C,L1D,L2A,L2Bおよび複数の空隙層AG1,AG2,AG3,AG4が形成されている。本実施形態のインピーダンス変換素子22の導体パターンの平面形状は第1の実施形態で示したものと基本的に同じである。
The
第1の基材層である基材層S4の第1面(図に示す向きでは上面)に第1コイル素子の導体ペーストパターンP(L1C),P(L1D)が形成されていて、この導体ペーストパターンP(L1C),P(L1D)の表面に空隙層形成用ペーストパターンP(AG2)が形成されている。また、第2の基材層である基材層S2の第1面(図に示す向きでは下面)に第2コイル素子の導体ペーストパターンP(L2A)が形成されていて、この導体ペーストパターンP(L2A)の表面に空隙層形成用ペーストパターンP(AG1)が形成されている。 Conductor paste patterns P (L1C) and P (L1D) of the first coil element are formed on the first surface (upper surface in the direction shown in the drawing) of the base material layer S4, which is the first base material layer. The void layer forming paste pattern P (AG2) is formed on the surfaces of the paste patterns P (L1C) and P (L1D). Further, a conductor paste pattern P (L2A) of the second coil element is formed on the first surface (the lower surface in the direction shown in the drawing) of the substrate layer S2 which is the second substrate layer. The void layer forming paste pattern P (AG1) is formed on the surface of (L2A).
第1の基材層である基材層S5の第1面(図に示す向きでは下面)に第1コイル素子の導体ペーストパターンP(L1A),P(L1B)が形成されていて、この導体ペーストパターンP(L1A),P(L1B)の表面に空隙層形成用ペーストパターンP(AG3)が形成されている。また、第2の基材層である基材層S7の第1面(図に示す向きでは上面)に第2コイル素子の導体ペーストパターンP(L2B)が形成されていて、この導体ペーストパターンP(L2B)の表面に空隙層形成用ペーストパターンP(AG4)が形成されている。 Conductor paste patterns P (L1A) and P (L1B) of the first coil element are formed on the first surface (the lower surface in the direction shown in the drawing) of the substrate layer S5 which is the first substrate layer. The void layer forming paste pattern P (AG3) is formed on the surfaces of the paste patterns P (L1A) and P (L1B). In addition, a conductor paste pattern P (L2B) of the second coil element is formed on the first surface (upper surface in the direction shown in the drawing) of the base material layer S7 which is the second base material layer. A void layer forming paste pattern P (AG4) is formed on the surface of (L2B).
基材層S4(第1の基材層)と基材層S2(第2の基材層)との間に第3の基材層である基材層S3が挟み込まれる。そして、基材層S4の第1面と基材層S2の第1面とは基材層S3を介して対向する。 The base material layer S3, which is a third base material layer, is sandwiched between the base material layer S4 (first base material layer) and the base material layer S2 (second base material layer). The first surface of the base material layer S4 and the first surface of the base material layer S2 face each other via the base material layer S3.
同様に、基材層S5(第1の基材層)と基材層S7(第2の基材層)との間に第3の基材層である基材層S6が挟み込まれる。そして、基材層S5の第1面と基材層S7の第1面とは基材層S6を介して対向する。 Similarly, a base material layer S6 which is a third base material layer is sandwiched between the base material layer S5 (first base material layer) and the base material layer S7 (second base material layer). The first surface of the base material layer S5 and the first surface of the base material layer S7 face each other via the base material layer S6.
上記基材層S3,S6には、第1コイル素子の導体ペーストパターンおよび第2コイル素子の導体ペーストパターンが形成されていない。 The conductor paste pattern of the first coil element and the conductor paste pattern of the second coil element are not formed on the base layers S3 and S6.
上述のとおり、各基材層へ所定のペーストパターン(空隙層形成用ペーストパターンおよび/または導体ペーストパターン)を印刷し、それら基材層を積層し加圧した後、個片に分割する。その後、これら個片を800〜1000℃の温度で還元性雰囲気中において焼成する。この焼成時に空隙層形成用ペーストはCO2 として消失する。すなわち空隙層形成用ペーストパターンは空隙層パターンとして残る。 As described above, a predetermined paste pattern (a void pattern for forming a void pattern and / or a conductor paste pattern) is printed on each base material layer, and the base material layers are laminated and pressed, and then divided into pieces. The pieces are then fired at a temperature of 800-1000 ° C. in a reducing atmosphere. During the firing, the void layer forming paste disappears as CO 2 . That is, the void layer forming paste pattern remains as a void layer pattern.
本実施形態によれば、どの基材層についても、導体ペーストパターンの塗布形成と空隙形成用ペーストの塗布形成の順を一定にできるので、パターン形成工程を単純化できる。 According to the present embodiment, the pattern formation process can be simplified because the order of the application formation of the conductor paste pattern and the application formation of the void formation paste can be made constant for any base material layer.
また、本実施形態では、図5、図6に示したように空隙層形成用ペーストのライン幅は、導体パターンのライン幅より細い。そのため、導体ペーストパターンP(L1A),P(L1B),P(L1C),P(L1D),P(L2A),P(L2B)は空隙層形成用ペーストパターンP(AG1),P(AG2),P(AG3),P(AG4)に押圧されて、図5に表れているように変形する。そのため、導体パターンの表面積が大きく(断面輪郭線が長く)なり、表皮効果に伴って、導体損失が低減され、その結果、挿入損失が抑制される。 Further, in the present embodiment, as shown in FIGS. 5 and 6, the line width of the void layer forming paste is thinner than the line width of the conductor pattern. Therefore, the conductor paste patterns P (L1A), P (L1B), P (L1C), P (L1D), P (L2A) and P (L2B) are paste patterns for forming a void layer P (AG1), P (AG2) , P (AG3) and P (AG4), and deform as shown in FIG. Therefore, the surface area of the conductor pattern becomes large (the cross-sectional outline becomes long), and the conductor loss is reduced along with the skin effect, and as a result, the insertion loss is suppressed.
《第3の実施形態》
図7は第3の実施形態に係る携帯電話端末等の無線通信装置の構成を示す図である。この図7では、無線通信装置の筐体内の主要部についてのみ表している。筐体内にアンテナ素子11および回路基板が設けられていて、回路基板にはグランド導体20が形成されていて、インピーダンス変換素子21および給電回路30が設けられている。
Third Embodiment
FIG. 7 is a view showing the configuration of a wireless communication apparatus such as a mobile phone terminal according to the third embodiment. In FIG. 7, only the main parts in the housing of the wireless communication apparatus are shown. The
インピーダンス変換素子21は、アンテナ素子11と給電回路30との間に接続され、アンテナ素子11と給電回路30とのインピーダンスを整合させる。
The
この無線通信装置は、例えば900MHz帯や2GHz帯のセルラー帯高周波信号の通信を行う。 The wireless communication apparatus communicates, for example, cellular band high frequency signals of 900 MHz band or 2 GHz band.
本実施形態のインピーダンス変換素子21によれば、自己共振周波数を高くすることができるので、より高周波帯域での通信を行うことができ、且つ挿入損失を低く、結合係数を高くすることができる。
According to the
最後に、上述の実施形態の説明は、すべての点で例示であって、制限的なものではない。当業者にとって変形および変更が適宜可能であることは明らかである。例えば異なる実施形態で示した構成の部分的な置換または組み合わせが可能であることは言うまでもない。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 Finally, the description of the above embodiments is illustrative in all respects and not restrictive. It will be apparent to those skilled in the art that variations and modifications are possible as appropriate. Needless to say, for example, partial replacement or combination of configurations shown in different embodiments is possible. The scope of the present invention is indicated not by the embodiments described above but by the claims. Further, the scope of the present invention is intended to include all modifications within the scope and meaning equivalent to the claims.
AG1,AG2,AG3,AG4…空隙層
C,C1,C2,C2a,C2b…寄生容量
L1…第1コイル素子
L1A,L1B,L1C,L1D,L2A,L2B…導体パターン
L2…第2コイル素子
L2A,L2B…導体パターン
LP1…第1ループ状導体
LP2…第2ループ状導体
LP3…第3ループ状導体
LP4…第4ループ状導体
P(AG1),P(AG2),P(AG3),P(AG4)…空隙層形成用ペーストパターン
P(L1A),P(L1B),P(L1C),P(L1D),P(L2A),P(L2B)…導体ペーストパターン
P1,P2…入出力ポート
P3…グランド端子
NC…空き端子
S1〜S7…基材層
10…積層素体
11…アンテナ素子
20…グランド導体
21,22…インピーダンス変換素子
25…インピーダンス変換回路
30…給電回路
AG1, AG2, AG3, AG4 Air gap layers C, C1, C2, C2 a, C2 b Parasitic capacitance L1 First coil elements L1A, L1 B, L1 C, L1 D, L2 A, L2 B Conductor pattern L2 Second coil element L2 A L2B Conductor pattern LP1 First loop conductor LP2 Second loop conductor LP3 Third loop conductor LP4 Fourth loop conductor P (AG1), P (AG2), P (AG2), P (AG3), P (AG4) ) Paste layer formation paste patterns P (L1A), P (L1B), P (L1C), P (L1D), P (L2A), P (L2B) ... conductor paste patterns P1, P2 ... input / output port P3 ... Ground terminal NC: vacant terminal S1 to S7: base material layer 10: laminated body 11: antenna element 20:
Claims (8)
第1コイル素子は前記積層素体のそれぞれ異なる層に設けられた複数の導体パターンで構成されていて、
第2コイル素子は前記積層素体のそれぞれ異なる層に設けられた複数の導体パターンで構成されていて、
前記第1コイル素子を構成する導体パターンおよび前記第2コイル素子を構成する導体パターンは積層方向からの平面視で概形状が同じであり、
前記第1コイル素子の導体パターンと前記第2コイル素子の導体パターンとの間に空隙層と1つまたは複数の基材層とが配置され、
前記空隙層は、前記第1コイル素子を構成する導体パターンと前記第1コイル素子を構成する導体パターンとの間には形成されていないことを特徴とするインピーダンス変換素子。 What is claimed is: 1. An impedance conversion element comprising a first coil element and a second coil element that are connected in series and transformer coupled to a laminated element body formed by laminating a plurality of base material layers,
The first coil element is composed of a plurality of conductor patterns provided on different layers of the multilayer body,
The second coil element is composed of a plurality of conductor patterns provided on different layers of the multilayer body,
The conductor pattern constituting the first coil element and the conductor pattern constituting the second coil element have the same general shape in plan view from the stacking direction,
An air gap layer and one or more base layers are disposed between the conductor pattern of the first coil element and the conductor pattern of the second coil element ,
The impedance conversion element characterized in that the air gap layer is not formed between a conductor pattern which constitutes the first coil element and a conductor pattern which constitutes the first coil element.
第1コイル素子は、前記積層素体のそれぞれ異なる層に設けられた複数の導体パターンで構成されていて、 The first coil element is composed of a plurality of conductor patterns provided on different layers of the multilayer body,
第2コイル素子は、前記積層素体のそれぞれ異なる層に設けられた複数の導体パターンで構成されていて、 The second coil element is composed of a plurality of conductor patterns provided on different layers of the multilayer body,
前記第1コイル素子を構成する導体パターンおよび前記第2コイル素子を構成する導体パターンは積層方向からの平面視で概形状が同じであり、 The conductor pattern constituting the first coil element and the conductor pattern constituting the second coil element have the same general shape in plan view from the stacking direction,
前記第1コイル素子を構成する導体パターンが形成された複数の層は、前記第2コイル素子を構成する導体パターンが形成された層で挟まれていて、 The plurality of layers in which the conductor pattern constituting the first coil element is formed is sandwiched between the layers in which the conductor pattern constituting the second coil element is formed,
前記第1コイル素子の導体パターンと前記第2コイル素子の導体パターンとの間に空隙層と1つまたは複数の基材層とが配置され、 An air gap layer and one or more base layers are disposed between the conductor pattern of the first coil element and the conductor pattern of the second coil element,
前記第1コイル素子の複数の導体パターンおよび前記第2コイル素子の複数の導体パターンのうち前記第1主面に最も近い導体パターンは前記第2コイル素子の導体パターンであり、 Among the plurality of conductor patterns of the first coil element and the plurality of conductor patterns of the second coil element, the conductor pattern closest to the first main surface is the conductor pattern of the second coil element,
前記第2コイル素子の導体パターンのライン幅は前記第1コイル素子の導体パターンのライン幅よりも細いことを特徴とするインピーダンス変換素子。 The line width of the conductor pattern of the second coil element is narrower than the line width of the conductor pattern of the first coil element.
前記1つまたは複数の基材層は、前記第1の空隙層と前記第2の空隙層との間に配置されている、
請求項1または2に記載のインピーダンス変換素子。 The air gap layer is a first air gap layer formed on a surface of the conductor pattern of the first coil element, which faces the conductor pattern of the second coil element, and the conductor pattern of the conductor pattern of the second coil element. A second air gap layer formed on the surface facing the conductor pattern of one coil element,
The one or more substrate layers are disposed between the first void layer and the second void layer.
Impedance transformation element according to claim 1 or 2.
前記空隙層は、前記第1コイル素子の導体パターンの、前記第2コイル素子の導体パターンに対向する面、または前記第2コイル素子の導体パターンの、前記第1コイル素子の導体パターンに対向する面に形成されている、請求項1から3のいずれかに記載のインピーダンス変換素子。 The plurality of layers in which the conductor pattern constituting the first coil element is formed is sandwiched between the layers in which the conductor pattern constituting the second coil element is formed,
The air gap layer faces the surface of the conductor pattern of the first coil element facing the conductor pattern of the second coil element, or the conductor pattern of the conductor pattern of the second coil element. that is formed on the surface, the impedance conversion device according to any one of claims 1 to 3.
前記複数の基材層のうち第1の基材層の第1面に第1コイル素子の導体ペーストパターンを塗布形成し、この導体ペーストパターンの表面に空隙層形成用ペーストパターンを塗布形成する工程と、
前記複数の基材層のうち第2の基材層の第1面に空隙層形成用ペーストパターンを塗布し、この空隙層形成用ペーストパターンの表面に第2コイル素子の導体ペーストパターンを塗布する工程と、
前記複数の基材層のうち第3の基材層の第1面に空隙層形成用ペーストパターンを塗布し、この空隙層形成用ペーストパターンの表面に第1コイル素子の導体ペーストパターンを塗布する工程と、
第1の基材層の第1面を第2の基材層の第2面に、第1の基材層の第2面を第3の基材層の第1面に、重ねて積層して積層体を形成する工程と、
前記積層体を焼成することで、前記複数の基材層を焼成するとともに、前記空隙層形成用ペーストパターンを消失させて空隙層にする工程と、を備えたインピーダンス変換素子の製造方法。 What is claimed is: 1. A method of manufacturing an impedance conversion element comprising a first coil element and a second coil element connected in series and transformer coupled to a laminated element formed by laminating a plurality of base material layers,
Forming a conductive paste pattern of the first coil element by coating on the first surface of the first base layer among the plurality of base layers, and applying a paste pattern for forming a void layer on the surface of the conductive paste pattern When,
The paste pattern for void layer formation is applied to the first surface of the second base layer among the plurality of base layers, and the conductor paste pattern of the second coil element is applied to the surface of the paste pattern for void layer formation. Process,
The paste pattern for void layer formation is applied on the first surface of the third base layer among the plurality of base layers, and the conductor paste pattern of the first coil element is applied on the surface of the paste pattern for void layer formation. Process,
The first surface of the first base layer is stacked on the second surface of the second base layer, and the second surface of the first base layer is stacked on the first surface of the third base layer. Forming a laminated body;
Baking the plurality of base layers by firing the laminate, and eliminating the void layer forming paste pattern to form a void layer.
前記複数の基材層のうち第1の基材層の第1面に第1コイル素子の導体ペーストパターンを塗布形成し、この導体ペーストパターンの表面に空隙層形成用ペーストパターンを塗布形成する工程と、
前記複数の基材層のうち第2の基材層の第1面に第2コイル素子の導体ペーストパターンを塗布形成し、この導体ペーストパターンの表面に空隙層形成用ペーストパターンを塗布形成する工程と、
第1の基材層と第2の基材層との間に、前記第1コイル素子の導体ペーストパターンおよび前記第2コイル素子の導体ペーストパターンが形成されていない第3の基材層を挟み、且つ第1の基材層の第1面を第2の基材層の第1面に対向させて、第1の基材層、第2の基材層、および第3の基材層を積層して積層体を形成する工程と、
前記積層体を焼成することで、前記複数の基材層を焼成するとともに、前記空隙層形成用ペーストパターンを消失させて空隙層にする工程と、を備えたインピーダンス変換素子の製造方法。 What is claimed is: 1. A method of manufacturing an impedance conversion element comprising a first coil element and a second coil element connected in series and transformer coupled to a laminated element formed by laminating a plurality of base material layers,
Forming a conductive paste pattern of the first coil element by coating on the first surface of the first base layer among the plurality of base layers, and applying a paste pattern for forming a void layer on the surface of the conductive paste pattern When,
Forming a conductive paste pattern of a second coil element on the first surface of the second base layer among the plurality of base layers, and applying a paste pattern for forming a void layer on the surface of the conductive paste pattern When,
A conductor paste pattern of the first coil element and a third base layer on which the conductor paste pattern of the second coil element is not formed are interposed between the first base layer and the second base layer. And the first base layer, the second base layer, and the third base layer, with the first side of the first base layer facing the first side of the second base layer. Laminating to form a laminate;
Baking the plurality of base layers by firing the laminate, and eliminating the void layer forming paste pattern to form a void layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014141520A JP6511741B2 (en) | 2014-07-09 | 2014-07-09 | Impedance conversion element and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014141520A JP6511741B2 (en) | 2014-07-09 | 2014-07-09 | Impedance conversion element and method of manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016018926A JP2016018926A (en) | 2016-02-01 |
JP6511741B2 true JP6511741B2 (en) | 2019-05-15 |
Family
ID=55233935
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014141520A Active JP6511741B2 (en) | 2014-07-09 | 2014-07-09 | Impedance conversion element and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6511741B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019230511A1 (en) * | 2018-05-31 | 2019-12-05 | 株式会社村田製作所 | Antenna element and method for manufacturing antenna element |
JP7288651B2 (en) * | 2019-02-08 | 2023-06-08 | 国立大学法人信州大学 | planar transformer |
JP7288652B2 (en) * | 2019-02-15 | 2023-06-08 | 国立大学法人信州大学 | flat wire |
JP7255522B2 (en) | 2020-02-27 | 2023-04-11 | 株式会社村田製作所 | coil parts |
CN218513302U (en) * | 2020-05-25 | 2023-02-21 | 株式会社村田制作所 | Transformer element and communication terminal device |
WO2021240859A1 (en) * | 2020-05-25 | 2021-12-02 | 株式会社村田製作所 | Transformer element and communication terminal device |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3274695B2 (en) * | 1991-11-15 | 2002-04-15 | 松下電工株式会社 | Flat type transformer |
JP2005294725A (en) * | 2004-04-05 | 2005-10-20 | Murata Mfg Co Ltd | Stacked ceramic electronic component and method for manufacturing the same |
CN102099876A (en) * | 2008-07-15 | 2011-06-15 | 株式会社村田制作所 | Electronic part |
JP2010098199A (en) * | 2008-10-18 | 2010-04-30 | Taiyo Yuden Co Ltd | Inductance element and manufacturing method thereof |
WO2011148678A1 (en) * | 2010-05-26 | 2011-12-01 | 株式会社 村田製作所 | Lc co-sintered substrate and method for producing same |
JP5921074B2 (en) * | 2011-03-17 | 2016-05-24 | 株式会社村田製作所 | Manufacturing method of laminated substrate |
JP2013192312A (en) * | 2012-03-13 | 2013-09-26 | Murata Mfg Co Ltd | Dc-dc converter module and multilayer substrate |
JP5505582B1 (en) * | 2012-09-28 | 2014-05-28 | 株式会社村田製作所 | Impedance conversion circuit and wireless communication device |
-
2014
- 2014-07-09 JP JP2014141520A patent/JP6511741B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016018926A (en) | 2016-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6511741B2 (en) | Impedance conversion element and method of manufacturing the same | |
US10110191B2 (en) | High-frequency laminated component and laminated high-frequency filter | |
US9478976B2 (en) | Circuit protection device | |
JP6801826B2 (en) | Filter element | |
US11322284B2 (en) | High-frequency transformer and phase shifter | |
KR102029497B1 (en) | Multi-layered chip component and board for mounting the same | |
US9698831B2 (en) | Transformer and communication terminal device | |
KR20190044262A (en) | Coil electronic component | |
KR101983139B1 (en) | Laminated inductor and array of the same | |
US8324981B2 (en) | Composite balun | |
US9525394B2 (en) | Band pass filter | |
US10263324B2 (en) | Impedance conversion element and communication device | |
US8400236B2 (en) | Electronic component | |
US9478349B2 (en) | Inductor element | |
JP2006246124A (en) | Laminated noise filter | |
JP5285951B2 (en) | Bandpass filter and multilayer bandpass filter. | |
KR102175234B1 (en) | Circuit protection device | |
KR102310771B1 (en) | Circuit protection device | |
JP2001110638A (en) | Laminate electronic component | |
JP4873274B2 (en) | Multilayer electronic components | |
KR20160057916A (en) | Circuit protection device | |
JP2006262239A (en) | Filter | |
TWM512263U (en) | Chip type NFC antenna with adjustability | |
JP4873273B2 (en) | Multilayer electronic components | |
JP2023042196A (en) | Multilayer electronic component |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170411 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180507 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180612 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180810 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190312 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190325 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6511741 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |