KR102175234B1 - Circuit protection device - Google Patents

Circuit protection device Download PDF

Info

Publication number
KR102175234B1
KR102175234B1 KR1020140159149A KR20140159149A KR102175234B1 KR 102175234 B1 KR102175234 B1 KR 102175234B1 KR 1020140159149 A KR1020140159149 A KR 1020140159149A KR 20140159149 A KR20140159149 A KR 20140159149A KR 102175234 B1 KR102175234 B1 KR 102175234B1
Authority
KR
South Korea
Prior art keywords
sheet
coil pattern
pair
shape
capacitor
Prior art date
Application number
KR1020140159149A
Other languages
Korean (ko)
Other versions
KR20160057914A (en
Inventor
김동기
박규환
유준서
선귀남
Original Assignee
주식회사 아모텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아모텍 filed Critical 주식회사 아모텍
Priority to KR1020140159149A priority Critical patent/KR102175234B1/en
Publication of KR20160057914A publication Critical patent/KR20160057914A/en
Application granted granted Critical
Publication of KR102175234B1 publication Critical patent/KR102175234B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/006Details of transformers or inductances, in general with special arrangement or spacing of turns of the winding(s), e.g. to produce desired self-resonance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/33Arrangements for noise damping
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/34Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • H01F27/346Preventing or reducing leakage fields
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • H01F2017/002Details of via holes for interconnecting the layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F2017/0093Common mode choke coil
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/2804Printed windings
    • H01F2027/2809Printed windings on stacked layers

Abstract

회로 보호 소자가 제공된다. 본 발명에 따른 회로 보호 소자는 한 쌍의 커패시터 전극이 형성된 제 1 시트; 제 1 시트의 상부에 위치되며 제 1 코일 패턴이 형성된 제 2 시트, 제 1 시트의 하부에 위치되며 제 2 코일 패턴이 형성된 제 3 시트, 제 2 시트 상부에 위치되며 제 3 코일 패턴이 형성된 제 4 시트 및 제 3 시트 하부에 위치되며 제 4 코일 패턴이 형성된 제 5 시트를 포함하며, 제 1 코일 패턴과 제 4 코일 패턴이 그 사이 시트들 사이에 형성된 전도성 물질이 매립된 홀들을 통해 연결되어 제 1 인덕터를 형성하고, 제 2 코일 패턴과 제 3 코일 패턴이 그 사이 시트들 사이에 형성된 전도성 물질이 매립된 홀들을 통해 연결되어 제 2 인덕터를 형성하며, 한 쌍의 커패시터 전극과 제 1 및 제 2 코일 패턴 사이에 적어도 4개의 커패시터가 형성된다.A circuit protection element is provided. The circuit protection device according to the present invention includes a first sheet on which a pair of capacitor electrodes is formed; The second sheet is located above the first sheet and the first coil pattern is formed, the third sheet is located below the first sheet and the second coil pattern is formed, and the third sheet is located above the second sheet, and the third coil pattern is formed. It includes a fifth sheet located under the 4 sheet and the third sheet and having a fourth coil pattern formed therebetween, and the first coil pattern and the fourth coil pattern are connected through holes in which a conductive material formed between sheets is buried. A first inductor is formed, and a second coil pattern and a third coil pattern are connected through holes filled with a conductive material formed between sheets therebetween to form a second inductor, and a pair of capacitor electrodes and the first and At least four capacitors are formed between the second coil patterns.

Description

회로 보호 소자{Circuit protection device}Circuit protection device

본 발명은 회로 보호 소자에 관한 것이다. The present invention relates to a circuit protection element.

최근 들어, 휴대용 전자 기기, 예컨데 스마트폰 등의 다기능화에 따라 다양한 주파수 대역이 사용되고 있다. 즉, 하나의 스마트폰 내에서 무선 LAN(wireless LAN), 블루투스(bluetooth), GPS 등 다른 주파수 대역을 이용하는 복수의 기능을 채용하게 되었다. 또한, 전자 기기의 고집적화에 따라 한정된 공간에서의 내부 회로 밀도가 높아지게 되고, 그에 따라 내부 회로 사이에 노이즈 간섭이 필연적으로 발생하게 된다. 예를 들어, 750㎒의 노이즈는 스마트폰의 통화 품질을 저하시키고, 1.5㎓의 노이즈는 GPS의 품질을 저하시킨다. 그리고, 2.4 GHz의 노이즈는 와이파이 대역에서의 품질을 저하시킨다. Recently, various frequency bands have been used in accordance with the multifunctionalization of portable electronic devices, such as smart phones. That is, a plurality of functions using different frequency bands, such as wireless LAN, Bluetooth, and GPS, have been adopted within one smartphone. Further, as electronic devices become highly integrated, the density of internal circuits in a limited space increases, and noise interference inevitably occurs between internal circuits. For example, 750MHz noise degrades the call quality of a smartphone, and 1.5㎓ noise degrades the GPS quality. And, the 2.4 GHz noise degrades the quality in the Wi-Fi band.

이렇게 휴대용 전자 기기의 다양한 주파수의 노이즈를 억제하고, 내부 회로 사이의 노이즈를 억제하기 위해 복수의 회로 보호 소자가 이용되고 있다. 예를 들어, 각각 서로 다른 주파수 대역의 노이즈를 제거하는 콘덴서, 칩 비드, 공통 모드 필터(common mode filter) 등이 이용되고 있다. In this way, a plurality of circuit protection elements are used to suppress noise of various frequencies of portable electronic devices and to suppress noise between internal circuits. For example, capacitors, chip beads, common mode filters, etc. that remove noise in different frequency bands are used.

여기서, 공통 모드 필터는 두 개의 초크 코일(choke coil)이 하나로 합체된 구조를 가지며, 차동 모드(differential mode)의 신호 전류를 통과시키고 공통 모드의 노이즈 전류만을 제거할 수 있다. 즉, 공통 모드 필터는 교류 전류인 차동 모드의 신호 전류와 공통 모드의 노이즈 전류를 분류 및 제거할 수 있다.Here, the common mode filter has a structure in which two choke coils are combined into one, and can pass a signal current in a differential mode and remove only a noise current in the common mode. That is, the common mode filter can classify and remove a signal current in a differential mode, which is an AC current, and a noise current in a common mode.

그런데, 스마트폰의 통화 품질을 저하시키는 750㎒의 노이즈와 GPS의 품질을 저하시키는 1.5㎓의 노이즈와 그리고, 2.4 GHz의 노이즈를 모두 억제하는 것이 좋지만, 종래의 공통 모드 노이즈 필터는 어느 한 주파수의 노이즈만을 제거하고 다른 노이즈는 제거하지 못하게 된다. 따라서, 어느 하나의 기능은 노이즈에 의해 품질이 저하될 수 밖에 없다. By the way, it is good to suppress both 750MHz noise which degrades the call quality of smartphones, 1.5GHz noise which degrades the quality of GPS, and 2.4GHz noise, but the conventional common mode noise filter It removes only the noise and not other noise. Therefore, the quality of any one function is inevitably degraded by noise.

또한, 공통 모드 노이즈 필터는 삽입 손실 값이 작아질수록 우수한 성능을 갖는데, 이와 같이 삽입 손실 값이 작도록 하기 위한 구조의 공통 모드 필터의 개발이 필요한 실정이다. In addition, the common mode noise filter has excellent performance as the insertion loss value decreases, and there is a need to develop a common mode filter having a structure for reducing the insertion loss value as described above.

본 발명의 일 실시예는 둘 이상의 주파수 대역의 노이즈를 억제할 수 있는 회로 보호 소자를 제공한다. An embodiment of the present invention provides a circuit protection device capable of suppressing noise in two or more frequency bands.

또한, 본 발명의 일 실시예는 삽입 손실 값을 작게 할 수 있는 회로 보호 소자를 제공한다. In addition, an embodiment of the present invention provides a circuit protection device capable of reducing an insertion loss value.

본 발명의 일 측면에 따르면, 한 쌍의 커패시터 전극이 형성된 제 1 시트; 상기 제 1 시트의 상부에 위치되며 제 1 코일 패턴이 형성된 제 2 시트; 상기 제 1 시트의 하부에 위치되며 제 2 코일 패턴이 형성된 제 3 시트; 상기 제 2 시트 상부에 위치되며 제 3 코일 패턴이 형성된 제 4 시트 및 상기 제 3 시트 하부에 위치되며 제 4 코일 패턴이 형성된 제 5 시트를 포함하며, 상기 제 1 코일 패턴과 상기 제 4 코일 패턴이 그 사이 시트들 사이에 형성된 전도성 물질이 매립된 홀들을 통해 연결되어 제 1 인덕터를 형성하고, 상기 제 2 코일 패턴과 상기 제 3 코일 패턴이 그 사이 시트들 사이에 형성된 전도성 물질이 매립된 홀들을 통해 연결되어 제 2 인덕터를 형성하며, 상기 한 쌍의 커패시터 전극과 상기 제 1 및 제 2 코일 패턴 사이에 적어도 4개의 커패시터가 형성되는 회로 보호 소자가 제공된다.According to an aspect of the present invention, a first sheet is formed with a pair of capacitor electrodes; A second sheet positioned above the first sheet and having a first coil pattern formed thereon; A third sheet positioned under the first sheet and having a second coil pattern formed thereon; A fourth sheet positioned above the second sheet and having a third coil pattern formed thereon, and a fifth sheet positioned below the third sheet and having a fourth coil pattern formed thereon, wherein the first coil pattern and the fourth coil pattern The conductive material formed between the sheets is connected through the buried holes to form a first inductor, and the second coil pattern and the third coil pattern are formed between the sheets and the conductive material is buried. A circuit protection device is provided that is connected to each other to form a second inductor, and in which at least four capacitors are formed between the pair of capacitor electrodes and the first and second coil patterns.

이 때, 상기 한 쌍의 커패시터 전극은 상기 제 1 시트의 중앙부를 기준으로 대칭으로 형성될 수 있다. In this case, the pair of capacitor electrodes may be formed symmetrically with respect to the central portion of the first sheet.

이 때, 상기 한 쌍의 커패시터 전극은 서로 동일한 형태로 이루어질 수 있다. In this case, the pair of capacitor electrodes may have the same shape.

이 때, 상기 한 쌍의 커패시터 전극 각각은 사각형, 모서리가 둥근 형태를 포함하는 다각형, 원형, 타원형, 스파이럴 형태 및 구불구불한 형태를 포함하는 형태로 이루어질 수 있다. In this case, each of the pair of capacitor electrodes may have a shape including a quadrangular shape, a polygonal shape including a rounded corner shape, a circular shape, an oval shape, a spiral shape, and a serpentine shape.

이 때, 상기 코일 패턴의 턴수, 상기 커패시터 전극의 면적, 상기 커패시터 전극과 상기 코일 패턴 사이의 거리의 적어도 어느 하나에 따라 인덕턴스 및 커패시턴스가 조절될 수 있다. In this case, inductance and capacitance may be adjusted according to at least one of the number of turns of the coil pattern, the area of the capacitor electrode, and a distance between the capacitor electrode and the coil pattern.

이 때, 상기 한 쌍의 커패시터 전극의 면적 대비 상기 코일 패턴의 면적은 1 내지 100 내지 100%일 수 있다. In this case, the area of the coil pattern relative to the area of the pair of capacitor electrodes may be 1 to 100% to 100%.

이 때, 상기 한 쌍의 커패시터 전극의 면적 대비 상기 코일 패턴의 면적은 70% 이상 90% 미만일 수 있다. In this case, the area of the coil pattern relative to the area of the pair of capacitor electrodes may be 70% or more and less than 90%.

이 때, 상기 한 쌍의 커패시터 전극의 면적 대비 상기 코일 패턴의 면적은 25% 이상 45% 미만일 수 있다. In this case, the area of the coil pattern relative to the area of the pair of capacitor electrodes may be 25% or more and less than 45%.

삭제delete

이 때, 상기 회로 보호 소자는 상기 코일 패턴들과 각각 연결되어 상기 시트들의 외측으로 각각 노출되는 제 1 인출 전극들과, 상기 커패시터 전극과 연결되어 상기 시트의 외측으로 노출되는 제 2 인출 전극들을 더 포함할 수 있다. In this case, the circuit protection element further includes first lead electrodes each connected to the coil patterns and exposed to the outside of the sheets, and second lead electrodes connected to the capacitor electrode and exposed to the outside of the sheet. Can include.

이 때, 상기 회로 보호 소자는 상기 제 1 인출 전극들과 연결되어 상기 시트들의 측면에 형성된 제 1 외부 전극과, 상기 제 2 인출 전극과 연결되어 상기 시트들의 측면에 형성된 제 2 외부 전극을 더 포함하고, 상기 제 1 외부 전극은 입출력 단자와 회로 사이에 연결되며, 상기 제 2 외부 전극은 접지 단자와 연결될 수 있다. In this case, the circuit protection element further includes a first external electrode connected to the first drawing electrodes and formed on side surfaces of the sheets, and a second external electrode connected to the second drawing electrode and formed on the side surfaces of the sheets. In addition, the first external electrode may be connected between an input/output terminal and a circuit, and the second external electrode may be connected to a ground terminal.

본 발명의 일실시예에 따른 회로 보호 소자는 둘 이상의 주파수 대역의 노이즈를 억제할 수 있다. The circuit protection device according to an embodiment of the present invention can suppress noise in two or more frequency bands.

본 발명의 일 실시예에 따른 회로 보호 소자는 삽입 손실 값을 작게 할 수 있다. The circuit protection device according to an embodiment of the present invention can reduce an insertion loss value.

도 1은 본 발명의 일 실시 예에 따른 회로 보호 소자의 결합 사시도이다.
도 2는 본 발명의 일 실시 예에 따른 회로 보호 소자의 분해 사시도이다.
도 3은 본 발명의 일 실시예에 따른 회로 보호 소자와 종래의 회로 소자의 특성을 비교한 특성 그래프이다.
도 4는 본 발명의 일 실시예에 따른 회로 보호 소자의 패턴 면적 대비 커패시터 면적 비율에 따른 특성 그래프이다.
1 is a combined perspective view of a circuit protection device according to an embodiment of the present invention.
2 is an exploded perspective view of a circuit protection device according to an embodiment of the present invention.
3 is a characteristic graph comparing characteristics of a circuit protection device according to an embodiment of the present invention and a conventional circuit device.
4 is a graph of characteristics according to a ratio of a capacitor area to a pattern area of a circuit protection device according to an exemplary embodiment.

이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조부호를 붙였다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those of ordinary skill in the art can easily implement the present invention. The present invention may be implemented in various different forms, and is not limited to the embodiments described herein. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention, and the same reference numerals are assigned to the same or similar components throughout the specification.

도 1을 참조하면, 본 발명의 일 실시 예에 따른 회로 보호 소자는 복수의 절연 시트가 적층된 적층체로 이루어지는데, 위로부터 상부 커버층(1), 공통 모드 노이즈 필터(10)와, 하부 커버층(2)을 포함할 수 있다. Referring to FIG. 1, the circuit protection device according to an embodiment of the present invention is made of a laminate in which a plurality of insulating sheets are stacked, from above, an upper cover layer 1, a common mode noise filter 10, and a lower cover. It may include a layer (2).

이 때, 적층체의 측면에 형성되어 공통 모드 노이즈 필터(10) 내부의 인출 전극과 연결되는 제 1 외부 전극(3)과, 공통 모드 노이즈 필터(10) 내부의 커패시터 전극과 연결되는 제 2 외부 전극(4)을 더 포함할 수 있다. In this case, a first external electrode 3 formed on the side of the stacked body and connected to the lead electrode inside the common mode noise filter 10 and a second external electrode connected to the capacitor electrode inside the common mode noise filter 10 It may further include an electrode (4).

제 1 외부 전극(3)은 적층체의 제 1 측면 및 이와 대향되는 제 2 측면에 각각 형성될 수 있으며, 제 1 및 제 2 측면에 각각 두개씩 형성될 수 있다. The first external electrodes 3 may be formed on the first side and the second side opposite to the first side of the stacked body, respectively, and may be formed on the first and second side, respectively, two.

제 2 외부 전극(4)은 제 1 외부 전극(3)이 형성되지 않은 적층체의 제 3 및 제 4 측면에 형성될 수 있으며, 제 3 및 제 4 측면에 각각 하나씩 형성될 수 있다. 제 1 외부 전극(3)은 입력 단자와 출력 단자 사이에 각각 연결되고, 제 2 외부 전극(4)은 그라운드 단자에 연결될 수 있다. The second external electrode 4 may be formed on the third and fourth side surfaces of the stack on which the first external electrode 3 is not formed, and may be formed on the third and fourth side surfaces, respectively. The first external electrode 3 may be connected between the input terminal and the output terminal, respectively, and the second external electrode 4 may be connected to the ground terminal.

즉, 회로 보호 소자의 일 측면에 형성된 제 1 외부 전극(3)은 신호 입력 단자에 연결되고, 이와 대응되는 타 측면에 형성된 제 1 외부 전극(3)은 출력 단자, 예를 들어 시스템에 연결될 수 있다. That is, the first external electrode 3 formed on one side of the circuit protection element is connected to the signal input terminal, and the first external electrode 3 formed on the other side corresponding thereto may be connected to an output terminal, for example, a system. have.

한편, 상부 커버층(1) 및 하부 커버층(2)은 각각 복수의 시트를 적층하여 구성할 수 있으며, 이들과 공통 모드 노이즈 필터(10)를 구성하는 복수의 시트는 비자성체 시트로 형성된다.On the other hand, the upper cover layer 1 and the lower cover layer 2 may be configured by stacking a plurality of sheets, respectively, and the plurality of sheets constituting the common mode noise filter 10 are formed of a non-magnetic sheet. .

공통 모드 노이즈 필터(10)는 도 2에 도시된 바와 같이 복수의 시트(20, 30, 40, 50, 60)가 적층될 수 있는데, 복수의 시트(20, 30, 40, 50, 60)에는 인출 전극, 코일 패턴, 전도성 물질이 매립된 홀, 커패시터 전극이 선택적으로 형성될 수 있다. In the common mode noise filter 10, as shown in FIG. 2, a plurality of sheets 20, 30, 40, 50, 60 may be stacked, and the plurality of sheets 20, 30, 40, 50, 60 A lead electrode, a coil pattern, a hole in which a conductive material is embedded, and a capacitor electrode may be selectively formed.

이러한 공통 모드 노이즈 필터(10)의 구성을 보다 상세히 설명하면 다음과 같다.The configuration of the common mode noise filter 10 will be described in more detail as follows.

공통 노이즈 필터의 중앙에는 제 1 시트(40)가 제공된다. 제 1 시트(40)는 소정 두께를 갖는 대략 사각형의 판 형상으로 형성될 수 있다. 예를 들어, 제 1 시트(40)는 정사각형 또는 직사각형의 형상을 가질 수 있다. A first sheet 40 is provided in the center of the common noise filter. The first sheet 40 may be formed in a substantially rectangular plate shape having a predetermined thickness. For example, the first sheet 40 may have a square or rectangular shape.

제 1 시트(40)에는 두개의 홀(44, 48), 한 쌍의 커패시터 전극(42, 46) 및 제 2 인출 전극(43, 47)이 형성된다. The first sheet 40 is formed with two holes 44 and 48, a pair of capacitor electrodes 42 and 46, and second lead electrodes 43 and 47.

홀(44, 48)은 서로 이격 되게 형성될 수 있는데, 제 1 시트(40)의 정중앙 지점에서 장변을 따라 서로 대향되는 일 방향 및 타 방향으로 이격 형성될 수 있다. 홀(44)은 제 1 시트(40)의 정중앙 지점에서 일 방향으로 이격되어 소정 영역에 형성될 수 있다. The holes 44 and 48 may be formed to be spaced apart from each other, and may be formed to be spaced apart from each other in one direction and the other direction facing each other along a long side at a center point of the first sheet 40. The hole 44 may be spaced apart from the center point of the first sheet 40 in one direction and formed in a predetermined area.

정중앙 지점은 네 모서리로부터 대각선으로 가상의 선을 그었을 때 두 대각선이 만나는 지점으로 정의될 수 있다. 예를 들어, 제 1 시트(40)가 직사각형의 형상으로 이루어지고 홀(44)은 제 1 시트(40)의 정중앙 지점에서 일 장변 방향을 따라 소정 간격 이격되어 형성될 수 있다. The center point can be defined as a point where two diagonal lines meet when an imaginary line is drawn diagonally from four corners. For example, the first sheet 40 may be formed in a rectangular shape, and the hole 44 may be formed to be spaced apart from the center point of the first sheet 40 by a predetermined distance along one long side direction.

홀(48)은 정중앙 지점으로부터 홀(44)의 이격 거리와 동일 거리로 정중앙 지점으로부터 타 방향으로 이격되어 소정 영역에 형성될 수 있다. 즉, 제 1 시트(40)의 정중앙 지점을 기준으로 두 홀(44, 48)은 서로 반대 방향으로 동일 간격으로 이격되도록 형성된다.The hole 48 may be formed in a predetermined area by being spaced apart from the center point in another direction at the same distance as the distance of the hole 44 from the center point. That is, the two holes 44 and 48 are formed to be spaced apart at equal intervals in opposite directions based on the center point of the first sheet 40.

홀(44, 48)에는 전도성 물질이 매립되는데, 금속 물질의 페이스트를 이용하여 매립될 수 있다. The holes 44 and 48 are filled with a conductive material, and may be filled with a metallic material paste.

한 쌍의 커패시터 전극(42, 46)은 홀(44, 48)과 이격되어 제 1 시트(40) 상의 장변 길이 방향 양 단부에 소정 면적으로 형성될 수 있다. The pair of capacitor electrodes 42 and 46 may be spaced apart from the holes 44 and 48 to have a predetermined area on both ends of the first sheet 40 in the long side length direction.

이 때, 한 쌍의 커패시터 전극(42, 46)은 제 1 시트(40)의 중앙부를 기준으로 대칭으로 형성될 수 있다. 그리고, 한 쌍의 커패시터 전극(42, 46)은 서로 동일한 형태로 이루어질 수 있다. In this case, the pair of capacitor electrodes 42 and 46 may be formed symmetrically with respect to the center of the first sheet 40. In addition, the pair of capacitor electrodes 42 and 46 may have the same shape.

이 때, 본 실시예에서는 장변 길이 방향 양 단부에 한 쌍의 커패시터 전극(42, 46)이 형성되었으나, 단변 방향 양 단부에 한 쌍의 커패시터 전극이 형성되는 것도 가능할 것이다. In this case, in the present embodiment, a pair of capacitor electrodes 42 and 46 are formed at both ends of the long side in the length direction, but a pair of capacitor electrodes may be formed at both ends of the short side direction.

또한, 한 쌍의 캐피시터 전극(42, 46) 각각은 사각형, 다각형(모서리가 둥근 형태 포함), 원형, 타원형, 스파이럴 형태, 구불구불한(meander) 형태 등 다양한 형태로 형성될 수 있다. In addition, each of the pair of capacitor electrodes 42 and 46 may be formed in various shapes such as a square, a polygon (including a rounded shape), a circle, an oval, a spiral shape, and a meander shape.

제 2 시트(30)는 제 1 시트(40)의 상부에 위치되며, 제 2 시트(30)에는 두 개의 홀(34, 38), 제 1 코일 패턴(32) 및 제 1 인출 전극(36)이 형성된다. 제 2 시트(30)는 소정 두께를 갖는 대략 사각형의 판 형상으로 형성될 수 있다. The second sheet 30 is located above the first sheet 40, and the second sheet 30 has two holes 34 and 38, a first coil pattern 32 and a first lead electrode 36 Is formed. The second sheet 30 may be formed in a substantially rectangular plate shape having a predetermined thickness.

홀(34)은 제 2 시트(30)를 관통하여 제 2 시트(30)의 중앙 영역에 형성될 수 있다. 이때, 홀(34)은 제 1 시트(40)에 형성된 홀(44)과 동일 위치에 형성될 수 있다. The hole 34 may pass through the second sheet 30 and may be formed in the central region of the second sheet 30. In this case, the hole 34 may be formed at the same position as the hole 44 formed in the first sheet 40.

또한, 홀(38)은 정중앙 지점으로부터 홀(34)의 이격 거리와 동일 거리로 정중앙 지점으로부터 타 방향으로 이격되어 소정 영역에 형성될 수 있다. 즉, 제 2 시트(30)의 정중앙 지점을 기준으로 두 홀(34, 38)은 서로 반대 방향으로 동일 간격으로 이격되도록 형성된다. In addition, the hole 38 may be formed in a predetermined area by being spaced apart from the center point in another direction at the same distance as the separation distance of the hole 34 from the center point. That is, the two holes 34 and 38 are formed to be spaced apart at equal intervals in opposite directions based on the center point of the second sheet 30.

홀(34, 38)에는 전도성 물질이 매립되는데, 금속 물질의 페이스트를 이용하여 매립될 수 있다. 또한, 홀(34, 38)은 전도성 물질에 의해 제 1 시트(40)의 홀(44, 48)에 매립된 전도성 물질과 각각 연결된다. The holes 34 and 38 are filled with a conductive material, and may be filled using a metallic material paste. In addition, the holes 34 and 38 are respectively connected to the conductive material buried in the holes 44 and 48 of the first sheet 40 by a conductive material.

제 1 코일 패턴(32)은 홀(34)로부터 일 방향으로 회전하여 소정의 턴 수로 형성될 수 있다. The first coil pattern 32 may be formed with a predetermined number of turns by rotating in one direction from the hole 34.

이때, 제 1 코일 패턴(32)은 제 2 시트(30)의 중앙 영역 및 홀(38)을 지나지 않도록 형성될 수 있다. 예를 들어, 제 1 코일 패턴(32)은 소정의 폭 및 간격을 가지며, 시계 방향으로 외측으로 회전하는 직사각형으로 형성될 수 있으나, 제 1 코일 패턴의 형태가 이에 제한되지 않는다. 또한, 코일 패턴(32)의 끝단은 제 1 인출 전극(36)과 연결된다. In this case, the first coil pattern 32 may be formed so as not to pass through the central region and the hole 38 of the second sheet 30. For example, the first coil pattern 32 may have a predetermined width and spacing, and may be formed as a rectangle that rotates clockwise outward, but the shape of the first coil pattern is not limited thereto. In addition, an end of the coil pattern 32 is connected to the first lead electrode 36.

제 1 인출 전극(36)은 소정의 폭으로 형성되어 제 2 시트(30)의 일 변, 예를 들어 장변 일측으로 노출되도록 형성된다. The first lead electrode 36 is formed to have a predetermined width and is formed to be exposed to one side of the second sheet 30, for example, to one side of the long side.

제 1 시트(40)의 하부에는 제 3 시트(50)가 제공된다. 제 3 시트(50)에는 홀(54, 58), 제 2코일 패턴(52) 및 제 1 인출 전극(56)이 형성된다. 제 3 시트(50)는 소정 두께를 갖는 대략 사각형의 판 형상으로 형성되며, 제 1 및 제 2 시트(40, 30)와 동일 형상으로 형성될 수 있다. 홀(54, 58)은 제 3 시트(50)를 관통하여 제 3 시트(50)의 중앙 영역에 형성될 수 있다. A third sheet 50 is provided under the first sheet 40. Holes 54 and 58, a second coil pattern 52, and a first lead electrode 56 are formed in the third sheet 50. The third sheet 50 is formed in a substantially rectangular plate shape having a predetermined thickness, and may be formed in the same shape as the first and second sheets 40 and 30. The holes 54 and 58 may pass through the third sheet 50 and may be formed in a central region of the third sheet 50.

이때, 홀(54)은 제 1 시트(40)에 형성된 홀(44) 및 제 2 시트(30)에 형성된 홀(34)과 동일 위치에 형성될 수 있다. 홀(54)에는 전도성 물질이 매립되는데, 예를 들어 금속 물질의 페이스트를 이용하여 매립될 수 있고, 그에 따라 제 1 및 제 2 시트(40, 30)의 홀들(44, 34)와 연결된다. In this case, the hole 54 may be formed at the same position as the hole 44 formed in the first sheet 40 and the hole 34 formed in the second sheet 30. A conductive material is buried in the hole 54, for example, it may be buried using a paste of a metal material, thereby being connected to the holes 44 and 34 of the first and second sheets 40 and 30.

또한, 홀(58)은 정중앙 지점으로부터 홀(54)의 이격 거리와 동일 거리로 정중앙 지점으로부터 타 방향으로 이격되어 소정 영역에 형성될 수 있다. 즉, 제 3 시트(50)의 정중앙 지점을 기준으로 홀(54)과 홀(58)은 서로 반대 방향으로 동일 간격으로 이격되도록 형성된다. 또한, 제 2 코일 패턴(52)은 홀(58)로부터 일 방향으로 회전하여 소정의 턴 수로 형성될 수 있다. In addition, the hole 58 may be formed in a predetermined area by being spaced apart from the center point in another direction at the same distance as the distance of the hole 54 from the center point. That is, the hole 54 and the hole 58 are formed to be spaced apart at equal intervals in opposite directions based on the center point of the third sheet 50. In addition, the second coil pattern 52 may be formed with a predetermined number of turns by rotating in one direction from the hole 58.

이때, 제 2 코일 패턴(52)은 제 3 시트(50)의 중앙 영역 및 홀(54)을 지나지 않도록 형성될 수 있다. 예를 들어, 제 2 코일 패턴(52)은 소정의 폭 및 간격을 가지며, 반시계 방향으로 외측으로 회전하는 직사각형으로 형성될 수 있으나, 제 2 코일 패턴(52)의 형태가 이에 제한되는 것은 아니다. In this case, the second coil pattern 52 may be formed so as not to pass through the central region and the hole 54 of the third sheet 50. For example, the second coil pattern 52 may have a predetermined width and interval, and may be formed in a rectangular shape that rotates outward in a counterclockwise direction, but the shape of the second coil pattern 52 is not limited thereto. .

즉, 제 2 코일 패턴(52)은 제 2 시트(30)에 형성된 제 1 코일 패턴(32)과 반대 방향으로 회전하여 형성될 수 있다. 또한, 제 2 코일 패턴(52)의 끝단은 제 1 인출 전극(56)과 연결된다. 제 1 인출 전극(56)은 소정의 폭으로 형성되어 제 3 시트(50)의 일 변으로 노출되도록 형성된다. That is, the second coil pattern 52 may be formed by rotating in a direction opposite to the first coil pattern 32 formed on the second sheet 30. In addition, an end of the second coil pattern 52 is connected to the first lead electrode 56. The first lead electrode 56 is formed to have a predetermined width and is formed to be exposed to one side of the third sheet 50.

이때, 제 1 인출 전극(56)은 제 2 시트(30)에 형성된 제 1 인출 전극(36)과 반대 방향의 면으로 노출되도록 형성된다. 또한, 제 1 인출 전극(36)은 제 4 시트(20)에 형성된 제 1 인출 전극(26)과 일직선을 이루도록 형성된다.In this case, the first withdrawal electrode 56 is formed to be exposed to a surface opposite to the first withdrawal electrode 36 formed on the second sheet 30. In addition, the first lead electrode 36 is formed to form a straight line with the first lead electrode 26 formed on the fourth sheet 20.

제 2 시트(30)의 상부에는 제 4 시트(20)가 위치된다. 제 4 시트(20)에는 홀(28), 제 3 코일 패턴(22) 및 제 1 인출 전극(26)이 형성된다. 제 4 시트(20)는 소정 두께를 갖는 대략 사각형의 판 형상으로 형성될 수 있다. 즉, 제 4 시트(20)는 정사각형 또는 직사각형의 형상을 가질 수 있다. 홀(28)은 제 4 시트(20)의 정중앙 지점에서 일 방향으로 이격되어 소정 영역에 형성될 수 있다. A fourth sheet 20 is positioned above the second sheet 30. A hole 28, a third coil pattern 22, and a first lead electrode 26 are formed in the fourth sheet 20. The fourth sheet 20 may be formed in a substantially rectangular plate shape having a predetermined thickness. That is, the fourth sheet 20 may have a square or rectangular shape. The hole 28 may be spaced apart from the center point of the fourth sheet 20 in one direction and formed in a predetermined area.

홀(28)에는 전도성 물질이 매립되는데, 금속 물질의 페이스트를 이용하여 매립될 수 있다. 이 때, 홀(28)은 제 2 시트(30)의 홀(38)과 동일 위치에 형성될 수 있다. 홀(28)은 제 2 시트(30)의 홀(38)에 매립된 전도성 물질과 연결된다. The hole 28 is filled with a conductive material, which may be filled using a metallic material paste. In this case, the hole 28 may be formed at the same position as the hole 38 of the second sheet 30. The hole 28 is connected to a conductive material embedded in the hole 38 of the second sheet 30.

또한, 제 3 코일 패턴(22)은 홀(28)로부터 일 방향으로 회전하여 소정의 턴 수로 형성될 수 있다. In addition, the third coil pattern 22 may be formed with a predetermined number of turns by rotating in one direction from the hole 28.

이때, 제 3 코일 패턴(22)은 제 4 시트(20)의 중앙 영역을 지나지 않도록 형성될 수 있다. 예를 들어, 제 3 코일 패턴(22)은 소정의 폭 및 간격을 가지며, 시계 방향으로 외측으로 회전하는 직사각형으로 형성될 수 있으나, 제 3 코일 패턴(22)의 형태가 이에 제한되는 것은 아니다. In this case, the third coil pattern 22 may be formed so as not to pass through the central region of the fourth sheet 20. For example, the third coil pattern 22 may have a predetermined width and spacing, and may be formed in a rectangular shape that rotates clockwise outward, but the shape of the third coil pattern 22 is not limited thereto.

이때, 제 3 코일 패턴(22)의 선폭 및 간격은 동일할 수 있다. 또한, 제 3 코일 패턴(22)의 끝단은 제 1 인출 전극(26)과 연결된다. 제 1 인출 전극(26)은 소정의 폭으로 형성되어 제 4 시트(20)의 일 변으로 노출되도록 형성된다. 예를 들어, 제 1 인출 전극(26)은 제 4 시트(20)의 단변 방향으로 연장 형성된다. In this case, the line width and spacing of the third coil pattern 22 may be the same. In addition, the end of the third coil pattern 22 is connected to the first lead electrode 26. The first lead electrode 26 is formed to have a predetermined width and is formed to be exposed to one side of the fourth sheet 20. For example, the first lead electrode 26 is formed to extend in the short side direction of the fourth sheet 20.

제 3 시트(50)의 하부에는 제 5 시트(60)가 제공된다. 제 5 시트(60)에는 홀(64), 제 4 코일 패턴(62) 및 제 1 인출 전극(66)이 형성된다. 제 5 시트(60)는 소정 두께를 갖는 대략 사각형의 판 형상으로 형성될 수 있으며, 제 1 내지 제 4 시트들(40, 30, 50, 20)과 동일 형상으로 형성될 수 있다. 홀(64)이 제 5 시트(60)의 정중앙 지점에서 일 방향으로 이격되어 소정 영역에 형성될 수 있다. 예를 들어, 홀(64)은 제 3 시트(50)의 홀(54)과 동일 영역에 형성될 수 있다. A fifth sheet 60 is provided under the third sheet 50. A hole 64, a fourth coil pattern 62, and a first lead electrode 66 are formed in the fifth sheet 60. The fifth sheet 60 may be formed in a substantially rectangular plate shape having a predetermined thickness, and may be formed in the same shape as the first to fourth sheets 40, 30, 50, and 20. The hole 64 may be spaced apart from the center point of the fifth sheet 60 in one direction to be formed in a predetermined area. For example, the hole 64 may be formed in the same area as the hole 54 of the third sheet 50.

또한, 제 4 코일 패턴(62)이 홀(64)로부터 일 방향으로 회전하여 소정의 턴 수로 형성될 수 있다. 이때, 제 4 코일 패턴(62)은 제 5 시트(60)의 중앙 영역을 지나지 않도록 형성될 수 있다. 예를 들어, 제 4 코일 패턴(62)은 소정의 폭 및 간격을 가지며, 반시계 방향으로 외측으로 회전하는 직사각형으로 형성될 수 있으나, 이에 제한되지 않는다. In addition, the fourth coil pattern 62 may be rotated in one direction from the hole 64 to be formed with a predetermined number of turns. In this case, the fourth coil pattern 62 may be formed so as not to pass through the central region of the fifth sheet 60. For example, the fourth coil pattern 62 may have a predetermined width and interval, and may be formed in a rectangle that rotates outward in a counterclockwise direction, but is not limited thereto.

또한, 제 4 코일 패턴(62)의 끝단은 제 1 인출 전극(66)과 연결된다. 제 1 인출 전극(66)은 소정의 폭으로 형성되어 제 5 시트(60)의 일 변으로 노출되도록 형성된다. 예를 들어, 제 1 인출 전극(66)은 제 5 시트(60)의 단변 방향으로 연장 형성되는데, 제 3 시트(50)에 형성된 제 1 인출 전극(56)과 소정 간격 이격되고 제 2 시트(30)에 형성된 제 1 인출 전극(36)과 일직선을 이루도록 형성된다.In addition, the end of the fourth coil pattern 62 is connected to the first lead electrode 66. The first lead electrode 66 is formed to have a predetermined width and is formed to be exposed to one side of the fifth sheet 60. For example, the first withdrawal electrode 66 is formed extending in the short side direction of the fifth sheet 60, and is spaced apart from the first withdrawal electrode 56 formed on the third sheet 50 by a predetermined distance, and is separated from the second sheet ( It is formed to form a straight line with the first lead electrode 36 formed in 30).

상기한 바와 같은 본 발명의 일 실시 예에 따른 회로 보호 소자는 커패시터 전극(42, 46)이 형성된 제 1 시트(40)를 사이에 두고 상측에 제 3 및 제 1 코일 패턴(22, 32)이 각각 형성된 제 4 및 제 2 시트(20, 30)가 형성되고, 하측에 제 2 및 제 4 코일 패턴(52, 62)이 각각 형성된 제 3 및 제 5 시트(50 , 60)가 형성된다. In the circuit protection device according to an embodiment of the present invention as described above, the third and first coil patterns 22 and 32 are formed on the upper side with the first sheet 40 on which the capacitor electrodes 42 and 46 are formed. The fourth and second sheets 20 and 30 are formed, respectively, and the third and fifth sheets 50 and 60 are formed on the lower side of the second and fourth coil patterns 52 and 62, respectively.

또한, 제 4 시트(20)의 제 3 코일 패턴(22)이 제 2 시트(30)의 홀(38) 및 제 1 시트(40)의 홀(48)를 통해 3 시트(50)의 제 2 코일 패턴(52)과 연결되고, 제 2 시트(30)의 제 1 코일 패턴(32)은 제 1 시트(40)의 홀(44) 및 제3 시트(50)의 홀(54)을 통해 제 5 시트(60)의 제 4 코일 패턴(62)과 연결된다. In addition, the third coil pattern 22 of the fourth sheet 20 passes through the holes 38 of the second sheet 30 and the holes 48 of the first sheet 40 to the second of the third sheet 50. It is connected to the coil pattern 52, and the first coil pattern 32 of the second sheet 30 is removed through the hole 44 of the first sheet 40 and the hole 54 of the third sheet 50. 5 It is connected to the fourth coil pattern 62 of the sheet 60.

즉, 제 1 시트(40) 상측의 제 3 코일 패턴(22)은 하측의 제 2 코일 패턴(52)과 연결되고, 제 1 시트(40) 상측의 제 1 코일 패턴(32)은 하측의 4 코일 패턴(62)과 연결된다. That is, the third coil pattern 22 on the upper side of the first sheet 40 is connected to the second coil pattern 52 on the lower side, and the first coil pattern 32 on the upper side of the first sheet 40 is 4 It is connected to the coil pattern 62.

다시 말하면, 한 쌍의 커패시터 전극이 형성되는 제 1 시트(40)를 중심으로 상측 및 하측에 두개의 코일 패턴이 각각 형성되는데, 상측의 하나의 코일 패턴은 하측의 하나의 코일 패턴과 연결된다. In other words, two coil patterns are respectively formed on the upper and lower sides of the first sheet 40 on which a pair of capacitor electrodes are formed, and one coil pattern on the upper side is connected to one coil pattern on the lower side.

따라서, 본 발명에 따른 회로 보호 소자는 제 3 코일 패턴(22)과 연결된 제 2 코일 패턴(52)이 제 1 인덕터를 구성하고, 제 1 코일 패턴(32)과 연결된 제 4 코일 패턴(62)이 제 2 인덕터를 구성하게 된다. Accordingly, in the circuit protection device according to the present invention, the second coil pattern 52 connected to the third coil pattern 22 constitutes the first inductor, and the fourth coil pattern 62 connected to the first coil pattern 32 This second inductor is formed.

또한, 본 발명에 따른 회로 보호 소자는 한 쌍의 커패시터 전극(42, 46)이 제 2 및 제 3 시트(30, 50) 사이에 형성되어 한 쌍의 커패시터 전극(42, 46)과 제 1 코일 패턴(32) 사이에 한 쌍, 즉 2개의 제 1 커패시터가 형성되고, 한 쌍의 커패시터 전극(42, 46)과 제 2 코일 패턴(52) 사이에 한 쌍, 즉 2의 제 2 커패시터가 형성된다. 결국, 본 발명에 따른 회로 보호 소자는 두 개의 인덕터와, 이들과 각각 연결된 두 쌍, 즉 4개의 커패시터를 포함한다.In addition, in the circuit protection element according to the present invention, a pair of capacitor electrodes 42 and 46 are formed between the second and third sheets 30 and 50, so that the pair of capacitor electrodes 42 and 46 and the first coil A pair, that is, two first capacitors are formed between the patterns 32, and a pair, that is, two second capacitors, are formed between the pair of capacitor electrodes 42 and 46 and the second coil pattern 52 do. Consequently, the circuit protection device according to the present invention includes two inductors and two pairs, that is, four capacitors each connected to them.

이 때, 한 쌍의 커패시터 전극(42, 46)의 면적에 따라 본 발명에 따른 회로 보호 소자의 커패시턴스가 조절될 수 있다. 한편, 커패시터 전극(42, 46)의 일부는 제 1 시트(40)의 일 변으로 노출되도록 형성될 수 있다. 예를 들어, 커패시터 전극(42, 46)의 일부는 일 변으로 노출되어 제 2 인출 전극(43, 47)으로 형성될 수 있는데, 한 쌍의 제 2 인출 전극(43, 47)은 제 1 시트(40)의 양 단변의 일 영역에 각각 노출되도록 형성될 수 있다.In this case, the capacitance of the circuit protection device according to the present invention may be adjusted according to the area of the pair of capacitor electrodes 42 and 46. Meanwhile, some of the capacitor electrodes 42 and 46 may be formed to be exposed to one side of the first sheet 40. For example, some of the capacitor electrodes 42 and 46 may be exposed to one side to be formed as the second lead electrodes 43 and 47, and the pair of second lead electrodes 43 and 47 is a first sheet It may be formed to be exposed to one area of both short sides of 40, respectively.

이러한 한 쌍의 커패시터 전극(42, 46)의 면적 대비 코일 패턴의 면적은 예를 들어 1 내지 100%로 형성될 수 있다. The area of the coil pattern relative to the area of the pair of capacitor electrodes 42 and 46 may be, for example, 1 to 100%.

이러한 본 발명의 일 실시예에 따른 회로 보호 소자는 코일 패턴의 턴수, 커패시터 전극의 면적, 그리고 코일 패턴 사이의 간격, 즉 복수의 시트의 두께를 조절함으로써 인덕턴스 및 커패시턴스를 조절할 수 있고, 그에 따라 억제할 수 있는 주파수의 노이즈를 조절할 수 있다. The circuit protection device according to an embodiment of the present invention can control the inductance and capacitance by adjusting the number of turns of the coil pattern, the area of the capacitor electrode, and the spacing between the coil patterns, that is, the thickness of a plurality of sheets, and is suppressed accordingly. You can adjust the noise of the available frequency.

예를 들어, 복수의 시트의 두께를 줄이면 낮은 주파수 대역의 노이즈를 억제할 수 있고, 두께를 증가시키면 높은 주파수 대역의 노이즈를 억제할 수 있다. For example, reducing the thickness of a plurality of sheets can suppress noise in a low frequency band, and increasing the thickness can suppress noise in a high frequency band.

이렇게 두 개의 인덕터와 4개의 커패시터로 이루어진 회로 보호 소자, 즉 공통 모드 노이즈 필터는 두개의 주파수 대역의 노이즈를 억제할 수 있고 보다 좋은 성능을 나타낼 수 있다. In this way, a circuit protection element composed of two inductors and four capacitors, that is, a common mode noise filter, can suppress noise in two frequency bands and exhibit better performance.

도 3은 본 발명의 일 실시예에 따른 회로 보호 소자와 종래의 회로 소자의 특성을 비교한 특성 그래프이다. 도 4는 본 발명의 일 실시예에 따른 회로 보호 소자의 패턴 면적 대비 커패시터 면적 비율에 따른 특성 그래프이다. 3 is a characteristic graph comparing characteristics of a circuit protection device according to an embodiment of the present invention and a conventional circuit device. 4 is a graph of characteristics according to a ratio of a capacitor area to a pattern area of a circuit protection device according to an embodiment of the present invention.

도 3에서 빨간색 그래프(A)는 커패시터가 없는 경우이며, 파란색 그래프(B)와 녹색 그래프(D)는 양단에 커패시터가 있는 경우이고, 검정색 그래프(C)는 일단에 커패시터가 하나만 있는 경우이다. 도 4에서 빨간색 그래프(E) 및 파란색 그래프(B)는 양단에 커패시터가 있는 경우이다. 이 때, 각 그래프에서 커패시터의 면적, 코일 패턴 면적 및 코일 패턴 면적 대비 커패시터의 면적 그리고 삽입 손실은 하기 표 1과 같다. In FIG. 3, the red graph (A) is the case where there is no capacitor, the blue graph (B) and the green graph (D) are the case where there is a capacitor at both ends, and the black graph (C) is the case where there is only one capacitor at one end. In FIG. 4, the red graph (E) and the blue graph (B) show a case where there are capacitors at both ends. At this time, in each graph, the area of the capacitor, the area of the coil pattern, and the area of the capacitor relative to the area of the coil pattern and the insertion loss are shown in Table 1 below.

AA BB CC DD EE 패턴면적대비 CP 면적CP area compared to pattern area 0%0% 82%82% 53%53% 62%62% 35%35% 삽입 손실Insertion loss -28dB-28dB -53dB-53dB -47dB-47dB -39dB-39dB -32dB-32dB

이 때, 표 1을 참조하면, 커패시터가 없는 경우(A)보다 커패시터가 있는 경우(B,C,D)가 삽입 손실이 작아서 성능이 좋은 것을 확인할 수 있다. At this time, referring to Table 1, it can be seen that the insertion loss is lower in the case of the capacitor (B, C, D) than the case of the absence of the capacitor (A), so that the performance is good.

또한, 커패시터가 하나인 경우(C)와 비교할 때 한 쌍의 커패시터 전극이 있는 경우로서 코일 패턴 면적 대비 상기 커패시터 패턴의 면적이 70% 이상, 보다 바람직하게 80%인 경우(B), 커패시터가 하나인 경우(C)보다 삽입 손실이 작다는 것을 실험적으로 확인할 수 있다. 이 때, 코일 패턴 면적은 90% 미만일 수 있다. In addition, compared to the case where there is one capacitor (C), when there is a pair of capacitor electrodes, and the area of the capacitor pattern is 70% or more, more preferably 80%, compared to the coil pattern area (B), there is one capacitor. It can be confirmed experimentally that the insertion loss is smaller than that of the case (C). In this case, the coil pattern area may be less than 90%.

한편, 도 4에서 알 수 있는 바와 같이, 코일 패턴 면적 대비 커패시터 면적이 35% 인 경우(E) 삽입 손실이 두개의 피크값을 가지므로 두 개의 주파수 대역 노이즈를 억제할 수 있는 소자를 제공할 수 있다. 이 때, 바람직하게는 한 쌍의 커패시터 전극의 면적 대비 상기 코일 패턴의 면적이 25% 이상 45% 미만인 경우 둘 이상의 주파수 대역 노이즈를 억제할 수 있는 소자를 제공할 수 있다. On the other hand, as can be seen in FIG. 4, when the capacitor area is 35% compared to the coil pattern area (E), since the insertion loss has two peak values, a device capable of suppressing noise in two frequency bands can be provided. have. In this case, preferably, when the area of the coil pattern is 25% or more and less than 45% relative to the area of the pair of capacitor electrodes, a device capable of suppressing two or more frequency band noise may be provided.

본 발명의 일 실시예에 따른 회로 보호 소자는 하나의 커패시터를 구비한 회로 보호 소자와 비교할 때, 보다 양호한 성능을 나타낼 수 있으며, 커패시터와 코일 패턴 면적비에 따라 둘 이상의 주파수 대역의 노이즈를 억제할 수 있다. The circuit protection device according to an embodiment of the present invention can exhibit better performance compared to the circuit protection device having one capacitor, and can suppress noise in two or more frequency bands according to the area ratio of the capacitor and the coil pattern. have.

그에 따라 본 발명의 일 실시예에 따른 회로 보호 소자는 다양한 주파수의 기능을 채용하는 스마트폰 등의 휴대용 전자기기에 이용되어 전자기기의 품질을 향상시킬 수 있다.Accordingly, the circuit protection device according to an embodiment of the present invention may be used in a portable electronic device such as a smart phone employing functions of various frequencies to improve the quality of the electronic device.

이상에서 본 발명의 일 실시예에 대하여 설명하였으나, 본 발명의 사상은 본 명세서에 제시되는 실시 예에 제한되지 아니하며, 본 발명의 사상을 이해하는 당업자는 동일한 사상의 범위 내에서, 구성요소의 부가, 변경, 삭제, 추가 등에 의해서 다른 실시 예를 용이하게 제안할 수 있을 것이나, 이 또한 본 발명의 사상범위 내에 든다고 할 것이다.Although an embodiment of the present invention has been described above, the spirit of the present invention is not limited to the embodiment presented in the present specification, and those skilled in the art who understand the spirit of the present invention can add components within the scope of the same idea. It will be possible to easily propose other embodiments by changing, deleting, adding, etc., but it will be said that this is also within the scope of the present invention.

1 상부 커버층 2 하부 커버층
10 공통 모드 노이즈 필터 20 제 4 시트
22 제 3 코일 패턴 28 34 38 44 48 54 58 64 홀
26 36 56 66 제 1 인출 전극 30 제 2 시트
32 제 1 코일 패턴 40 제 1 시트
42 46 커패시터 전극 43 47 제 2 인출 전극
50 제 3 시트 52 제 2 코일 패턴
60 제 5 시트 62 제 4 코일 패턴
1 upper cover layer 2 lower cover layer
10 Common mode noise filter 20 4th sheet
22 3rd coil pattern 28 34 38 44 48 54 58 64 hole
26 36 56 66 1st lead electrode 30 2nd sheet
32 1st coil pattern 40 1st sheet
42 46 Capacitor electrode 43 47 Second lead electrode
50 Third sheet 52 Second coil pattern
60 5th sheet 62 4th coil pattern

Claims (11)

한 쌍의 커패시터 전극이 형성된 제 1 시트;
상기 제 1 시트의 상부에 위치되며 제 1 코일 패턴이 형성된 제 2 시트;
상기 제 1 시트의 하부에 위치되며 제 2 코일 패턴이 형성된 제 3 시트;
상기 제 2 시트 상부에 위치되며 제 3 코일 패턴이 형성된 제 4 시트 및
상기 제 3 시트 하부에 위치되며 제 4 코일 패턴이 형성된 제 5 시트를 포함하며,
상기 제 1 코일 패턴과 상기 제 4 코일 패턴이 상기 제 1 시트 및 상기 제 3 시트에 형성된 전도성 물질이 매립된 홀들을 통해 연결되어 제 1 인덕터를 형성하고,
상기 제 2 코일 패턴과 상기 제 3 코일 패턴이 상기 제 2 시트 및 상기 제 1 시트에 형성된 전도성 물질이 매립된 홀들을 통해 연결되어 제 2 인덕터를 형성하며,
상기 한 쌍의 커패시터 전극과 상기 제 1 및 제 2 코일 패턴 사이에 4개의 커패시터가 형성되고,
상기 한 쌍의 커패시터 전극의 면적 대비 상기 제 1 코일 패턴 내지 상기 제 4 코일 패턴의 면적은 25% 이상 45% 미만이며,
1㎓ 이상의 주파수 대역에서 삽입 손실이 -30dB 이하인 두 개의 피크값을 갖는 회로 보호 소자.
A first sheet on which a pair of capacitor electrodes are formed;
A second sheet positioned above the first sheet and having a first coil pattern formed thereon;
A third sheet positioned under the first sheet and having a second coil pattern formed thereon;
A fourth sheet positioned above the second sheet and having a third coil pattern formed thereon, and
And a fifth sheet positioned under the third sheet and having a fourth coil pattern formed thereon,
The first coil pattern and the fourth coil pattern are connected through holes in which the conductive material formed in the first sheet and the third sheet is buried to form a first inductor,
The second coil pattern and the third coil pattern are connected through holes in which the second sheet and the conductive material formed in the first sheet are buried to form a second inductor,
Four capacitors are formed between the pair of capacitor electrodes and the first and second coil patterns,
The area of the first to fourth coil patterns relative to the area of the pair of capacitor electrodes is 25% or more and less than 45%,
Circuit protection device with two peak values with an insertion loss of -30dB or less in a frequency band of 1GHz or more.
제 1 항에 있어서,
상기 한 쌍의 커패시터 전극은 상기 제 1 시트의 중앙부를 기준으로 대칭으로 형성되는, 회로 보호 소자.
The method of claim 1,
The pair of capacitor electrodes are formed symmetrically with respect to a central portion of the first sheet.
제 1 항에 있어서,
상기 한 쌍의 커패시터 전극은 서로 동일한 형태로 이루어지는, 회로 보호 소자.
The method of claim 1,
The pair of capacitor electrodes are formed in the same shape as each other, circuit protection element.
제 1 항에 있어서,
상기 한 쌍의 커패시터 전극 각각은 사각형, 모서리가 둥근 형태를 포함하는 다각형, 원형, 타원형, 스파이럴 형태 및 구불구불한 형태를 포함하는 형태로 이루어진 회로 보호 소자.
The method of claim 1,
Each of the pair of capacitor electrodes has a shape including a quadrangular shape, a polygonal shape including a rounded corner shape, a circular shape, an oval shape, a spiral shape, and a serpentine shape.
제 1 항에 있어서,
상기 코일 패턴의 턴수, 상기 커패시터 전극의 면적, 상기 커패시터 전극과 상기 코일 패턴 사이의 거리의 적어도 어느 하나에 따라 인덕턴스 및 커패시턴스가 조절되는 회로 보호 소자.
The method of claim 1,
Inductance and capacitance are adjusted according to at least one of the number of turns of the coil pattern, the area of the capacitor electrode, and a distance between the capacitor electrode and the coil pattern.
삭제delete 삭제delete 삭제delete 삭제delete 제 1 항에 있어서,
상기 제 1 코일 패턴 내지 상기 제 4 코일 패턴과 각각 연결되어 상기 제 2 시트 내지 상기 제 5 시트의 외측으로 각각 노출되는 제 1 인출 전극들과,
상기 한 쌍의 커패시터 전극과 각각 연결되어 상기 제 1 시트의 외측으로 노출되는 제 2 인출 전극들을 더 포함하는 회로 보호 소자.
The method of claim 1,
First lead-out electrodes respectively connected to the first to fourth coil patterns and exposed to the outside of the second to fifth sheets, respectively,
The circuit protection device further comprises second lead electrodes connected to the pair of capacitor electrodes and exposed to the outside of the first sheet.
제 10 항에 있어서,
상기 제 1 인출 전극들과 연결되어 상기 제 1 시트 내지 상기 제 5 시트의 측면에 형성된 제 1 외부 전극과, 상기 제 2 인출 전극과 연결되어 상기 제 1 시트 내지 상기 제 5 시트의 측면에 형성된 제 2 외부 전극을 더 포함하고,
상기 제 1 외부 전극은 입출력 단자와 회로 사이에 연결되며, 상기 제 2 외부 전극은 접지 단자와 연결된 회로 보호 소자.
The method of claim 10,
A first external electrode connected to the first withdrawal electrodes and formed on side surfaces of the first to fifth sheets, and a first external electrode connected to the second withdrawal electrode and formed on the side surfaces of the first to fifth sheets. 2 further comprising an external electrode,
The first external electrode is connected between an input/output terminal and a circuit, and the second external electrode is connected to a ground terminal.
KR1020140159149A 2014-11-14 2014-11-14 Circuit protection device KR102175234B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140159149A KR102175234B1 (en) 2014-11-14 2014-11-14 Circuit protection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140159149A KR102175234B1 (en) 2014-11-14 2014-11-14 Circuit protection device

Publications (2)

Publication Number Publication Date
KR20160057914A KR20160057914A (en) 2016-05-24
KR102175234B1 true KR102175234B1 (en) 2020-11-06

Family

ID=56113999

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140159149A KR102175234B1 (en) 2014-11-14 2014-11-14 Circuit protection device

Country Status (1)

Country Link
KR (1) KR102175234B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010021321A (en) * 2008-07-10 2010-01-28 Murata Mfg Co Ltd Lc composite component
KR101112519B1 (en) * 2007-09-27 2012-02-15 가부시키가이샤 무라타 세이사쿠쇼 Laminated bandpass filter
KR101445741B1 (en) * 2013-05-24 2014-10-07 주식회사 이노칩테크놀로지 Circuit protection device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053571A (en) * 1999-08-06 2001-02-23 Murata Mfg Co Ltd Lc noise filter

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101112519B1 (en) * 2007-09-27 2012-02-15 가부시키가이샤 무라타 세이사쿠쇼 Laminated bandpass filter
JP2010021321A (en) * 2008-07-10 2010-01-28 Murata Mfg Co Ltd Lc composite component
KR101445741B1 (en) * 2013-05-24 2014-10-07 주식회사 이노칩테크놀로지 Circuit protection device

Also Published As

Publication number Publication date
KR20160057914A (en) 2016-05-24

Similar Documents

Publication Publication Date Title
JP5840731B2 (en) Circuit protection element
US10176927B2 (en) Composite electronic component
KR101735599B1 (en) Circuit protection device
US10277190B2 (en) Multilayer filter
KR102029497B1 (en) Multi-layered chip component and board for mounting the same
JP6801826B2 (en) Filter element
US10917063B2 (en) Multilayer LC filter
JP6511741B2 (en) Impedance conversion element and method of manufacturing the same
US20130293338A1 (en) Circuit protection device
TWI660594B (en) Transceiver circuit and method of layout thereof
JP6261902B2 (en) Multilayer inductor and multilayer inductor array
KR102048100B1 (en) Multi-layered chip component and board having the same mounted thereon
KR20120047631A (en) A multilayer type inductor
KR102175234B1 (en) Circuit protection device
KR102310771B1 (en) Circuit protection device
KR20160057916A (en) Circuit protection device
CN111769094A (en) Inductor stack structure and radio frequency amplifier
KR20230021980A (en) Complex component
KR20240001636A (en) Electronic component
US20170288630A1 (en) Low-pass filter
KR20130117026A (en) Circuit protection device

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant