JP6501462B2 - 光電変換装置及び光電変換装置の駆動方法 - Google Patents

Description

本発明は、光電変換装置とその駆動方法に関する。

特許文献１に記載のＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型の光電変換部は、第１の電極と、第２の電極と、第１の電極および第２の電極の間に配された光電変換層を有する。特許文献１には、光電変換層から蓄積した信号電荷を排出するために、第１の電極と第２の電極との電位の大小関係を、信号電荷の蓄積時とは逆にした後、再び信号電荷の蓄積時と同じとすることが記載されている。

特開平８−１１６０４４号公報

特許文献１に記載の技術では、信号電荷の蓄積時と排出時とで、第１の電極と第２の電極との電位の大小関係を逆とするため、第１の電極あるいは第２の電極の一方に、信号電荷の蓄積時に供給する電位とは異なる電位を信号電荷の排出時に供給する。複数の画素で一斉に、第１の電極あるいは第２の電極の一方に供給している電位を変化させると、この電位の変化に伴って、第１の電極と第２の電極のうち電位を変化させた方の電極に接続された供給線に大電流が流れ、供給線の電位が変動する。この供給線の電位の変動により信号電荷の排出量が画素によって異なる場合があった。

本発明は上記課題に鑑み、電極間の電圧を変化させた際に生じる、供給線の電圧降下の影響を抑制することを目的とする。

本発明の一の態様は、光電変換部と画素出力部とを各々が有し、行列状に配された複数の画素を有する光電変換装置において、前記光電変換部は、第１の電極と、第２の電極と、前記第１の電極および前記第２の電極の間に配された、信号電荷を蓄積する光電変換層と、前記光電変換層および前記第２の電極の間に配された絶縁層と、を含み、前記画素出力部は、前記光電変換部が蓄積した前記信号電荷に基づく光信号が前記第２の電極から出力される入力ノードを備え、前記複数の画素の一部の画素の前記第１の電極と前記第２の電極との電位の大小関係が、前記第１の電極の方が前記第２の電極よりも小さい第１の関係から前記第１の関係とは逆の関係である第２の関係に変化するタイミングと、前記複数の画素の他の一部の画素の前記第１の電極と前記第２の電極との電位の大小関係が、前記第２の関係から前記第１の関係に変化するタイミングとを重ねる駆動部をさらに有し、前記一部の画素には、間に少なくとも１つの他の行を挟む複数の行の画素が含まれ、かつ、前記他の一部の画素には、前記少なくとも１つの他の行を含む複数の行の画素が含まれることを特徴とする光電変換装置である。

また、別の態様は、光電変換部と画素出力部とを各々が有し、行列状に配された複数の画素を有し、前記光電変換部は、第１の電極と、第２の電極と、前記第１の電極および前記第２の電極の間に配された、信号電荷を蓄積する光電変換層と、前記光電変換層および前記第２の電極の間に配された絶縁層と、を含む光電変換装置の駆動方法であって、前記画素出力部の入力ノードに、前記光電変換部が蓄積した前記信号電荷に基づく光信号を前記第２の電極から出力する第１ステップと、前記複数の画素の一部の画素の前記第１の電極と前記第２の電極との電位の大小関係を、前記第１の電極の方が前記第２の電極よりも小さい第１の関係から前記第１の関係とは逆の関係である第２の関係に変化させる第２ステップと、前記複数の画素の他の一部の画素の前記第１の電極と前記第２の電極との電位の大小関係を、前記第２の関係から前記第１の関係に変化させる第３ステップとを有し、前記一部の画素には、間に少なくとも１つの他の行を挟む複数の行の画素が含まれ、かつ、前記他の一部の画素には、前記少なくとも１つの他の行を含む複数の行の画素が含まれ、前記第２ステップを行う期間と前記第３ステップを行う期間とを重ねることを特徴とする光電変換装置の駆動方法である。

本発明によれば、画素から出力される信号のＳＮ比を向上させることができる。

光電変換装置の構成の一例を示した図 画素の構成の一例を示した図と、画素処理部の構成の一例を示した図 光電変換装置の動作の一例を示した図 画素の構成の他の一例を示した図 光電変換部の動作の一例を示した図 光電変換装置の動作の他の一例を示した図 光電変換装置の動作の他の一例を示した図 光電変換装置の動作の他の一例を示した図 画素処理部の構成の他の一例を示した図 光電変換装置の動作の他の一例を示した図 光電変換システムの構成の一例を示した図

以下、実施形態を説明する。各図面において、同様な機能を有する要素には同一の符号を付し、重複した説明を省略することもある。

（第１の実施形態）
図１は、第１の実施形態の光電変換装置の構成を示す図である。

光電変換装置１は、画素１０を複数有する画素行２が複数配された構成を有する。画素１０は、行列状に配列されているとも言える。さらに光電変換装置１は、垂直走査回路３、駆動信号供給部４、複数の画素行２の各々に各々が対応して設けられた複数のスイッチ部５、タイミングジェネレータ（以下、ＴＧと表記する）６、信号処理部７、複数列の画素１０の各列に各々が対応して設けられた複数の垂直信号線１７を有する。

駆動信号供給部４は、複数のスイッチ部５の各々に対し、制御信号を出力する。図１では、複数のスイッチ部５の各々は、複数の画素行２の各々に対応して設けられている。また、図１では、信号処理部７を１つのブロックとして示しているが、信号処理部７は、画素１０の列に対応して各々が設けられた複数の列信号処理回路を含む。

図１に示した、１行目の画素行Ｖ１、４行目の画素行Ｖ４、７行目の画素行Ｖ７は第１のグループに属する。２行目、５行目、８行目の画素行は第２のグループに属する。３行目、６行目、９行目の画素行は第３のグループに属する。同じグループに属する画素行同士では、駆動信号供給部４から供給される信号が共通となっている。

図２（ａ）は、図１に示した複数の画素１０のうちの、１つの画素１０を示した図である。画素１０は、フォトダイオードＰＤ、転送トランジスタ１３、リセットトランジスタ１４、第１画素出力部１６、画素電流源１８、画素処理部２０を有する。第１画素出力部１６は、第１増幅トランジスタ１６ａ、第１選択トランジスタ１６ｂを有する。

図２（ａ）は、図１に示した複数の画素１０のうちの、１つの画素１０を示した図である。画素１０は、フォトダイオードＰＤ、転送トランジスタ１３、リセットトランジスタ１４、第１増幅トランジスタ１６ａ、第１選択トランジスタ１６ｂ、画素電流源１８、画素処理部２０を有する。第１画素出力部１６は、第１増幅トランジスタ１６ａ、第１選択トランジスタ１６ｂを有する。

転送トランジスタ１３の制御ノードには、図１に示したスイッチ部５から信号φＴが入力される。リセットトランジスタ１４の制御ノードには、図１に示したスイッチ部５から信号φＲｅｓが入力される。リセットトランジスタ１４の一方の主ノーには、電圧Ｖｄ１が入力される。第１選択トランジスタ１６ｂの制御ノードには、図１に示したスイッチ部５から信号φＳｅｌが入力される。

第１増幅トランジスタ１６ａの一方の主ノードには電圧Ｖｄ２が入力される。第１増幅トランジスタ１６ａと画素電流源１８とでソースフォロワ回路が構成される。転送トランジスタ１３、リセットトランジスタ１４、第１選択トランジスタ１６ｂのそれぞれは、制御ノードに入力される信号の信号レベルに応じて、導通、非導通を制御するスイッチである。

図２（ｂ）は、図２（ａ）に示した画素処理部２０の構成を示した図である。画素処理部２０は、トランジスタ２１、トランジスタ２２、トランジスタ２３、トランジスタ２４、第２画素出力部２５、容量素子ＣＮ、容量素子ＣＳを有する。第２画素出力部２５は、第２増幅トランジスタ２５ａ、第２選択トランジスタ２５ｂを有する。第２増幅トランジスタ２５ａの一方の主ノードには、電圧Ｖｄ２が入力される。第２増幅トランジスタ２５ａと、垂直信号線１７に電流を供給する電流源３０とでソースフォロワ回路が構成される。ノードＡは、第１選択トランジスタ１６ｂと、トランジスタ２１との間の電気的経路のノードである。

トランジスタ２１の制御ノードには、スイッチ部５から信号φＴＮＳが入力される。トランジスタ２２の制御ノードには、スイッチ部５から信号φＴＮが入力される。トランジスタ２３の制御ノードには、スイッチ部５から信号φＴＳが入力される。トランジスタ２４の制御ノードには、スイッチ部５から信号φＴＣが入力される。トランジスタ２４の一方の主ノードには電圧Ｖｒｆ１が入力される。第２選択トランジスタ２５ｂの一方の主ノードには、スイッチ部５から信号φＳｅｌ２が入力される。

図３は、図１に示した光電変換装置の動作を示したタイミング図である。

図３に示した信号φＲＥＳ１、信号φＴ１は、第１のグループに属する画素１０に対して供給される、図２（ａ）に示した信号φＲＥＳ、信号φＴである。図３に示した信号φＴＮ１、信号φＴＳ１は、第１のグループに属する画素１０に対して供給される、図２（ｂ）に示した信号φＴＮ、信号φＴＳである。

図３に示した信号φＲＥＳ２、信号φＴ２は、第２のグループに属する画素１０に対して供給される、図２（ａ）に示した信号φＲＥＳ、信号φＴである。図３に示した信号φＴＮ２、信号φＴＳ２は、第２のグループに属する画素１０に対して供給される、図２（ｂ）に示した信号φＴＮ、信号φＴＳである。

信号φＳｅｌ、φＴＮＳは、図１に示した画素１０の全行に対して、共通に供給される信号である。

信号φＳｅｌ２、φＴＣ、φＴＮ、φＴＳは、画素１０の行ごとに供給される信号である。図３では、ｎ行目の画素１０に供給されるそれぞれの信号を、−ｎを末尾に付して示している。本実施形態では、ｎ＝１として説明する。

図３に示した動作では、駆動信号供給部４は信号φＲｅｓ１、φＲｅｓ２、φＲｅｓ３のそれぞれの信号レベルを、画素１０が属するグループごとに順次、ＬｏからＨｉとする。また、駆動信号供給部４は、信号φＴ１、φＴ２、φＴ３のそれぞれの信号レベルもまた、画素１０が属するグループごとに順次、ＬｏからＨｉとする。このように、駆動信号供給部４は、信号φＴ１、φＴ２、φＴ３の信号レベルをグループごとに順次ＬｏからＨｉとする。従って、画素１０の各行を順次走査するローリングシャッタに比して、図３に示した動作は、画素１０の行ごとの露光タイミングのずれを小さくしている。従って、図３に示した動作を、疑似的なグローバルシャッタと見なすことができる。

期間ＴＡは、期間ＴＲｅｓと期間ＴＴＳとを有する。期間ＴＲｅｓにおいて、駆動信号供給部４は、信号φＲｅｓ１、φＲｅｓ２、φＲｅｓ３の信号レベルを順次ＬｏからＨｉにする。これにより、第１のグループ、第２のグループ、第３のグループの各々の画素１０のノードＦＤの電位が電圧Ｖｄ１に基づく電位にリセットされる。また、駆動信号供給部４は、信号φＴＮ１、信号φＴＮ２、信号φＴＮ３の信号レベルを順次ＬｏからＨｉにする。これにより、ノードＦＤのリセットが解除された後に第１増幅トランジスタ１６ａが出力する信号を、図１に示した全行の画素１０の各々の容量素子ＣＮが保持する。この第１増幅トランジスタ１６ａが出力した信号、および、容量素子ＣＮが保持した信号をそれぞれノイズ信号と表記する。

期間ＴＲｅｓでは、図３に示したように、駆動信号供給部４が信号φＲｅｓ１の信号レベルをＨｉとしている期間の一部と、駆動信号供給部４が信号φＴＮ１の信号レベルをＨｉとしている期間の一部とを重ねている。つまり、本実施形態の光電変換装置は、ノードＦＤがリセットされている期間に、画素処理部２０がノイズ信号のサンプリングを行っている。これにより、ノードＦＤのリセットが終了した後に、画素処理部２０がノイズ信号のサンプリングを開始する構成に比して、ノイズ信号に含まれるノードＦＤの暗電流成分を低減することができる。

期間ＴＮに、駆動信号供給部４は信号φＴＮ１、φＴＮ２、φＴＮ３の信号レベルをグループごとに順次Ｈｉとする。これにより、３つのグループの画素１０は、グループごとに順次、ノイズ信号が容量素子ＣＮに出力される。

尚、本実施形態では信号φＲｅｓ１の信号レベルがＨｉからＬｏに遷移するタイミングと、信号φＲｅｓ２の信号レベルがＬｏからＨｉに遷移するタイミングは、同じタイミングの時刻ｔ２である。また、信号φＲｅｓ２の信号レベルがＨｉからＬｏに遷移するタイミングと、信号φＲｅｓ３の信号レベルがＨｉからＬｏに遷移するタイミングは、同じタイミングの時刻ｔ３である。

期間ＴＴＳに、駆動信号供給部４は、信号φＴ１、φＴ２、φＴ３の信号レベルを順次ＬｏからＨｉにする。これにより、全行の画素１０の各々のノードＦＤの電位はフォトダイオードＰＤから転送された電荷に基づく電位となる。また、駆動信号供給部４が、信号φＴＳ１、φＴＳ２、φＴＳ３の信号レベルを順次ＬｏからＨｉにする。これにより、フォトダイオードＰＤから転送された電荷に基づく電位となったノードＦＤの電位に基づいて、第１増幅トランジスタ１６ａが出力する信号を、図１に示した全行の画素１０の各々の容量素子ＣＳが保持する。この第１増幅トランジスタ１６ａが出力した信号、および、容量素子ＣＳが保持した信号をそれぞれ光信号と表記する。

期間ＴＴＳでは、図３に示したように、駆動信号供給部４が信号φＴ１の信号レベルをＨｉとしている期間の一部と、駆動信号供給部４が信号φＴＳ１の信号レベルをＨｉとしている期間の一部とが重なっている。つまり、本実施形態の光電変換装置は、フォトダイオードＰＤの電荷がノードＦＤに転送されている期間に、画素処理部２０が光信号のサンプリングを行っている。これにより、ノードＦＤにフォトダイオードＰＤの電荷が転送された後に、画素処理部２０が光信号のサンプリングを開始する構成に比して、光信号に含まれるノードＦＤの暗電流成分を低減することができる。

その後の期間ＴＢにおいて、画素１０の行ごとに、ノイズ信号と光信号とがそれぞれ垂直信号線１７を介して、信号処理部７の各々の列信号処理回路に出力される。列信号処理回路は、光信号からノイズ信号を差し引いた信号を、光電変換装置の外部に出力する。これにより、本実施形態の光電変換装置は、光信号から、さらにＳＮ比を向上させた信号を出力することができる。

期間ＴＢのうちの、１行目（ｎ＝１）の画素１０の動作に関わる期間ＴＶ１について説明する。

１行目の画素１０のそれぞれの容量素子ＣＮはノイズ信号を保持している。１行目の画素１０のそれぞれの容量素子ＣＳは光信号を保持している。

時刻ｔ１０から時刻ｔ１８の期間、垂直走査回路３が信号φＳｅｌ２−ｎの信号レベルをＨｉとすることによって、１行目の画素１０の各々のトランジスタ２５ｂがオンする。これにより、１行目の画素１０の各々の第２画素出力部２５がそれぞれ、対応する垂直信号線１７に信号を出力できる状態となる。

時刻ｔ１１からｔ１２の期間、垂直走査回路３が、信号φＴＣ―ｎの信号レベルをＨｉとすることにより、トランジスタ２４がオンとなる。これにより、トランジスタ２５ａのゲートであるノードＢの電位が、電圧Ｖｒｆ１の電位にリセットされる。

時刻ｔ１３からｔ１４の期間ＴＲＮに、垂直走査回路３が、信号φＴＮ―ｎの信号レベルをＨｉとすることにより、トランジスタ２２がオンとなる。これにより、ノイズ信号が第２画素出力部２５と、垂直信号線１７とを通して、列信号処理回路に出力される。その後、再び垂直走査回路３が信号φＴＣ−ｎの信号レベルをＨｉとすることにより、ノードＢの電位がリセットされる。その後、垂直走査回路３が信号φＴＳ−ｎの信号レベルをＨｉとすることにより、トランジスタ２３がオンする。これにより、光信号が第２画素出力部２５と垂直信号線１７とを通して、列信号処理回路に出力される。

期間ＴＢにおいて、本実施形態の光電変換装置は、この期間ＴＶ１の動作を、画素１０の行ごとに順次行う。これにより、各行の画素１０は、列信号処理回路に、光信号とノイズ信号とを順次出力する。

本実施形態の光電変換装置は、上述したように、ノードＦＤがリセットされている期間に、画素処理部２０がノイズ信号のサンプリングを行っている、これにより、ノイズ信号に含まれるノードＦＤの暗電流成分を低減することができる。この効果と、上述した光信号に含まれるノードＦＤの暗電流成分の低減の効果の他に、以下に述べる効果を、本実施形態の光電変換装置は有する。

本実施形態では、画素１０を複数のグループに分け、駆動信号の信号レベルを変化させるタイミングを、グループごとに異ならせている。駆動信号の一つである信号φＲｅｓを全行の画素１０に対して共通して供給すると、全行の画素１０のノードＦＤと電源Ｖｄ１が同時に電気的に接続される。これにより、全行の画素１０のノードＦＤと電源Ｖｄ１との間で一斉に電流が流れる。この全行の画素１０のノードＦＤと電源Ｖｄ１との間で一斉に流れる電流は、電源Ｖｄ１の電位に変動を生じさせる。この電源Ｖｄ１の電位の変動により、リセット後のノードＦＤの電位に一時的な変動が生じる。このノードＦＤの電位の一時的な変動は、容量素子ＣＮが保持するノイズ信号の電位を変動させる。一方、ノイズ信号を第１増幅トランジスタ１６ａが出力する期間に比して、ノードＦＤの一時的な電位の変動が低減した状態で、第１増幅トランジスタ１６ａは光信号を出力する。従って、ノイズ信号に含まれるノイズ成分の信号レベルと、光信号に含まれるノイズ成分の信号レベルとが異なる。これにより、列信号処理回路が光信号とノイズ信号とを精度よく差し引くことができない。本実施形態の光電変換装置は、駆動信号の一つである信号φＲｅｓの信号レベルをＬｏからＨｉにするタイミングを、グループごとに異ならせている。このため、全行の画素１０のうちの一部の画素１０ずつ、ノードＦＤの電位がリセットされる。よって、一部の画素１０ずつ電源Ｖｄ１に電気的に接続されるため、電源Ｖｄ１の電位の変動を、全行の画素１０が同時に電源Ｖｄ１に電気的に接続される場合に比して低減することができる。これにより、本実施形態の光電変換装置は、全行の画素１０が同時に電源Ｖｄ１に電気的に接続される場合に比して、ノイズ信号の電位の変動を低減できる。よって、全行の画素１０が同時に電源Ｖｄ１に電気的に接続される場合に比して、光信号とノイズ信号とに含まれるノイズ成分の信号レベルを揃えやすくすることができる。これにより、列信号処理回路は、光信号とノイズ信号とを精度よく差し引いた信号を出力することができる。

尚、本実施形態では、画素１０を３つのグループに分けていた。本実施形態の光電変換装置はこの例に限定されるものではなく、画素１０の数がＸ個であるとすると、２以上、Ｘ以下のグループ数であれば良い。

また、本実施形態の光電変換装置では光信号のノイズ信号との差を得るのは、信号処理部７が有する列信号処理回路であった。本実施形態はこの例に限定されるものではなく、光電変換装置がノイズ信号と光信号とをそれぞれ光電変換装置の外部に出力し、光電変換装置の外部で光信号とノイズ信号との差を得ても良い。また、信号処理部７が、複数の列信号処理回路から順次出力される信号を、光電変換装置の外部に出力する出力部を有する場合には、この出力部が光信号とノイズ信号との差を得るようにしても良い。また、列信号処理回路が、ノイズ信号を保持するクランプ容量を有するようにしても良い。この場合には、光信号が、ノイズ信号を保持したクランプ容量を介して、後段の回路に出力される。これにより、クランプ容量の後段の回路には、光信号とノイズ信号との差の信号が出力される。

尚、本実施形態の画素処理部２０は、図２（ｂ）の構成に限定されない。他の画素処理部２０の構成について、説明する。

図９（ａ）、図９（ｂ）の各々は、画素処理部２０の構成を示す図である。図９（ａ）、図９（ｂ）においては、図２（ｂ）に示した部材と同じ機能を有する部材については、図２（ｂ）で付した符号と同じ符号を、図９（ａ）、図９（ｂ）のそれぞれにおいても付している。

図９（ａ）に示した画素処理部２０を説明する。トランジスタ２１Ｎとトランジスタ２２Ｎとの間の電気的経路に、容量素子ＣＮが電気的に接続されている。また、トランジスタ２１Ｓとトランジスタ２２Ｓとの間の電気的経路に、容量素子ＣＳが電気的に接続されている。また、トランジスタ２１Ｎとトランジスタ２１Ｓとは互いに同じノードＡに電気的に接続されている。また、トランジスタ２２Ｎとトランジスタ２２Ｓは、互いに同じノードＢに電気的に接続されている。トランジスタ２１Ｎ、２２Ｎ、２１Ｓ、２２Ｓのゲートには、駆動信号供給部４から、それぞれ順に、信号φＴＮＷ、φＴＮＲ、φＴＳＷ、φＴＳＲが供給される。

第１のグループに属する画素１０の信号φＴＮＷの波形は、図３で示した信号φＴＮ１と同じ波形である。第２のグループに属する画素１０の信号φＴＮＷは、図３で示した信号φＴＮ２と同じ波形である。第３のグループに属する画素１０の信号φＴＮＷは、図３で示した信号φＴＮ３と同じ波形である。

第１のグループに属する画素１０の信号φＴＳＷの波形は、図３で示した信号φＴＳ１と同じ波形である。第２のグループに属する画素１０の信号φＴＳＷは、図３で示した信号φＴＳ２と同じ波形である。第３のグループに属する画素１０の信号φＴＳＷは、図３で示した信号φＴＳ３と同じ波形である。

第１のグループに属する画素１０の信号φＴＳＷの波形は、図３で示した信号φＴＳ１と同じ波形である。第２のグループに属する画素１０の信号φＴＳＷは、図３で示した信号φＴＳ２と同じ波形である。第３のグループに属する画素１０の信号φＴＳＷは、図３で示した信号φＴＳ３と同じ波形である。

ｎ行目の画素１０の信号φＴＮＲの波形は、図３で示した信号φＴＮ−ｎと同じ波形である。ｎ＋１行目の画素１０の信号φＴＮＲは、図３で示した信号φＴＮ−ｎ＋１と同じ波形である。

ｎ行目の画素１０の信号φＴＳＲの波形は、図３で示した信号φＴＳ−ｎと同じ波形である。ｎ＋１行目の画素１０の信号φＴＳＲは、図３で示した信号φＴＳ−ｎ＋１と同じ波形である。

このように、図９（ａ）の画素処理部２０は、ノイズ信号と光信号をそれぞれ垂直信号線１７に出力することができる。

次に、図９（ｂ）の画素処理部２０を説明する。図９（ｂ）は、容量素子ＣＬがノイズ信号をクランプする構成である。

画素処理部２０は、第３画素出力部２５−１、第４画素出力部２５−２を有する。第３画素出力部２５−１は、第３増幅トランジスタ２５０ａ、第３選択トランジスタ２５０ｂを有する。第３増幅トランジスタ２５０ａの入力ノードは、容量素子ＣＳと、トランジスタ２１とが電気的に接続されている。第３増幅トランジスタ２５０ｂは、トランジスタ２６に電気的に接続されている。トランジスタ２６は、容量素子ＣＬの一方のノードに電気的に接続されている。容量素子ＣＬの他方のノードは、ノードＢを介して、第４画素出力部２５−２が有する第４増幅トランジスタ２５１ａに電気的に接続されている。また、容量素子ＣＬの他方のノードは、トランジスタ２７に電気的に接続されている。トランジスタ２７のゲートは、駆動信号供給部４から信号φＣｌａｍｐが入力される。また、トランジスタ２７には、電圧Ｖｒｆ２が入力される。

第４画素出力部２５−２は、第４選択トランジスタ２５１ｂを有する。

第３選択トランジスタ２５０ｂのゲートには、信号φＳｅｌ３が垂直走査回路３から入力される。また、第４選択トランジスタ２５１ｂのゲートには、信号φＳｅｌ４が垂直走査回路３から入力される。

図１０は、図９（ｂ）に示した画素処理部２０を備える光電変換装置の動作を示したタイミング図である。複数のスイッチ部５の各々は、垂直走査回路３が出力する信号と、駆動信号供給部４が出力する信号とを受ける複数のＡＮＤ回路を備える。信号φＴＮＳ２、φＳｅｌ３、φＳｅｌ４のそれぞれは、スイッチ部５が備える複数のＡＮＤ回路のそれぞれが出力する信号である。垂直走査回路３は、信号φＴＮＳ１、φＴＮＳ２、φＳｅｌ３、φＳｅｌ４を各々が出力する複数のＡＮＤ回路の各々に出力する信号の信号レベルを、期間ＴＡの間、Ｈｉとする。従って、信号φＴＮＳ１、φＴＮＳ２、φＳｅｌ３、φＳｅｌ４の信号レベルは、期間ＴＡの間、駆動信号供給部４が出力する信号レベルに基づいて決定される。一方、期間ＴＢにおいては、垂直走査回路３は、信号φＴＮＳ２、φＳｅｌ３、φＳｅｌ４を各々が出力する複数のＡＮＤ回路の各々に出力する信号の信号レベルを、画素行２ごとに順次ＬｏからＨｉとする。一方、駆動信号供給部４は、期間ＴＢにおいては、信号φＴＮＳ１、φＴＮＳ２、φＳｅｌ３、φＳｅｌ４を各々が出力する複数のＡＮＤ回路の各々に出力する信号の信号レベルをＨｉのままとする。従って、信号φＴＮＳ１、φＴＮＳ２、φＳｅｌ３、φＳｅｌ４の信号レベルは、期間ＴＢの間、垂直走査回路３が出力する信号レベルに基づいて決定される。

信号φＣｌａｍｐの信号レベルがＨｉからＬｏに遷移した時に、全行の画素１０の各々の容量素子ＣＬは、ノイズ信号をクランプする。その後の期間ＴＢでは、ｎ行目の画素１０から順に、容量素子ＣＬによって、光信号からノイズ信号を差し引いた信号に基づく信号を、第４画素出力部２５−２が垂直信号線１７に出力する。

このように、図９（ａ）、図９（ｂ）に示した画素処理部２０を備える光電変換装置においても、図２（ｂ）に示した画素処理部２０を備える光電変換装置と同じ効果を得ることができる。

（第２の実施形態）
本実施形態は、光電変換部と画素出力部とを各々が有する複数の画素を有し、光電変換部が、第１の電極と、第２の電極と、第１の電極および第２の電極の間に配された、信号電荷を蓄積する光電変換層と、光電変換層および前記第２の電極の間に配された絶縁層を有する構成である。そして、第１の電極と第２の電極との間に印加される電圧に応じて、光電変換部に信号電荷を蓄積可能となる蓄積動作と、この信号電荷を光電変換部から排出可能な排出動作とを切り替え可能である。

本実施形態では、第１の実施形態とは異なる点を中心に説明する。本実施形態の光電変換装置の構成は、図１と同じである。

図４（ａ）に示した画素１０は、容量駆動部１２、垂直信号線１７、電流源１８、列信号処理部２０を有する。また、第１の電極２０１は、電源部３０ａから電位Ｖｓが供給される。

図４（ａ）では１つの画素１０を示しているが、複数行および複数列に渡って配された複数の画素１０のうちの１つを示したものである。また、図４（ａ）では、垂直信号線１７、電流源１８、画素処理部２０を１つずつ示した。 画素１０は、光電変換部１０１ａを有する。光電変換部１０１ａは、第１の電極２０１、ブロッキング層２０３、光電変換層２０５、絶縁層２０７、第２の電極２０９を有する。ブロッキング層２０３は第１の電極２０１と光電変換層２０５との間に設けられており、光電変換層２０５はブロッキング層２０３と絶縁層２０７との間に設けられている。また、絶縁層２０７は、光電変換層２０５と第２の電極２０９との間に設けられている。

第１の電極２０１は、光電変換層２０５が感度を有する波長域の光の透過率の高い導電部材で構成される。例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）などのインジウム、および／またはスズを含む化合物や、ＺｎＯなどの化合物が、第１の電極２０１の材料として用いられる。これにより、本実施形態の光電変換層２０５は、銅などの不透明の電極を第１の電極２０１として用いる場合に比して、より多くの光を取り込むことができる。他の例として、本実施形態の第１の電極２０１は、所定の量の光が透過する程度の薄さを有するポリシリコンや金属で形成されていても良い。

ブロッキング層２０３は、第１の電極２０１から光電変換層２０５へ、光電変換層２０３が蓄積する信号電荷と同じ導電型の電荷が光電変換層２０３に注入されることを阻止する。光電変換層２０５は、第１の電極２０１に印加される電位Ｖｓと、第２の電極２０９の電位との電位差によって空乏化する。また第１の電極２０１に印加される電位Ｖｓと第２の電極２０９の電位との関係に応じて、光電変換層２０５のポテンシャルの傾きが反転する。このような構成により、光電変換層２０５は、信号電荷の蓄積、および、蓄積された信号電荷の排出を行うことができる。光電変換部１０１ａの動作については後述する。

尚、本実施形態において、第１の電極２０１に供給される電源電圧は、電源部３０ａから供給される電位Ｖｓである。

光電変換層２０５は、真性のアモルファスシリコン（以下、ａ−Ｓｉ）、低濃度のＰ型のａ−Ｓｉ、低濃度のＮ型のａ−Ｓｉなどで形成される。あるいは、光電変換層２０５は、化合物半導体で形成されてもよい。例えば、ＢＮ、ＧａＡｓ、ＧａＰ、ＡｌＳｂ、ＧａＡｌＡｓＰなどのＩＩＩ−Ｖ族化合物半導体、ＣｄＳｅ、ＺｎＳ、ＨｄＴｅなどのＩＩ−ＶＩ族化合物半導体、ＰｂＳ、ＰｂＴｅ、ＣｕＯなどのＩＶ−ＶＩ族化合物半導体が挙げられる。あるいは、光電変換層２０５は、有機材料で形成されてもよい。例えば、フラーレン、クマリン６（Ｃ６）、ローダミン６Ｇ（Ｒ６Ｇ）、亜鉛フタロシアニン（ＺｎＰｃ）、キナクリドン、フタロシアニン系化合物、ナフタロシアニン系化合物などを用いることができる。さらに、光電変換層２０５は、上述の化合物半導体を含んで構成された量子ドット膜を用いることができる。

光電変換層２０５が半導体で構成される場合、当該半導体の不純物濃度が低いか、あるいは、当該半導体は真性であるとよい。このような構成によれば、光電変換層２０５に空乏層を十分に広げることができるため、高感度化、ノイズ低減などの効果を得ることができる。

ブロッキング層２０３には、光電変換層２０５に用いられる半導体と同じ材料であって、光電変換層２０５に用いられる半導体よりも不純物濃度の高いＮ型あるいはＰ型の半導体を用いることができる。例えば、光電変換層２０５にａ−Ｓｉが用いられる場合、ブロッキング層２０３に不純物がドープされたＮ型のａ−Ｓｉ、あるいは、不純物がドープされたＰ型のａ−Ｓｉが用いられる。不純物濃度の違いによりフェルミ準位の位置が異なるため、ブロッキング層２０３は、電子およびホールのうち一方に対してのみ、ポテンシャルバリアとして機能する。光電変換層２０５が量子ドット膜を含む場合には、量子ドット膜に用いられる半導体と同じ材料であって、量子ドット膜の導電型とは逆の導電型のブロッキング層２０３を設ければよい。例えば、量子ドット膜がＰ型のＰｂＳである場合には、ブロッキング層２０３はＮ型のＰｂＳとすれば良い。また、量子ドット膜と同じ材料で、同じ導電型のブロッキング層２０３であっても、不純物濃度を量子ドット膜とブロッキング層２０３とで異ならせればよい。

もしくは、光電変換層２０５とは異なる材料でブロッキング層２０３を構成することができる。このような構成によれば、ヘテロ接合が形成される。材料の違いによりバンドギャップが異なるため、電子およびホールのうち一方に対してのみ、ポテンシャルバリアを形成することができる。光電変換層２０５が量子ドット膜を含む場合には、例えば量子ドット膜としてＰｂＳを用い、ブロッキング層２０３にＺｎＯを用いるようにしても良い。

光電変換層２０５と第２の電極２０９との間には、絶縁層２０７が配される。例えば絶縁層２０７の材料として、アモルファス酸化シリコン（以下、ａ−ＳｉＯ）、アモルファス窒化シリコン（ａ−ＳｉＮ）、有機材料が用いられる。絶縁層２０７の厚さは、トンネル効果により信号電荷が透過しない程度の厚さとするとよい。このような構成にすることで、リーク電流を低減できるため、ノイズを低減することができる。具体的には、絶縁層２０７の厚さは５０ｎｍ以上とするとよい。

ブロッキング層２０３、光電変換層２０５、および、絶縁層２０７にアモルファス膜を用いる場合は、水素化処理を行い、水素でダングリングボンドを終端してもよい。このような構成により、ノイズを低減することができる。

第２の電極２０９は金属などの導電部材で構成される。第２の電極２０９には、配線を構成する導電部材、あるいは、外部と接続するためのパッド電極を構成する導電部材と同じ材料が用いられる。このような構成によれば、本実施形態の光電変換部１０１ａは、第２の電極２０９と、配線を構成する導電部材、あるいは、パッド電極とを同時に形成することができる。したがって、本実施形態の光電変換部１０１ａは、第２の電極２０９を、配線を構成する導電部材あるいはパッド電極と異なる材料とした場合に比して、簡略化した製造プロセスで製造することができる。

光電変換部１０１ａの第１の電極２０１は電源部３０ａと電気的に接続されている。電源部３０ａは、第１の電極２０１に電位Ｖｓを供給する。リセットトランジスタ１４は、ソースとドレインの一方にリセット電位Ｖｒｅｓが供給され、ソースとドレインの他方がノードＦＤに電気的に接続されている。リセット電位Ｖｒｅｓは、電位Ｖｓよりも小さい電位である。本実施形態では、電位Ｖｓは５Ｖ、リセット電位Ｖｒｅｓは２Ｖとする。

容量駆動部１２は、バッファ回路１２ａと容量素子１２ｂとを有する。容量素子１２ｂの一方のノードである第１のノードは、第３のノードであるノードＦＤに電気的に接続されている。さらに言えば、容量素子１２ｂの第１のノードは、光電変換部１０１ａの第２の電極２０９に電気的に接続されている。容量素子１２ｂの他方のノードである第２のノードは、バッファ回路１２ａに電気的に接続されている。バッファ回路１２ａには、駆動信号供給部４から信号φＶｐが入力される。バッファ回路１２ａは、信号φＶｐの電位をバッファした電位を、容量素子１２ｂに供給する。駆動信号供給部４は、電位の異なる信号φＶｐを、バッファ回路１２ａを介して、容量素子１２ｂに供給する電位供給部である。

ノードＦＤには容量素子１２ｂが電気的に接続される。容量素子１２ｂは、例えば、互いに対向する２つの電極を含む。２つの電極はポリシリコンや金属などの材料で構成される。あるいは、容量素子１２ｂは、半導体領域と当該半導体領域の上に配されたゲート電極とを含んで構成される。

ノードＦＤに容量素子１２ｂが接続される構成によれば、光信号を光電変換部１０１ａから読み出すときにノイズを低減することができる。このノイズ低減の効果について説明する。

本実施形態の光電変換装置では、ノードＦＤの電位の制御を行う。光電変換部１０１ａの第２の電極２０９の電位は、ノードＦＤの容量値と、第１の電極２０１と第２の電極２０９との間の容量成分の容量値（以下、光電変換部１０１ａの容量値とする）との比に応じて変化する。これは、ノードＦＤと光電変換部１０１ａとを、直列に接続された２つの容量として見なすことができるからである。

本実施形態の光電変換装置では、ノードＦＤの容量値が大きいほど、ノードＦＤの電位を変化させた時の第２の電極２０９の電位の変化量が大きくなる。

本実施形態によれば、ノードＦＤに容量素子１２ｂが電気的に接続される。そのため、容量素子１２ｂの容量値の分だけ、ノードＦＤの容量値を実質的に大きくすることができる。したがって、光電変換部１０１ａから光信号を読み出すために、第２の電極２０９の電位を制御した際に、第１の電極２０１と第２の電極２０９との間に大きな電位差を印加することができる。これにより、本実施形態の光電変換装置は、光電変換層２０５を容易に空乏化することができるため、光信号に含まれるノイズ成分の信号レベルを低減することができる。

第１増幅トランジスタ１６ａから、選択トランジスタ１６ｂを介して出力された信号は、画素信号処理部２０に入力される。画素信号処理部２０の構成は、図２（ｂ）と同じである。

次に、本実施形態における光電変換部１０１ａの動作について説明する。図５（ａ）〜（ｄ）のそれぞれは、光電変換部１０１ａにおけるエネルギーバンドを模式的に示している。図５（ａ）〜（ｄ）のそれぞれには、第１の電極２０１、ブロッキング層２０３、光電変換層２０５、絶縁層２０７、第２の電極２０９のエネルギーバンドが示されている。図５の縦軸は電子に対するポテンシャルを表している。図５の上に行くほど、電子に対するポテンシャルが高い。したがって、図５の下に行くほど、電位は低くなる。第１の電極２０１、および、第２の電極２０９については、フェルミ準位が示されている。ブロッキング層２０３、および、光電変換層２０５については、伝導帯のエネルギー準位と価電子帯のエネルギー準位との間のバンドギャップが示されている。

光電変換部１０１ａの動作としては、以下のステップ（１）〜（５）が繰り返し行われる。（１）増幅部の入力ノードのリセット、（２）ノイズ信号の読み出し、（３）光電変換部からの信号電荷の転送、（４）光信号の読み出し、（５）信号電荷の蓄積。以下、それぞれのステップについて説明する。

図５（ａ）は、ステップ（１）からステップ（２）における光電変換部１０１ａの状態を示している。第１の電極２０１には、電位Ｖｓが供給されている。第１の電位Ｖｓは、例えば、３Ｖである。光電変換層２０５には、露光期間中に生じた信号電荷として、白丸で示されたホールが蓄積されている。蓄積されたホールの量に応じて、光電変換層２０５の絶縁層２０７側の表面ポテンシャルは変化する。また、バッファ回路１２ａは第１の電位Ｖｄ１を容量素子１２ｂに供給している。第１の電位Ｖｄ１は、例えば、０Ｖである。

この状態でリセットトランジスタ１４ａをオンする。これにより、第２の電極２０９を含むノード、つまり、ノードＦＤの電位がリセット電位Ｖｒｅｓにリセットされる。リセット電位Ｖｒｅｓは、例えば、１Ｖである。ノードＦＤは、第１増幅トランジスタ１６ａの入力ノードであるゲートに接続されている。そのため、増幅部の入力ノードのリセットが行われる。

その後、リセットトランジスタ１４ａをオフする。これにより、ノードＦＤが電気的にフローティングになる。このときリセットトランジスタ１４ａによるリセットノイズ（図５のノイズｋＴＣ１）が発生しうる。このとき、信号電荷のホールは、光電変換層２０５に蓄積されたままである。

選択トランジスタ１６ｂがオンすることにより、第１増幅トランジスタ１６ａがリセットノイズを含むノイズ信号を出力する。

図５（ｂ）および（ｃ）は、ステップ（３）における光電変換部１０１ａの状態を示している。まず、バッファ回路１２ａは第２の電位Ｖｄ２を容量素子１２ｂに供給する。信号電荷としてホールを用いているため、第２の電位Ｖｄ２は第１の電位Ｖｄ１より高い電位である。第２の電位Ｖｄ２は、例えば、５Ｖである。

このとき、第２の電極２０９（ノードＦＤ）の電位は、バッファ回路１２ａが供給する電位の変化と同じ方向に向かって変化する。第２の電極２０９の電位の変化量ｄＶＢは、ノードＦＤに電気的に接続された容量素子１２ｂの容量値Ｃ１と、光電変換部１０１ａの容量値Ｃ２との比に応じて決まる。ｄＶＢは、
ｄＶＢ＝（Ｖｄ２−Ｖｄ１）×Ｃ１／（Ｃ１＋Ｃ２） ・・・（１）
と表される。以下の説明では、説明を簡単にするため、容量値Ｃ１と容量値Ｃ２とが等しいとする。従って、変化量ｄＶＢは、
ｄＶＢ＝（Ｖｄ２−Ｖｄ１）×（１／２） ・・・（２）
と表される。

本実施形態では、第２の電極２０９の電位の変化量ｄＶＢが、第１の電極２０９の電位Ｖｓとリセット電位Ｖｒｅｓの差（Ｖｓ−Ｖｒｅｓ）よりも十分に大きい。そのため、第２の電極２０９のポテンシャルは、第１の電極２０１のポテンシャルよりも低くなり、光電変換層２０５のポテンシャルの傾きが反転する。これにより、黒丸で示された電子が第１の電極２０９から光電変換層２０５へ注入される。また、信号電荷として光電変換層２０５に蓄積されたホールの一部または全部が、ブロッキング層２０３の方へ移動する。移動したホールは、ブロッキング層２０３の多数キャリアと再結合して消滅する。その結果、光電変換層２０５のホールが光電変換層２０５から排出される。光電変換層２０５の全体が空乏化する場合には、信号電荷として蓄積されたホールの全部が排出される。

次に、図５（ｃ）に示される状態において、バッファ回路１２ａは、第１の電位Ｖｄ１を容量素子１２ｂに供給する。これにより、光電変換層２０５のポテンシャルの傾きが再び反転する。そのため、図５（ｂ）の状態の時に光電変換層２０５に注入されていた電子は、光電変換層２０５から排出される。一方、ブロッキング層２０３によって、第１の電極２０１から光電変換層２０５へのホールの注入が低減されている。したがって、ノードＦＤの電位は、リセットされた状態から、消滅したホールの量に応じた電位Ｖｓｉｇだけ変化する。つまり、信号電荷として蓄積されたホールの量に応じた電位ＶｓｉｇがノードＦＤに現れる。蓄積されたホールの量に応じた電位Ｖｓｉｇを、光信号成分と呼ぶ。

ここで、図５（ｃ）に示される状態の時に、選択トランジスタ１６ｂがオンする。これにより、第１増幅トランジスタ１６ａが光信号を出力する。ステップ（２）で読み出されたノイズ信号と、ステップ（４）で読み出された光信号との差分が、蓄積された信号電荷に応じた電位Ｖｓｉｇに基づく信号である。

図５（ｄ）は、ステップ（５）における光電変換部１０１ａの状態を示している。第１の電極２０１に電位Ｖｓが供給され、ノードＦＤにリセット電位Ｖｒｅｓが供給される。リセット電位Ｖｒｅｓは第１の電極２０１の電位Ｖｓより低いため、光電変換層２０５の電子は第１の電極２０１に排出される。一方、光電変換層２０５のホールは、光電変換層２０５と絶縁層２０７との界面に向かって移動する。しかし、ホールは絶縁層２０７に移動できないため、光電変換層２０５に蓄積される。また、前述の通り、ブロッキング層２０３が、ホールが光電変換層２０５に注入されることを低減する。したがって、この状態で光電変換層２０５に光が入射すると、光電変換によって生じた電子ホール対のうち、ホールのみが信号電荷として光電変換層２０５に蓄積される。電位Ｖｃｈは、光電変換層２０５において蓄積されたホールに基づいて、第２の電極２０９の変化する電位である。

信号電荷が電子の場合、第２の電位Ｖｄ２は第１の電位Ｖｄ１より低い電位とすればよい。また、ブロッキング層２０３の導電型を、本実施形態のブロッキング層２０３とは反対の導電型とすれば良い。そのため、図５（ａ）〜（ｄ）でのポテンシャルの傾きが反転する。それ以外の動作は同じである。

図６は、図４（ａ）に示した光電変換装置の動作を示したタイミング図である。図６に示したφＶｐ１、φＶｐ２、φＶｐ３のそれぞれは、駆動信号供給部４が、第１のグループ、第２のグループ、第３のグループのそれぞれの画素１０に、図４（ａ）で示した信号φＶｐとして供給する信号である。

図６における、期間ＴＲｅｓは図３と同じである。つまり、ノードＦＤがリセットされている期間に、画素処理部２０がノイズ信号のサンプリングを行っている。

期間ＴＲｆにおける、光電変換装置の動作を説明する。

時刻ｔ４１に、駆動信号供給部４が信号φＳｅｌの信号レベルをＬｏにする。これにより、選択トランジスタ１６ｂがオフとなる。時刻ｔ５から時刻ｔ８までの期間ＴＲｆに、駆動信号供給部４は、信号φＶＰ１、φＶＰ２、φＶＰ３の信号レベルをＨｉとする。これにより、光電変換層２０５が完全空乏化するため、ノードＦＤは、光電変換層２０５が蓄積した電荷に基づく電位となる。

時刻ｔ６、時刻ｔ７、時刻ｔ８の順に、駆動信号供給部４は、信号φＶｐ１、信号φＶＰ２、信号φＶＰ３をそれぞれ順に信号レベルをＬｏとする。

つまり、時刻ｔ６に、駆動信号供給部４は、信号レベルφＶｐ１の信号レベルをＨｉからＬｏに遷移させるとともに、信号レベルφＶｐ２の信号レベルをＬｏからＨｉに遷移させる。また、時刻ｔ７に、駆動信号供給部４は、信号レベルφＶｐ２の信号レベルをＨｉからＬｏに遷移させるとともに、信号レベルφＶｐ３の信号レベルをＬｏからＨｉに遷移させる。

このように本実施形態の光電変換装置は、信号φＶｐの信号レベルをＨｉとする期間を、画素１０のグループごとに分けている。これにより、本実施形態の光電変換装置は、信号φＶｐを供給する駆動信号供給部４の負荷を、複数の期間に分けることができる。これにより、本実施形態の光電変換装置は、信号φＶｐの信号レベルを、全ての画素１０に共通の信号φＶｐを供給する構成に比して高速に切り替えることができる。

また、駆動信号供給部４は、複数の画素の一部の画素である第１のグループの、第１の電極と第２の電極との電位の大小関係を、光電変換層２０５から信号電荷を排出している期間とは逆の関係とするタイミングと、複数の画素の他の画素である第２のグループの、第１の電極と第２の電極との電位の大小関係を、光電変換層２０５が信号電荷を蓄積している期間とは逆の関係とするタイミングとを時刻ｔ６として重ねている。これにより、信号φＶｐ１の信号レベルがＨｉからＬｏに変化することによって生じる第１のグループの画素１０のノードＦＤの電位の変動は、信号φＶｐ２の信号レベルがＬｏからＨｉに変化することによって生じる電位の変動によって打ち消される。従って、信号φＶｐ１の信号レベルがＨｉからＬｏになる事によって生じる第１のグループの画素１０のノードＦＤの電位は、信号φＶｐ１のＨｉからＬｏへの遷移と信号φＶｐ２のＬｏからＨｉの遷移とを重ねない構成に比して、より早く収束させることができる。これにより、本実施形態の光電変換装置は、時刻ｔ８１以降に読み出される光信号の精度を向上させることができる。

時刻ｔ８の時点で、全行の画素１０のノードＦＤは、各々の画素１０の光電変換層２０５が蓄積した電荷に基づく電位となっている。

時刻ｔ８１から時刻ｔ９の期間、駆動信号供給部４は信号φＳｅｌの信号レベルをＨｉとする。時刻ｔ８１から時刻ｔ８４までの期間ＴＳに、駆動信号供給部４は、信号φＴＳ１、φＴＳ２、φＴＳ３のそれぞれの信号レベルを順次Ｈｉとする。これにより、各画素１０の容量素子ＣＳは、第１のグループ、第２のグループ、第３のグループの順で順次、光信号を保持する。時刻ｔ８４の時点では、全行の画素１０の容量素子ＣＳは、光信号を保持している。期間ＴＢに、垂直走査回路３は、画素１０から行単位で、列信号処理回路に光信号とノイズ信号とを出力させる。

本実施形態の光電変換装置においても、ノードＦＤがリセットされている期間に、画素処理部２０がノイズ信号のサンプリングを行っている。これにより、ノイズ信号に含まれるノードＦＤの暗電流成分を低減することができる。

また、本実施形態の光電変換装置においても、本実施形態の光電変換装置は、駆動信号の一つである信号φＲｅｓの信号レベルをＬｏからＨｉにするタイミングを、グループごとに異ならせている。これにより、第１の実施形態の光電変換装置と同じく、列信号処理回路が、光信号とノイズ信号とを精度よく差し引いた信号を出力することができる効果を有する。

さらに本実施形態の光電変換装置は、駆動信号供給部４が信号φＶｐの信号レベルをＨｉとしている期間、駆動信号供給部４は信号φＳｅｌの信号レベルをＬｏとした。つまり、光電変換部１０１ａの第１の電極２０１と第２の電極２０９の電位の関係を、期間ＴＲｅｓにおける関係とは逆の関係とし、再び期間ＴＲｅｓと同じ関係とするまでの期間、第１画素出力部１６を非動作とした。これにより、第２増幅トランジスタ２５ａのゲートに接続されたノードＢの電位の変動を抑制できる。一方、信号φＳｅｌの信号レベルをＨｉとした場合には、信号φＶｐの信号レベルの変化により、ノードＢの電位が変動する。これにより信号φＶｐの信号レベルをＨｉからＬｏにしてから、ノードＢの電位が静定するまでに時間を要する。従って、ノードＢの電位が静定するまでの待機時間を光電変換装置が設ける場合には、光電変換装置の高速化が妨げられる。一方、光電変換装置がこの待機時間を設けない場合には、ノードＢの電位が静定しない状態で、第２画素出力部２５が容量素子ＣＮの保持したノイズ信号を垂直信号線１７に出力する。これにより、垂直信号線１７に出力されるノイズ信号の信号レベルが、ノードＢの電位が静定していた場合に出力されると想定されるノイズ信号の信号レベルから変動してしまう。これにより、列信号処理回路が光信号からノイズ信号を精度よく差し引くことができなくなる。一方、本実施形態の光電変換装置は、上述したように、信号φＶｐの信号レベルの変化によるノードＢの電位の変動を抑制できるため、ノードＢの電位変動の静定を待つ待機時間を設けずに、第２画素出力部２５が、容量素子ＣＮが保持したノイズ信号を精度よく出力することができる。これにより、本実施形態の光電変換装置は、信号φＳｅｌの信号レベルを信号φＶｐの信号レベルが変化する期間にＨｉとする構成に比して、高速化することができる。

尚、本実施形態では、第２の電極２０９の電位を信号φＶｐの信号レベルに基づいて変化させる例を説明した。他の例として、図４（ｂ）に示すように、第１の電極２０１の電位を信号φＶｐ２の信号レベルに基づいて変化させるようにしても良い。この場合においても、第１のグループの画素１０に供給する信号φＶｐ２の信号レベルをＨｉからＬｏにするタイミングと、第２のグループの画素１０に供給する信号φＶｐ２の信号レベルをＬｏからＨｉにするタイミングとを重ねればよい。

また、期間ＴＲｅｓにおける第１の電極２０１と第２の電極２０９との電位の大小関係に対して、期間ＴＲｆにおける第１の電極２０１と第２の電極２０９との電位の大小関係を、信号φＶｐ２を用いて、逆になるようにすれば良い。

（第３の実施形態）
本実施形態の光電変換装置について、第２の実施形態と異なる点を中心に説明する。

本実施形態の光電変換装置の構成は、第２の実施形態で説明した図４の構成と同じである。

図７は、本実施形態の光電変換装置の動作を示したタイミング図である。本実施形態の光電変換装置は、信号φＳｅｌの信号レベルがＨｉである期間を、画素１０が属するグループごとに分けている。

第１のグループの画素行は、時刻ｔ１〜ｔ３の期間、信号φＳｅｌ−１の信号レベルがＨｉとなるため、第１増幅トランジスタ１６ａが動作状態となる。この期間内の時刻ｔ１〜ｔ２に、駆動信号供給部４は、信号Ｒｅｓ１の信号レベルをＬｏからＨｉに変化させる。これによって、ノードＦＤの電位がリセットされる。時刻ｔ１とｔ２の期間内の時刻ｔ１’に、駆動信号供給部４は信号φＴＮ１の信号レベルをＨｉに変化させる。これによって、第１のグループに属する画素１０の各々の第１画素出力部１６は、対応する容量素子ＣＮにノイズ信号を出力する。時刻ｔ２とｔ３の期間内の時刻ｔ２’に、第１のグループの画素１０の各々の容量素子ＣＮは、ノイズ信号を保持する。

期間ＴＲｆにおいて、駆動信号供給部４は、信号φＶｐ１、φＶｐ２、φＶｐ３の信号レベルを、順次Ｈｉとする。これにより、時刻ｔ８１には、図１に示した全行の画素１０の各々のノードＦＤは、光電変換部１０１ａが入射光に基づいて蓄積した信号電荷に基づく電位となっている。

時刻ｔ６´から時刻ｔ８１の期間、信号φＳｅｌの信号レベルはＬｏである。

時刻ｔ８１〜ｔ８３の期間に、駆動信号供給部４は、信号φＳｅｌ−１の信号レベルをＨｉに変化させる。また、この期間内の時刻ｔ８１〜ｔ８２の期間に、駆動信号供給部４は、信号φＴＳ−１の信号レベルをＨｉに変化させる。時刻ｔ８２に駆動信号供給部４が信号φＴＳ−１の信号レベルをＬｏに変化させることにより、第１のグループの画素１０の各々の容量素子ＣＳは光信号を保持する。

その後、時刻ｔ８３に、駆動信号供給部４が信号φＳｅｌ−２と信号ＴＳ２の各々の信号レベルをＨｉとする。そして、時刻ｔ８４に駆動信号供給部４が信号ＴＳ２の信号レベルをＬｏとすることにより、第２のグループの各々の画素１０の容量素子ＣＳが光信号を保持する。時刻ｔ８５に、駆動信号供給部４が信号φＳｅｌ−３と信号ＴＳ３の各々の信号レベルをＨｉとする。そして、時刻ｔ８６に駆動信号供給部４が信号ＴＳ３の信号レベルをＬｏとすることにより、第３のグループの各々の画素１０の容量素子ＣＳが光信号を保持する。

本実施形態の光電変換装置では、第１画素出力部１６を、画素１０が属するグループごとに動作状態、非動作状態に切り替えている。これにより、図６の動作に比して、所定のグループの信号φＴＳの信号レベルがＨｉになっている期間に、他のグループの第１画素出力部１６を非動作状態とする分、消費電流を低減することができる。

また、図７に示した動作においても、駆動信号供給部４は、複数の画素の一部の画素である第１のグループの、第１の電極と第２の電極との電位の大小関係を、光電変換層２０５から信号電荷を排出している期間とは逆の関係とするタイミングと、複数の画素の他の画素である第２のグループの、第１の電極と第２の電極との電位の大小関係を、光電変換層２０５が信号電荷を蓄積している期間とは逆の関係とするタイミングとを時刻ｔ７２として重ねている。これにより、信号φＶｐ１の信号レベルがＨｉからＬｏに変化することによって生じる第１のグループの画素１０のノードＦＤの電位の変動は、信号φＶｐ２の信号レベルがＬｏからＨｉに変化することによって生じる電位の変動によって打ち消される。従って、信号φＶｐ１の信号レベルがＨｉからＬｏになる事によって生じる第１のグループの画素１０のノードＦＤの電位は、信号φＶｐ１のＨｉからＬｏへの遷移と信号φＶｐ２のＬｏからＨｉの遷移とを重ねない構成に比して、より早く収束させることができる。これにより、本実施形態の光電変換装置は、時刻ｔ８１以降に読み出される光信号の精度を向上させることができる。

尚、本実施形態で説明した、グループごとに第１画素出力部１６の動作状態と非動作状態とを切り替える動作は、第１の実施形態の光電変換装置にも適用可能である。

次に、本実施形態の光電変換装置の他の動作を説明する。

図８は、本実施形態の光電変換装置の他の動作を示したタイミング図である。

以下、図７に示したタイミング図と異なる点を中心に説明する。図８に示したタイミング図では、信号φＲｅｓ１の信号レベルがＨｉからＬｏに遷移するタイミングと、信号φＲｅｓ２の信号レベルがＬｏからＨｉに遷移するタイミングとを同時にしている。また、信号φＲｅｓ２の信号レベルがＨｉからＬｏに遷移するタイミングと、信号φＲｅｓ３の信号レベルがＬｏからＨｉに遷移するタイミングとを同時にしている。これにより、信号φＲｅｓ１がＨｉからＬｏに遷移することで生じる、リセットトランジスタ１４と電圧Ｖｄ１の供給線との間に流れる電流と、信号Ｒｅｓ２がＬｏからＨｉに遷移することで生じる、リセットトランジスタ１４と電圧Ｖｄ１の供給線との間に流れる電流とが、互いに打ち消し合うことができる。これにより、信号φＲｅｓ１、信号φＲｅｓ２の信号レベルの変化によって生じる電圧Ｖｄ１の電位変動を低減できる。これにより、電圧Ｖｄ１の変動によって生じるノードＦＤの電位変動を抑制できる。これにより、画素１０が出力する光信号のＳＮ比を向上できる。

尚、本実施形態では、信号φＳｅｌ、信号φＲｅｓをそれぞれグループごとでＨｉとする期間を異ならせていた。本実施形態の光電変換装置は、信号φＶｐの信号レベルをＨｉとしている期間をグループごとで異ならせればよい。つまり、信号φＳｅｌの信号レベルをＨｉとしている期間が、全てのグループで互いに同じであっても良い。また、信号φＲｅｓの信号レベルをＨｉとしている期間が、全てのグループで互いに同じであっても良い。

（第４の実施形態）
上記の第１の実施形態から第３の実施形態で述べた光電変換装置は種々の光電変換システムに適用可能である。光電変換システムの一例としては、デジタルスチルカメラ、デジタルカムコーダー、監視カメラなどがあげられる。図９に、光電変換システムの一例としてデジタルスチルカメラに本発明の第１の実施形態から第３の実施形態のいずれかの光電変換装置を適用した光電変換システムの模式図を示す。

図１１に例示した光電変換システムは、光電変換装置１５４、レンズの保護のためのバリア１５１、被写体の光学像を光電変換装置１５４に結像させるレンズ１５２及びレンズ１５２を通過する光量を可変にするための絞り１５３を有する。レンズ１５２及び絞り１５３は光電変換装置１５４に光を集光する光学系である。また、図１１に例示した光電変換システムは光電変換装置１５４より出力される出力信号の処理を行う出力信号処理部１５５を有する。

出力信号処理部１５５は、光電変換装置１５４が出力するアナログ信号をデジタル信号に変換するＡＤ変換を行う。また、出力信号処理部１５５はその他、必要に応じて各種の補正、圧縮を行って画像データを出力する動作を行う。

図１１に例示した光電変換システムはさらに、画像データを一時的に記憶するためのバッファメモリ部１５６、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）１５７を有する。さらに光電変換システムは、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体１５９、記録媒体１５９に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）１５８を有する。なお、記録媒体１５９は光電変換システムに内蔵されていてもよく、着脱可能であってもよい。

さらに光電変換システムは、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部１５１０、光電変換装置１５４と出力信号処理部１５５に各種タイミング信号を出力するタイミング発生部１５１１を有する。ここで、タイミング信号などは外部から入力されてもよく、光電変換システムは少なくとも光電変換装置１５４と、光電変換装置１５４から出力された出力信号を処理する出力信号処理部１５５とを有すればよい。以上のように、本実施形態の光電変換システムは、光電変換装置１５４を適用して撮像動作を行うことが可能である。

尚、上記実施形態では、垂直走査回路３、駆動信号供給部４のそれぞれが出力する信号の信号レベルが即時に変化する例を説明した。本発明は、この例に限定されるものではなく、垂直走査回路３、駆動信号供給部４のそれぞれが出力する信号が、ＬｏからＨｉ、あるいはＨｉからＬｏに時間をかけて変化するものであっても良い。この場合、第１の信号の信号レベルがＨｉからＬｏに変化している期間において、第２の信号の信号レベルがＬｏからＨｉに変化している例も、第１の信号の信号レベルが変化するタイミングに第２の信号の信号レベルが変化するという概念の範囲に属する。

なお、上記実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらの例示によって本発明の技術的範囲が限定的に解釈されてはならない。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な態様で実施することができる。また、これまで述べた各実施形態を種々組み合わせて実施することができる。

１ 光電変換装置
２ 画素行
３ 垂直走査回路
４ 駆動信号供給部
５ スイッチ部
６ タイミングジェネレータ（ＴＧ）
１０ 画素
１７ 垂直信号線

Claims (21)

1. 光電変換部と画素出力部とを各々が有し、行列状に配された複数の画素を有する光電変換装置において、
   前記光電変換部は、第１の電極と、第２の電極と、前記第１の電極および前記第２の電極の間に配された、信号電荷を蓄積する光電変換層と、前記光電変換層および前記第２の電極の間に配された絶縁層と、を含み、
   前記画素出力部は、前記光電変換部が蓄積した前記信号電荷に基づく光信号が前記第２の電極から出力される入力ノードを備え、
   前記複数の画素の一部の画素の前記第１の電極と前記第２の電極との電位の大小関係が、前記第１の電極の方が前記第２の電極よりも小さい第１の関係から前記第１の関係とは逆の関係である第２の関係に変化するタイミングと、前記複数の画素の他の一部の画素の前記第１の電極と前記第２の電極との電位の大小関係が、前記第２の関係から前記第１の関係に変化するタイミングとを重ねる駆動部をさらに有し、
   前記一部の画素には、間に少なくとも１つの他の行を挟む複数の行の画素が含まれ、かつ、前記他の一部の画素には、前記少なくとも１つの他の行を含む複数の行の画素が含まれることを特徴とする光電変換装置。
2. 前記駆動部は、前記一部の画素の前記入力ノードのリセットを終了するタイミングと、前記他の一部の画素の前記入力ノードのリセットを開始するタイミングとを重ねることを特徴とする請求項１に記載の光電変換装置。
3. 前記駆動部は、前記一部の画素の前記入力ノードのリセットを行っている期間に、前記一部の画素の前記画素出力部を動作状態とするとともに、前記他の一部の画素の前記画素出力部を非動作状態とし、前記他の一部の画素の前記入力ノードのリセットを行っている期間に、前記他の一部の画素の前記画素出力部を動作状態とするとともに、前記一部の画素の前記画素出力部を非動作状態とすることを特徴とする請求項１または２に記載の光電変換装置。
4. 前記画素は電流源をさらに有し、
   前記画素出力部と前記電流源とでソースフォロワ回路を構成することを特徴とする請求項１〜３のいずれかに記載の光電変換装置。
5. 前記光電変換装置はさらに前記複数の画素が電気的に接続された信号線を有し、
   前記複数の画素の各々は、前記入力ノードの電位に基づいて前記画素出力部が出力する信号を保持する信号保持部と、前記信号保持部が保持した前記信号を前記信号線に出力する第２画素出力部とをさらに有することを特徴とする請求項１〜４のいずれかに記載の光電変換装置。
6. 前記光電変換装置は、前記信号線に電流を供給する第２電流源をさらに有し、
   前記第２画素出力部と、第２電流源とでソースフォロワ回路を構成することを特徴とする請求項５に記載の光電変換装置。
7. 前記複数の画素の各々は、前記画素出力部が出力するノイズ信号と前記光信号とを保持する信号保持部をさらに有し、
   前記信号保持部はさらに前記ノイズ信号を保持する容量素子を有することを特徴とする請求項１〜６のいずれかに記載の光電変換装置。
8. 前記光電変換層が量子ドットを含むことを特徴とする請求項１〜７のいずれかに記載の光電変換装置。
9. 請求項１〜８のいずれかに記載の光電変換装置と、前記光電変換装置が出力する信号を処理する出力信号処理部とを有することを特徴とする光電変換システム。
10. 光電変換部と画素出力部とを各々が有し、行列状に配された複数の画素を有し、
    前記光電変換部は、第１の電極と、第２の電極と、前記第１の電極および前記第２の電極の間に配された、信号電荷を蓄積する光電変換層と、前記光電変換層および前記第２の電極の間に配された絶縁層と、を含む光電変換装置の駆動方法であって、
    前記画素出力部の入力ノードに、前記光電変換部が蓄積した前記信号電荷に基づく光信号を前記第２の電極から出力する第１ステップと、
    前記複数の画素の一部の画素の前記第１の電極と前記第２の電極との電位の大小関係を、前記第１の電極の方が前記第２の電極よりも小さい第１の関係から前記第１の関係とは逆の関係である第２の関係に変化させる第２ステップと、
    前記複数の画素の他の一部の画素の前記第１の電極と前記第２の電極との電位の大小関係を、前記第２の関係から前記第１の関係に変化させる第３ステップとを有し、
    前記一部の画素には、間に少なくとも１つの他の行を挟む複数の行の画素が含まれ、かつ、前記他の一部の画素には、前記少なくとも１つの他の行を含む複数の行の画素が含まれ、
    前記第２ステップを行う期間と前記第３ステップを行う期間とを重ねることを特徴とする光電変換装置の駆動方法。
11. 前記一部の画素の前記入力ノードのリセットを終了する第４ステップと、
    前記他の一部の画素の前記入力ノードのリセットを開始する第５ステップとを有し、
    前記第４ステップを行う期間と前記第５ステップを行う期間とを重ねることを特徴とする請求項１０に記載の光電変換装置の駆動方法。
12. 前記一部の画素の前記入力ノードのリセットを行っている期間に、前記一部の画素の前記画素出力部を動作状態とするステップと、
    前記他の一部の画素の前記画素出力部を非動作状態とし、前記他の一部の画素の前記入力ノードのリセットを行っている期間に、前記他の一部の画素の前記画素出力部を動作状態とするとともに、前記一部の画素の前記画素出力部を非動作状態とするステップとをさらに有することを特徴とする請求項１０または１１に記載の光電変換装置の駆動方法。
13. 前記光電変換層が量子ドットを含むことを特徴とする請求項１０〜１２のいずれかに記載の光電変換装置の駆動方法。
14. 光電変換部と画素出力部とを各々が有する複数の画素を有する光電変換装置において、
    前記光電変換部は、第１の電極と、第２の電極と、前記第１の電極および前記第２の電極の間に配された、信号電荷を蓄積する光電変換層と、前記光電変換層および前記第２の電極の間に配された絶縁層と、を含み、
    前記画素出力部は、前記光電変換部が蓄積した前記信号電荷に基づく光信号が前記第２の電極から出力される入力ノードを備え、
    前記複数の画素の一部の画素の前記第１の電極と前記第２の電極との電位の大小関係が、前記第１の電極の方が前記第２の電極よりも小さい第１の関係から前記第１の関係とは逆の関係である第２の関係に変化するタイミングと、前記複数の画素の他の一部の画素の前記第１の電極と前記第２の電極との電位の大小関係が、前記第２の関係から前記第１の関係に変化するタイミングとを重ねる駆動部をさらに有し、
    前記駆動部は、前記一部の画素の前記入力ノードのリセットを行っている期間に、前記一部の画素の前記画素出力部を動作状態とするとともに、前記他の一部の画素の前記画素出力部を非動作状態とし、前記他の一部の画素の前記入力ノードのリセットを行っている期間に、前記他の一部の画素の前記画素出力部を動作状態とするとともに、前記一部の画素の前記画素出力部を非動作状態とすることを特徴とする光電変換装置。
15. 前記駆動部は、前記一部の画素の前記入力ノードのリセットを終了するタイミングと、前記他の一部の画素の前記入力ノードのリセットを開始するタイミングとを重ねることを特徴とする請求項１４に記載の光電変換装置。
16. 前記画素は電流源をさらに有し、
    前記画素出力部と前記電流源とでソースフォロワ回路を構成することを特徴とする請求項１４または１５に記載の光電変換装置。
17. 前記光電変換装置はさらに前記複数の画素が電気的に接続された信号線を有し、
    前記複数の画素の各々は、前記入力ノードの電位に基づいて前記画素出力部が出力する信号を保持する信号保持部と、前記信号保持部が保持した前記信号を前記信号線に出力する第２画素出力部とをさらに有することを特徴とする請求項１４〜１６のいずれかに記載の光電変換装置。
18. 前記光電変換装置は、前記信号線に電流を供給する第２電流源をさらに有し、
    前記第２画素出力部と、第２電流源とでソースフォロワ回路を構成することを特徴とする請求項１７に記載の光電変換装置。
19. 前記複数の画素の各々は、前記画素出力部が出力するノイズ信号と前記光信号とを保持する信号保持部をさらに有し、
    前記信号保持部はさらに前記ノイズ信号を保持する容量素子を有することを特徴とする請求項１４〜１８のいずれかに記載の光電変換装置。
20. 前記光電変換層が量子ドットを含むことを特徴とする請求項１４〜１９のいずれかに記載の光電変換装置。
21. 請求項１４〜２０のいずれかに記載の光電変換装置と、前記光電変換装置が出力する信号を処理する出力信号処理部とを有することを特徴とする光電変換システム。

Images