JP6489785B2 - Photoelectric conversion element and method for producing photoelectric conversion element - Google Patents

Photoelectric conversion element and method for producing photoelectric conversion element Download PDF

Info

Publication number
JP6489785B2
JP6489785B2 JP2014203886A JP2014203886A JP6489785B2 JP 6489785 B2 JP6489785 B2 JP 6489785B2 JP 2014203886 A JP2014203886 A JP 2014203886A JP 2014203886 A JP2014203886 A JP 2014203886A JP 6489785 B2 JP6489785 B2 JP 6489785B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor substrate
semiconductor film
type
photoelectric conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014203886A
Other languages
Japanese (ja)
Other versions
JP2016076508A (en
Inventor
親扶 岡本
親扶 岡本
直城 浅野
直城 浅野
雄太 松本
雄太 松本
神川 剛
剛 神川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2014203886A priority Critical patent/JP6489785B2/en
Priority to PCT/JP2015/073571 priority patent/WO2016051993A1/en
Publication of JP2016076508A publication Critical patent/JP2016076508A/en
Application granted granted Critical
Publication of JP6489785B2 publication Critical patent/JP6489785B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier
    • H01L31/072Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type
    • H01L31/0745Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H01L31/0747Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by at least one potential-jump barrier or surface barrier the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells comprising a heterojunction of crystalline and amorphous materials, e.g. heterojunction with intrinsic thin layer or HIT® solar cells; solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Description

本発明は、光電変換素子および光電変換素子の製造方法に関する。   The present invention relates to a photoelectric conversion element and a method for manufacturing the photoelectric conversion element.

太陽光エネルギを電気エネルギに直接変換する太陽電池は、近年、特に、地球環境問題の観点から、次世代のエネルギ源としての期待が急激に高まっている。太陽電池には、化合物半導体または有機材料を用いたものなど様々な種類のものがあるが、現在、主流となっているのは、シリコン結晶を用いたものである。   In recent years, a solar cell that directly converts solar energy into electric energy has been rapidly expected as a next-generation energy source particularly from the viewpoint of global environmental problems. There are various types of solar cells, such as those using compound semiconductors or organic materials, but the mainstream is currently using silicon crystals.

現在、最も多く製造および販売されている太陽電池は、太陽光が入射する側の面である受光面と、受光面の反対側である裏面とにそれぞれ電極が形成された構造のものである。   Currently, the most manufactured and sold solar cells have a structure in which electrodes are respectively formed on a light receiving surface that is a surface on which sunlight is incident and a back surface that is opposite to the light receiving surface.

しかしながら、受光面に電極を形成した場合には、電極における太陽光の反射および吸収があることから、電極の面積分だけ入射する太陽光の量が減少する。そのため、裏面のみに電極を形成した太陽電池の開発が進められている。   However, when an electrode is formed on the light receiving surface, sunlight is reflected and absorbed by the electrode, so that the amount of incident sunlight is reduced by the area of the electrode. For this reason, development of solar cells in which electrodes are formed only on the back surface has been underway.

たとえば、特許文献1には、半導体基板の裏面のp型半導体層の線状部上のp側電極のフィンガー電極および半導体基板の裏面のn型半導体層の線状部上のn側電極のフィンガー電極が、それぞれ、半導体基板の裏面の線状溝(ソーマーク)の延びる方向と平行な方向に沿って延びるように形成された裏面接合型の太陽電池が開示されている。   For example, in Patent Document 1, a finger electrode of a p-side electrode on a linear portion of a p-type semiconductor layer on the back surface of a semiconductor substrate and a finger of an n-side electrode on a linear portion of an n-type semiconductor layer on the back surface of the semiconductor substrate are disclosed. A back junction solar cell is disclosed in which electrodes are formed so as to extend along a direction parallel to a direction in which linear grooves (saw marks) on the back surface of a semiconductor substrate extend.

特許文献1に記載の太陽電池においては、p側電極のフィンガー電極およびn側電極のフィンガー電極をそれぞれ線状溝の延びる方向と平行な方向に形成することによって、p型半導体層の線状部およびn型半導体層の線状部の形成に用いられるエッチング剤の広がる方向と線状溝の延びる方向とが平行になるため、エッチング剤が線状部の幅方向に濡れ広がりにくくなり、p型半導体層の線状部およびn型半導体層の線状部を高い形成精度で形成することができるとされている。   In the solar cell described in Patent Document 1, by forming the finger electrode of the p-side electrode and the finger electrode of the n-side electrode in a direction parallel to the extending direction of the linear groove, the linear portion of the p-type semiconductor layer is formed. Since the direction in which the etching agent used for forming the linear portion of the n-type semiconductor layer spreads and the direction in which the linear groove extends are parallel to each other, the etching agent is less likely to wet and spread in the width direction of the linear portion. It is said that the linear portion of the semiconductor layer and the linear portion of the n-type semiconductor layer can be formed with high formation accuracy.

特開2012−49183号公報JP 2012-49183 A

しかしながら、特許文献1に記載の太陽電池においては、p側電極のフィンガー電極およびn側電極のフィンガー電極がそれぞれ剥離しやすいという課題があった。   However, the solar cell described in Patent Document 1 has a problem that the finger electrode of the p-side electrode and the finger electrode of the n-side electrode are easily peeled off.

ここで開示された実施形態は、第1導電型または第2導電型の半導体基板と、半導体基板の一方の側に設けられた第1導電型部および第2導電型部と、第1導電型部上の第1電極と、第2導電型部上の第2電極とを備え、第1電極および第2電極は、半導体基板の辺と90°±5°の角度を為す方向に延在し、半導体基板は、第1電極および第2電極と90°±5°の角度を為す方向に延在する線状溝を含む光電変換素子である。   An embodiment disclosed herein includes a semiconductor substrate of a first conductivity type or a second conductivity type, a first conductivity type portion and a second conductivity type portion provided on one side of the semiconductor substrate, and a first conductivity type. A first electrode on the portion and a second electrode on the second conductivity type portion, the first electrode and the second electrode extending in a direction forming an angle of 90 ° ± 5 ° with the side of the semiconductor substrate. The semiconductor substrate is a photoelectric conversion element including a linear groove extending in a direction that forms an angle of 90 ° ± 5 ° with the first electrode and the second electrode.

ここで開示された実施形態は、半導体結晶をワイヤソーで切断して第1導電型または第2導電型の半導体基板を形成する工程と、半導体基板の一方の側に第1導電型部および第2導電型部を形成する工程と、第1導電型部上に第1電極を形成する工程と、第2導電型部上に第2電極を形成する工程と、を備え、第1電極を形成する工程および第2電極を形成する工程において、第1電極および第2電極は、それぞれ、半導体基板の辺と90°±5°の角度を為す方向に延在するとともに、半導体基板が第1電極および第2電極と90°±5°の角度を為す方向に延在する線状溝を含むように形成される光電変換素子の製造方法である。   The embodiment disclosed herein includes a step of cutting a semiconductor crystal with a wire saw to form a semiconductor substrate of a first conductivity type or a second conductivity type, a first conductivity type portion and a second conductivity type on one side of the semiconductor substrate. Forming a first electrode by a step of forming a conductive type portion, a step of forming a first electrode on the first conductive type portion, and a step of forming a second electrode on the second conductive type portion. In the step and the step of forming the second electrode, the first electrode and the second electrode respectively extend in a direction that forms an angle of 90 ° ± 5 ° with the side of the semiconductor substrate, and the semiconductor substrate This is a method for manufacturing a photoelectric conversion element formed so as to include a linear groove extending in a direction forming an angle of 90 ° ± 5 ° with the second electrode.

ここで開示された実施形態によれば、従来よりも電極の剥離を抑制することができる。   According to the embodiment disclosed herein, it is possible to suppress the peeling of the electrode as compared with the conventional case.

実施形態1のヘテロ接合型バックコンタクトセルの模式的な断面図である。2 is a schematic cross-sectional view of a heterojunction back contact cell according to Embodiment 1. FIG. (a)はヘテロ接合型バックコンタクトセルの裏面の模式的な平面図であり、(b)は第1電極および第2電極の延在方向と半導体基板の裏面の辺の長さ方向との関係を図解する図である。(A) is a typical top view of the back surface of a heterojunction type back contact cell, (b) is the relationship between the extending direction of a 1st electrode and a 2nd electrode, and the length direction of the side of the back surface of a semiconductor substrate. FIG. (a)はヘテロ接合型バックコンタクトセルの半導体基板の裏面の模式的な平面図であり、(b)は第1電極および第2電極の延在方向と線状溝との関係を図解する図である。(A) is a typical top view of the back surface of the semiconductor substrate of a heterojunction type back contact cell, (b) is a figure illustrating the relationship between the extending direction of a 1st electrode and a 2nd electrode, and a linear groove | channel. It is. n型シリコン単結晶インゴットをワイヤソーで切断する工程の一例を図解する模式的な斜視図である。It is a typical perspective view illustrating an example of the process of cutting an n-type silicon single crystal ingot with a wire saw. n型シリコン単結晶インゴットからn型単結晶シリコン基板である半導体基板が形成される工程の一例を図解する模式的な斜視図である。It is a typical perspective view illustrating an example of a process in which a semiconductor substrate which is an n-type single crystal silicon substrate is formed from an n-type silicon single crystal ingot. 図5に示すワイヤソーの一例の模式的な断面図である。It is typical sectional drawing of an example of the wire saw shown in FIG. 半導体基板の裏面の全面に第1のi型非晶質半導体膜を形成する工程の一例を図解する模式的な断面図である。10 is a schematic cross-sectional view illustrating an example of a step of forming a first i-type amorphous semiconductor film over the entire back surface of a semiconductor substrate. FIG. 第1のi型非晶質半導体膜上に第1導電型非晶質半導体膜を形成する工程の一例を図解する模式的な断面図である。It is typical sectional drawing illustrating an example of the process of forming the 1st conductivity type amorphous semiconductor film on the 1st i type amorphous semiconductor film. 第1導電型非晶質半導体膜上にエッチングマスクを形成する工程の一例を図解する模式的な断面図である。It is typical sectional drawing illustrating an example of the process of forming an etching mask on the 1st conductivity type amorphous semiconductor film. 第1のi型非晶質半導体膜と第1導電型非晶質半導体膜との積層体の一部を厚さ方向にエッチングする工程の一例を図解する模式的な断面図である。It is typical sectional drawing illustrating an example of the process of etching a part of laminated body of a 1st i-type amorphous semiconductor film and a 1st conductivity type amorphous semiconductor film in the thickness direction. エッチングマスクを除去する工程の一例を図解する模式的な断面図である。It is typical sectional drawing illustrating an example of the process of removing an etching mask. 第2のi型非晶質半導体膜を形成する工程の一例を図解する模式的な断面図である。It is typical sectional drawing illustrating an example of the process of forming the 2nd i-type amorphous semiconductor film. 第2のi型非晶質半導体膜上に第2導電型非晶質半導体膜を形成する工程の一例を図解する模式的な断面図である。It is typical sectional drawing illustrating an example of the process of forming a 2nd conductivity type amorphous semiconductor film on the 2nd i-type amorphous semiconductor film. 第2のi型非晶質半導体膜と第2導電型非晶質半導体膜との積層体を残す部分にのみエッチングマスクを形成する工程の一例を図解する模式的な断面図である。It is typical sectional drawing illustrating an example of the process of forming an etching mask only in the part which leaves the laminated body of a 2nd i-type amorphous semiconductor film and a 2nd conductivity type amorphous semiconductor film. 第1導電型非晶質半導体膜の一部を露出させる工程の一例を図解する模式的な断面図である。It is typical sectional drawing illustrating an example of the process of exposing a part of 1st conductivity type amorphous semiconductor film. 第1電極および第2電極の延在方向に沿った実施形態1のヘテロ接合型バックコンタクトセルの裏面の一例の模式的な拡大断面図である。It is a typical expanded sectional view of an example of the back of the heterojunction type back contact cell of Embodiment 1 along the extension direction of the 1st electrode and the 2nd electrode. 第1電極および第2電極の延在方向に沿った実施形態1のヘテロ接合型バックコンタクトセルの裏面の他の一例の模式的な拡大断面図である。It is a typical expanded sectional view of the other example of the back surface of the heterojunction type back contact cell of Embodiment 1 along the extension direction of the 1st electrode and the 2nd electrode. 実施形態2のヘテロ接合型バックコンタクトセルの裏面の模式的な平面図である。6 is a schematic plan view of the back surface of the heterojunction back contact cell of Embodiment 2. FIG. 実施形態3のn型シリコン単結晶インゴットを遊離砥粒とワイヤソーとを用いて切断する工程の一例を図解する図である。It is a figure illustrating an example of the process of cut | disconnecting the n-type silicon single crystal ingot of Embodiment 3 using a loose abrasive and a wire saw. 実施形態4の裏面電極型太陽電池セルの模式的な断面図である。6 is a schematic cross-sectional view of a back electrode type solar battery cell of Embodiment 4. FIG. 実施形態4の裏面電極型太陽電池セルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。10 is a schematic cross-sectional view illustrating a part of the manufacturing process of an example of the manufacturing method of the back electrode type solar battery cell of Embodiment 4. FIG. 実施形態4の裏面電極型太陽電池セルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。10 is a schematic cross-sectional view illustrating a part of the manufacturing process of an example of the manufacturing method of the back electrode type solar battery cell of Embodiment 4. FIG. 実施形態4の裏面電極型太陽電池セルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。10 is a schematic cross-sectional view illustrating a part of the manufacturing process of an example of the manufacturing method of the back electrode type solar battery cell of Embodiment 4. FIG. 実施形態4の裏面電極型太陽電池セルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。10 is a schematic cross-sectional view illustrating a part of the manufacturing process of an example of the manufacturing method of the back electrode type solar battery cell of Embodiment 4. FIG. 実施形態4の裏面電極型太陽電池セルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。10 is a schematic cross-sectional view illustrating a part of the manufacturing process of an example of the manufacturing method of the back electrode type solar battery cell of Embodiment 4. FIG. 実施形態4の裏面電極型太陽電池セルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。10 is a schematic cross-sectional view illustrating a part of the manufacturing process of an example of the manufacturing method of the back electrode type solar battery cell of Embodiment 4. FIG. 実施形態4の裏面電極型太陽電池セルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。10 is a schematic cross-sectional view illustrating a part of the manufacturing process of an example of the manufacturing method of the back electrode type solar battery cell of Embodiment 4. FIG. 実施形態4の裏面電極型太陽電池セルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。10 is a schematic cross-sectional view illustrating a part of the manufacturing process of an example of the manufacturing method of the back electrode type solar battery cell of Embodiment 4. FIG. 実施形態4の裏面電極型太陽電池セルの製造方法の一例の製造工程の一部について図解する模式的な断面図である。10 is a schematic cross-sectional view illustrating a part of the manufacturing process of an example of the manufacturing method of the back electrode type solar battery cell of Embodiment 4. FIG.

以下、実施形態について説明する。なお、実施形態の説明に用いられる図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。   Hereinafter, embodiments will be described. In the drawings used to describe the embodiments, the same reference numerals represent the same or corresponding parts.

[実施形態1]
<構造>
図1に、実施形態の光電変換素子の一例である実施形態1のヘテロ接合型バックコンタクトセルの模式的な断面図を示す。実施形態1のヘテロ接合型バックコンタクトセル10は、n型単結晶シリコン基板である半導体基板1と、半導体基板1の一方側の表面(裏面)上に隣り合うようにして半導体基板1の裏面に接して設けられた第1のi型非晶質半導体膜2と第2のi型非晶質半導体膜4とを備えている。実施形態1においては、第1のi型非晶質半導体膜2および第2のi型非晶質半導体膜4は、それぞれ、i型非晶質シリコン膜である。
[Embodiment 1]
<Structure>
FIG. 1 is a schematic cross-sectional view of a heterojunction back contact cell of Embodiment 1 which is an example of the photoelectric conversion element of the embodiment. The heterojunction back contact cell 10 according to the first embodiment is arranged on the back surface of the semiconductor substrate 1 so as to be adjacent to the semiconductor substrate 1 which is an n-type single crystal silicon substrate and the front surface (back surface) on one side of the semiconductor substrate 1. A first i-type amorphous semiconductor film 2 and a second i-type amorphous semiconductor film 4 provided in contact with each other are provided. In the first embodiment, each of the first i-type amorphous semiconductor film 2 and the second i-type amorphous semiconductor film 4 is an i-type amorphous silicon film.

第1のi型非晶質半導体膜2上には、第1のi型非晶質半導体膜2に接する第1導電型非晶質半導体膜3が設けられている。また、第2のi型非晶質半導体膜4上には、第2のi型非晶質半導体膜4に接する第2導電型非晶質半導体膜5が設けられている。実施形態1において、第1導電型非晶質半導体膜3はp型非晶質シリコン膜であり、第2導電型非晶質半導体膜5はn型非晶質シリコン膜である。   On the first i-type amorphous semiconductor film 2, a first conductive amorphous semiconductor film 3 in contact with the first i-type amorphous semiconductor film 2 is provided. On the second i-type amorphous semiconductor film 4, a second conductivity-type amorphous semiconductor film 5 in contact with the second i-type amorphous semiconductor film 4 is provided. In the first embodiment, the first conductive amorphous semiconductor film 3 is a p-type amorphous silicon film, and the second conductive amorphous semiconductor film 5 is an n-type amorphous silicon film.

第1導電型非晶質半導体膜3上には、第1導電型非晶質半導体膜3に接する第1電極11が設けられている。また、第2導電型非晶質半導体膜5上には、第2導電型非晶質半導体膜5に接する第2電極12が設けられている。   A first electrode 11 in contact with the first conductive type amorphous semiconductor film 3 is provided on the first conductive type amorphous semiconductor film 3. A second electrode 12 in contact with the second conductive type amorphous semiconductor film 5 is provided on the second conductive type amorphous semiconductor film 5.

そして、第2のi型非晶質半導体膜4と第2導電型非晶質半導体膜5との積層体の両端部は、それぞれ、第1のi型非晶質半導体膜2と第1導電型非晶質半導体膜3との積層体の端部を覆っている。そのため、第1導電型非晶質半導体膜3と第2導電型非晶質半導体膜5との間には第2のi型非晶質半導体膜4の端部が位置しており、第2のi型非晶質半導体膜4の両端部は、それぞれ、第1導電型非晶質半導体膜3および第2導電型非晶質半導体膜5の双方と接している。これにより、第1導電型非晶質半導体膜3と第2導電型非晶質半導体膜5とは第2のi型非晶質半導体膜4によって分離されている。   Then, both end portions of the stacked body of the second i-type amorphous semiconductor film 4 and the second conductive type amorphous semiconductor film 5 are respectively connected to the first i-type amorphous semiconductor film 2 and the first conductive type. The edge part of the laminated body with the type amorphous semiconductor film 3 is covered. Therefore, the end of the second i-type amorphous semiconductor film 4 is located between the first conductive type amorphous semiconductor film 3 and the second conductive type amorphous semiconductor film 5, and the second Both ends of the i-type amorphous semiconductor film 4 are in contact with both the first conductive type amorphous semiconductor film 3 and the second conductive type amorphous semiconductor film 5. As a result, the first conductive amorphous semiconductor film 3 and the second conductive amorphous semiconductor film 5 are separated by the second i-type amorphous semiconductor film 4.

図2(a)に、ヘテロ接合型バックコンタクトセル10の裏面の模式的な平面図を示す。図2(a)に示すように、ヘテロ接合型バックコンタクトセル10の裏面には、第1電極11と第2電極12とが間隔を空けて交互に配置されており、第1電極11および第2電極12は、それぞれ、八角形の半導体基板1の裏面の向かい合う1対の辺1aと辺1bとの間で、これらの電極の長手方向が同一の方向となるように直線状に延在している。   FIG. 2A shows a schematic plan view of the back surface of the heterojunction back contact cell 10. As shown in FIG. 2A, the first electrodes 11 and the second electrodes 12 are alternately arranged on the back surface of the heterojunction back contact cell 10 with a space therebetween. Each of the two electrodes 12 extends linearly between a pair of sides 1a and 1b facing each other on the back surface of the octagonal semiconductor substrate 1 so that the longitudinal directions of these electrodes are the same. ing.

ここで、第1電極11および第2電極12は、図2(b)に示すように、第1電極11および第2電極12の延在方向21が半導体基板1の裏面の辺1a(または辺1b)の長さ方向22と90°±5°の角度を為す方向の範囲23内に含まれるように位置している。   Here, as shown in FIG. 2B, the first electrode 11 and the second electrode 12 are arranged such that the extending direction 21 of the first electrode 11 and the second electrode 12 is the side 1 a (or side) on the back surface of the semiconductor substrate 1. It is positioned so as to be included in a range 23 in a direction that makes an angle of 90 ° ± 5 ° with the length direction 22 of 1b).

図3(a)に、ヘテロ接合型バックコンタクトセル10の半導体基板1の裏面の模式的な平面図を示す。図3(a)に示すように、半導体基板1の裏面には、線状溝6が存在している。なお、線状溝6は、後述のように、半導体結晶インゴットをワイヤソーと砥粒とを用いて切断して半導体基板1を作製するときに、砥粒が半導体基板1の裏面を傷つけること等によって形成された砥粒痕(ソーマーク)であり得るが、線状溝6はソーマークに限定されるものではなく、ソーマーク以外の線状溝であってもよい。   FIG. 3A is a schematic plan view of the back surface of the semiconductor substrate 1 of the heterojunction back contact cell 10. As shown in FIG. 3A, the linear groove 6 exists on the back surface of the semiconductor substrate 1. The linear groove 6 is formed by, for example, damaging the back surface of the semiconductor substrate 1 when the semiconductor substrate 1 is produced by cutting the semiconductor crystal ingot using a wire saw and abrasive grains, as will be described later. Although it may be formed abrasive grain marks (saw marks), the linear grooves 6 are not limited to saw marks, and may be linear grooves other than saw marks.

本実施形態において、線状溝6は、直線状となっている。また、本実施形態において、線状溝6の長さは、3cmよりも長くなっており、線状溝6の深さは3μm以上4μm以下となっている。なお、線状溝6の長さは、半導体基板1の裏面において延在するそれぞれの線状溝6の始点から終点までの長さを意味している。   In the present embodiment, the linear groove 6 is linear. In the present embodiment, the length of the linear groove 6 is longer than 3 cm, and the depth of the linear groove 6 is not less than 3 μm and not more than 4 μm. The length of the linear groove 6 means the length from the start point to the end point of each linear groove 6 extending on the back surface of the semiconductor substrate 1.

ここで、線状溝6は、図3(b)に示すように、線状溝6の延在方向24が第1電極11および第2電極12の延在方向21と90°±5°の角度を為す方向の範囲25内に含まれるように位置している。   Here, as shown in FIG. 3 (b), the linear groove 6 has an extending direction 24 of the linear groove 6 that is 90 ° ± 5 ° to the extending direction 21 of the first electrode 11 and the second electrode 12. It is positioned so as to be included in the range 25 of the direction that forms the angle.

<製造方法>
以下、図4〜図15を参照して、実施形態1のヘテロ接合型バックコンタクトセルの製造方法の一例について説明する。まず、図4の模式的斜視図に示すように、n型シリコン単結晶インゴット30をワイヤソー33で切断する工程を行なう。
<Manufacturing method>
Hereinafter, an example of a method for manufacturing the heterojunction back contact cell of Embodiment 1 will be described with reference to FIGS. First, as shown in the schematic perspective view of FIG. 4, a step of cutting the n-type silicon single crystal ingot 30 with a wire saw 33 is performed.

図4に示すように、ワイヤソー33は、所定の間隔をあけて配置されたガイドローラ31,32の間に巻き掛けられている。その結果、ワイヤソー33は、それぞれのガイドローラ31,32において、ガイドローラ31,32の長手方向に沿って、所定の間隔をあけて複数箇所で張られた状態となる。この状態で、ガイドローラ31,32が正転・逆転を繰り返すことによって、ワイヤソー33が矢印35の方向に往復走行を行なうことになる。   As shown in FIG. 4, the wire saw 33 is wound around guide rollers 31 and 32 arranged at a predetermined interval. As a result, the wire saw 33 is stretched at a plurality of locations at predetermined intervals along the longitudinal direction of the guide rollers 31 and 32 in the respective guide rollers 31 and 32. In this state, when the guide rollers 31 and 32 repeat normal rotation and reverse rotation, the wire saw 33 reciprocates in the direction of the arrow 35.

ワイヤソー33が矢印35の方向に往復走行をしている状態で、n型シリコン単結晶インゴット30を矢印34の方向に移動させる。そして、n型シリコン単結晶インゴット30を往復走行をしているワイヤソー33に押し付けることによって、たとえば図5の模式的斜視図に示すように、n型シリコン単結晶インゴット30が複数箇所で切断されて、複数枚の板状のn型単結晶シリコン基板である半導体基板1が形成される。このとき、半導体基板1の裏面に、固定砥粒が半導体基板1の裏面を傷つけることによってソーマークである線状溝6が形成され得る。これは、n型シリコン単結晶インゴット30の切断時におけるワイヤソー33の撓みに起因するものと推測される。ただ、上述のように、線状溝6はソーマークに限定されるものではない。   The n-type silicon single crystal ingot 30 is moved in the direction of the arrow 34 while the wire saw 33 is reciprocating in the direction of the arrow 35. Then, by pressing the n-type silicon single crystal ingot 30 against the wire saw 33 that reciprocates, the n-type silicon single crystal ingot 30 is cut at a plurality of locations, as shown in the schematic perspective view of FIG. The semiconductor substrate 1 which is a plurality of plate-like n-type single crystal silicon substrates is formed. At this time, a linear groove 6 that is a saw mark can be formed on the back surface of the semiconductor substrate 1 by the fixed abrasive grains damaging the back surface of the semiconductor substrate 1. This is presumably due to the bending of the wire saw 33 when the n-type silicon single crystal ingot 30 is cut. However, as described above, the linear groove 6 is not limited to the saw mark.

図6に、図4に示すワイヤソー33の一例の模式的な断面図を示す。ここで、ワイヤソー33は、芯線33aと、芯線33aの外周面にボンド材(図示せず)で固着された固定砥粒33bと、を含んでいる。芯線33aとしては、たとえばピアノ線などを用いることができる。固定砥粒33bとしてはたとえばダイヤモンド砥粒などを用いることができ、ボンド材としてはたとえば芯線33aの外表面にめっきされたニッケルなどを用いることができる。   FIG. 6 shows a schematic cross-sectional view of an example of the wire saw 33 shown in FIG. Here, the wire saw 33 includes a core wire 33a and fixed abrasive grains 33b fixed to the outer peripheral surface of the core wire 33a with a bonding material (not shown). For example, a piano wire can be used as the core wire 33a. As the fixed abrasive grains 33b, for example, diamond abrasive grains can be used, and as the bonding material, for example, nickel plated on the outer surface of the core wire 33a can be used.

n型シリコン単結晶インゴット30としては、たとえば、チョクラルスキー法によって作製されたn型単結晶シリコンインゴットなどを用いることができる。   As the n-type silicon single crystal ingot 30, for example, an n-type single crystal silicon ingot produced by the Czochralski method can be used.

次に、図7の模式的断面図に示すように、半導体基板1の裏面の全面に第1のi型非晶質半導体膜2を形成する。第1のi型非晶質半導体膜2の形成方法は特に限定されないが、たとえばプラズマCVD(Chemical Vapor Deposition)法を用いることができる。   Next, as shown in the schematic cross-sectional view of FIG. 7, a first i-type amorphous semiconductor film 2 is formed on the entire back surface of the semiconductor substrate 1. The method for forming the first i-type amorphous semiconductor film 2 is not particularly limited. For example, a plasma CVD (Chemical Vapor Deposition) method can be used.

半導体基板1としては、n型単結晶シリコン基板を好適に用いることができるがn型単結晶シリコン基板に限定されず、たとえば従来から公知のn型半導体基板を適宜用いることもできる。   As the semiconductor substrate 1, an n-type single crystal silicon substrate can be suitably used, but is not limited to an n-type single crystal silicon substrate, and for example, a conventionally known n-type semiconductor substrate can be used as appropriate.

第1のi型非晶質半導体膜2としては、i型非晶質シリコン膜を好適に用いることができるがi型非晶質シリコン膜に限定されず、たとえば従来から公知のi型非晶質半導体膜を用いることもできる。   As the first i-type amorphous semiconductor film 2, an i-type amorphous silicon film can be preferably used, but is not limited to an i-type amorphous silicon film. A quality semiconductor film can also be used.

なお、本明細書において「i型」とは、完全な真性の状態だけでなく、十分に低濃度(n型不純物濃度が1×1015個/cm3未満、かつp型不純物濃度が1×1015個/cm3未満)であればn型またはp型の不純物が混入された状態のものも含む意味である。 In the present specification, “i-type” means not only a completely intrinsic state but also a sufficiently low concentration (the n-type impurity concentration is less than 1 × 10 15 / cm 3 and the p-type impurity concentration is 1 × (Less than 10 15 / cm 3 ) is meant to include n-type or p-type impurities.

また、本明細書において「非晶質シリコン」には、シリコン原子の未結合手(ダングリングボンド)が水素で終端されていない非晶質シリコンだけでなく、水素化非晶質シリコンなどのシリコン原子の未結合手が水素で終端されたものも含まれるものとする。   In this specification, “amorphous silicon” includes not only amorphous silicon in which dangling bonds of silicon atoms are not terminated with hydrogen, but also silicon such as hydrogenated amorphous silicon. Also included are those in which dangling bonds of atoms are terminated with hydrogen.

次に、図8の模式的断面図に示すように、第1のi型非晶質半導体膜2上に第1導電型非晶質半導体膜3を形成する。第1導電型非晶質半導体膜3の形成方法は特に限定されないが、たとえばプラズマCVD法を用いることができる。   Next, as shown in the schematic cross-sectional view of FIG. 8, a first conductivity type amorphous semiconductor film 3 is formed on the first i-type amorphous semiconductor film 2. Although the formation method of the 1st conductivity type amorphous semiconductor film 3 is not specifically limited, For example, plasma CVD method can be used.

第1導電型非晶質半導体膜3としては、p型非晶質シリコン膜を好適に用いることができるがp型非晶質シリコン膜に限定されず、たとえば従来から公知のp型非晶質半導体膜を用いることもできる。   As the first conductive type amorphous semiconductor film 3, a p-type amorphous silicon film can be preferably used. However, the first conductive type amorphous semiconductor film 3 is not limited to a p-type amorphous silicon film. A semiconductor film can also be used.

なお、第1導電型非晶質半導体膜3に含まれるp型不純物としては、たとえばボロンを用いることができる。また、本明細書において、「p型」とは、p型不純物濃度が1×1015個/cm3以上の状態を意味する。 As the p-type impurity contained in the first conductive type amorphous semiconductor film 3, for example, boron can be used. In this specification, “p-type” means a state where the p-type impurity concentration is 1 × 10 15 / cm 3 or more.

次に、図9の模式的断面図に示すように、第1導電型非晶質半導体膜3上に、第1のi型非晶質半導体膜2と第1導電型非晶質半導体膜3との積層体を厚さ方向にエッチングする箇所に開口部を有するフォトレジスト等のエッチングマスク41を形成する。   Next, as shown in the schematic cross-sectional view of FIG. 9, the first i-type amorphous semiconductor film 2 and the first conductivity-type amorphous semiconductor film 3 are formed on the first conductivity-type amorphous semiconductor film 3. An etching mask 41 such as a photoresist having an opening at a location where the stacked body is etched in the thickness direction is formed.

次に、図10の模式的断面図に示すように、エッチングマスク41をマスクとして、第1のi型非晶質半導体膜2と第1導電型非晶質半導体膜3との積層体の一部を厚さ方向にエッチングする。これにより、半導体基板1の裏面の一部を露出させる。その後、図11の模式的断面図に示すように、エッチングマスク41をすべて除去する。   Next, as shown in the schematic cross-sectional view of FIG. 10, using the etching mask 41 as a mask, one layered body of the first i-type amorphous semiconductor film 2 and the first conductive type amorphous semiconductor film 3 is formed. The part is etched in the thickness direction. Thereby, a part of the back surface of the semiconductor substrate 1 is exposed. Thereafter, as shown in the schematic cross-sectional view of FIG. 11, all the etching mask 41 is removed.

次に、図12の模式的断面図に示すように、半導体基板1および第1のi型非晶質半導体膜2と第1導電型非晶質半導体膜3との積層体を覆うようにして第2のi型非晶質半導体膜4を形成する。第2のi型非晶質半導体膜4の形成方法は特に限定されないが、たとえばプラズマCVD法を用いることができる。   Next, as shown in the schematic sectional view of FIG. 12, the semiconductor substrate 1 and the stacked body of the first i-type amorphous semiconductor film 2 and the first conductive amorphous semiconductor film 3 are covered. A second i-type amorphous semiconductor film 4 is formed. The method for forming the second i-type amorphous semiconductor film 4 is not particularly limited, and for example, a plasma CVD method can be used.

第2のi型非晶質半導体膜4としては、i型非晶質シリコン膜を好適に用いることができるがi型非晶質シリコン膜に限定されず、たとえば従来から公知のi型非晶質半導体膜を用いることもできる。   As the second i-type amorphous semiconductor film 4, an i-type amorphous silicon film can be suitably used, but is not limited to an i-type amorphous silicon film. For example, a conventionally known i-type amorphous silicon film is used. A quality semiconductor film can also be used.

次に、図13の模式的断面図に示すように、第2のi型非晶質半導体膜4上に第2導電型非晶質半導体膜5を形成する。第2導電型非晶質半導体膜5の形成方法は特に限定されないが、たとえばプラズマCVD法を用いることができる。   Next, as shown in the schematic cross-sectional view of FIG. 13, a second conductivity type amorphous semiconductor film 5 is formed on the second i-type amorphous semiconductor film 4. Although the formation method of the 2nd conductivity type amorphous semiconductor film 5 is not specifically limited, For example, plasma CVD method can be used.

第2導電型非晶質半導体膜5としては、n型非晶質シリコン膜を好適に用いることができるがn型非晶質シリコン膜に限定されず、たとえば従来から公知のn型非晶質半導体膜を用いることもできる。   As the second conductive type amorphous semiconductor film 5, an n-type amorphous silicon film can be preferably used, but is not limited to an n-type amorphous silicon film. For example, a conventionally known n-type amorphous silicon film is used. A semiconductor film can also be used.

なお、第2導電型非晶質半導体膜5を構成するn型非晶質シリコン膜に含まれるn型不純物としては、たとえばリンを用いることができる。また、本明細書において、「n型」とは、n型不純物濃度が1×1015個/cm3以上の状態を意味する。 As the n-type impurity contained in the n-type amorphous silicon film constituting the second conductivity type amorphous semiconductor film 5, for example, phosphorus can be used. In this specification, “n-type” means a state where the n-type impurity concentration is 1 × 10 15 / cm 3 or more.

次に、図14の模式的断面図に示すように、半導体基板1の裏面上の第2のi型非晶質半導体膜4と第2導電型非晶質半導体膜5との積層体を残す部分にのみフォトレジスト等のエッチングマスク42を形成する。   Next, as shown in the schematic cross-sectional view of FIG. 14, a stacked body of the second i-type amorphous semiconductor film 4 and the second conductive amorphous semiconductor film 5 on the back surface of the semiconductor substrate 1 is left. An etching mask 42 such as a photoresist is formed only on the portion.

次に、エッチングマスク42をマスクとして、第2のi型非晶質半導体膜4と第2導電型非晶質半導体膜5との積層体の一部を厚さ方向にウエットエッチングすることによって、図15の模式的断面図に示すように、第1導電型非晶質半導体膜3の一部を露出させる。その後、エッチングマスク42を完全に除去する。   Next, using the etching mask 42 as a mask, a part of the stacked body of the second i-type amorphous semiconductor film 4 and the second conductive amorphous semiconductor film 5 is wet-etched in the thickness direction, As shown in the schematic cross-sectional view of FIG. 15, a part of the first conductive type amorphous semiconductor film 3 is exposed. Thereafter, the etching mask 42 is completely removed.

その後、図1および図2に示すように、第1導電型非晶質半導体膜3に接するように第1電極11を形成し、第2導電型非晶質半導体膜5に接するように第2電極12を形成する。   Thereafter, as shown in FIGS. 1 and 2, the first electrode 11 is formed so as to be in contact with the first conductive type amorphous semiconductor film 3, and the second electrode is formed so as to be in contact with the second conductive type amorphous semiconductor film 5. The electrode 12 is formed.

ここで、第1電極11および第2電極12は、第1電極11および第2電極12が、それぞれ、半導体基板1の裏面の辺1a,1bと90°±5°の角度を為す方向に延在するとともに、半導体基板1が、第1電極11および第2電極12と90°±5°の角度を為す方向に延在する線状溝6を含むように形成される。なお、第1電極11および第2電極12の形成方法は、特に限定されないが、たとえば蒸着法などを用いることができる。   Here, the first electrode 11 and the second electrode 12 extend in a direction in which the first electrode 11 and the second electrode 12 form an angle of 90 ° ± 5 ° with the sides 1a and 1b on the back surface of the semiconductor substrate 1, respectively. In addition, the semiconductor substrate 1 is formed to include a linear groove 6 extending in a direction that forms an angle of 90 ° ± 5 ° with the first electrode 11 and the second electrode 12. In addition, although the formation method of the 1st electrode 11 and the 2nd electrode 12 is not specifically limited, For example, a vapor deposition method etc. can be used.

以上により、実施形態1のヘテロ接合型バックコンタクトセル10が完成する。
<作用効果>
実施形態1のヘテロ接合型バックコンタクトセル10においては、図3(b)に示すように、線状溝6の延在方向24が、第1電極11および第2電極12の延在方向21と、90°±5°の角度を為している。すなわち、第1電極11および第2電極12は、線状溝6の延在方向と90°±5°の角度を為す方向に延在するように配置されている。
Thus, the heterojunction back contact cell 10 of Embodiment 1 is completed.
<Effect>
In the heterojunction back contact cell 10 of Embodiment 1, as shown in FIG. 3B, the extending direction 24 of the linear groove 6 is different from the extending direction 21 of the first electrode 11 and the second electrode 12. The angle is 90 ° ± 5 °. That is, the first electrode 11 and the second electrode 12 are arranged so as to extend in a direction that forms an angle of 90 ° ± 5 ° with the extending direction of the linear groove 6.

図16に、第1電極11および第2電極12の延在方向21に沿った実施形態1のヘテロ接合型バックコンタクトセル10の裏面の一例の模式的な拡大断面図を示し、図17に、第1電極11および第2電極12の延在方向21に沿った実施形態1のヘテロ接合型バックコンタクトセル10の裏面の他の一例の模式的な拡大断面図を示す。なお、図16は、第1電極11および第2電極12の厚さHが線状溝の深さDよりも薄い場合の一例を示しており、図17は、第1電極11および第2電極12の厚さHが線状溝の深さDよりも厚い場合の一例を示している。   FIG. 16 shows a schematic enlarged cross-sectional view of an example of the back surface of the heterojunction back contact cell 10 of Embodiment 1 along the extending direction 21 of the first electrode 11 and the second electrode 12, and FIG. The typical expanded sectional view of the other example of the back surface of the heterojunction type back contact cell 10 of Embodiment 1 along the extension direction 21 of the 1st electrode 11 and the 2nd electrode 12 is shown. FIG. 16 shows an example in which the thickness H of the first electrode 11 and the second electrode 12 is thinner than the depth D of the linear groove, and FIG. 17 shows the first electrode 11 and the second electrode. An example in which the thickness H of 12 is thicker than the depth D of the linear groove is shown.

図16および図17に示すように、実施形態1のヘテロ接合型バックコンタクトセル10においては、半導体基板1の裏面の線状溝6に起因する凹凸によって第1電極11および第2電極12にアンカー効果を発現させることができる。これにより、線状溝の延在方向と平行に半導体基板の裏面に電極が設けられた特許文献1の太陽電池と比べて第1電極11および第2電極12の剥離を抑制することができる。   As shown in FIGS. 16 and 17, in the heterojunction back contact cell 10 of the first embodiment, the first electrode 11 and the second electrode 12 are anchored by unevenness caused by the linear groove 6 on the back surface of the semiconductor substrate 1. An effect can be expressed. Thereby, peeling of the 1st electrode 11 and the 2nd electrode 12 can be suppressed compared with the solar cell of patent document 1 in which the electrode was provided in the back surface of the semiconductor substrate in parallel with the extension direction of a linear groove | channel.

さらに、本発明者らが鋭意検討した結果、第1電極11および第2電極12を、線状溝6の延在方向と90°±5°の角度を為す方向の範囲内に延在するように配置することによって、その範囲外に延在するように第1電極11および第2電極12を設けた場合と比べて、飛躍的に、第1電極11および第2電極12の剥離を抑制することができることが確認された。   Furthermore, as a result of intensive studies by the present inventors, the first electrode 11 and the second electrode 12 are extended within a range that forms an angle of 90 ° ± 5 ° with the extending direction of the linear groove 6. As compared with the case where the first electrode 11 and the second electrode 12 are provided so as to extend outside the range, the separation of the first electrode 11 and the second electrode 12 is remarkably suppressed. It was confirmed that it was possible.

以上の理由により、実施形態1のヘテロ接合型バックコンタクトセル10においては、従来の特許文献1の太陽電池と比べて、第1電極11および第2電極12の剥離を抑制することができる。   For the above reason, in the heterojunction back contact cell 10 of Embodiment 1, the peeling of the first electrode 11 and the second electrode 12 can be suppressed as compared with the conventional solar cell of Patent Document 1.

[実施形態2]
図18に、実施形態の光電変換素子の他の一例である実施形態2のヘテロ接合型バックコンタクトセルの裏面の模式的な平面図を示す。図18に示すように、実施形態2のヘテロ接合型バックコンタクトセル10は、第1タブ電極11aおよび第2タブ電極12aを備えていることを特徴としている。第1タブ電極11aは、第1電極11と異なる方向に延在し、複数の第1電極11のそれぞれの一端と電気的に接続されて、複数の第1電極11を電気的に接続している。また、第2タブ電極12aは、第2電極12と異なる方向に延在し、複数の第2電極12のそれぞれの一端と電気的に接続されて、複数の第2電極12を電気的に接続している。
[Embodiment 2]
FIG. 18 is a schematic plan view of the back surface of the heterojunction back contact cell of Embodiment 2, which is another example of the photoelectric conversion element of the embodiment. As shown in FIG. 18, the heterojunction back contact cell 10 of Embodiment 2 is characterized by including a first tab electrode 11a and a second tab electrode 12a. The first tab electrode 11 a extends in a different direction from the first electrode 11, is electrically connected to one end of each of the plurality of first electrodes 11, and electrically connects the plurality of first electrodes 11. Yes. The second tab electrode 12 a extends in a different direction from the second electrode 12 and is electrically connected to one end of each of the plurality of second electrodes 12 to electrically connect the plurality of second electrodes 12. doing.

実施形態2における上記以外の説明は、実施形態1と同様であるため、その説明については繰り返さない。   Since the description other than the above in Embodiment 2 is the same as that in Embodiment 1, the description thereof will not be repeated.

[実施形態3]
実施形態3においては、遊離砥粒を用いてn型シリコン単結晶インゴットのワイヤソーによる切断を行っていることを特徴としている。図19に、実施形態3のn型シリコン単結晶インゴット30を遊離砥粒52とワイヤソー53とを用いて切断する工程の一例を図解する図を示す。なお、ワイヤソー53としては、図6に示す芯線33aの外周面に固定砥粒33bが固着されていないワイヤソーが用いられる。また、n型シリコン単結晶インゴット30の遊離砥粒52およびワイヤソー53による切断は、シリコンカーバイドやダイヤモンド等の遊離砥粒52を油性または水溶性の切削液51に混合したスラリーをn型シリコン単結晶インゴット30の表面に供給しながら行われる。
[Embodiment 3]
Embodiment 3 is characterized in that a loose abrasive is used to cut an n-type silicon single crystal ingot with a wire saw. FIG. 19 shows a diagram illustrating an example of a process of cutting the n-type silicon single crystal ingot 30 of Embodiment 3 using the loose abrasive grains 52 and the wire saw 53. As the wire saw 53, a wire saw in which the fixed abrasive grains 33b are not fixed to the outer peripheral surface of the core wire 33a shown in FIG. 6 is used. The n-type silicon single crystal ingot 30 is cut by the free abrasive grains 52 and the wire saw 53 by mixing slurry obtained by mixing free abrasive grains 52 such as silicon carbide and diamond with an oil-based or water-soluble cutting fluid 51. It is performed while supplying the surface of the ingot 30.

実施形態3における上記以外の説明は、実施形態1および実施形態2と同様であるため、その説明については繰り返さない。   Since the description other than the above in the third embodiment is the same as that in the first and second embodiments, the description thereof will not be repeated.

[実施形態4]
図20に、実施形態の光電変換素子の他の一例である実施形態4の裏面電極型太陽電池セルの模式的な断面図を示す。図20に示すように、実施形態4の裏面電極型太陽電池セル100は、半導体基板1と、半導体基板1の裏面に間隔を空けて設けられた、第1導電型不純物含有領域としてのp型不純物拡散領域65と、第2導電型不純物含有領域としてのn型不純物拡散領域63とを備えている。また、第1導電型不純物含有領域65上に第1電極11が設けられており、第2導電型不純物含有領域63上に第2電極12が設けられている。
[Embodiment 4]
In FIG. 20, the typical sectional drawing of the back surface electrode type photovoltaic cell of Embodiment 4 which is another example of the photoelectric conversion element of Embodiment is shown. As shown in FIG. 20, the back electrode type solar battery cell 100 of Embodiment 4 is a p-type as a first conductivity type impurity-containing region provided on the back surface of the semiconductor substrate 1 and the semiconductor substrate 1 with a space therebetween. An impurity diffusion region 65 and an n-type impurity diffusion region 63 as a second conductivity type impurity-containing region are provided. The first electrode 11 is provided on the first conductivity type impurity containing region 65, and the second electrode 12 is provided on the second conductivity type impurity containing region 63.

また、半導体基板1の裏面には、たとえば酸化シリコン膜または窒化シリコン膜等の誘電体膜67が設けられており、半導体基板1の受光面のテクスチャ構造68上にもたとえば酸化シリコン膜または窒化シリコン膜等の誘電体膜69が設けられている。   Further, a dielectric film 67 such as a silicon oxide film or a silicon nitride film is provided on the back surface of the semiconductor substrate 1, and the silicon oxide film or silicon nitride is also provided on the texture structure 68 on the light receiving surface of the semiconductor substrate 1. A dielectric film 69 such as a film is provided.

以下、図21〜図28の模式的断面図を参照して、実施形態4の裏面電極型太陽電池セルの製造方法の一例について説明する。   Hereinafter, an example of a method for manufacturing the back electrode type solar battery cell of Embodiment 4 will be described with reference to schematic cross-sectional views of FIGS.

まず、図21に示すように、半導体基板1の受光面および裏面のそれぞれの全面に拡散マスク62を設置し、半導体基板1の裏面の拡散抑制マスク62の一部に開口部61aを設ける。なお、開口部61aの形成方法は、特に限定されず、たとえばフォトリソグラフィ等の方法を用いることができる。   First, as shown in FIG. 21, a diffusion mask 62 is provided on each of the light receiving surface and the back surface of the semiconductor substrate 1, and an opening 61 a is provided in a part of the diffusion suppression mask 62 on the back surface of the semiconductor substrate 1. In addition, the formation method of the opening part 61a is not specifically limited, For example, methods, such as photolithography, can be used.

次に、図22に示すように、n型不純物含有ガス64を流すことによって、半導体基板1の裏面の拡散抑制マスク62の開口部61aから露出している半導体基板1の裏面にn型不純物を拡散させてn型不純物拡散領域63を形成する。なお、n型不純物含有ガス64としては、たとえばn型不純物であるリンを含むPOCl3などを用いることができる。また、n型不純物拡散領域63は、半導体基板1よりもn型不純物濃度が高い領域であればよい。 Next, as shown in FIG. 22, by flowing an n-type impurity-containing gas 64, n-type impurities are introduced into the back surface of the semiconductor substrate 1 exposed from the opening 61 a of the diffusion suppression mask 62 on the back surface of the semiconductor substrate 1. An n-type impurity diffusion region 63 is formed by diffusing. As the n-type impurity-containing gas 64, for example, POCl 3 containing phosphorus which is an n-type impurity can be used. The n-type impurity diffusion region 63 may be a region having an n-type impurity concentration higher than that of the semiconductor substrate 1.

次に、半導体基板1の受光面および裏面の拡散抑制マスク62を一旦すべて除去した後に、半導体基板1の受光面および裏面のそれぞれの全面に拡散抑制マスク62を再度設置し、図23に示すように、半導体基板1の裏面の拡散抑制マスク62の一部に開口部61bを設ける。   Next, after all of the diffusion suppression masks 62 on the light receiving surface and the back surface of the semiconductor substrate 1 are once removed, the diffusion suppression mask 62 is installed again on the entire surfaces of the light receiving surface and the back surface of the semiconductor substrate 1, as shown in FIG. In addition, an opening 61 b is provided in part of the diffusion suppression mask 62 on the back surface of the semiconductor substrate 1.

次に、図24に示すように、p型不純物含有ガス66を流すことによって、半導体基板1の裏面の拡散抑制マスク62の開口部61bから露出している半導体基板1の裏面にp型不純物を拡散させてp型不純物拡散領域65を形成する。   Next, as shown in FIG. 24, by flowing a p-type impurity-containing gas 66, p-type impurities are introduced into the back surface of the semiconductor substrate 1 exposed from the opening 61 b of the diffusion suppression mask 62 on the back surface of the semiconductor substrate 1. A p-type impurity diffusion region 65 is formed by diffusing.

次に、図25に示すように、半導体基板1の受光面および裏面の拡散抑制マスク62をすべて除去する。次に、図26に示すように、半導体基板1の裏面の全面に誘電体膜67を形成する。   Next, as shown in FIG. 25, all diffusion suppression masks 62 on the light receiving surface and the back surface of the semiconductor substrate 1 are removed. Next, as shown in FIG. 26, a dielectric film 67 is formed on the entire back surface of the semiconductor substrate 1.

次に、図27に示すように、半導体基板1の受光面をテクスチャエッチングすることによってテクスチャ構造68を形成する。   Next, as shown in FIG. 27, the texture structure 68 is formed by texture-etching the light-receiving surface of the semiconductor substrate 1.

次に、図28に示すように、半導体基板1の受光面のテクスチャ構造68上に誘電体膜69を形成する。次に、図29に示すように、半導体基板1の裏面の誘電体膜67の一部を除去することによってコンタクトホール70,71を形成する。なお、コンタクトホール70,71の形成方法は、特に限定されず、たとえばフォトリソグラフィ等の方法を用いることができる。   Next, as shown in FIG. 28, a dielectric film 69 is formed on the texture structure 68 on the light receiving surface of the semiconductor substrate 1. Next, as shown in FIG. 29, contact holes 70 and 71 are formed by removing a part of the dielectric film 67 on the back surface of the semiconductor substrate 1. In addition, the formation method of the contact holes 70 and 71 is not specifically limited, For example, methods, such as photolithography, can be used.

その後、図20に示すように、コンタクトホール71を通してp型不純物拡散領域65に電気的に接続される第1電極11を形成するとともに、コンタクトホール70を通してn型不純物拡散領域63に電気的に接続される第2電極12を形成する。   Thereafter, as shown in FIG. 20, the first electrode 11 electrically connected to the p-type impurity diffusion region 65 through the contact hole 71 is formed, and also electrically connected to the n-type impurity diffusion region 63 through the contact hole 70. The second electrode 12 to be formed is formed.

ここでも、第1電極11および第2電極12は、第1電極11および第2電極12が、それぞれ、半導体基板1の裏面の辺1a,1bと90°±5°の角度を為す方向に延在するとともに、半導体基板1が、第1電極11および第2電極12と90°±5°の角度を為す方向に延在する線状溝6を含むように形成される。   Again, the first electrode 11 and the second electrode 12 extend in a direction in which the first electrode 11 and the second electrode 12 form an angle of 90 ° ± 5 ° with the sides 1a and 1b on the back surface of the semiconductor substrate 1, respectively. In addition, the semiconductor substrate 1 is formed to include a linear groove 6 extending in a direction that forms an angle of 90 ° ± 5 ° with the first electrode 11 and the second electrode 12.

実施形態4における上記以外の説明は、実施形態1〜実施形態3と同様であるため、その説明については繰り返さない。   Since the description other than the above in Embodiment 4 is the same as that in Embodiments 1 to 3, the description thereof will not be repeated.

[付記]
ここで開示された実施形態は、第1導電型または第2導電型の半導体基板と、半導体基板の一方の側に設けられた第1導電型部および第2導電型部と、第1導電型部上の第1電極と、第2導電型部上の第2電極と、を備え、第1電極および第2電極は、半導体基板の辺と90°±5°の角度を為す方向に延在し、半導体基板は、第1電極および第2電極と90°±5°の角度を為す方向に延在する線状溝を含む、光電変換素子である。このような構成とすることにより、半導体基板1の裏面の線状溝に起因する凹凸によって第1電極および第2電極にアンカー効果を発現させることができるため、線状溝の延在方向と平行に半導体基板の裏面に電極が設けられた特許文献1の太陽電池と比べて第1電極および第2電極の剥離を抑制することができる。
[Appendix]
An embodiment disclosed herein includes a semiconductor substrate of a first conductivity type or a second conductivity type, a first conductivity type portion and a second conductivity type portion provided on one side of the semiconductor substrate, and a first conductivity type. A first electrode on the portion and a second electrode on the second conductivity type portion, wherein the first electrode and the second electrode extend in a direction that forms an angle of 90 ° ± 5 ° with the side of the semiconductor substrate The semiconductor substrate is a photoelectric conversion element including a linear groove extending in a direction that forms an angle of 90 ° ± 5 ° with the first electrode and the second electrode. By adopting such a configuration, the first electrode and the second electrode can have an anchor effect due to the unevenness caused by the linear groove on the back surface of the semiconductor substrate 1, and therefore, parallel to the extending direction of the linear groove. Compared with the solar cell of Patent Document 1 in which an electrode is provided on the back surface of the semiconductor substrate, peeling of the first electrode and the second electrode can be suppressed.

ここで開示された実施形態の光電変換素子において、半導体基板は、多角形の表面を有することが好ましい。この場合にも、第1電極および第2電極の剥離を抑制することができる。   In the photoelectric conversion element of the embodiment disclosed herein, the semiconductor substrate preferably has a polygonal surface. Also in this case, peeling of the first electrode and the second electrode can be suppressed.

ここで開示された実施形態の光電変換素子は、第1電極と異なる方向に延在し、第1電極の複数を電気的に接続する第1タブ電極をさらに備えることが好ましい。この場合にも、第1電極および第2電極の剥離を抑制することができる。   The photoelectric conversion element of the embodiment disclosed herein preferably further includes a first tab electrode that extends in a different direction from the first electrode and electrically connects a plurality of the first electrodes. Also in this case, peeling of the first electrode and the second electrode can be suppressed.

ここで開示された実施形態の光電変換素子は、第2電極と異なる方向に延在し、第2電極の複数を電気的に接続する第2タブ電極をさらに備えることが好ましい。この場合にも、第1電極および第2電極の剥離を抑制することができる。   The photoelectric conversion element of the embodiment disclosed herein preferably further includes a second tab electrode that extends in a different direction from the second electrode and electrically connects a plurality of the second electrodes. Also in this case, peeling of the first electrode and the second electrode can be suppressed.

ここで開示された実施形態の光電変換素子において、第1電極と第2電極とは間隔を空けて設けられていることが好ましい。この場合にも、第1電極および第2電極の剥離を抑制することができる。   In the photoelectric conversion element of the embodiment disclosed herein, it is preferable that the first electrode and the second electrode are provided with a space therebetween. Also in this case, peeling of the first electrode and the second electrode can be suppressed.

ここで開示された実施形態の光電変換素子において、第1電極と第2電極とは交互に設けられていることが好ましい。この場合にも、第1電極および第2電極の剥離を抑制することができる。   In the photoelectric conversion element of the embodiment disclosed herein, the first electrode and the second electrode are preferably provided alternately. Also in this case, peeling of the first electrode and the second electrode can be suppressed.

ここで開示された実施形態の光電変換素子において、線状溝は、ソーマークを含むことが好ましい。この場合にも、第1電極および第2電極の剥離を抑制することができる。   In the photoelectric conversion element of the embodiment disclosed herein, the linear groove preferably includes a saw mark. Also in this case, peeling of the first electrode and the second electrode can be suppressed.

ここで開示された実施形態の光電変換素子においては、第1電極の厚さが、線状溝の深さよりも薄いことが好ましい。この場合にも、第1電極および第2電極の剥離を抑制することができる。   In the photoelectric conversion element of the embodiment disclosed herein, it is preferable that the thickness of the first electrode is thinner than the depth of the linear groove. Also in this case, peeling of the first electrode and the second electrode can be suppressed.

ここで開示された実施形態の光電変換素子においては、第1電極の厚さが、線状溝の深さよりも厚いことが好ましい。この場合にも、第1電極および第2電極の剥離を抑制することができる。   In the photoelectric conversion element of the embodiment disclosed herein, it is preferable that the thickness of the first electrode is thicker than the depth of the linear groove. Also in this case, peeling of the first electrode and the second electrode can be suppressed.

ここで開示された実施形態の光電変換素子においては、第2電極の厚さが、線状溝の深さよりも薄いことが好ましい。この場合にも、第1電極および第2電極の剥離を抑制することができる。   In the photoelectric conversion element of the embodiment disclosed herein, it is preferable that the thickness of the second electrode is thinner than the depth of the linear groove. Also in this case, peeling of the first electrode and the second electrode can be suppressed.

ここで開示された実施形態の光電変換素子においては、第2電極の厚さが、線状溝の深さよりも厚いことが好ましい。この場合にも、第1電極および第2電極の剥離を抑制することができる。   In the photoelectric conversion element of the embodiment disclosed herein, the thickness of the second electrode is preferably thicker than the depth of the linear groove. Also in this case, peeling of the first electrode and the second electrode can be suppressed.

ここで開示された実施形態の光電変換素子においては、線状溝の長さは、3cmよりも長いことが好ましい。この場合にも、第1電極および第2電極の剥離を抑制することができる。   In the photoelectric conversion element of the embodiment disclosed herein, the length of the linear groove is preferably longer than 3 cm. Also in this case, peeling of the first electrode and the second electrode can be suppressed.

ここで開示された実施形態の光電変換素子においては、半導体基板は、シリコンを含むことが好ましい。この場合にも、第1電極および第2電極の剥離を抑制することができる。   In the photoelectric conversion element of the embodiment disclosed herein, the semiconductor substrate preferably contains silicon. Also in this case, peeling of the first electrode and the second electrode can be suppressed.

ここで開示された実施形態の光電変換素子において、第1導電型部は、第1導電型非晶質半導体膜を含むことが好ましい。この場合にも、第1電極および第2電極の剥離を抑制することができる。   In the photoelectric conversion element of the embodiment disclosed herein, it is preferable that the first conductivity type portion includes a first conductivity type amorphous semiconductor film. Also in this case, peeling of the first electrode and the second electrode can be suppressed.

ここで開示された実施形態の光電変換素子において、第1電極は、第1導電型非晶質半導体膜上に設けられていることが好ましい。この場合にも、第1電極および第2電極の剥離を抑制することができる。   In the photoelectric conversion element of the embodiment disclosed herein, the first electrode is preferably provided on the first conductive type amorphous semiconductor film. Also in this case, peeling of the first electrode and the second electrode can be suppressed.

ここで開示された実施形態の光電変換素子において、第1導電型非晶質半導体膜は、第1導電型の非晶質シリコン膜を含むことが好ましい。この場合にも、第1電極および第2電極の剥離を抑制することができる。   In the photoelectric conversion element of the embodiment disclosed herein, the first conductive amorphous semiconductor film preferably includes a first conductive amorphous silicon film. Also in this case, peeling of the first electrode and the second electrode can be suppressed.

ここで開示された実施形態の光電変換素子は、半導体基板と第1導電型非晶質半導体膜との間の第1のi型非晶質半導体膜をさらに含むことが好ましい。この場合にも、第1電極および第2電極の剥離を抑制することができる。   The photoelectric conversion element according to the embodiment disclosed herein preferably further includes a first i-type amorphous semiconductor film between the semiconductor substrate and the first conductive type amorphous semiconductor film. Also in this case, peeling of the first electrode and the second electrode can be suppressed.

ここで開示された実施形態の光電変換素子において、第1のi型非晶質半導体膜は、i型の非晶質シリコン膜を含むことが好ましい。この場合にも、第1電極および第2電極の剥離を抑制することができる。   In the photoelectric conversion element of the embodiment disclosed herein, the first i-type amorphous semiconductor film preferably includes an i-type amorphous silicon film. Also in this case, peeling of the first electrode and the second electrode can be suppressed.

ここで開示された実施形態の光電変換素子において、第2導電型部は、第2導電型非晶質半導体膜を含むことが好ましい。   In the photoelectric conversion element of the embodiment disclosed herein, the second conductivity type part preferably includes a second conductivity type amorphous semiconductor film.

ここで開示された実施形態の光電変換素子において、第2電極は、第2導電型非晶質半導体膜上に設けられていることが好ましい。この場合にも、第1電極および第2電極の剥離を抑制することができる。   In the photoelectric conversion element of the embodiment disclosed herein, the second electrode is preferably provided on the second conductivity type amorphous semiconductor film. Also in this case, peeling of the first electrode and the second electrode can be suppressed.

ここで開示された実施形態の光電変換素子において、第2導電型非晶質半導体膜は、第2導電型の非晶質シリコン膜を含むことが好ましい。この場合にも、第1電極および第2電極の剥離を抑制することができる。   In the photoelectric conversion element of the embodiment disclosed herein, the second conductivity type amorphous semiconductor film preferably includes a second conductivity type amorphous silicon film. Also in this case, peeling of the first electrode and the second electrode can be suppressed.

ここで開示された実施形態の光電変換素子は、半導体基板と第2導電型非晶質半導体膜との間の第2のi型非晶質半導体膜をさらに含むことが好ましい。この場合にも、第1電極および第2電極の剥離を抑制することができる。   The photoelectric conversion element according to the embodiment disclosed herein preferably further includes a second i-type amorphous semiconductor film between the semiconductor substrate and the second conductive amorphous semiconductor film. Also in this case, peeling of the first electrode and the second electrode can be suppressed.

ここで開示された実施形態の光電変換素子において、第2のi型非晶質半導体膜は、i型の非晶質シリコン膜を含むことが好ましい。この場合にも、第1電極および第2電極の剥離を抑制することができる。   In the photoelectric conversion element of the embodiment disclosed herein, the second i-type amorphous semiconductor film preferably includes an i-type amorphous silicon film. Also in this case, peeling of the first electrode and the second electrode can be suppressed.

ここで開示された実施形態の光電変換素子において、第1導電型部は、第1導電型不純物含有領域を含むことが好ましい。この場合にも、第1電極および第2電極の剥離を抑制することができる。   In the photoelectric conversion element of the embodiment disclosed herein, the first conductivity type part preferably includes a first conductivity type impurity-containing region. Also in this case, peeling of the first electrode and the second electrode can be suppressed.

ここで開示された実施形態の光電変換素子において、第1電極は、第1導電型不純物含有領域上に設けられていることが好ましい。この場合にも、第1電極および第2電極の剥離を抑制することができる。   In the photoelectric conversion element of the embodiment disclosed herein, the first electrode is preferably provided on the first conductivity type impurity-containing region. Also in this case, peeling of the first electrode and the second electrode can be suppressed.

ここで開示された実施形態の光電変換素子において、第2導電型部は、第2導電型不純物含有領域を含むことが好ましい。この場合にも、第1電極および第2電極の剥離を抑制することができる。   In the photoelectric conversion element of the embodiment disclosed herein, the second conductivity type part preferably includes a second conductivity type impurity-containing region. Also in this case, peeling of the first electrode and the second electrode can be suppressed.

ここで開示された実施形態の光電変換素子において、第2電極は、第2導電型不純物含有領域上に設けられていることが好ましい。この場合にも、第1電極および第2電極の剥離を抑制することができる。   In the photoelectric conversion element of the embodiment disclosed herein, the second electrode is preferably provided on the second conductivity type impurity-containing region. Also in this case, peeling of the first electrode and the second electrode can be suppressed.

ここで開示された実施形態は、半導体結晶をワイヤソーで切断して第1導電型または第2導電型の半導体基板を形成する工程と、半導体基板の一方の側に第1導電型部および第2導電型部を形成する工程と、第1導電型部上に第1電極を形成する工程と、第2導電型部上に第2電極を形成する工程と、を備え、第1電極を形成する工程および第2電極を形成する工程において、第1電極および第2電極は、それぞれ、半導体基板の辺と90°±5°の角度を為す方向に延在するとともに、半導体基板が第1電極および第2電極と90°±5°の角度を為す方向に延在する線状溝を含むように形成される、光電変換素子の製造方法である。このような構成とすることにより、半導体基板の裏面の線状溝に起因して第1電極および第2電極の形成面に発生する凹凸によって第1電極および第2電極にアンカー効果が発現するため、線状溝の延在方向と平行に半導体基板の裏面に電極が設けられた特許文献1の太陽電池と比べて第1電極および第2電極の剥離を抑制することができる。   The embodiment disclosed herein includes a step of cutting a semiconductor crystal with a wire saw to form a semiconductor substrate of a first conductivity type or a second conductivity type, a first conductivity type portion and a second conductivity type on one side of the semiconductor substrate. Forming a first electrode by a step of forming a conductive type portion, a step of forming a first electrode on the first conductive type portion, and a step of forming a second electrode on the second conductive type portion. In the step and the step of forming the second electrode, the first electrode and the second electrode respectively extend in a direction that forms an angle of 90 ° ± 5 ° with the side of the semiconductor substrate, and the semiconductor substrate It is a manufacturing method of a photoelectric conversion element formed so as to include a linear groove extending in a direction forming an angle of 90 ° ± 5 ° with the second electrode. By adopting such a configuration, the anchor effect appears in the first electrode and the second electrode due to the unevenness generated on the formation surface of the first electrode and the second electrode due to the linear groove on the back surface of the semiconductor substrate. The first electrode and the second electrode can be prevented from peeling off as compared with the solar cell of Patent Document 1 in which an electrode is provided on the back surface of the semiconductor substrate in parallel with the extending direction of the linear groove.

ここで開示された実施形態の光電変換素子の製造方法において、ワイヤソーによる半導体結晶の切断は、固定砥粒または遊離砥粒を用いて行われることが好ましい。この場合にも、第1電極および第2電極の剥離を抑制することができる。   In the method for manufacturing a photoelectric conversion element of the embodiment disclosed herein, it is preferable that the semiconductor crystal is cut with a wire saw using fixed abrasive grains or loose abrasive grains. Also in this case, peeling of the first electrode and the second electrode can be suppressed.

ここで開示された実施形態の光電変換素子の製造方法において、線状溝は、ソーマークを含むことが好ましい。この場合にも、第1電極および第2電極の剥離を抑制することができる。   In the method for manufacturing a photoelectric conversion element according to the embodiment disclosed herein, the linear groove preferably includes a saw mark. Also in this case, peeling of the first electrode and the second electrode can be suppressed.

ここで開示された実施形態の光電変換素子の製造方法において、半導体基板は、多角形の表面を有することが好ましい。この場合にも、第1電極および第2電極の剥離を抑制することができる。   In the method for manufacturing a photoelectric conversion element according to the embodiment disclosed herein, the semiconductor substrate preferably has a polygonal surface. Also in this case, peeling of the first electrode and the second electrode can be suppressed.

ここで開示された実施形態の光電変換素子の製造方法は、第1電極と異なる方向に延在し、第1電極の複数を電気的に接続する第1タブ電極を形成する工程をさらに含むことが好ましい。この場合にも、第1電極および第2電極の剥離を抑制することができる。   The manufacturing method of the photoelectric conversion element of the embodiment disclosed herein further includes a step of forming a first tab electrode that extends in a different direction from the first electrode and electrically connects a plurality of the first electrodes. Is preferred. Also in this case, peeling of the first electrode and the second electrode can be suppressed.

ここで開示された実施形態の光電変換素子の製造方法は、第2電極と異なる方向に延在し、第2電極の複数を電気的に接続する第2タブ電極を形成する工程をさらに含むことが好ましい。この場合にも、第1電極および第2電極の剥離を抑制することができる。   The manufacturing method of the photoelectric conversion element of the embodiment disclosed herein further includes a step of forming a second tab electrode that extends in a different direction from the second electrode and electrically connects a plurality of the second electrodes. Is preferred. Also in this case, peeling of the first electrode and the second electrode can be suppressed.

ここで開示された実施形態の光電変換素子の製造方法の第1電極を形成する工程および第2電極を形成する工程においては、第1電極と第2電極とが互いに間隔を空けて配置されるように第1電極と第2電極とが形成されることが好ましい。この場合にも、第1電極および第2電極の剥離を抑制することができる。   In the step of forming the first electrode and the step of forming the second electrode of the method for manufacturing the photoelectric conversion element according to the embodiment disclosed herein, the first electrode and the second electrode are arranged with a space therebetween. Thus, it is preferable that the first electrode and the second electrode are formed. Also in this case, peeling of the first electrode and the second electrode can be suppressed.

ここで開示された実施形態の光電変換素子の製造方法の第1電極を形成する工程および第2電極を形成する工程においては、第1電極と第2電極とが交互に配置されるように第1電極と第2電極とが形成されることが好ましい。この場合にも、第1電極および第2電極の剥離を抑制することができる。   In the step of forming the first electrode and the step of forming the second electrode of the method for manufacturing the photoelectric conversion element according to the embodiment disclosed herein, the first electrode and the second electrode are alternately arranged. One electrode and a second electrode are preferably formed. Also in this case, peeling of the first electrode and the second electrode can be suppressed.

ここで開示された実施形態の光電変換素子の製造方法において、線状溝の長さは、3cmよりも長いことが好ましい。この場合にも、第1電極および第2電極の剥離を抑制することができる。   In the method for manufacturing a photoelectric conversion element according to the embodiment disclosed herein, the length of the linear groove is preferably longer than 3 cm. Also in this case, peeling of the first electrode and the second electrode can be suppressed.

以上のように本発明の実施形態について説明を行なったが、上述の各実施形態の構成を適宜組み合わせることも当初から予定している。   Although the embodiments of the present invention have been described above, it is also planned from the beginning to combine the configurations of the above-described embodiments as appropriate.

今回開示された実施形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。   It should be thought that embodiment disclosed this time is an illustration and restrictive at no points. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

ここで開示された実施形態は、ヘテロ接合型バックコンタクトセルおよび裏面電極型太陽電池セル等の光電変換素子およびその製造方法に利用することができる。   Embodiment disclosed here can be utilized for photoelectric conversion elements, such as a heterojunction type | mold back contact cell and a back surface electrode type photovoltaic cell, and its manufacturing method.

1 半導体基板、1a,1b 辺、2 第1のi型非晶質半導体膜、3 第1導電型非晶質半導体膜、4 第2のi型非晶質半導体膜、5 第2導電型非晶質半導体膜、6 線状溝、10 ヘテロ接合型バックコンタクトセル、11 第1電極、11a 第1タブ電極、12 第2電極、12a 第2タブ電極、21 第1電極および第2電極の延在方向、22 半導体基板の裏面の辺の長さ方向、23 半導体基板の裏面の辺の長さ方向と90°±5°の角度を為す方向の範囲、24 線状溝の延在方向、25 第1電極および第2電極の延在方向と90°±5°の角度を為す方向の範囲、30 n型シリコン単結晶インゴット、31,32 ガイドローラ、33 ワイヤソー、33a 芯線、33b 固定砥粒、34,35 矢印、41,42 エッチングマスク、51 切削液、52 遊離砥粒、53 ワイヤソー、61a,61b 開口部、62 拡散抑制マスク、63 n型不純物拡散領域、64 n型不純物含有ガス、65 p型不純物拡散領域、66 p型不純物含有ガス、67,69 誘電体膜、68 テクスチャ構造、70,71 コンタクトホール、100 裏面電極型太陽電池セル。   DESCRIPTION OF SYMBOLS 1 Semiconductor substrate, 1a, 1b side, 2 1st i type amorphous semiconductor film, 3 1st conductivity type amorphous semiconductor film, 4 2nd i type amorphous semiconductor film, 5 2nd conductivity type non- Crystalline semiconductor film, 6 linear groove, 10 heterojunction back contact cell, 11 first electrode, 11a first tab electrode, 12 second electrode, 12a second tab electrode, 21 extension of first electrode and second electrode Current direction, 22 length direction of the side of the back surface of the semiconductor substrate, 23 range of direction forming an angle of 90 ° ± 5 ° with the length direction of the back surface side of the semiconductor substrate, 24 extending direction of the linear groove, 25 Range of direction forming an angle of 90 ° ± 5 ° with the extending direction of the first electrode and the second electrode, 30 n-type silicon single crystal ingot, 31, 32 guide roller, 33 wire saw, 33a core wire, 33b fixed abrasive, 34, 35 Arrow, 41, 42 Etching mask 51, cutting fluid, 52 loose abrasive, 53 wire saw, 61a, 61b opening, 62 diffusion suppression mask, 63 n-type impurity diffusion region, 64 n-type impurity-containing gas, 65 p-type impurity diffusion region, 66 p-type impurity Containing gas, 67,69 dielectric film, 68 texture structure, 70,71 contact hole, 100 back electrode type solar cell.

Claims (5)

第1導電型または第2導電型の半導体基板と、
前記半導体基板の裏面側に設けられた第1導電型半導体膜および第2導電型半導体膜と、
前記第1導電型半導体膜上の第1電極と、
前記第2導電型半導体膜上の第2電極と、を備え、
前記第1電極および前記第2電極は、前記半導体基板の辺と90°±5°の角度を為す方向に延在し、
前記半導体基板は、前記第1電極および前記第2電極と90°±5°の角度を為す方向に延在する線状溝を含む、光電変換素子。
A semiconductor substrate of a first conductivity type or a second conductivity type;
A first conductive type semiconductor film and a second conductive type semiconductor film provided on the back side of the semiconductor substrate;
A first electrode on the first conductivity type semiconductor film ;
A second electrode on the second conductivity type semiconductor film ,
The first electrode and the second electrode extend in a direction that forms an angle of 90 ° ± 5 ° with a side of the semiconductor substrate,
The semiconductor substrate includes a linear groove extending in a direction that forms an angle of 90 ° ± 5 ° with the first electrode and the second electrode.
前記半導体基板は、多角形の表面を有する、請求項1に記載の光電変換素子。   The photoelectric conversion element according to claim 1, wherein the semiconductor substrate has a polygonal surface. 前記線状溝は、ソーマークを含む、請求項1または請求項2に記載の光電変換素子。   The photoelectric conversion element according to claim 1, wherein the linear groove includes a saw mark. 半導体結晶をワイヤソーで切断して第1導電型または第2導電型の半導体基板を形成する工程と、
前記半導体基板の裏面側に第1導電型半導体膜および第2導電型半導体膜を形成する工程と、
前記第1導電型半導体膜上に第1電極を形成する工程と、
前記第2導電型半導体膜上に第2電極を形成する工程と、を備え、
前記第1電極を形成する工程および前記第2電極を形成する工程において、前記第1電極および前記第2電極は、それぞれ、前記半導体基板の辺と90°±5°の角度を為す方向に延在するとともに、前記半導体基板が前記第1電極および前記第2電極と90°±5°の角度を為す方向に延在する線状溝を含むように形成される、光電変換素子の製造方法。
Cutting the semiconductor crystal with a wire saw to form a semiconductor substrate of the first conductivity type or the second conductivity type;
Forming a first conductivity type semiconductor layer and the second conductive type semiconductor layer on the back surface side of the semiconductor substrate,
Forming a first electrode on the first conductive semiconductor film ;
Forming a second electrode on the second conductivity type semiconductor film , and
In the step of forming the first electrode and the step of forming the second electrode, each of the first electrode and the second electrode extends in a direction that forms an angle of 90 ° ± 5 ° with the side of the semiconductor substrate. And a method of manufacturing a photoelectric conversion element, wherein the semiconductor substrate is formed to include a linear groove extending in a direction that forms an angle of 90 ° ± 5 ° with the first electrode and the second electrode.
前記ワイヤソーによる前記半導体結晶の切断は、固定砥粒または遊離砥粒を用いて行われる、請求項4に記載の光電変換素子の製造方法。   The method of manufacturing a photoelectric conversion element according to claim 4, wherein the cutting of the semiconductor crystal by the wire saw is performed using fixed abrasive grains or loose abrasive grains.
JP2014203886A 2014-10-02 2014-10-02 Photoelectric conversion element and method for producing photoelectric conversion element Active JP6489785B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014203886A JP6489785B2 (en) 2014-10-02 2014-10-02 Photoelectric conversion element and method for producing photoelectric conversion element
PCT/JP2015/073571 WO2016051993A1 (en) 2014-10-02 2015-08-21 Photoelectric conversion element and photoelectric conversion element manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014203886A JP6489785B2 (en) 2014-10-02 2014-10-02 Photoelectric conversion element and method for producing photoelectric conversion element

Publications (2)

Publication Number Publication Date
JP2016076508A JP2016076508A (en) 2016-05-12
JP6489785B2 true JP6489785B2 (en) 2019-03-27

Family

ID=55630039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014203886A Active JP6489785B2 (en) 2014-10-02 2014-10-02 Photoelectric conversion element and method for producing photoelectric conversion element

Country Status (2)

Country Link
JP (1) JP6489785B2 (en)
WO (1) WO2016051993A1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111095571B (en) 2017-10-04 2023-05-12 株式会社钟化 Solar cell manufacturing method, solar cell, and solar cell module
CN110034208A (en) * 2018-01-11 2019-07-19 福建金石能源有限公司 A kind of back contacts heterojunction solar battery production method
CN110690308A (en) * 2018-07-04 2020-01-14 福建金石能源有限公司 Back contact heterojunction solar cell and module thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07105518B2 (en) * 1989-08-10 1995-11-13 シャープ株式会社 Photoelectric conversion device substrate processing method
JPH03276682A (en) * 1990-03-26 1991-12-06 Sharp Corp Semiconductor device
JPH10256581A (en) * 1997-03-14 1998-09-25 Sharp Corp Production of solar cell
JP2010258043A (en) * 2009-04-21 2010-11-11 Sanyo Electric Co Ltd Solar cell
JP2012230929A (en) * 2009-08-28 2012-11-22 Sumco Corp Solar cell silicon wafer and manufacturing method thereof
TWI449198B (en) * 2009-10-05 2014-08-11 Nat Univ Tsing Hua Selective emitter solar cell process
JP2011159676A (en) * 2010-01-29 2011-08-18 Sanyo Electric Co Ltd Solar cell device, and solar cell module using the same
JP4831709B2 (en) * 2010-05-21 2011-12-07 シャープ株式会社 Semiconductor device and manufacturing method of semiconductor device
JP5927549B2 (en) * 2010-08-24 2016-06-01 パナソニックIpマネジメント株式会社 Solar cell and manufacturing method thereof

Also Published As

Publication number Publication date
WO2016051993A1 (en) 2016-04-07
JP2016076508A (en) 2016-05-12

Similar Documents

Publication Publication Date Title
US9337380B2 (en) Method for fabricating heterojunction interdigitated back contact photovoltaic cells
JP2014060430A (en) Method of manufacturing solar cell utilizing pinhole-free mask layer by direct pattern
EP2296182A2 (en) Solar cell and method for manufacturing the same
JP2005310830A (en) Solar cell and manufacturing method thereof
JP2015531550A (en) Solar cell and manufacturing method thereof
JP6489785B2 (en) Photoelectric conversion element and method for producing photoelectric conversion element
CN115188837A (en) Back contact solar cell, preparation method and cell module
JP6336517B2 (en) Solar cell and manufacturing method thereof
CN103843150B (en) Solar cell and manufacture method thereof
JP4641858B2 (en) Solar cell
WO2016143698A1 (en) Photoelectric conversion element
WO2016042842A1 (en) Hetero junction type back contact cell and photoelectric conversion device
JPWO2012017517A1 (en) Solar cells
JP6476015B2 (en) Photoelectric conversion element and manufacturing method thereof
KR101024322B1 (en) Method of manufacturing wafer for solar cell, a wafer for solar cell manufactured by the method and method of manufacturing solar cell using the wafer
TW201431108A (en) A process of manufacturing an interdigitated back-contact solar cell
JP5201659B2 (en) Method for manufacturing bypass diode for solar cell
WO2016021267A1 (en) Photoelectric conversion element
WO2016027530A1 (en) Photoelectric conversion device
WO2014042109A1 (en) Photoelectric conversion element and method for manufacturing photoelectric conversion element
WO2016121532A1 (en) Photoelectric conversion element and method for manufacturing photoelectric conversion element
JP2013219185A (en) Solar cell, solar cell panel, and method of manufacturing solar cell
JP2017157781A (en) Photoelectric conversion element and method for manufacturing the same
JP6333139B2 (en) Photoelectric conversion element and method for producing photoelectric conversion element
JP6748688B2 (en) Photoelectric conversion device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190226

R150 Certificate of patent or registration of utility model

Ref document number: 6489785

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150