JP5201659B2 - Method for manufacturing bypass diode for solar cell - Google Patents
Method for manufacturing bypass diode for solar cell Download PDFInfo
- Publication number
- JP5201659B2 JP5201659B2 JP2007334407A JP2007334407A JP5201659B2 JP 5201659 B2 JP5201659 B2 JP 5201659B2 JP 2007334407 A JP2007334407 A JP 2007334407A JP 2007334407 A JP2007334407 A JP 2007334407A JP 5201659 B2 JP5201659 B2 JP 5201659B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- bypass diode
- diode
- silicon substrate
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Photovoltaic Devices (AREA)
Description
本発明は、太陽電池セル用バイパスダイオードの製造方法に関し、特に、人工衛星や宇宙ステーション等に搭載される太陽電池セル用バイパスダイオードの製造方法に関するものである。 The present invention relates to a method of manufacturing a solar cell bypass diodes, in particular, to a method for manufacturing a solar cell bypass diode that is mounted on an artificial satellite or space station or the like.
人工衛星や宇宙ステーション等の電源には、太陽電池セルが使用されている。この太陽電池セルは、軽量であることが望ましく、0.1mm程度の厚みの単結晶シリコン太陽電池セルや、近年では厚さ0.05mm以下の化合物系太陽電地セル等も使用されている。この太陽電池セル複数毎を直並列に接続し太陽電池モジュールが構成される。太陽電池モジュールは複数の太陽電池セルが直並列に接続され構成されているが、この直列に接続された太陽電池セルが部分的に影になった場合、その影になっている太陽電池セルには逆方向に電圧がかかり太陽電池モジュールの出力が低下してしまう。また、化合物系の太陽電池セルの場合は逆方向の耐圧が低く逆方向に電圧がかかった際にセルが故障する恐れがあり、これを防ぐためには各太陽電池に並列にバイパスダイオードを接続する必要がある。 Solar cells are used as power sources for artificial satellites and space stations. This solar battery cell is desirably lightweight, and a single crystal silicon solar battery cell having a thickness of about 0.1 mm, a compound solar cell having a thickness of 0.05 mm or less, and the like have been used in recent years. A plurality of solar cells are connected in series and parallel to constitute a solar cell module. A solar cell module is configured by connecting a plurality of solar cells in series and parallel, but when the solar cells connected in series are partially shaded, the solar cells that are shaded Voltage is applied in the opposite direction, and the output of the solar cell module decreases. In the case of compound solar cells, the reverse breakdown voltage is low, and there is a risk of cell failure when reverse voltage is applied. To prevent this, a bypass diode is connected in parallel to each solar cell. There is a need.
図15に従来のバイパスダイオードの一例を示す。図15(a)は従来のバイパスダイオードの平面図、図15(b)は同従来のバイパスダイオードの側断面図である。バイパスダイオード100は、従来から、たとえば単結晶シリコン基板101の片方の面にシリコン基板101の導電型と反対の導電型となる不純物を拡散し拡散層102を形成することでpn接合を形成し、シリコン基板101の両面にそれぞれp電極103およびn電極104を形成して製造される。特許文献1に記載のバイパスダイオードは、このようなシリコン基板の両面にそれぞれp電極およびn電極を形成した構成となっている。太陽電池モジュールを軽量化するためには、太陽電池セルやバイパスダイオード、配線材料等の構成部品を軽量化するとともに、これらの部品を基板に接着するための接着剤の使用量を低減することも重要である。
FIG. 15 shows an example of a conventional bypass diode. FIG. 15A is a plan view of a conventional bypass diode, and FIG. 15B is a side sectional view of the conventional bypass diode. The
化合物系の太陽電池セルはセル間の接続を容易に行なえるように、太陽電池セルの両極の電極を受光面側に配置した物が開発されている。この様な太陽電池セルと従来のバイパスダイオードとを接続する場合には図16に示すような構成となる。図16は、従来の太陽電池セル用バイパスダイオードと太陽電池セルの接続例 を示す平面図である。図16において、太陽電池セル105間の接続はインターコネクタ106により片側の面のみで行なうことができるが、バイパスダイオード107と太陽電池セル105とを接続する際には、片側の溶接Xを行なったあと、反転させてもう片側(裏側)の溶接Yを行なうものであった。
従来のバイパスダイオード107と太陽電池セル105とを接続する際には、片側の溶接Xを行なったあと、反転させてもう片側(裏側)の溶接Yを行なうものであったが、この作業は非常に手間がかかると共に、太陽電池セル105やバイパスダイオード107をハンドリングする際に割れが発生する問題があった。また、ダイオードの裏面側のインターコネクタの厚みにより、基板に貼り付ける接着剤の量が増大し太陽電池モジュール質量が増大してしまう問題があった。さらに、化合物系の太陽電池セルは非常に薄い物が開発されているが、バイパスダイオードを薄くすることは非常に困難であった。これはバイパスダイオードの構造上プロセスの最初の段階でシリコン基板を薄くする必要があるため、例えば0.05mm以下の厚みのダイオードを作製しても製造途中で割れが多発し、歩留まりが非常に悪くなるためである。
When connecting the
本発明は、上記の課題を解決するためになされたものであり、太陽電池セルとバイパスダイオードとの接続のハンドリング作業が少なく、薄くて軽量な太陽電池セル用バイパスダイオードおよび太陽電池セル用バイパスダイオードの製造方法を提供することを目的とする。 The present invention has been made in order to solve the above-described problems, and has a thin and lightweight bypass diode for solar cells and a bypass diode for solar cells with less handling work for connection between the solar cells and the bypass diode. It aims at providing the manufacturing method of.
以上の課題を解決するための本発明の太陽電池セル用バイパスダイオードは、半導体基板の主表面に形成されたpn接合ダイオードと、半導体基板の上記主表面上に形成されたpn接合ダイオードのp電極およびn電極とを備える。 In order to solve the above problems, a bypass diode for a solar cell according to the present invention includes a pn junction diode formed on the main surface of a semiconductor substrate, and a p electrode of a pn junction diode formed on the main surface of the semiconductor substrate. And an n electrode.
本発明の一実施形態においては、上記主表面が形成されている面の反対側の面上に裏面電極が形成されており、また、上記主表面の反対側の面に拡散層が形成され、拡散層上に裏面電極が形成されている構成や、pn接合ダイオードのp電極およびn電極の形状が、それぞれくし型であり、両電極が交互に配置されている。 In one embodiment of the present invention, a back electrode is formed on the surface opposite to the surface where the main surface is formed, and a diffusion layer is formed on the surface opposite to the main surface. The configuration in which the back electrode is formed on the diffusion layer and the shapes of the p electrode and the n electrode of the pn junction diode are each comb-shaped, and both electrodes are alternately arranged.
本発明の太陽電池セル用バイパスダイオードの製造方法は、半導体基板の主表面上に拡散層を形成し、主表面上にpn接合ダイオードのp電極およびn電極を形成する工程と、上記主表面から切断溝を形成する工程と、上記主表面に支持基盤を貼り付ける工程と、上記主表面とは反対側の面から、半導体基板の一部を除去し薄板化する工程とを備える。 The method of manufacturing a bypass diode for a solar cell according to the present invention includes a step of forming a diffusion layer on a main surface of a semiconductor substrate, forming a p-electrode and an n-electrode of a pn junction diode on the main surface, and A step of forming a cutting groove; a step of attaching a support base to the main surface; and a step of removing a part of the semiconductor substrate from a surface opposite to the main surface to make a thin plate.
本発明によれば、pn接合ダイオードが形成された半導体基板の同一の主面上にダイオードのp電極およびn電極が形成された構成を有するので、バイパスダイオードの裏面側の溶接工程が不要となり、太陽電池セルとバイパスダイオードの接続が容易で、インターコネクタを基板に貼り付ける際の接着剤の使用量増加を抑えることができ、太陽電池モジュールの質量を低減することができる。また厚みが薄いバイパスダイオードを製造工程での歩留まり低下を招くことなく形成することが可能となる。 According to the present invention, since the p electrode and the n electrode of the diode are formed on the same main surface of the semiconductor substrate on which the pn junction diode is formed, the welding process on the back surface side of the bypass diode becomes unnecessary. The connection between the solar battery cell and the bypass diode is easy, the increase in the amount of adhesive used when the interconnector is attached to the substrate can be suppressed, and the mass of the solar battery module can be reduced. Further, it is possible to form a bypass diode having a small thickness without causing a decrease in yield in the manufacturing process.
(実施の形態1)
本発明の実施の形態1を以下に説明する。図1(a)は本発明の実施の形態1のバイパスダイオードの平面図、図1(b)は同バイパスダイオードの側断面図である。図2は本発明の実施の形態1のバイパスダイオードと太陽電池セルとの接続例を示す平面図である。図1においては、pn接合ダイオード1aが形成された単結晶シリコン基板等の半導体基板1の同一主面上に、ダイオードのp電極2およびn電極3が形成され、太陽電池セル用のバイパスダイオード4が構成されている。単結晶シリコン基板等の半導体基板1においては、片方の面の一部分にシリコン基板の導電型と反対の導電型となる不純物を拡散し拡散層1bを形成することでpn接合ダイオード1aが形成されている。
(Embodiment 1)
このような構成の太陽電池セル用のバイパスダイオード4を用いると、図2において、互いに隣接する太陽電池セル5間の接続は、インターコネクタ6により片側の面のみで行なうことができ、さらにバイパスダイオード4と太陽電池セル5のp電極5aとn電極5bとを接続する際にも、インターコネクタ7を用いて同じ片側の面において溶接Xのみで行なうことができる。
When the solar
次に、図3から図8を用いて、本発明の実施の形態1のバイパスダイオードの製造工程を説明する。図3から図8はそれぞれ実施の形態1のバイパスダイオードの各製造工程における模式的断面図である。まず、シリコン結晶のインゴッドをスライスして得られた半導体基板1となるシリコン基板10は、スライスの際にその表面近傍にダメージ層が存在する。そこで、酸性またはアルカリ性の溶液を用いてダメージ層をエッチングすると共にシリコン基板10を所望の厚さまでエッチングする。ここで、シリコン基板10はn型でもp型でもよく、シリコン基板10の大きさや厚さは制限されない。また、ここでは便宜上n型のシリコン基板10を用いて以下の説明を行なうが、p型のシリコン基板10を使用する場合は以下に出てくるp+層はn+層、n+層はp+層となる。ただし、拡散条件等は異なるものとなる。
Next, the manufacturing process of the bypass diode according to the first embodiment of the present invention will be described with reference to FIGS. 3 to 8 are schematic cross-sectional views in each manufacturing process of the bypass diode of the first embodiment. First, a
次に、図3に示すように、シリコン基板10を1000℃〜1200℃に加熱された石英炉内に投入し酸素や水蒸気によりシリコン基板10上に酸化膜11を形成する。次に、図4に示すように、p+層を形成するためシリコン基板10上に形成された酸化膜11を所望の形状12だけ除去する。次に、図5に示すように、シリコン基板10を800℃〜1100℃程度に加熱された石英炉内に投入しホウ素を含むガスを流しp+層13を形成する。次に、図6に示すように、シリコン基板10を900℃〜1200℃に加熱された石英炉内に投入し酸素や水蒸気によりシリコン基板10上に酸化膜14を形成するとともに、ドライブインを行なう。この時石英炉の温度は拡散時の温度より高いことが望ましい。次に、シリコン基板10の表面のp+層13およびシリコン基板10との電気的接続を行なうために、図7に示すように、シリコン基板10上の酸化膜14を所望のパターン形状15に除去する。
Next, as shown in FIG. 3, the
次に、図8に示すように、シリコン基板10表面上にp電極2、n電極3を形成する。ここで、p電極2およびn電極3の電極材料としては、銀またはアルミニウムなどの高導電材料が用いられることが好ましい。また、p電極2およびn電極3の形成手段としては、たとえば高真空中における電子ビーム加熱による電極材料の蒸着、電極材料を含むペーストのスクリーン印刷または電極材料のメッキなどの手段を用いることができる。さらに、シリコン基板10とp電極2およびn電極3との良好なオーミック接触を得るために、シリコン基板10への電極材料の付着後に400℃〜500℃の熱処理が行なわれることが好ましい。次にダイシングソーを用いシリコン基板10を切断しバイパスダイオード4が完成する。シリコン基板10を切断する手段としてはレーザー等を用いても良い。
Next, as shown in FIG. 8, a p-
次に、本発明の実施の形態1のバイパスダイオードの変形例を図9を用いて説明する。図9は本発明の実施の形態1の変形例のバイパスダイオードの断面図である。本発明の実施の形態1のバイパスダイオードと同一の構成については同一の番号を付し説明を略する。図9においては、n電極3の下部に位置するシリコン基板10上にn+層16を設けることにより、n電極3とシリコン基板10とのオーミック接触を向上させている。このn+層16の形成条件としては700〜900℃程度に加熱された石英炉内に投入しリンを含むガスを流しn+層16の拡散層を形成する。
Next, a modification of the bypass diode according to the first embodiment of the present invention will be described with reference to FIG. FIG. 9 is a sectional view of a bypass diode according to a modification of the first embodiment of the present invention. The same components as those of the bypass diode according to the first embodiment of the present invention are denoted by the same reference numerals and description thereof is omitted. In FIG. 9, ohmic contact between the
(実施の形態2)
以下、本発明の実施の形態2について説明する。図10は本発明の実施の形態2のバイパスダイオードの平面図である。本実施の形態2のバイパスダイオード20においてはダイオードの両電極であるp電極21およびn電極22の形状が、それぞれくし型に半導体基板1上に形成されており、両電極21,22が交互に配置されている。両電極21,22を交互に配置することにより順方向特性の良いバイパスダイオード20を作製することができる。
(Embodiment 2)
The second embodiment of the present invention will be described below. FIG. 10 is a plan view of the bypass diode according to the second embodiment of the present invention. In the bypass diode 20 of the second embodiment, the p-
(実施の形態3)
以下、本発明の実施の形態3について説明する。図11は本発明の実施の形態3のバイパスダイオードの断面図である。本発明の実施の形態1におけるバイパスダイオードの場合、半導体基板1の厚みを薄くすると半導体基板1による直列抵抗成分が増加するために、順方向特性が大きくなる傾向がある。本実施の形態3におけるバイパスダイオード30はこの点を改善したものである。本発明の実施の形態1のバイパスダイオードと同一の構成については同一の番号を付し説明を略する。図11においては、半導体基板1となるシリコン基板10の裏面側に裏面電極31を設けている。シリコン基板10の裏面側に裏面電極31を設けることでシリコン基板10の直列抵抗増加分をこの裏面電極31により減少させることが可能となる。
(Embodiment 3)
The third embodiment of the present invention will be described below. FIG. 11 is a cross-sectional view of the bypass diode according to the third embodiment of the present invention. In the case of the bypass diode according to the first embodiment of the present invention, when the thickness of the
裏面電極31の電極形成条件としては表面側の電極2,3と同じく銀またはアルミニウムなどの高導電材料が用いられることが好ましい。また、裏面電極31の形成手段としては、たとえば高真空中における電子ビーム加熱による電極材料の蒸着、電極材料を含むペーストのスクリーン印刷または電極材料のメッキなどの手段を用いることができる。さらに、シリコン基板10と裏面電極31との良好なオーミック接触を得るために、シリコン基板10への電極材料の付着後に400℃〜500℃の熱処理が行なわれることが好ましい。この熱処理は表面側の電極形成後に裏面側の裏面電極31を形成した後に同時に行なうことが可能である。
As the electrode formation conditions for the
次に、本発明の実施の形態3のバイパスダイオード30の変形例について、図12を用いて説明する。図12は本発明の実施の形態3の変形例のバイパスダイオード40の断面図である。本発明の実施の形態3のバイパスダイオード30と同一の構成については同一の番号を付して、その説明を省略する。図12においては、n電極3の下部に位置するシリコン基板10上にn+層16を設けるとともに、シリコン基板10の裏面側にn+層41を設けることにより、裏面電極31とシリコン基板10のオーミック接触を向上させている。このn+層41は表面側のn+層16形成時に裏面側の酸化膜14を除去することにより同時に形成することが可能である。
Next, a modification of the
(実施の形態4)
本発明の実施の形態4として、本発明の太陽電池セル用バイパスダイオードの製造方法の一実施形態を、図13を用いて説明する。図13は本発明の実施の形態4のバイパスダイオード50の断面図である。図14は実施の形態4のバイパスダイオード50の製造工程の説明図である。本実施の形態により、より薄いバイパスダイオードを作製する製造方法について説明する。本発明の実施の形態1のバイパスダイオードと同一の構成については同一の番号を付し説明を略する。本実施の形態4においては、シリコン基板10表面側にp電極2及びn電極3を形成した後に、ダイシングソーを用いシリコン基板10に切断溝51を形成する。この時切断溝51は所望するバイパスダイオード50のチップの厚さより深くかつシリコン基板10の厚みよりは浅くする。
(Embodiment 4)
As
次に図14に示す様にシリコン基板10を支持基盤52に接着剤53を用いて貼り付ける。次に支持基盤52の反対側である裏面側よりウェーハグラインダーを用い所望の厚さまでシリコン基板10を研磨しシリコン基板10の薄型化を行う。その後、支持基盤52よりバイパスダイオード50を構成するダイオードチップを分離することによりバイパスダイオード50のチップが完成する。また、ウェーハグラインダーによる研磨の代わりに薬液によるエッチングでシリコン基板10の薄型化を行なっても良い。このように薄型化を製造工程の終盤に行なうことにより、厚さ0.05mm以下のバイパスダイオード50を製造工程での歩留まりの低下が無く作製することが可能となる。
Next, as shown in FIG. 14, the
以上のとおり、本発明の各実施の形態におけるバイパスダイオードは、半導体基板の片側の面に電極を形成することにより、ダイオードの裏面側のインターコネクタの影響による接着剤の使用量増加を抑えることができ、太陽電池モジュールの質量を低減することができる。また、従来例と比べ太陽電池セルとバイパスダイオードとの接続が容易になると共に、インターコネクタによる凹凸を無くすことで基板に貼り付ける際の接着剤を減らすことが可能となる。半導体基板の片側に設置された両拡散層及び両電極を交互に配置することにより、より順方向特性の良いバイパスダイオードを作製することができる。また、半導体基板の両極とは反対側の基板面に裏面電極を配置することにより、順方向特性の良いバイパスダイオードを作製することが可能となる。また本発明の各実施の形態における製造方法においては薄いダイオードの作製を容易にするものである。 As described above, the bypass diode in each embodiment of the present invention can suppress an increase in the amount of adhesive used due to the influence of the interconnector on the back side of the diode by forming an electrode on one side of the semiconductor substrate. And the mass of the solar cell module can be reduced. In addition, the solar cell and the bypass diode can be easily connected to each other as compared with the conventional example, and the adhesive on the substrate can be reduced by eliminating the unevenness caused by the interconnector. By alternately arranging both diffusion layers and both electrodes installed on one side of the semiconductor substrate, a bypass diode with better forward characteristics can be produced. Further, by disposing the back electrode on the substrate surface opposite to the both electrodes of the semiconductor substrate, it is possible to manufacture a bypass diode with good forward characteristics. The manufacturing method in each embodiment of the present invention facilitates the production of a thin diode.
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.
1 半導体基板1、1a pn接合ダイオード、1b 拡散層、2 p電極、3 n電極、4,20,30,40,50 バイパスダイオード、5 太陽電池セル、10 シリコン基板、11 酸化膜、13 p+層、16 n+層、51 切断溝、52 支持基盤。
DESCRIPTION OF
Claims (4)
前記半導体基板の主表面に形成されたpn接合ダイオードと、
前記半導体基板の前記主表面上に形成された、前記pn接合ダイオードのp電極およびn電極とを備える、太陽電池セル用バイパスダイオードの製造方法であって、
前記半導体基板の主表面上に拡散層を形成し、前記主表面上に前記pn接合ダイオードの前記p電極およびn電極を形成する工程と、
前記pn接合ダイオードの前記p電極およびn電極が形成されている前記主表面から切断溝を形成する工程と、
前記pn接合ダイオードの前記主表面に支持基盤を貼り付ける工程と、
前記pn接合ダイオードの前記主表面とは反対側の面から、前記半導体基板の一部を除去し薄板化する工程とを備える、太陽電池セル用バイパスダイオードの製造方法。 A semiconductor substrate;
A pn junction diode formed on the main surface of the semiconductor substrate;
A method for manufacturing a bypass diode for a solar cell, comprising a p-electrode and an n-electrode of the pn junction diode formed on the main surface of the semiconductor substrate ,
Forming a diffusion layer on the main surface of the semiconductor substrate, and forming the p electrode and the n electrode of the pn junction diode on the main surface;
Forming a cutting groove from the main surface on which the p electrode and the n electrode of the pn junction diode are formed;
Attaching a support base to the main surface of the pn junction diode;
And a step of removing a part of the semiconductor substrate from a surface opposite to the main surface of the pn junction diode to make a thin plate .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007334407A JP5201659B2 (en) | 2007-12-26 | 2007-12-26 | Method for manufacturing bypass diode for solar cell |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007334407A JP5201659B2 (en) | 2007-12-26 | 2007-12-26 | Method for manufacturing bypass diode for solar cell |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009158697A JP2009158697A (en) | 2009-07-16 |
JP5201659B2 true JP5201659B2 (en) | 2013-06-05 |
Family
ID=40962403
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007334407A Expired - Fee Related JP5201659B2 (en) | 2007-12-26 | 2007-12-26 | Method for manufacturing bypass diode for solar cell |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5201659B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101627377B1 (en) * | 2009-12-09 | 2016-06-03 | 엘지전자 주식회사 | Solar cell module |
JP5868661B2 (en) * | 2011-11-09 | 2016-02-24 | シャープ株式会社 | Bypass diode and manufacturing method thereof |
CN112825337B (en) * | 2019-11-21 | 2023-07-21 | 江苏宜兴德融科技有限公司 | Flexible solar cell array |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6167968A (en) * | 1984-09-11 | 1986-04-08 | Sharp Corp | Gaas solar cell element |
JPS61174677A (en) * | 1985-01-29 | 1986-08-06 | Nec Corp | Manufacture of diode |
JPS6424864U (en) * | 1987-08-05 | 1989-02-10 | ||
JPH0377382A (en) * | 1989-08-19 | 1991-04-02 | Mitsubishi Electric Corp | Solar battery cell |
JPH0388358U (en) * | 1989-12-27 | 1991-09-10 | ||
JP4759982B2 (en) * | 2003-12-18 | 2011-08-31 | 株式会社デンソー | diode |
JP2007207796A (en) * | 2006-01-31 | 2007-08-16 | Renesas Technology Corp | Method of manufacturing semiconductor device |
JP2007243102A (en) * | 2006-03-13 | 2007-09-20 | Enzan Seisakusho Co Ltd | Diode chip |
-
2007
- 2007-12-26 JP JP2007334407A patent/JP5201659B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009158697A (en) | 2009-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7029943B2 (en) | Photovoltaic component and module | |
EP2717325B1 (en) | Solar cell and method for manufacturing a solar cell | |
US9349897B2 (en) | Solar cell module and manufacturing method therefor | |
EP2359412B1 (en) | Solar cell | |
JPWO2008090718A1 (en) | Solar cell, solar cell array and solar cell module | |
US9252300B2 (en) | Method for backside-contacting a silicon solar cell, silicon solar cell and silicon solar module | |
JPWO2009011013A1 (en) | Solar cells | |
WO2010087333A1 (en) | Photoelectric conversion cell, photoelectric conversion module, and method for manufacturing photoelectric conversion cell | |
JP2011155041A (en) | Solar cell element and solar cell module | |
JP5201659B2 (en) | Method for manufacturing bypass diode for solar cell | |
JP2013030665A (en) | Photoelectric conversion device module, manufacturing method of the same, and photoelectric conversion device | |
TW201327870A (en) | Method for making solar battery | |
WO2016051993A1 (en) | Photoelectric conversion element and photoelectric conversion element manufacturing method | |
WO2016042842A1 (en) | Hetero junction type back contact cell and photoelectric conversion device | |
JP2014239085A (en) | Solar battery element and method of manufacturing the same | |
JP5868661B2 (en) | Bypass diode and manufacturing method thereof | |
JP4467337B2 (en) | Solar cell module | |
TW201431108A (en) | A process of manufacturing an interdigitated back-contact solar cell | |
JP2017152604A (en) | Solar cell element and solar cell module | |
JP6239156B2 (en) | Manufacturing method of solar cell | |
TWI668880B (en) | Solar battery unit and solar battery module | |
JP6748688B2 (en) | Photoelectric conversion device | |
JP6313005B2 (en) | Photoelectric conversion element and solar cell module | |
JP5452535B2 (en) | Manufacturing method of solar cell | |
CN112466965A (en) | Back contact solar cell piece with extension electrode and solar cell module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121030 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130115 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130207 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160222 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |